[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003303349A - アンチエイリアス描画装置 - Google Patents

アンチエイリアス描画装置

Info

Publication number
JP2003303349A
JP2003303349A JP2002109850A JP2002109850A JP2003303349A JP 2003303349 A JP2003303349 A JP 2003303349A JP 2002109850 A JP2002109850 A JP 2002109850A JP 2002109850 A JP2002109850 A JP 2002109850A JP 2003303349 A JP2003303349 A JP 2003303349A
Authority
JP
Japan
Prior art keywords
display
aliasing
processors
areas
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002109850A
Other languages
English (en)
Inventor
Hiroshi Manabe
寛 真鍋
Yasushi Tamakoshi
靖司 玉越
Tomoaki Ozaki
友彰 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002109850A priority Critical patent/JP2003303349A/ja
Publication of JP2003303349A publication Critical patent/JP2003303349A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【課題】 アンチエイリアス描画装置において、アンチ
エイリアス処理を効率的に行うことができるようにす
る。 【解決手段】 複数の描画領域と、同一図形に対して各
描画領域ごとに異なるオフセットを与えて描画を行う複
数のグラフィック描画プロセッサと、各描画領域に描画
された図形を合成するブレンド手段とを備えた。これに
より、各描画プロセッサの負荷を均等にすることがで
き、効率的な描画が可能になる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はアンチエイリアス描
画装置に関し、特にビットマップディスプレイシステム
におけるアンチエイリアス描画装置に関する。
【0002】
【従来の技術】コンピュータグラフィックスにおいて、
図形などを表示する場合は、一般的にビットマップディ
スプレイシステムが採用されている。このシステムにお
いては、ラスタスキャン型のCRTディスプレイと、表
示図形に対応したビットパターンのデータをディスプレ
イに供給する表示用メモリ(フレームバッファ)とが使
用される。このようなシステムにおいて、斜線や曲線の
描画を行うと、画素による表示のためジャギーが生じ、
エイリアシングが表れてしまう。このようなエイリアシ
ングをなくすには、表示画素の格子の間隔を狭くすれば
よいことが知られている。
【0003】
【発明が解決しようとする課題】格子の間隔を狭くして
いけば、エイリアシングは改善されるが、ディスプレイ
システムにおけるラスタの水平走査周波数を高める必要
が生じ、これには限界がある。従って、ラスタスキャン
方式のディスプレイシステムにおいては、格子の間隔を
狭くする以外の方法でエイリアシングを改善する必要が
ある。これらの処理の総称をアンチエイリアスと呼ぶ。
【0004】通常、アンチエイリアスは、各画素に対す
る描画図形の寄与面積を計算し、その面積の比にあわせ
た画素値による中間調を表現することで行われる。この
ような処理は、一般的には非常に重く、アンチエイリア
ス処理を行わない場合の1/10〜1/100程度の描
画速度となり、リアルタイム処理には向かない。また、
ハードウェアの観点からも非常に複雑な構造が必要とな
り、実現が難しい。
【0005】そこで、この問題点を解決するために様々
な工夫がなされており、特にフルスクリーンアンチエイ
リアス(FSAA)と呼ばれる一連の技術が提案されて
いる。これらの技術は、1つの画素に対して複数のサン
プル値を計算するスーパーサンプリング法に基づいてい
る。最も簡単な実現法は、次の通りである。
【0006】すなわち、所望の表示画面の画素数を水平
方向にW、垂直方向にHとするときに、N×W、M×H
の大きさの描画領域を確保する。ここでN、Mは、任意
の定数であり、大きくすればする程、アンチエイリアス
の効果は高くなるが、処理量が大きくなる。次に、描画
したい図形の頂点座標をスケーリングして、描画を行
う。例えば、表示画像に対して頂点座標が(X1、Y
1)、(X2、Y2)、(X3、Y3)である三角形を
描画する場合には、描画領域に対して(N×X1、M×
Y1)、(N×X2、M×Y2)、(N×X3、M×Y
3)の三角形の描画を行う。そして、描画領域にできた
画像を、表示領域に縮小する。このとき、描画領域の隣
接するN×Mの画素値の平均を計算することで、表示領
域の画素値を得る。
【0007】この方法は、描画速度は1/(N×M)程
度に落ちるものの、ハードウェアの構成は従来のものを
利用でき、制御ソフトの実装も簡単なので、広く使われ
ている。しかし、この方法では、面積をもった図形の描
画しかうまくいかない。例えば直線を描画した場合、両
端の座標をそのままスケーリングしたのでは、処理を行
う場合と行わない場合の画像を比べると見かけ上の直線
の太さが異なってしまう。これを防ぐには、直線は太さ
をもった矩形として扱いを変更する必要が生じる。
【0008】また、この方法を用いたシステムにおい
て、より高速な描画速度を得ようとすれば、より強力な
描画プロセッサを導入するか、複数の描画プロセッサを
接続して並列処理を行うかのどちらかが必要になる。後
者を選択した場合、描画領域をいくつかに分割し、それ
ぞれの描画プロセッサに処理を分担する必要がある。し
かし、分割の仕方によっては描画量が均一にならず、特
定の描画プロセッサへの負荷のみが高くなり、効率的な
分業がなされなくなるなどの問題がある。
【0009】そこで本発明は、アンチエイリアス処理を
効率的に行うことができるようにすることを目的とす
る。
【0010】
【課題を解決するための手段】この目的を達成するため
本発明は、複数の描画領域と、同一図形に対して各描画
領域ごとに異なるオフセットを与えて描画を行う複数の
グラフィック描画プロセッサと、各描画領域に描画され
た図形を合成するブレンド手段と、を備えたものであ
る。これにより、各描画プロセッサの負荷を均等にする
ことができ、効率的な描画を可能としている。
【0011】また本発明は、複数のグラフィック描画プ
ロセッサにおいて、それぞれあらかじめオフセットを設
定しておくことで、残りの制御を同一の手順で行えるよ
うに構成したものである。これにより、制御用のCPU
の負担を減らすことができる。
【0012】さらに本発明は、ブレンド手段が、描画プ
ロセッサによる描画結果をリアルタイムに合成可能に構
成されているようにしたものである。これにより、回路
の接続端子数の低減を図ることができる。
【0013】
【発明の実施の形態】まず、本発明の基本となる通常の
アンチエイリアスのない描画処理について説明し、その
後に本発明にもとづくアンチエイリアス処理について説
明する。
【0014】(1)フレームバッファ フレームバッファは、表示図形に対応したビットパター
ンのデータをディスプレイに供給する表示用メモリであ
り、表示画面の幅×高さの大きさをもつ二次元配列とな
っている。配列の中身は、それぞれの画素に対応するカ
ラーコードを格納している。描画プロセッサは、このフ
レームバッファに対して表示図形の書き込みを行う。書
き込まれたデータは、表示出力装置によって順に読み出
されてディスプレイに送られる。
【0015】(2)DDAによる直線描画アルゴリズム ここでは、直線描画のアルゴリズムについて説明する。
直線以外の図形についても本発明を適用することは可能
であるが、本明細書では直線についてのみ記述を行う。
【0016】図2は、DDAによる直線描画アルゴリズ
ムを示すフローチャートである。「DDA」は、デジタ
ル微分解析機 (Digital Differential Analyzer) の略
である。直線の描画アルゴリズムについては他にも様々
な方法が考案されており、本発明を他のアルゴリズムに
対して適用することも可能ではあるが、本明細書ではそ
の説明は行わない。
【0017】図2では、まず、パラメータとして直線の
両端の座標(X1、Y1)、(X2、Y2)が与えられ
る。判定を行うステップS00では、直線の両端の座標
(X1、Y1)、(X2、Y2)から、座標のX方向の
変位とY方向の変位を調べ、いずれが大きいかによって
分岐している。X方向の変位の方が大きい場合はステッ
プS01の方へ分岐してX方向にDDAによる処理を行
い、Y方向の変位の方が大きい場合はステップS11の
方へ分岐してY方向にDDAによる処理を行う。
【0018】X方向にDDAによる処理を行う場合は、
判定を行うステップS01において描画の方向をチェッ
クする。これは、以降のループでX方向に加算される値
を「正」にするための処理で、「負」になる場合にはス
テップS02において始点と終点とを入れ替えて対応す
る。ステップS03では、Y方向の変位が計算される。
ステップS04では、座標(X1、Y1)を四捨五入な
どの処理によって適切な整数に丸め、その丸められた座
標(X1、Y1)に対応するフレームバッファにデータ
の書き込みを行う。判定を行うステップS05は、描画
の終了をチェックする。ここで始点と終点のX座標の整
数部が一致すれば、描画は完了する。ステップS06で
は、パラメータの更新を行う。
【0019】Y方向にDDAによる処理を行うステップ
S11〜S16についても、ステップS01〜S06と
同様である。DDAアルゴリズムにより描画した直線の
例を図1(a)に示す。画素による表示のためジャギー
が生じている。
【0020】(3)グラフィック描画プロセッサ グラフィック描画プロセッサは、自分の内部または外部
に前述のフレームバッファを持ち、CPUとは独立に描
画処理を行う装置である。一般的には、前述のDDA直
線描画などの処理を行う機能を有し、高速に描画処理が
行えるように工夫がなされている。また、フレームバッ
ファからディスプレイに対しての表示出力の機能を持つ
ものも多い。本発明では、描画機能と表示機能を備え、
単独でも機能するものを複数接続して使うことを仮定し
ている。
【0021】(4)アンチエイリアス実現アルゴリズム 本発明で提案するアンチエイリアスの実現アルゴリズム
について説明する。まず、表示画面の大きさと同じ大き
さの領域を複数用意する。ここでは、図1(b)〜
(e)に示す例として4つ用意した場合を考える。用意
した領域に対して、微妙にずらした図形を描画してい
く。図示の例では、X、Y方向にそれぞれ±0.25ず
らした図形を描画している。すなわち、1番目の領域
(図1(b))においては、描画する図形のY座標に対
して、すべて−0.25のオフセットをかけて描画を行
っている。2〜4番目の領域(図1(c)〜(e))に
関してもそれぞれ同様のオフセットがかけられている。
【0022】このようにして得られた4つの描画結果の
対応する領域の画素値を平均してブレンドすることで、
図1(f)に示すようにアンチエイリアス効果を持った
画像が得られる。これは、与えられたオフセットにより
DDAアルゴリズムにおける整数部への桁上がりのタイ
ミングが異なり、それによって微妙にことなる描画結果
が得られることで実現されている。領域が4つ以外の場
合でも、適切なオフセットを用いれば、アンチエイリア
スの効果が得られる。
【0023】さらに3D表示を行うような場合には、3
次元座標系(X′、Y′、Z′)を次のような式で2次
元座標系(X、Y)に変換する処理が行われる。 X′′= A00X′+A01Y′+A02Z′+A03 Y′′= A10X′+A11Y′+A12Z′+A13 Z′′= A20X′+A21Y′+A22Z′+A23 X = X′′/Z′′ Y = Y′′/Z′′ これらの式は小数を含んだ計算でなされるので、これら
の結果にオフセットを適用すれば、よりアンチエイリア
スの効果が高まる。
【0024】(5)アンチエイリアスの並列実行 前述のアルゴリズムは、単独の描画プロセッサでも、順
に描画を行えば実現可能であるが、これらの処理を複数
の描画プロセッサで実現することにより、より高速な描
画処理が効率的に実現可能となる。図3に描画プロセッ
サおよび表示領域用のメモリを4個並列に接続した場合
の例を示す。1はCPU、2〜5は描画プロセッサ、6
〜9は描画メモリ、10は表示出力合成装置である。前
項の4つの描画領域に対してそれぞれの描画プロセッサ
A〜描画プロセッサDが描画を受け持つことで、アンチ
エイリアスを行わない場合の処理を単一の描画プロセッ
サで行ったのと同じ処理時間で、描画を完了できる。
【0025】描画領域の数と描画プロセッサの数は、必
ずしも同一でなくてもよい。例えば、4つの描画領域を
2つの描画プロセッサに振り分けて描画させることも可
能である。また、各描画プロセッサA〜Dに対してオフ
セットの値を指定できるようにしておけば、CPUはそ
れ以外の処理に対してすべて同じ命令で処理することが
できる。すなわち、描画プロセッサごとに個別の制御を
行わなくてすむため、CPUに対する負荷の増大は無視
できる。また、描画結果のブレンド処理をリアルタイム
で行うような表示出力合成装置10を付与すれば、ブレ
ンド結果を格納するメモリ領域の削減と処理時間の省略
とが可能である。このとき、表示出力合成装置10は、
図示のように各描画メモリ6〜9に接続するのではな
く、各描画プロセッサ2〜5のコンポーネント表示出力
に接続するようにすれば、この表示出力合成装置10へ
の入力を大幅に減らすことができる。
【0026】
【発明の効果】以上のように本発明によれば、複数の描
画領域と、同一図形に対して各描画領域ごとに異なるオ
フセットを与えて描画を行う複数のグラフィック描画プ
ロセッサと、各描画領域に描画された図形を合成するブ
レンド手段とを備えたことで、各描画プロセッサの負荷
を均等にすることができ、効率的な描画を行うことが可
能となる。
【0027】また本発明によれば、複数のグラフィック
描画プロセッサにおいて、それぞれあらかじめオフセッ
トを設定しておくことで、残りの制御を同一の手順で行
えるように構成したため、制御用のCPUの負担を減ら
すことができる。
【0028】さらに本発明によると、ブレンド手段が、
描画プロセッサによる描画結果をリアルタイムに合成可
能に構成されているようにしたため、回路の接続端子数
の低減を図ることができる。
【図面の簡単な説明】
【図1】本発明にもとづくアンチエイリアス描画の際に
各描画領域に描画される描画結果とブレンド処理されて
表示される画像との例を示す図
【図2】DDAによる直線描画アルゴリズムを示すフロ
ーチャート
【図3】本発明にもとづく制御CPUとグラフィックプ
ロセッサとの接続の例を示す図
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小崎 友彰 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5B057 CA08 CA12 CA17 CB08 CB12 CB16 CC04 CE08 CE11 CF05 CH02 CH08 CH11 5B080 CA03 FA08 FA14

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の描画領域と、 同一図形に対して各描画領域ごとに異なるオフセットを
    与えて描画を行う複数のグラフィック描画プロセッサ
    と、 各描画領域に描画された図形を合成するブレンド手段
    と、を備えることを特徴とするアンチエイリアス描画装
    置。
  2. 【請求項2】 複数のグラフィック描画プロセッサにお
    いて、それぞれあらかじめオフセットを設定しておくこ
    とで、残りの制御を同一の手順で行えるように構成した
    ことを特徴とする請求項1記載のアンチエイリアス描画
    装置。
  3. 【請求項3】 ブレンド手段は、描画プロセッサによる
    描画結果をリアルタイムに合成可能に構成されているこ
    とを特徴とする請求項1または2記載のアンチエイリア
    ス描画装置。
JP2002109850A 2002-04-12 2002-04-12 アンチエイリアス描画装置 Pending JP2003303349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002109850A JP2003303349A (ja) 2002-04-12 2002-04-12 アンチエイリアス描画装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002109850A JP2003303349A (ja) 2002-04-12 2002-04-12 アンチエイリアス描画装置

Publications (1)

Publication Number Publication Date
JP2003303349A true JP2003303349A (ja) 2003-10-24

Family

ID=29393155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002109850A Pending JP2003303349A (ja) 2002-04-12 2002-04-12 アンチエイリアス描画装置

Country Status (1)

Country Link
JP (1) JP2003303349A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528062A (ja) * 2004-02-27 2007-10-04 エヌヴィディア コーポレイション Pciエクスプレスを用いたグラフィックデバイスのクラスタリング
WO2008084543A1 (ja) * 2007-01-11 2008-07-17 Mitsubishi Electric Corporation アンチエイリアス装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007528062A (ja) * 2004-02-27 2007-10-04 エヌヴィディア コーポレイション Pciエクスプレスを用いたグラフィックデバイスのクラスタリング
JP4755172B2 (ja) * 2004-02-27 2011-08-24 エヌヴィディア コーポレイション Pciエクスプレスを用いたグラフィックデバイスのクラスタリング
WO2008084543A1 (ja) * 2007-01-11 2008-07-17 Mitsubishi Electric Corporation アンチエイリアス装置
JPWO2008084543A1 (ja) * 2007-01-11 2010-04-30 三菱電機株式会社 アンチエイリアス装置

Similar Documents

Publication Publication Date Title
JP2022078281A (ja) 非正規直交グリッドへのテクスチャマッピングのためのグラデーションの調整
US4975976A (en) Image transformation method and device
JPH05307610A (ja) テクスチャマッピング方法およびその装置
CN106408635B (zh) 图形处理系统及其操作方法、以及计算机可读存储介质
US20080001961A1 (en) High Dynamic Range Texture Filtering
US7825928B2 (en) Image processing device and image processing method for rendering three-dimensional objects
US11055820B2 (en) Methods, apparatus and processor for producing a higher resolution frame
US20040164985A1 (en) Triangle polygon plotting device and triangle polygon plotting method
US6476819B1 (en) Apparatus and method for assigning shrinkage factor during texture mapping operations
KR101107114B1 (ko) 그래픽 객체들을 렌더링하는 방법
US20070279434A1 (en) Image processing device executing filtering process on graphics and method for image processing
KR20040041083A (ko) 렌더링 방법
JP2003303349A (ja) アンチエイリアス描画装置
JPH0756673B2 (ja) 分割空間フイルタによる画像処理方法
JPH10105724A (ja) データ処理装置
US7116339B2 (en) Image rendering method using recursive interpolation
JPS63113785A (ja) 図形表示方法
JP3587105B2 (ja) 図形データ処理装置
KR100563938B1 (ko) 화상 생성 방법 및 화상 생성 장치
JPH07105404A (ja) 立体画像処理装置及びその処理方法
JP4214644B2 (ja) 2次元パターン生成装置
Borg et al. Fast high definition video rendering on mobile devices
JPH10161633A (ja) 画素補間装置
JPH087123A (ja) 三次元画像処理方法及び装置
JP2000090257A (ja) 画像処理装置