JP2003234641A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2003234641A JP2003234641A JP2003007039A JP2003007039A JP2003234641A JP 2003234641 A JP2003234641 A JP 2003234641A JP 2003007039 A JP2003007039 A JP 2003007039A JP 2003007039 A JP2003007039 A JP 2003007039A JP 2003234641 A JP2003234641 A JP 2003234641A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- integrated circuit
- capacitors
- active device
- implemented
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 はしご形フィルタのようなスイッチトキャパ
シタを有する回路を、連続的に調整可能なように実現す
る。 【解決手段】 スイッチトキャパシタを有する集積回路
において、スイッチトキャパシタは、ＤＣ絶縁可変キャ
パシタとして実現される。ＤＣ絶縁可変キャパシタは、
３個のキャパシタを有するＴ構造として実現され、３個
のキャパシタのうちの１つは、バッファ増幅器とともに
実現される。このバッファ増幅器は、制御信号を受け取
り、バッファした制御信号のレベルに依存するキャパシ
タンスを有する能動デバイスに、バッファした制御信号
を入力する。例えば、Ｔ構造のキャパシタＣ2は、電圧
制御バッファ４０２およびバラクタダイオード４０４を
用いて実現される。バッファ４０２は、絶縁を提供し、
制御電圧をあらかじめ調整あるいは増減する高インピー
ダンス出力バッファである。
シタを有する回路を、連続的に調整可能なように実現す
る。 【解決手段】 スイッチトキャパシタを有する集積回路
において、スイッチトキャパシタは、ＤＣ絶縁可変キャ
パシタとして実現される。ＤＣ絶縁可変キャパシタは、
３個のキャパシタを有するＴ構造として実現され、３個
のキャパシタのうちの１つは、バッファ増幅器とともに
実現される。このバッファ増幅器は、制御信号を受け取
り、バッファした制御信号のレベルに依存するキャパシ
タンスを有する能動デバイスに、バッファした制御信号
を入力する。例えば、Ｔ構造のキャパシタＣ2は、電圧
制御バッファ４０２およびバラクタダイオード４０４を
用いて実現される。バッファ４０２は、絶縁を提供し、
制御電圧をあらかじめ調整あるいは増減する高インピー
ダンス出力バッファである。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路に関し、
特に、スイッチトキャパシタを有する回路に関する。
特に、スイッチトキャパシタを有する回路に関する。
【０００２】
【従来の技術】図１は、従来のはしご形フィルタ構造の
回路図である。はしご形構造は、増幅器、キャパシタ、
および抵抗で実現されるいくつかのシャント共振ＬＣタ
ンクを有し、これらが直列接続キャパシタＣ1，
Ｃ2，...によって結合される。
回路図である。はしご形構造は、増幅器、キャパシタ、
および抵抗で実現されるいくつかのシャント共振ＬＣタ
ンクを有し、これらが直列接続キャパシタＣ1，
Ｃ2，...によって結合される。
【０００３】図２は、図１のはしご形フィルタ内の＋Ｒ
／−Ｒ抵抗要素の従来の単一端実現（図２のＡ）および
差動実現（図２のＢ）の回路図である。これらの実現
は、いくつかのスイッチＳiとともに構成された１個ま
たは２個のディスクリートなキャパシタＣRからなり、
スイッチトキャパシタと呼ばれる。複数のスイッチの開
閉（１つのクロック信号によって制御される）の相対位
相は、スイッチトキャパシタが＋Ｒ要素または−Ｒ要素
のいずれを実現するかを指定する。
／−Ｒ抵抗要素の従来の単一端実現（図２のＡ）および
差動実現（図２のＢ）の回路図である。これらの実現
は、いくつかのスイッチＳiとともに構成された１個ま
たは２個のディスクリートなキャパシタＣRからなり、
スイッチトキャパシタと呼ばれる。複数のスイッチの開
閉（１つのクロック信号によって制御される）の相対位
相は、スイッチトキャパシタが＋Ｒ要素または−Ｒ要素
のいずれを実現するかを指定する。
【０００４】
【発明が解決しようとする課題】与えられたキャパシタ
ンス値ＣRおよび与えられたクロック周波数に対して、
図１のはしご形フィルタは、特定の固定周波数応答を有
する。ディスクリート要素で実現すると、キャパシタン
ス値ＣRは、与えられた実現に対して固定され、その結
果、はしご形フィルタの周波数応答を変える唯一の手段
は、クロック周波数を変えることだけになる。残念なが
ら、ほとんどの集積回路では、有限個の離散的なクロッ
ク周波数しか利用可能でない。従って、はしご形フィル
タの相異なる周波数応答の個数もまた、有限個の離散的
な応答に制限される。
ンス値ＣRおよび与えられたクロック周波数に対して、
図１のはしご形フィルタは、特定の固定周波数応答を有
する。ディスクリート要素で実現すると、キャパシタン
ス値ＣRは、与えられた実現に対して固定され、その結
果、はしご形フィルタの周波数応答を変える唯一の手段
は、クロック周波数を変えることだけになる。残念なが
ら、ほとんどの集積回路では、有限個の離散的なクロッ
ク周波数しか利用可能でない。従って、はしご形フィル
タの相異なる周波数応答の個数もまた、有限個の離散的
な応答に制限される。
【０００５】
【課題を解決するための手段】本発明は、図１のはしご
形フィルタのようなスイッチトキャパシタを有する回路
を、連続的に調整可能なように実現する技術に関する。
形フィルタのようなスイッチトキャパシタを有する回路
を、連続的に調整可能なように実現する技術に関する。
【０００６】一実施例によれば、本発明は、スイッチト
キャパシタを有する集積回路である。スイッチトキャパ
シタは、ＤＣ絶縁可変キャパシタとして実現される。Ｄ
Ｃ絶縁可変キャパシタは、３個のキャパシタを有するＴ
構造として実現され、３個のキャパシタのうちの１つ
は、バッファ増幅器とともに実現される。このバッファ
増幅器は、制御信号を受け取り、バッファした制御信号
のレベルに依存するキャパシタンスを有する能動デバイ
スに、バッファした制御信号を入力する。
キャパシタを有する集積回路である。スイッチトキャパ
シタは、ＤＣ絶縁可変キャパシタとして実現される。Ｄ
Ｃ絶縁可変キャパシタは、３個のキャパシタを有するＴ
構造として実現され、３個のキャパシタのうちの１つ
は、バッファ増幅器とともに実現される。このバッファ
増幅器は、制御信号を受け取り、バッファした制御信号
のレベルに依存するキャパシタンスを有する能動デバイ
スに、バッファした制御信号を入力する。
【０００７】
【発明の実施の形態】キャパシタＣのＹパラメータの行
列表示は次の式（１）で与えられる。
列表示は次の式（１）で与えられる。
【数１】
【０００８】図３に、キャパシタＣに対応するＴ構造を
示す。図３のＴ構造のＹパラメータ表現は次の式（２）
で与えられる。
示す。図３のＴ構造のＹパラメータ表現は次の式（２）
で与えられる。
【数２】
図３のＴ構造とキャパシタＣの間の厳密な等価性のため
には、式（３）〜（５）の関係が成り立たなければなら
ない。
には、式（３）〜（５）の関係が成り立たなければなら
ない。
【数３】
【０００９】式（４）の右辺を展開し式（３）を代入す
ると、次の式（６）の関係が得られる。
ると、次の式（６）の関係が得られる。
【数４】
同様に、式（５）の右辺を展開し式（３）を代入する
と、次の式（７）の関係が得られる。
と、次の式（７）の関係が得られる。
【数５】
式（６）および式（７）によって示されるように、式
（１）のキャパシタＣと図３のＴ構造および式（２）と
の間の等価性は、小さい誤差項の付加により満足させる
ことができる。この誤差項は、Ｃ1、Ｃ2、およびＣ3の
適当な選択によって最小にすることができる。
（１）のキャパシタＣと図３のＴ構造および式（２）と
の間の等価性は、小さい誤差項の付加により満足させる
ことができる。この誤差項は、Ｃ1、Ｃ2、およびＣ3の
適当な選択によって最小にすることができる。
【００１０】図４に、本発明の一実施例による図３のＴ
構造の実現を示す。図４に示すように、図３のＴ構造の
キャパシタＣ2は、電圧制御バッファ４０２およびバラ
クタダイオード４０４を用いて実現される。バッファ４
０２は、絶縁を提供し、制御電圧をあらかじめ調整ある
いは増減する高インピーダンス出力バッファである。バ
ラクタダイオード４０４は、加わる逆バイアス電圧（す
なわち、バッファ４０２の出力における電圧）の関数と
して接合キャパシタンスが変化するダイオードである。
従って、図４の回路は、ＤＣ絶縁可変キャパシタの実現
に対応する。Ｔ構造のＤＣ絶縁構成により、図４の回路
は、スイッチトキャパシタフィルタに埋め込むことがで
きる。
構造の実現を示す。図４に示すように、図３のＴ構造の
キャパシタＣ2は、電圧制御バッファ４０２およびバラ
クタダイオード４０４を用いて実現される。バッファ４
０２は、絶縁を提供し、制御電圧をあらかじめ調整ある
いは増減する高インピーダンス出力バッファである。バ
ラクタダイオード４０４は、加わる逆バイアス電圧（す
なわち、バッファ４０２の出力における電圧）の関数と
して接合キャパシタンスが変化するダイオードである。
従って、図４の回路は、ＤＣ絶縁可変キャパシタの実現
に対応する。Ｔ構造のＤＣ絶縁構成により、図４の回路
は、スイッチトキャパシタフィルタに埋め込むことがで
きる。
【００１１】図５に、本発明の一実施例に従って、図１
のはしご形フィルタの＋／−Ｒ要素の、図２のＢに対応
する差動実現を示す。図５の回路の各要素ＰＡＴは、図
４のＴ構造回路に対応する。図５のキャパシタＣ１およ
びＣ２（図３および図４のキャパシタＣ1およびＣ2と混
同してはならない）は、公称フィルタ応答を確立するた
めに用いることが可能なオプションのコンポーネントで
あり、その場合、要素ＰＡＴは、フィルタの性能に対す
る制御可能な摂動を提供する。
のはしご形フィルタの＋／−Ｒ要素の、図２のＢに対応
する差動実現を示す。図５の回路の各要素ＰＡＴは、図
４のＴ構造回路に対応する。図５のキャパシタＣ１およ
びＣ２（図３および図４のキャパシタＣ1およびＣ2と混
同してはならない）は、公称フィルタ応答を確立するた
めに用いることが可能なオプションのコンポーネントで
あり、その場合、要素ＰＡＴは、フィルタの性能に対す
る制御可能な摂動を提供する。
【００１２】図４の回路を用いて図１のはしご形フィル
タを実現することにより、図４の制御電圧のレベルを調
整するだけで連続的に調整することが可能な周波数応答
を有するはしご形フィルタが得られる。こうして、図２
および図５のスイッチトキャパシタを実現するのに用い
られるスイッチを制御する連続調整可能なクロックを提
供することを必要とせずに、連続調整可能なフィルタ
を、ディスクリートな要素を用いて実現することができ
る。
タを実現することにより、図４の制御電圧のレベルを調
整するだけで連続的に調整することが可能な周波数応答
を有するはしご形フィルタが得られる。こうして、図２
および図５のスイッチトキャパシタを実現するのに用い
られるスイッチを制御する連続調整可能なクロックを提
供することを必要とせずに、連続調整可能なフィルタ
を、ディスクリートな要素を用いて実現することができ
る。
【００１３】図６に、図５の回路により本発明に従って
実現された図１のはしご形フィルタのステップ応答を、
３つの異なる制御電圧レベル（すなわち、図６のＡは
１．３Ｖの場合、図６のＢは１．１Ｖの場合、図６のＣ
は２．２Ｖの場合）に対して示す。これらの３つの制御
電圧レベルに対する出力周波数応答は、それぞれ、４０
０．２Ｈｚ、４０１．６Ｈｚ、および３８３．７Ｈｚで
あり、これは、この範囲の制御電圧にわたり、制御電圧
と周波数応答の間の逆の関係を示している。
実現された図１のはしご形フィルタのステップ応答を、
３つの異なる制御電圧レベル（すなわち、図６のＡは
１．３Ｖの場合、図６のＢは１．１Ｖの場合、図６のＣ
は２．２Ｖの場合）に対して示す。これらの３つの制御
電圧レベルに対する出力周波数応答は、それぞれ、４０
０．２Ｈｚ、４０１．６Ｈｚ、および３８３．７Ｈｚで
あり、これは、この範囲の制御電圧にわたり、制御電圧
と周波数応答の間の逆の関係を示している。
【００１４】以上、本発明について、バラクタダイオー
ドで実現したものとして説明したが、当業者には理解さ
れるように、電圧依存のキャパシタンスを有する他の適
当なデバイスも使用可能である。例えば、本発明は、ゲ
ート・ソース間キャパシタンスがゲートにかかる電圧と
ともに変化するＭＥＳＦＥＴやＭＯＳＦＥＴを用いて実
現することも可能である。同様に、本発明は、キャパシ
タンスが制御電圧以外の制御信号（例えば、制御電流）
とともに変換する能動デバイスを用いて実現することも
可能である。
ドで実現したものとして説明したが、当業者には理解さ
れるように、電圧依存のキャパシタンスを有する他の適
当なデバイスも使用可能である。例えば、本発明は、ゲ
ート・ソース間キャパシタンスがゲートにかかる電圧と
ともに変化するＭＥＳＦＥＴやＭＯＳＦＥＴを用いて実
現することも可能である。同様に、本発明は、キャパシ
タンスが制御電圧以外の制御信号（例えば、制御電流）
とともに変換する能動デバイスを用いて実現することも
可能である。
【００１５】本発明について、はしご形フィルタにおい
てスイッチトキャパシタを使用する場合に関して説明し
たが、理解されるように、本発明は、回路の連続調整が
要求されるようなスイッチトキャパシタを有する任意の
適当な回路で実現可能である。
てスイッチトキャパシタを使用する場合に関して説明し
たが、理解されるように、本発明は、回路の連続調整が
要求されるようなスイッチトキャパシタを有する任意の
適当な回路で実現可能である。
【００１６】
【発明の効果】以上述べたごとく、本発明によれば、は
しご形フィルタのようなスイッチトキャパシタを有する
回路を、連続的に調整可能なように実現される。
しご形フィルタのようなスイッチトキャパシタを有する
回路を、連続的に調整可能なように実現される。
【図１】従来のはしご形フィルタ構造の回路図である。
【図２】図１のフィルタ内の＋／−Ｒ抵抗要素の従来の
単一端実現（図２のＡ）および差動実現（図２のＢ）の
回路図である。
単一端実現（図２のＡ）および差動実現（図２のＢ）の
回路図である。
【図３】キャパシタＣに対応するＴ構造の図である。
【図４】本発明の一実施例による図３のＴ構造の実現の
図である。
図である。
【図５】本発明の一実施例による図１のはしご形フィル
タの＋／−Ｒ要素の、図２のＢに対応する差動実現の図
である。
タの＋／−Ｒ要素の、図２のＢに対応する差動実現の図
である。
【図６】３個の異なる制御電圧レベルに対して、図５の
回路とともに本発明により実現された図１のはしご形フ
ィルタのステップ応答の図である。
回路とともに本発明により実現された図１のはしご形フ
ィルタのステップ応答の図である。
４０２ 電圧制御バッファ
４０４ バラクタダイオード
フロントページの続き
(72)発明者 ダグラス ディー．ロパータ
アメリカ合衆国，19512 ペンシルバニア,
ボイアタウン，レッド シェル ドライブ
84
Ｆターム(参考） 5J023 CA01 CB01 CB12
Claims (21)
- 【請求項１】 スイッチトキャパシタを有する集積回路
において、 前記スイッチトキャパシタは、３個のキャパシタを有す
るＴ構造として実現され、 前記３個のキャパシタのうちの１つはバッファ増幅器と
ともに実現され、 前記バッファ増幅器は、制御信号を受け取り、バッファ
した制御信号のレベルに依存するキャパシタンスを有す
る能動デバイスに、バッファした制御信号を入力するこ
とを特徴とする集積回路。 - 【請求項２】 前記制御信号は制御電圧であり、 前記能動デバイスは、前記バッファ増幅器の出力と基準
電圧レベルの間に接続されたバラクタダイオードである
ことを特徴とする請求項１に記載の集積回路。 - 【請求項３】 前記基準電圧レベルは接地電位であるこ
とを特徴とする請求項２に記載の集積回路。 - 【請求項４】 前記能動デバイスはＭＥＳＦＥＴまたは
ＭＯＳＦＥＴにより実現されることを特徴とする請求項
１に記載の集積回路。 - 【請求項５】 １個以上の前記スイッチトキャパシタに
より実現されたはしご形フィルタを含むことを特徴とす
る請求項１に記載の集積回路。 - 【請求項６】 前記はしご形フィルタは、前記スイッチ
トキャパシタにおける制御信号を制御することによって
連続調整されることを特徴とする請求項５に記載の集積
回路。 - 【請求項７】 前記Ｔ構造はＤＣ絶縁可変キャパシタに
対応することを特徴とする請求項１に記載の集積回路。 - 【請求項８】 ＤＣ絶縁可変キャパシタとして実現され
たスイッチトキャパシタを有することを特徴とする集積
回路。 - 【請求項９】 前記ＤＣ絶縁可変キャパシタは、３個の
キャパシタを有するＴ構造を有し、 前記３個のキャパシタのうちの１つはバッファ増幅器と
ともに実現され、 前記バッファ増幅器は、制御信号を受け取り、バッファ
した制御信号のレベルに依存するキャパシタンスを有す
る能動デバイスに、バッファした制御信号を入力するこ
とを特徴とする集積回路。 - 【請求項１０】 前記制御信号は制御電圧であり、 前記能動デバイスは、前記バッファ増幅器の出力と基準
電圧レベルの間に接続されたバラクタダイオードである
ことを特徴とする請求項９に記載の集積回路。 - 【請求項１１】 前記基準電圧レベルは接地電位である
ことを特徴とする請求項１０に記載の集積回路。 - 【請求項１２】 前記能動デバイスはＭＥＳＦＥＴまた
はＭＯＳＦＥＴにより実現されることを特徴とする請求
項９に記載の集積回路。 - 【請求項１３】 １個以上の前記スイッチトキャパシタ
により実現されたはしご形フィルタを含むことを特徴と
する請求項８に記載の集積回路。 - 【請求項１４】 前記はしご形フィルタは、前記スイッ
チトキャパシタにおける制御信号を制御することによっ
て連続調整されることを特徴とする請求項１３に記載の
集積回路。 - 【請求項１５】 スイッチトキャパシタを有する集積回
路を用いて信号を処理する方法において、 前記スイッチトキャパシタは、３個のキャパシタを有す
るＴ構造として実現され、 前記３個のキャパシタのうちの１つはバッファ増幅器お
よび能動デバイスとともに実現され、 前記方法は、 ａ．前記バッファ増幅器に制御信号をバッファするステ
ップと、 ｂ．バッファした制御信号を前記能動デバイスに入力し
て前記能動デバイスのキャパシタンスを制御するステッ
プとからなり、 前記能動デバイスのキャパシタンスは、前記バッファし
た制御信号のレベルに依存することを特徴とする信号処
理方法。 - 【請求項１６】 前記制御信号は制御電圧であり、 前記能動デバイスは、前記バッファ増幅器の出力と基準
電圧レベルの間に接続されたバラクタダイオードである
ことを特徴とする請求項１５に記載の方法。 - 【請求項１７】 前記基準電圧レベルは接地電位である
ことを特徴とする請求項１６に記載の方法。 - 【請求項１８】 前記能動デバイスはＭＥＳＦＥＴまた
はＭＯＳＦＥＴにより実現されることを特徴とする請求
項１５に記載の方法。 - 【請求項１９】 １個以上の前記スイッチトキャパシタ
により実現されたはしご形フィルタを含むことを特徴と
する請求項１５に記載の方法。 - 【請求項２０】 前記はしご形フィルタは、前記スイッ
チトキャパシタにおける制御信号を制御することによっ
て連続調整されることを特徴とする請求項１９に記載の
方法。 - 【請求項２１】 前記Ｔ構造はＤＣ絶縁可変キャパシタ
に対応することを特徴とする請求項１５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/121,147 US6011432A (en) | 1998-07-23 | 1998-07-23 | Continuous tuning of switched capacitor circuits using DC-isolated tuning elements |
| US09/121147 | 1998-07-23 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20518299A Division JP3734646B2 (ja) | 1998-07-23 | 1999-07-19 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234641A true JP2003234641A (ja) | 2003-08-22 |
Family
ID=22394865
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20518299A Expired - Fee Related JP3734646B2 (ja) | 1998-07-23 | 1999-07-19 | 集積回路 |
| JP2003007039A Pending JP2003234641A (ja) | 1998-07-23 | 2003-01-15 | 集積回路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20518299A Expired - Fee Related JP3734646B2 (ja) | 1998-07-23 | 1999-07-19 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6011432A (ja) |
| EP (1) | EP0975092A3 (ja) |
| JP (2) | JP3734646B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000101376A (ja) * | 1998-09-21 | 2000-04-07 | General Res Of Electronics Inc | 可変容量回路 |
| EP1146640A1 (de) * | 2000-04-10 | 2001-10-17 | Infineon Technologies AG | Integrierter Hochfrequenzschwingkreis mit Abgleichkondensatoren |
| US7873529B2 (en) * | 2004-02-20 | 2011-01-18 | Symphonyiri Group, Inc. | System and method for analyzing and correcting retail data |
| EP2061152B1 (en) * | 2004-05-05 | 2013-07-10 | ST-Ericsson SA | Switched capacitance circuit |
| CA2656113A1 (en) * | 2006-07-21 | 2008-01-24 | Ecole De Technologie Superieure | Voltage-controlled oscillator (vco) |
| US7710170B2 (en) * | 2007-10-30 | 2010-05-04 | Agere Systems Inc. | Internal supply voltage controlled PLL and methods for using such |
| US8584192B2 (en) * | 2009-03-30 | 2013-11-12 | Ppc Broadband, Inc. | Upstream bandwidth conditioning device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909748A (en) * | 1974-05-30 | 1975-09-30 | Rca Corp | Digitally controlled oscillator using semiconductor capacitance elements |
| US4731585A (en) * | 1987-02-24 | 1988-03-15 | Kabushiki Kaisha Toshiba | Antenna coupling circuit for magnetic resonance imaging |
| US5710710A (en) * | 1994-09-21 | 1998-01-20 | Optoelectronics, Inc. | Frequency counter with reduced false correlations |
| US5719573A (en) * | 1995-06-01 | 1998-02-17 | Cirrus Logic, Inc. | Analog modulator for A/D converter utilizing leap-frog filter |
| US5686864A (en) * | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
-
1998
- 1998-07-23 US US09/121,147 patent/US6011432A/en not_active Expired - Lifetime
-
1999
- 1999-07-12 EP EP99305494A patent/EP0975092A3/en not_active Withdrawn
- 1999-07-19 JP JP20518299A patent/JP3734646B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 JP JP2003007039A patent/JP2003234641A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP3734646B2 (ja) | 2006-01-11 |
| JP2000059179A (ja) | 2000-02-25 |
| EP0975092A3 (en) | 2002-04-03 |
| EP0975092A2 (en) | 2000-01-26 |
| US6011432A (en) | 2000-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100968000B1 (ko) | 저이득 디지털 제어 발진기를 위한 정전용량 튜닝 네트워크 | |
| WO2000070766A1 (en) | Method and apparatus for pll with improved jitter performance | |
| JP7008442B2 (ja) | 調節可能な抵抗デバイス及び調節可能な容量素子を有する能動的バンドパスフィルタ回路 | |
| US6316927B1 (en) | Voltage output driver and filter | |
| JP2003234641A (ja) | 集積回路 | |
| JPH09102714A (ja) | 電圧制御発振器 | |
| KR100464446B1 (ko) | 임피던스 스케일링에 의한 주파수 응답 제어 장치 | |
| US20180109227A1 (en) | Amplifier with adjustable gain | |
| JPH0773202B2 (ja) | 半導体集積回路 | |
| JPH0758563A (ja) | ステップ減衰器 | |
| JPH07142937A (ja) | シャントｌ−ｃ共振回路を挿入したｅ級増幅器 | |
| JP2003078393A (ja) | オンチップ自動同調技術 | |
| JPH09500254A (ja) | 制御回路を備える可調整抵抗装置 | |
| Lampard et al. | The application of a positive immittance inverter to the design of integrated selective filters | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2002076780A (ja) | パワーアンプ回路の出力電力調整方法及びパワーアンプ回路 | |
| JP2012010332A (ja) | ロードスイッチ | |
| JPH0733026U (ja) | 移相器 | |
| JP2677178B2 (ja) | 位相制御回路 | |
| JP2000101376A (ja) | 可変容量回路 | |
| JPH06152244A (ja) | 圧電発振回路 | |
| JPS62172819A (ja) | 位相同期回路 | |
| JP3670084B2 (ja) | 半導体スイッチ回路 | |
| SU1575289A1 (ru) | Смеситель | |
| JPH0468808A (ja) | 低域通過フィルタ装置 |