[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003234410A - キャパシタ及びその製造方法並びに半導体装置 - Google Patents

キャパシタ及びその製造方法並びに半導体装置

Info

Publication number
JP2003234410A
JP2003234410A JP2002032406A JP2002032406A JP2003234410A JP 2003234410 A JP2003234410 A JP 2003234410A JP 2002032406 A JP2002032406 A JP 2002032406A JP 2002032406 A JP2002032406 A JP 2002032406A JP 2003234410 A JP2003234410 A JP 2003234410A
Authority
JP
Japan
Prior art keywords
lower electrode
electrode
layer
capacitor
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002032406A
Other languages
English (en)
Inventor
Shunji Nakamura
俊二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002032406A priority Critical patent/JP2003234410A/ja
Priority to US10/352,028 priority patent/US6731494B2/en
Publication of JP2003234410A publication Critical patent/JP2003234410A/ja
Priority to US10/784,773 priority patent/US6911365B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高速応答性の良好なキャパシタ及びその製造
方法並びにそのキャパシタを有する半導体装置を提供す
る。 【解決手段】 基板１０上に形成された下部電極１４
と、下部電極に対向するように形成された上部電極１８
と、少なくとも下部電極と上部電極との間に形成された
キャパシタ誘電体膜１６とを有するキャパシタ１９であ
って、下部電極及び上部電極の少なくとも一方が、金属
置換層より成る電極である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特にキャパシタ及びその製造方法並
びにそのキャパシタを有する半導体装置に関する。
【０００２】
【従来の技術】従来より、ＤＲＡＭ、ＦＲＡＭ等のメモ
リデバイス、ＲＦデバイス、アナログデバイス、又はロ
ジックデバイス等の半導体装置に、キャパシタを形成す
ることが行われている。
【０００３】キャパシタは、下部電極と、下部電極状に
形成されたキャパシタ誘電体膜と、キャパシタ誘電体膜
上に形成された上部電極とにより構成されている。
【０００４】下部電極及び上部電極の材料としてポリシ
リコンやアモルファスシリコン等の半導体を用いたキャ
パシタは、ＳＩＳ（Silicon Insulator Silicon）構造
のキャパシタと称されている。
【０００５】また、下部電極の材料として半導体を用
い、上部電極の材料として金属を用いたキャパシタは、
ＳＩＭ（Silicon Insulator Metal）構造のキャパシタ
と称されている。
【０００６】このようなＳＩＳ構造のキャパシタやＳＩ
Ｍ構造のキャパシタは、少なくとも下部電極にポリシリ
コン等の半導体が用いられているため、電極における電
気抵抗が比較的高かった。このため、高速応答性の良好
なキャパシタを得ることができなかった。
【０００７】そこで、近時では、下部電極及び上部電極
の材料として金属を用いたＭＩＭ（Metal Insulator Me
tal）構造のキャパシタが提案されている。ＭＩＭ構造
のキャパシタは、下部電極と上部電極のいずれにも金属
が用いられており、下部電極及び上部電極の電気抵抗が
低いため、高速応答性の良好なキャパシタを提供しうる
と考えられる。
【０００８】
【発明が解決しようとする課題】しかしながら、良好な
電気的特性を有するキャパシタを形成するためには、下
部電極及びキャパシタ誘電体膜を形成した後に、キャパ
シタ誘電体膜の膜質を向上するために、低くとも６５０
℃以上の高温の熱処理を行う必要がある。キャパシタ誘
電体膜の膜質の向上は、キャパシタの耐圧を向上し、リ
ーク電流を低減するために極めて重要である。高温の熱
処理に耐え得る金属としては、Ｗ（タングステン）、Ｗ
Ｎ、ＴｉＮ、Ｒｕ、ＲｕＯ等が考えられるが、これらの
材料はいずれも比抵抗が比較的高い。具体的には、Ｗの
比抵抗は約６〜９μΩ・ｃｍ、ＷＮの比抵抗は約５０μ
Ω・ｃｍ、ＴｉＮの比抵抗は約５０μΩ・ｃｍ、Ｒｕの
比抵抗は約１０〜１５μΩ・ｃｍ、ＲｕＯの比抵抗は約
１４０μΩ・ｃｍである。一方、Ａｌは、比抵抗が２．
７μΩ・ｃｍと低いものの、融点が６３０℃と低く、上
記のような高温の熱処理には耐えられないため、用いる
ことはできない。従って、従来は、Ａｌのような比抵抗
の低い材料を下部電極の材料として用いて、高速応答性
の良好なキャパシタを構成することはできなかった。
【０００９】また、金属より成る下部電極とキャパシタ
誘電体膜とを形成した後に、キャパシタ誘電体膜の膜質
を向上するための熱処理を行うと、下部電極がキャパシ
タ誘電体膜から酸素を奪い、却ってキャパシタ誘電体膜
の膜質が劣化してしまう虞もある。
【００１０】また、半導体装置の製造プロセスは、バル
ク工程と多層工程とに大別されるが、バルク工程では１
０００℃程度の高温の熱処理が行われるため、バルク工
程において金属電極を形成すると、金属汚染の問題が生
じる虞がある。このため、バルク工程においては、金属
電極を形成することはできなかった。このため、金属電
極を用いたキャパシタは、バルク工程で形成される層に
は形成することはできなかった。
【００１１】本発明の目的は、高速応答性の良好なキャ
パシタ及びその製造方法並びにそのキャパシタを有する
半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上記目的は、基板上に形
成された下部電極と、前記下部電極に対向するように形
成された上部電極と、少なくとも前記下部電極と前記上
部電極との間に形成されたキャパシタ誘電体膜とを有す
るキャパシタであって、前記下部電極及び前記上部電極
の少なくとも一方が、金属置換層より成る電極であるこ
とを特徴とするキャパシタにより達成される。
【００１３】また、上記目的は、基板上に下部電極を形
成する工程と、前記下部電極上にキャパシタ誘電体膜を
形成する工程と、前記キャパシタ誘電体膜上に上部電極
を形成する工程と、前記上部電極上に絶縁膜を形成する
工程と、前記絶縁膜に前記下部電極に達する開口部を形
成する工程と、前記絶縁膜上に金属層を形成する工程
と、前記金属層の金属原子を、前記開口部を介して前記
下部電極の構成原子と置換することにより、金属置換層
より成る下部電極を形成する工程とを有することを特徴
とするキャパシタの製造方法により達成される。
【００１４】また、上記目的は、基板上に下部電極を形
成する工程と、前記下部電極上にキャパシタ誘電体膜を
形成する工程と、前記キャパシタ誘電体膜上に上部電極
を形成する工程と、前記上部電極上に絶縁膜を形成する
工程と、前記絶縁膜に、前記下部電極に達する第１の開
口部と、前記上部電極に達する第２の開口部とを形成す
る工程と、前記絶縁膜上に金属層を形成する工程と、前
記金属層の金属原子を、前記第１の開口部を介して前記
下部電極の構成原子と置換することにより、金属置換層
より成る下部電極を形成し、前記金属層の金属原子を、
前記第２の開口部を介して前記上部電極の構成原子と置
換することにより、金属置換層より成る上部電極を形成
する工程とを有することを特徴とするキャパシタの製造
方法により達成される。
【００１５】また、上記目的は、基板上に下部電極を形
成する工程と、前記下部電極上にキャパシタ誘電体膜を
形成する工程と、前記キャパシタ誘電体膜上に上部電極
を形成する工程と、前記上部電極上に絶縁膜を形成する
工程と、前記絶縁膜に、前記上部電極に達する開口部を
形成する工程と、前記絶縁膜上に金属層を形成する工程
と、前記金属層の金属原子を、前記開口部を介して前記
上部電極の構成原子と置換することにより、金属置換層
より成る上部電極を形成する工程とを有することを特徴
とするキャパシタの製造方法により達成される。
【００１６】また、上記目的は、基板上に形成された下
部電極と、前記下部電極に対向するように形成された上
部電極と、少なくとも前記下部電極と前記上部電極との
間に形成されたキャパシタ誘電体膜とを有するキャパシ
タを有する半導体装置であって、前記下部電極及び前記
上部電極の少なくとも一方が、金属置換層より成る電極
であることを特徴とする半導体装置により達成される。
【００１７】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による半導体装置及びその製造方法を図１乃至図
３を用いて説明する。図１は、本実施形態による半導体
装置を示す概略図である。図１（ａ）は平面図であり、
図１（ｂ）は断面図である。図１（ｂ）は、図１（ａ）
のＡ−Ａ′線断面図である。図２及び図３は、本実施形
態による半導体装置の製造方法を示す工程断面図であ
る。
【００１８】（半導体装置）まず、本実施形態による半
導体装置を図１を用いて説明する。
【００１９】図１に示すように、例えばＳｉより成る半
導体基板１０上には、例えば膜厚２００〜５００ｎｍの
ＳｉＯ2より成る絶縁膜１２が形成されている。
【００２０】絶縁膜１２上には、厚さ２００ｎｍの下部
電極１４が形成されている。下部電極１４は、ポリシリ
コン−アルミニウム置換（Polysilicon-Alminum Substi
tute、ＰＡＳ）法により形成されたものである。下部電
極１４は、置換金属層であるＡｌ層により構成されてい
る。
【００２１】ポリシリコン−アルミニウム置換法とは、
ポリシリコン等により形成された電極等を、アルミニウ
ムと接触させ、熱処理等を行うことにより、ポリシリコ
ン等より成る電極等をアルミニウムに変換（置換）する
方法のことをいう。なお、ポリシリコン−アルミニウム
置換法については、特開平１１−９７５３５号公報を参
照されたい。また、ポリシリコン−アルミニウム置換法
については、International Electron Devices Meeting
96, p.946-948にも記載されている。また、ポリシリコ
ン−アルミニウム置換法については、１９９９年６月の
ＶＬＳＩシンポジウムにも発表されている（1999 sympo
sium on VLSI Technoligy 4A-2, p.35-36参照）。
【００２２】また、本明細書中で、置換金属層とは、半
導体層等を金属に置換することにより得られた金属層の
ことをいう。
【００２３】下部電極１４が形成された絶縁膜１２上に
は、例えば膜厚２０ｎｍのキャパシタ誘電体膜１６が形
成されている。キャパシタ誘電体膜１６の材料として
は、例えば、Ｔａ2Ｏ5、ＳｉＮ、ＳｉＯＮ、ＢＳＴ、Ｓ
ＴＯ、ＰＺＴ等を用いることができる。
【００２４】キャパシタ誘電体膜１６上には、 下部電
極１４と対向するように、厚さ２００ｎｍのＡｌより成
る上部電極１８が形成されている。
【００２５】これら下部電極１４、キャパシタ誘電体膜
１６及び上部電極１８により、キャパシタ１９が構成さ
れている。
【００２６】上部電極１８が形成されたキャパシタ誘電
体膜１６上には、例えば、膜厚３００ｎｍのＳｉＯ2よ
り成る層間絶縁膜２０が形成されている。
【００２７】層間絶縁膜２０及びキャパシタ誘電体膜１
６には、下部電極１４に達する開口部２２が形成されて
いる。
【００２８】開口部２２内には、Ａｌより成る導体プラ
グ２４が埋め込まれている。導体プラグ２４を構成する
Ａｌ層は、ポリシリコンをアルミニウムに置換する際に
用いられるＡｌ層がそのまま用いられているため、下部
電極１４と導体プラグ２４とは同一のＡｌ層により一体
に形成されている。
【００２９】層間絶縁膜２０には、上部電極１８に達す
る開口部２６が形成されている。
【００３０】開口部２６内には、例えばＷ／ＴｉＮ／Ｔ
ｉより成る導体プラグ２８が埋め込まれている。
【００３１】導体プラグ２８が埋め込まれた層間絶縁膜
２０上には、導体プラグ２４に接続された電極パッド３
０と、導体プラグ２８に接続された電極パッド３２とが
形成されている。
【００３２】こうして本実施形態による半導体装置が構
成されている。
【００３３】本実施形態による半導体装置は、下部電極
がＡｌより成る金属置換層により構成されていることに
主な特徴がある。
【００３４】従来の半導体装置では、下部電極の材料と
しては、キャパシタ誘電体膜の膜質を向上するための高
温の熱処理に耐え得る材料が用いられていた。具体的に
は、下部電極の材料として、ポリシリコン等の半導体が
用いられていた。しかし、ポリシリコン等の半導体は、
Ａｌ等の金属と比較して比抵抗が高いため、良好な高速
応答性を有するキャパシタを構成することができなかっ
た。
【００３５】これに対し、本実施形態では、下部電極が
置換金属層により構成されている。後述するように、本
実施形態では、ポリシリコン層より成る下部電極を形成
しておき、キャパシタ誘電体膜の膜質を向上する高温の
熱処理を行った後で、ポリシリコンをアルミニウムに置
換するため、高温の熱処理に耐えられないアルミニウム
を下部電極の材料として用いることができる。従って、
本実施形態によれば、高速応答性の良好なキャパシタを
有する半導体装置を提供することができる。
【００３６】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法について図２及び図３を
用いて説明する。
【００３７】まず、図２（ａ）に示すように、半導体基
板１０上に、例えば、ＣＶＤ（Chemical Vapor Deposit
ion、化学気相堆積）法により、膜厚２００ｎｍのＳｉ
Ｏ2より成る絶縁膜１２を形成する。
【００３８】次に、全面に、例えば、ＣＶＤ法により、
厚さ２００ｎｍのポリシリコン層を形成する。
【００３９】次に、フォトリソグラフィ技術により、ポ
リシリコン層をパターニングする。これにより、ポリシ
リコンより成る下部電極３４が形成される。
【００４０】次に、全面に、例えば、ＣＶＤ法により、
膜厚２０ｎｍのＴａ2Ｏ5等より成るキャパシタ誘電体膜
１６を形成する。
【００４１】次に、例えば７００℃、３０分程度の熱処
理を行う。この熱処理は、キャパシタ誘電体膜１６の膜
質を向上するためのものである。
【００４２】次に、全面に、例えばＣＶＤ法又はスパッ
タ法により、厚さ２００ｎｍのＡｌ層を形成する。この
後、フォトリソグラフィ技術を用い、Ａｌ層をパターニ
ングする。これにより、図２（ｂ）に示すように、Ａｌ
層より成る上部電極１８が形成される。
【００４３】次に、図２（ｃ）に示すように、全面に、
例えば、ＣＶＤ法により、膜厚３００ｎｍのＳｉＯ2よ
り成る層間絶縁膜２０を形成する。
【００４４】次に、層間絶縁膜２０及びキャパシタ誘電
体膜１６に、ポリシリコンより成る下部電極３４に達す
る開口部２２を形成する。
【００４５】次に、全面に、例えば、ＣＶＤ法又はスパ
ッタ法により、厚さ５００ｎｍのＡｌ層３６を形成す
る。この際、Ａｌ層３６は、開口部２２内にも埋め込ま
れる。
【００４６】次に、全面に、スパッタ法により、厚さ２
００ｎｍのＴｉより成る吸収層３８を形成する。吸収層
３８は、ポリシリコン−アルミニウム置換法によりポリ
シリコンをアルミニウムに置換する際に、Ａｌ層３６中
に相互拡散したシリコンを吸収するためのものである。
Ａｌ層３６中に相互拡散したシリコンを吸収層３８によ
り吸収することができるため、Ａｌ層３６を薄く形成し
た場合であっても、ポリシリコンを確実にアルミニウム
に置換することができる。
【００４７】次に、図３（ａ）に示すように、例えば、
３５０〜５５０℃、３０分程度の熱処理を行う。この熱
処理は、ポリシリコン−アルミニウム置換法により、ポ
リシリコンより成る下部電極３４をＡｌに置換するため
のものである。これにより、ポリシリコンより成る下部
電極３４がＡｌに置換され、Ａｌより成る下部電極１４
が形成される。
【００４８】こうして、下部電極１４、キャパシタ誘電
体膜１６及び上部電極１８より成るキャパシタ１９が形
成される。
【００４９】次に、図３（ｂ）に示すように、例えば、
ＣＭＰ（Chemical Mechanical Polishing、化学的機械
的研磨）法により、層間絶縁膜２０の上面が露出するま
でＡｌ層３６を研磨する。なお、ここでは、ＣＭＰ法を
用いたが、ＣＭＰ法に限定されるものではなく、例えば
エッチバック法を用いてもよい。
【００５０】こうして、開口部２２内に、Ａｌより成る
導体プラグ２４が埋め込まれる。導体プラグ２４を構成
するＡｌ層は、ポリシリコンより成る下部電極３４をア
ルミニウムに置換する際に用いられるＡｌ層３６がその
まま用いられるため、下部電極１４と導体プラグ２４と
は同一のＡｌ層により一体に形成されることとなる。
【００５１】なお、本実施形態では、アルミニウムとシ
リコンとを相互拡散させることにより置換金属層より成
る下部電極１４を形成するため、下部電極１４から導体
プラグ２４にかけて、置換される半導体構成原子である
シリコンの濃度勾配が存在する場合がある。
【００５２】次に、層間絶縁膜２０に、上部電極１８に
達する開口部２６を形成する。
【００５３】次に、開口部２６内に、例えば、Ｗ／Ｔｉ
Ｎ／Ｔｉより成る導体プラグ２８を埋め込む。
【００５４】次に、全面に、例えば、スパッタ法によ
り、厚さ５００ｎｍのＡｌ層を形成する。この後、フォ
トリソグラフィ技術を用い、Ａｌ層をパターニングす
る。これにより、導体プラグ２４、２８にそれぞれ接続
されたＡｌより成る電極パッド３０、３２が形成され
る。
【００５５】こうして本実施形態による半導体装置が製
造される。
【００５６】このように本実施形態によれば、ポリシリ
コンより成る下部電極３４を形成しておき、キャパシタ
誘電体膜１６の膜質を向上する高温の熱処理を行った後
に、ポリシリコンより成る下部電極３４をアルミニウム
に置換して、アルミニウムより成る下部電極１４を構成
するため、キャパシタ誘電体膜１６の膜質を向上する際
の熱処理に耐えられないアルミニウムを下部電極１４の
材料として用いることができる。従って、本実施形態に
よれば、良好な高速応答性を有するキャパシタを形成す
ることができる。
【００５７】また、本実施形態によれば、従来からキャ
パシタの下部電極の材料として用いられてきたポリシリ
コンをアルミニウムに置換すればよいので、大がかりな
設計変更や、レイアウト変更、プロセス変更等を伴うこ
となく、キャパシタの高速応答性を向上することができ
る。従って、本実施形態によれば、開発コストや製造コ
ストを抑制することができ、ひいては半導体装置を安価
に提供することができる。
【００５８】［第２実施形態］本発明の第２実施形態に
よる半導体装置及びその製造方法を図４乃至図６を用い
て説明する。図４は、本実施形態による半導体装置を示
す概略図である。図４（ａ）は平面図であり、図４
（ｂ）は断面図である。図４（ｂ）は、図４（ａ）のＡ
−Ａ′線断面図である。図５及び図６は、本実施形態に
よる半導体装置の製造方法を示す工程断面図である。図
１乃至図３に示す第１実施形態による半導体装置及びそ
の製造方法と同一の構成要素には、同一の符号を付して
説明を省略または簡潔にする。
【００５９】（半導体装置）まず、本実施形態による半
導体装置を図４を用いて説明する。
【００６０】本実施形態による半導体装置は、下部電極
１４と上部電極１８ａのいずれにもＡｌより成る金属置
換層が用いられていることに主な特徴がある。
【００６１】図４に示すように、絶縁膜１２上には、第
１実施形態と同様に、金属置換層であるＡｌ層より成る
下部電極１４が形成されている。下部電極１４と導体プ
ラグ２４とは、同一のＡｌ層により一体に形成されてい
る。
【００６２】一方、キャパシタ誘電体膜１６上には、金
属置換層であるＡｌ層より成る上部電極１８ａが形成さ
れている。上部電極１８ａと導体プラグ２８ａとは、同
一のＡｌ層により一体に形成されている。
【００６３】下部電極１４、キャパシタ誘電体膜１６及
び上部電極１８ａにより、キャパシタ１９ａが構成され
ている。
【００６４】こうして本実施形態による半導体装置が構
成されている。
【００６５】本実施形態による半導体装置は、上述した
ように、下部電極１４と上部電極１８ａのいずれにもＡ
ｌより成る金属置換層が用いられていることに主な特徴
がある。
【００６６】第１実施形態では、下部電極１４には金属
置換層が用いられていたが、上部電極１８には金属置換
層が用いられていなかった。このため、第１実施形態で
は、上部電極１８を形成した後に高温の熱処理を行う
と、上部電極１８が溶解してしまう。このため、第１実
施形態では、高温の熱処理が行われるバルク工程で形成
される層に金属電極を有するキャパシタを形成すること
はできなかった。
【００６７】これに対し、本実施形態によれば、ポリシ
リコンより成る下部電極３４及び上部電極４０を形成し
ておき、高温の熱処理が完了した後で、ポリシリコンよ
り成る下部電極３４及び上部電極４０をＡｌに置換し
て、Ａｌより成る下部電極１４及び上部電極１８ａを形
成する。従って、本実施形態によれば、高温の熱処理が
行われるバルク工程で形成される層にも、金属電極を有
するキャパシタを形成することが可能となる。
【００６８】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図５及び図６を用いて
説明する。
【００６９】まず、熱処理によりキャパシタ誘電体膜１
６の膜質を向上する工程までは、図２（ａ）を用いて上
述した半導体装置の製造方法と同様であるので、説明を
省略する（図５（ａ））。
【００７０】次に、全面に、例えば、ＣＶＤ法により、
厚さ２００ｎｍのポリシリコン層を形成する。この後、
フォトリソグラフィ技術を用い、ポリシリコン層をパタ
ーニングする。これにより、ポリシリコンより成る上部
電極４０が形成される（図５（ｂ））。
【００７１】次に、図２（ｃ）を用いて上述した半導体
装置の製造方法と同様にして、層間絶縁膜２０を形成す
る。
【００７２】次に、層間絶縁膜２０及びキャパシタ誘電
体膜１６に、ポリシリコンより成る下部電極３４に達す
る開口部２２を形成するとともに、層間絶縁膜２０に、
ポリシリコンより成る上部電極４０に達する開口部２６
を形成する。
【００７３】次に、図２（ｃ）を用いて上述した半導体
装置の製造方法と同様にして、Ａｌ３６及び吸収層３８
を形成する（図５（ｃ））。
【００７４】次に、図３（ａ）を用いて上述した半導体
装置の製造方法と同様にして、ポリシリコンより成る下
部電極３４及び上部電極４０をアルミニウムに置換す
る。これにより、金属置換層であるＡｌ層より成る下部
電極１４と上部電極１８ａとが形成される。
【００７５】こうして、下部電極１４、キャパシタ誘電
体膜１６及び上部電極１８ａにより成るキャパシタ１９
ａが形成される。（図６（ａ））。
【００７６】次に、例えば、ＣＭＰ法により、層間絶縁
膜２０の表面が露出するまで、吸収層３８及びＡｌ層３
６を研磨する。こうして、開口部２２内に導体プラグ２
４が埋め込まれるとともに、開口部２６内に導体プラグ
２８ａが埋め込まれる。導体プラグ２４、２８ａを構成
するＡｌ層は、ポリシリコンをアルミニウムに置換する
際に用いられるＡｌ層がそのまま用いられるため、下部
電極１４と導体プラグ２４とが同一のＡｌ層により一体
に形成され、上部電極１８ａと導体プラグ２８ａとが同
一のＡｌ層により一体に形成されることとなる。
【００７７】この後の半導体装置の製造方法は、図３
（ｃ）を用いて上述した半導体装置の製造方法と同様で
あるので、説明を省略する。
【００７８】こうして、本実施形態による半導体装置が
製造される。
【００７９】本実施形態によれば、ポリシリコンより成
る下部電極３４及び上部電極４０を形成しておき、ポリ
シリコンをアルミニウムに置換することにより、Ａｌよ
り成る下部電極１４及び上部電極１８ａを形成する。こ
のため、本実施形態によれば、高温の熱処理が行われる
バルク工程で形成される層にも、金属電極を有するキャ
パシタを形成することができる。
【００８０】（変形例（その１））次に、本実施形態に
よる半導体装置の変形例（その１）を図７を用いて説明
する。図７は、本変形例による半導体装置を示す断面図
である。
【００８１】本変形例による半導体装置は、キャパシタ
１９ａの下部電極１４が、トランジスタのゲート電極と
同一の層に形成されていることに主な特徴がある。
【００８２】図７に示すように、半導体基板１０には、
素子領域を画定する素子分離領域４２が形成されてい
る。素子分離領域４２は、例えばＳＴＩ（Shallow Tren
ch Isolation）法により形成されている。
【００８３】図７の左側の図に示すように、素子分離領
域４２上には、下部電極１４が形成されている。下部電
極１４は、Ａｌより成る金属置換層により構成されてい
る。
【００８４】下部電極１４上には、キャパシタ誘電体膜
１６を介して、上部電極１８ａが形成されている。上部
電極１８ａも、Ａｌより成る金属置換層により構成され
ている。
【００８５】下部電極１４、キャパシタ誘電体膜１６及
び上部電極１８ａにより、キャパシタ１９ａが構成され
ている。
【００８６】一方、図７の右側の図に示すように、素子
分離領域４２により画定された素子領域４４には、ゲー
ト絶縁膜４６を介してゲート電極４８が形成されてい
る。
【００８７】ゲート電極４８の両側の半導体基板１０に
は、エクステンションソースドレインの浅い領域を構成
する不純物拡散領域５０ａが形成されている。
【００８８】上面及び側面がキャパシタ誘電体膜１６に
より覆われたゲート電極４８の側面には、ＳｉＯ2より
成るサイドウォール絶縁膜５２が形成されている。
【００８９】側面にサイドウォール絶縁膜５２が形成さ
れたゲート電極４８の両側の半導体基板１０には、ソー
スドレインの深い領域を構成する不純物拡散領域５０ｂ
が形成されている。
【００９０】不純物拡散領域５０ａと不純物拡散領域５
０ｂとによりソース／ドレイン拡散層５０が構成されて
いる。
【００９１】こうして、ゲート電極４８とソース／ドレ
イン拡散層５０とを有するトランジスタ５１が構成され
ている。
【００９２】層間絶縁膜２０及びキャパシタ誘電体膜１
６には、不純物拡散領域５０ｂに達するコンタクトホー
ル５４が形成されている。コンタクトホール５４には、
導体プラグ５６が埋め込まれている。
【００９３】導体プラグ５６が埋め込まれた層間絶縁膜
２０上には、配線層５８が形成されている。
【００９４】こうして本変形例による半導体装置が構成
されている。
【００９５】本変形例による半導体装置は、トランジス
タ５１のゲート電極４８と同一の層にキャパシタ１９ａ
の下部電極１４が形成されていることに主な特徴があ
る。
【００９６】本変形例では、ポリシリコンより成る下部
電極３４（図５（ａ）参照）を形成するためのポリシリ
コン層が、ゲート電極４８を形成するために用いられる
ポリシリコン層を兼ねている。そして、本変形例では、
高温の熱処理が完了した後で、ポリシリコンより成る下
部電極３４及び上部電極４０（図５（ｂ）参照）をＡｌ
に置換することにより、Ａｌより成る下部電極１４及び
上部電極１８ａが形成されている。このように、トラン
ジスタ５１のゲート電極４８と同一の層に下部電極１４
を形成してもよい。
【００９７】また、下部電極３４及び上部電極４０をＡ
ｌに置換する際に、ゲート電極４８をもＡｌに置換して
もよい。
【００９８】（変形例（その２））次に、本実施形態に
よる半導体装置の変形例（その２）を図８を用いて説明
する。図８は、本変形例による半導体装置を示す断面図
である。
【００９９】本変形例による半導体装置は、キャパシタ
１９ａの下部電極１４が、抵抗器６０と同一の層に形成
されていることに主な特徴がある。
【０１００】図８の左側の図は、図７の左側の図と同様
であるので説明を省略する。
【０１０１】図８の右側の図に示すように、素子分離領
域４２上には、ポリシリコンより成る抵抗器６０が形成
されている。
【０１０２】層間絶縁膜２０及びキャパシタ誘電体膜１
６には、抵抗器６０に達するコンタクトホール６２が形
成されている。コンタクトホール６０には、導体プラグ
６４が埋め込まれている。
【０１０３】導体プラグ６４が埋め込まれた層間絶縁膜
２０上には、配線層６６が形成されている。
【０１０４】こうして本変形例による半導体装置が構成
されている。
【０１０５】本変形例による半導体装置は、抵抗器６０
と同一の層にキャパシタ１９ａの下部電極１４が形成さ
れていることに主な特徴がある。
【０１０６】本変形例では、ポリシリコンより成る下部
電極３４（図５（ａ）参照）を形成するためのポリシリ
コン層が、抵抗器６０を形成するために用いられるポリ
シリコン層を兼ねている。そして、本変形例では、高温
の熱処理が完了した後で、ポリシリコンより成る下部電
極３４及び上部電極４０（図５（ｂ）参照）をアルミニ
ウムに置換することにより、Ａｌより成る下部電極１４
及び上部電極１８ａが形成されている。このように、抵
抗器６０と同一の層に下部電極１４を形成してもよい。
【０１０７】（変形例（その３））次に、本実施形態に
よる半導体装置及びその製造方法の変形例を図９乃至図
１０を用いて説明する。図９は、本変形例による半導体
装置を示す概略図である。図９（ａ）は本変形例による
半導体装置を示す平面図であり、図９（ｂ）は本変形例
による半導体装置を示す断面図である。図１０は、本変
形例による半導体装置の製造方法を示す工程断面図であ
る。
【０１０８】本変形例による半導体装置は、ポリシリコ
ンより成る下部電極３４及び上部電極４０（図５（ｂ）
参照）をアルミニウムに置換する際に用いられるＡｌ層
３６を用いて、配線層３１、３３が構成されていること
に主な特徴がある。
【０１０９】図９に示すように、配線層３１は、ポリシ
リコンより成る下部電極３４及び上部電極４０をアルミ
ニウムに置換する際に用いられたＡｌ層３６をパターニ
ングすることにより形成されている。下部電極１４、導
体プラグ２４及び配線層３１は、同一のＡｌ層により一
体に形成されている。
【０１１０】配線層３１上には、吸収層３８が形成され
ている。
【０１１１】下部電極１４、導体プラグ２４及び配線層
３１が、ポリシリコンより成る下部電極３４及び上部電
極４０をアルミニウムに置換する際に用いられたＡｌ層
３６により構成されているため、下部電極１４から配線
層３１にかけて、置換された半導体構成原子であるシリ
コンの濃度勾配が存在する場合がある。即ち、下部電極
１４、導体プラグ２４及び配線層３１において、配線層
３１表面から下部電極１４の末端にかけて、シリコンの
濃度が徐々に高くなる場合がある。
【０１１２】換言すれば、下部電極１４、導体プラグ２
４及び配線層３１において、配線層３１表面から下部電
極１４の末端にかけて、アルミニウムの濃度が徐々に低
くなる場合がある。
【０１１３】下部電極１４、導体プラグ２４及び配線層
３１におけるアルミニウムの濃度分布は、例えば以下の
ような式により表すことができる。
【０１１４】
【数１】
【０１１５】但し、
【０１１６】
【数２】
【０１１７】である。
【０１１８】ここで、ｘは、配線層表面からの深さ（単
位はｃｍ）である。また、ｔは、ポリシリコン−アルミ
ニウム置換法により熱処理を行う際の熱処理時間（単位
は秒）である。また、Ｄは、拡散係数（単位はｃｍ3／
秒）である。また、Ｃ（ｘ，ｔ）は、ｔ時間の熱処理を
行った際における深さｘにおけるアルミニウムの濃度
（単位はｃｍ-3）である。また、ＣSは、配線層の表面
におけるＡｌの濃度である。なお、拡散係数Ｄの値は、
熱処理温度、熱処理時間等により異なる。
【０１１９】上記の式から分かるように、下部電極１
４、導体プラグ２４及び配線層３１におけるアルミニウ
ムの濃度勾配は、例えば指数分布となる。換言すれば、
下部電極１４、導体プラグ２４及び配線層３１における
シリコンの濃度分布は、例えば指数分布となる。
【０１２０】上記の式に基づいて、下部電極１４、導体
プラグ２４及び配線層３１におけるアルミニウムの濃度
分布を表すと、図２５に示すようになる。図２５は、ア
ルミニウムの濃度分布を示すグラフである。
【０１２１】一方、配線層３３は、ポリシリコンより成
る下部電極３４及び上部電極４０をアルミニウムに置換
する際に用いられたＡｌ層３６をパターニングすること
により形成されている。上部電極１８ａ、導体プラグ２
８ａ及び配線層３３は、同一のＡｌ層により一体に形成
されている。
【０１２２】配線層３３上には、吸収層３８が形成され
ている。
【０１２３】なお、ここでは、配線層３１、３３上に吸
収層３８が形成されているが、吸収層３８のみを除去
し、Ａｌ層３６のみをパターニングすることにより、配
線層３１、３３を形成してもよい。
【０１２４】上部電極１８ａ、導体プラグ２８ａ及び配
線層３３が、ポリシリコンより成る下部電極３４及び上
部電極４０をアルミニウムに置換する際に用いられたＡ
ｌ層３６により形成されているため、上部電極１８ａか
ら配線層３３にかけて、置換された半導体構成原子であ
るシリコンの濃度勾配が存在する場合がある。即ち、上
部電極１８ａ、導体プラグ２８ａ及び配線層３３におい
て、配線層３３表面から上部電極１８ａの末端にかけ
て、シリコンの濃度が徐々に高くなる場合がある。換言
すれば、上部電極１８ａ、導体プラグ２８ａ及び配線層
３３において、配線層３３表面から上部電極１８ａの末
端にかけて、アルミニウムの濃度が徐々に低くなる場合
がある。アルミニウムやシリコンの濃度勾配は、上記と
同様に、例えば指数分布となる。
【０１２５】こうして本変形例による半導体装置が構成
されている。
【０１２６】次に、本変形例による半導体装置の製造方
法を図１０を用いて説明する。
【０１２７】まず、ポリシリコンより成る下部電極３４
及び上部電極４０をアルミニウムに置換して、Ａｌより
成る下部電極１４及び上部電極１８ａを形成する工程ま
では、図５（ａ）乃至図６（ａ）を用いて上述した半導
体装置の製造方法と同様であるので説明を省略する（図
１０（ａ））。
【０１２８】次に、図１０（ｂ）に示すように、吸収層
３８及びＡｌ層３６をパターニングする。これにより、
Ａｌより成る配線層３１、３３が形成される。
【０１２９】本変形例では、ポリシリコンより成る下部
電極３４及び上部電極４０をアルミニウムに置換する際
に用いられたＡｌ層３６（図１０（ａ）参照）を用いて
配線層３１、３３が形成されているため、配線層３１、
３３を形成するためのＡｌ層をＡｌ層３６と別個に形成
することを要しない。従って、本変形例によれば、製造
工程を簡略化することができる。
【０１３０】［第３実施形態］本発明の第３実施形態に
よる半導体装置及びその製造方法を図１１乃至図１３を
用いて説明する。図１１は、本実施形態による半導体装
置を示す概略図である。図１１（ａ）は平面図であり、
図１１（ｂ）は断面図である。図１１（ｂ）は、図１１
（ａ）のＡ−Ａ′線断面図である。図１２及び図１３
は、本実施形態による半導体装置の製造方法を示す工程
断面図である。図１乃至図１０に示す第１又は第２実施
形態による半導体装置及びその製造方法と同一の構成要
素には、同一の符号を付して説明を省略または簡潔にす
る。
【０１３１】（半導体装置）まず、本実施形態による半
導体装置を図１１を用いて説明する。
【０１３２】本実施形態による半導体装置は、下部電極
１４ａにポリシリコン層が用いられており、上部電極１
８ａにＡｌより成る金属置換層が用いられていることに
主な特徴がある。
【０１３３】図１１に示すように、絶縁膜１２上には、
ポリシリコンより成る下部電極１４ａが形成されてい
る。
【０１３４】下部電極１４ａに達する開口部２２には、
例えば、Ｗ／ＴｉＮ／Ｔｉより成る導体プラグ２４ａが
埋め込まれている。
【０１３５】一方、キャパシタ誘電体膜１６上には、金
属置換層であるＡｌ層より成る上部電極１８ａが形成さ
れている。上部電極１８ａと導体プラグ２８ａとは、同
一のＡｌ層により一体に形成されている。
【０１３６】これら下部電極１４ａ、キャパシタ誘電体
膜１６及び上部電極１８ａにより、キャパシタ１９ｂが
構成されている。
【０１３７】こうして本実施形態による半導体装置が構
成されている。
【０１３８】このように、上部電極１８ａのみをＡｌよ
り成る金属置換層により構成してもよい。
【０１３９】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図１２及び図１３を用
いて説明する。
【０１４０】まず、図２（ａ）を用いて上述した半導体
装置の製造方法と同様にして、半導体基板１０上に、絶
縁膜１２を形成する。
【０１４１】次に、図２（ａ）を用いて上述した半導体
装置の製造方法と同様にして、全面に、ポリシリコン層
を形成する。この後、フォトリソグラフィ技術により、
ポリシリコン層をパターニングする。これにより、図１
２（ａ）に示すように、ポリシリコンより成る下部電極
１４ａが形成される。
【０１４２】この後、キャパシタ誘電体膜１６を形成
し、熱処理によりキャパシタ誘電体膜１６の膜質を向上
する工程までは、図２（ａ）を用いて上述した半導体装
置の製造方法と同様であるので説明を省略する。
【０１４３】次に、図５（ｂ）を用いて上述した半導体
装置の製造方法と同様にして、ポリシリコンより成る上
部電極４０を形成する（図１２（ｂ））。
【０１４４】次に、図２（ｃ）を用いて上述した半導体
装置の製造方法と同様にして、層間絶縁膜２０を形成す
る。
【０１４５】次に、層間絶縁膜２０に、ポリシリコンよ
り成る上部電極４０に達する開口部２６を形成する。
【０１４６】次に、図２（ｃ）を用いて上述した半導体
装置の製造方法と同様にして、Ａｌ層３６及び吸収層３
８を形成する（図１２（ｃ））。
【０１４７】次に、図３（ａ）を用いて上述した半導体
装置の製造方法と同様にして、ポリシリコン−アルミニ
ウム置換法により、ポリシリコンより成る上部電極４０
をアルミニウムに置換する。これにより、金属置換層で
あるＡｌ層より成る上部電極１８ａが形成される。こう
して、下部電極１４ａ、キャパシタ誘電体膜１６及び上
部電極１８ａより成るキャパシタ１９ｂが構成される
（図１３（ａ））。
【０１４８】次に、図３（ｂ）を用いて上述した半導体
装置の製造方法と同様にして、吸収層３８及びＡｌ層３
６を、層間絶縁膜２０の上面が露出するまで研磨する。
こうして、開口部２６内に導体プラグ２８ａが埋め込ま
れる。導体プラグ２８ａを構成するＡｌ層は、ポリシリ
コンより成る上部電極４０をアルミニウムに置換する際
に用いられるＡｌ層がそのまま用いられるため、上部電
極１８ａと導体プラグ２８ａとは同一のＡｌ層により一
体に形成されることとなる。
【０１４９】次に、図１３（ｂ）に示すように、層間絶
縁膜２０及びキャパシタ誘電体膜１６に、下部電極１４
ａに達する開口部２２を形成する。
【０１５０】次に、開口部２２内に、Ｗ／ＴｉＮ／Ｔｉ
より成る導体プラグ２４ａを埋め込む。
【０１５１】この後の図１３（ｃ）に示す半導体装置の
製造方法は、図３（ｃ）を用いて上述した半導体装置の
製造方法と同様であるので、説明を省略する。
【０１５２】こうして、本実施形態による半導体装置が
製造される。
【０１５３】［第４実施形態］本発明の第４実施形態に
よる半導体装置を図１４乃至図２０を用いて説明する。
図１４は、本実施形態による半導体装置を示す概略図で
ある。図１４（ａ）は平面図であり、図１４（ｂ）は断
面図である。図１４（ｂ）は、図１４（ａ）のＡ−Ａ′
線断面図である。図１乃至図１３に示す第１乃至第３実
施形態による半導体装置及びその製造方法と同一の構成
要素には、同一の符号を付して説明を省略または簡潔に
する。
【０１５４】（半導体装置）まず、本実施形態による半
導体装置を図１４を用いて説明する。
【０１５５】本実施形態による半導体装置は、下部電極
１４ｂがストライプ状に分割されていることに主な特徴
がある。
【０１５６】図１４に示すように、複数の帯状の部分電
極１３が、ストライプ状に配置されている。これら複数
の帯状の部分電極１３により、下部電極１４ｂが構成さ
れている。部分電極１３は、置換金属層であるＡｌ層に
より構成されている。
【０１５７】下部電極１４ｂが形成された絶縁膜１２上
には、キャパシタ誘電体膜１６が形成されている。
【０１５８】キャパシタ誘電体膜１６上には、下部電極
１４ｂと対向するように、Ａｌより成る上部電極１８ｂ
が形成されている。
【０１５９】これら下部電極１４ｂ、キャパシタ誘電体
膜１６及び上部電極１８ｂにより、キャパシタ１９ｃが
構成されている。
【０１６０】層間絶縁膜２０及びキャパシタ誘電体膜１
６には、部分電極１３に達するように開口部２２が複数
形成されている。
【０１６１】開口部２２には、それぞれ導体プラグ２４
が埋め込まれている。導体プラグ２４を構成するＡｌ層
は、ポリシリコンをアルミニウムに置換する際に用いら
れるＡｌ層がそのまま用いられているため、部分電極１
３と導体プラグ２４とは同一のＡｌ層により一体に形成
されている。
【０１６２】層間絶縁膜２０には、上部電極１８ｂに達
する開口部２６が複数形成されている。開口部２６に
は、導体プラグ２８が埋め込まれている。
【０１６３】導体プラグ２４、２８が埋め込まれた層間
絶縁膜２０上には、電極パッド３０ａ、３２ａが形成さ
れている。電極パッド３０ａは、層間絶縁膜２０に埋め
込まれた複数の導体プラグ２４に接続されている。電極
パッド３２ａは、層間絶縁膜２０に埋め込まれた複数の
導体プラグ２８に接続されている。
【０１６４】こうして本実施形態による半導体装置が構
成されている。
【０１６５】（半導体装置の製造方法）次に、本実施形
態による半導体装置の製造方法を図１５乃至図２０を用
いて説明する。図１５乃至図２０は、本実施形態による
半導体装置の製造方法を示す工程図である。図１５
（ａ）は断面図であり、図１５（ｂ）は平面図である。
図１５（ａ）は、図１５（ｂ）のＡ−Ａ′線断面図であ
る。図１６（ａ）は断面図であり、図１６（ｂ）は平面
図である。図１６（ａ）は、図１６（ｂ）のＡ−Ａ′線
断面図である。図１７（ａ）は断面図であり、図１７
（ｂ）は平面図である。図１７（ａ）は、図１７（ｂ）
のＡ−Ａ′線断面図である。図１８（ａ）乃至図１９
（ａ）は断面図であり、図１９（ｂ）は平面図である。
図１９（ａ）は、図１９（ｂ）のＡ−Ａ′線断面図であ
る。図２０（ａ）は断面図であり、図２０（ｂ）は平面
図である。図２０（ａ）は、図２０（ｂ）のＡ−Ａ′線
断面図である。
【０１６６】まず、図２（ａ）を用いて上述した半導体
装置の製造方法と同様にして、半導体基板１０上に、絶
縁膜１２を形成する。
【０１６７】次に、図２（ａ）を用いて上述した半導体
装置の製造方法と同様にして、全面に、ポリシリコン層
を形成する。この後、フォトリソグラフィ技術により、
ポリシリコン層をパターニングする。これにより、図１
５（ｂ）に示すように、ストライプ状に配置されたポリ
シリコンより成る帯状の部分電極３４ａが複数形成され
る。
【０１６８】この後、熱処理によりキャパシタ誘電体膜
１６の膜質を向上する工程までは、図２（ａ）を用いて
上述した半導体装置の製造方法と同様であるので説明を
省略する（図１５（ａ））。
【０１６９】次に、全面に、例えば、スパッタ法又はＣ
ＶＤ法により、厚さ２００ｎｍのＡｌ層を形成する。こ
の後、フォトリソグラフィ技術を用い、Ａｌ層をパター
ニングする。これにより、図１６に示すように、Ａｌ層
より成る上部電極１８ｂが形成される。
【０１７０】次に、図２（ｃ）を用いて上述した半導体
装置の製造方法と同様にして、層間絶縁膜２０を形成す
る。
【０１７１】次に、図１７に示すように、層間絶縁膜２
０及びキャパシタ誘電体膜１６に、ストライプ状に配置
されたそれぞれのポリシリコンより成る部分電極３４ａ
に達する開口部２２を形成する。
【０１７２】次に、図２（ｃ）を用いて上述した半導体
装置の製造方法と同様にして、Ａｌ層３６及び吸収層３
８を形成する（図１８（ａ））。
【０１７３】次に、図３（ａ）を用いて上述した半導体
装置の製造方法と同様にして、ポリシリコン−アルミニ
ウム置換法により、ポリシリコンより成る部分電極３４
ａをアルミニウムに置換する。これにより、帯状の部分
電極１３をストライプ状に配置して成る下部電極１４ｂ
が形成される。こうして、下部電極１４ｂ、キャパシタ
誘電体膜１６及び上部電極１８ｂより成るキャパシタ１
９ｃが形成される（図１８（ｂ））。
【０１７４】次に、図３（ｂ）を用いて上述した半導体
装置の製造方法と同様にして、吸収層３８及びＡｌ層３
６を、層間絶縁膜２０の上面が露出するまで研磨する。
こうして、開口部２２内に導体プラグ２４が埋め込まれ
る。導体プラグ２４を構成するＡｌ層は、ポリシリコン
より成る上部電極４０をアルミニウムに置換する際に用
いられるＡｌ層がそのまま用いられるため、導電層１３
と導体プラグ２４とは同一のＡｌ層により一体に形成さ
れることとなる。
【０１７５】次に、図１９に示すように、層間絶縁膜２
０に、上部電極１８ｂに達する開口部２６を形成する。
【０１７６】次に、開口部２６内に、例えば、Ｗ／Ｔｉ
Ｎ／Ｔｉより成る導体プラグ２８を埋め込む。
【０１７７】次に、全面に、例えば、スパッタ法によ
り、厚さ５００ｎｍのＡｌ層を形成する。この後、フォ
トリソグラフィ技術を用い、Ａｌ層をパターニングす
る。これにより、図２０に示すように、複数の導体プラ
グ２４に接続されたＡｌより成る電極パッド３０ａと、
複数の導体プラグ２８に接続されたＡｌより成る電極パ
ッド３２ａとが形成される。
【０１７８】こうして本実施形態による半導体装置が製
造される。
【０１７９】本実施形態による半導体装置の製造方法
は、ストライプ状に分割されたポリシリコンより成る帯
状の部分電極をアルミニウムに置換することにより下部
電極を形成することに主な特徴がある。
【０１８０】上記実施形態では、ベタ状に形成されたポ
リシリコンより成る下部電極３４を１つの開口部２２を
介してアルミニウムに置換していたため、１つの開口部
２２を介して置換すべき下部電極３４の体積が極めて大
きかった。このため、上記実施形態では、ポリシリコン
より成る下部電極３４をアルミニウムに置換するために
長時間を要し、また、ポリシリコンより成る下部電極３
４の一部がアルミニウムに置換されないこともあり得
た。
【０１８１】これに対し、本実施形態では、ストライプ
状に分割されたポリシリコンより成る帯状の部分電極１
３をアルミニウムに置換する。帯状の部分電極１３に対
して開口部２２がそれぞれ形成されているため、１つの
開口部２２を介して置換すべき部分電極１３の体積を小
さくすることができる。このため、本実施形態によれ
ば、下部電極を短時間でアルミニウムに置換することが
でき、また、下部電極を確実にアルミニウムに置換する
ことが可能となる。
【０１８２】なお、本実施形態では、下部電極１４ｂが
ストライプ状に分割されているため、下部電極１４ｂの
上面の面積が第１実施形態等による半導体装置の下部電
極１４の上面の面積より小さくなっているが、部分電極
１３の側面がキャパシタ誘電体膜１６を介して上部電極
１８ｂと対向しているため、下部電極１４ｂと上部電極
１８ｂとの対向面積は十分確保されている。従って、本
実施形態のように下部電極１４ｂをストライプ状に分割
した場合であっても、キャパシタの静電容量が小さくな
ってしまうことはない。
【０１８３】［第５実施形態］本発明の第５実施形態に
よる半導体装置を図２１を用いて説明する。図２１は、
本実施形態による半導体装置を示す概略図である。図２
１（ａ）は平面図であり、図２１（ｂ）は断面図であ
る。図２１（ｂ）は、図２１（ａ）のＡ−Ａ′線断面図
である。図１乃至図２０に示す第１乃至第４実施形態に
よる半導体装置及びその製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。
【０１８４】本実施形態による半導体装置は、ストライ
プ状に配置された帯状の部分電極１３の両端に達するよ
うに、それぞれ開口部２２、２２ａが形成されているこ
とに主な特徴がある。
【０１８５】図２１に示すように、ストライプ状に配置
された部分電極１３の両端に達するように、開口部２
２、２２ａが形成されている。
【０１８６】開口部２２には、導体プラグ２４が埋め込
まれている。また、開口部２２ａには、導体プラグ２４
ａが埋め込まれている。導体プラグ２４、２４ａを構成
するＡｌ層は、ポリシリコンをアルミニウムに置換する
際に用いられるＡｌ層がそのまま用いられているため、
部分電極１３と導体プラグ２４、２４ａとは同一のＡｌ
層により一体に形成されている。
【０１８７】下部電極１４ｂ上には、キャパシタ誘電体
膜１６を介して、Ａｌより成る上部電極１８ｃが形成さ
れている。
【０１８８】下部電極１４ｂ、キャパシタ誘電体膜１６
及び上部電極１８ｃにより、キャパシタ１９ｄが構成さ
れている。
【０１８９】層間絶縁膜２０上には、複数の導体プラグ
２４に接続された電極パッド３０ａと、複数の導体プラ
グ２４ａに接続された電極パッド３０ｂとが形成されて
いる。
【０１９０】上述したように、本実施形態による半導体
装置は、ストライプ状に配置された部分電極１３の両端
に達するように開口部２２、２２ａが形成されているこ
とに主な特徴がある。
【０１９１】図１４乃至図２０に示す第４実施形態によ
る半導体装置では、片側にのみ形成された開口部２２を
介してポリシリコンより成る部分電極３４ａをアルミニ
ウムに置換するため、ポリシリコンより成る部分電極３
４ａをアルミニウムに置換するために、ある程度の時間
を要していた。
【０１９２】これに対し、本実施形態によれば、帯状の
部分電極１３の両側に形成された開口部２２、２２ａを
介してポリシリコンより成る部分電極３４ａをアルミニ
ウムに置換するため、ポリシリコンより成る部分電極３
４ａをアルミニウムに置換するために要する時間を半減
することができる。
【０１９３】［第６実施形態］本発明の第６実施形態に
よる半導体装置を図２２を用いて説明する。図２２は、
本実施形態による半導体装置を示す概略図である。図２
２（ａ）は平面図であり、図２２（ｂ）は断面図であ
る。図２２（ｂ）は、図２２（ａ）のＡ−Ａ′線断面図
である。図１乃至図２１に示す第１乃至第５実施形態に
よる半導体装置及びその製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。
【０１９４】本実施形態による半導体装置は、下部電極
１４ｃがメッシュ状に形成されていることに主な特徴が
ある。
【０１９５】図２２に示すように、本変形例による半導
体装置では、下部電極１４ｃがメッシュ状に形成されて
いる。
【０１９６】下部電極１４ｃ上には、キャパシタ誘電体
膜１６を介して上部電極１８ｄが形成されている。
【０１９７】下部電極１４ｃ、キャパシタ誘電体膜１６
及び上部電極１８ｄにより、キャパシタ１９ｅが構成さ
れている。
【０１９８】層間絶縁膜２０には、メッシュ状に形成さ
れた下部電極１４ｃの端部に達するように開口部２２、
２２ａ、２２ｂが複数形成されている。
【０１９９】開口部２２、２２ａ、２２ｂには、それぞ
れ導体プラグ２４、２４ａ、２４ｂが埋め込まれてい
る。
【０２００】導体プラグ２４、２４ａ、２４ｂを構成す
るＡｌ層は、ポリシリコンをアルミニウムに置換する際
に用いられるＡｌ層がそのまま用いられているため、下
部電極１４ｃと導体プラグ２４、２４ａ、２４ｂとは同
一のＡｌ層により一体に形成されている。
【０２０１】導体プラグ２４、２４ａ、２４ｂが埋め込
まれた層間絶縁膜２０上には、複数の導体プラグ２４に
接続されたＡｌより成る電極パッド３０ａと、複数の導
体プラグ２４ａに接続されたＡｌより成る電極パッド３
０ｂと、複数の導体プラグ２４ｂに接続されたＡｌより
成る電極パッド３０ｃとが形成されている。
【０２０２】このように、下部電極１４ｃをメッシュ状
に形成してもよい。本実施形態では、ポリシリコンより
成る下部電極をメッシュ状に形成し、メッシュ状に形成
されたポリシリコンより成る下部電極に達する開口部２
２、２２ａ、２２ｂを多数形成し、これら開口部２２、
２２ａ、２２ｃを介して、ポリシリコンをアルミニウム
に置換する。このため、本実施形態によっても、ポリシ
リコンより成る下部電極を短時間かつ確実にアルミニウ
ムに置換することが可能である。
【０２０３】なお、本実施形態では、下部電極１４ｃが
メッシュ状に形成されているため、下部電極１４ｃの上
面の面積が、第１実施形態による半導体装置の下部電極
１４の上面の面積より小さくなっているが、メッシュ状
の下部電極１４ｃの側面がキャパシタ誘電体膜１６を介
して上部電極１８ｄと対向しているため、下部電極１４
ｃと上部電極１８ｄとの対向面積は十分確保されてい
る。従って、本実施形態のように下部電極１４ｃをメッ
シュ状に形成した場合であっても、キャパシタの静電容
量が小さくなってしまうことはない。
【０２０４】［第７実施形態］本発明の第７実施形態に
よる半導体装置及びその製造方法を図２３を用いて説明
する。図２３は、本実施形態による半導体装置を示す概
略図である。図２３（ａ）は平面図であり、図２３
（ｂ）は断面図である。図２３（ｂ）は、図２３（ａ）
のＡ−Ａ′線断面図である。図１乃至図２２に示す第１
乃至第６実施形態による半導体装置及びその製造方法と
同一の構成要素には、同一の符号を付して説明を省略ま
たは簡潔にする。
【０２０５】本変形例による半導体装置は、下部電極が
放射状に分割されていることに主な特徴がある。
【０２０６】図２３に示すように、下部電極１４ｄは、
放射状に分割されている。放射状に配置された複数の扇
状の部分電極１３ａ〜１３ｆは、金属置換層であるＡｌ
層により構成されている。
【０２０７】下部電極１４ｄ上には、キャパシタ誘電体
膜１６を介して、上部電極１８ｅが形成されている。
【０２０８】これら下部電極１４ｄ、キャパシタ誘電体
膜１６及び上部電極１８ｅにより、キャパシタ１９ｆが
構成されている。
【０２０９】層間絶縁膜２０には、放射状に配置された
部分電極１３ａ〜１３ｆにそれぞれ達するように開口部
２２が形成されている。
【０２１０】開口部２２には、導体プラグ２４が埋め込
まれている。導体プラグ２４を構成するＡｌ層は、ポリ
シリコンをアルミニウムに置換する際に用いられるＡｌ
層がそのまま用いられているため、放射状に配置された
部分電極１３ａ〜１３ｆと導体プラグ２４とは同一のＡ
ｌ層により一体に形成されている。
【０２１１】こうして本実施形態による半導体装置が構
成されている。
【０２１２】このように下部電極１４ｄを放射状に分割
した場合であっても、１つの開口部２２を介して置換す
べきポリシリコンの体積を小さくすることができるた
め、ポリシリコンを短時間かつ確実にアルミニウムに置
換することができる。
【０２１３】［第８実施形態］本発明の第８実施形態に
よる半導体装置を図２４を用いて説明する。図２４は、
本実施形態による半導体装置を示す概略図である。図２
４（ａ）は平面図であり、図２４（ｂ）は断面図であ
る。図２４（ｂ）は、図２４（ａ）のＡ−Ａ′線断面図
である。図１乃至図２３に示す第１乃至第７実施形態に
よる半導体装置及びその製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。
【０２１４】本実施形態による半導体装置は、ストライ
プ状に形成されたポリシリコンより成る部分電極の中央
部が、アルミニウムに置換されていないことに主な特徴
がある。
【０２１５】図２４に示すように、本実施形態では、ス
トライプ状に配置された帯状のポリシリコンより成る部
分電極３４ａ（図２４参照）の中央部が、アルミニウム
に置換されることなく残っている。ポリシリコンより成
る部分電極３４ａには、例えば１×１０15〜１×１０19
ｃｍ-3と比較的低い濃度で不純物が導入されている。
【０２１６】なお、ポリシリコンより成る部分電極３４
ａの中央部をアルミニウムに置換することなく残すため
には、ポリシリコンより成る部分電極３４ａをアルミニ
ウムに置換する際の温度や時間等を適宜設定すればよ
い。これにより、ポリシリコンより成る部分電極３４ａ
を、所望の長さ分だけアルミニウムに置換することがで
きる。
【０２１７】下部電極１４ｄ上には、キャパシタ誘電体
膜１６を介して上部電極１８ｃが形成されている。
【０２１８】これら下部電極１４ｄ、キャパシタ誘電体
膜１６及び上部電極１８ｃにより、キャパシタ１９ｇが
構成されている。
【０２１９】こうして本実施形態による半導体装置が構
成されている。
【０２２０】上述したように、本実施形態による半導体
装置は、ポリシリコンより成る部分電極３４ａの中央部
がアルミニウムに置換されることなく残っていることに
主な特徴がある。
【０２２１】このような構成のキャパシタ１９ｇでは、
下部電極１４ｄと上部電極１８ｃとの間に電圧を印加す
ると、置換されていないポリシリコン層３４ａにおいて
空乏領域が広がるため、静電容量が変化する。従って、
本実施形態によれば、静電容量を可変し得るキャパシタ
を構成することができる。
【０２２２】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。
【０２２３】例えば、上記実施形態では、吸収層の材料
としてＴｉを用いたが、吸収層の材料はＴｉに限定され
るものではなく、例えば、Ｃｏ、Ｎｉ、Ｒｕ、Ｔａ等、
シリコンを吸収し得る他の材料を用いてもよい。
【０２２４】また、上記実施形態では、ポリシリコンを
Ａｌに置換する場合を例に説明したが、置換する金属は
必ずしもＡｌに限定されるものではない。例えば、Ｃ
ｕ、Ａｕ、Ｐｔ、Ａｇ又はＲｕ等に置換してもよい。
【０２２５】また、上記実施形態では、ポリシリコンを
金属に置換することにより下部電極や上部電極を形成し
たが、金属に置換される層は必ずしもポリシリコンに限
定されるものではない。例えば、アモルファスシリコ
ン、単結晶Ｓｉ等を金属に置換することにより下部電極
や上部電極を形成してもよい。
【０２２６】また、上記実施形態では、金属に置換され
る層、即ち、下部電極や上部電極の材料として、Ｓｉを
用いたが、金属に置換される層の材料は必ずしもＳｉに
限定されるものではない。例えば、金属に置換される層
の材料として、ＳｉＧｅやＧｅ等を用いることもでき
る。
【０２２７】また、上記実施形態では、金属に置換され
る層、即ち、下部電極や上部電極の材料として半導体を
用いたが、金属に置換される層の材料は、必ずしも半導
体に限定されるものではない。
【０２２８】また、上記実施形態では、導体プラグに電
極パッドを接続する場合を例に説明したが、電極パッド
のみならず、例えば配線層を導体プラグに接続するよう
にしてもよい。
【０２２９】また、上記実施形態では、下部電極がスト
ライプ状や放射状に分割されている場合を例に説明した
が、必ずしもストライプ状や放射状に分割しなくてもよ
い。即ち、ポリシリコンをアルミニウムに置換しやすい
ように適当な形状に分割すればよい。
【０２３０】また、上記実施形態では、キャパシタが半
導体装置に搭載されている場合を例に説明したが、キャ
パシタは必ずしも半導体装置に搭載されていなくてもよ
い。例えば、本発明は、単体のキャパシタにも適用する
ことができる。
【０２３１】また、上記実施形態では、吸収層３８を形
成したが、必ずしも吸収層３８を形成しなくてもよい。
Ａｌ層３６を十分に厚く形成すれば、吸収層３８を形成
しなくても、ポリシリコンを十分にアルミニウムに置換
することが可能である。
【０２３２】また、第２実施形態の変形例（その１）で
は、下部電極１４がトランジスタのゲート電極と同一の
層に形成されている場合を例に説明したが、これに限定
されるものではない。例えば、下部電極１４が、バイポ
ーラトランジスタのベース引き出し電極等と同一の層に
形成されていてもよい。
【０２３３】また、第２実施形態の変形例（その３）で
は、Ａｌ層３６を用いて配線層３１、３３を形成する場
合を例に説明したが、Ａｌ層３６を用いて電極パッドを
形成してもよい。この場合には、下部電極１４、導体プ
ラグ２４及び電極パッドが同一のＡｌ層により一体に形
成され、上部電極１８ａ、導体プラグ２８ａ及び電極パ
ッドが同一のＡｌ層により一体に形成されることとな
る。
【０２３４】また、第４乃至第８実施形態では、下部電
極のみに金属置換層を用いたが、下部電極と上部電極の
両方に金属置換層を用いてもよい。
【０２３５】また、第４乃至第８実施形態では、下部電
極を分割したが、上部電極を分割してもよい。
【０２３６】（付記１） 基板上に形成された下部電極
と、前記下部電極に対向するように形成された上部電極
と、少なくとも前記下部電極と前記上部電極との間に形
成されたキャパシタ誘電体膜とを有するキャパシタであ
って、前記下部電極及び前記上部電極の少なくとも一方
が、金属置換層より成る電極であることを特徴とするキ
ャパシタ。
【０２３７】（付記２） 付記１記載のキャパシタにお
いて、前記キャパシタ上に形成された絶縁膜を更に有
し、前記絶縁膜に、前記金属置換層より成る電極に達す
る開口部が形成されており、前記開口部に、前記金属置
換層より成る電極と一体に形成された導体プラグが埋め
込まれていることを特徴とするキャパシタ。
【０２３８】（付記３） 付記２記載のキャパシタにお
いて、前記金属置換層より成る電極は、複数の部分電極
に分割されており、前記各部分電極に対して開口部がそ
れぞれ形成されており、前記各開口部に、前記部分電極
と一体に形成された導体プラグがそれぞれ埋め込まれて
いることを特徴とするキャパシタ。
【０２３９】（付記４） 付記３記載のキャパシタにお
いて、前記金属置換層より成る電極は、ストライプ状に
分割されており、前記部分電極は、帯状に形成されてい
ることを特徴とするキャパシタ。
【０２４０】（付記５） 付記４記載のキャパシタにお
いて、前記開口部は、前記部分電極の両端に達するよう
に複数形成されていることを特徴とするキャパシタ。
【０２４１】（付記６） 付記３記載のキャパシタにお
いて、前記金属置換層より成る電極は、放射状に分割さ
れており、前記部分電極は、扇状に形成されていること
を特徴とするキャパシタ。
【０２４２】（付記７） 付記２記載のキャパシタにお
いて、前記金属置換層より成る電極は、メッシュ状に形
成されていることを特徴とするキャパシタ。
【０２４３】（付記８） 付記７記載のキャパシタにお
いて、前記開口部は、メッシュ状の電極の端部近傍に達
するように複数形成されていることを特徴とするキャパ
シタ。
【０２４４】（付記９） 付記１乃至８のいずれかに記
載のキャパシタにおいて、前記下部電極又は前記上部電
極は、金属に置換されていない半導体層を有することを
特徴とするキャパシタ。
【０２４５】（付記１０） 付記９記載のキャパシタに
おいて、前記半導体層は、前記キャパシタ誘電体膜に接
していることを特徴とするキャパシタ。
【０２４６】（付記１１） 付記１乃至１０のいずれか
に記載のキャパシタにおいて、前記置換金属層は、Ａ
ｌ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ又はＲｕより成ることを特
徴とするキャパシタ。
【０２４７】（付記１２） 付記２乃至１１のいずれか
１項に記載のキャパシタにおいて、前記絶縁膜上に、前
記導体プラグと一体に形成された電極パッド又は配線層
を更に有することを特徴とするキャパシタ。
【０２４８】（付記１３） 付記２乃至１２のいずれか
１項に記載のキャパシタにおいて、前記金属置換層より
成る電極から前記導体プラグにかけて、金属原子に置換
された原子の濃度勾配が存在していることを特徴とする
キャパシタ。
【０２４９】（付記１４） 付記１２記載のキャパシタ
において、前記電極パッド又は前記配線層に、金属原子
に置換された原子の濃度勾配が存在していることを特徴
とするキャパシタ。
【０２５０】（付記１５） 基板上に下部電極を形成す
る工程と、前記下部電極上にキャパシタ誘電体膜を形成
する工程と、前記キャパシタ誘電体膜上に上部電極を形
成する工程と、前記上部電極上に絶縁膜を形成する工程
と、前記絶縁膜に前記下部電極に達する開口部を形成す
る工程と、前記絶縁膜上に金属層を形成する工程と、前
記金属層の金属原子を、前記開口部を介して前記下部電
極の構成原子と置換することにより、金属置換層より成
る下部電極を形成する工程とを有することを特徴とする
キャパシタの製造方法。
【０２５１】（付記１６） 基板上に下部電極を形成す
る工程と、前記下部電極上にキャパシタ誘電体膜を形成
する工程と、前記キャパシタ誘電体膜上に上部電極を形
成する工程と、前記上部電極上に絶縁膜を形成する工程
と、前記絶縁膜に、前記下部電極に達する第１の開口部
と、前記上部電極に達する第２の開口部とを形成する工
程と、前記絶縁膜上に金属層を形成する工程と、前記金
属層の金属原子を、前記第１の開口部を介して前記下部
電極の構成原子と置換することにより、金属置換層より
成る下部電極を形成し、前記金属層の金属原子を、前記
第２の開口部を介して前記上部電極の構成原子と置換す
ることにより、金属置換層より成る上部電極を形成する
工程とを有することを特徴とするキャパシタの製造方
法。
【０２５２】（付記１７） 基板上に下部電極を形成す
る工程と、前記下部電極上にキャパシタ誘電体膜を形成
する工程と、前記キャパシタ誘電体膜上に上部電極を形
成する工程と、前記上部電極上に絶縁膜を形成する工程
と、前記絶縁膜に、前記上部電極に達する開口部を形成
する工程と、前記絶縁膜上に金属層を形成する工程と、
前記金属層の金属原子を、前記開口部を介して前記上部
電極の構成原子と置換することにより、金属置換層より
成る上部電極を形成する工程とを有することを特徴とす
るキャパシタの製造方法。
【０２５３】（付記１８） 付記１５乃至１７のいずれ
かに記載のキャパシタの製造方法において、前記下部電
極を形成する工程及び／又は前記上部電極を形成する工
程では、複数の部分電極を形成することを特徴とするキ
ャパシタの製造方法。
【０２５４】（付記１９） 付記１８記載のキャパシタ
の製造方法において、前記下部電極を形成する工程及び
／又は前記上部電極を形成する工程では、帯状の前記部
分電極を形成し、前記開口部を形成する工程では、前記
開口部を前記部分電極の両端に達するように複数形成
し、前記金属置換層より成る下部電極を形成する工程及
び／又は前記金属置換層より成る上部電極を形成する工
程では、前記部分電極の両端から前記部分電極を金属に
置換することを特徴とするキャパシタの製造方法。
【０２５５】（付記２０） 基板上に形成された下部電
極と、前記下部電極に対向するように形成された上部電
極と、少なくとも前記下部電極と前記上部電極との間に
形成されたキャパシタ誘電体膜とを有するキャパシタを
有する半導体装置であって、前記下部電極及び前記上部
電極の少なくとも一方が、金属置換層より成る電極であ
ることを特徴とする半導体装置。
【０２５６】
【発明の効果】以上の通り、本発明によれば、ポリシリ
コンより成る下部電極を形成しておき、キャパシタ誘電
体膜の膜質を向上する高温の熱処理を行った後に、ポリ
シリコンより成る下部電極をアルミニウムに置換して、
アルミニウムより成る下部電極を構成するため、キャパ
シタ誘電体膜の膜質を向上する際の熱処理に耐えられな
いアルミニウムを下部電極の材料として用いることがで
きる。従って、本発明によれば、良好な高速応答性を有
するキャパシタを形成することができる。
【０２５７】また、本発明によれば、ポリシリコンより
成る下部電極及び上部電極を形成しておき、ポリシリコ
ンをアルミニウムに置換することにより、アルミニウム
より成る下部電極及び上部電極を形成する。このため、
本発明によれば、高温の熱処理が行われるバルク工程で
形成される層にも、金属電極を有するキャパシタを形成
することができる。
【０２５８】また、本発明によれば、分割されたポリシ
リコンより部分電極をアルミニウムに置換するため、１
つの開口部を介して置換すべき部分電極の体積を小さく
することができる。このため、本実施形態によれば、下
部電極を短時間でアルミニウムに置換することができ、
また、下部電極を確実にアルミニウムに置換することが
可能となる。
【０２５９】また、本発明によれば、ポリシリコンより
成る部分電極の両側に達するように形成された開口部を
介して、ポリシリコンをアルミニウムに置換するため、
ポリシリコンより成る部分電極をアルミニウムに置換す
るために要する時間を半減することができる。
【０２６０】また、本発明によれば、ポリシリコン層の
一部が置換されることなく残っているため、静電容量を
可変し得るキャパシタを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置を示す
概略図である。
【図２】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
【図４】本発明の第２実施形態による半導体装置を示す
概略図である。
【図５】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その１）である。
【図６】本発明の第２実施形態による半導体装置の製造
方法を示す工程断面図（その２）である。
【図７】本発明の第２実施形態の変形例（その１）によ
る半導体装置を示す断面図である。
【図８】本発明の第２実施形態の変形例（その２）によ
る半導体装置を示す断面図である。
【図９】本発明の第２実施形態の変形例（その３）によ
る半導体装置を示す断面図である。
【図１０】本発明の第２実施形態の変形例（その３）に
よる半導体装置の製造方法を示す工程断面図である。
【図１１】本発明の第３実施形態による半導体装置を示
す概略図である。
【図１２】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その１）である。
【図１３】本発明の第３実施形態による半導体装置の製
造方法を示す工程断面図（その２）である。
【図１４】本発明の第４実施形態による半導体装置を示
す概略図である。
【図１５】本発明の第４実施形態による半導体装置の製
造方法を示す工程図（その１）である。
【図１６】本発明の第４実施形態による半導体装置の製
造方法を示す工程図（その２）である。
【図１７】本発明の第４実施形態による半導体装置の製
造方法を示す工程図（その３）である。
【図１８】本発明の第４実施形態による半導体装置の製
造方法を示す工程図（その４）である。
【図１９】本発明の第４実施形態による半導体装置の製
造方法を示す工程図（その５）である。
【図２０】本発明の第４実施形態による半導体装置の製
造方法を示す工程図（その６）である。
【図２１】本発明の第５実施形態による半導体装置を示
す概略図である。
【図２２】本発明の第６実施形態による半導体装置を示
す概略図である。
【図２３】本発明の第７実施形態による半導体装置を示
す概略図である。
【図２４】本発明の第８実施形態による半導体装置を示
す概略図である。
【図２５】アルミニウムの濃度分布を示すグラフであ
る。
【符号の説明】
１０…半導体基板 １２…絶縁膜 １３、１３ａ〜１３ｆ…部分電極 １４、１４ａ〜１４ｄ…下部電極 １６…キャパシタ誘電体膜 １８、１８ａ〜１８ｃ…上部電極 １９、１９ａ〜１９ｇ…キャパシタ ２０…層間絶縁膜 ２２…開口部 ２４、２４ａ…導体プラグ ２６…開口部 ２８、２８ａ…導体プラグ ３０、３０ａ…電極パッド ３１…配線層 ３２、３２ａ…電極パッド ３３…配線層 ３４…下部電極 ３４ａ…部分電極、ポリシリコン層 ３６…Ａｌ層 ３８…吸収層 ４０…上部電極 ４２…素子分離領域 ４４…素子領域 ４６…ゲート絶縁膜 ４８…ゲート電極 ５０…ソース／ドレイン拡散層 ５０ａ、５０ｂ…不純物拡散領域 ５２…サイドウォール絶縁膜 ５４…コンタクトホール ５６…導体プラグ ５８…配線層 ６０…抵抗器 ６２…コンタクトホール ６４…導体プラグ ６６…配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/105 27/108 Ｆターム(参考） 5F038 AC02 AC04 AC05 AC15 AC18 AR09 DF03 DF05 DF12 EZ11 EZ14 EZ17 EZ20 5F048 AA07 AB01 AB03 AB10 AC10 BB05 BC06 BF02 BF03 BF07 5F083 AD10 AD21 FR01 GA02 GA06 GA21 JA05 JA06 JA14 JA15 JA19 JA36 JA39 JA40 KA17 MA06 MA16 NA01 PR40 PR43 PR47 PR52 PR57

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された下部電極と、前記下
    部電極に対向するように形成された上部電極と、少なく
    とも前記下部電極と前記上部電極との間に形成されたキ
    ャパシタ誘電体膜とを有するキャパシタであって、 前記下部電極及び前記上部電極の少なくとも一方が、金
    属置換層より成る電極であることを特徴とするキャパシ
    タ。
  2. 【請求項２】 請求項１記載のキャパシタにおいて、 前記キャパシタ上に形成された絶縁膜を更に有し、 前記絶縁膜に、前記金属置換層より成る電極に達する開
    口部が形成されており、 前記開口部に、前記金属置換層より成る電極と一体に形
    成された導体プラグが埋め込まれていることを特徴とす
    るキャパシタ。
  3. 【請求項３】 請求項２記載のキャパシタにおいて、 前記金属置換層より成る電極は、複数の部分電極に分割
    されており、 前記各部分電極に対して開口部がそれぞれ形成されてお
    り、 前記各開口部に、前記部分電極と一体に形成された導体
    プラグがそれぞれ埋め込まれていることを特徴とするキ
    ャパシタ。
  4. 【請求項４】 請求項３記載のキャパシタにおいて、 前記金属置換層より成る電極は、ストライプ状に分割さ
    れており、 前記部分電極は、帯状に形成されていることを特徴とす
    るキャパシタ。
  5. 【請求項５】 請求項３記載のキャパシタにおいて、 前記金属置換層より成る電極は、放射状に分割されてお
    り、 前記部分電極は、扇状に形成されていることを特徴とす
    るキャパシタ。
  6. 【請求項６】 請求項２記載のキャパシタにおいて、 前記金属置換層より成る電極は、メッシュ状に形成され
    ていることを特徴とするキャパシタ。
  7. 【請求項７】 基板上に下部電極を形成する工程と、 前記下部電極上にキャパシタ誘電体膜を形成する工程
    と、 前記キャパシタ誘電体膜上に上部電極を形成する工程
    と、 前記上部電極上に絶縁膜を形成する工程と、 前記絶縁膜に前記下部電極に達する開口部を形成する工
    程と、 前記絶縁膜上に金属層を形成する工程と、 前記金属層の金属原子を、前記開口部を介して前記下部
    電極の構成原子と置換することにより、金属置換層より
    成る下部電極を形成する工程とを有することを特徴とす
    るキャパシタの製造方法。
  8. 【請求項８】 基板上に下部電極を形成する工程と、 前記下部電極上にキャパシタ誘電体膜を形成する工程
    と、 前記キャパシタ誘電体膜上に上部電極を形成する工程
    と、 前記上部電極上に絶縁膜を形成する工程と、 前記絶縁膜に、前記下部電極に達する第１の開口部と、
    前記上部電極に達する第２の開口部とを形成する工程
    と、 前記絶縁膜上に金属層を形成する工程と、 前記金属層の金属原子を、前記第１の開口部を介して前
    記下部電極の構成原子と置換することにより、金属置換
    層より成る下部電極を形成し、前記金属層の金属原子
    を、前記第２の開口部を介して前記上部電極の構成原子
    と置換することにより、金属置換層より成る上部電極を
    形成する工程とを有することを特徴とするキャパシタの
    製造方法。
  9. 【請求項９】 基板上に下部電極を形成する工程と、 前記下部電極上にキャパシタ誘電体膜を形成する工程
    と、 前記キャパシタ誘電体膜上に上部電極を形成する工程
    と、 前記上部電極上に絶縁膜を形成する工程と、 前記絶縁膜に、前記上部電極に達する開口部を形成する
    工程と、 前記絶縁膜上に金属層を形成する工程と、 前記金属層の金属原子を、前記開口部を介して前記上部
    電極の構成原子と置換することにより、金属置換層より
    成る上部電極を形成する工程とを有することを特徴とす
    るキャパシタの製造方法。
  10. 【請求項１０】 基板上に形成された下部電極と、前記
    下部電極に対向するように形成された上部電極と、少な
    くとも前記下部電極と前記上部電極との間に形成された
    キャパシタ誘電体膜とを有するキャパシタを有する半導
    体装置であって、 前記下部電極及び前記上部電極の少なくとも一方が、金
    属置換層より成る電極であることを特徴とする半導体装
    置。
JP2002032406A 2002-02-08 2002-02-08 キャパシタ及びその製造方法並びに半導体装置 Pending JP2003234410A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002032406A JP2003234410A (ja) 2002-02-08 2002-02-08 キャパシタ及びその製造方法並びに半導体装置
US10/352,028 US6731494B2 (en) 2002-02-08 2003-01-28 Capacitor and method for fabricating the same and semiconductor device
US10/784,773 US6911365B2 (en) 2002-02-08 2004-02-24 Capacitor and method for fabricating the same and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002032406A JP2003234410A (ja) 2002-02-08 2002-02-08 キャパシタ及びその製造方法並びに半導体装置

Publications (1)

Publication Number Publication Date
JP2003234410A true JP2003234410A (ja) 2003-08-22

Family

ID=27775536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002032406A Pending JP2003234410A (ja) 2002-02-08 2002-02-08 キャパシタ及びその製造方法並びに半導体装置

Country Status (2)

Country Link
US (2) US6731494B2 (ja)
JP (1) JP2003234410A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123378A (ja) * 2003-10-16 2005-05-12 Sony Corp 半導体装置およびその製造方法
JP2005223339A (ja) * 2004-02-04 2005-08-18 Samsung Electronics Co Ltd キャパシタを有する半導体素子およびその製造方法
JP2009099640A (ja) * 2007-10-15 2009-05-07 Renesas Technology Corp 半導体装置およびその製造方法
JP2012049539A (ja) * 2010-08-25 2012-03-08 Samsung Electronics Co Ltd セルストリングの製造方法及びこれを含む不揮発性メモリ装置の製造方法
US8895984B2 (en) 2004-08-26 2014-11-25 Samsung Display Co., Ltd. Capacitor

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234410A (ja) * 2002-02-08 2003-08-22 Fujitsu Ltd キャパシタ及びその製造方法並びに半導体装置
US7672558B2 (en) 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
US7362443B2 (en) 2005-11-17 2008-04-22 Honeywell International Inc. Optical gyro with free space resonator and method for sensing inertial rotation rate
US7454102B2 (en) * 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
KR100764741B1 (ko) * 2006-06-08 2007-10-08 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
KR20100076256A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 Ｐｉｐ 커패시터의 제조 방법
WO2010109572A1 (ja) 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
CN102194693B (zh) * 2010-03-16 2013-05-22 中国科学院微电子研究所 一种半导体器件及其制造方法
US8536040B1 (en) * 2012-04-03 2013-09-17 Globalfoundries Inc. Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
US9391156B2 (en) 2014-08-28 2016-07-12 Globalfoundries Inc. Embedded capacitor
KR102509641B1 (ko) * 2018-08-28 2023-03-16 삼성전자주식회사 플라즈마 챔버의 rf 센싱 장치 및 이를 포함하는 플라즈마 챔버

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US56869A (en) * 1866-07-31 Improvements in machinery for swaging the heads of screw-augers
US155626A (en) * 1874-10-06 Improvement in stair-rod fastenings
US6015986A (en) * 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
JP4211014B2 (ja) 1997-09-25 2009-01-21 富士通株式会社 半導体装置の製造方法
US6198617B1 (en) * 1999-01-12 2001-03-06 United Microelectronics Corp. Multi-layer metal capacitor
JP2001135801A (ja) * 1999-11-09 2001-05-18 Mitsubishi Electric Corp キャパシタの製造方法
EP1170797A3 (en) * 2000-07-04 2005-05-25 Alps Electric Co., Ltd. Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed
JP3586638B2 (ja) * 2000-11-13 2004-11-10 シャープ株式会社 半導体容量装置
KR100393975B1 (ko) * 2001-04-19 2003-08-06 주식회사 하이닉스반도체 반도체 소자의 강유전체 커패시터 제조 방법
JP2003234410A (ja) * 2002-02-08 2003-08-22 Fujitsu Ltd キャパシタ及びその製造方法並びに半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123378A (ja) * 2003-10-16 2005-05-12 Sony Corp 半導体装置およびその製造方法
JP2005223339A (ja) * 2004-02-04 2005-08-18 Samsung Electronics Co Ltd キャパシタを有する半導体素子およびその製造方法
US8895984B2 (en) 2004-08-26 2014-11-25 Samsung Display Co., Ltd. Capacitor
US9202852B2 (en) 2004-08-26 2015-12-01 Samsung Display Co., Ltd. Capacitor
JP2009099640A (ja) * 2007-10-15 2009-05-07 Renesas Technology Corp 半導体装置およびその製造方法
JP2012049539A (ja) * 2010-08-25 2012-03-08 Samsung Electronics Co Ltd セルストリングの製造方法及びこれを含む不揮発性メモリ装置の製造方法

Also Published As

Publication number Publication date
US6911365B2 (en) 2005-06-28
US6731494B2 (en) 2004-05-04
US20030184950A1 (en) 2003-10-02
US20040165335A1 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
JP2003234410A (ja) キャパシタ及びその製造方法並びに半導体装置
US7897454B2 (en) Metal-insulator-metal capacitor and fabrication method thereof
JP2004152796A (ja) 半導体装置及びその製造方法
US7560795B2 (en) Semiconductor device with a capacitor
US20050095779A1 (en) Methods for forming resistors for integrated circuit devices
JP2000228497A (ja) 半導体集積回路のキャパシタ製造方法
CN102456750A (zh) 用于提高电容器容量和兼容性的方法和装置
TWI636576B (zh) 嵌入式金屬－絕緣體－金屬（ｍｉｍ）電容器
US20070034988A1 (en) Metal-Insulator-Metal (MIM) Capacitors Formed Beneath First Level Metallization and Methods of Forming Same
JP5334199B2 (ja) 容量素子を有する半導体装置
US7071057B2 (en) Methods of fabricating MIM capacitors of semiconductor devices
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
TW200423380A (en) Semiconductor device and method for fabricating the same
JP5534170B2 (ja) 半導体装置及びその製造方法
JP3321101B2 (ja) 金属−金属容量の集積プロセス
JP2004134451A (ja) 半導体装置及びその製造方法
JP4342226B2 (ja) 半導体装置及びその製造方法
JP5396943B2 (ja) 半導体装置及びその製造方法
KR100572831B1 (ko) 반도체 소자의 캐패시터의 제조방법
KR101057753B1 (ko) 반도체 소자의 제조방법
KR100605231B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
JP2003218214A (ja) 半導体装置及びその製造方法
JP2004103889A (ja) 半導体装置及びその製造方法
KR100542498B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
JPH1167910A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070911