JP2003224252A

JP2003224252A - 光半導体集積回路装置

Info

Publication number: JP2003224252A
Application number: JP2002023778A
Authority: JP
Inventors: Tsuyoshi Takahashi; 強高橋; Toshiyuki Okoda; 敏幸大古田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-01-31
Filing date: 2002-01-31
Publication date: 2003-08-08
Anticipated expiration: 2022-01-31
Also published as: JP4043246B2

Abstract

(57)【要約】【課題】ＮＰＮトランジスタ、縦型ＰＮＰトランジス
タおよびホトダイオードとを組み込んだ光半導体集積回
路装置では、特性の異なる３つの素子を同一の基板上に
形成するため、３者の特性を同時に向上させることが困
難であった。【解決手段】本発明における光半導体集積回路装置で
は、ＮＰＮトランジスタ２１および縦型ＰＮＰトランジ
スタ２２において、ほぼノンドープである第２のエピタ
キシャル層２６を介して発生する寄生容量を低減するた
めに、寄生容量の絶縁層幅Ｗ１、Ｗ２を一定の距離をも
って形成する。そのことで、寄生容量は、絶縁層の幅、
絶縁層の誘電率により自己容量が低減する。その結果、
高周波に優れたＮＰＮトランジスタ２１および縦型ＰＮ
Ｐトランジスタ２２を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホトダイオードと
バイポーラＩＣとを一体化した光半導体集積回路装置に
おいて、ホトダイオードの高速応答を可能とするノンド
ープエピタキシャル層にバイポーラＩＣを形成すること
を目的とする。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体集積回路装置は、受光素子
と回路素子とを別個に形成しハイブリットＩＣ化したも
のと異なりコストダウンが期待できる。更に、上記ハイ
ブリットＩＣ化したものは外部電磁界による雑音に対し
ても強いというメリットを有する。

【０００３】このような光半導体集積回路装置の従来に
おける構造としては、例えば、特開平０９−０１８０５
０号公報に一実施の形態が記載されている。以下に、図
１３を参照にして、その構造について説明する。

【０００４】先ず、図１３は、従来における光半導体集
積回路装置の断面図である。具体的には、ホトダイオー
ド１とＮＰＮトランジスタ２とを組み込んだＩＣの断面
図である。図示の如く、Ｐ型の単結晶シリコン半導体基
板３上には、気相成長法によりノンドープで積層した第
１のエピタキシャル層４が、例えば、１５〜２０μｍ程
度の厚さで形成されている。同様に、この第１のエピタ
キシャル層４上には、気相成長法によりリン（Ｐ）ドー
プで積層した第２のエピタキシャル層５が、例えば、４
〜６μｍ程度の厚さで形成されている。そして、第１お
よび第２のエピタキシャル層４、５は、両者を完全に貫
通するＰ＋型の分離領域６により第１の島領域７および
第２の島領域８に電気的に分離されている。尚、この第
１の島領域７にはホトダイオード１が形成され、また、
第２の島領域８にはＮＰＮトランジスタ２が形成され
る。

【０００５】第１の島領域７では、第２のエピタキシャ
ル層５表面にはカソード取出しとなるＮ＋型の拡散領域
９が略全面に形成されており、この第２のエピタキシャ
ル層５表面には酸化膜１０が形成されている。そして、
この酸化膜１０を部分的に開孔したコンタクトホールを
介してカソード電極１１がＮ＋型の拡散領域９にコンタ
クトする。一方、分離領域６をホトダイオード１のアノ
ード側低抵抗取出し領域として、アノード電極１２が分
離領域６の表面にコンタクトする。この結果、ホトダイ
オード１が構成される。

【０００６】一方、第２の島領域８では、第１のエピタ
キシャル層４と第２のエピタキシャル層５との境界部に
はＮ＋型の埋め込み層１３が埋め込まれている。このＮ
＋型の埋め込み層１３上方の第２のエピタキシャル層５
表面には、ＮＰＮトランジスタ２のＰ型のベース領域１
４、Ｎ＋型のエミッタ領域１５およびＮ＋型のコレクタ
領域１６を形成している。そして、各拡散領域上にはＡ
ｌ電極１７がコンタクトし、酸化膜１０上を延在するＡ
ｌ配線が各素子を連結する。この結果、ＮＰＮトランジ
スタ２が構成され、ホトダイオード１が光信号入力部
を、ＮＰＮトランジスタ２が他の素子と共に信号処理回
路を構成する。

【０００７】

【発明が解決しようとする課題】上記したように、従来
の光半導体集積回路装置では、第１のエピタキシャル層
４をノンドープで形成し、第２のエピタキシャル層５を
リン（Ｐ）ドープで形成した。そのため、ホトダイオー
ド１はＰＩＮダイオードとして構成され、ノンドープで
ある第１のエピタキシャル層４を空乏層形成領域として
いた。そして、この構造により、接合容量を小さく、光
吸収率を向上して空乏層外生成キャリアの発生を抑え、
ホトダイオード１の応答速度を上げていた。

【０００８】しかしながら、更に、ホトダイオード１に
おける空乏層形成領域を確保し、ホトダイオード１の応
答速度を向上させることを考慮すると、第２のエピタキ
シャル層５もノンドープで形成することが考えられる。
この場合、ホトダイオード１のみの特性を考慮すると満
足した効果を得ることができるが、モノリシックに形成
されているＮＰＮトランジスタ２側では以下の問題が発
生する。

【０００９】つまり、ＮＰＮトランジスタ２側の第２の
エピタキシャル層５もノンドープで形成されることとな
る。この構造により、ＮＰＮトランジスタ２では、例え
ば、Ｎ＋型のコレクタ領域１６とＰ＋型の分離領域６と
は、間に絶縁層としてノンドープの第２のエピタキシャ
ル層５を有し、２者間で寄生容量を形成するという問題
である。

【００１０】

【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、本発明である光半導体
集積回路装置では、一導電型の半導体基板と、前記基板
の表面に積層したほぼノンドープで形成された複数層の
エピタキシャル層と、前記エピタキシャル層を貫通して
複数の島領域を形成する一導電型の分離領域と、前記島
領域には少なくとも一導電型のトランジスタおよびホト
ダイオードがそれぞれ形成され、前記一導電型のトラン
ジスタが形成される前記島領域では前記一導電型のトラ
ンジスタ形成領域を囲む逆導電型の拡散領域と前記一導
電型のトランジスタの一導電型のコレクタ領域とは離間
して形成されることを特徴とする。

【００１１】本発明の光半導体集積回路装置は、好適に
は、前記逆導電型の拡散領域と前記コレクタ領域との間
にはほぼ前記エピタキシャル層のみが位置することを特
徴とする。

【００１２】本発明の光半導体集積回路装置は、好適に
は、一導電型の半導体基板と、前記基板の表面に積層し
たほぼノンドープで形成された複数層のエピタキシャル
層と、前記エピタキシャル層を貫通して複数の島領域を
形成する一導電型の分離領域と、前記島領域には少なく
とも一導電型のトランジスタ、ホトダイオードおよび逆
導電型のトランジスタが形成されており、前記逆導電型
のトランジスタの逆導電型のコレクタ領域と前記分離領
域とは離間して形成されることを特徴とする。

【００１３】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら詳細に説明する。

【００１４】図１は、本発明におけるＮＰＮトランジス
タ２１、縦型ＰＮＰトランジスタ２２およびホトダイオ
ード２３とを組み込んだ光半導体集積回路装置の断面図
を示したものである。

【００１５】図示の如く、Ｐ−型の単結晶シリコン基板
２４上には、例えば、比抵抗１００Ω・ｃｍ以上、厚さ
６．０〜８．０μｍであるノンドープで積層された第１
のエピタキシャル層２５が形成されている。この第１の
エピタキシャル層２５上には、例えば、比抵抗１００Ω
・ｃｍ以上、厚さ６．０〜８．０μｍであるノンドープ
で積層された第２のエピタキシャル層２６が形成されて
いる。そして、基板２４、第１のエピタキシャル層２５
および第２のエピタキシャル層２６には、３者を完全に
貫通するＰ＋型分離領域２７によって第１の島領域２
８、第２の島領域２９および第３の島領域３０が形成さ
れている。

【００１６】この分離領域２７は、基板２４表面から上
下方向に拡散した第１の分離領域３１、第１のエピタキ
シャル層２５表面から上下方向に拡散した第２の分離領
域３２および第２のエピタキシャル層２６の表面から拡
散した第３の分離領域３３から成る。そして、３者が連
結することで第１および第２のエピタキシャル層２５、
２６を島状に分離する。また、Ｐ＋型分離領域２７上に
は、ＬＯＣＯＳ酸化膜３４が形成されていることで、よ
り素子間分離が成される。ここで、ＬＯＣＯＳ酸化膜３
４は、たんに厚い絶縁膜に置き換えることもできる。

【００１７】そして、第１の島領域２８にはＮＰＮトラ
ンジスタ２１が形成され、第２の島領域２９には縦型Ｐ
ＮＰトランジスタ２２が形成され、第３の島領域３０に
はホトダイオード２３が形成されている。以下に、それ
ぞれの構造について説明する。

【００１８】先ず、第１の島領域２８に形成されるＮＰ
Ｎトランジスタ２１について説明する。図示の如く、こ
の構造としては、第１のエピタキシャル層２５と第２の
エピタキシャル層２６との境界を挟むようにＮ＋型の埋
め込み層３７が形成されている。そして、第２のエピタ
キシャル層２６には、Ｎ＋型のウェル領域３９が深部で
Ｎ＋型の埋め込み層３７と重畳するように形成されてい
る。このＮ＋型のウェル領域３９には、コレクタ領域と
してＮ＋型の拡散領域４１、エミッタ領域としてＮ＋型
の拡散領域４７、ベース領域としてＰ＋型のウェル領域
４４が形成されている。また、Ｐ＋型のウェル領域４４
にはベース導出領域としてＰ＋型の拡散領域４５も形成
されている。そして、本実施の形態におけるＮＰＮトラ
ンジスタ２１では、第２エピタキシャル層２６表面には
シリコン酸化膜５８が堆積されている。そして、シリコ
ン酸化膜５８にはコンタクトホールが形成されており、
これらのコンタクトホールを介してコレクタ電極５１、
ベース電極５２およびエミッタ電極５３が形成されてい
る。

【００１９】そして、本発明である光半導体集積回路装
置では、このＮＰＮトランジスタ２１のＮ＋の拡散領域
４１とＰ＋型の分離領域２７とを図示したようにＷ１の
距離をもって離間して形成しているところに特徴があ
る。上述したように、本発明では、第１および第２のエ
ピタキシャル層２５、２６をそれぞれほぼノンドープで
堆積している。そのため、第１および第２のエピタキシ
ャル層２５、２６自体はイントリシック層であり、この
第１および第２のエピタキシャル層２５、２６は高比抵
抗領域となる。つまり、特に、Ｗ１で示した領域では、
第２のエピタキシャル層２６の一部の領域が、Ｐ＋型の
分離領域２７とＮ＋型の拡散領域４１との間に位置して
いる。そして、Ｐ＋型の分離領域２７は基板２４と連続
して形成されている。一方、Ｎ＋型の拡散領域４１はコ
レクタ電極５１と接続しており、コレクタ領域として用
いられている。その結果、このＷ１で示した領域では、
コレクタ−基板間での寄生容量が発生する。

【００２０】しかし、本発明では、上述の如く、Ｐ＋型
の分離領域２７とＮ＋型の拡散領域４１との間はある一
定の距離Ｗ１をもって形成されるている。そのため、こ
の２者間の距離が確保されることでこの寄生容量の自己
容量を距離により低減することができる。更に、本発明
では、Ｎ＋型のウェル領域３９が、Ｐ＋型の分離領域２
７に対してＮ＋型の拡散領域４１よりも離間して形成し
ている。そのことで、上述の２者間より成る寄生容量に
おいて、この２者間にはほぼ第２のエピタキシャル層２
６のみ存在することとなる。つまり、寄生容量を構成す
る絶縁層としてイントリシック層を用いることで低誘電
率とすることができ、寄生容量の自己容量を低減するこ
とができる。その結果、寄生容量を低減することで、高
周波に優れたＮＰＮトランジスタ２１を実現できる。

【００２１】次に、第２の島領域２９に形成される縦型
ＰＮＰトランジスタ２２について説明する。図示の如
く、この構造としては、第１のエピタキシャル層２５と
第２のエピタキシャル層２６との境界を挟むようにＰ＋
型の埋め込み層３５が形成されている。更に、この領域
には、Ｐ＋型の埋め込み層３５と重畳してＮ＋型の埋め
込み層３６が形成されている。そして、第２のエピタキ
シャル層２６には、Ｐ＋型のウェル領域３８が深部でＰ
＋型の埋め込み層３５と重畳するように形成されてい
る。このＰ＋型のウェル領域３８には、コレクタ領域と
してＰ＋型の拡散領域４０、エミッタ領域としてＰ＋型
の拡散領域４６、ベース領域としてＮ＋型のウェル領域
４３が形成されている。また、このＮ＋型のウェル領域
４３には、ベース導出領域としてＮ＋型の拡散領域４８
も形成されている。そして、第２のエピタキシャル層２
６表面にはシリコン酸化膜５８が形成されており、この
酸化膜５８に形成されたコンタクトホールを介してコレ
クタ電極５４、ベース電極５６およびエミッタ電極５５
が形成されている。尚、図示していないが、Ｎ＋型の拡
散領域４２は電源（ＶＣＣ）と接続されている。そのた
め、縦型ＰＮＰトランジスタ２２は、電源電位が印加さ
れたＮ＋型領域３６、４２で囲まれているので、寄生効
果を抑制することができる。

【００２２】そして、本発明である光半導体集積回路装
置では、第１に、この縦型ＰＮＰトランジスタ２２のＮ
＋の拡散領域４２とＰ＋型の拡散領域４０とを図示した
ようにＷ２の距離をもって離間して形成しているところ
に特徴がある。上述したように、本発明では、第１およ
び第２のエピタキシャル層２５、２６をそれぞれほぼノ
ンドープで堆積している。そのため、第１および第２の
エピタキシャル層２５、２６自体はイントリシック層で
あり、この第１および第２のエピタキシャル層２５、２
６は高比抵抗領域となる。つまり、特に、Ｗ２で示した
領域では、第２のエピタキシャル層２６の一部の領域
が、Ｎ＋型の拡散領域４２とＰ＋型の拡散領域４０との
間に位置している。そして、Ｎ＋型の拡散領域４２は電
源と接続している。一方、Ｐ＋型の拡散領域４０はコレ
クタ電極５４と接続しており、コレクタ領域として用い
られている。その結果、このＷ２で示した領域では、電
源―コレクタ間での寄生容量が発生する。

【００２３】つまり、上述したＮＰＮトランジスタ２１
の場合と同様に、縦型ＰＮＰトランジスタ２２において
も、ある一定の距離Ｗ２および低誘電率により寄生容量
を低減している。その寄生容量対策および効果について
は、上述したＮＰＮトランジスタ２１の場合と同様であ
るので、上述の説明を参照しここでは説明を割愛するこ
ととする。

【００２４】次に、本発明である光半導体集積回路装置
では、第２に、この縦型ＰＮＰトランジスタ２２を形成
する領域を囲むように、Ｎ＋型の拡散領域４２が形成さ
れていることに特徴がある。具体的には、Ｎ＋型の拡散
領域４２は分離領域２７より内側に形成されている。つ
まり、コレクタ領域側ではＰ＋型の拡散領域４０とＰ＋
の第３の分離領域３３との間にＮ型領域を形成し、ＰＮ
接合領域を形成している。そのことで、両者間での第２
のエピタキシャル層２６表面がＰ型に変化することを防
止することができる。その結果、ノンドープで積層され
たエピタキシャル層２５、２６内に縦型ＰＮＰトランジ
スタ２２を形成することを実現できる。そして、この構
造について以下に説明する。

【００２５】上述したように、縦型ＰＮＰトランジスタ
２２はノンドープで積層される第１および第２のエピタ
キシャル層２５、２６に形成されている。そして、第１
および第２のエピタキシャル層２５、２６には、Ｐ＋型
のウェル領域３８、Ｎ＋型のウェル領域４３を形成し、
縦型ＰＮＰトランジスタ２２形成領域を確保している。
そのため、Ｎ＋型の拡散領域４２を形成しない場合で
は、例えば、Ｐ＋型のウェル領域３８又はＰ＋型の拡散
領域４０とＰ＋型の分離領域２７との間にはイントリシ
ック層のみが存在してしまう。そして、図示はしていな
いが、シリコン酸化膜層５８上には、例えば、Ａｌ配線
等が形成されている。この場合、上述の配線に電流が流
れると、高比抵抗である第２のエピタキシャル層２６表
面はＰ型領域に反転してしまう。その結果、Ｐ＋型のウ
ェル領域３８又はＰ＋型の拡散領域４０とＰ＋型の分離
領域２７とはショートし、この縦型ＰＮＰトランジスタ
２２は不良品となってしまう。このとき、第２のエピタ
キシャル層２６はノンドープのため高比抵抗であるた
め、例えば、１〜２Ｖ程度の電圧が印加することで表面
がＰ型領域に反転してしまう。つまり、この縦型ＰＮＰ
トランジスタ２２は非常に耐圧性の悪い構造となってし
まう。

【００２６】しかし、本発明の縦型ＰＮＰトランジスタ
２２では、第２のエピタキシャル層２６において、この
Ｐ＋型のウェル領域３８又はＰ＋型の拡散領域４０とＰ
＋型の分離領域２７との間のイントリシック層にはＮ＋
型の拡散領域４２を形成している。このため、この２者
間にはＰＮの接合領域が形成され、このイントリック層
表面がＰ型領域に変化してもこの２者がショートするこ
とはない。つまり、Ｐ＋型の分離領域２７の内側にＮ＋
型の拡散領域４２を一環状に形成することで、縦型ＰＮ
Ｐトランジスタ２２の耐圧性を大幅に向上させることが
できる。ここで、Ｎ＋型の拡散領域４２は、常に、一環
状に形成する必要はなく、縦型ＰＮＰトランジスタ２２
の耐圧性を向上させることができる領域にのみ形成する
構造でも良い。つまり、縦型ＰＮＰトランジスタ２２
は、実質Ｎ＋型の拡散領域４２で囲まれた領域に形成さ
れることとなる。尚、横型ＰＮＰトランジスタにおいて
も、上述した構造を利用できるが、このときは、Ｎ＋型
の拡散領域４２は電源と接続せず利用する。そのこと
で、縦型ＰＮＰトランジスタ２２と同様な効果を得るこ
とができる。

【００２７】また、上述したように、縦型ＰＮＰトラン
ジスタ２２の第１の特徴および第２の特徴を考慮する
と、Ｎ＋型の拡散領域４２はＰ＋型の分離領域２７側に
形成し、Ｗ２幅をより広く確保することが好ましい。

【００２８】次に、第３の島領域３０に形成されるホト
ダイオード２３について説明する。図示の如く、この構
造としては、第２のエピタキシャル層２６表面には、Ｎ
＋型の拡散領域４９が略全面に形成されている。そし
て、上述したように、第１および第２のエピタキシャル
層２５、２６はノンドープで形成され、Ｎ＋型の拡散領
域４９はカソード領域として用いられている。そして、
Ｎ＋型の拡散領域４９は、第２のエピタキシャル層２６
表面に形成され、その表面にはシリコン酸化膜５８が堆
積されている。そして、このシリコン酸化膜５８に形成
されたコンタクトホールを介してカソード電極５７が接
続している。一方、上述したように、基板２４はＰ−型
の単結晶シリコン基板であり、また、Ｐ＋型の分離領域
２７と連結している。そして、図示はしていないが、分
離領域２７表面にはアノード電極が形成されており、分
離領域２７と接続している基板２４をアノード領域とし
て用いている。分離領域２７はアノード導出領域の役割
を果たしている。

【００２９】そして、ホトダイオード２３の作用は、次
に説明する通りである。例えば、ホトダイオード２３の
カソード電極５７に＋５Ｖの如きＶＣＣ電位を、アノー
ド電極にＧＮＤ電位を印加し、ホトダイオード２３に逆
バイアスが印加した状態にする。このとき、ホトダイオ
ード２３では、上述の如く、第１および第２のエピタキ
シャル層２５、２６はノンドープにより形成されている
ので、従来の構造と比較しても、より広い幅の空乏層形
成領域を確保することができる。つまり、ノンドープで
形成されている第１および第２のエピタキシャル層２
５、２６のほぼ全ての領域を空乏層形成領域とすること
ができる。そのことで、本発明におけるホトダイオード
２３では、接合容量を低減することができるので、空乏
層を広げることができる。そして、ホトダイオード２３
に逆バイアスが印加した状態では空乏層が広く形成され
るので、光の入射により発生する生成キャリアの移動速
度を向上させることができる。その結果、ホトダイオー
ド２３の高速応答を可能にすることができる。

【００３０】つまり、ホトダイオード２３では、光の波
長等の目的用途にも関係するが、ノンドープで形成され
たエピタキシャル層を多層に積層し、空乏層形成領域を
確保するほどホトダイオード２３の特性を向上すること
ができる。更に、ノンドープで形成されたエピタキシャ
ル層を多層に積層することで、このエピタキシャル層は
高抵抗領域となる。そのことで、寄生トランジスタによ
るリーク電流等の寄生効果も抑制することができる。

【００３１】尚、上述したように、本実施の形態ではノ
ンドープで形成されたエピタキシャル層が２層構造の場
合について説明したが、特に、この構造に限定する必要
はない。ホトダイオードの使用用途に応じて、ノンドー
プから成る多層のエピタキシャル層が積層された場合も
同様な効果を得ることができる。また、本実施の形態で
は、ＮＰＮトランジスタ、縦型ＰＮＰトランジスタおよ
びホトダイオードが一体に形成された場合について説明
したが、特に、この構造に限定する必要はない。トラン
ジスタ形成領域のエピタキシャル層がほぼノンドープで
形成されている構造であれば個々に形成した場合等でも
同様な効果を得ることができる。そして、その他、本発
明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。

【００３２】次に、図２〜図１２を参照にして、本発明
の１実施の形態であるＮＰＮトランジスタ、縦型ＰＮＰ
トランジスタおよびホトダイオードとが組み込まれた光
半導体集積回路装置の製造方法について、以下に説明す
る。尚、以下の説明では、図１に示した光半導体集積回
路装置で説明した各構成要素と同じ構成要素には同じ符
番を付すこととする。

【００３３】先ず、図２に示す如く、Ｐ−型の単結晶シ
リコン基板２４を準備する。そして、この基板２４の表
面を熱酸化して全面に酸化膜を、例えば、０．０３〜
０．０５μｍ程度形成する。その後、公知のフォトリソ
グラフィ技術により分離領域２７の第１の分離領域３１
を形成する部分に開口部が設けられたフォトレジストを
選択マスクとして形成する。そして、Ｐ型不純物、例え
ば、ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入
量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注
入し、拡散する。その後、フォトレジストを除去する。

【００３４】次に、図３に示す如く、図２において形成
したシリコン酸化膜を全て除去し、基板２４をエピタキ
シャル成長装置のサセプタ上に配置する。そして、ラン
プ加熱によって基板２４に、例えば、１０００℃程度の
高温を与えると共に反応管内にＳｉＨ₂Ｃｌ₂ガスとＨ₂
ガスを導入する。そのことにより、基板２４上に、例え
ば、比抵抗１００Ω・ｃｍ以上、厚さ６．０〜８．０μ
ｍ程度の第１のエピタキシャル層２５を成長させる。そ
の後、第１のエピタキシャル層２５の表面を熱酸化して
シリコン酸化膜を、例えば、０．５〜０．８μｍ程度形
成する。そして、公知のフォトリソグラフィ技術によ
り、ＮＰＮトランジスタ２１のＮ＋型の埋め込み層３７
および縦型ＰＮＰトランジスタ２２のＮ＋型の埋め込み
層３６に対応する酸化膜をホトエッチングして選択マス
クとする。そして、Ｎ型不純物、例えば、リン（Ｐ）を
加速電圧２０〜６５ｋｅＶ、導入量１．０×１０¹³〜
１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。こ
のとき、分離領域２７の第１の分離領域３１が同時に拡
散される。

【００３５】次に、図４に示す如く、図３において形成
したシリコン酸化膜を全て除去する。その後、再び、第
１のエピタキシャル層２５表面を熱酸化して全面に酸化
膜を、例えば、０．０３〜０．０５μｍ程度形成する。
そして、公知のフォトリソグラフィ技術により分離領域
２７の第２の分離領域３２および縦型ＰＮＰトランジス
タ２２のＰ＋型の埋め込み層３５を形成する部分に開口
部が設けられたフォトレジストを選択マスクとして形成
する。そして、Ｐ型不純物、例えば、ホウ素（Ｂ）を加
速電圧６０〜１００ｋｅＶ、導入量１．０×１０¹³〜
１．０×１０¹⁵／ｃｍ²でイオン注入し、拡散する。そ
の後、フォトレジストを除去する。このとき、Ｎ＋型の
埋め込み層３６、３７が同時に拡散される。

【００３６】次に、図５に示す如く、先ず、図４におい
て形成したシリコン酸化膜を全て除去し、基板２４をエ
ピタキシャル成長装置のサセプタ上に配置する。そし
て、ランプ加熱によって基板２４に、例えば、１０００
℃程度の高温を与えると共に反応管内にＳｉＨ₂Ｃｌ₂ガ
スとＨ₂ガスを導入する。そのことにより、第１のエピ
タキシャル層２５上に、例えば、比抵抗１００Ω・ｃｍ
以上、厚さ６．０〜８．０μｍ程度の第２のエピタキシ
ャル層２６を成長させる。そして、第２のエピタキシャ
ル層２６の表面を熱酸化してシリコン酸化膜を、例え
ば、０．５〜０．８μｍ程度形成する。そして、公知の
フォトリソグラフィ技術によりＮＰＮトランジスタ２１
のＮ＋型の拡散領域４１および縦型ＰＮＰトランジスタ
２２のＮ＋型の拡散領域４１に対応する酸化膜をホトエ
ッチングして選択マスクとする。その後、Ｎ型不純物、
例えば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入
量１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注
入し、拡散する。このとき、分離領域２７の第２の分離
領域３２およびＰ＋型の埋め込み層３５が同時に拡散さ
れ、第１および第２の分離領域３１、３２が連結する。

【００３７】次に、図６に示す如く、図５において形成
したシリコン酸化膜を全て除去する。その後、第２のエ
ピタキシャル層２６の表面を熱酸化して全面に酸化膜
を、例えば、０．０３〜０．０５μｍ程度形成する。こ
の酸化膜上に公知のフォトリソグラフィ技術により縦型
ＰＮＰトランジスタ２２のＰ＋型のウェル領域３８を形
成する部分に開口部が設けられたフォトレジストを選択
マスクとして形成する。そして、Ｐ型不純物、例えば、
ホウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量
１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入
し、拡散する。その後、フォトレジストを除去する。こ
のとき、Ｎ＋型の拡散領域４１、４２が同時に拡散され
る。

【００３８】次に、図７に示す如く、図６において形成
したシリコン酸化膜上に、公知のフォトリソグラフィ技
術にＮＰＮトランジスタ２１のＮ＋型のウェル領域３９
を形成する部分に開口部が設けられたフォトレジストを
選択マスクとして形成する。そして、Ｎ型不純物、例え
ば、リン（Ｐ）を加速電圧２０〜６５ｋｅＶ、導入量
１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入
し、拡散する。その後、フォトレジストを除去する。こ
のとき、Ｐ＋型のウェル領域３８が同時に拡散される。

【００３９】次に、図８に示す如く、図６において形成
したシリコン酸化膜上に、公知のフォトリソグラフィ技
術により分離領域２７の第３の分離領域３３および縦型
ＰＮＰトランジスタ２２のＰ＋型の拡散領域４０を形成
する部分に開口部が設けられたフォトレジストを選択マ
スクとして形成する。そして、Ｐ型不純物、例えば、ホ
ウ素（Ｂ）を加速電圧６０〜１００ｋｅＶ、導入量１．
０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入し、
拡散する。その後、フォトレジストおよびシリコン酸化
膜を除去する。このとき、Ｎ＋型のウェル領域３９も同
時に拡散される。

【００４０】次に、図９に示す如く、先ず、第２のエピ
タキシャル層２６の所望の領域にＬＯＣＯＳ酸化膜３４
を形成する。図示はしていないが、第２のエピタキシャ
ル層２６の表面を熱酸化して全面にシリコン酸化膜を、
例えば、０．０３〜０．０５μｍ程度形成する。そし
て、この酸化膜上にシリコン窒化膜を、例えば、０．０
５〜０．２μｍ程度形成する。そして、ＬＯＣＯＳ酸化
膜３４を形成する部分に開口部が設けられるようにシリ
コン窒化膜を選択的に除去する。その後、このシリコン
窒化膜をマスクとして用い、シリコン酸化膜上から、例
えば、８００〜１２００℃程度でスチーム酸化で酸化膜
付けを行う。そして、同時に、基板２４全体に熱処理を
与えＬＯＣＯＳ酸化膜３４を形成する。特に、Ｐ＋型分
離領域２７上にはＬＯＣＯＳ酸化膜３４を形成すること
で、より素子間分離が成される。ここで、ＬＯＣＯＳ酸
化膜３４は、例えば、厚さ０．５〜１．０μｍ程度に形
成される。

【００４１】次に、シリコン窒化膜およびシリコン酸化
膜を全て除去した後、再び、第２のエピタキシャル層２
６の表面を熱酸化して全面に酸化膜を、例えば、０．０
３〜０．０５μｍ程度形成する。この酸化膜上に公知の
フォトリソグラフィ技術により縦型ＰＮＰトランジスタ
２２のＮ＋型のウェル領域４３を形成する部分に開口部
が設けられたフォトレジストを選択マスクとして形成す
る。そして、Ｎ型不純物、例えば、リン（Ｐ）を加速電
圧２０〜６５ｋｅＶ、導入量１．０×１０¹³〜１．０×
１０¹⁵／ｃｍ²でイオン注入し、拡散する。その後、フ
ォトレジストを除去する。このとき、縦型ＰＮＰトラン
ジスタ２２のＰ＋型の拡散領域４０および分離領域２７
の第３の分離領域３３が同時に拡散される。そして、分
離領域２７を構成する第１、第２および第３の分離領域
３１、３２、３３が連結することでＰ＋型の分離領域２
７が形成される。

【００４２】次に、図１０に示す如く、図９において形
成した酸化膜上に公知のフォトリソグラフィ技術により
ＮＰＮトランジスタ２１のＰ＋型のウェル領域４４を形
成する部分に開口部が設けられたフォトレジストを選択
マスクとして形成する。そして、Ｐ型不純物、例えば、
フッカホウ素（ＢＦ₂）を加速電圧３０〜７５ｋｅＶ、
導入量１．０×１０¹⁵〜１．０×１０¹⁷／ｃｍ²でイオ
ン注入し、拡散する。その後、フォトレジストを除去す
る。このとき、ＬＯＣＯＳ酸化膜３４をもマスクとして
用いることができるので、より精度よくイオン注入する
ことができる。そして、このとき、縦型ＰＮＰトランジ
スタ２２のＮ＋型のウェル領域４３が同時に拡散され
る。

【００４３】次に、図１１に示す如く、図９において形
成したシリコン酸化膜上に公知のフォトリソグラフィ技
術により、ＮＰＮトランジスタ２１のＮ＋型の拡散領域
４７、縦型ＰＮＰトランジスタ２２のＮ＋型の拡散領域
４８、ホトダイオード２３のＮ＋型の拡散領域４９を形
成する部分に開口部が設けられたフォトレジストを選択
マスクとして形成する。そして、Ｎ型不純物、例えば、
ヒ素（Ａｓ）を加速電圧８０〜１２０ｋｅＶ、導入量
１．０×１０¹³〜１．０×１０¹⁵／ｃｍ²でイオン注入
し、拡散する。その後、フォトレジストを除去する。こ
のとき、Ｐ＋型のウェル領域４３も同時に拡散される。

【００４４】次に、図１２に示す如く、図９において形
成したシリコン酸化膜上に公知のフォトリソグラフィ技
術により、ＮＰＮトランジスタ２１のＰ＋型の拡散領域
４５および縦型ＰＮＰトランジスタ２２のＰ＋型の拡散
領域４６を形成する部分に開口部が設けられたフォトレ
ジストを選択マスクとして形成する。そして、Ｐ型不純
物、例えば、フッカホウ素（ＢＦ₂）を加速電圧３０〜
７５ｋｅＶ、導入量１．０×１０¹⁵〜１．０×１０¹⁷／
ｃｍ²でイオン注入し、拡散する。その後、フォトレジ
ストを除去する。このとき、Ｎ＋型の拡散領域４７、４
８、４９も同時に拡散される。

【００４５】その後、図１に示す如く、第２のエピタキ
シャル層２６表面にはシリコン酸化膜を形成する。そし
て、シリコン酸化膜に外部電極と接続用のコンタクトホ
ールを形成する。そして、それらコンタクトホールを介
して、例えば、Ａｌから成るＮＰＮトランジスタ２１お
よび縦型ＰＮＰトランジスタ２２用のコレクタ電極５
１、５４、ベース電極５２、５６、エミッタ電極５３、
５５を形成する。そして、図１に示したＮＰＮトランジ
スタ２１、縦型ＰＮＰトランジスタ２２およびホトダイ
オード２３とを組み込んだ光半導体集積回路装置が完成
する。

【００４６】尚、上記した本実施の形態では、ＮＰＮト
ランジスタ、容量およびホトダイオードとを組み込んだ
光半導体集積回路装置について述べたが、特に、上記し
た形に限定する必要はない。その他、ホトダイオードと
周辺回路とを組み込んだＩＣにおいても、同等の効果を
得ることができる。そして、その他、本発明の要旨を逸
脱しない範囲で、種々の変更が可能である。

【００４７】

【発明の効果】第１に、本発明の光半導体集積回路装置
によれば、半導体基板上にノンドープで多層に積層され
たエピタキシャル層を複数の島領域に分離し、その島領
域には少なくともホトダイオードと縦型ＰＮＰトランジ
スタとが形成されている。そして、ホトダイオードで
は、ノンドープによるエピタキシャル層を用いて構成さ
れているので、逆バイアス状態において、エピタキシャ
ル層領域のほぼ全領域を空乏層形成領域として利用する
ことができる。そのことで、高速応答が可能なホトダイ
オードを実現することができる。

【００４８】第２に、本発明の光半導体集積回路装置に
よれば、縦型ＰＮＰトランジスタでは、電源と接続した
Ｎ＋の拡散領域とコレクタ電極と接続したＰ＋型の拡散
領域との間には、ほぼノンドープのエピタキシャル層の
みを存在させている。そのことで、電源―コレクタ間で
の寄生容量に対して絶縁層の距離および絶縁層の誘電率
により自己容量を低減している。その結果、寄生容量が
低減され、高周波に優れた縦型ＰＮＰトランジスタを実
現する。

【００４９】第３に、本発明の光半導体集積回路装置に
よれば、縦型ＰＮＰトランジスタでは、コレクタ領域と
してのＰ＋型の拡散領域とＰ＋型の分離領域との間にＮ
＋型の拡散領域を形成している。そのことで、ノンドー
プで積層されたエピタキシャル層内に高耐圧な縦型ＰＮ
Ｐトランジスタを形成することができる。

【００５０】第４に、本発明の光半導体集積回路装置に
よれば、半導体基板上にノンドープで多層に積層された
エピタキシャル層を複数の島領域に分離し、その島領域
には少なくともホトダイオード、縦型ＰＮＰトランジス
タおよびＮＰＮトランジスタが形成されている。そし
て、ＮＰＮトランジスタでは、基板と接続したＰ＋型の
分離領域とコレクタ電極と接続したＮ＋型の拡散領域と
の間には、ほぼノンドープのエピタキシャル層のみを存
在させている。そのことで、基板―コレクタ間での寄生
容量に対して絶縁層の距離および絶縁層の誘電率により
自己容量を低減している。その結果、寄生容量が低減さ
れ、高周波に優れた縦型ＰＮＰトランジスタを実現す
る。

【図面の簡単な説明】

【図１】本発明の実施の形態での光半導体集積回路装置
を説明する断面図である。

【図２】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図３】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図４】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図５】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図６】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図７】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図８】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図９】本発明の実施の形態での光半導体集積回路装置
の製造方法を説明する断面図である。

【図１０】本発明の実施の形態での光半導体集積回路装
置の製造方法を説明する断面図である。

【図１１】本発明の実施の形態での光半導体集積回路装
置の製造方法を説明する断面図である。

【図１２】本発明の実施の形態での光半導体集積回路装
置の製造方法を説明する断面図である。

【図１３】従来の実施の形態での光半導体集積回路装置
を説明する断面図である。

【符号の説明】

２１ＮＰＮトランジスタ２２縦型ＰＮＰトランジスタ２３ホトダイオード２４Ｐ−型の単結晶シリコン基板２５第１のエピタキシャル層２６第２のエピタキシャル層２７分離領域４２Ｎ＋型の拡散領域Ｗ１離間距離Ｗ２離間距離

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 AA10 AB01 BA02 CA05 FC09 FC18 5F049 MA04 MB03 NA03 NB05 PA03 PA10 QA03 RA03 RA08 SS03 UA01 UA07 UA20 5F082 AA02 AA06 AA08 BA02 BA04 BA12 BA22 BA41 BA47 BC04 BC11 DA01 EA03 EA10 EA22

Claims

【特許請求の範囲】

【請求項１】一導電型の半導体基板と、前記基板の表面に積層したほぼノンドープで形成された
複数層のエピタキシャル層と、前記エピタキシャル層を貫通して複数の島領域を形成す
る一導電型の分離領域と、前記島領域には少なくとも一導電型のトランジスタおよ
びホトダイオードがそれぞれ形成され、前記一導電型の
トランジスタが形成される前記島領域では前記一導電型
のトランジスタ形成領域を囲む逆導電型の拡散領域と前
記一導電型のトランジスタの一導電型のコレクタ領域と
は離間して形成されることを特徴とする光半導体集積回
路装置。
【請求項２】前記逆導電型の拡散領域と前記コレクタ
領域との間にはほぼ前記エピタキシャル層のみが位置す
ることを特徴とする請求項１記載の光半導体集積回路装
置。
【請求項３】前記一導電型のトランジスタ形成領域に
は一導電型のウェル領域が形成され、前記ウェル領域に
は前記一導電型のトランジスタが形成され、前記ウェル
領域は前記逆導電型の拡散領域に対して前記コレクタ領
域よりも離間していることを特徴とする請求項１または
請求項２記載の光半導体集積回路装置。
【請求項４】前記逆導電型の拡散領域は一環状に形成
されることを特徴とする請求項１から請求項３のいずれ
かに記載の光半導体集積回路装置。
【請求項５】前記島領域の１つには逆導電型のトラン
ジスタが形成されており、前記逆導電型のトランジスタ
の逆導電型のコレクタ領域と前記分離領域とは離間して
形成されることを特徴とする請求項１記載の光半導体集
積回路装置。
【請求項６】前記逆導電型のコレクタ領域と前記分離
領域との間にはほぼ前記エピタキシャル層のみが位置す
ることを特徴とする請求項５記載の光半導体集積回路装
置。
【請求項７】前記逆導電型のトランジスタ形成領域に
は逆導電型のウェル領域が形成され、前記ウェル領域に
は前記逆導電型のトランジスタが形成され、前記ウェル
領域は前記分離領域に対して前記コレクタ領域よりも離
間していることを特徴とする請求項５または請求項６記
載の光半導体集積回路装置。