JP2003218277A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2003218277A JP2003218277A JP2002016702A JP2002016702A JP2003218277A JP 2003218277 A JP2003218277 A JP 2003218277A JP 2002016702 A JP2002016702 A JP 2002016702A JP 2002016702 A JP2002016702 A JP 2002016702A JP 2003218277 A JP2003218277 A JP 2003218277A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- integrated circuit
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 半導体基板の大型化に対応することにある。
【解決手段】 複数の集積回路形成部１２を有する半導
体基板１０を、２つ以上の集積回路形成部１２をそれぞ
れが有するように、複数の分割基板２０に切断する。そ
れぞれの分割基板２０に対する加工を行う。分割基板２
０を、１つの集積回路形成部１２をそれぞれが有するよ
うに、複数の半導体チップ３２に切断する。
体基板１０を、２つ以上の集積回路形成部１２をそれぞ
れが有するように、複数の分割基板２０に切断する。そ
れぞれの分割基板２０に対する加工を行う。分割基板２
０を、１つの集積回路形成部１２をそれぞれが有するよ
うに、複数の半導体チップ３２に切断する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【背景技術】複数の半導体チップがスタックされた三次
元実装型の半導体装置が知られており、半導体チップに
スルーホールを形成して、スタックされた上下の半導体
チップの電気的接続を図ることが開発されている。ここ
で、スルーホールの形成は、半導体ウエハに対して行う
ことが製造効率を上げるために好ましいが、半導体ウエ
ハの大口径化に伴い、従来の製造装置では対応しにくい
場合があった。また、半導体装置の製造方法において、
ウエハの段階でパッケージングを行う技術が開発されて
いるが、この場合も同様に、従来の製造装置では対応し
にくい場合があった。
元実装型の半導体装置が知られており、半導体チップに
スルーホールを形成して、スタックされた上下の半導体
チップの電気的接続を図ることが開発されている。ここ
で、スルーホールの形成は、半導体ウエハに対して行う
ことが製造効率を上げるために好ましいが、半導体ウエ
ハの大口径化に伴い、従来の製造装置では対応しにくい
場合があった。また、半導体装置の製造方法において、
ウエハの段階でパッケージングを行う技術が開発されて
いるが、この場合も同様に、従来の製造装置では対応し
にくい場合があった。
【０００３】本発明は、従来の問題点を解決したもので
あり、その目的は、半導体基板の大型化に対応すること
にある。
あり、その目的は、半導体基板の大型化に対応すること
にある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、（ａ）複数の集積回路形成部を有
する半導体基板を、２つ以上の前記集積回路形成部をそ
れぞれが有するように、複数の分割基板に切断し、
（ｂ）それぞれの前記分割基板に対する加工を行い、
（ｃ）前記分割基板を、１つの前記集積回路形成部をそ
れぞれが有するように、複数の半導体チップに切断する
ことを含む。
体装置の製造方法は、（ａ）複数の集積回路形成部を有
する半導体基板を、２つ以上の前記集積回路形成部をそ
れぞれが有するように、複数の分割基板に切断し、
（ｂ）それぞれの前記分割基板に対する加工を行い、
（ｃ）前記分割基板を、１つの前記集積回路形成部をそ
れぞれが有するように、複数の半導体チップに切断する
ことを含む。
【０００５】本発明によれば、半導体基板を複数の分割
基板に切断してから、それぞれの分割基板に対する加工
を行う。したがって、半導体基板が大型化しても、これ
よりも小さい分割基板に対して加工を行うことができ
る。
基板に切断してから、それぞれの分割基板に対する加工
を行う。したがって、半導体基板が大型化しても、これ
よりも小さい分割基板に対して加工を行うことができ
る。
【０００６】（２）この半導体装置の製造方法は、前記
分割基板を薄くする工程をさらに含んでもよい。
分割基板を薄くする工程をさらに含んでもよい。
【０００７】これによれば、分割基板は、半導体基板よ
りも小さいので、薄くなっても反りが生じにくいので取
り扱いやすい。
りも小さいので、薄くなっても反りが生じにくいので取
り扱いやすい。
【０００８】（３）この半導体装置の製造方法におい
て、それぞれの前記集積回路形成部を薄くする工程を、
前記（ａ）工程前に行ってもよい。
て、それぞれの前記集積回路形成部を薄くする工程を、
前記（ａ）工程前に行ってもよい。
【０００９】（４）この半導体装置の製造方法におい
て、それぞれの前記集積回路形成部を薄くする工程を、
前記（ａ）工程後であって前記（ｂ）工程前に行っても
よい。
て、それぞれの前記集積回路形成部を薄くする工程を、
前記（ａ）工程後であって前記（ｂ）工程前に行っても
よい。
【００１０】（５）この半導体装置の製造方法におい
て、それぞれの前記集積回路形成部を薄くする工程を、
前記（ｂ）工程後に行ってもよい。
て、それぞれの前記集積回路形成部を薄くする工程を、
前記（ｂ）工程後に行ってもよい。
【００１１】（６）この半導体装置の製造方法におい
て、前記（ｂ）工程は、前記分割基板に樹脂層を形成す
ることを含んでもよい。
て、前記（ｂ）工程は、前記分割基板に樹脂層を形成す
ることを含んでもよい。
【００１２】（７）この半導体装置の製造方法におい
て、前記（ｂ）工程は、前記樹脂層をパターニングして
マスクを形成し、前記マスクを使用して、前記分割基板
に貫通穴を形成することを含んでもよい。
て、前記（ｂ）工程は、前記樹脂層をパターニングして
マスクを形成し、前記マスクを使用して、前記分割基板
に貫通穴を形成することを含んでもよい。
【００１３】（８）この半導体装置の製造方法におい
て、それぞれの前記集積回路形成部には、電極が設けら
れ、前記（ｂ）工程は、前記分割基板に前記樹脂層を形
成し、前記電極から前記樹脂層上に配線を形成し、前記
配線上にろう材部を形成することを含んでもよい。
て、それぞれの前記集積回路形成部には、電極が設けら
れ、前記（ｂ）工程は、前記分割基板に前記樹脂層を形
成し、前記電極から前記樹脂層上に配線を形成し、前記
配線上にろう材部を形成することを含んでもよい。
【００１４】（９）本発明に係る半導体装置は、上記方
法によって製造されてなる。
法によって製造されてなる。
【００１５】（１０）本発明に係る回路基板は、上記半
導体装置が実装されてなる。
導体装置が実装されてなる。
【００１６】（１１）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１８】（第１の実施の形態）図１〜図５は、本発
明の第１の実施の形態に係る半導体装置の製造方法を説
明する図である。本実施の形態では、図１に示すよう
に、半導体基板１０を使用する。半導体基板１０は、シ
リコンウエハであってもよい。半導体基板１０の平面形
状は、図１に示すように、円形であってもよいし、矩形
であってもよい。半導体基板１０は、複数の集積回路形
成部１２を有する。それぞれの集積回路形成部１２の断
面視における上層部分に、図示しない集積回路が形成さ
れている。それぞれの集積回路形成部１２は、最終的に
半導体基板１０が切断されて個々の半導体チップ３２と
なる部分を含む。半導体基板１０は、複数の半導体チッ
プ３２の集合体である。
明の第１の実施の形態に係る半導体装置の製造方法を説
明する図である。本実施の形態では、図１に示すよう
に、半導体基板１０を使用する。半導体基板１０は、シ
リコンウエハであってもよい。半導体基板１０の平面形
状は、図１に示すように、円形であってもよいし、矩形
であってもよい。半導体基板１０は、複数の集積回路形
成部１２を有する。それぞれの集積回路形成部１２の断
面視における上層部分に、図示しない集積回路が形成さ
れている。それぞれの集積回路形成部１２は、最終的に
半導体基板１０が切断されて個々の半導体チップ３２と
なる部分を含む。半導体基板１０は、複数の半導体チッ
プ３２の集合体である。
【００１９】それぞれの集積回路形成部１２には、複数
の電極１４（図３及び図４参照）が形成されていてもよ
い。複数の電極１４は、集積回路形成部１２の平面形状
が矩形（正方形又は長方形）である場合には、少なくと
も一辺（例えば対向する二辺又は全ての辺）に沿って形
成されていてもよい。あるいは、集積回路形成部１２の
中央に複数の電極１４が形成されていてもよい。電極１
４を避けて、半導体基板１０には、ＳｉＮ、ＳｉＯ2、
ＭｇＯなどのパッシベーション膜１６（図４参照）が形
成されていてもよい。パッシベーション膜１６は電気的
な絶縁膜である。パッシベーション膜１６は、電極１４
の少なくとも一部を避けて、半導体基板１０の全面に形
成されていてもよい。
の電極１４（図３及び図４参照）が形成されていてもよ
い。複数の電極１４は、集積回路形成部１２の平面形状
が矩形（正方形又は長方形）である場合には、少なくと
も一辺（例えば対向する二辺又は全ての辺）に沿って形
成されていてもよい。あるいは、集積回路形成部１２の
中央に複数の電極１４が形成されていてもよい。電極１
４を避けて、半導体基板１０には、ＳｉＮ、ＳｉＯ2、
ＭｇＯなどのパッシベーション膜１６（図４参照）が形
成されていてもよい。パッシベーション膜１６は電気的
な絶縁膜である。パッシベーション膜１６は、電極１４
の少なくとも一部を避けて、半導体基板１０の全面に形
成されていてもよい。
【００２０】図１に示すように、半導体基板１０を、例
えばブレード１８によって切断する。詳しくは、図２に
示すように、半導体基板１０を複数の分割基板２０に切
断する。それぞれの分割基板２０は、２つ以上（半導体
基板１０が有する集積回路領域１２の数よりは少ない）
の集積回路形成部１２を有する。半導体基板１０は、複
数分割（例えば４分割）してもよい。半導体基板１０が
円板であれば、その直径（又は半径）に沿って半導体基
板１０を切断して、複数の扇形の分割基板２０を得ても
よい。中心角がほぼ等しい複数の分割基板２０が得られ
るように、半導体基板１０を切断してもよい。
えばブレード１８によって切断する。詳しくは、図２に
示すように、半導体基板１０を複数の分割基板２０に切
断する。それぞれの分割基板２０は、２つ以上（半導体
基板１０が有する集積回路領域１２の数よりは少ない）
の集積回路形成部１２を有する。半導体基板１０は、複
数分割（例えば４分割）してもよい。半導体基板１０が
円板であれば、その直径（又は半径）に沿って半導体基
板１０を切断して、複数の扇形の分割基板２０を得ても
よい。中心角がほぼ等しい複数の分割基板２０が得られ
るように、半導体基板１０を切断してもよい。
【００２１】次に、図３及び図４に示すように、それぞ
れの分割基板２０に対する加工を行う。本実施の形態で
は、分割基板２０（例えばその一方のみの面）に１層又
は複数層の樹脂層２２，２８，３０を形成する。
れの分割基板２０に対する加工を行う。本実施の形態で
は、分割基板２０（例えばその一方のみの面）に１層又
は複数層の樹脂層２２，２８，３０を形成する。
【００２２】樹脂層２２は、それぞれの集積回路形成部
１２に形成する。樹脂層２２は、応力緩和機能を有して
もよい。樹脂層２２は、ポリイミド樹脂、シリコーン変
性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポ
キシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobu
tene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzox
azole）等の樹脂で形成することができる。
１２に形成する。樹脂層２２は、応力緩和機能を有して
もよい。樹脂層２２は、ポリイミド樹脂、シリコーン変
性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポ
キシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobu
tene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzox
azole）等の樹脂で形成することができる。
【００２３】図４に示すように、電極１４から樹脂層２
２上に、少なくとも１層（例えば複数層）の配線２４を
形成する。例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタ
ン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン
（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッ
ケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうち
のいずれかを積層して配線２４を形成することができ
る。電極１４が集積回路形成部１２の端部に形成されて
いる場合には、その中央方向に向けて配線２４を形成す
る。各電極１４に接続させて配線２４を形成することに
よって、樹脂層２２上に配線パターンを形成する。
２上に、少なくとも１層（例えば複数層）の配線２４を
形成する。例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタ
ン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン
（ＴｉＷ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッ
ケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうち
のいずれかを積層して配線２４を形成することができ
る。電極１４が集積回路形成部１２の端部に形成されて
いる場合には、その中央方向に向けて配線２４を形成す
る。各電極１４に接続させて配線２４を形成することに
よって、樹脂層２２上に配線パターンを形成する。
【００２４】配線２４上に（例えば電極１４の上方を避
けて）、ろう材部２６（例えば外部端子）を形成する。
詳しくは、ろう材部２６は、配線２４の例えばランドに
形成する。ランドは、電極１４から引き出される部分
（ライン）よりも面積が大きく形成されている。ろう材
部２６は、電極１４の上方を避けて形成するので、ろう
材部２６に加えられた応力が電極１４に直接加えられな
いようになっている。ろう材部２６は、例えばハンダボ
ールなどであって、回路基板との電気的な接合に使用さ
れる。
けて）、ろう材部２６（例えば外部端子）を形成する。
詳しくは、ろう材部２６は、配線２４の例えばランドに
形成する。ランドは、電極１４から引き出される部分
（ライン）よりも面積が大きく形成されている。ろう材
部２６は、電極１４の上方を避けて形成するので、ろう
材部２６に加えられた応力が電極１４に直接加えられな
いようになっている。ろう材部２６は、例えばハンダボ
ールなどであって、回路基板との電気的な接合に使用さ
れる。
【００２５】配線２４におけるろう材部２６を設ける部
分（例えばランド）を除く部分には、樹脂層（例えばソ
ルダレジスト層）２８を形成する。また、ろう材部２６
の周囲には、樹脂層３０を形成してもよい。樹脂層３０
は、ろう材部２６の下端部（根本部）及び中央部を覆
う。ろう材部２６の上端部は、樹脂層３０から露出させ
る。例えば、樹脂層３０が開口を有し、ろう材部２６の
上端部を、開口を介して樹脂層３０から露出させる。樹
脂層３０によって、ろう材部２６における配線２４との
接続状態を補強することができる。これにより、応力の
集中を分散させることができる。
分（例えばランド）を除く部分には、樹脂層（例えばソ
ルダレジスト層）２８を形成する。また、ろう材部２６
の周囲には、樹脂層３０を形成してもよい。樹脂層３０
は、ろう材部２６の下端部（根本部）及び中央部を覆
う。ろう材部２６の上端部は、樹脂層３０から露出させ
る。例えば、樹脂層３０が開口を有し、ろう材部２６の
上端部を、開口を介して樹脂層３０から露出させる。樹
脂層３０によって、ろう材部２６における配線２４との
接続状態を補強することができる。これにより、応力の
集中を分散させることができる。
【００２６】図５に示すように、分割基板２０を、複数
の半導体チップ３２に切断する。それぞれの半導体チッ
プ３２は、１つの集積回路形成部１２を含み、１つの図
示しない集積回路を有する。応力緩和機能（樹脂層２
２，２８，３０等）及び外部端子（ろう材部２６）を有
する半導体チップ３２は、半導体装置であるということ
ができる。この半導体装置は、そのパッケージサイズが
半導体チップにほぼ等しいので、ＣＳＰに分類すること
ができる。
の半導体チップ３２に切断する。それぞれの半導体チッ
プ３２は、１つの集積回路形成部１２を含み、１つの図
示しない集積回路を有する。応力緩和機能（樹脂層２
２，２８，３０等）及び外部端子（ろう材部２６）を有
する半導体チップ３２は、半導体装置であるということ
ができる。この半導体装置は、そのパッケージサイズが
半導体チップにほぼ等しいので、ＣＳＰに分類すること
ができる。
【００２７】本実施の形態によれば、半導体基板１０を
複数の分割基板２０に切断してから、それぞれの分割基
板２０に対する加工を行う。したがって、半導体基板１
０が大型化しても、これよりも小さい分割基板２０に対
して加工を行うことができるので、取り扱いが容易であ
り、既存の製造装置で対応することが可能である。ま
た、分割基板２０は、半導体基板１０よりも小さいので
反りが生じにくい。特に、分割基板２０に対する加工
が、樹脂層２２，２８，３０を形成する工程を含む場
合、樹脂層２２，２８，３０の収縮力によって分割基板
２０に応力が加えられるので、その工程の前に半導体基
板１０を分割基板２０に切断することで、反りの発生を
減らすことができる。
複数の分割基板２０に切断してから、それぞれの分割基
板２０に対する加工を行う。したがって、半導体基板１
０が大型化しても、これよりも小さい分割基板２０に対
して加工を行うことができるので、取り扱いが容易であ
り、既存の製造装置で対応することが可能である。ま
た、分割基板２０は、半導体基板１０よりも小さいので
反りが生じにくい。特に、分割基板２０に対する加工
が、樹脂層２２，２８，３０を形成する工程を含む場
合、樹脂層２２，２８，３０の収縮力によって分割基板
２０に応力が加えられるので、その工程の前に半導体基
板１０を分割基板２０に切断することで、反りの発生を
減らすことができる。
【００２８】（第２の実施の形態）図６（Ａ）〜図６
（Ｃ）は、本発明の第２の実施の形態に係る半導体装置
の製造方法を説明する図である。本実施の形態でも、図
１及び図２に示すように、半導体基板１０を複数の分割
基板２０に切断する。そして、図６（Ａ）に示すよう
に、分割基板２０に、樹脂層３４をパターニングしてマ
スクを形成する。樹脂層３４として、感光性樹脂を使用
し、フォトリソグラフィを含む工程によって樹脂層３４
をパターニングしてもよい。パターニングされた樹脂層
３４からなるマスクを使用して、分割基板２０に貫通穴
３６を形成する。貫通穴３６の形成には、エッチング
（ドライエッチング又はウエットエッチング）を用いて
もよいし、レーザを使用してもよい。なお、分割基板２
０が複数の集積回路形成部１２を有し、それぞれの集積
回路形成部１２に、少なくとも１つの貫通穴３６を形成
する。
（Ｃ）は、本発明の第２の実施の形態に係る半導体装置
の製造方法を説明する図である。本実施の形態でも、図
１及び図２に示すように、半導体基板１０を複数の分割
基板２０に切断する。そして、図６（Ａ）に示すよう
に、分割基板２０に、樹脂層３４をパターニングしてマ
スクを形成する。樹脂層３４として、感光性樹脂を使用
し、フォトリソグラフィを含む工程によって樹脂層３４
をパターニングしてもよい。パターニングされた樹脂層
３４からなるマスクを使用して、分割基板２０に貫通穴
３６を形成する。貫通穴３６の形成には、エッチング
（ドライエッチング又はウエットエッチング）を用いて
もよいし、レーザを使用してもよい。なお、分割基板２
０が複数の集積回路形成部１２を有し、それぞれの集積
回路形成部１２に、少なくとも１つの貫通穴３６を形成
する。
【００２９】図６（Ｂ）に示すように、貫通穴３６の少
なくとも内壁面に絶縁層３８を形成する。絶縁層３８
は、分割基板２０の基板面に形成してもよい。図６
（Ｃ）に示すように、貫通穴３６に導電材料４０を設け
る。導電材料４０は、ハンダであってもよい。こうし
て、分割基板２０の集積回路形成部１２（個々の半導体
チップ３２となる部分）に、電気的な接続を図るための
導通部（例えばスルーホール）を形成することができ
る。その後、図５に示す工程を行う。こうして、表裏面
の電気的な接続を図ることができる半導体装置を製造す
ることができる。
なくとも内壁面に絶縁層３８を形成する。絶縁層３８
は、分割基板２０の基板面に形成してもよい。図６
（Ｃ）に示すように、貫通穴３６に導電材料４０を設け
る。導電材料４０は、ハンダであってもよい。こうし
て、分割基板２０の集積回路形成部１２（個々の半導体
チップ３２となる部分）に、電気的な接続を図るための
導通部（例えばスルーホール）を形成することができ
る。その後、図５に示す工程を行う。こうして、表裏面
の電気的な接続を図ることができる半導体装置を製造す
ることができる。
【００３０】本実施の形態でも、分割基板２０に対する
加工が、樹脂層３４を形成する工程を含み、樹脂層３４
の収縮力によって分割基板２０に応力が加えられるが、
その工程の前に半導体基板１０を分割基板２０に切断す
るので、反りの発生を減らすことができる。
加工が、樹脂層３４を形成する工程を含み、樹脂層３４
の収縮力によって分割基板２０に応力が加えられるが、
その工程の前に半導体基板１０を分割基板２０に切断す
るので、反りの発生を減らすことができる。
【００３１】（第３の実施の形態）図７は、本発明の第
３の実施の形態に係る半導体装置の製造方法を説明する
図である。本実施の形態で説明する工程は、第１又は第
２の実施の形態で説明した工程に付加することができる
工程である。本実施の形態では、それぞれの集積回路形
成部１２を薄くする。例えば、砥石４２によって、集積
回路形成部１２（詳しくは集積回路が形成された上層部
分を含む面とは反対側の面）を研削する。研削の代わり
に、エッチング（ドライエッチング又はウエットエッチ
ング）を用いてもよい。
３の実施の形態に係る半導体装置の製造方法を説明する
図である。本実施の形態で説明する工程は、第１又は第
２の実施の形態で説明した工程に付加することができる
工程である。本実施の形態では、それぞれの集積回路形
成部１２を薄くする。例えば、砥石４２によって、集積
回路形成部１２（詳しくは集積回路が形成された上層部
分を含む面とは反対側の面）を研削する。研削の代わり
に、エッチング（ドライエッチング又はウエットエッチ
ング）を用いてもよい。
【００３２】図７に示す例では、半導体基板１０を薄く
している。すなわち、この工程は、半導体基板１０を分
割基板２０に切断する前に行っている。変形例として、
集積回路形成部１２を薄くする工程は、半導体基板１０
を分割基板２０に切断した後であって分割基板２０に対
する加工（例えば樹脂層を形成する工程）を行う前に行
ってもよい。この方法は、所定の加工をすることによっ
て分割基板２０を薄くする工程が困難になる場合に特に
適している。また、別の変形例として、分割基板２０に
対する加工（例えば樹脂層を形成する工程）を行った後
に行ってもよい。この方法を用いれば、分割基板２０を
薄くした後の工程が他の方法に比べると少ないため、反
りなどの問題が生じる可能性をより低くすることができ
る。
している。すなわち、この工程は、半導体基板１０を分
割基板２０に切断する前に行っている。変形例として、
集積回路形成部１２を薄くする工程は、半導体基板１０
を分割基板２０に切断した後であって分割基板２０に対
する加工（例えば樹脂層を形成する工程）を行う前に行
ってもよい。この方法は、所定の加工をすることによっ
て分割基板２０を薄くする工程が困難になる場合に特に
適している。また、別の変形例として、分割基板２０に
対する加工（例えば樹脂層を形成する工程）を行った後
に行ってもよい。この方法を用いれば、分割基板２０を
薄くした後の工程が他の方法に比べると少ないため、反
りなどの問題が生じる可能性をより低くすることができ
る。
【００３３】なお、図８（Ａ）に示すように、集積回路
形成部１２（半導体基板１０又は分割基板２０）に凹部
４４を形成し、その形成面とは反対側の面を研削して、
図８（Ｂ）に示すように、貫通穴４６を形成してもよ
い。本実施の形態によれば、薄型の半導体装置を製造す
ることができる。
形成部１２（半導体基板１０又は分割基板２０）に凹部
４４を形成し、その形成面とは反対側の面を研削して、
図８（Ｂ）に示すように、貫通穴４６を形成してもよ
い。本実施の形態によれば、薄型の半導体装置を製造す
ることができる。
【００３４】（その他の実施の形態）図９は、上述した
実施の形態により製造された複数の半導体装置を有する
三次元実装型（スタックド型）の半導体装置を示す図で
ある。積層された複数の半導体装置のそれぞれは、半導
体チップ５０を有する。各半導体チップ５０には、貫通
穴５２が形成され、貫通穴５２に絶縁層５３を介して導
電材料５４が設けられている。これにより、半導体チッ
プ５０は、表裏面の電気的接続を図ることができる。上
下の半導体チップ５０は、導電材料６６によって電気的
に接続されている。最下層の半導体チップ５０には、導
電材料５４から配線５６が形成され、配線５６上にろう
材部５８が形成され、樹脂層６０，６２，６４が形成さ
れている。これらの詳細は、図４に示す構造と同じであ
る。
実施の形態により製造された複数の半導体装置を有する
三次元実装型（スタックド型）の半導体装置を示す図で
ある。積層された複数の半導体装置のそれぞれは、半導
体チップ５０を有する。各半導体チップ５０には、貫通
穴５２が形成され、貫通穴５２に絶縁層５３を介して導
電材料５４が設けられている。これにより、半導体チッ
プ５０は、表裏面の電気的接続を図ることができる。上
下の半導体チップ５０は、導電材料６６によって電気的
に接続されている。最下層の半導体チップ５０には、導
電材料５４から配線５６が形成され、配線５６上にろう
材部５８が形成され、樹脂層６０，６２，６４が形成さ
れている。これらの詳細は、図４に示す構造と同じであ
る。
【００３５】上述した実施の形態で説明した半導体装置
の製造方法によれば、半導体チップの反りを減少させる
ことができるので半導体装置の薄型化が可能であり、こ
れにより得られた半導体装置は、スタックすることに適
している。本実施の形態に係る三次元実装型（スタック
ド型）の半導体装置は、薄型の半導体装置（半導体チッ
プ）をスタックして製造するので、薄型化が可能であ
る。
の製造方法によれば、半導体チップの反りを減少させる
ことができるので半導体装置の薄型化が可能であり、こ
れにより得られた半導体装置は、スタックすることに適
している。本実施の形態に係る三次元実装型（スタック
ド型）の半導体装置は、薄型の半導体装置（半導体チッ
プ）をスタックして製造するので、薄型化が可能であ
る。
【００３６】図１０には、本実施の形態に係る半導体装
置１を実装した回路基板１０００が示されている。回路
基板１０００には例えばガラスエポキシ基板等の有機系
基板を用いることが一般的である。回路基板１０００に
は例えば銅などからなる配線パターンが所望の回路とな
るように形成されていて、それらの配線パターンと半導
体装置１のろう材部（外部端子）とを機械的に接続する
ことでそれらの電気的導通を図る。
置１を実装した回路基板１０００が示されている。回路
基板１０００には例えばガラスエポキシ基板等の有機系
基板を用いることが一般的である。回路基板１０００に
は例えば銅などからなる配線パターンが所望の回路とな
るように形成されていて、それらの配線パターンと半導
体装置１のろう材部（外部端子）とを機械的に接続する
ことでそれらの電気的導通を図る。
【００３７】そして、本発明を適用した半導体装置１を
有する電子機器として、図１１にはノート型パーソナル
コンピュータ２０００、図１２には携帯電話３０００が
示されている。
有する電子機器として、図１１にはノート型パーソナル
コンピュータ２０００、図１２には携帯電話３０００が
示されている。
【００３８】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図１】図１は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
【図２】図２は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
【図３】図３は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
【図４】図４は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
【図５】図５は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
【図６】図６（Ａ）〜図６（Ｃ）は、本発明の第２の実
施の形態に係る半導体装置の製造方法を説明する図であ
る。
施の形態に係る半導体装置の製造方法を説明する図であ
る。
【図７】図７は、本発明の第３の実施の形態に係る半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
【図８】図８（Ａ）〜図８（Ｂ）は、本発明の第３の実
施の形態に係る半導体装置の製造方法を説明する図であ
る。
施の形態に係る半導体装置の製造方法を説明する図であ
る。
【図９】図９は、本発明の実施の形態に係る複数の半導
体装置を有する三次元実装型の半導体装置を説明する図
である。
体装置を有する三次元実装型の半導体装置を説明する図
である。
【図１０】図１０は、本実施の形態に係る半導体装置を
有する回路基板を示す図である。
有する回路基板を示す図である。
【図１１】図１１は、本実施の形態に係る半導体装置を
有する電子機器を示す図である。
有する電子機器を示す図である。
【図１２】図１２は、本実施の形態に係る半導体装置を
有する電子機器を示す図である。
有する電子機器を示す図である。
１０ 半導体基板
１２ 集積回路形成部
２０ 分割基板
２２ 樹脂層
２６ ろう材部
２８ 樹脂層
３０ 樹脂層
３２ 半導体チップ
３４ 樹脂層
３６ 貫通穴
Claims (11)
- 【請求項１】 （ａ）複数の集積回路形成部を有する半
導体基板を、２つ以上の前記集積回路形成部をそれぞれ
が有するように、複数の分割基板に切断し、 （ｂ）それぞれの前記分割基板に対する加工を行い、 （ｃ）前記分割基板を、１つの前記集積回路形成部をそ
れぞれが有するように、複数の半導体チップに切断する
ことを含む半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 それぞれの前記集積回路形成部を薄くする工程をさらに
含む半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、 それぞれの前記集積回路形成部を薄くする工程を、前記
（ａ）工程前に行う半導体装置の製造方法。 - 【請求項４】 請求項２記載の半導体装置の製造方法に
おいて、 それぞれの前記集積回路形成部を薄くする工程を、前記
（ａ）工程後であって前記（ｂ）工程前に行う半導体装
置の製造方法。 - 【請求項５】 請求項２記載の半導体装置の製造方法に
おいて、 それぞれの前記集積回路形成部を薄くする工程を、前記
（ｂ）工程後に行う半導体装置の製造方法。 - 【請求項６】 請求項１から請求項５のいずれかに記載
の半導体装置の製造方法において、 前記（ｂ）工程は、前記分割基板に樹脂層を形成するこ
とを含む半導体装置の製造方法。 - 【請求項７】 請求項６記載の半導体装置の製造方法に
おいて、 前記（ｂ）工程は、前記樹脂層をパターニングしてマス
クを形成し、前記マスクを使用して、前記分割基板に貫
通穴を形成することを含む半導体装置の製造方法。 - 【請求項８】 請求項６記載の半導体装置の製造方法に
おいて、 それぞれの前記集積回路形成部には、電極が設けられ、 前記（ｂ）工程は、前記分割基板に前記樹脂層を形成
し、前記電極から前記樹脂層上に配線を形成し、前記配
線上にろう材部を形成することを含む半導体装置の製造
方法。 - 【請求項９】 請求項１から請求項８のいずれかに記載
の方法によって製造されてなる半導体装置。 - 【請求項１０】 請求項９記載の半導体装置が実装され
てなる回路基板。 - 【請求項１１】 請求項９記載の半導体装置を有する電
子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002016702A JP2003218277A (ja) | 2002-01-25 | 2002-01-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002016702A JP2003218277A (ja) | 2002-01-25 | 2002-01-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218277A true JP2003218277A (ja) | 2003-07-31 |
Family
ID=27652680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002016702A Withdrawn JP2003218277A (ja) | 2002-01-25 | 2002-01-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218277A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7462511B2 (en) | 2003-12-12 | 2008-12-09 | Sony Corporation | Semiconductor device and the method of producing the same |
| JP2009302369A (ja) * | 2008-06-16 | 2009-12-24 | Disco Abrasive Syst Ltd | 板状物の加工方法及び加工装置 |
-
2002
- 2002-01-25 JP JP2002016702A patent/JP2003218277A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7462511B2 (en) | 2003-12-12 | 2008-12-09 | Sony Corporation | Semiconductor device and the method of producing the same |
| JP2009302369A (ja) * | 2008-06-16 | 2009-12-24 | Disco Abrasive Syst Ltd | 板状物の加工方法及び加工装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11913121B2 (en) | Fabrication method of substrate having electrical interconnection structures | |
| JP4329235B2 (ja) | 半導体装置及びその製造方法 | |
| US20060019467A1 (en) | Methods of fabricating integrated circuit chips for multi-chip packaging and wafers and chips formed thereby | |
| JP2005051150A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004165189A (ja) | 半導体装置及びその製造方法 | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| JP4668938B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008091795A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
| TWI260753B (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
| JP4269173B2 (ja) | 半導体装置及びその製造方法 | |
| US20080001289A1 (en) | Stacked-type wafer level package, method of manufacturing the same, wafer-level stack package and method of manufacturing the same | |
| JP2003218277A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004134708A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3698160B2 (ja) | 半導体装置の製造方法 | |
| US7129581B2 (en) | Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus | |
| JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN112447683A (zh) | 堆叠管芯结构 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004221350A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH09246274A (ja) | 半導体装置 | |
| JP5188039B2 (ja) | 半導体装置及び半導体構成体並びにそれらの製造方法 | |
| CN118588671A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |