JP2003202593A - 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 - Google Patents
液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法Info
- Publication number
- JP2003202593A JP2003202593A JP2002000150A JP2002000150A JP2003202593A JP 2003202593 A JP2003202593 A JP 2003202593A JP 2002000150 A JP2002000150 A JP 2002000150A JP 2002000150 A JP2002000150 A JP 2002000150A JP 2003202593 A JP2003202593 A JP 2003202593A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- liquid crystal
- drain bus
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 115
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 72
- 230000001681 protective effect Effects 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 3
- 230000007547 defect Effects 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 26
- 238000007689 inspection Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000002834 transmittance Methods 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 13
- 230000008439 repair process Effects 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- 101001099381 Homo sapiens Peroxisomal biogenesis factor 19 Proteins 0.000 description 1
- 102100038883 Peroxisomal biogenesis factor 19 Human genes 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 101001094026 Synechocystis sp. (strain PCC 6803 / Kazusa) Phasin PhaP Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】本発明は、情報機器等の表示装置を構成する液
晶表示装置用基板及びそれを備えた液晶表示装置に関
し、製造工程及び製造コストの増加を抑制でき、製造歩
留まりが向上する液晶表示装置用基板及びそれを備えた
液晶表示装置及びその製造方法を提供することを目的と
する。 【解決手段】対向して配置され対向面に電極が形成され
た対向基板とともに液晶を挟持する基板４０と、基板４
０上に形成された複数のゲートバスライン１０と、絶縁
膜４２を介してゲートバスライン１０に交差して形成さ
れた複数のドレインバスライン１２と、基板４０上の画
素領域毎に形成された光反射型の画素電極１６と、ゲー
トバスライン１０及びドレインバスライン１２の交差位
置近傍に形成された薄膜トランジスタと、ドレインバス
ライン１２上に感光性材料で形成された保護膜４８とを
有するように構成する。
晶表示装置用基板及びそれを備えた液晶表示装置に関
し、製造工程及び製造コストの増加を抑制でき、製造歩
留まりが向上する液晶表示装置用基板及びそれを備えた
液晶表示装置及びその製造方法を提供することを目的と
する。 【解決手段】対向して配置され対向面に電極が形成され
た対向基板とともに液晶を挟持する基板４０と、基板４
０上に形成された複数のゲートバスライン１０と、絶縁
膜４２を介してゲートバスライン１０に交差して形成さ
れた複数のドレインバスライン１２と、基板４０上の画
素領域毎に形成された光反射型の画素電極１６と、ゲー
トバスライン１０及びドレインバスライン１２の交差位
置近傍に形成された薄膜トランジスタと、ドレインバス
ライン１２上に感光性材料で形成された保護膜４８とを
有するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報機器等の表示
装置を構成する液晶表示装置用基板及びそれを備えた液
晶表示装置に関する。
装置を構成する液晶表示装置用基板及びそれを備えた液
晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、画素領域毎に薄膜トラ
ンジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ）が形成されたＴＦＴ基板と、ＴＦＴ基板と対
向配置される対向基板と、両基板間に封止された液晶と
で構成される。チャネル保護膜を備えた逆スタガ型のＴ
ＦＴを有する透過型液晶表示装置のＴＦＴ基板は、一般
に５枚のフォトマスクを用いて製造されている。第１の
フォトマスクはゲートバスラインを形成するために用い
られ、第２のフォトマスクはチャネル保護膜を形成する
ために用いられる。第３のフォトマスクはドレインバス
ライン及びソース／ドレイン電極を形成するために用い
られ、第４のフォトマスクはソース電極上の保護膜を開
口してコンタクトホールを形成するために用いられる。
第５のフォトマスクは画素電極を形成するために用いら
れる。フォトマスクの枚数の削減は、ＴＦＴ基板の製造
コストを低減するのに有効である。
ンジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ）が形成されたＴＦＴ基板と、ＴＦＴ基板と対
向配置される対向基板と、両基板間に封止された液晶と
で構成される。チャネル保護膜を備えた逆スタガ型のＴ
ＦＴを有する透過型液晶表示装置のＴＦＴ基板は、一般
に５枚のフォトマスクを用いて製造されている。第１の
フォトマスクはゲートバスラインを形成するために用い
られ、第２のフォトマスクはチャネル保護膜を形成する
ために用いられる。第３のフォトマスクはドレインバス
ライン及びソース／ドレイン電極を形成するために用い
られ、第４のフォトマスクはソース電極上の保護膜を開
口してコンタクトホールを形成するために用いられる。
第５のフォトマスクは画素電極を形成するために用いら
れる。フォトマスクの枚数の削減は、ＴＦＴ基板の製造
コストを低減するのに有効である。
【０００３】５枚のフォトマスクを用いて製造される透
過型液晶表示装置に対し、同構成のＴＦＴを有し、光反
射板を兼ねる画素電極を備えた反射型液晶表示装置のＴ
ＦＴ基板は、ドレインバスライン及びソース／ドレイン
電極と画素電極（反射電極）とが同一の形成材料で同時
に形成されるため、フォトマスクを１枚減らすことがで
きる。また、ドレインバスライン及びソース／ドレイン
電極と画素電極とが同一層に形成されるので、透過型液
晶表示装置では必須のソース／ドレイン電極と画素電極
との間の保護膜は不要となる。
過型液晶表示装置に対し、同構成のＴＦＴを有し、光反
射板を兼ねる画素電極を備えた反射型液晶表示装置のＴ
ＦＴ基板は、ドレインバスライン及びソース／ドレイン
電極と画素電極（反射電極）とが同一の形成材料で同時
に形成されるため、フォトマスクを１枚減らすことがで
きる。また、ドレインバスライン及びソース／ドレイン
電極と画素電極とが同一層に形成されるので、透過型液
晶表示装置では必須のソース／ドレイン電極と画素電極
との間の保護膜は不要となる。
【０００４】
【発明が解決しようとする課題】一般に反射型液晶表示
装置では、ＴＦＴ基板上のドレインバスライン上面と対
向基板の共通電極上面に直接配向膜が形成されている。
両基板を貼り合わせる際に基板間に導電性異物が混入し
てしまうと、導電性異物が配向膜を突き抜けてドレイン
バスライン及び共通電極に直接接触してしまうことがあ
る。こうなると、ドレインバスラインと共通電極とが短
絡してしまう。ドレインバスラインと共通電極との間に
短絡が生じると、当該ドレインバスライン上の画素に階
調電圧が印加されなくなるため線欠陥が生じてしまう。
線欠陥は製品として致命的な欠陥であるため、液晶表示
装置の製造歩留まりが低下する要因になる。
装置では、ＴＦＴ基板上のドレインバスライン上面と対
向基板の共通電極上面に直接配向膜が形成されている。
両基板を貼り合わせる際に基板間に導電性異物が混入し
てしまうと、導電性異物が配向膜を突き抜けてドレイン
バスライン及び共通電極に直接接触してしまうことがあ
る。こうなると、ドレインバスラインと共通電極とが短
絡してしまう。ドレインバスラインと共通電極との間に
短絡が生じると、当該ドレインバスライン上の画素に階
調電圧が印加されなくなるため線欠陥が生じてしまう。
線欠陥は製品として致命的な欠陥であるため、液晶表示
装置の製造歩留まりが低下する要因になる。
【０００５】上記の短絡による線欠陥を防止するために
は、ドレインバスライン上に保護膜を形成すればよい。
しかしながら、ドレインバスライン上に保護膜を形成す
ると、各画素電極上や導通の確保が必要なドレインバス
ライン端子上等の露出すべき領域にも保護膜が形成され
てしまう。このため、新たなフォトマスクを用いて保護
膜をパターニングし、各画素電極上及びドレインバスラ
イン端子上等を開口する必要が生じてしまい、製造工程
が増加するとともに製造コストが増加してしまうという
問題が発生する。
は、ドレインバスライン上に保護膜を形成すればよい。
しかしながら、ドレインバスライン上に保護膜を形成す
ると、各画素電極上や導通の確保が必要なドレインバス
ライン端子上等の露出すべき領域にも保護膜が形成され
てしまう。このため、新たなフォトマスクを用いて保護
膜をパターニングし、各画素電極上及びドレインバスラ
イン端子上等を開口する必要が生じてしまい、製造工程
が増加するとともに製造コストが増加してしまうという
問題が発生する。
【０００６】本発明の目的は、製造工程及び製造コスト
の増加を抑制でき、製造歩留まりが向上する液晶表示装
置用基板及びそれを備えた液晶表示装置及びその製造方
法を提供することにある。
の増加を抑制でき、製造歩留まりが向上する液晶表示装
置用基板及びそれを備えた液晶表示装置及びその製造方
法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、対向して配
置される対向基板とともに液晶を挟持する基板と、前記
基板上に形成された複数のゲートバスラインと、絶縁膜
を介して前記ゲートバスラインに交差して形成された複
数のドレインバスラインと、前記基板上の画素領域毎に
形成された光反射型の画素電極と、前記ゲートバスライ
ン及び前記ドレインバスラインの交差位置近傍に形成さ
れた薄膜トランジスタと、前記ドレインバスライン上に
感光性材料で形成された保護膜とを有することを特徴と
する液晶表示装置用基板によって達成される。
置される対向基板とともに液晶を挟持する基板と、前記
基板上に形成された複数のゲートバスラインと、絶縁膜
を介して前記ゲートバスラインに交差して形成された複
数のドレインバスラインと、前記基板上の画素領域毎に
形成された光反射型の画素電極と、前記ゲートバスライ
ン及び前記ドレインバスラインの交差位置近傍に形成さ
れた薄膜トランジスタと、前記ドレインバスライン上に
感光性材料で形成された保護膜とを有することを特徴と
する液晶表示装置用基板によって達成される。
【０００８】上記本発明の液晶表示装置用基板におい
て、前記画素電極は、前記ドレインバスラインと同一の
形成材料で形成されていることを特徴とする。
て、前記画素電極は、前記ドレインバスラインと同一の
形成材料で形成されていることを特徴とする。
【０００９】また、上記目的は、一対の基板と、前記一
対の基板間に封入された液晶とを有する液晶表示装置で
あって、前記基板の一方に、上記本発明の液晶表示装置
用基板を用いることを特徴とする液晶表示装置によって
達成される。
対の基板間に封入された液晶とを有する液晶表示装置で
あって、前記基板の一方に、上記本発明の液晶表示装置
用基板を用いることを特徴とする液晶表示装置によって
達成される。
【００１０】さらに、上記目的は、ドレインバスライン
と、ドレインバスライン端子と、画素電極とを形成する
ための金属層を基板上に形成する第１の工程と、前記金
属層上に感光性材料を塗布して感光性材料層を形成する
第２の工程と、前記画素電極上及び前記ドレインバスラ
イン端子上の感光性材料層を必要露光量より少ない低露
光量で露光する第３の工程と、前記感光性材料層を現像
して、前記画素電極上及び前記ドレインバスライン端子
上の膜厚が前記ドレインバスライン上の膜厚より薄いエ
ッチングマスクを形成する第４の工程と、前記エッチン
グマスクを用いて前記金属層をエッチングし、前記ドレ
インバスライン、前記ドレインバスライン端子及び前記
画素電極を形成する第５の工程と、アッシング処理によ
り前記画素電極上及び前記ドレインバスライン端子上の
前記エッチングマスクを除去する第６の工程とを有する
ことを特徴とする液晶表示装置用基板の製造方法によっ
て達成される。
と、ドレインバスライン端子と、画素電極とを形成する
ための金属層を基板上に形成する第１の工程と、前記金
属層上に感光性材料を塗布して感光性材料層を形成する
第２の工程と、前記画素電極上及び前記ドレインバスラ
イン端子上の感光性材料層を必要露光量より少ない低露
光量で露光する第３の工程と、前記感光性材料層を現像
して、前記画素電極上及び前記ドレインバスライン端子
上の膜厚が前記ドレインバスライン上の膜厚より薄いエ
ッチングマスクを形成する第４の工程と、前記エッチン
グマスクを用いて前記金属層をエッチングし、前記ドレ
インバスライン、前記ドレインバスライン端子及び前記
画素電極を形成する第５の工程と、アッシング処理によ
り前記画素電極上及び前記ドレインバスライン端子上の
前記エッチングマスクを除去する第６の工程とを有する
ことを特徴とする液晶表示装置用基板の製造方法によっ
て達成される。
【００１１】上記本発明の液晶表示装置用基板の製造方
法において、前記低露光量は前記必要露光量のほぼ半分
であることを特徴とする。
法において、前記低露光量は前記必要露光量のほぼ半分
であることを特徴とする。
【００１２】また、上記本発明の液晶表示装置用基板の
製造方法において、前記第３の工程は、前記画素電極及
び前記ドレインバスライン端子を形成するための描画パ
ターンと前記ドレインバスラインを形成するための描画
パターンとの透過率が異なるフォトマスクを用いること
を特徴とする。
製造方法において、前記第３の工程は、前記画素電極及
び前記ドレインバスライン端子を形成するための描画パ
ターンと前記ドレインバスラインを形成するための描画
パターンとの透過率が異なるフォトマスクを用いること
を特徴とする。
【００１３】さらに、上記目的は、点灯表示検査の際
に、複数のドレインバスラインと対向電極との間の電位
差の絶対値が通常の液晶駆動時より大きくなるように、
前記複数のドレインバスライン及び前記対向電極に同電
圧を印加し、表示画面上に表示される階調傾斜領域に基
づいて欠陥の位置を検出することを特徴とする液晶表示
装置の欠陥位置検出方法によって達成される。
に、複数のドレインバスラインと対向電極との間の電位
差の絶対値が通常の液晶駆動時より大きくなるように、
前記複数のドレインバスライン及び前記対向電極に同電
圧を印加し、表示画面上に表示される階調傾斜領域に基
づいて欠陥の位置を検出することを特徴とする液晶表示
装置の欠陥位置検出方法によって達成される。
【００１４】またさらに、上記目的は、点灯表示検査の
際に、対向電極との間で短絡欠陥が生じているドレイン
バスラインと前記対向電極との間の電位差の絶対値が通
常の液晶駆動時より大きくなるように、前記ドレインバ
スライン及び前記対向電極に電圧を印加し、表示画面上
に表示される階調傾斜領域に基づいて欠陥の位置を検出
することを特徴とする液晶表示装置の欠陥位置検出方法
によって達成される。
際に、対向電極との間で短絡欠陥が生じているドレイン
バスラインと前記対向電極との間の電位差の絶対値が通
常の液晶駆動時より大きくなるように、前記ドレインバ
スライン及び前記対向電極に電圧を印加し、表示画面上
に表示される階調傾斜領域に基づいて欠陥の位置を検出
することを特徴とする液晶表示装置の欠陥位置検出方法
によって達成される。
【００１５】上記本発明の液晶表示装置の欠陥位置検出
方法において、対向基板上の電極との間に短絡欠陥が生
じているドレインバスラインを特定し、前記ドレインバ
スラインを前記ドレインバスラインの一端に接続された
ドレインバスライン駆動回路と表示領域との間で切断
し、前記ドレインバスラインの他端から前記ドレインバ
スラインに電圧を印加することを特徴とする。
方法において、対向基板上の電極との間に短絡欠陥が生
じているドレインバスラインを特定し、前記ドレインバ
スラインを前記ドレインバスラインの一端に接続された
ドレインバスライン駆動回路と表示領域との間で切断
し、前記ドレインバスラインの他端から前記ドレインバ
スラインに電圧を印加することを特徴とする。
【００１６】
【発明の実施の形態】〔第１の実施の形態〕本発明の第
１の実施の形態による液晶表示装置用基板及びそれを備
えた液晶表示装置及びその製造方法について図１乃至図
１１を用いて説明する。図１は、本実施の形態による反
射型液晶表示装置の概略構成を示している。液晶表示装
置は、ＴＦＴ等が形成されたＴＦＴ基板２とカラーフィ
ルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉｌｔｅｒ）等が形成され
た対向基板４とを対向させて貼り合わせ、両基板２、４
間に液晶を封入した構造を有している。
１の実施の形態による液晶表示装置用基板及びそれを備
えた液晶表示装置及びその製造方法について図１乃至図
１１を用いて説明する。図１は、本実施の形態による反
射型液晶表示装置の概略構成を示している。液晶表示装
置は、ＴＦＴ等が形成されたＴＦＴ基板２とカラーフィ
ルタ（ＣＦ；Ｃｏｌｏｒ Ｆｉｌｔｅｒ）等が形成され
た対向基板４とを対向させて貼り合わせ、両基板２、４
間に液晶を封入した構造を有している。
【００１７】図２は、ＴＦＴ基板２上に形成された素子
の等価回路を示している。ＴＦＴ基板２上には、図中左
右方向に延びるゲートバスライン１０が、互いに平行に
複数形成されている。また、不図示の絶縁膜を介してゲ
ートバスライン１０にほぼ直交して図中上下方向に延び
るドレインバスライン１２が、互いに平行に複数形成さ
れている。複数のゲートバスライン１０とドレインバス
ライン１２とで囲まれた各領域が、ＴＦＴ基板２側の画
素領域となる。各画素領域にはＴＦＴ１４と画素電極
（反射電極）１６が形成されている。各ＴＦＴ１４のド
レイン電極は隣接するドレインバスライン１２に接続さ
れ、ゲート電極は隣接するゲートバスライン１０に接続
され、ソース電極は画素電極１６に接続されている。各
画素領域のほぼ中央には、ゲートバスライン１０と平行
に蓄積容量バスライン１８が形成されている。これらの
ＴＦＴ１４や画素電極１６、各バスライン１０、１２、
１８は、フォトリソグラフィ工程で形成され、「成膜→
レジスト塗布→露光→現像→エッチング→レジスト剥
離」という一連の半導体プロセスを繰り返して形成され
る。
の等価回路を示している。ＴＦＴ基板２上には、図中左
右方向に延びるゲートバスライン１０が、互いに平行に
複数形成されている。また、不図示の絶縁膜を介してゲ
ートバスライン１０にほぼ直交して図中上下方向に延び
るドレインバスライン１２が、互いに平行に複数形成さ
れている。複数のゲートバスライン１０とドレインバス
ライン１２とで囲まれた各領域が、ＴＦＴ基板２側の画
素領域となる。各画素領域にはＴＦＴ１４と画素電極
（反射電極）１６が形成されている。各ＴＦＴ１４のド
レイン電極は隣接するドレインバスライン１２に接続さ
れ、ゲート電極は隣接するゲートバスライン１０に接続
され、ソース電極は画素電極１６に接続されている。各
画素領域のほぼ中央には、ゲートバスライン１０と平行
に蓄積容量バスライン１８が形成されている。これらの
ＴＦＴ１４や画素電極１６、各バスライン１０、１２、
１８は、フォトリソグラフィ工程で形成され、「成膜→
レジスト塗布→露光→現像→エッチング→レジスト剥
離」という一連の半導体プロセスを繰り返して形成され
る。
【００１８】一方、図示は省略しているが、対向基板４
上には、対向基板４側の画素領域を画定する遮光膜（Ｂ
Ｍ）が形成されている。また、対向基板４側の各画素領
域には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかのＣ
Ｆ樹脂層が形成されている。
上には、対向基板４側の画素領域を画定する遮光膜（Ｂ
Ｍ）が形成されている。また、対向基板４側の各画素領
域には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかのＣ
Ｆ樹脂層が形成されている。
【００１９】図１に戻り、液晶を封止して対向基板４と
対向配置されたＴＦＴ基板２には、複数のゲートバスラ
イン１０を駆動するドライバＩＣが実装されたゲートバ
スライン駆動回路２０と、複数のドレインバスライン４
を駆動するドライバＩＣが実装されたドレインバスライ
ン駆動回路２２とが設けられている。これらの駆動回路
２０、２２は、制御回路２４から出力された所定の信号
に基づいて、走査信号やデータ信号を所定のゲートバス
ライン１０あるいはドレインバスライン１２に出力する
ようになっている。対向基板４のＣＦ形成面と反対側の
面には、偏光板２６が貼り付けられている。
対向配置されたＴＦＴ基板２には、複数のゲートバスラ
イン１０を駆動するドライバＩＣが実装されたゲートバ
スライン駆動回路２０と、複数のドレインバスライン４
を駆動するドライバＩＣが実装されたドレインバスライ
ン駆動回路２２とが設けられている。これらの駆動回路
２０、２２は、制御回路２４から出力された所定の信号
に基づいて、走査信号やデータ信号を所定のゲートバス
ライン１０あるいはドレインバスライン１２に出力する
ようになっている。対向基板４のＣＦ形成面と反対側の
面には、偏光板２６が貼り付けられている。
【００２０】図３は、本実施の形態による液晶表示装置
用基板の構成を示す図である。図３では、１画素とドレ
インバスライン１２端部に形成されたドレインバスライ
ン端子３０とを示している。図３に示すように、ＴＦＴ
基板２上には、図中左右方向に延びる複数のゲートバス
ライン１０（図３では１本のみ示している）が形成され
ている。また、ＴＦＴ基板２上には、不図示の絶縁膜を
介してゲートバスライン１０にほぼ直交して、図中上下
方向に延びる複数のドレインバスライン１２（図３では
１本のみ示している）が形成されている。ゲートバスラ
イン１０とドレインバスライン１２との交差位置近傍に
ＴＦＴ１４が形成されている。
用基板の構成を示す図である。図３では、１画素とドレ
インバスライン１２端部に形成されたドレインバスライ
ン端子３０とを示している。図３に示すように、ＴＦＴ
基板２上には、図中左右方向に延びる複数のゲートバス
ライン１０（図３では１本のみ示している）が形成され
ている。また、ＴＦＴ基板２上には、不図示の絶縁膜を
介してゲートバスライン１０にほぼ直交して、図中上下
方向に延びる複数のドレインバスライン１２（図３では
１本のみ示している）が形成されている。ゲートバスラ
イン１０とドレインバスライン１２との交差位置近傍に
ＴＦＴ１４が形成されている。
【００２１】ＴＦＴ１４のドレイン電極３４は、隣接す
るドレインバスライン１２から引き出されて、その端部
がゲートバスライン１０上に形成されたチャネル保護膜
３６上の一端辺側に位置するように形成されている。ソ
ース電極３８は、ドレイン電極３４に対向するようにチ
ャネル保護膜３６上の他端辺側に形成されている。この
ような構成においてチャネル保護膜３６直下のゲートバ
スライン１０が当該ＴＦＴ１４のゲート電極として機能
するようになっている。画素領域には、ソース電極３８
に電気的に接続された画素電極１６が形成されている。
また、ＴＦＴ基板２上には、画素領域のほぼ中央を横切
って図中左右方向に延びる複数の蓄積容量バスライン１
８（図３では１本のみ示している）が形成されている。
一方、ドレインバスライン１２の図中上方の端部には、
ドレインバスライン端子３０が形成されている。
るドレインバスライン１２から引き出されて、その端部
がゲートバスライン１０上に形成されたチャネル保護膜
３６上の一端辺側に位置するように形成されている。ソ
ース電極３８は、ドレイン電極３４に対向するようにチ
ャネル保護膜３６上の他端辺側に形成されている。この
ような構成においてチャネル保護膜３６直下のゲートバ
スライン１０が当該ＴＦＴ１４のゲート電極として機能
するようになっている。画素領域には、ソース電極３８
に電気的に接続された画素電極１６が形成されている。
また、ＴＦＴ基板２上には、画素領域のほぼ中央を横切
って図中左右方向に延びる複数の蓄積容量バスライン１
８（図３では１本のみ示している）が形成されている。
一方、ドレインバスライン１２の図中上方の端部には、
ドレインバスライン端子３０が形成されている。
【００２２】図４（ａ）は、図３のＡ−Ａ線で切断した
ＴＦＴ１４近傍の構成を示す断面図である。図４（ｂ）
は、図３のＢ−Ｂ線で切断したドレインバスライン端子
３０近傍の構成を示す断面図である。図４（ａ）に示す
ように、ガラス基板４０上にはゲートバスライン（ゲー
ト電極）１０が形成されている。ゲートバスライン１０
上には、ゲート絶縁膜４２が形成されている。ゲート絶
縁膜４２上には、アモルファスシリコン（ａ−Ｓｉ）層
５０が形成されている。ａ−Ｓｉ層５０上にはチャネル
保護膜３６が形成され、チャネル保護膜３６直下のａ−
Ｓｉ層５０がチャネル領域になっている。チャネル保護
膜３６上にはドレイン電極３４とソース電極３８とが所
定の間隙で対向して形成されている。ドレイン電極３４
上には、ドレイン電極３４をパターニングする際に用い
たレジスト層を残存させて形成した保護膜４８が配置さ
れている。また、ソース電極３８と同一の形成材料で画
素電極１６が形成されている。
ＴＦＴ１４近傍の構成を示す断面図である。図４（ｂ）
は、図３のＢ−Ｂ線で切断したドレインバスライン端子
３０近傍の構成を示す断面図である。図４（ａ）に示す
ように、ガラス基板４０上にはゲートバスライン（ゲー
ト電極）１０が形成されている。ゲートバスライン１０
上には、ゲート絶縁膜４２が形成されている。ゲート絶
縁膜４２上には、アモルファスシリコン（ａ−Ｓｉ）層
５０が形成されている。ａ−Ｓｉ層５０上にはチャネル
保護膜３６が形成され、チャネル保護膜３６直下のａ−
Ｓｉ層５０がチャネル領域になっている。チャネル保護
膜３６上にはドレイン電極３４とソース電極３８とが所
定の間隙で対向して形成されている。ドレイン電極３４
上には、ドレイン電極３４をパターニングする際に用い
たレジスト層を残存させて形成した保護膜４８が配置さ
れている。また、ソース電極３８と同一の形成材料で画
素電極１６が形成されている。
【００２３】図４（ｂ）に示すように、ドレインバスラ
イン端子３０の図中右方の端部やドレインバスライン１
２上には、ドレインバスライン端子３０及びドレインバ
スライン１２をパターニングする際に用いたレジスト層
を残存させて形成した保護膜４８が配置されている。
イン端子３０の図中右方の端部やドレインバスライン１
２上には、ドレインバスライン端子３０及びドレインバ
スライン１２をパターニングする際に用いたレジスト層
を残存させて形成した保護膜４８が配置されている。
【００２４】このように、本実施の形態では、ドレイン
バスライン１２、ドレイン電極３４及びソース電極３８
と画素電極１６とが同一の形成材料で形成された反射型
液晶表示装置のドレインバスライン１２上に、レジスト
層を残存させて形成した保護膜４８が配置されている。
このため、ドレインバスライン１２と共通電極との間の
導電性異物等による短絡が生じ難くなっている。したが
って、液晶表示装置の製造歩留まりが向上する。
バスライン１２、ドレイン電極３４及びソース電極３８
と画素電極１６とが同一の形成材料で形成された反射型
液晶表示装置のドレインバスライン１２上に、レジスト
層を残存させて形成した保護膜４８が配置されている。
このため、ドレインバスライン１２と共通電極との間の
導電性異物等による短絡が生じ難くなっている。したが
って、液晶表示装置の製造歩留まりが向上する。
【００２５】次に、本実施の形態による液晶表示装置用
基板の製造方法について図５乃至図１１を用いて説明す
る。図５乃至図１１は、図３に示すＴＦＴ基板２の製造
工程を示している。図５乃至図１１の（ａ）は、図３の
Ａ−Ａ線で切断したＴＦＴ１４近傍の断面を示してい
る。図５乃至図１１の（ｂ）は、図３のＢ−Ｂ線で切断
したドレインバスライン端子３０近傍の断面を示してい
る。まず、図５（ａ）、（ｂ）に示すように、ガラス基
板４０上の全面に、例えばアルミニウム（Ａｌ）を成膜
して金属層を形成する。次いで、第１のフォトマスクを
用いて金属層をパターニングし、ゲートバスライン１０
（図５（ａ）参照）を形成する。次に、例えばシリコン
窒化膜（ＳｉＮ膜）をプラズマＣＶＤ法により基板全面
に成膜して絶縁膜（ゲート絶縁膜）４２を形成する。次
に、チャネル領域を形成するためのａ−Ｓｉ層５０をプ
ラズマＣＶＤ法により基板全面に成膜する。続いて、チ
ャネル保護膜を形成するためのシリコン窒化膜（ＳｉＮ
膜）５２をプラズマＣＶＤ法により連続して成膜する。
基板の製造方法について図５乃至図１１を用いて説明す
る。図５乃至図１１は、図３に示すＴＦＴ基板２の製造
工程を示している。図５乃至図１１の（ａ）は、図３の
Ａ−Ａ線で切断したＴＦＴ１４近傍の断面を示してい
る。図５乃至図１１の（ｂ）は、図３のＢ−Ｂ線で切断
したドレインバスライン端子３０近傍の断面を示してい
る。まず、図５（ａ）、（ｂ）に示すように、ガラス基
板４０上の全面に、例えばアルミニウム（Ａｌ）を成膜
して金属層を形成する。次いで、第１のフォトマスクを
用いて金属層をパターニングし、ゲートバスライン１０
（図５（ａ）参照）を形成する。次に、例えばシリコン
窒化膜（ＳｉＮ膜）をプラズマＣＶＤ法により基板全面
に成膜して絶縁膜（ゲート絶縁膜）４２を形成する。次
に、チャネル領域を形成するためのａ−Ｓｉ層５０をプ
ラズマＣＶＤ法により基板全面に成膜する。続いて、チ
ャネル保護膜を形成するためのシリコン窒化膜（ＳｉＮ
膜）５２をプラズマＣＶＤ法により連続して成膜する。
【００２６】次に、ゲートバスライン１０をマスクとし
て、ガラス基板４０の図中下方から背面露光を行い、さ
らに第２のフォトマスクを用いた露光を行って、ゲート
バスライン１０上に自己整合的にエッチングマスク（図
示せず）を形成する。次に、当該エッチングマスクを用
いて、ゲートバスライン１０上に形成されたＳｉＮ膜５
２をエッチングし、ＴＦＴ１４形成領域のゲートバスラ
イン１０上にチャネル保護膜３６を形成する（図６
（ａ）、（ｂ）参照）。
て、ガラス基板４０の図中下方から背面露光を行い、さ
らに第２のフォトマスクを用いた露光を行って、ゲート
バスライン１０上に自己整合的にエッチングマスク（図
示せず）を形成する。次に、当該エッチングマスクを用
いて、ゲートバスライン１０上に形成されたＳｉＮ膜５
２をエッチングし、ＴＦＴ１４形成領域のゲートバスラ
イン１０上にチャネル保護膜３６を形成する（図６
（ａ）、（ｂ）参照）。
【００２７】次に、図７（ａ）、（ｂ）に示すように、
オーミックコンタクト層を形成するためのｎ＋ａ−Ｓｉ
層５４をプラズマＣＶＤ法により全面に形成する。次い
で、ドレインバスライン１２、ドレイン電極３４、ソー
ス電極３８及び画素電極１６を形成するための金属層５
６をスパッタリングにより連続成膜する。
オーミックコンタクト層を形成するためのｎ＋ａ−Ｓｉ
層５４をプラズマＣＶＤ法により全面に形成する。次い
で、ドレインバスライン１２、ドレイン電極３４、ソー
ス電極３８及び画素電極１６を形成するための金属層５
６をスパッタリングにより連続成膜する。
【００２８】次に、図８（ａ）、（ｂ）に示すように、
感光性材料であるレジストを全面に塗布してレジスト層
５８を形成する。次に、図９（ａ）、（ｂ）に示すよう
に、第３のフォトマスク６０を用いてレジスト層５８を
露光する。フォトマスク６０上の領域Ｂ、Ｅ、Ｇ（図中
黒で塗りつぶされた領域）は、図４（ａ）、（ｂ）に示
す保護膜４８を形成するための領域である。領域Ｂ、
Ｅ、Ｇには、光（図中矢印で示す）を遮光する描画パタ
ーンが形成されている。フォトマスク６０上の領域Ｄ、
Ｆ（図中のハッチング領域）には、所定の透過率で光を
透過させるグレーマスクの描画パターンが形成されてい
る。領域Ｄ、Ｆの下方のレジスト層５８は、グレーマス
クを透過した光（図中破線の矢印で示す）により、必要
露光量（ＥＰＨ）の例えばほぼ半分の低露光量で露光さ
れるようになっている。このように、フォトマスク６０
は、図４（ａ）、（ｂ）に示す保護膜４８を形成する領
域Ｂ、Ｅ、Ｇの描画パターンと、保護膜４８を形成しな
い領域Ｄ、Ｆの描画パターンとの透過率が異なるように
形成されている。なお、半透過領域Ｄ、Ｆは、グレーマ
スクに代えてスリット状の描画パターンにより透過光量
を調節するようにしてもよい。また、フォトマスク６０
上の領域Ａ、Ｃ、Ｈには描画パターンが形成されず、光
を透過させるようになっている。
感光性材料であるレジストを全面に塗布してレジスト層
５８を形成する。次に、図９（ａ）、（ｂ）に示すよう
に、第３のフォトマスク６０を用いてレジスト層５８を
露光する。フォトマスク６０上の領域Ｂ、Ｅ、Ｇ（図中
黒で塗りつぶされた領域）は、図４（ａ）、（ｂ）に示
す保護膜４８を形成するための領域である。領域Ｂ、
Ｅ、Ｇには、光（図中矢印で示す）を遮光する描画パタ
ーンが形成されている。フォトマスク６０上の領域Ｄ、
Ｆ（図中のハッチング領域）には、所定の透過率で光を
透過させるグレーマスクの描画パターンが形成されてい
る。領域Ｄ、Ｆの下方のレジスト層５８は、グレーマス
クを透過した光（図中破線の矢印で示す）により、必要
露光量（ＥＰＨ）の例えばほぼ半分の低露光量で露光さ
れるようになっている。このように、フォトマスク６０
は、図４（ａ）、（ｂ）に示す保護膜４８を形成する領
域Ｂ、Ｅ、Ｇの描画パターンと、保護膜４８を形成しな
い領域Ｄ、Ｆの描画パターンとの透過率が異なるように
形成されている。なお、半透過領域Ｄ、Ｆは、グレーマ
スクに代えてスリット状の描画パターンにより透過光量
を調節するようにしてもよい。また、フォトマスク６０
上の領域Ａ、Ｃ、Ｈには描画パターンが形成されず、光
を透過させるようになっている。
【００２９】次に、露光したレジスト層５８を現像する
と、図１０（ａ）、（ｂ）に示すように、領域により膜
厚の異なるエッチングマスク６２が得られる。例えば、
ドレインバスライン１２及びドレイン電極３４上のエッ
チングマスク６２の膜厚は２．４μｍであり、ドレイン
バスライン端子３０及び画素電極１６上のエッチングマ
スク６２の膜厚は１．２μｍである。
と、図１０（ａ）、（ｂ）に示すように、領域により膜
厚の異なるエッチングマスク６２が得られる。例えば、
ドレインバスライン１２及びドレイン電極３４上のエッ
チングマスク６２の膜厚は２．４μｍであり、ドレイン
バスライン端子３０及び画素電極１６上のエッチングマ
スク６２の膜厚は１．２μｍである。
【００３０】次に、エッチングマスク６２を用いて金属
層５６、ｎ＋ａ−Ｓｉ層５４及びａ−Ｓｉ層５０をドラ
イエッチングし、図１１（ａ）、（ｂ）に示すように、
ドレインバスライン１２、ドレイン電極３４、ソース電
極３８及び画素電極１６を形成する。このエッチング処
理において、チャネル保護膜３６はエッチングストッパ
として機能し、その下層のａ−Ｓｉ層５０はエッチング
されずに残存する。
層５６、ｎ＋ａ−Ｓｉ層５４及びａ−Ｓｉ層５０をドラ
イエッチングし、図１１（ａ）、（ｂ）に示すように、
ドレインバスライン１２、ドレイン電極３４、ソース電
極３８及び画素電極１６を形成する。このエッチング処
理において、チャネル保護膜３６はエッチングストッパ
として機能し、その下層のａ−Ｓｉ層５０はエッチング
されずに残存する。
【００３１】次に、エッチングマスク６２を剥離せず
に、例えば１４０℃で１０分のオーブン処理を行う。こ
の結果、ドレインバスライン１２及びドレイン電極３４
上のエッチングマスク６２の膜厚は１．５μｍ程度に減
少し、ドレインバスライン端子３０及び画素電極１６上
のエッチングマスク６２の膜厚は０．５μｍ程度に減少
する。
に、例えば１４０℃で１０分のオーブン処理を行う。こ
の結果、ドレインバスライン１２及びドレイン電極３４
上のエッチングマスク６２の膜厚は１．５μｍ程度に減
少し、ドレインバスライン端子３０及び画素電極１６上
のエッチングマスク６２の膜厚は０．５μｍ程度に減少
する。
【００３２】次に、基板全面にアッシング処理を行い、
エッチングマスク６２を０．７μｍの厚さ分だけ除去す
る。こうすることにより、ドレインバスライン１２及び
ドレイン電極３４上には膜厚０．８μｍ程度のエッチン
グマスク６２が残存して保護膜４８として機能し、ドレ
インバスライン端子３０及び画素電極１６上のエッチン
グマスク６２は残渣なく除去される。なお、不図示のゲ
ートバスライン端子上の絶縁膜４２の開口は、第４のフ
ォトマスクを用いて行なわれる。以上の工程を経て、図
４に示すようなＴＦＴ基板２が完成する。この後、対向
基板４と貼り合わせ、両基板２、４間に液晶を封止して
液晶表示装置が完成する。
エッチングマスク６２を０．７μｍの厚さ分だけ除去す
る。こうすることにより、ドレインバスライン１２及び
ドレイン電極３４上には膜厚０．８μｍ程度のエッチン
グマスク６２が残存して保護膜４８として機能し、ドレ
インバスライン端子３０及び画素電極１６上のエッチン
グマスク６２は残渣なく除去される。なお、不図示のゲ
ートバスライン端子上の絶縁膜４２の開口は、第４のフ
ォトマスクを用いて行なわれる。以上の工程を経て、図
４に示すようなＴＦＴ基板２が完成する。この後、対向
基板４と貼り合わせ、両基板２、４間に液晶を封止して
液晶表示装置が完成する。
【００３３】本実施の形態によれば、新たなフォトマス
クを用いずにドレインバスライン１２上の保護膜４８を
形成できる。このため、製造コストの増加を抑制でき、
製造歩留まりが向上する液晶表示装置用基板及びそれを
備えた液晶表示装置及びその製造方法を実現できる。
クを用いずにドレインバスライン１２上の保護膜４８を
形成できる。このため、製造コストの増加を抑制でき、
製造歩留まりが向上する液晶表示装置用基板及びそれを
備えた液晶表示装置及びその製造方法を実現できる。
【００３４】〔第２の実施の形態〕次に、本発明の第２
の実施の形態による液晶表示装置用基板及びそれを備え
た液晶表示装置及びその欠陥位置検出方法について図１
２乃至図１８を用いて説明する。本実施の形態の前提と
して、液晶表示装置の基板間に生じる短絡欠陥と、当該
短絡欠陥等を検出するための従来の点灯表示検査につい
て説明する。図１２は、ドレインバスライン１２の延伸
方向に垂直に切断した液晶表示装置の断面図であり、Ｔ
ＦＴ基板２上のドレインバスライン１２と対向基板４の
共通電極７０との間に導電性異物７２による短絡が生じ
ている状態を示している。図１２に示すように、ＴＦＴ
基板２は、ガラス基板４０上の全面に絶縁膜４２を有し
ている。絶縁膜４２上には複数のドレインバスライン１
２が形成されている。ドレインバスライン１２上の全面
には保護膜６８が形成されている。保護膜６８上には、
画素毎に画素電極１６が形成されている。一方対向基板
４は、ガラス基板４１上の全面に共通電極７０を有して
いる。ＴＦＴ基板２と対向基板４とは対向して貼り合わ
され、両基板２、４間には液晶７４が封止されている。
ドレインバスライン１２と共通電極７０とは、それらの
間に挟まれた導電性を有する異物７２により短絡してい
る。
の実施の形態による液晶表示装置用基板及びそれを備え
た液晶表示装置及びその欠陥位置検出方法について図１
２乃至図１８を用いて説明する。本実施の形態の前提と
して、液晶表示装置の基板間に生じる短絡欠陥と、当該
短絡欠陥等を検出するための従来の点灯表示検査につい
て説明する。図１２は、ドレインバスライン１２の延伸
方向に垂直に切断した液晶表示装置の断面図であり、Ｔ
ＦＴ基板２上のドレインバスライン１２と対向基板４の
共通電極７０との間に導電性異物７２による短絡が生じ
ている状態を示している。図１２に示すように、ＴＦＴ
基板２は、ガラス基板４０上の全面に絶縁膜４２を有し
ている。絶縁膜４２上には複数のドレインバスライン１
２が形成されている。ドレインバスライン１２上の全面
には保護膜６８が形成されている。保護膜６８上には、
画素毎に画素電極１６が形成されている。一方対向基板
４は、ガラス基板４１上の全面に共通電極７０を有して
いる。ＴＦＴ基板２と対向基板４とは対向して貼り合わ
され、両基板２、４間には液晶７４が封止されている。
ドレインバスライン１２と共通電極７０とは、それらの
間に挟まれた導電性を有する異物７２により短絡してい
る。
【００３５】上記の短絡欠陥は、短絡が生じている位置
（アドレス）を特定できれば、その位置の前後でドレイ
ンバスライン１２を切断して短絡が生じている領域を電
気的に分離し、短絡が生じている位置より先のドレイン
バスライン１２に、リペア配線を介して階調電圧を印加
できるようにすることにより修復できる。
（アドレス）を特定できれば、その位置の前後でドレイ
ンバスライン１２を切断して短絡が生じている領域を電
気的に分離し、短絡が生じている位置より先のドレイン
バスライン１２に、リペア配線を介して階調電圧を印加
できるようにすることにより修復できる。
【００３６】図１３は、上記の短絡欠陥が生じているノ
ーマリーブラックモードの液晶表示装置について従来の
点灯表示検査を行った際の表示領域６４を示している。
図１３に示すように、表示領域６４にグレー又は白を表
示させると、短絡が生じているドレインバスライン１２
に接続された画素電極１６には階調電圧が印加されない
ため、表示領域６４中に図中上下方向に延びる黒線６６
が表示される。この黒線６６により、短絡箇所のドレイ
ンバスライン１２側のアドレスは容易に特定できる。な
お、ノーマリーホワイトモードの液晶表示装置では、表
示領域にグレー又は黒を表示させることにより、短絡が
生じているドレインバスライン１２に沿って白線が表示
される。
ーマリーブラックモードの液晶表示装置について従来の
点灯表示検査を行った際の表示領域６４を示している。
図１３に示すように、表示領域６４にグレー又は白を表
示させると、短絡が生じているドレインバスライン１２
に接続された画素電極１６には階調電圧が印加されない
ため、表示領域６４中に図中上下方向に延びる黒線６６
が表示される。この黒線６６により、短絡箇所のドレイ
ンバスライン１２側のアドレスは容易に特定できる。な
お、ノーマリーホワイトモードの液晶表示装置では、表
示領域にグレー又は黒を表示させることにより、短絡が
生じているドレインバスライン１２に沿って白線が表示
される。
【００３７】このように従来の点灯表示検査では、ドレ
インバスライン１２側のアドレスは容易に特定できるも
のの、短絡箇所のゲートバスライン１０側のアドレスを
特定するのは困難である。このため、短絡が生じている
ドレインバスライン１２の端から端までの外観上の異常
を顕微鏡を用いて確認する必要がある。したがって、短
絡が生じている位置の特定に長時間を要し、製造コスト
が増加してしまうという問題が生じている。
インバスライン１２側のアドレスは容易に特定できるも
のの、短絡箇所のゲートバスライン１０側のアドレスを
特定するのは困難である。このため、短絡が生じている
ドレインバスライン１２の端から端までの外観上の異常
を顕微鏡を用いて確認する必要がある。したがって、短
絡が生じている位置の特定に長時間を要し、製造コスト
が増加してしまうという問題が生じている。
【００３８】また、導電性異物７２が極めて小さい場合
や、基板面に垂直方向に見てドレインバスライン１２に
重なっている場合等には、顕微鏡を用いても外観上の異
常を視認することが極めて困難であるため、短絡が生じ
ている位置を特定することができない。したがって、短
絡による線欠陥を修復することができず、製造歩留まり
が低下してしまうという問題が生じる。
や、基板面に垂直方向に見てドレインバスライン１２に
重なっている場合等には、顕微鏡を用いても外観上の異
常を視認することが極めて困難であるため、短絡が生じ
ている位置を特定することができない。したがって、短
絡による線欠陥を修復することができず、製造歩留まり
が低下してしまうという問題が生じる。
【００３９】本実施の形態の目的は、短絡欠陥の位置を
容易かつ確実に検出できる液晶表示装置用基板及びそれ
を備えた液晶表示装置及びその欠陥位置検出方法を提供
することにある。
容易かつ確実に検出できる液晶表示装置用基板及びそれ
を備えた液晶表示装置及びその欠陥位置検出方法を提供
することにある。
【００４０】本実施の形態では、液晶表示装置の点灯表
示検査の際、ドレインバスライン１２と対向電極７０と
の間の電位差の絶対値が通常の液晶駆動時より大きくな
るような電圧を短絡の生じているドレインバスライン１
２に印加することにより、ゲートバスライン１０側の短
絡位置を特定できるようにしている。以下、本実施の形
態による液晶表示装置用基板及びそれを備えた液晶表示
装置及びその欠陥位置検出方法について実施例２−１及
び２−２を用いてより具体的に説明する。
示検査の際、ドレインバスライン１２と対向電極７０と
の間の電位差の絶対値が通常の液晶駆動時より大きくな
るような電圧を短絡の生じているドレインバスライン１
２に印加することにより、ゲートバスライン１０側の短
絡位置を特定できるようにしている。以下、本実施の形
態による液晶表示装置用基板及びそれを備えた液晶表示
装置及びその欠陥位置検出方法について実施例２−１及
び２−２を用いてより具体的に説明する。
【００４１】（実施例２−１）まず、本実施の形態の実
施例２−１による液晶表示装置の欠陥位置検出方法につ
いて図１４及び図１５を用いて説明する。図１４は、本
実施の形態による欠陥位置検出方法に用いる液晶表示装
置を模式的に示している。図１４に示すように、表示領
域６４には、図中左右方向に延びる複数のゲートバスラ
イン１０と図中上下方向に延びる複数のドレインバスラ
イン１２とが、絶縁膜を介して互いにほぼ直交して形成
されている。また、ゲートバスライン１０にほぼ平行に
複数の蓄積容量バスライン１８が形成されている。複数
の蓄積容量バスライン１８は、互いに電気的に接続さ
れ、例えば所定のコモン電圧が印加されるようになって
いる。複数のドレインバスライン１２のうちドレインバ
スライン１２’は、図１２に示す短絡部７６での導電性
異物７２により、対向基板４上の共通電極７０との間に
短絡が生じている。
施例２−１による液晶表示装置の欠陥位置検出方法につ
いて図１４及び図１５を用いて説明する。図１４は、本
実施の形態による欠陥位置検出方法に用いる液晶表示装
置を模式的に示している。図１４に示すように、表示領
域６４には、図中左右方向に延びる複数のゲートバスラ
イン１０と図中上下方向に延びる複数のドレインバスラ
イン１２とが、絶縁膜を介して互いにほぼ直交して形成
されている。また、ゲートバスライン１０にほぼ平行に
複数の蓄積容量バスライン１８が形成されている。複数
の蓄積容量バスライン１８は、互いに電気的に接続さ
れ、例えば所定のコモン電圧が印加されるようになって
いる。複数のドレインバスライン１２のうちドレインバ
スライン１２’は、図１２に示す短絡部７６での導電性
異物７２により、対向基板４上の共通電極７０との間に
短絡が生じている。
【００４２】点灯表示検査の際には、各ゲートバスライ
ン１０に対し、オフ時の電圧レベルが−１０Ｖ、オン時
の電圧レベルが２１Ｖとなるパルス幅１００μｓｅｃの
ゲートパルスを６０Ｈｚの繰り返し周波数で同時に印加
する。また、各ドレインバスライン１２を図中上方で電
気的に接続し、ドレインバスライン１２と対向電極７０
との間の電位差の絶対値が通常の液晶駆動時の電圧（±
５Ｖ）より大きくなるような電圧（例えば−７０Ｖ）を
各ドレインバスライン１２に印加する。共通電極７０及
び蓄積容量バスライン１８には、０Ｖの電圧を印加す
る。
ン１０に対し、オフ時の電圧レベルが−１０Ｖ、オン時
の電圧レベルが２１Ｖとなるパルス幅１００μｓｅｃの
ゲートパルスを６０Ｈｚの繰り返し周波数で同時に印加
する。また、各ドレインバスライン１２を図中上方で電
気的に接続し、ドレインバスライン１２と対向電極７０
との間の電位差の絶対値が通常の液晶駆動時の電圧（±
５Ｖ）より大きくなるような電圧（例えば−７０Ｖ）を
各ドレインバスライン１２に印加する。共通電極７０及
び蓄積容量バスライン１８には、０Ｖの電圧を印加す
る。
【００４３】短絡欠陥のあるドレインバスライン１２’
の電位は、電圧印加側から短絡部７６に近づくに従い対
向基板４の共通電極７０の電位に近づいて、短絡部７６
で共通電極７０とほぼ同電位になる。そして、電圧印加
側に対して短絡部７６よりも遠くなる側（図中下方）の
ドレインバスライン１２’は、共通電極７０とほぼ同電
位（０Ｖ）になる。
の電位は、電圧印加側から短絡部７６に近づくに従い対
向基板４の共通電極７０の電位に近づいて、短絡部７６
で共通電極７０とほぼ同電位になる。そして、電圧印加
側に対して短絡部７６よりも遠くなる側（図中下方）の
ドレインバスライン１２’は、共通電極７０とほぼ同電
位（０Ｖ）になる。
【００４４】ゲートパルスが印加されてＴＦＴ１４がオ
ン状態になると、短絡欠陥のあるドレインバスライン１
２’上の各画素の画素電極１６には、上記のゲートバス
ライン１２’上の電圧がそれぞれ書き込まれる。各画素
の液晶は、各画素電極１６と共通電極７０との電位差に
より駆動されるため、図１５に示すような輝度分布を有
する線欠陥が視認されるようになる。
ン状態になると、短絡欠陥のあるドレインバスライン１
２’上の各画素の画素電極１６には、上記のゲートバス
ライン１２’上の電圧がそれぞれ書き込まれる。各画素
の液晶は、各画素電極１６と共通電極７０との電位差に
より駆動されるため、図１５に示すような輝度分布を有
する線欠陥が視認されるようになる。
【００４５】図１５は、上記の方法でノーマリーブラッ
クモードの液晶表示装置の点灯表示検査を行った際の表
示領域６４を示している。図１５に示すように、白を表
示する表示領域６４の図中下方にのみ黒線６７が表示さ
れている。黒線６７先端と白色領域との間には、図中上
方に向かって黒から白へ階調が徐々に変化している階調
傾斜領域（輝度傾斜領域）８２が形成されている。
クモードの液晶表示装置の点灯表示検査を行った際の表
示領域６４を示している。図１５に示すように、白を表
示する表示領域６４の図中下方にのみ黒線６７が表示さ
れている。黒線６７先端と白色領域との間には、図中上
方に向かって黒から白へ階調が徐々に変化している階調
傾斜領域（輝度傾斜領域）８２が形成されている。
【００４６】輝度傾斜領域８２は、ドレインバスライン
１２’上の各位置での電位が、電圧印加側から短絡部７
６に近づくに従い対向基板４の共通電極７０の電位に近
づき、短絡部７６で共通電極７０とほぼ同電位になるの
に対応して形成される。従って、輝度傾斜領域８２近傍
を顕微鏡等で観察することにより短絡部７６を容易に見
つけることができるようになる。例えば対角１５インチ
程度の表示画面を有する液晶表示装置では、短絡部７６
の位置を２ｃｍ以下の範囲に限定できる。この後、顕微
鏡等を用いてドレインバスライン１２’の輝度傾斜領域
８２近傍の外観上の異常を確認し、短絡部７６の位置を
特定する。なお、共通電極７０をフローティングにする
か、あるいは抵抗を介してコモン電位に接続し、共通電
極７０に流れる電流を減少させるようにすれば、ドレイ
ンバスライン１２’の電位勾配を起こり易くして短絡部
７６の位置をより限定できるようになる。
１２’上の各位置での電位が、電圧印加側から短絡部７
６に近づくに従い対向基板４の共通電極７０の電位に近
づき、短絡部７６で共通電極７０とほぼ同電位になるの
に対応して形成される。従って、輝度傾斜領域８２近傍
を顕微鏡等で観察することにより短絡部７６を容易に見
つけることができるようになる。例えば対角１５インチ
程度の表示画面を有する液晶表示装置では、短絡部７６
の位置を２ｃｍ以下の範囲に限定できる。この後、顕微
鏡等を用いてドレインバスライン１２’の輝度傾斜領域
８２近傍の外観上の異常を確認し、短絡部７６の位置を
特定する。なお、共通電極７０をフローティングにする
か、あるいは抵抗を介してコモン電位に接続し、共通電
極７０に流れる電流を減少させるようにすれば、ドレイ
ンバスライン１２’の電位勾配を起こり易くして短絡部
７６の位置をより限定できるようになる。
【００４７】本実施例によれば、短絡部７６のゲートバ
スライン１０側のアドレスを狭い範囲に限定できるた
め、顕微鏡等を用いた短絡部７６の位置の特定が容易に
なる。このように、欠陥位置検出工程の簡略化により短
絡部７６の位置の特定が短時間でできるので、製造コス
トの増加を抑制できるとともに、製造歩留まりが向上す
る。
スライン１０側のアドレスを狭い範囲に限定できるた
め、顕微鏡等を用いた短絡部７６の位置の特定が容易に
なる。このように、欠陥位置検出工程の簡略化により短
絡部７６の位置の特定が短時間でできるので、製造コス
トの増加を抑制できるとともに、製造歩留まりが向上す
る。
【００４８】また、本実施例によれば、通常の液晶駆動
時よりも絶対値の大きい電圧を全てのドレインバスライ
ン１２、１２’に印加しているため、ドレインバスライ
ン１２’上のＴＦＴ１４の閾値等が他のＴＦＴ１４と比
較して相対的に変動することがない。
時よりも絶対値の大きい電圧を全てのドレインバスライ
ン１２、１２’に印加しているため、ドレインバスライ
ン１２’上のＴＦＴ１４の閾値等が他のＴＦＴ１４と比
較して相対的に変動することがない。
【００４９】（実施例２−２）次に、本実施の形態の実
施例２−２による液晶表示装置用基板及びそれを備えた
液晶表示装置及びその欠陥位置検出方法について図１６
乃至図１８を用いて説明する。図１６は、本実施の形態
による欠陥位置検出方法に用いる液晶表示装置を模式的
に示している。なお、図１４に示した実施例１−１の液
晶表示装置と同一の機能作用を有する構成要素について
は、同一の符号を付してその説明を省略する。複数のゲ
ートバスライン１０の図中左端は、ゲートバスライン駆
動回路８４に接続されている。複数のドレインバスライ
ン１２の図中上端は、複数（図１６では２つ）のドレイ
ンバスライン駆動回路８６に接続されている。
施例２−２による液晶表示装置用基板及びそれを備えた
液晶表示装置及びその欠陥位置検出方法について図１６
乃至図１８を用いて説明する。図１６は、本実施の形態
による欠陥位置検出方法に用いる液晶表示装置を模式的
に示している。なお、図１４に示した実施例１−１の液
晶表示装置と同一の機能作用を有する構成要素について
は、同一の符号を付してその説明を省略する。複数のゲ
ートバスライン１０の図中左端は、ゲートバスライン駆
動回路８４に接続されている。複数のドレインバスライ
ン１２の図中上端は、複数（図１６では２つ）のドレイ
ンバスライン駆動回路８６に接続されている。
【００５０】また、各ドレインバスライン１２の両端
は、表示領域６４を迂回するように周辺回路基板８７、
８８を経由して配線されたリペア配線７８ａ、７８ｂ
と、不図示の絶縁膜を介して交差している。リペア配線
７８ａとリペア配線７８ｂとは、周辺回路基板８８上に
設けられたスイッチ９４を介して接続されている。図示
において、スイッチ９４の接点は開かれている。各ドレ
インバスライン１２とリペア配線７８との交差位置と表
示領域６４との間には、基板面に垂直方向に見て、例え
ば「コ」の字状にドレインバスライン１２を迂回するド
レインバスラインバイパス配線８０が形成されている。
ドレインバスラインバイパス配線８０の両端は、絶縁膜
を介してドレインバスライン１２に交差している。複数
の蓄積容量バスライン１８は、互いに電気的に接続さ
れ、コモン端子９０に接続されている。
は、表示領域６４を迂回するように周辺回路基板８７、
８８を経由して配線されたリペア配線７８ａ、７８ｂ
と、不図示の絶縁膜を介して交差している。リペア配線
７８ａとリペア配線７８ｂとは、周辺回路基板８８上に
設けられたスイッチ９４を介して接続されている。図示
において、スイッチ９４の接点は開かれている。各ドレ
インバスライン１２とリペア配線７８との交差位置と表
示領域６４との間には、基板面に垂直方向に見て、例え
ば「コ」の字状にドレインバスライン１２を迂回するド
レインバスラインバイパス配線８０が形成されている。
ドレインバスラインバイパス配線８０の両端は、絶縁膜
を介してドレインバスライン１２に交差している。複数
の蓄積容量バスライン１８は、互いに電気的に接続さ
れ、コモン端子９０に接続されている。
【００５１】次に、本実施の形態による液晶表示装置の
欠陥位置検出方法について図１７及び図１８を用いて説
明する。図１７（ａ）は、短絡の生じているドレインバ
スライン１２’とドレインバスラインバイパス配線８０
及びリペア配線７８との交差位置近傍の構成を示してい
る。図１７（ｂ）は、ドレインバスライン１２’の短絡
部７６近傍の構成を示している。図１７（ｃ）は、ドレ
インバスライン１２’とリペア配線７８との交差位置近
傍の構成を示している。
欠陥位置検出方法について図１７及び図１８を用いて説
明する。図１７（ａ）は、短絡の生じているドレインバ
スライン１２’とドレインバスラインバイパス配線８０
及びリペア配線７８との交差位置近傍の構成を示してい
る。図１７（ｂ）は、ドレインバスライン１２’の短絡
部７６近傍の構成を示している。図１７（ｃ）は、ドレ
インバスライン１２’とリペア配線７８との交差位置近
傍の構成を示している。
【００５２】まず、図１３に示す従来の点灯表示検査に
より、短絡が生じているドレインバスライン１２’を特
定する。次に、図１７（ａ）に示すように、ドレインバ
スライン１２’の切断部１０７をレーザ光により切断
し、表示領域６４側のドレインバスライン１２’とドレ
インバスライン駆動回路８６とを電気的に分離する。ま
た、図１７（ｃ）に示すように、接続部１０８にレーザ
光を照射して、ドレインバスライン１２’とリペア配線
７８ｂとを電気的に接続する。
より、短絡が生じているドレインバスライン１２’を特
定する。次に、図１７（ａ）に示すように、ドレインバ
スライン１２’の切断部１０７をレーザ光により切断
し、表示領域６４側のドレインバスライン１２’とドレ
インバスライン駆動回路８６とを電気的に分離する。ま
た、図１７（ｃ）に示すように、接続部１０８にレーザ
光を照射して、ドレインバスライン１２’とリペア配線
７８ｂとを電気的に接続する。
【００５３】次に、再度点灯表示検査を行う。この点灯
表示検査では、各ゲートバスライン１０に対し、オフ時
の電圧レベルが−１０Ｖ、オン時の電圧レベルが２１Ｖ
となるパルス幅１００μｓｅｃのゲートパルスを６０Ｈ
ｚの繰り返し周波数で同時に印加する。また、各ドレイ
ンバスライン１２に±６Ｖの階調電圧を印加する。共通
電極７０及び蓄積容量バスライン１８には、０Ｖの電圧
を印加する。リペア配線７８ｂには、不図示の電圧源か
ら例えば−７０Ｖの電圧を１秒間印加する。すなわち、
短絡が生じているドレインバスライン１２’には±６Ｖ
の階調電圧は印加されず、−７０Ｖの電圧が印加され
る。ドレインバスライン１２’に印加する電圧値及び印
加時間は、ＴＦＴ１４のオン状態での電流不足やオフ状
態でのリーク電流増大による表示不良が起こらないよう
に定める。
表示検査では、各ゲートバスライン１０に対し、オフ時
の電圧レベルが−１０Ｖ、オン時の電圧レベルが２１Ｖ
となるパルス幅１００μｓｅｃのゲートパルスを６０Ｈ
ｚの繰り返し周波数で同時に印加する。また、各ドレイ
ンバスライン１２に±６Ｖの階調電圧を印加する。共通
電極７０及び蓄積容量バスライン１８には、０Ｖの電圧
を印加する。リペア配線７８ｂには、不図示の電圧源か
ら例えば−７０Ｖの電圧を１秒間印加する。すなわち、
短絡が生じているドレインバスライン１２’には±６Ｖ
の階調電圧は印加されず、−７０Ｖの電圧が印加され
る。ドレインバスライン１２’に印加する電圧値及び印
加時間は、ＴＦＴ１４のオン状態での電流不足やオフ状
態でのリーク電流増大による表示不良が起こらないよう
に定める。
【００５４】図１８は、上記の方法でノーマリーブラッ
クモードの液晶表示装置の点灯表示検査を行った際の表
示領域６４を示している。図１８に示すように、白を表
示する表示領域６４の図中上方にのみ黒線６９が表示さ
れている。黒線６９先端と白色領域との間には、図中下
方に向かって黒から白へ階調が徐々に変化している輝度
傾斜領域８３が形成されている。
クモードの液晶表示装置の点灯表示検査を行った際の表
示領域６４を示している。図１８に示すように、白を表
示する表示領域６４の図中上方にのみ黒線６９が表示さ
れている。黒線６９先端と白色領域との間には、図中下
方に向かって黒から白へ階調が徐々に変化している輝度
傾斜領域８３が形成されている。
【００５５】次に、実施例２−１と同様に顕微鏡等を用
いてドレインバスライン１２’の輝度傾斜領域８３近傍
のみの外観上の異常を確認し、短絡部７６の位置を特定
する。
いてドレインバスライン１２’の輝度傾斜領域８３近傍
のみの外観上の異常を確認し、短絡部７６の位置を特定
する。
【００５６】本実施例によれば、実施例２−１と同様
に、ドレインバスライン１２’と共通電極７０とが短絡
している短絡部７６のゲートバスライン側のアドレスを
狭い範囲に限定できるため、顕微鏡等を用いた短絡部７
６の位置の特定が容易になる。このように、欠陥位置検
出工程の簡略化により短絡部７６の位置の特定が短時間
でできるので、製造コストの増加を抑制できるととも
に、製造歩留まりが向上する。
に、ドレインバスライン１２’と共通電極７０とが短絡
している短絡部７６のゲートバスライン側のアドレスを
狭い範囲に限定できるため、顕微鏡等を用いた短絡部７
６の位置の特定が容易になる。このように、欠陥位置検
出工程の簡略化により短絡部７６の位置の特定が短時間
でできるので、製造コストの増加を抑制できるととも
に、製造歩留まりが向上する。
【００５７】次に、短絡部７６での短絡による線欠陥を
修復する方法を説明する。まず、図１７（ｂ）に示すよ
うに、本実施例により位置が特定された短絡部７６の前
後の切断部１０２、１０３をレーザ光により切断する。
これにより、ドレインバスライン１２’と短絡部７６と
が電気的に分離される。次に、図１７（ａ）に示すよう
に、接続部１０５、１０６にレーザ光を照射して、ドレ
インバスライン１２’とドレインバスラインバイパス配
線８０の両端部とを電気的に接続する。これにより、切
断部１０７で切断されたドレインバスライン１２’は修
復される。また、接続部１０４にレーザ光を照射して、
ドレインバスライン１２’とリペア配線７８ａとを電気
的に接続する。次に、周辺回路基板８８上のスイッチ９
４の接点を閉じて、リペア配線７８ａ、７８ｂを電気的
に接続する。これにより、ドレインバスライン１２’に
印加される階調電圧は、リペア配線７８ａ、７８ｂを介
して、切断部１０２、１０３より図中下方に印加される
ようになる。以上の手順により、短絡部７６での短絡に
よる線欠陥が修復できる。
修復する方法を説明する。まず、図１７（ｂ）に示すよ
うに、本実施例により位置が特定された短絡部７６の前
後の切断部１０２、１０３をレーザ光により切断する。
これにより、ドレインバスライン１２’と短絡部７６と
が電気的に分離される。次に、図１７（ａ）に示すよう
に、接続部１０５、１０６にレーザ光を照射して、ドレ
インバスライン１２’とドレインバスラインバイパス配
線８０の両端部とを電気的に接続する。これにより、切
断部１０７で切断されたドレインバスライン１２’は修
復される。また、接続部１０４にレーザ光を照射して、
ドレインバスライン１２’とリペア配線７８ａとを電気
的に接続する。次に、周辺回路基板８８上のスイッチ９
４の接点を閉じて、リペア配線７８ａ、７８ｂを電気的
に接続する。これにより、ドレインバスライン１２’に
印加される階調電圧は、リペア配線７８ａ、７８ｂを介
して、切断部１０２、１０３より図中下方に印加される
ようになる。以上の手順により、短絡部７６での短絡に
よる線欠陥が修復できる。
【００５８】ここで、ドレインバスライン１２’上のＴ
ＦＴ１４の特性が、他のドレインバスライン１２上のＴ
ＦＴ１４と比較して相対的に変動していれば、点灯表示
検査の際に印加した電圧と逆の極性の電圧をドレインバ
スライン１２’と共通電極７０との間に印加してＴＦＴ
１４の特性を戻すようにすることもできる。また、ＴＦ
Ｔ１４の特性を戻すために、パネルを５０℃以上に加熱
したり、ゲートバスライン１８に連続的なパルス電圧を
印加したりするようにしてもよい。
ＦＴ１４の特性が、他のドレインバスライン１２上のＴ
ＦＴ１４と比較して相対的に変動していれば、点灯表示
検査の際に印加した電圧と逆の極性の電圧をドレインバ
スライン１２’と共通電極７０との間に印加してＴＦＴ
１４の特性を戻すようにすることもできる。また、ＴＦ
Ｔ１４の特性を戻すために、パネルを５０℃以上に加熱
したり、ゲートバスライン１８に連続的なパルス電圧を
印加したりするようにしてもよい。
【００５９】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記第１の実施の形態で
は、感光性材料としてレジストを用いているが、本発明
はこれに限らず、感光性ポリイミド等を用いることもで
きる。
変形が可能である。例えば、上記第１の実施の形態で
は、感光性材料としてレジストを用いているが、本発明
はこれに限らず、感光性ポリイミド等を用いることもで
きる。
【００６０】また、上記第１の実施の形態では、グレー
マスク等を用いた露光により膜厚の異なるエッチングマ
スク６２を形成しているが、本発明はこれに限らず、多
重露光により膜厚の異なるエッチングマスク６２を形成
するようにしてもよい。
マスク等を用いた露光により膜厚の異なるエッチングマ
スク６２を形成しているが、本発明はこれに限らず、多
重露光により膜厚の異なるエッチングマスク６２を形成
するようにしてもよい。
【００６１】
【発明の効果】以上の通り、本発明によれば、製造コス
ト及び製造コストの増加を抑制でき、製造歩留まりが向
上する液晶表示装置用基板及びそれを備えた液晶表示装
置及びその製造方法を実現できる。
ト及び製造コストの増加を抑制でき、製造歩留まりが向
上する液晶表示装置用基板及びそれを備えた液晶表示装
置及びその製造方法を実現できる。
【図１】本発明の第１の実施の形態による液晶表示装置
の構成を示す図である。
の構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置
用基板の等価回路を示す図である。
用基板の等価回路を示す図である。
【図３】本発明の第１の実施の形態による液晶表示装置
用基板の構成を示す図である。
用基板の構成を示す図である。
【図４】本発明の第１の実施の形態による液晶表示装置
用基板の構成を示す断面図である。
用基板の構成を示す断面図である。
【図５】本発明の第１の実施の形態による液晶表示装置
用基板の製造方法を示す工程断面図である。
用基板の製造方法を示す工程断面図である。
【図６】本発明の第１の実施の形態による液晶表示装置
用基板の製造方法を示す工程断面図である。
用基板の製造方法を示す工程断面図である。
【図７】本発明の第１の実施の形態による液晶表示装置
用基板の製造方法を示す工程断面図である。
用基板の製造方法を示す工程断面図である。
【図８】本発明の第１の実施の形態による液晶表示装置
用基板の製造方法を示す工程断面図である。
用基板の製造方法を示す工程断面図である。
【図９】本発明の第１の実施の形態による液晶表示装置
用基板の製造方法を示す工程断面図である。
用基板の製造方法を示す工程断面図である。
【図１０】本発明の第１の実施の形態による液晶表示装
置用基板の製造方法を示す工程断面図である。
置用基板の製造方法を示す工程断面図である。
【図１１】本発明の第１の実施の形態による液晶表示装
置用基板の製造方法を示す工程断面図である。
置用基板の製造方法を示す工程断面図である。
【図１２】本発明の第２の実施の形態の前提となる従来
の液晶表示装置に異物による短絡が生じている状態を示
す断面図である。
の液晶表示装置に異物による短絡が生じている状態を示
す断面図である。
【図１３】本発明の第２の実施の形態の前提となる従来
の点灯表示検査を行った際の表示画面を示す図である。
の点灯表示検査を行った際の表示画面を示す図である。
【図１４】本発明の第２の実施の形態の実施例２−１に
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
【図１５】本発明の第２の実施の形態の実施例２−１に
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
【図１６】本発明の第２の実施の形態の実施例２−２に
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
【図１７】本発明の第２の実施の形態の実施例２−２に
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
【図１８】本発明の第２の実施の形態の実施例２−２に
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
よる液晶表示装置の欠陥位置検出方法を説明する図であ
る。
２ ＴＦＴ基板
４ 対向基板
１０ ゲートバスライン
１２ ドレインバスライン
１４ ＴＦＴ
１６ 画素電極
１８ 蓄積容量バスライン
２０、８４ ゲートバスライン駆動回路
２２、８６ ドレインバスライン駆動回路
２４ 制御回路
２６ 偏光板
３０ ドレインバスライン端子
３４ ドレイン電極
３６ チャネル保護膜
３８ ソース電極
４０、４１ ガラス基板
４２ ゲート絶縁膜
４４ 動作半導体層
４８ 保護膜
５０ ａ−Ｓｉ層
５２ ＳｉＮ膜
５４ ｎ＋ａ−Ｓｉ層
５６ 金属層
５８ レジスト層
６０ 第４のフォトマスク
６２ エッチングマスク
６４ 表示領域
６６、６７、６９ 黒線
６８ 保護膜
７０ 共通電極
７２ 異物
７４ 液晶
７６ 短絡部
７８ リペア配線
８０ ドレインバスラインバイパス配線
８２、８３ 輝度傾斜領域
８７、８８ 周辺回路基板
９０ コモン端子
９４ スイッチ
１０２、１０３、１０７ 切断部
１０４、１０５、１０６、１０８ 接続部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ ５Ｇ４３５
9/35 9/35
Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ
(72)発明者 鎌田 豪
鳥取県米子市石州府字大塚ノ弐650番地
株式会社米子富士通内
(72)発明者 間島 庭司
鳥取県米子市石州府字大塚ノ弐650番地
株式会社米子富士通内
Ｆターム(参考） 2H088 FA13 HA06 HA08 HA12 HA18
HA21 MA20
2H091 FA02Y FA08X FA08Z FA14Z
FB04 GA11 GA13 GA16 LA12
2H092 JA24 JA37 JA41 MA08 MA12
MA17 MA30 NA16 NA27 NA29
PA06 PA08 PA11 PA12
5C094 AA41 AA42 AA43 AA44 BA03
BA43 EA04 EA07 GB10
5F110 AA16 AA24 AA27 BB01 CC07
DD02 EE03 FF03 FF30 GG02
GG15 GG45 HK02 HK09 HK16
HK21 HK33 HK35 HM19 NN02
NN12 NN16 NN24 NN27 NN35
NN72 QQ02 QQ09 QQ12
5G435 AA17 AA19 BB12 CC09 KK05
KK09 KK10
Claims (9)
- 【請求項１】対向して配置される対向基板とともに液晶
を挟持する基板と、 前記基板上に形成された複数のゲートバスラインと、 絶縁膜を介して前記ゲートバスラインに交差して形成さ
れた複数のドレインバスラインと、 前記基板上の画素領域毎に形成された光反射型の画素電
極と、 前記ゲートバスライン及び前記ドレインバスラインの交
差位置近傍に形成された薄膜トランジスタと、 前記ドレインバスライン上に感光性材料で形成された保
護膜とを有することを特徴とする液晶表示装置用基板。 - 【請求項２】請求項１記載の液晶表示装置用基板におい
て、 前記画素電極は、前記ドレインバスラインと同一の形成
材料で形成されていることを特徴とする液晶表示装置用
基板。 - 【請求項３】一対の基板と、前記一対の基板間に封入さ
れた液晶とを有する液晶表示装置であって、 前記基板の一方は、請求項１又は２に記載の液晶表示装
置用基板が用いられていることを特徴とする液晶表示装
置。 - 【請求項４】ドレインバスラインと、ドレインバスライ
ン端子と、画素電極とを形成するための金属層を基板上
に形成する第１の工程と、 前記金属層上に感光性材料を塗布して感光性材料層を形
成する第２の工程と、 前記画素電極上及び前記ドレインバスライン端子上の感
光性材料層を必要露光量より少ない低露光量で露光する
第３の工程と、 前記感光性材料層を現像して、前記画素電極上及び前記
ドレインバスライン端子上の膜厚が前記ドレインバスラ
イン上の膜厚より薄いエッチングマスクを形成する第４
の工程と、 前記エッチングマスクを用いて前記金属層をエッチング
し、前記ドレインバスライン、前記ドレインバスライン
端子及び前記画素電極を形成する第５の工程と、 アッシング処理により前記画素電極上及び前記ドレイン
バスライン端子上の前記エッチングマスクを除去する第
６の工程とを有することを特徴とする液晶表示装置用基
板の製造方法。 - 【請求項５】請求項４記載の液晶表示装置用基板の製造
方法において、 前記低露光量は、前記必要露光量のほぼ半分であること
を特徴とする液晶表示装置用基板の製造方法。 - 【請求項６】請求項４又は５記載の液晶表示装置用基板
の製造方法において、 前記第３の工程は、前記画素電極及び前記ドレインバス
ライン端子を形成するための描画パターンと前記ドレイ
ンバスラインを形成するための描画パターンとの透過率
が異なるフォトマスクを用いることを特徴とする液晶表
示装置用基板の製造方法。 - 【請求項７】点灯表示検査の際に、複数のドレインバス
ラインと対向電極との間の電位差の絶対値が通常の液晶
駆動時より大きくなるように、前記複数のドレインバス
ライン及び前記対向電極に同電圧を印加し、 表示画面上に表示される階調傾斜領域に基づいて欠陥の
位置を検出することを特徴とする液晶表示装置の欠陥位
置検出方法。 - 【請求項８】点灯表示検査の際に、対向電極との間で短
絡欠陥が生じているドレインバスラインと前記対向電極
との間の電位差の絶対値が通常の液晶駆動時より大きく
なるように、前記ドレインバスライン及び前記対向電極
に電圧を印加し、 表示画面上に表示される階調傾斜領域に基づいて欠陥の
位置を検出することを特徴とする液晶表示装置の欠陥位
置検出方法。 - 【請求項９】請求項８記載の液晶表示装置の欠陥位置検
出方法において、 対向基板上の電極との間に短絡欠陥が生じているドレイ
ンバスラインを特定し、 前記ドレインバスラインを前記ドレインバスラインの一
端に接続されたドレインバスライン駆動回路と表示領域
との間で切断し、 前記ドレインバスラインの他端から前記ドレインバスラ
インに電圧を印加することを特徴とする液晶表示装置の
欠陥位置検出方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002000150A JP2003202593A (ja) | 2002-01-04 | 2002-01-04 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
| US10/335,963 US6873388B2 (en) | 2002-01-04 | 2003-01-02 | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same |
| US11/065,834 US7133113B2 (en) | 2002-01-04 | 2005-02-25 | Method of manufacturing a LCD using a photoresist with varying thickness |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002000150A JP2003202593A (ja) | 2002-01-04 | 2002-01-04 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003202593A true JP2003202593A (ja) | 2003-07-18 |
Family
ID=27640631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002000150A Pending JP2003202593A (ja) | 2002-01-04 | 2002-01-04 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6873388B2 (ja) |
| JP (1) | JP2003202593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008046292A (ja) * | 2006-08-14 | 2008-02-28 | Bridgestone Corp | 情報表示用パネルの製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7297979B2 (en) * | 2003-12-18 | 2007-11-20 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display |
| JP2006084860A (ja) * | 2004-09-16 | 2006-03-30 | Sharp Corp | 液晶表示装置の駆動方法及び液晶表示装置 |
| TWI312421B (en) * | 2007-01-03 | 2009-07-21 | Au Optronics Corporatio | A display panel and a short detection apparatus thereof |
| KR101579853B1 (ko) * | 2009-03-23 | 2015-12-24 | 삼성디스플레이 주식회사 | 정전기 방지 패턴을 가지는 표시 패널 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2600371B2 (ja) | 1989-05-08 | 1997-04-16 | 松下電器産業株式会社 | アクティブマトリクスアレー及びその製造方法並びに液晶表示装置及びその製造方法 |
| DE69220643T2 (de) * | 1991-09-10 | 1998-01-22 | Sharp Kk | Flüssigkristall-Anzeigegerät vom Reflexionstyp und Verfahren zu dessen Herstellung |
| JP3172840B2 (ja) * | 1992-01-28 | 2001-06-04 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法および液晶表示装置 |
| JPH05241190A (ja) | 1992-02-26 | 1993-09-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP3133140B2 (ja) * | 1992-04-01 | 2001-02-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3156400B2 (ja) * | 1992-11-09 | 2001-04-16 | 富士通株式会社 | 反射型液晶表示デバイス |
| KR0173692B1 (ko) * | 1993-10-06 | 1999-03-20 | 모리시타 요이찌 | 박막트랜지스터의 제조방법 |
| JPH09127516A (ja) | 1995-11-06 | 1997-05-16 | Sharp Corp | 液晶表示素子の製造方法 |
| US6191836B1 (en) * | 1996-11-07 | 2001-02-20 | Lg Philips Lcd, Co., Ltd. | Method for fabricating a liquid crystal cell |
| JP4215905B2 (ja) | 1999-02-15 | 2009-01-28 | シャープ株式会社 | 液晶表示装置 |
| JP3473514B2 (ja) | 1999-07-28 | 2003-12-08 | 日本電気株式会社 | 薄膜トランジスタアレイの製造方法、トランジスタの製造方法及び薄膜トランジスタの製造方法 |
| KR100654159B1 (ko) * | 2000-02-10 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 반사형 액정 표시장치 및 그 제조방법 |
| KR100746140B1 (ko) * | 2000-12-28 | 2007-08-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
2002
- 2002-01-04 JP JP2002000150A patent/JP2003202593A/ja active Pending
-
2003
- 2003-01-02 US US10/335,963 patent/US6873388B2/en not_active Expired - Lifetime
-
2005
- 2005-02-25 US US11/065,834 patent/US7133113B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008046292A (ja) * | 2006-08-14 | 2008-02-28 | Bridgestone Corp | 情報表示用パネルの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7133113B2 (en) | 2006-11-07 |
| US20030156231A1 (en) | 2003-08-21 |
| US20050140865A1 (en) | 2005-06-30 |
| US6873388B2 (en) | 2005-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100947273B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| EP1365277B1 (en) | Electro-optical device and electronic apparatus | |
| JP3312101B2 (ja) | 液晶表示装置 | |
| KR101252087B1 (ko) | 평판표시장치 및 그 제조방법 | |
| US20110278607A1 (en) | Liquid crystal display | |
| KR20050022367A (ko) | 전기 광학 장치 및 전자기기 | |
| JP2003215614A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| US7330222B2 (en) | Display device and method for fabricating the same | |
| JP2002215064A (ja) | 電気光学装置 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| CN100592177C (zh) | 液晶显示器及用于该液晶显示器的面板 | |
| JP4173332B2 (ja) | 表示装置、表示装置の画素修復方法及び表示装置の製造方法 | |
| JP2003202593A (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP4516244B2 (ja) | アクティブマトリクス型液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| US6618100B2 (en) | Liquid crystal device, liquid crystal device manufacturing method and electronic apparatus | |
| CN100381923C (zh) | 液晶显示设备及其制造方法 | |
| KR20080056830A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 | |
| JPH10161154A (ja) | 液晶表示装置およびその製造方法 | |
| JP3462792B2 (ja) | 液晶表示装置 | |
| JP2004264726A (ja) | 表示装置用基板及びそれを備えた表示装置、並びにその欠陥修復方法及びそれを含む製造方法 | |
| JPH09146111A (ja) | 表示装置用アレイ基板及びその製造方法及び液晶表示装置 | |
| KR100840309B1 (ko) | 박막 트랜지스터 기판 및 그의 수리 방법 | |
| JP3532172B2 (ja) | 液晶表示装置 |