JP2003258149A - エリア配置型半導体装置の配線構造 - Google Patents
エリア配置型半導体装置の配線構造Info
- Publication number
- JP2003258149A JP2003258149A JP2002054407A JP2002054407A JP2003258149A JP 2003258149 A JP2003258149 A JP 2003258149A JP 2002054407 A JP2002054407 A JP 2002054407A JP 2002054407 A JP2002054407 A JP 2002054407A JP 2003258149 A JP2003258149 A JP 2003258149A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- wiring
- land
- bumps
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 エリア配置型半導体素子を搭載したプリント
基板の各ランドからの配線の引き出しを容易に行うこと
が可能なエリア配置型半導体装置の配線構造を提供する
こと。 【解決手段】 ＣＳＰ１の実装部に格子状に配列した複
数のバンプ３を形成し、プリント基板２上にバンプ３に
対応して複数のランド４を形成する。格子状に配列され
たランド４において、電流容量を大きくする為に複数の
ランド４を接続する場合、外周側の列に存在するランド
４ａと内周側の列に存在するランド４ａとが接続配線９
ｂにより接続され、１本の配線９ａによりＣＳＰ１の周
囲へ向けて引き出される。これにより、接続配線９ｂが
他のランド４から引き出される配線９と交差する可能性
を低減でき、各ランド４からの配線９の引き出しを容易
に行うことができる。
基板の各ランドからの配線の引き出しを容易に行うこと
が可能なエリア配置型半導体装置の配線構造を提供する
こと。 【解決手段】 ＣＳＰ１の実装部に格子状に配列した複
数のバンプ３を形成し、プリント基板２上にバンプ３に
対応して複数のランド４を形成する。格子状に配列され
たランド４において、電流容量を大きくする為に複数の
ランド４を接続する場合、外周側の列に存在するランド
４ａと内周側の列に存在するランド４ａとが接続配線９
ｂにより接続され、１本の配線９ａによりＣＳＰ１の周
囲へ向けて引き出される。これにより、接続配線９ｂが
他のランド４から引き出される配線９と交差する可能性
を低減でき、各ランド４からの配線９の引き出しを容易
に行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、エリア配置型半導
体装置における配線構造に関するものである。
体装置における配線構造に関するものである。
【０００２】
【従来の技術】従来、エリア配置型半導体素子の実装面
には、複数のバンプが格子状に配列されており、複数のバ
ンプがプリント基板に形成した複数のランドとそれぞれ
接合されることによって、エリア配置型半導体素子がプ
リント基板上に実装される。このとき、複数のバンプ及
び複数のランドは、１対１に対応しており、各１個ずつの
バンプとランドとが、半導体素子とプリント基板の配線
とを接続する電源端子、ＧＮＤ端子、入力・出力端子など
の端子として機能する。
には、複数のバンプが格子状に配列されており、複数のバ
ンプがプリント基板に形成した複数のランドとそれぞれ
接合されることによって、エリア配置型半導体素子がプ
リント基板上に実装される。このとき、複数のバンプ及
び複数のランドは、１対１に対応しており、各１個ずつの
バンプとランドとが、半導体素子とプリント基板の配線
とを接続する電源端子、ＧＮＤ端子、入力・出力端子など
の端子として機能する。
【０００３】プリント基板のランドに接続された配線
は、エリア配置型半導体素子の周囲に引き出される。こ
の場合、格子状に配列された複数のランドの内周列に属
するランドからの引き出しを容易に行う為に、プリント
基板は多層基板として構成され、その内周列に属するラ
ンドは一旦下層に落として、配線を引き出すように構成
される。ただし、格子状に配列されたランドの列の数だ
けの層を設けると、多層基板の層数が増加してしまう為、
１層当たり複数の列に属するランドからの引き出し配線
を形成している。
は、エリア配置型半導体素子の周囲に引き出される。こ
の場合、格子状に配列された複数のランドの内周列に属
するランドからの引き出しを容易に行う為に、プリント
基板は多層基板として構成され、その内周列に属するラ
ンドは一旦下層に落として、配線を引き出すように構成
される。ただし、格子状に配列されたランドの列の数だ
けの層を設けると、多層基板の層数が増加してしまう為、
１層当たり複数の列に属するランドからの引き出し配線
を形成している。
【０００４】
【発明が解決しようとする課題】従来のエリア配置型半
導体素子の各バンプは、上述のように１つのランドが割
り当てられている。しかし、その半導体素子の回路規模
や送信すべき信号の種類によっては、電源端子、ＧＮＤ端
子、出力端子等の端子の電流容量を多くとる必要が生じ
る場合がある。
導体素子の各バンプは、上述のように１つのランドが割
り当てられている。しかし、その半導体素子の回路規模
や送信すべき信号の種類によっては、電源端子、ＧＮＤ端
子、出力端子等の端子の電流容量を多くとる必要が生じ
る場合がある。
【０００５】端子の電流容量を大きくする為には、複数
のバンプと複数のランドとから１端子を構成することが
考えられる。しかしながら、図９（ａ），（ｂ），
（ｃ）に示すように，１端子を構成する複数のバンプ３
ａ及び複数のランド４ａを最外周の列に割り当てると，
内周側の列に属するランド４から配線９を引き出すこと
が出来なくなってしまう。この場合，内周側の列に属す
るランド４から配線９を引き出す為には，プリント基板
の層数を増加させる必要があり，プリント基板の製造コ
ストの増加を招く。尚、図９（ａ）はエリア配置型半導
体素子の実装面のバンプの配列を示す平面図、図９
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、図９（ｃ）はプリント基板第２層目のランドの配
列を示す配列図である。
のバンプと複数のランドとから１端子を構成することが
考えられる。しかしながら、図９（ａ），（ｂ），
（ｃ）に示すように，１端子を構成する複数のバンプ３
ａ及び複数のランド４ａを最外周の列に割り当てると，
内周側の列に属するランド４から配線９を引き出すこと
が出来なくなってしまう。この場合，内周側の列に属す
るランド４から配線９を引き出す為には，プリント基板
の層数を増加させる必要があり，プリント基板の製造コ
ストの増加を招く。尚、図９（ａ）はエリア配置型半導
体素子の実装面のバンプの配列を示す平面図、図９
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、図９（ｃ）はプリント基板第２層目のランドの配
列を示す配列図である。
【０００６】本発明は上記点に鑑みてなされたもので、
１本の配線に対して複数個のランドを接続させても、プ
リント基板の層数を増やすことなく内周側の列に属する
ランドから配線の引き出しが容易なエリア配置型半導体
装置の配線構造を提供することを目的とする。
１本の配線に対して複数個のランドを接続させても、プ
リント基板の層数を増やすことなく内周側の列に属する
ランドから配線の引き出しが容易なエリア配置型半導体
装置の配線構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成する為
に、請求項１に記載のエリア配置型半導体装置の配線構
造は、パッケージの実装面に複数のバンプが格子状に配
列されたエリア配置型半導体素子と、バンプと同様の格
子状に形成され、電気的にバンプと接続される接続端子
としての複数のランド及び複数のランドにそれぞれ接続
された配線を有するプリント基板とを備えたエリア配置
型半導体装置において、１本の配線に対して少なくとも
２個のランドを接続する際に、その少なくとも２個のラ
ンドは、格子状に配列された複数のランドの外周側の列
に属するランドと内周側の列に属するランドからなるこ
とを特徴とする。
に、請求項１に記載のエリア配置型半導体装置の配線構
造は、パッケージの実装面に複数のバンプが格子状に配
列されたエリア配置型半導体素子と、バンプと同様の格
子状に形成され、電気的にバンプと接続される接続端子
としての複数のランド及び複数のランドにそれぞれ接続
された配線を有するプリント基板とを備えたエリア配置
型半導体装置において、１本の配線に対して少なくとも
２個のランドを接続する際に、その少なくとも２個のラ
ンドは、格子状に配列された複数のランドの外周側の列
に属するランドと内周側の列に属するランドからなるこ
とを特徴とする。
【０００８】このように１本の配線に対して少なくとも
２個のランドを接続する際、そのランドを外周側の列の
みに割り当てるのではなく、少なくとも１個のランド
は、内周側の列に属するランドから選択する。この場
合、２個のランド間が配線によって接続されるが、その
接続配線は同じ列に属するランドではなく、異なる列に
属するランド間を接続するものである為、その接続配線
が各ランドから引き出される配線と交差する可能性を低
減できる。これにより、各ランドからの配線の引き出し
を容易に行うことができる。
２個のランドを接続する際、そのランドを外周側の列の
みに割り当てるのではなく、少なくとも１個のランド
は、内周側の列に属するランドから選択する。この場
合、２個のランド間が配線によって接続されるが、その
接続配線は同じ列に属するランドではなく、異なる列に
属するランド間を接続するものである為、その接続配線
が各ランドから引き出される配線と交差する可能性を低
減できる。これにより、各ランドからの配線の引き出し
を容易に行うことができる。
【０００９】請求項２に記載したように、１本の配線と
接続された少なくとも２個のランドの各々を有する外周
側の列と内周側の列は、その列同士が隣接していること
が好ましい。このようにすると外周側の列と内周側の列
の各ランド間を配線で接続した際、列同士が隣接してい
る為、各ランド間の接続配線は短い距離ですむ。従って、
ランド間を通る引き出し配線のスペース減少を極力抑え
る事が出来る為、より内周側の列に属するランドと配線
を接続することが可能となる。更に、配線距離自体も短
くて済むため、コスト及び品質の両面で有利である。
接続された少なくとも２個のランドの各々を有する外周
側の列と内周側の列は、その列同士が隣接していること
が好ましい。このようにすると外周側の列と内周側の列
の各ランド間を配線で接続した際、列同士が隣接してい
る為、各ランド間の接続配線は短い距離ですむ。従って、
ランド間を通る引き出し配線のスペース減少を極力抑え
る事が出来る為、より内周側の列に属するランドと配線
を接続することが可能となる。更に、配線距離自体も短
くて済むため、コスト及び品質の両面で有利である。
【００１０】請求項３に記載したように、パッケージの
実装面に複数のバンプが格子状に配列されたエリア配置
型半導体素子と、バンプと同様の格子状に形成され、電気
的にバンプと接続される接続端子としての複数のランド
及び複数のランドにそれぞれ接続された配線を有するプ
リント基板とを備えたエリア配置型半導体装置におい
て、１本の配線に対して、少なくとも２個のランドを接続
する際に、その少なくとも２個のランドは、格子状に配列
された複数のランドの最外周の列によって囲まれる内周
側の列に属するランドのみからなることを特徴とする。
最外周の列に属するランド同士を接続すると、その接続
配線は、その内周側に位置する全てのランドからの配線
の引き出しに影響を与える。それに対し、内周側の列に
属するランド同士を接続した場合、その接続されたラン
ドの更に内周側には、ランドが存在しないか、存在した
としてもその数は少ない。従って、１本の配線に対し
て、内周側の列に属する少なくとも２個のランドを接続
すれば、他のランドからの配線の引き出しを容易に行う
ことが出来る。
実装面に複数のバンプが格子状に配列されたエリア配置
型半導体素子と、バンプと同様の格子状に形成され、電気
的にバンプと接続される接続端子としての複数のランド
及び複数のランドにそれぞれ接続された配線を有するプ
リント基板とを備えたエリア配置型半導体装置におい
て、１本の配線に対して、少なくとも２個のランドを接続
する際に、その少なくとも２個のランドは、格子状に配列
された複数のランドの最外周の列によって囲まれる内周
側の列に属するランドのみからなることを特徴とする。
最外周の列に属するランド同士を接続すると、その接続
配線は、その内周側に位置する全てのランドからの配線
の引き出しに影響を与える。それに対し、内周側の列に
属するランド同士を接続した場合、その接続されたラン
ドの更に内周側には、ランドが存在しないか、存在した
としてもその数は少ない。従って、１本の配線に対し
て、内周側の列に属する少なくとも２個のランドを接続
すれば、他のランドからの配線の引き出しを容易に行う
ことが出来る。
【００１１】請求項４に記載したように、少なくとも２
個のランドは、格子状に配列された複数のランドの最外
周の列によって囲まれる内周側の列に属し、且つ同一列
の隣接するランドからなることが好ましい。これによ
り、少なくとも２個のランド間の接続配線は短くてす
み、他のランドからの配線の引き出しに与える影響を一
層小さく出来る。
個のランドは、格子状に配列された複数のランドの最外
周の列によって囲まれる内周側の列に属し、且つ同一列
の隣接するランドからなることが好ましい。これによ
り、少なくとも２個のランド間の接続配線は短くてす
み、他のランドからの配線の引き出しに与える影響を一
層小さく出来る。
【００１２】請求項５に記載したように、内周側の列は、
複数の列を有し、その少なくとも２個のランドは、内周側
の複数列において、隣接する少なくとも２列に属するラ
ンドからなることが好ましい。これについても、隣接す
る少なくとも２個のランド間の接続配線は短くてすみ、
且つその接続配線の方向は、他のランドからの配線の引
き出し方向に対して鉛直ではない為、その接続配線が他
のランドからの引き出し配線と交差する可能性を一層低
減できる。
複数の列を有し、その少なくとも２個のランドは、内周側
の複数列において、隣接する少なくとも２列に属するラ
ンドからなることが好ましい。これについても、隣接す
る少なくとも２個のランド間の接続配線は短くてすみ、
且つその接続配線の方向は、他のランドからの配線の引
き出し方向に対して鉛直ではない為、その接続配線が他
のランドからの引き出し配線と交差する可能性を一層低
減できる。
【００１３】請求項６に記載したように、少なくとも２
個のランドは、異なる列に属し、且つその列に対して鉛直
方向に配置されるランドを含むことが好ましい。このよ
うに少なくとも２個のランドが、格子状に配列されてい
る列に対して鉛直方向に配置されているランドを含み、
そのランド間を配線にて接続した場合、その接続配線の
方向は他のランドからの引き出し配線の方向と同方向と
なる。その結果、その接続配線が他のランドからの引き
出し配線と交差する可能性をより一層低減できる。
個のランドは、異なる列に属し、且つその列に対して鉛直
方向に配置されるランドを含むことが好ましい。このよ
うに少なくとも２個のランドが、格子状に配列されてい
る列に対して鉛直方向に配置されているランドを含み、
そのランド間を配線にて接続した場合、その接続配線の
方向は他のランドからの引き出し配線の方向と同方向と
なる。その結果、その接続配線が他のランドからの引き
出し配線と交差する可能性をより一層低減できる。
【００１４】請求項７に記載したように、パッケージの
実装面に複数のバンプが格子状に配列されたエリア配置
型半導体素子と、バンプと同様の格子状に形成され、電気
的にバンプと接続される接続端子としての複数のランド
及び複数のランドにそれぞれ接続された配線を有するプ
リント基板とを備えたエリア配置型半導体装置におい
て、１本の配線に対して少なくとも２個のランドを接続
する際に、その少なくとも２個のランドは、格子状に配
列された複数のランドの最外周の列のコーナーに位置す
るランドとそのコーナーに位置するランドと隣接するラ
ンドからなることを特徴とする。
実装面に複数のバンプが格子状に配列されたエリア配置
型半導体素子と、バンプと同様の格子状に形成され、電気
的にバンプと接続される接続端子としての複数のランド
及び複数のランドにそれぞれ接続された配線を有するプ
リント基板とを備えたエリア配置型半導体装置におい
て、１本の配線に対して少なくとも２個のランドを接続
する際に、その少なくとも２個のランドは、格子状に配
列された複数のランドの最外周の列のコーナーに位置す
るランドとそのコーナーに位置するランドと隣接するラ
ンドからなることを特徴とする。
【００１５】このように、少なくとも２個のランドが、
格子状に配列されたランドの最外周の列のコーナーに存
在するランドとそれに隣接するランドからなる場合、そ
のランド間の接続配線は短くてすみ、且つ最外周の列に
よって囲まれる内周側の列に存在するコーナー部のラン
ドは、最外周の列のランド間に４箇所配線の引き出し箇
所が存在し、その中から選択可能なため、内周側の列に
属するランドからの配線の引き出しを容易に行うことが
出来る。
格子状に配列されたランドの最外周の列のコーナーに存
在するランドとそれに隣接するランドからなる場合、そ
のランド間の接続配線は短くてすみ、且つ最外周の列に
よって囲まれる内周側の列に存在するコーナー部のラン
ドは、最外周の列のランド間に４箇所配線の引き出し箇
所が存在し、その中から選択可能なため、内周側の列に
属するランドからの配線の引き出しを容易に行うことが
出来る。
【００１６】請求項８に記載したように、少なくとも２
個のランド間を結ぶ配線は、他のランドに接続される配
線よりも太い線幅を有すことを特徴とする。
個のランド間を結ぶ配線は、他のランドに接続される配
線よりも太い線幅を有すことを特徴とする。
【００１７】このように、太い線幅を持つ配線を単独の
ランドとの間で行った場合、各配線ピッチが短くなり、絶
縁抵抗に影響が生じたり、内周側の列に属するランドか
らの配線の引き出しスペースが無くなる。また、細い線
幅のまま複数のランドと接合した場合、大電流を通そう
としてもその線幅が細いため、抵抗値は上昇し電流も十
分に流れない。しかしながら、上述のような配線構造を
とる事によって、太い配線によって複数ランド間を接続
することができ、内周側の列に属する他のランドからの
配線の引き出しに影響を与えることもない。
ランドとの間で行った場合、各配線ピッチが短くなり、絶
縁抵抗に影響が生じたり、内周側の列に属するランドか
らの配線の引き出しスペースが無くなる。また、細い線
幅のまま複数のランドと接合した場合、大電流を通そう
としてもその線幅が細いため、抵抗値は上昇し電流も十
分に流れない。しかしながら、上述のような配線構造を
とる事によって、太い配線によって複数ランド間を接続
することができ、内周側の列に属する他のランドからの
配線の引き出しに影響を与えることもない。
【００１８】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態におけるエリア配置型半導体装置
の配線構造を図に基づいて説明する。
明の第１の実施の形態におけるエリア配置型半導体装置
の配線構造を図に基づいて説明する。
【００１９】図１は、本実施の形態におけるエリア配置
型半導体装置の構成を示す断面図である。エリア配置型
半導体装置はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）１等のエリア配置型半導体素子とガラスエポキシ
樹脂等から形成されたプリント基板２からなる。ＣＳＰ
１はその実装面に接続端子として複数個のバンプ３を格
子状に配列しており、プリント基板２は、接続端子とし
てＣｕからなる導体パターンの端部にランド４を有して
いる。またプリント基板２はコア層をその中心とし、絶
縁層と導体配線層を交互に積み上げるように繰り返し形
成して多層化したビルドアッププリント配線基板が用い
られる。プリント基板２の表面に形成した複数のランド
４と配線を行う為、プリント基板２の各層間にはバイア
ホール５やスルーホール６、コアバイア７等が形成され
ている。
型半導体装置の構成を示す断面図である。エリア配置型
半導体装置はＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）１等のエリア配置型半導体素子とガラスエポキシ
樹脂等から形成されたプリント基板２からなる。ＣＳＰ
１はその実装面に接続端子として複数個のバンプ３を格
子状に配列しており、プリント基板２は、接続端子とし
てＣｕからなる導体パターンの端部にランド４を有して
いる。またプリント基板２はコア層をその中心とし、絶
縁層と導体配線層を交互に積み上げるように繰り返し形
成して多層化したビルドアッププリント配線基板が用い
られる。プリント基板２の表面に形成した複数のランド
４と配線を行う為、プリント基板２の各層間にはバイア
ホール５やスルーホール６、コアバイア７等が形成され
ている。
【００２０】ここでプリント基板２へのＣＳＰ１の実装
は、プリント基板２のランド４とＣＳＰ１のバンプ３が
重なり合うようにＣＳＰ１をプリント基板２に搭載し、
その状態で、リフローはんだ付けを行うことによってな
される。尚、バンプ３ははんだボールであり、その材料
として鉛−錫共晶はんだが用いられている。その融点は
１８３℃である。また、本例ではバンプ３の配列は、４
列で総計１４４個のはんだボールが実装面に装着されて
いる。このときのリフロー条件としては、バンプピッチ
やバンプ径によっても異なるが、はんだバンプ３を溶融
する為、ピーク温度がパッケージの表面で約２３０℃程
度とする。
は、プリント基板２のランド４とＣＳＰ１のバンプ３が
重なり合うようにＣＳＰ１をプリント基板２に搭載し、
その状態で、リフローはんだ付けを行うことによってな
される。尚、バンプ３ははんだボールであり、その材料
として鉛−錫共晶はんだが用いられている。その融点は
１８３℃である。また、本例ではバンプ３の配列は、４
列で総計１４４個のはんだボールが実装面に装着されて
いる。このときのリフロー条件としては、バンプピッチ
やバンプ径によっても異なるが、はんだバンプ３を溶融
する為、ピーク温度がパッケージの表面で約２３０℃程
度とする。
【００２１】一方、プリント基板２上のランド４は配線
と接続され、その各配線は電源、グランド等の外部端子と
接続されたり、プリント基板２上の他の素子と接続され
る。ＣＳＰ１とプリント基板２間は充填樹脂８により封
止されており、その材料としてエポキシ樹脂等が用いら
れる。ここで、エリア配置型半導体素子の例としてＣＳ
Ｐ１を挙げたが、それ以外にもＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）、ＦＣ（Ｆｌｉｐ Ｃｈｉｐ）等が
適用できる。
と接続され、その各配線は電源、グランド等の外部端子と
接続されたり、プリント基板２上の他の素子と接続され
る。ＣＳＰ１とプリント基板２間は充填樹脂８により封
止されており、その材料としてエポキシ樹脂等が用いら
れる。ここで、エリア配置型半導体素子の例としてＣＳ
Ｐ１を挙げたが、それ以外にもＢＧＡ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）、ＦＣ（Ｆｌｉｐ Ｃｈｉｐ）等が
適用できる。
【００２２】図２（ａ）はＣＳＰ１の実装面のバンプ３
の配列を示す平面図であり、図２（ｂ）はプリント基板
２の第１層目におけるランド４と各ランド４に接続され
た配線９の配線構造を示す図、図２（ｃ）はプリント基
板２の第２層目におけるランド４の配列を示す図であ
る。尚、図２（ｂ）、図２（ｃ）には、図２（ａ）にお
けるＣＳＰ１の実装面のうち、その格子の１辺に着目し、
その４列３６個の一点鎖線で囲まれる領域に存在するバ
ンプ３に対応するプリント基板２の第１層目及び第２層
目のランド４と配線９を示した。また実線で囲われた３
個のバンプ３ａは図２（ｂ）で示す１本の配線９ａと接
続する３個のランド４ａと対応するものである。尚、本
例においては全てＣＳＰ１のバンプ３とプリント基板２
のランド４は１：１で対応するものとする。
の配列を示す平面図であり、図２（ｂ）はプリント基板
２の第１層目におけるランド４と各ランド４に接続され
た配線９の配線構造を示す図、図２（ｃ）はプリント基
板２の第２層目におけるランド４の配列を示す図であ
る。尚、図２（ｂ）、図２（ｃ）には、図２（ａ）にお
けるＣＳＰ１の実装面のうち、その格子の１辺に着目し、
その４列３６個の一点鎖線で囲まれる領域に存在するバ
ンプ３に対応するプリント基板２の第１層目及び第２層
目のランド４と配線９を示した。また実線で囲われた３
個のバンプ３ａは図２（ｂ）で示す１本の配線９ａと接
続する３個のランド４ａと対応するものである。尚、本
例においては全てＣＳＰ１のバンプ３とプリント基板２
のランド４は１：１で対応するものとする。
【００２３】プリント基板２の第１層目で配線９との接
続が出来ないランド４ｂについては、ランドオンバイア
により第２層目へ移層し、第２層目にて配線９との接続
が行われる。このとき、第１層目から第２層目への移層
に使用するバイアホールの形成法としては、ＣＯ2やＵＶ
−ＹＡＧ等のレーザー加工等が用いられる。
続が出来ないランド４ｂについては、ランドオンバイア
により第２層目へ移層し、第２層目にて配線９との接続
が行われる。このとき、第１層目から第２層目への移層
に使用するバイアホールの形成法としては、ＣＯ2やＵＶ
−ＹＡＧ等のレーザー加工等が用いられる。
【００２４】ここで、１本の配線に対して、複数個（本
例では３個）のプリント基板２のランド４を接続させる
場合、図２（ｂ）のように、最外周の列のランド４のみで
なく、内周側の列に属するランド４を含む３個のランド
４ａを用いると良い。このような３個のランド４ａを１
本の配線９ａと接続した場合、最外列ランド４ａと内周
側の列のランド４ａとの接続配線９ｂの方向は、ランド
４の各列に対して鉛直方向か斜め方向となる。従って、
各ランド４から引き出される配線９と接続配線９ｂとが
交差しにくくできるので、他のランド４からの配線の引
き出しを容易に行うことが出来る。第１層目で配線出来
なかったランド４ｂについては図２（ｂ）、（ｃ）のよ
うに、バイアホール７にてプリント基板２の第２層目へ
移層することとなる。そして、第２層目においてランド
４と配線９が接続される。
例では３個）のプリント基板２のランド４を接続させる
場合、図２（ｂ）のように、最外周の列のランド４のみで
なく、内周側の列に属するランド４を含む３個のランド
４ａを用いると良い。このような３個のランド４ａを１
本の配線９ａと接続した場合、最外列ランド４ａと内周
側の列のランド４ａとの接続配線９ｂの方向は、ランド
４の各列に対して鉛直方向か斜め方向となる。従って、
各ランド４から引き出される配線９と接続配線９ｂとが
交差しにくくできるので、他のランド４からの配線の引
き出しを容易に行うことが出来る。第１層目で配線出来
なかったランド４ｂについては図２（ｂ）、（ｃ）のよ
うに、バイアホール７にてプリント基板２の第２層目へ
移層することとなる。そして、第２層目においてランド
４と配線９が接続される。
【００２５】（第２の実施の形態）次に本発明の第２の
実施の形態を図３（ａ）〜図３（ｃ）に基づいて説明す
る。
実施の形態を図３（ａ）〜図３（ｃ）に基づいて説明す
る。
【００２６】第２の実施の形態におけるＣＳＰ１とプリ
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明
は省略し、異なる部分を重点的に説明する。
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明
は省略し、異なる部分を重点的に説明する。
【００２７】第２の実施の形態において、第１の実施の
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、お互い隣接
する列に存在することである。ここで、図３（ａ）はＣ
ＳＰ１の実装面のバンプ３の配列を示す平面図であり、
図３（ｂ）はプリント基板２の第１層目におけるランド
４と各ランド４に接続された配線９の配線構造を示す
図、図３（ｃ）はプリント基板２の第２層目におけるラ
ンド４の配列を示す図である。
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、お互い隣接
する列に存在することである。ここで、図３（ａ）はＣ
ＳＰ１の実装面のバンプ３の配列を示す平面図であり、
図３（ｂ）はプリント基板２の第１層目におけるランド
４と各ランド４に接続された配線９の配線構造を示す
図、図３（ｃ）はプリント基板２の第２層目におけるラ
ンド４の配列を示す図である。
【００２８】図３（ａ）〜図３（ｃ）に示すように、１
本の配線９ａに接続されるランド４ａは、最外周の列に
属するランド４ａと内周側の列に属するランド４ａから
なり、且つ各ランド４ａが隣接する列に存在する。この
場合、図２（ａ）〜図２（ｃ）の場合と同様に、１本の
配線９ａと接続されるランド４ａのランド間の接続配線
９ｂの方向がランド４の各列の方向と同一ではなく、各
列に対して鉛直方向か斜め方向となる。従って、他のラ
ンド４からの配線９の引き出しが容易に行える。更に、
本実施の形態によれば、１本の配線９ａと接続される各
ランド４ａ間の配線距離が短い為、より他のランド４か
ら配線９が引き出しやすく、コスト的にも有利である。
本の配線９ａに接続されるランド４ａは、最外周の列に
属するランド４ａと内周側の列に属するランド４ａから
なり、且つ各ランド４ａが隣接する列に存在する。この
場合、図２（ａ）〜図２（ｃ）の場合と同様に、１本の
配線９ａと接続されるランド４ａのランド間の接続配線
９ｂの方向がランド４の各列の方向と同一ではなく、各
列に対して鉛直方向か斜め方向となる。従って、他のラ
ンド４からの配線９の引き出しが容易に行える。更に、
本実施の形態によれば、１本の配線９ａと接続される各
ランド４ａ間の配線距離が短い為、より他のランド４か
ら配線９が引き出しやすく、コスト的にも有利である。
【００２９】（第３の実施の形態）次に本発明の第３の
実施の形態を図４（ａ）〜図４（ｃ）に基づいて説明す
る。
実施の形態を図４（ａ）〜図４（ｃ）に基づいて説明す
る。
【００３０】第３の実施の形態におけるＣＳＰ１とプリ
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明
は省略し、異なる部分を重点的に説明する。
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明
は省略し、異なる部分を重点的に説明する。
【００３１】第３の実施の形態において、第１の実施の
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、ランド４の
各列に対して鉛直方向に位置するランド４ａからなるこ
とである。尚、図４（ａ）はＣＳＰ１の実装面のバンプ
３の配列を示す平面図であり、図４（ｂ）はプリント基
板２の第１層目におけるランド４と各ランド４に接続さ
れた配線９の配線構造を示す図、図４（ｃ）はプリント
基板２の第２層目におけるランド４の配列を示す図であ
る。
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、ランド４の
各列に対して鉛直方向に位置するランド４ａからなるこ
とである。尚、図４（ａ）はＣＳＰ１の実装面のバンプ
３の配列を示す平面図であり、図４（ｂ）はプリント基
板２の第１層目におけるランド４と各ランド４に接続さ
れた配線９の配線構造を示す図、図４（ｃ）はプリント
基板２の第２層目におけるランド４の配列を示す図であ
る。
【００３２】図４（ａ）〜図４（ｃ）に示したように、
最外周の列に属するランド４と内周側の２列に属するラ
ンド４からなる３個のランド４ａは、ランド４の各列に
対して鉛直方向に位置するため、それらのランド４ａ間
を接続する接続配線９ｂも、ランド４の各列に対して鉛
直方向となる。従って、その接続配線９ｂは他のランド
４からの配線９の引き出し方向と一致する為、接続配線
９ｂと他のランド４からの引き出し配線９とが交差する
ことは全く無く、他のランド４からの配線９の引き出し
を一層容易にする事ができる。また、１本の配線９ａと
接続される各ランド４ａ間の配線距離が短い為、コスト
的にも有利である。
最外周の列に属するランド４と内周側の２列に属するラ
ンド４からなる３個のランド４ａは、ランド４の各列に
対して鉛直方向に位置するため、それらのランド４ａ間
を接続する接続配線９ｂも、ランド４の各列に対して鉛
直方向となる。従って、その接続配線９ｂは他のランド
４からの配線９の引き出し方向と一致する為、接続配線
９ｂと他のランド４からの引き出し配線９とが交差する
ことは全く無く、他のランド４からの配線９の引き出し
を一層容易にする事ができる。また、１本の配線９ａと
接続される各ランド４ａ間の配線距離が短い為、コスト
的にも有利である。
【００３３】（第４の実施の形態）次に、本発明の第４
の実施の形態を図５（ａ）〜図５（ｃ）に基づいて説明
する。
の実施の形態を図５（ａ）〜図５（ｃ）に基づいて説明
する。
【００３４】第４の実施の形態におけるＣＳＰ１とプリ
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
【００３５】第４の実施の形態において、第１の実施の
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するランド４は含まず、内周側の列に属するランド
４ａのみからなる点である。尚、図５（ａ）はＣＳＰ１
の実装面のバンプ３の配列を示す平面図であり、図５
（ｂ）はプリント基板２の第１層目におけるランド４と
各ランド４に接続された配線９の配線構造を示す図、図
５（ｃ）はプリント基板２の第２層目におけるランド４
の配列を示す図である。
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するランド４は含まず、内周側の列に属するランド
４ａのみからなる点である。尚、図５（ａ）はＣＳＰ１
の実装面のバンプ３の配列を示す平面図であり、図５
（ｂ）はプリント基板２の第１層目におけるランド４と
各ランド４に接続された配線９の配線構造を示す図、図
５（ｃ）はプリント基板２の第２層目におけるランド４
の配列を示す図である。
【００３６】図５（ａ）〜図５（ｃ）に示したように、
１本の配線９ａと接続される３個のランド４ａは、内周
側の列に属するランド４ａのみからなる為、最外周の列
に属するランド４の全てのランド４の間から、内周側の
列に属する他のランド４の配線９の引き出しが可能であ
る。このように、内周側の列に属するランド４ａを接続
しても、他のランド４からの配線９の引き出しに与える
影響が小さい。更に、接続配線９ｂによって接続された
ランド４ａについては、外周側の列に属するランド４の
間を通して引き出す配線９ａの数が１本ですむため、同
一層内でより多くのランド４から配線９を引き出すこと
が出来る。
１本の配線９ａと接続される３個のランド４ａは、内周
側の列に属するランド４ａのみからなる為、最外周の列
に属するランド４の全てのランド４の間から、内周側の
列に属する他のランド４の配線９の引き出しが可能であ
る。このように、内周側の列に属するランド４ａを接続
しても、他のランド４からの配線９の引き出しに与える
影響が小さい。更に、接続配線９ｂによって接続された
ランド４ａについては、外周側の列に属するランド４の
間を通して引き出す配線９ａの数が１本ですむため、同
一層内でより多くのランド４から配線９を引き出すこと
が出来る。
【００３７】（第５の実施の形態）次に、本発明の第５
の実施の形態を図６（ａ）〜図６（ｃ）に基づいて説明
する。
の実施の形態を図６（ａ）〜図６（ｃ）に基づいて説明
する。
【００３８】第５の実施の形態におけるＣＳＰ１とプリ
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
【００３９】第５の実施の形態において、第１の実施の
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するランド４は含まず、内周側の列に属するランド
４のみからなり、且つ各ランド４ａが同一列の隣接する
ランド４ａからなる点である。尚、図６（ａ）はＣＳＰ
１の実装面のバンプ３の配列を示す平面図であり、図６
（ｂ）はプリント基板２の第１層目におけるランド４と
各ランド４に接続された配線９の配線構造を示す図、図
６（ｃ）はプリント基板２の第２層目におけるランド４
の配列を示す図である。
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するランド４は含まず、内周側の列に属するランド
４のみからなり、且つ各ランド４ａが同一列の隣接する
ランド４ａからなる点である。尚、図６（ａ）はＣＳＰ
１の実装面のバンプ３の配列を示す平面図であり、図６
（ｂ）はプリント基板２の第１層目におけるランド４と
各ランド４に接続された配線９の配線構造を示す図、図
６（ｃ）はプリント基板２の第２層目におけるランド４
の配列を示す図である。
【００４０】図６（ａ）〜図６（ｃ）に示したように、
最外周の列に属するランド４は含まず、内周側の同一列
に属し、且つ隣接する３個のランド４ａを１本の配線９
ａと接続させた場合、各ランド４ａ間の接続配線９ｂの
方向は、ランド４の配列方向と同方向となる。その為、
１本の配線９ａと接続されるランド４ａの個数が３個以
上の場合、更に内周側の列に属するランド４からの配線
９の引き出し方向と交差する箇所が出来る。しかしなが
ら、接続配線９ｂによって接続したランド４ａのさらに
内周側に存在するランド４は、２層目に落として配線を
引き出すことができるため、内周側の列のランド４ａを
接続しても他のランド４の配線９の引き出しに与える影
響は少ない。また、１本の配線９ａと接続される各ラン
ド４ａ間の配線距離も短くできるので、他のランド４か
ら配線９が引き出しやすく、コスト的にも有利である。
最外周の列に属するランド４は含まず、内周側の同一列
に属し、且つ隣接する３個のランド４ａを１本の配線９
ａと接続させた場合、各ランド４ａ間の接続配線９ｂの
方向は、ランド４の配列方向と同方向となる。その為、
１本の配線９ａと接続されるランド４ａの個数が３個以
上の場合、更に内周側の列に属するランド４からの配線
９の引き出し方向と交差する箇所が出来る。しかしなが
ら、接続配線９ｂによって接続したランド４ａのさらに
内周側に存在するランド４は、２層目に落として配線を
引き出すことができるため、内周側の列のランド４ａを
接続しても他のランド４の配線９の引き出しに与える影
響は少ない。また、１本の配線９ａと接続される各ラン
ド４ａ間の配線距離も短くできるので、他のランド４か
ら配線９が引き出しやすく、コスト的にも有利である。
【００４１】（第６の実施の形態）次に、本発明の第６
の実施の形態を図７（ａ）〜図７（ｃ）に基づいて説明
する。
の実施の形態を図７（ａ）〜図７（ｃ）に基づいて説明
する。
【００４２】第６の実施の形態におけるＣＳＰ１とプリ
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
【００４３】第６の実施の形態において、第１の実施の
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するランド４は含まず、内周側の列に属し、且つ隣
接する列に属するランド４ａからなる点である。尚、図
７（ａ）はＣＳＰ１の実装面のバンプ３の配列を示す平
面図であり、図７（ｂ）はプリント基板２の第１層目に
おけるランド４と各ランド４に接続された配線９の配線
構造を示す図、図７（ｃ）はプリント基板２の第２層目
におけるランド４の配列を示す図である。
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するランド４は含まず、内周側の列に属し、且つ隣
接する列に属するランド４ａからなる点である。尚、図
７（ａ）はＣＳＰ１の実装面のバンプ３の配列を示す平
面図であり、図７（ｂ）はプリント基板２の第１層目に
おけるランド４と各ランド４に接続された配線９の配線
構造を示す図、図７（ｃ）はプリント基板２の第２層目
におけるランド４の配列を示す図である。
【００４４】ここで図７（ａ）〜図７（ｃ）に示したよ
うに、内周側の列に属し、且つ隣接する２列に属するラ
ンド４ａは、そのランド４ａ間の接続配線９ｂの方向が
列方向に対して鉛直若しくは斜め方向となり、それによ
り他のランド４からの配線９の引き出しと交差すること
はない。更に、内周側の列に属するランド４ａのみを接
続配線９ｂで接続しているため、他のランド４から引き
出される配線９に対して与える影響は少ない。
うに、内周側の列に属し、且つ隣接する２列に属するラ
ンド４ａは、そのランド４ａ間の接続配線９ｂの方向が
列方向に対して鉛直若しくは斜め方向となり、それによ
り他のランド４からの配線９の引き出しと交差すること
はない。更に、内周側の列に属するランド４ａのみを接
続配線９ｂで接続しているため、他のランド４から引き
出される配線９に対して与える影響は少ない。
【００４５】（第７の実施の形態）次に、本発明の第７
の実施の形態を図８（ａ）〜図８（ｃ）に基づいて説明
する。
の実施の形態を図８（ａ）〜図８（ｃ）に基づいて説明
する。
【００４６】第７の実施の形態におけるＣＳＰ１とプリ
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
ント基板２の接合方法は、第１の実施の形態によるもの
と共通するので、以下、共通部分については詳しい説明は
省略し、異なる部分を重点的に説明する。
【００４７】第７の実施の形態において、第１の実施の
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するコーナーのランド４を含むことである。尚、図
８（ａ）はＣＳＰ１の実装面のバンプ３の配列を示す平
面図であり、図８（ｂ）は図８（ａ）の一点鎖線で囲ま
れた領域におけるプリント基板２の第１層目におけるラ
ンド４と各ランド４に接続された配線９の配線構造を示
す図、図８（ｃ）は図８（ａ）の一点鎖線で囲まれた領
域におけるプリント基板２の第２層目におけるランド４
の配列を示す図である。
形態と異なる点は、１本の配線９ａと接続される少なく
とも２個（本例では３個）のランド４ａが、最外周の列
に属するコーナーのランド４を含むことである。尚、図
８（ａ）はＣＳＰ１の実装面のバンプ３の配列を示す平
面図であり、図８（ｂ）は図８（ａ）の一点鎖線で囲ま
れた領域におけるプリント基板２の第１層目におけるラ
ンド４と各ランド４に接続された配線９の配線構造を示
す図、図８（ｃ）は図８（ａ）の一点鎖線で囲まれた領
域におけるプリント基板２の第２層目におけるランド４
の配列を示す図である。
【００４８】図８（ａ）〜図８（ｃ）に示すように、最
外周の列に存在するコーナーのランド４ａとその両側の
隣接ランド４ａとを接続配線９ｂによって接続しても、
内周側の列に属するコーナーのランド４は、そのランド
４からの配線９の引き出し方向が、通常は２箇所のとこ
ろ４箇所存在する為、最外周の列に属するコーナーのラ
ンド４ａを含む接続配線９ｂによる影響は受けにくい。
従って、最外周列に属するランド４ａを含んでいても、
内周側の列に属するランド４からの配線９の引き出しを
容易に行うことが出来る。
外周の列に存在するコーナーのランド４ａとその両側の
隣接ランド４ａとを接続配線９ｂによって接続しても、
内周側の列に属するコーナーのランド４は、そのランド
４からの配線９の引き出し方向が、通常は２箇所のとこ
ろ４箇所存在する為、最外周の列に属するコーナーのラ
ンド４ａを含む接続配線９ｂによる影響は受けにくい。
従って、最外周列に属するランド４ａを含んでいても、
内周側の列に属するランド４からの配線９の引き出しを
容易に行うことが出来る。
【００４９】尚、上述した第１〜７の実施の形態のいず
れにおいても、少なくとも２個のランド４ａ間の接続配
線９ｂは、他のランド４から引き出される配線９よりも
太い線幅を有すことができる。このように、太い線幅を
持つ配線９を単独のランド４との間で行った場合、各配
線ピッチが短くなり、絶縁抵抗に影響が生じたり、内周側
の列に属するランド４からの配線９を引き出すスペース
が無くなる。また、細い線幅のまま複数のランド４と接
合した場合、大電流を通そうとしてもその線幅が細いた
め、抵抗値は上昇し電流も十分に流れない。しかしなが
ら、上述のような配線構造をとる事によって、太い接続配
線９ｂによって複数ランド４ａを接続して電流容量を増
加させつつ、内周側に属するランド４からの配線９の引
き出しに影響を与えることがない。
れにおいても、少なくとも２個のランド４ａ間の接続配
線９ｂは、他のランド４から引き出される配線９よりも
太い線幅を有すことができる。このように、太い線幅を
持つ配線９を単独のランド４との間で行った場合、各配
線ピッチが短くなり、絶縁抵抗に影響が生じたり、内周側
の列に属するランド４からの配線９を引き出すスペース
が無くなる。また、細い線幅のまま複数のランド４と接
合した場合、大電流を通そうとしてもその線幅が細いた
め、抵抗値は上昇し電流も十分に流れない。しかしなが
ら、上述のような配線構造をとる事によって、太い接続配
線９ｂによって複数ランド４ａを接続して電流容量を増
加させつつ、内周側に属するランド４からの配線９の引
き出しに影響を与えることがない。
【図１】第１の実施形態におけるエリア配置型半導体装
置の断面図を示す。
置の断面図を示す。
【図２】第１の実施形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
【図３】第２の実施形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
【図４】第３の実施形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
【図５】第４の実施の形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
【図６】第５の実施の形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
【図７】第６の実施の形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
【図８】第７の実施の形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
【図９】第８に実施の形態における配線構造を示し、
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
（ａ）はＣＳＰの実装面のバンプの配列を示す平面図、
（ｂ）はプリント基板第１層目のランドの配列を示す配
列図、（ｃ）はプリント基板第２層目のランドの配列を
示す配列図である。
１・・・ＣＳＰ、２・・・プリント基板、３・・・バンプ、４・・・ラ
ンド、４ａ・・・１つの端子に接続される３個のランド、４
ｂ・・・下層に移層するランド、５・・・バイアホール、 ９・・・配線、９ａ・・・３個のランドから引き出される配
線、９ｂ・・・３個のランド間を接続する接続配線
ンド、４ａ・・・１つの端子に接続される３個のランド、４
ｂ・・・下層に移層するランド、５・・・バイアホール、 ９・・・配線、９ａ・・・３個のランドから引き出される配
線、９ｂ・・・３個のランド間を接続する接続配線
Claims (8)
- 【請求項１】 パッケージの実装面に複数のバンプが格
子状に配列されたエリア配置型半導体素子と、前記バン
プと同様の格子状に形成され、電気的に前記バンプと接
続される接続端子としての複数のランド及び前記複数の
ランドにそれぞれ接続された配線を有するプリント基板
とを備えたエリア配置型半導体装置において、１本の配
線に対して少なくとも２個のランドを接続する際に、そ
の少なくとも２個のランドは、格子状に配列された前記
複数のランドの外周側の列に属するランドと内周側の列
に属するランドからなることを特徴とするエリア配置型
半導体装置の配線構造。 - 【請求項２】 １本の配線と接続される少なくとも２個
のランドの各々を有する外周側の列と内周側の列は、そ
の列同士が隣接していることを特徴とする請求項１記載
のエリア配置型半導体装置の配線構造。 - 【請求項３】 パッケージの実装面に複数のバンプが格
子状に配列されたエリア配置型半導体素子と、前記バン
プと同様の格子状に形成され、電気的に前記バンプと接
続される接続端子としての複数のランド及び前記複数の
ランドにそれぞれ接続された配線を有するプリント基板
とを備えたエリア配置型半導体装置において、１本の配
線に対して、少なくとも２個のランドを接続する際に、そ
の少なくとも２個のランドは、格子状に配列された前記
複数のランドの最外周の列によって囲まれる内周側の列
に属するランドのみからなることを特徴とするエリア配
置型半導体装置の配線構造。 - 【請求項４】 前記少なくとも２個のランドは、格子状
に配列された前記複数のランドの最外周の列によって囲
まれる内周側の列に属し、且つ同一列の隣接するランド
からなることを特徴とする請求項３記載のエリア配置型
半導体装置の配線構造。 - 【請求項５】 前記内周側の列は、複数の列を有し、前記
少なくとも２個のランドは、内周側の複数列において隣
接する少なくとも２列に属するランドからなることを特
徴とする請求項３記載のエリア配置型半導体装置の配線
構造。 - 【請求項６】 前記少なくとも２個のランドは、異なる
列に属し、且つその列に対して鉛直方向に配置されるラ
ンドを含むことを特徴とする請求項１〜３及び請求項５
のいずれか記載のエリア配置型半導体装置の配線構造。 - 【請求項７】 パッケージの実装面に複数のバンプが格
子状に配列されたエリア配置型半導体素子と、前記バン
プと同様の格子状に形成され、電気的に前記バンプと接
続される接続端子としての複数のランド及び前記複数の
ランドにそれぞれ接続された配線を有するプリント基板
とを備えたエリア配置型半導体装置において、１本の配
線に対して少なくとも２個のランドを接続する際に、そ
の少なくとも２個のランドは、格子状に配列された前記
複数のランドの最外周の列のコーナーに位置するランド
とそのコーナーに位置するランドと隣接するランドから
なることを特徴とするエリア配置型半導体装置の配線構
造。 - 【請求項８】 前記少なくとも２個のランド間を結ぶ配
線は、他のランドに接続される配線よりも太い線幅を有
すことを特徴とする請求項１〜７のいずれか記載のエリ
ア配置型半導体装置の配線構造。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054407A JP2003258149A (ja) | 2002-02-28 | 2002-02-28 | エリア配置型半導体装置の配線構造 |
| DE10308590A DE10308590A1 (de) | 2002-02-28 | 2003-02-27 | Verdrahtungsanordnung in einer gedruckten Verdrahtungsplatte eines Bereichsfeldhalbleiterbauelements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054407A JP2003258149A (ja) | 2002-02-28 | 2002-02-28 | エリア配置型半導体装置の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258149A true JP2003258149A (ja) | 2003-09-12 |
Family
ID=27750969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002054407A Pending JP2003258149A (ja) | 2002-02-28 | 2002-02-28 | エリア配置型半導体装置の配線構造 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2003258149A (ja) |
| DE (1) | DE10308590A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234674A (ja) * | 2006-02-27 | 2007-09-13 | Denso Corp | 電子装置 |
| US7411295B2 (en) | 2004-04-02 | 2008-08-12 | Fujitsu Limited | Circuit board, device mounting structure, device mounting method, and electronic apparatus |
-
2002
- 2002-02-28 JP JP2002054407A patent/JP2003258149A/ja active Pending
-
2003
- 2003-02-27 DE DE10308590A patent/DE10308590A1/de not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411295B2 (en) | 2004-04-02 | 2008-08-12 | Fujitsu Limited | Circuit board, device mounting structure, device mounting method, and electronic apparatus |
| JP2007234674A (ja) * | 2006-02-27 | 2007-09-13 | Denso Corp | 電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10308590A1 (de) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134663B2 (en) | Semiconductor device | |
| US6731009B1 (en) | Multi-die assembly | |
| US9252125B2 (en) | Stacked semiconductor device and fabrication method for same | |
| JP5096683B2 (ja) | 半導体装置 | |
| JP2001257307A (ja) | 半導体装置 | |
| US7923825B2 (en) | Integrated circuit package | |
| US9356008B2 (en) | Semiconductor package and fabrication method thereof | |
| JP3730625B2 (ja) | フリップチップボンディングのための有機基板 | |
| US7253526B2 (en) | Semiconductor packaging substrate and method of producing the same | |
| JP2005286126A (ja) | 半導体装置 | |
| JP4562579B2 (ja) | 半導体装置 | |
| JP2006165073A (ja) | 半導体装置およびその製造方法 | |
| JP3864836B2 (ja) | 回路基板の配線構造 | |
| JP2003258149A (ja) | エリア配置型半導体装置の配線構造 | |
| US6743979B1 (en) | Bonding pad isolation | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
| US6433415B2 (en) | Assembly of plurality of semiconductor devices | |
| JP2006202997A (ja) | 半導体装置およびその製造方法 | |
| US20110074042A1 (en) | Electronic device | |
| JP2010056121A (ja) | 積層型半導体装置 | |
| JP2010177530A (ja) | 半導体装置 | |
| JP2006319237A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |