[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003100757A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003100757A
JP2003100757A JP2001298309A JP2001298309A JP2003100757A JP 2003100757 A JP2003100757 A JP 2003100757A JP 2001298309 A JP2001298309 A JP 2001298309A JP 2001298309 A JP2001298309 A JP 2001298309A JP 2003100757 A JP2003100757 A JP 2003100757A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001298309A
Other languages
English (en)
Inventor
Noriaki Matsunaga
範昭 松永
Kazuyuki Azuma
和幸 東
Yoshiaki Shimooka
義明 下岡
Hideki Shibata
英毅 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001298309A priority Critical patent/JP2003100757A/ja
Priority to US09/995,602 priority patent/US6563218B2/en
Priority to EP01128356A priority patent/EP1298725A3/en
Priority to TW091122008A priority patent/TW565927B/zh
Priority to KR1020020058384A priority patent/KR100574728B1/ko
Priority to CNB021482152A priority patent/CN1267992C/zh
Publication of JP2003100757A publication Critical patent/JP2003100757A/ja
Priority to US10/407,426 priority patent/US6750138B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ボンディングパッド形成領域下の機械的な強度
を損なわずに、配線が形成される領域の絶縁膜を低誘電
率化する。 【解決手段】積層された複数の配線層１１、１２、１３
を有し、各配線層はそれぞれ金属配線１５が形成される
絶縁膜を有し、１つの上記配線層には少なくとも２種類
の絶縁膜１４、１６が領域を分けて設けられていること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は多層配線を有する
半導体装置に係り、特に同一配線層内の絶縁膜の構造に
関する。
【０００２】
【従来の技術】半導体装置、特にＬＳＩにおける性能向
上を図るために、多層配線に用いられる絶縁膜の低誘電
率化が進んでいる。すなわち、配線相互間の絶縁膜とし
て低誘電率のものを使用することにより、配線相互間の
寄生容量が低減され、配線を伝播する信号の遅延時間が
改善されて、ＬＳＩの動作の高速化が図られる。
【０００３】ここで、絶縁膜の誘電率ｋを３以下に下げ
るためには絶縁膜の密度を下げる必要がある。しかし、
絶縁膜の機械的強度とトレードオフの関係で、絶縁膜を
低誘電率化する程、機械的強度が不十分になっていく。
【０００４】多層配線を有する従来の半導体装置では、
同一配線層で使用される絶縁膜を一つの材料で構成して
おり、この絶縁膜として低誘電率のものを用いると以下
のような問題が生じている。
【０００５】第１の問題は、低誘電率の絶縁膜を多層配
線に用いた場合には、ボンディング工程やパッケージ工
程などにおける機械的衝撃に耐えられず、膜が割れてし
まうことである。
【０００６】例えば、図９は、ボンディング工程の際の
機械的衝撃によって、膜の割れが生じる場合を示してい
る。図９において、６０はそれぞれ低誘電率で密度が小
さい材料からなる絶縁膜６１を用いた配線層であり、６
２は各絶縁膜６１の表面に埋め込み形成された例えばＣ
ｕからなる金属配線であり、最上層の配線層６０には金
属配線６２の他に、Ｃｕによって構成されたボンディン
グパッド６３が形成されている。さらに、最上層の配線
層６０上にはパッシベーション膜６４が形成されてい
る。
【０００７】ここで、上記絶縁膜６１として低誘電率で
密度が小さい材料を用いると、ボンディングパッド６３
に対するボンディング工程の際の機械的衝撃により、ボ
ンディングパッド６３の下部の角部に接する絶縁膜６１
の部分に割れが生じる。
【０００８】第２の問題は、配線層の絶縁膜を形成する
途中で、絶縁膜から排出されるガスや水が素子に悪影響
を与えることである。絶縁膜をメチルポリシロキサンの
塗布、焼成によって形成する場合、メチルポリシロキサ
ンの塗布膜は脱水縮合反応によって架橋が進行するた
め、必然的に成膜の過程で大量の水素や水が放出され
る。しかし、ＬＳＩに強誘電体メモリセルやＭＩＭ（Me
tal-Insulator-Metal）キャパシタなどが形成されてい
ると、これらの素子のキャパシタ絶縁膜の多くは水素雰
囲気中で加熱されると性能劣化を引き起こす。
【０００９】例えば、図１０は、多層配線の一つの配線
層中にＭＩＭキャパシタが形成される半導体装置の製造
工程を示している。
【００１０】まず、図１０（ａ）に示すように、例えば
ＳＯＧ（Spin On Glass）などからなる絶縁膜６１の表
面に例えばＣｕからなる金属配線６２が埋め込まれた配
線層６０が形成され、続いて全面に例えばシリコンナイ
トライド（ＳｉＮ）などからなるストッパ絶縁膜６５が
形成され、さらにその上にＭＩＭキャパシタ６６が形成
される。ＭＩＭキャパシタ６６は、上部電極と下部電極
とにより、例えばシリコンナイトライド、タンタルオキ
サイド、チタンナイトライドなどからなるキャパシタ絶
縁膜がサンドイッチされた構造を有する。
【００１１】次に、図１０（ｂ）に示すように、例えば
メチルポリシロキサンが塗布され、その後、焼成されて
上層の配線層を構成する絶縁膜６１が形成される。この
絶縁膜６１を焼成する際に、メチルポリシロキサンの塗
布膜から大量の水素（Ｈ）が放出され、かつ加熱される
ことで、ＭＩＭキャパシタ６６のキャパシタ絶縁膜に水
素が取り込まれ、性能劣化が引き起こされる。
【００１２】この後は、図１０（ｃ）に示すように、絶
縁膜６１の表面や内部を貫通するようにに例えばＣｕか
らなる金属配線６２が形成される。
【００１３】第３の問題は、絶縁膜から放出されるガス
が原因で膜の腐食や浸食、膜はがれが引き起こされるこ
とである。絶縁膜の種類によっては吸水性、透水性の高
い膜がある。また、結合エネルギーが比較的低い結合を
持つ絶縁膜では、多層配線工程の際の３５０〜４００℃
程度の温度でガスを放出するような不安定な膜もある。
このような脱ガスは、ガスを放出した絶縁膜自体の特性
が変化するのはもちろんのこと、放出ガスが原因で絶縁
膜の腐食や浸食、膜はがれが引き起こされる。
【００１４】図１１は、配線層６０を構成する絶縁膜６
１としてガスを放出しやすい膜を用いた場合に、加熱工
程の際に膜はがれが引き起こされる場合を示している。
【００１５】図１１において、配線層を構成する絶縁膜
６１上にシリコンナイトライド（ＳｉＮ）などからなる
ストッパ絶縁膜６５が形成された後、その上に新たな絶
縁膜６１が形成される。この新たな絶縁膜６１を焼成す
る際の加熱工程の際に、絶縁膜６１としてガスを放出し
やすい膜を用いると、この絶縁膜６１からガスが放出さ
れ、この放出ガスによって下部の膜との密着性が悪い部
分、例えばボンディングパッド６３の上部でストッパ絶
縁膜６５に膜はがれが生じる。
【００１６】
【発明が解決しようとする課題】このように従来では、
同一配線層で使用される絶縁膜を一つの材料で構成する
ようにしているので、絶縁膜として低誘電率のものを用
いて動作の高速化を図るようにすると、機械的衝撃によ
り絶縁膜に割れが生じる、絶縁膜から排出されるガスや
水によって素子に悪影響が与えられる、絶縁膜から放出
されるガスが原因で膜の腐食や浸食、膜はがれが引き起
こされる、など信頼性の点で問題がある。
【００１７】この発明は上記のような事情を考慮してな
されたものであり、その目的は、信頼性を損なわずに動
作の高速化を図ることができる多層配線層を有する半導
体装置及びその製造方法を提供することである。
【００１８】
【課題を解決するための手段】この発明の半導体装置
は、機械的圧力が加えられる電極と、上記電極が形成さ
れ、機械的強度が必要な領域に設けられた第１の絶縁膜
と、上記第１の絶縁膜と同一の層に形成され、上記第１
の絶縁膜よりも機械的強度を必要としない領域に設けら
れた第２の絶縁膜と、上記第２の絶縁膜の表面に設けら
れた配線とを具備したことを特徴とする。
【００１９】この発明の半導体装置は、機械的圧力が加
えられる電極と、上記電極が形成され、機械的強度が必
要な領域に設けられた非多孔質の絶縁膜と、上記非多孔
質の絶縁膜と同一の層に形成され、上記第１の絶縁膜よ
りも機械的強度を必要としない領域に設けられた多孔質
の絶縁膜と、上記多孔質の絶縁膜の表面に設けられた配
線とを具備したことを特徴とする。
【００２０】この発明の半導体装置は、内部にキャパシ
タ絶縁膜が形成される第１の領域に設けられ、加熱され
た際のガスの放出量が比較的少ない第１の絶縁膜と、上
記第１の絶縁膜と同一の層に形成され、上記第１の領域
以外の第２の領域に設けられた第２の絶縁膜とを具備し
たことを特徴とする。
【００２１】この発明の半導体装置の製造方法は、基台
上に、架橋反応もしくは発泡反応が生じる絶縁材料の膜
を塗布し、上記絶縁材料の膜を熱処理し、架橋反応もし
くは発泡反応を生じさせて上記基台上に第１の絶縁膜を
形成し、上記第１の絶縁膜を上記基台上に選択的に残し
て他の領域は除去し、上記第１の絶縁膜が除去された領
域に第２の絶縁膜を形成することを特徴とする。
【００２２】この発明の半導体装置の製造方法は、基台
上に、架橋反応もしくは発泡反応が生じる絶縁材料の膜
を塗布し、上記絶縁材料の膜にエネルギーを与えること
で架橋反応もしくは発泡反応を選択的に生じさせ、架橋
反応もしくは発泡反応が生じない領域の上記絶縁材料の
膜を除去し、架橋反応もしくは発泡反応が生じた領域の
上記絶縁材料の膜を残すことで上記基台上に第１の絶縁
膜を形成し、上記絶縁材料の膜が除去された領域に第２
の絶縁膜を形成することを特徴とする。
【００２３】この発明の半導体装置の製造方法は、基台
上に、架橋反応もしくは発泡反応が生じる絶縁材料から
なる絶縁膜を形成し、上記絶縁膜の表面に配線を選択的
に形成し、交流磁界を印加することで上記配線に渦電流
を生じさせて上記配線を加熱することで、上記配線近傍
の領域の上記絶縁膜に選択的に架橋反応もしくは発泡反
応を生じさせることを特徴とする。
【００２４】
【発明の実施の形態】以下、図面を参照してこの発明を
実施の形態により詳細に説明する。
【００２５】（第１の実施の形態に係るＬＳＩチップ）
図１（ａ）はこの発明をＬＳＩに実施した第１の実施の
形態によるＬＳＩチップの平面図であり、図１（ｂ）は
図１（ａ）中のＡ−Ａ線に沿った断面図である。なお、
図１（ｂ）ではチップの上部付近の構成のみを示してい
る。また、図１は必ずしも実際の寸法が反映されたもの
ではない。
【００２６】チップの上部には例えば３層の配線層１
１、１２、１３が積層されている。これら３層の配線層
１１、１２、１３のそれぞれでは、２種類の絶縁膜がチ
ップの中央部と周辺部とで領域を分けて設けられてい
る。
【００２７】上記２種類の絶縁膜のうち、チップ中央部
に設けられている一方の絶縁膜１４は例えば有機ＳＯＧ
膜で構成されている。この絶縁膜１４は多数の空孔を持
ち、その誘電率ｋは３よりも低い例えば２．２〜２．７
の範囲の値にされている。そして、この絶縁膜１４の表
面には、埋め込み形成された例えばＣｕからなる複数の
金属配線１５が形成されている。
【００２８】また、チップの周辺部に設けられている他
方の絶縁膜１６は例えばプラズマＣＶＤ法によって形成
されたＳｉＮ膜で構成されている。この絶縁膜１６は、
有機ＳＯＧ膜からなる一方の絶縁膜１４と比べて、誘電
率ｋは高いが、機械的強度は優れている。そして、この
絶縁膜１６の表面には、埋め込み形成された例えばＣｕ
からなる複数のボンディングパッド１７が形成されてい
る。
【００２９】また、上記配線層１１、１２、１３の上部
には、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯなどからなり、他の
配線層にＣｕが拡散されることを防止すためのストッパ
膜１８がそれぞれ形成されている。
【００３０】さらに上記配線層１１、１２、１３に形成
されているボンディングパッド１７は、配線層１２、１
３に形成されたビア配線１９を介して、対応するもの同
士が互いに電気的に接続されている。
【００３１】最上層の配線層１３上には、例えば、Ｓｉ
Ｎ膜／ＴＥＯＳ−ＳｉＯ2 膜／ＳｉＮ膜からなる３層構
造のパッシベーション膜２０が形成されている。そし
て、このパッシベーション膜２０の上記ボンディングパ
ッド１７に対応する位置には、ボンディング用の開口部
２１が形成されている。
【００３２】図１に示すＬＳＩでは、複数の配線層１
１、１２、１３は、表面に金属配線１５及びボンディン
グパッド１７が形成される絶縁膜を有し、各絶縁膜はチ
ップ中央部に設けられている一方の絶縁膜１４と、チッ
プの周辺部に設けられている他方の絶縁膜１６とから構
成されている。
【００３３】ここで各配線層１１、１２、１３におい
て、その表面に金属配線１５が形成されている絶縁膜１
４は、多数の空孔を持ち、その誘電率ｋが２．２〜２．
７の範囲の低い値にされているので、各配線層相互間の
金属配線１５同士の容量結合の度合いは小さなものとな
り、各金属配線１５に付随する寄生容量の値を低く抑え
ることができる。この結果、各金属配線１５を伝播する
信号の遅延時間が改善されて、ＬＳＩの動作の高速化が
図られる。
【００３４】一方、各配線層１１、１２、１３におい
て、ボンディングパッド１７の周囲もしくは下方に位置
する絶縁膜１６は、プラズマＣＶＤ法によって形成され
たＳｉＮ膜で構成されており、この絶縁膜１６は、有機
ＳＯＧ膜からなる絶縁膜１４と比べて機械的強度が優れ
ている。このため、最上層の配線層１３のボンディング
パッド１７に対してワイヤを結線するボンディング工程
や、パッケージ工程などの際に、ボンディングパッド１
７に機械的衝撃（機械的圧力）が加わった場合でも、絶
縁膜１６は割れにくくなる。
【００３５】さらに、プラズマＣＶＤ法によって形成さ
れたＳｉＮ膜からなる絶縁膜１６は水分の吸着、透水が
少ないので、脱ガスに起因した膜はがれが比較的生じや
すいボンディングパッド付近におけるストッパ膜１８の
膜はがれを抑制することができる。
【００３６】このように上記実施の形態によるＬＳＩチ
ップは、信頼性を損なわずに動作の高速化を図ることが
できる。
【００３７】なお、上記実施の形態において、各配線層
を構成する絶縁膜を２種類の絶縁膜を用いて構成する場
合について説明したが、これは２種類以上の絶縁膜を用
いて構成するようにしてもよい。
【００３８】また、上記実施の形態では、誘電率ｋが３
よりも低い絶縁膜１４として有機ＳＯＧ膜を用いる場合
について説明したが、これはプラズマＣＶＤ法によって
形成されたＳｉＮ膜のなかにも誘電率ｋが３よりも低い
ものがあるので、絶縁膜１４としてこのＳｉＮ膜を用い
ることができる。
【００３９】（第１の実施の形態に係るＬＳＩチップの
製造方法）次に、図１に示すＬＳＩチップの製造方法を
図２の断面図を用いて説明する。
【００４０】まず、図２（ａ）に示すように、予め素子
や他の配線層が形成されたウエハ（基台）３０上に、Ｏ
Ｈ基の付いたＳｉＯ2 を基本骨格とする前駆体が溶媒中
に混合された材料を、スピン法により塗布して有機ＳＯ
Ｇ（Spin On Glass）膜３１を成膜する。
【００４１】次に、図２（ｂ）に示すように、酸素雰囲
気中や窒素雰囲気中で例えば３５０〜４００℃以上の温
度で熱処理を施し、有機ＳＯＧ膜３１を焼成して絶縁膜
１４を形成する。このとき、前駆体間の脱水重合が起こ
ることにより、酸素原子を介したＳｉＯ2 の架橋が形成
されて、絶縁膜１４には多数の空孔が生じ、絶縁膜１４
は多孔質の膜となる。一般に、脱水重合は３５０〜４０
０℃以上の温度で起こり、溶媒の揮発は２００℃程度か
ら始まる。また、多孔質の絶縁膜１４の誘電率ｋは２．
２〜２．７の範囲の値となる。
【００４２】次に、図２（ｃ）に示すように、ＰＥＰ工
程により、上記絶縁膜１４を選択的にエッチングして各
チップの中央部にのみ残し、他の部分は除去する。
【００４３】次に、図２（ｄ）に示すように、例えばプ
ラズマＣＶＤ法によって全面にＳｉＮからなる絶縁膜１
６を堆積する。
【００４４】続いて、図２（ｅ）に示すように、ＣＭＰ
法による研磨、あるいはレジストを堆積した後にエッチ
バックするなどの方法により、上記絶縁膜１６の上面と
絶縁膜１４の上面とが同一面で平坦となるまで絶縁膜１
６を除去する。これにより、各チップの中央部が絶縁膜
１４からなり、各チップの周辺部が絶縁膜１６からなる
絶縁膜が形成される。
【００４５】この後、図２（ｆ）に示すように、絶縁膜
１４の表面に金属配線１５を、絶縁膜１６の表面にボン
ディングパッド１７をそれぞれ形成する。
【００４６】上記金属配線１５及びボンディングパッド
１７の具体的な形成方法は以下の通りである。すなわ
ち、絶縁膜１４及び絶縁膜１６の表面にそれぞれ金属配
線用及びボンディングパッド形成用の溝を形成した後、
必要に応じてＴａＮ、Ｔａ、ＷＮなどからなるバリアメ
タル及びシード用のＣｕをスパッタリング法によって順
次形成し、その後、電解メッキ法によりＣｕを形成し、
次にＣＭＰ法によって研磨することにより平坦化する。
【００４７】次に、図２（ｇ）に示すように、全面にＳ
ｉＮ、ＳｉＣＮ、ＳｉＣＯなどからなるストッパ膜１８
を形成する。
【００４８】上記一連の工程によって１つの配線層が形
成され、この一連の工程を必要回数繰り返し行うことに
よって多層の配線層が形成される。
【００４９】なお、上記実施の形態では、有機ＳＯＧ膜
に熱処理を施し、焼成することで架橋反応を生じさせて
多数の空孔を有する多孔質の絶縁膜１４を形成する場合
について説明したが、これはＳＯＧ膜中に分子量の大き
な樹脂を混入させておき、焼成時の熱エネルギーでこの
分子量の大きな樹脂がＣＨ4 、ＣＯ2 、Ｈ2 、Ｃといっ
た小さい分子量のものに分解、離脱する発泡反応によっ
て多数の空孔を生じせて、多孔質の絶縁膜１４を形成す
るようにしてもよい。
【００５０】さらには、上記ＳＯＧ膜の代わりに、ポリ
マー材料を用いて絶縁膜１４を形成するようにしてもよ
い。例えば、元々空間構造を有する大きな分子量のモノ
マー（Ｃx Ｈy ）を溶媒中に混入させたものを塗布し、
その後、焼成を行ない溶媒を揮発させることにより、分
子レベルの空孔を有する絶縁膜１４を形成してもよい。
【００５１】あるいは、高い熱安定性を有する有機樹脂
と低い熱安定性を有する有機樹脂の二つを混合させたポ
リマー材料を塗布し、焼成時の熱エネルギーにより、低
熱安定性の有機樹脂相が揮発することで空孔が形成され
るように絶縁膜１４を形成してもよい。
【００５２】さらには、ＳｉＯ2 の無機相を混入させた
ポリマー材料を塗布し、焼成を行った後、ＨＦ雰囲気に
晒してＳｉＯ2 のみを溶出させることによって空孔が形
成されるように絶縁膜１４を形成してもよい。
【００５３】（第１の実施の形態に係るＬＳＩチップの
製造方法の変形例）ところで、図２に示す第１の実施の
形態の製造方法では、有機ＳＯＧ膜３１を成膜した後、
焼成して絶縁膜１４を形成し、次に絶縁膜１４を選択的
にエッチングして各チップの中央部にのみ絶縁膜１４を
残す場合を説明した。
【００５４】これに対し、この変形例による製造方法で
は、図２（ａ）の工程で有機ＳＯＧ膜３１を成膜した
後、図３（ａ）に示すように、各チップの中央部に選択
的にエネルギーを与えることで３５０〜４００℃以上の
温度に昇温し、この部分の有機ＳＯＧ膜３１を焼成して
絶縁膜１４を形成する。
【００５５】次に、図３（ｂ）に示すように、エネルギ
ーが与えられなかった部分の有機ＳＯＧ膜３１を有機溶
媒で溶解して、各チップの中央部にのみ絶縁膜１４を形
成する。この後の工程は、図２の場合と同様なので、そ
の説明は省略する。
【００５６】なお、上記エネルギーは、例えばレーザ光
の照射、電子線の照射、分子線の照射によって与えるこ
とができる。
【００５７】（第２の実施の形態に係るＬＳＩチップ）
図４（ａ）はこの発明をＬＳＩに実施した第２の実施の
形態によるＬＳＩチップの平面図であり、図４（ｂ）は
図４（ａ）中のＡ−Ａ線に沿った断面図である。なお、
図４（ａ）、（ｂ）において、図１（ａ）、（ｂ）と対
応する箇所には同じ符号を付してその説明は省略し、図
１（ａ）、（ｂ）と異なる箇所のみを説明する。
【００５８】この実施の形態によるＬＳＩチップも例え
ば３層の配線層１１、１２、１３を有している。そし
て、これら３層の配線層１１、１２、１３のそれぞれは
有機ＳＯＧ膜からなる１種類の絶縁膜によって構成され
ており、チップの中央部は多孔質の絶縁膜１４ａからな
り、チップの周辺部は非多孔質の絶縁膜１４ｂからな
る。
【００５９】図４に示すＬＳＩにおいて、多孔質の絶縁
膜１４ａの誘電率ｋは例えば２．１程度と低いが、機械
的強度は劣り、他方、非多孔質の絶縁膜１４ｂの誘電率
ｋは例えば２．７程度と高いが、機械的強度は絶縁膜１
４ａよりも優れている。
【００６０】ここで、表面に金属配線１５が形成されて
いる絶縁膜１４ａは多孔質の絶縁膜であり、誘電率ｋが
２．１程度と低い値にされているので、各配線層相互間
の金属配線１５同士の容量結合の度合いは小さなものと
なり、各金属配線１５に付随する寄生容量の値を低く抑
えることができる。この結果、各金属配線１５を伝播す
る信号の遅延時間が改善されて、ＬＳＩの動作の高速化
が図られる。
【００６１】一方、各配線層１１、１２、１３におい
て、ボンディングパッド１７の周囲もしくは下方に位置
する絶縁膜１４ｂは非多孔質の絶縁膜であり、絶縁膜１
４ａと比べて機械的強度が優れているため、最上層の配
線層１３のボンディングパッド１７に対してワイヤを結
線するボンディング工程や、パッケージ工程などの際
に、ボンディングパッド１７に機械的衝撃が加わった場
合でも、絶縁膜１４ｂは割れにくくなる。
【００６２】すなわち、この実施の形態のＬＳＩチップ
においても、図１のものと同様に信頼性を損なわずに動
作速度を向上させることができる。
【００６３】なお、上記実施の形態においても、各配線
層を構成する絶縁膜を２種類の絶縁膜を用いて構成する
場合について説明したが、これは２種類以上の絶縁膜を
用いて構成するようにしてもよい。
【００６４】（第２の実施の形態に係るＬＳＩチップの
製造方法）次に、図４に示すＬＳＩチップの製造方法を
図５の断面図を用いて説明する。
【００６５】まず、図５（ａ）に示すように、予め素子
や他の配線層が形成されたウエハ（基台）３０上に、Ｏ
Ｈ基の付いたＳｉＯ2 を基本骨格とする前駆体が溶媒中
に混合された材料を、スピン法により塗布して有機ＳＯ
Ｇ膜３１を成膜する。
【００６６】次に、図５（ｂ）に示すように、全体を酸
素雰囲気中や窒素雰囲気中で有機ＳＯＧ膜３１を焼成
し、全面で架橋反応を起こして絶縁膜１４ｂを形成す
る。このとき、この絶縁膜１４ｂの誘電率ｋは２．７程
度の値となる。
【００６７】次に、図５（ｃ）に示すように、各チップ
の中央部の絶縁膜１４ｂに選択的にエネルギーを与え、
この部分を先の焼成時の温度よりも高い温度で加熱する
ことにより、この部分における架橋反応を促進し、空孔
を多数有する多孔質の絶縁膜１４ａを形成する。また、
チップの周辺部には非多孔質の絶縁膜１４ｂが残る。
【００６８】上記エネルギーは、例えばレーザ光の照
射、電子線の照射、分子線の照射によって与えることが
できる。
【００６９】これにより、各チップの中央部が絶縁膜１
４ａからなり、各チップの周辺部が絶縁膜１４ｂからな
る絶縁膜が形成される。
【００７０】この後は、図２の方法の場合と同様に、図
５（ｅ）、図５（ｆ）に示すように、絶縁膜１４ａの表
面に金属配線１５を、絶縁膜１４ｂの表面にボンディン
グパッド１７をそれぞれ形成する。
【００７１】なお、この実施の形態においても、各チッ
プの中央部の絶縁膜１４ｂに選択的にエネルギーを与え
て加熱することで、架橋反応を促進し、この部分に空孔
を多数有する多孔質の絶縁膜１４ａを形成する代わり
に、ＳＯＧ膜中に分子量の大きな樹脂を混入させてお
き、選択的にエネルギーが与えられた時に、この分子量
の大きな樹脂がＣＨ4 、ＣＯ2 、Ｈ2 、Ｃといった小さ
い分子量のものに分解、離脱する発泡反応によって多数
の空孔を生じさせることで、多孔質の絶縁膜１４ａを形
成するようにしてもよい。
【００７２】（第２の実施の形態に係るＬＳＩチップの
製造方法の変形例）上記第２の実施の形態による方法で
は、レーザ光の照射、電子線の照射、分子線の照射によ
り、選択的にエネルギーを与えて加熱することで、架橋
反応もしくは発泡反応を生じさせ、多孔質の絶縁膜１４
ａを形成する場合を説明した。
【００７３】これに対し、この変形例による方法では、
配線層を構成する絶縁膜の表面に配線を形成した後、外
部から交流磁界を印加して配線に渦電流を発生させ、配
線の温度を上昇させることにより、配線の近傍の絶縁膜
にのみ熱を与え、架橋反応ももしくは発泡反応を選択的
に起こして、その部分の絶縁膜を多孔質の絶縁膜に変え
るものである。
【００７４】図６（ａ）はＬＳＩチップの平面図であ
り、図６（ｂ）は図６（ａ）中のＢ−Ｂ線に沿った断面
図である。なお、図６（ａ）、（ｂ）において、図１
（ａ）、（ｂ）と対応する箇所には同じ符号を付してそ
の説明は省略し、図１（ａ）、（ｂ）と異なる箇所のみ
を説明する。
【００７５】図６（ａ）、（ｂ）において、焼成後の非
多孔質の絶縁膜１４ｂの表面には金属配線１５が形成さ
れている。そして、外部から交流磁界を印加して上記各
金属配線１５に渦電流を発生させ、その温度を上昇させ
ることにより、金属配線１５の近傍の絶縁膜にのみ熱を
与え、架橋反応もしくは発泡反応を選択的に起こし、多
孔質の絶縁膜１４ａを形成する。
【００７６】（第３の実施の形態に係るＬＳＩチップ）
図７はこの発明をＬＳＩに実施した第３の実施の形態に
よるＬＳＩチップの断面図である。なお、図７におい
て、図１（ａ）、（ｂ）と対応する箇所には同じ符号を
付してその説明は省略し、図１（ａ）、（ｂ）と異なる
箇所のみを説明する。
【００７７】この実施の形態によるＬＳＩチップも例え
ば３層の配線層１１、１２、１３を有している。そし
て、これら３層の配線層１１、１２、１３では、それぞ
れ２種類の絶縁膜が領域を分けて設けられている。この
２種類の絶縁膜として、その表面に金属配線１５が形成
される領域では、例えば誘電率ｋが２．１程度の有機Ｓ
ＯＧ膜からなる多孔質の絶縁膜４０ａが設けられてお
り、その表面にボンディングパッド１７が設けられる領
域及びＭＩＭキャパシタ４１が形成されている領域では
Ａｌ2 Ｏ3 （酸化アルミニウム）からなる絶縁膜４０ｂ
が設けられている。
【００７８】ＭＩＭキャパシタ４１は、上部電極と下部
電極とにより、例えばＳｉＮ（シリコンナイトライ
ド）、ＴａＯ（タンタルオキサイド）、ＴｉＮ（チタン
ナイトライド）などからなるキャパシタ絶縁膜がサンド
イッチされた構造を有する。
【００７９】ここで、表面に金属配線１５が形成されて
いる領域に設けられている絶縁膜４０ａは多孔質の絶縁
膜であり、誘電率ｋが２．１程度と低い値にされている
ので、各配線層相互間の金属配線１５同士の容量結合の
度合いは小さなものとなり、各金属配線１５に付随する
寄生容量の値を低く抑えることができる。この結果、各
金属配線１５を伝播する信号の遅延時間が改善されて、
ＬＳＩの動作の高速化が図られる。
【００８０】一方、ボンディングパッド１７及びＭＩＭ
キャパシタ４１が形成されている領域に設けられている
Ａｌ2 Ｏ3 なる絶縁膜４０ｂは、機械的強度に優れてい
ると共に加熱された際に水素ガスの放出量が比較的少な
い。
【００８１】従って、ボンディングパッド１７に対して
ワイヤを結線するボンディング工程や、パッケージ工程
などの際に、ボンディングパッド１７に機械的衝撃が加
わった場合でも、絶縁膜４０ｂが割れにくくなる。
【００８２】また、ＭＩＭキャパシタなどが形成されて
いる領域にはＡｌ2 Ｏ3 なる絶縁膜４０ｂが設けられて
いるので、加熱工程の際にＭＩＭキャパシタのキャパシ
タ絶縁膜が水素ガスに晒されることが抑制され、ＭＩＭ
キャパシタの性能劣化が防止される。
【００８３】なお、上記実施の形態では、ＭＩＭキャパ
シタが形成される領域に、加熱された際に水素ガスの放
出量が比較的少ない絶縁膜を設ける場合について説明し
たが、これはキャパシタ絶縁膜を有する他の素子、例え
ば高誘電体メモリが形成されるＬＳＩではこの高誘電体
メモリが形成される領域にＡｌ2 Ｏ3 なる絶縁膜を設け
るようにすればよい。
【００８４】また、水素ガスの放出量が比較的少ない絶
縁膜として、Ａｌ2 Ｏ3 なる絶縁膜を用いる場合につい
て説明したが、その他に、例えばプラズマＣＶＤ法で形
成したＳｉＯ2 膜なども上記絶縁膜４０ｂとして用いる
ことができる。
【００８５】なお、上記実施の形態においても、各配線
層を構成する絶縁膜を２種類の絶縁膜を用いて構成する
場合について説明したが、これは２種類以上の絶縁膜を
用いて構成するようにしてもよい。
【００８６】以上の各実施の形態において、同一配線層
に用いる異種の絶縁膜は、上記したものに限定されるも
のではなく、ＬＳＩチップ内の領域別の特性に応じて適
宜絶縁膜を使い分けることができる。例えば、絶縁膜と
しては、多孔質／非多孔質の有機ＳＯＧ、ＭＳＱ（Meth
yl-silsesquioxane）、ＨＳＱ（hydrogen-silsesquioxa
ne）、ＳｉＮ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＯ2 、ＰＳ
Ｇ、ポリマー材料ベースの多孔質ＭＳＸ（methyl-poly-
siloxane）、多孔質ＰＡＥ（poly-arylene-ether）など
が使用できる。
【００８７】また、各配線層に異なる２種類の絶縁膜を
設ける際に、図８（ａ）、（ｂ）に示すように、一方の
絶縁膜５１をメッシュ状に配置して設け、他方の絶縁膜
５２はこのメッシュの間に島状に配置して設けるように
してもよい。
【００８８】ここで、第１の実施例の形態に即して説明
すると、例えば一方の絶縁膜５１は、多数の空孔を持ち
誘電率ｋが２．２〜２．７の範囲の値にされている絶縁
膜１４に相当し、他方の絶縁膜５２は機械的強度が優れ
た絶縁膜１６に相当し、あるいはその反対に相当しても
よい。
【００８９】また、上記各実施の形態では、機械的圧力
が加わる電極としてボンディングパッドが設けられたＬ
ＳＩチップにこの発明を実施した場合について説明した
が、これはチップ上に多数のボール電極が形成されるＢ
ＧＡ用ＬＳＩチップに実施することもできる。すなわ
ち、ＢＧＡ用ＬＳＩチップを実装する際の電極接続時
に、ボール電極には機械的衝撃（機械的圧力）が加えら
れる。このため、ボール電極が形成されている配線層の
領域には機械的強度が強い絶縁膜、例えばプラズマＣＶ
Ｄ法によって形成されたＳｉＮ膜などを設けるように
し、金属配線が形成されている領域のように機械的強度
を必要としない配線層の領域には、誘電率が低い例えば
有機ＳＯＧ膜などの絶縁膜を設けるようにすればよい。
【００９０】
【発明の効果】以上説明したようにこの発明によれば、
信頼性を損なわずに動作速度の向上を図ることができる
多層配線層を有する半導体装置及びその製造方法を提供
することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態によるＬＳＩチッ
プの平面図及び断面図。
【図２】図１に示すＬＳＩチップの製造方法を示す断面
図。
【図３】図１に示すＬＳＩチップの製造方法の変形例を
説明するための断面図。
【図４】この発明の第２の実施の形態によるＬＳＩチッ
プの平面図及び断面図。
【図５】図４に示すＬＳＩチップの製造方法を説明する
ための断面図。
【図６】図４に示すＬＳＩチップの製造方法を説明する
ための平面図及び断面図。
【図７】この発明の第３の実施の形態によるＬＳＩチッ
プの断面図。
【図８】この発明の変形例による配線層の平面図及び断
面図。
【図９】従来の半導体装置の断面図。
【図１０】従来の半導体装置の製造方法を説明するため
の断面図。
【図１１】従来の半導体装置の断面図。
【符号の説明】
１１、１２、１３…配線層、 １４…絶縁膜、 １４ａ…多孔質の絶縁膜、 １４ｂ…非多孔質の絶縁膜、 １５…金属配線、 １６…絶縁膜、 １７…ボンディングパッド、 １８…ストッパ膜、 １９…ビア配線、 ２０…パッシベーション膜、 ２１…開口部、 ４０ａ…多孔質の絶縁膜、 ４０ｂ…Ａｌ2 Ｏ3 からなる絶縁膜、 ４１…ＭＩＭキャパシタ。
フロントページの続き (72)発明者 下岡 義明 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 柴田 英毅 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F033 HH11 HH21 HH32 HH34 MM01 MM12 MM13 PP15 PP27 QQ09 QQ25 QQ31 QQ48 QQ54 QQ74 QQ81 RR01 RR03 RR04 RR06 RR08 RR14 RR21 RR25 RR29 SS15 SS22 VV07 VV10 XX14 XX17 XX24 5F038 AC02 AC15 BE07 CD18 CD20 EZ11 EZ14 EZ15 EZ17 EZ20

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 機械的圧力が加えられる電極と、 上記電極が形成され、機械的強度が必要な領域に設けら
    れた第１の絶縁膜と、 上記第１の絶縁膜と同一の層に形成され、上記第１の絶
    縁膜よりも機械的強度を必要としない領域に設けられた
    第２の絶縁膜と、 上記第２の絶縁膜の表面に設けられた配線とを具備した
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記機械的圧力が加えられる電極がボン
    ディングパッドであり、前記第１の絶縁膜は上記ボンデ
    ィングパッドの周囲もしくは下方の領域に設けられてい
    ることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記第１の絶縁膜が半導体装置の周辺部
    に設けられていることを特徴とする請求項１記載の半導
    体装置。
  4. 【請求項４】 前記第２の絶縁膜の誘電率ｋが３よりも
    低いことを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記第１の絶縁膜がＳＯＧ膜であり、前
    記第２の絶縁膜がプラズマＣＶＤ膜であることを特徴と
    する請求項１記載の半導体装置。
  6. 【請求項６】 機械的圧力が加えられる電極と、 上記電極が形成され、機械的強度が必要な領域に設けら
    れた非多孔質の絶縁膜と、 上記非多孔質の絶縁膜と同一の層に形成され、上記第１
    の絶縁膜よりも機械的強度を必要としない領域に設けら
    れた多孔質の絶縁膜と、 上記多孔質の絶縁膜の表面に設けられた配線とを具備し
    たことを特徴とする半導体装置。
  7. 【請求項７】 前記多孔質の絶縁膜と非多孔質の絶縁膜
    とは共にＳＯＧ膜であることを特徴とする請求項６記載
    の半導体装置。
  8. 【請求項８】 前記機械的圧力が加えられる電極がボン
    ディングパッドであり、前記非多孔質の絶縁膜は上記ボ
    ンディングパッドの周囲もしくは下方の領域に設けられ
    ていることを特徴とする請求項６記載の半導体装置。
  9. 【請求項９】 前記非多孔質の絶縁膜がプラズマＣＶＤ
    膜であり、前記多孔質の絶縁膜がＳＯＧ膜からなること
    を特徴とする請求項６記載の半導体装置。
  10. 【請求項１０】 内部にキャパシタ絶縁膜が形成される
    第１の領域に設けられ、加熱された際のガスの放出量が
    比較的少ない第１の絶縁膜と、 上記第１の絶縁膜と同一の層に形成され、上記第１の領
    域以外の第２の領域に設けられた第２の絶縁膜とを具備
    したことを特徴とする半導体装置。
  11. 【請求項１１】 前記第２の絶縁膜は、加熱された際の
    ガスの放出量が前記第１の絶縁膜よりも多い絶縁膜であ
    ることを特徴とする請求項１０記載の半導体装置。
  12. 【請求項１２】 前記第１の絶縁膜が、酸化アルミニウ
    ム膜、プラズマＣＶＤ酸化膜のいずれかであることを特
    徴とする請求項１０記載の半導体装置。
  13. 【請求項１３】 基台上に、架橋反応もしくは発泡反応
    が生じる絶縁材料の膜を塗布し、 上記絶縁材料の膜を熱処理し、架橋反応もしくは発泡反
    応を生じさせて上記基台上に第１の絶縁膜を形成し、 上記第１の絶縁膜を上記基台上に選択的に残して他の領
    域は除去し、 上記第１の絶縁膜が除去された領域に第２の絶縁膜を形
    成することを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 基台上に、架橋反応もしくは発泡反応
    が生じる絶縁材料の膜を塗布し、 上記絶縁材料の膜にエネルギーを与えることで架橋反応
    もしくは発泡反応を選択的に生じさせ、 架橋反応もしくは発泡反応が生じない領域の上記絶縁材
    料の膜を除去し、架橋反応もしくは発泡反応が生じた領
    域の上記絶縁材料の膜を残すことで上記基台上に第１の
    絶縁膜を形成し、 上記絶縁材料の膜が除去された領域に第２の絶縁膜を形
    成することを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 レーザ光を照射することで前記絶縁材
    料の膜にエネルギーを与えることを特徴とする請求項１
    ４記載の半導体装置の製造方法。
  16. 【請求項１６】 電子線を照射することで前記絶縁材料
    の膜にエネルギーを与えることを特徴とする請求項１４
    記載の半導体装置の製造方法。
  17. 【請求項１７】 分子線を照射することで前記絶縁材料
    の膜にエネルギーを与えることを特徴とする請求項１４
    記載の半導体装置の製造方法。
  18. 【請求項１８】 前記絶縁材料の膜が有機ＳＯＧ膜であ
    ることを特徴とする請求項１４記載の半導体装置の製造
    方法。
  19. 【請求項１９】 基台上に、架橋反応もしくは発泡反応
    が生じる絶縁材料からなる絶縁膜を形成し、 上記絶縁膜の表面に配線を選択的に形成し、 交流磁界を印加することで上記配線に渦電流を生じさせ
    て上記配線を加熱することで、上記配線近傍の領域の上
    記絶縁膜に選択的に架橋反応もしくは発泡反応を生じさ
    せることを特徴とする半導体装置の製造方法。
  20. 【請求項２０】 前記絶縁膜が有機ＳＯＧ膜であること
    を特徴とする請求項１９記載の半導体装置の製造方法。
JP2001298309A 2001-09-27 2001-09-27 半導体装置およびその製造方法 Pending JP2003100757A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001298309A JP2003100757A (ja) 2001-09-27 2001-09-27 半導体装置およびその製造方法
US09/995,602 US6563218B2 (en) 2001-09-27 2001-11-29 Semiconductor device of multi-wiring structure and method of manufacturing the same
EP01128356A EP1298725A3 (en) 2001-09-27 2001-11-30 Semiconductor device of multi-wiring structure and method of manufacturing the same
TW091122008A TW565927B (en) 2001-09-27 2002-09-25 Semiconductor device having multi-layer wiring structure and its manufacturing method
KR1020020058384A KR100574728B1 (ko) 2001-09-27 2002-09-26 다층 배선 구조의 반도체 장치
CNB021482152A CN1267992C (zh) 2001-09-27 2002-09-27 多层布线结构的半导体器件
US10/407,426 US6750138B2 (en) 2001-09-27 2003-04-07 Semiconductor device of multi-wiring structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298309A JP2003100757A (ja) 2001-09-27 2001-09-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003100757A true JP2003100757A (ja) 2003-04-04

Family

ID=19119226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298309A Pending JP2003100757A (ja) 2001-09-27 2001-09-27 半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US6563218B2 (ja)
EP (1) EP1298725A3 (ja)
JP (1) JP2003100757A (ja)
KR (1) KR100574728B1 (ja)
CN (1) CN1267992C (ja)
TW (1) TW565927B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
WO2005053008A1 (ja) * 2003-11-28 2005-06-09 Tokyo Electron Limited 絶縁膜の形成方法及び絶縁膜形成システム並びに半導体装置の製造方法
JP2006186330A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 絶縁膜及び半導体装置の作製方法
US7732927B2 (en) 2006-11-24 2010-06-08 Fujitsu Limited Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
US8507965B2 (en) 2003-04-24 2013-08-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
JP2017212248A (ja) * 2016-05-23 2017-11-30 サンケン電気株式会社 半導体装置
JP2019186495A (ja) * 2018-04-17 2019-10-24 大日本印刷株式会社 受動素子

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP4707330B2 (ja) * 2004-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7173842B2 (en) * 2004-03-31 2007-02-06 Intel Corporation Metal heater for in situ heating and crystallization of ferroelectric polymer memory film
US7504727B2 (en) 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
US7524755B2 (en) * 2006-02-22 2009-04-28 Chartered Semiconductor Manufacturing, Ltd. Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US20140069170A1 (en) * 2007-04-19 2014-03-13 Se Yeol Seo Sensor for humidity and management system therefor
KR100886814B1 (ko) * 2007-04-19 2009-03-04 서세열 기저귀용 습도 센서 및 그 관리 시스템
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
TWI419268B (zh) * 2007-09-21 2013-12-11 Teramikros Inc 半導體裝置及其製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
KR100909757B1 (ko) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성 방법
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
JP5731904B2 (ja) * 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US11222859B2 (en) * 2020-05-05 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with bonding pad and method for forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795693A (en) * 1983-07-13 1989-01-03 American Telephone And Telegraph Company, At&T Technologies, Inc. Multilayer circuit board fabrication process
US4903118A (en) * 1988-03-30 1990-02-20 Director General, Agency Of Industrial Science And Technology Semiconductor device including a resilient bonding resin
US5438022A (en) * 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
DE69535718T2 (de) * 1994-05-27 2009-03-19 Texas Instruments Inc., Dallas Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen
MY113904A (en) * 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
US6040628A (en) * 1996-12-19 2000-03-21 Intel Corporation Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
JP3159093B2 (ja) 1996-12-25 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
EP0886306A1 (en) * 1997-06-16 1998-12-23 IMEC vzw Low temperature adhesion bonding method for composite substrates
US6309956B1 (en) * 1997-09-30 2001-10-30 Intel Corporation Fabricating low K dielectric interconnect systems by using dummy structures to enhance process
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
US6225238B1 (en) * 1999-06-07 2001-05-01 Allied Signal Inc Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507965B2 (en) 2003-04-24 2013-08-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
US7772130B2 (en) 2003-11-28 2010-08-10 Tokyo Electron Limited Insulation film forming method, insulation film forming system, and semiconductor device manufacturing method
WO2005053008A1 (ja) * 2003-11-28 2005-06-09 Tokyo Electron Limited 絶縁膜の形成方法及び絶縁膜形成システム並びに半導体装置の製造方法
KR100789858B1 (ko) * 2003-11-28 2008-01-02 동경 엘렉트론 주식회사 절연막의 형성 방법, 절연막 형성 장치 및 반도체 장치의 제조 방법
JP4749133B2 (ja) * 2004-11-30 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006186330A (ja) * 2004-11-30 2006-07-13 Semiconductor Energy Lab Co Ltd 絶縁膜及び半導体装置の作製方法
US7732927B2 (en) 2006-11-24 2010-06-08 Fujitsu Limited Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
JP2017212248A (ja) * 2016-05-23 2017-11-30 サンケン電気株式会社 半導体装置
JP2019186495A (ja) * 2018-04-17 2019-10-24 大日本印刷株式会社 受動素子
JP7087618B2 (ja) 2018-04-17 2022-06-21 大日本印刷株式会社 受動素子
JP2022120066A (ja) * 2018-04-17 2022-08-17 大日本印刷株式会社 配線構造体
JP7367804B2 (ja) 2018-04-17 2023-10-24 大日本印刷株式会社 配線構造体

Also Published As

Publication number Publication date
US20030201539A1 (en) 2003-10-30
EP1298725A2 (en) 2003-04-02
KR20030027741A (ko) 2003-04-07
CN1423328A (zh) 2003-06-11
TW565927B (en) 2003-12-11
US6563218B2 (en) 2003-05-13
EP1298725A3 (en) 2003-10-22
US20030057557A1 (en) 2003-03-27
KR100574728B1 (ko) 2006-04-28
US6750138B2 (en) 2004-06-15
CN1267992C (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
JP2003100757A (ja) 半導体装置およびその製造方法
US6388328B1 (en) Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US7745326B2 (en) Semiconductor device having multiple wiring layers and method of producing the same
TWI227907B (en) Semiconductor device and method of manufacturing the same
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
JP4280204B2 (ja) 半導体装置
JP4364258B2 (ja) 半導体装置及び半導体装置の製造方法
KR20050013492A (ko) 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능
JPH05243402A (ja) 半導体装置の製造方法
US7602061B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8487442B2 (en) Semiconductor device having dual damascene structure
US20050170641A1 (en) Multilayered wiring structure, method of forming buried wiring, semiconductor device, method of manufacturing semiconductor device, semiconductor mounted device, and method of manufacturing semiconductor mounted device
US8330276B2 (en) Semiconductor device and method for manufacturing the same
US6586347B1 (en) Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
JP2003068851A (ja) 半導体装置及びその製造方法
KR100577446B1 (ko) 티타늄 나이트라이드와 고밀도 플라즈마 산화물 사이의 인터레이어
KR100668221B1 (ko) Ｍｉｍ 캐패시터 형성 방법
KR100645194B1 (ko) Ｍｉｍ 캐패시터 형성 방법
JPWO2005024935A1 (ja) 半導体装置
JP2005217320A (ja) 配線形成方法、半導体装置の製造方法並びに半導体実装装置の製造方法
JP2004235550A (ja) 半導体装置およびその製造方法
JPH07147281A (ja) 半導体集積回路装置の製造方法
JPS6366951A (ja) 半導体装置
JP2006344626A (ja) 半導体装置の製造方法およびデバイス形成基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916