[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003140570A - Electroluminescence display device - Google Patents

Electroluminescence display device

Info

Publication number
JP2003140570A
JP2003140570A JP2001340701A JP2001340701A JP2003140570A JP 2003140570 A JP2003140570 A JP 2003140570A JP 2001340701 A JP2001340701 A JP 2001340701A JP 2001340701 A JP2001340701 A JP 2001340701A JP 2003140570 A JP2003140570 A JP 2003140570A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
source
gate
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001340701A
Other languages
Japanese (ja)
Inventor
Hiroshi Tsutsu
博司 筒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001340701A priority Critical patent/JP2003140570A/en
Publication of JP2003140570A publication Critical patent/JP2003140570A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the deficiency of linearity and the nonuniformity of a picture caused by the early effect and the kink current of a thin film transistor in an electroluminescence display device. SOLUTION: In this display device, the early effect and the kink current of the thin film transistor are prevented by grounding the channel part of the thin film transistor while bring an opposite conductive region into contact with the channel part and, thus, the linearity and the uniformity of the picture are improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、エレクトロルミネ
ッセンス素子及び薄膜トランジスタによって駆動される
アクティブマトリクス型エレクトロルミネッセンス表示
装置に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type electroluminescence display device driven by an electroluminescence element and a thin film transistor.

【0002】[0002]

【従来の技術】近年、エレクトロルミネッセンス(エレ
クトロルミネッセンスElectro Luminescence:以下、
「エレクトロルミネッセンス」と略記する。)素子を用
いたエレクトロルミネッセンス表示装置がCRTやLC
Dに代わる表示装置として注目されており、とりわけ、
エレクトロルミネッセンス素子材料として薄膜の有機材
料を用いたものの実用化や研究開発が活発化している。
2. Description of the Related Art Recently, electroluminescence (Electro Luminescence:
Abbreviated as "electroluminescence". ) Electroluminescent display devices using CRT or LC
Has attracted attention as a display device to replace the D.
Practical application and research and development of thin-film organic materials used as electroluminescent element materials are becoming active.

【0003】例えば、単純マトリクス駆動の有機エレク
トロルミネッセンス表示装置は既に実用化されている。
一方、薄膜トランジスタ(Thin Film Transistor:以
下、「TFT」と略記する。)をエレクトロルミネッセ
ンス駆動用に用いたアクティブマトリクス型のエレクト
ロルミネッセンス表示装置の研究開発も進められてい
る。
For example, an organic electroluminescence display device driven by a simple matrix has already been put into practical use.
On the other hand, research and development of an active matrix type electroluminescence display device using a thin film transistor (hereinafter abbreviated as “TFT”) for driving electroluminescence is under way.

【0004】図8は有機エレクトロルミネッセンス表示
装置の等価回路図を示し、図9にその有機エレクトロル
ミネッセンス表示装置の単位画素の平面図を示し、図1
0に図9のC−C’線に沿った断面図を示す。
FIG. 8 shows an equivalent circuit diagram of the organic electroluminescence display device, and FIG. 9 shows a plan view of a unit pixel of the organic electroluminescence display device.
0 shows a sectional view taken along the line CC ′ of FIG. 9.

【0005】図8に示すように、ゲートバスライン10
1とソースバスライン102とに囲まれた領域に表示を
行なう単位画素108が形成されている。両信号線の交
点付近にはスイッチング素子である第一のTFT104
が備えられており、そのTFT104のドレインは蓄積
容量107に接続されており、また有機エレクトロルミ
ネッセンス素子に電流を供給して駆動する第二のTFT
105のゲート電極に接続されている。第二のTFT1
05のドレイン電極は有機エレクトロルミネッセンス素
子の陽極側に接続され、ソースは有機エレクトロルミネ
ッセンス素子を駆動する電流供給バスライン103に接
続されている。
As shown in FIG. 8, a gate bus line 10 is provided.
A unit pixel 108 for displaying is formed in a region surrounded by 1 and the source bus line 102. A first TFT 104, which is a switching element, is provided near the intersection of both signal lines.
Is provided, the drain of the TFT 104 is connected to the storage capacitor 107, and a second TFT for supplying current to the organic electroluminescence element to drive it.
It is connected to the gate electrode 105. Second TFT1
The drain electrode 05 is connected to the anode side of the organic electroluminescence element, and the source is connected to the current supply bus line 103 for driving the organic electroluminescence element.

【0006】蓄積容量107は、次フレームに画像信号
がプログラムされるまでの期間、第二のTFT105の
ゲートに印加される電圧を保持する。これらが基板上に
マトリクス状に配置されたTFTアレイを構成し、各々
の画素に信号取り込み用の第1のTFT104を介して
画像信号をプログラムし、そのプログラムされた画像信
号は蓄積容量に保持され、駆動用のTFTのゲート電圧
を制御し、駆動用のTFTを介してエレクトロルミネッ
センス素子に電流を流すことで画像を表示する。
The storage capacitor 107 holds the voltage applied to the gate of the second TFT 105 until the image signal is programmed in the next frame. These constitute a TFT array arranged in a matrix on the substrate, and an image signal is programmed in each pixel via the first TFT 104 for signal acquisition, and the programmed image signal is held in a storage capacitor. , An image is displayed by controlling the gate voltage of the driving TFT and passing a current through the electroluminescent element via the driving TFT.

【0007】次に、TFTアレイの製造工程について、
図9と図10を参照しながら説明する。まず、石英ガラ
ス、無アルカリガラス等からなる透明絶縁性基板1に、
基板からの不純物の拡散を防ぐためのバッファー層2を
介して、第一及び第二のTFTの半導体層と蓄積容量の
一方の電極も兼ねる多結晶シリコン(以下、「p−S
i」と略記する。)3を形成する。そして、第一のTF
Tのソース領域3−2とドレイン領域3−3と蓄積容量
の電極部に不純物としてリン(P)を注入した後、全面
にゲート絶縁膜4となるSiO2をプラズマCVD法で
堆積する。そして、ゲート電極5並びにゲートバスライ
ン101を形成し、このゲート電極5をマスクとして、
第1のTFT104のLDD(Lightly Doped Drain)
領域3−4にはリンを、第2のTF105のソース・ド
レイン領域にはボロン(B)を注入する。このとき少な
くともボロンを注入する際には、第1のTFT104上
にはレジストなどを配置して、二重に注入されることを
防止している。
Next, regarding the manufacturing process of the TFT array,
This will be described with reference to FIGS. 9 and 10. First, on the transparent insulating substrate 1 made of quartz glass, non-alkali glass, or the like,
Via the buffer layer 2 for preventing the diffusion of impurities from the substrate, polycrystalline silicon (hereinafter, referred to as "p-S" which also serves as one of the semiconductor layers of the first and second TFTs and one of the storage capacitors).
abbreviated as "i". ) 3 is formed. And the first TF
After phosphorus (P) is injected as an impurity into the source region 3-2 and the drain region 3-3 of T and the electrode portion of the storage capacitor, SiO 2 to be the gate insulating film 4 is deposited on the entire surface by the plasma CVD method. Then, the gate electrode 5 and the gate bus line 101 are formed, and the gate electrode 5 is used as a mask.
LDD (Lightly Doped Drain) of the first TFT 104
Phosphorus is implanted in the region 3-4 and boron (B) is implanted in the source / drain regions of the second TF 105. At this time, at least when boron is injected, a resist or the like is arranged on the first TFT 104 to prevent double injection.

【0008】その後、層間絶縁膜6を堆積し、コンタク
トホール7を介して、ソース電極8とドレイン電極9及
びソースバスライン102と電流供給バスライン103
をアルミニウムなどで形成してTFTアレイは完成す
る。
After that, the interlayer insulating film 6 is deposited, and the source electrode 8, the drain electrode 9, the source bus line 102, and the current supply bus line 103 are provided through the contact hole 7.
Is formed of aluminum or the like to complete the TFT array.

【0009】次に、エレクトロルミネッセンス素子を形
成する工程を説明する。完成したTFTアレイの表面を
平坦化するために、平坦化膜を10形成し、コンタクト
ホール11を介して、有機エレクトロルミネッセンスの
陽極ともなる画素電極12をITOで形成する。その
後、メタルマスクを用いた蒸着法によって画素電極上に
ホール輸送層(Hole Transportation Layer:以下、
「HTL」と略記する。)、発光層(Emission Layer:
以下、「EML」と略記する。)と電子輸送層(Electron
Transportation Layer:以下、「ETL」と略記す
る。)14を兼ねる層を連続的に蒸着し、最後に電子注
入層(Electron Injection Layer:以下、「EIL」と
略記する。)と陰極を兼ねる電極15を積層する。
Next, a process of forming an electroluminescence element will be described. In order to flatten the surface of the completed TFT array, a flattening film 10 is formed, and a pixel electrode 12 which also serves as an anode of organic electroluminescence is formed of ITO through a contact hole 11. After that, a hole transportation layer (Hole Transportation Layer: below, on the pixel electrode by a vapor deposition method using a metal mask,
Abbreviated as "HTL". ), Emission Layer:
Hereinafter, it is abbreviated as "EML". ) And electron transport layer (Electron
Transportation Layer: Hereinafter, abbreviated as "ETL". ) A layer also serving as 14 is continuously vapor-deposited, and finally an electron injection layer (hereinafter, abbreviated as “EIL”) and an electrode 15 also serving as a cathode are laminated.

【0010】HTLとしては例えばα―NPDを用い
る。EMLとしては、例えば、キノリノールアルミ錯体
(以下、「Alq3」と略記する。)にDCJTをドー
プしたものを赤(R)色材料に、Alq3にキナクリド
ンをドープしたものを緑(G)色材料、BPVBiを青
(B)色材料として用いる。EILはEMLと兼用している
ため省略した。EILと陰極を兼ねる電極には例えばア
ルミニウム(Al)にリチウム(Li)を混合した材料
を用いる。
As the HTL, for example, α-NPD is used. Examples of the EML include a quinolinol aluminum complex (hereinafter abbreviated as “Alq3”) doped with DCJT as a red (R) color material, and Alq3 doped with quinacridone as a green (G) color material, BPVBi is used as the blue (B) color material. EIL is also used as EML, so it is omitted. A material in which lithium (Li) is mixed with aluminum (Al) is used for the electrode that also serves as the EIL and the cathode.

【0011】このとき、R・G・Bを蒸着によって画素
ごとに塗り分ける際には、図11に示すように金属材料
でできたメタルマスク16を介してTFTアレイ基板に
適宜材料を蒸着する。このとき基板とマスクは接触ない
しはできるだけ近接させた方が望ましい。距離が離れて
いると隣の画素へ蒸着膜が拡がったり、膜厚精度が確保
できないからである。
At this time, when R, G, and B are separately applied to each pixel by vapor deposition, appropriate materials are vapor-deposited on the TFT array substrate through a metal mask 16 made of a metal material as shown in FIG. At this time, it is desirable that the substrate and the mask be in contact with each other or as close to each other as possible. This is because when the distance is large, the vapor deposition film spreads to the adjacent pixel and the film thickness accuracy cannot be secured.

【0012】有機エレクトロルミネッセンス素子の発光
原理及び動作は、陽極である画素電極12から注入され
たホールと陰極15から注入された電子とがEMLの内
部で再結合し、発光層を形成する有機分子を励起して励
起子を発生させる。この励起子は放射または熱失活して
基底状態へ戻るが、放射失活が即ち発光であり、この放
射された光が透明な陽極から透明絶縁基板を介して外部
へ放出されることによって、発光する。
The light emitting principle and operation of the organic electroluminescence device are as follows: holes injected from the pixel electrode 12 as an anode and electrons injected from the cathode 15 are recombined inside the EML to form an organic molecule forming a light emitting layer. Are excited to generate excitons. This exciton radiates or heat deactivates and returns to the ground state, but the radiation deenergization, that is, light emission, causes the emitted light to be emitted from the transparent anode through the transparent insulating substrate to the outside, It emits light.

【0013】[0013]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では以下のような課題が生じる。
However, the following problems occur in the above configuration.

【0014】図12は第2のTFTのドレイン電流−ド
レイン電圧特性を示しており、図8及び図12を用いて
課題を説明する。第1のTFT104の選択時にはソー
スバスライン102からプログラムすべき画像信号に応
じた電圧及び電流が供給され、蓄積容量107に充電さ
れる。
FIG. 12 shows the drain current-drain voltage characteristics of the second TFT, and the problem will be described with reference to FIGS. 8 and 12. When the first TFT 104 is selected, the source bus line 102 supplies a voltage and current according to an image signal to be programmed, and charges the storage capacitor 107.

【0015】そして、第1のTFTが非選択になると、
蓄積容量にプログラムされた信号によって、第2のTF
T105がオン状態となる。そして、電流供給バスライ
ン103から第2のTFTを介して、有機エレクトロル
ミネッセンス素子に定電流が流れ発光する。図12−
(a)では第2のTFTの状態をより詳しく説明する。
第1のTFTの選択期間には、第2のTFTはダイオー
ド特性を示すため、点線で示すダイオード特性に沿っ
て、電位が変化し、例えば、S点で飽和する。しかしな
がら、第1のTFTが非選択になり、エレクトロルミネ
ッセンス素子に電流が流れる際には、蓄積容量によっ
て、第2のTFTのゲート電圧は一定に保持されるが、
電流供給ラインがソースバスラインから電流供給バスラ
インへ変わるためにドレイン電圧が変化する。すなわ
ち、動作点が第2のTFTの出力曲線上を矢印に沿って
右へ移動する。そして有機エレクトロルミネッセンス素
子の負荷曲線と交わるT点が表示時の状態となる。
When the first TFT is deselected,
The signal programmed into the storage capacitor causes a second TF
T105 is turned on. Then, a constant current flows from the current supply bus line 103 to the organic electroluminescence element via the second TFT, and light is emitted. Figure 12-
In (a), the state of the second TFT will be described in more detail.
During the selection period of the first TFT, the second TFT exhibits a diode characteristic, so the potential changes along the diode characteristic indicated by the dotted line, and is saturated at point S, for example. However, when the first TFT is deselected and a current flows through the electroluminescent element, the storage capacitor holds the gate voltage of the second TFT constant,
The drain voltage changes because the current supply line changes from the source bus line to the current supply bus line. That is, the operating point moves to the right along the arrow on the output curve of the second TFT. Then, the point T, which intersects the load curve of the organic electroluminescence element, is in the display state.

【0016】ところが、薄膜トランジスタの場合には、
ボディがフローティング状態であることに起因するアー
リー効果やキンク電流のため、いわゆる飽和領域におい
ても電流値が変化するので、S点とT点における電流値
が異なってしまう。
However, in the case of a thin film transistor,
Due to the Early effect and kink current caused by the body being in a floating state, the current value also changes in the so-called saturation region, so that the current values at points S and T are different.

【0017】従って、入力信号と出力の間に変動が起こ
ってしまい、リニアリティに欠けると言う課題が生じ
る。
Therefore, a variation occurs between the input signal and the output, which causes a problem of lack of linearity.

【0018】また、アーリー効果やキンク電流がTFT
ごとにばらつくとそのばらつきが、出力のバラツキとな
って表示のムラや不均一性につながると言う課題も生じ
る。さらに、アーリー効果やキンク電流が各画素ごとに
一定であったとしても、各画素の第2のTFTの閾値電
圧にばらつきが生じると、図12(b)に示すような出
力電流のばらつきが生じてしまい、表示ムラや不均一性
の原因となると言う課題がある。
In addition, the Early effect and the kink current are caused by the TFT.
If they vary from one to another, there arises a problem that the variations cause variations in output and lead to unevenness and non-uniformity in display. Further, even if the Early effect or the kink current is constant for each pixel, if the threshold voltage of the second TFT of each pixel varies, the output current varies as shown in FIG. 12B. Therefore, there is a problem that it causes display unevenness and non-uniformity.

【0019】本発明はかかる点に鑑み、リニアリティが
高く、均一な表示が可能なエレクトロルミネッセンス表
示装置及びその製造方法を提供することを目的とする。
In view of the above points, an object of the present invention is to provide an electroluminescent display device having high linearity and capable of uniform display, and a method for manufacturing the same.

【0020】[0020]

【課題を解決するための手段】本発明は、これらの課題
を解決するために、第2のTFTのチャネル部にソース
・ドレイン領域とは反対導電型の半導体層を接触させ、
接地させる構造とすることによって、アーリー効果やキ
ンク電流を抑制し、リニアリティが高く、表示の均一性
に優れたエレクトロルミネッセンス表示装置を得ること
が可能とする。
According to the present invention, in order to solve these problems, a semiconductor layer having a conductivity type opposite to that of a source / drain region is brought into contact with a channel portion of a second TFT,
With the structure of being grounded, it is possible to obtain an electroluminescent display device that suppresses the Early effect and kink current, has high linearity, and has excellent display uniformity.

【0021】本発明の請求項1記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と前記エレクト
ロルミネッセンス素子を駆動するための信号取り込み用
の第1の薄膜トランジスタと前記エレクトロルミネッセ
ンス素子に電流を流して駆動する第2の薄膜トランジス
タの少なくとも二つの薄膜トランジスタとを少なくとも
備えた単位画素がマトリクス状に配置されたエレクトロ
ルミネッセンス表示装置であって、前記第2の薄膜トラ
ンジスタは、少なくともチャネル領域と一導電型のソー
ス・ドレイン領域を含む半導体層と絶縁層とゲート電極
とソース・ドレイン電極と前記チャネル領域に接触した
前記ソース・ドレイン領域とは反対導電型半導体層と、
前記反対導電型半導体層の一部に電気的に接触した電極
からなることを特徴としたものである。本発明によれば
リニアリティが高く、表示の均一性に優れたエレクトロ
ルミネッセンス表示装置が提供できると言うという作用
を有する。
In the electroluminescence display device according to claim 1 of the present invention, an electroluminescence element, a first thin-film transistor for taking in a signal for driving the electroluminescence element, and the electroluminescence element are provided on a substrate having at least a surface having an insulating property. An electroluminescence display device in which unit pixels, which are provided with at least two thin film transistors of a second thin film transistor driven by applying a current to an electroluminescence element, are arranged in a matrix, wherein the second thin film transistor has at least a channel. A semiconductor layer including a region and one conductivity type source / drain region, an insulating layer, a gate electrode, a source / drain electrode, and a source / drain region opposite to the source / drain region in contact with the channel region;
It is characterized by comprising an electrode electrically contacting a part of the opposite conductivity type semiconductor layer. According to the present invention, it is possible to provide an electroluminescent display device having high linearity and excellent display uniformity.

【0022】本発明の請求項2記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と複数個の薄膜
トランジスタとを少なくとも備えた単位画素がマトリク
ス状に配置されたエレクトロルミネッセンス表示装置で
あって、第1のゲートバスラインの制御によってソース
バスラインから信号電流を取り込む信号取り込み用の第
1の薄膜トランジスタと、有機エレクトロルミネッセン
ス素子に流れる駆動電流を制御する駆動用の第2の薄膜
トランジスタと、前記第1の薄膜トランジスタとほぼ同
期して、信号電流を前記第1の薄膜トランジスタへ流す
スイッチング用の第3の薄膜トランジスタと、第2のゲ
ートバスラインの制御によって前記信号電流を書き込み
後に信号電流を前記エレクトロルミネッセンス素子に切
り替えて流すスイッチとして働くの第4の薄膜トランジ
スタと、前記信号電流をプログラムし、第2の薄膜トラ
ンジスタのゲート電圧を前記書き込み時間以降も保持す
る蓄積容量を少なくとも含み、前記第2の薄膜トランジ
スタは、少なくともチャネル領域と一導電型のソース・
ドレイン領域を含む半導体層と絶縁層とゲート電極とソ
ース・ドレイン電極と前記チャネル領域に接触した前記
ソース・ドレイン領域とは反対導電型半導体層と、前記
反対導電型半導体層の一部に電気的に接触した電極から
なることを特徴としたものである。本発明によればリニ
アリティが高く、表示の均一性に優れたエレクトロルミ
ネッセンス表示装置が提供できると言うという作用を有
する。
According to a second aspect of the present invention, there is provided an electroluminescence display device in which unit pixels each including at least an electroluminescence element and a plurality of thin film transistors are arranged in a matrix on a substrate having at least an insulating surface. A luminescence display device, which is a first for capturing a signal from a source bus line by controlling a first gate bus line.
A first thin film transistor, a second driving thin film transistor for controlling a driving current flowing through an organic electroluminescence element, and a first switching thin film transistor for switching a signal current to the first thin film transistor, substantially in synchronization with the first thin film transistor. A third thin film transistor, a fourth thin film transistor that functions as a switch for switching the signal current to the electroluminescent element after writing the signal current by controlling the second gate bus line, and programming the signal current. At least includes a storage capacitor that holds the gate voltage of the thin film transistor even after the writing time, and the second thin film transistor has at least a channel region and a source of one conductivity type.
A semiconductor layer including a drain region, an insulating layer, a gate electrode, a source / drain electrode, a semiconductor layer opposite to the source / drain region in contact with the channel region, and a part of the opposite conductivity type semiconductor layer are electrically connected to each other. It is characterized by comprising an electrode in contact with. According to the present invention, it is possible to provide an electroluminescent display device having high linearity and excellent display uniformity.

【0023】本発明の請求項3記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と複数個の薄膜
トランジスタとを少なくとも備えた単位画素がマトリク
ス状に配置されたエレクトロルミネッセンス表示装置で
あって、第1のゲートバスラインの制御によってソース
バスラインから信号電流を取り込む信号取り込み用の第
1の薄膜トランジスタと、有機エレクトロルミネッセン
ス素子に流れる駆動電流を制御する駆動用の第2の薄膜
トランジスタと、信号電流が流れる変換用の第5の薄膜
トランジスタと、第2のゲートバスラインの制御によっ
て前記信号電流を書き込み期間中に前記第5の薄膜トラ
ンジスタのゲートとドレイン間を短絡するスイッチ用の
第6の薄膜トランジスタと、前記信号電流をプログラム
し、前記第2及び前記第5の薄膜トランジスタのゲート
電圧を前記書き込み時間以降も保持する蓄積容量を少な
くとも含み、前記第2の薄膜トランジスタは、少なくと
もチャネル領域と一導電型のソース・ドレイン領域を含
む半導体層と絶縁層とゲート電極とソース・ドレイン電
極と前記チャネル領域に接触した前記ソース・ドレイン
領域とは反対導電型半導体層と、前記反対導電型半導体
層の一部に電気的に接触した電極からなることを特徴と
したものである。本発明によればリニアリティが高く、
表示の均一性に優れたエレクトロルミネッセンス表示装
置が提供できると言うという作用を有する。
According to a third aspect of the present invention, there is provided an electroluminescent display device in which unit pixels each including at least an electroluminescent element and a plurality of thin film transistors are arranged in a matrix on a substrate having at least a surface having an insulating property. A luminescence display device, which is a first for capturing a signal from a source bus line by controlling a first gate bus line.
The first thin film transistor, the second driving thin film transistor for controlling the driving current flowing through the organic electroluminescence element, the fifth conversion thin film transistor through which the signal current flows, and the second gate bus line for controlling the signal current. A sixth thin film transistor for switching that short-circuits the gate and drain of the fifth thin film transistor during the writing period, and programming the signal current to set the gate voltages of the second and fifth thin film transistors to the writing time. The second thin film transistor includes at least a storage capacitor to be held thereafter, and the second thin film transistor is in contact with a semiconductor layer including at least a channel region and a source / drain region of one conductivity type, an insulating layer, a gate electrode, a source / drain electrode, and the channel region. The opposite conductivity type to the source / drain region It is characterized by comprising a semiconductor layer and an electrode electrically contacting a part of the opposite conductivity type semiconductor layer. According to the present invention, the linearity is high,
It has an effect of providing an electroluminescence display device having excellent display uniformity.

【0024】本発明の請求項4記載のエレクトロルミネ
ッセンス表示装置は少なくとも表面が絶縁性を有する基
板上に、エレクトロルミネッセンス素子と複数個の薄膜
トランジスタとを少なくとも備えた単位画素がマトリク
ス状に配置されたエレクトロルミネッセンス表示装置で
あって、第1のゲートバスラインの制御によってソース
バスラインから信号電圧を取り込む信号取り込み用の第
1の薄膜トランジスタと、有機エレクトロルミネッセン
ス素子に流れる駆動電流を制御する駆動用の第2の薄膜
トランジスタと、第2のゲートバスラインの制御によっ
て前記信号電流を書き込み期間中に前記第2の薄膜トラ
ンジスタのゲートとドレイン間を短絡するスイッチ用の
第7の薄膜トランジスタと、第3のゲートバスラインの
制御によって前記エレクトロルミネッセンス素子に電流
を流すスイッチ用の第8の薄膜トランジスタと前記信号
電圧をプログラムし、前記第2の薄膜トランジスタのゲ
ート電圧を前記書き込み時間以降も保持する第1の蓄積
容量と、前記第2の薄膜トランジスタの閾値電圧を補償
する第2の蓄積容量を少なくとも含み、前記第2の薄膜
トランジスタは、少なくともチャネル領域と一導電型の
ソース・ドレイン領域を含む半導体層と絶縁層とゲート
電極とソース・ドレイン電極と前記チャネル領域に接触
した前記ソース・ドレイン領域とは反対導電型半導体層
と、前記反対導電型半導体層の一部に電気的に接触した
電極からなることを特徴としたものである。本発明によ
ればリニアリティが高く、表示の均一性に優れたエレク
トロルミネッセンス表示装置が提供できると言うという
作用を有する。
According to a fourth aspect of the present invention, there is provided an electroluminescence display device in which unit pixels each including at least an electroluminescence element and a plurality of thin film transistors are arranged in a matrix on a substrate having at least an insulating surface. A luminescence display device, which is a first for capturing a signal from a source bus line by controlling a first gate bus line.
1 thin film transistor, a second driving thin film transistor for controlling a driving current flowing through the organic electroluminescence element, and a gate of the second thin film transistor during a writing period of the signal current by controlling a second gate bus line. A seventh thin film transistor for switching, which short-circuits between drains, an eighth thin film transistor for switching which causes a current to flow through the electroluminescent element by controlling a third gate bus line, and the signal voltage are programmed, and the second thin film transistor is programmed. At least a first storage capacitor that holds the gate voltage of the thin film transistor even after the writing time and a second storage capacitor that compensates for the threshold voltage of the second thin film transistor are included, and the second thin film transistor has at least a channel region. One conductivity type source / drain region A semiconductor layer including a region, an insulating layer, a gate electrode, a source / drain electrode, a semiconductor layer opposite to the source / drain region in contact with the channel region, and a part of the opposite conductivity type semiconductor layer electrically. It is characterized in that the electrodes are in contact with each other. According to the present invention, it is possible to provide an electroluminescent display device having high linearity and excellent display uniformity.

【0025】[0025]

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0026】(実施の形態1)図1は本発明の第1の実
施の形態のエレクトロルミネッセンス表示装置を説明す
るための等価回路図であり、図2はその要部平面図であ
り、図3は図2のA−A’線断面図、図4は図2のB−
B’線断面図である。
(Embodiment 1) FIG. 1 is an equivalent circuit diagram for explaining an electroluminescent display device according to a first embodiment of the present invention, FIG. 2 is a plan view of a main portion thereof, and FIG. 2 is a sectional view taken along the line AA 'in FIG. 2, and FIG.
It is a B'line sectional view.

【0027】では、図1から図3を参照し、有機エレク
トロルミネッセンス表示装置を具体的に説明していく。
Now, the organic electroluminescence display device will be specifically described with reference to FIGS. 1 to 3.

【0028】まず、ガラス基板1中の不純物の拡散を防
ぐためのバッファー層2としてSiO2膜を100〜6
00nm程度被着したガラス基板1(コ−ニング社製#
1737ガラス)上に例えばシラン(SiH4)を原料
ガスとして用いたプラズマCVD法により膜厚30〜1
50nmで、非晶質シリコン(以下a-Siと略記する)
を形成し、そして、a-Si中の水素を400〜450
℃の熱処理で除去した後、例えば、XeClエキシマレ
ーザアニールによりa−Siを局所的に加熱溶融し、結
晶化して多結晶シリコン(p−Si)を得た後、フォト
リソグラフィーとエッチングによりトランジスタが形成
されるところにのみp−Si3を残す。そして、スイッ
チングトランジスタとなる第1のTFT104のソース
・ドレイン領域及び蓄積容量107の一方の電極となる
領域にリン(P)を質量分離を行なわないイオンドーピ
ング法で注入する。注入量は所望の抵抗値にもよるが、
概ね5×1014〜1×1016cm-2程度である。その
後、TEOS(Tetraethylorthosilicate:(C2H5O)4Si)
を原料ガスとして用いたプラズマCVD法でゲート絶縁
膜4となるSiO2を100nmの厚みで全面に堆積した後、
例えばモリブデンタングステン(MoW)合金を用いてゲ
ート電極5とゲートバス配線101を250nm程度の
厚みで形成する。ここでは、MoW膜厚として250nm
を選択したが、250nmに限定するものではなくプロ
セスや抵抗値などの設計要素に応じて適宜選択すればよ
い。そして、このゲート電極をマスクとして水素希釈ホ
スフィン(PH3)のプラズマを生成し、質量分離を行わ
ずに加速電圧は70kVでドーズ量は5×1012〜5×10
13cm-2の条件で、イオンドーピングすることにより、
LDD領域を形成する。次には、フォトレジストを用い
てドーピング・マスクを形成し、水素希釈ジボラン(B
26)のプラズマを生成し、質量分離を行わずに加速電
圧は50kVでドーズ量は概ね5×1014〜1×1016
cm-2程度の条件で、イオンドーピングすることによ
り、P型のソース領域3−2及びドレイン領域3−3を
形成する。
First, a SiO 2 film of 100 to 6 is formed as a buffer layer 2 for preventing diffusion of impurities in the glass substrate 1.
Glass substrate 1 with a thickness of about 00 nm (#
1737 glass) and a film thickness of 30 to 1 by, for example, a plasma CVD method using silane (SiH4) as a source gas.
Amorphous silicon (hereinafter abbreviated as a-Si) at 50 nm
And hydrogen in a-Si at 400-450
After removing by heat treatment at ℃, for example, a-Si is locally heated and melted by XeCl excimer laser annealing and crystallized to obtain polycrystalline silicon (p-Si), and then a transistor is formed by photolithography and etching. The p-Si3 is left only where it is processed. Then, phosphorus (P) is injected into the source / drain region of the first TFT 104, which serves as a switching transistor, and the region that serves as one electrode of the storage capacitor 107, by an ion doping method that does not perform mass separation. The injection amount depends on the desired resistance value,
It is approximately 5 × 10 14 to 1 × 10 16 cm −2 . After that, TEOS (Tetraethylorthosilicate: (C 2 H 5 O) 4 Si)
After depositing SiO 2 to be the gate insulating film 4 with a thickness of 100 nm on the entire surface by the plasma CVD method using as a raw material gas,
For example, molybdenum tungsten (MoW) alloy is used to form the gate electrode 5 and the gate bus wiring 101 with a thickness of about 250 nm. Here, the MoW film thickness is 250 nm
However, the thickness is not limited to 250 nm, and may be appropriately selected according to design factors such as process and resistance value. Then, plasma of hydrogen-diluted phosphine (PH 3 ) is generated using this gate electrode as a mask, the acceleration voltage is 70 kV, and the dose amount is 5 × 10 12 to 5 × 10 without mass separation.
By ion doping under the condition of 13 cm -2 ,
Form an LDD region. Next, a doping mask is formed using a photoresist, and hydrogen-diluted diborane (B
2 H 6 ) plasma is generated, the acceleration voltage is 50 kV without mass separation, and the dose is approximately 5 × 10 14 to 1 × 10 16.
P-type source region 3-2 and drain region 3-3 are formed by ion doping under the condition of about cm −2 .

【0029】その後、反対導電型領域3−4を形成する
ために、フォトレジストを用いて、反対導電型領域3−
4以外を被覆して、このフォトレジストをマスクとし
て、水素希釈ホスフィン(PH3)のプラズマを生成し、
質量分離を行わずに加速電圧は70kVでドーズ量は5×1
14〜5×1015cm-2程度の条件で、イオンドーピン
グすることにより、反対導電型領域3−4を形成する。
Thereafter, a photoresist is used to form the opposite conductivity type region 3-4, and the opposite conductivity type region 3-4 is formed.
By coating other than 4 and using this photoresist as a mask, plasma of hydrogen diluted phosphine (PH 3 ) is generated,
Acceleration voltage is 70kV and dose is 5 × 1 without mass separation.
The opposite conductivity type region 3-4 is formed by ion doping under the condition of 0 14 to 5 × 10 15 cm -2 .

【0030】そして、次に多結晶シリコンの結晶化と注
入された不純物の活性化を兼ねて、450〜600℃で
1時間熱処理を行う。そして、TEOS(Tetraethylor
thosilicate:(C2H5O)4Si)を原料ガスとして用いたプラ
ズマCVD法でSiO2を層間絶縁膜6として全面に堆
積し、次にコンタクト・ホ−ル7を形成する。次いで、
例えば下層に100nmのMo、上層に700nmのA
l、更にその上層にMoが積層された構造の金属配線層
を形成する。ここでMoはバリア層としての働きを行な
う。その後フォトリソグラフィー・エッチングで金属配
線層をパターン化することにより、ソース電極8、ドレ
イン電極9、反対導電型領域用電極18、ソースバスラ
イン102、及び電流供給バスライン103を形成して
p−SiTFTは完成する。
Then, heat treatment is carried out at 450 to 600 ° C. for 1 hour in order to both crystallize the polycrystalline silicon and activate the implanted impurities. And TEOS (Tetraethylor
SiO 2 is deposited on the entire surface as an interlayer insulating film 6 by a plasma CVD method using thosilicate: (C 2 H 5 O) 4 Si) as a source gas, and then a contact hole 7 is formed. Then
For example, the lower layer is 100 nm Mo and the upper layer is 700 nm A.
l, and a metal wiring layer having a structure in which Mo is further laminated thereon. Here, Mo acts as a barrier layer. Then, by patterning the metal wiring layer by photolithography / etching, the source electrode 8, the drain electrode 9, the opposite conductivity type region electrode 18, the source bus line 102, and the current supply bus line 103 are formed to form the p-SiTFT. Is completed.

【0031】その後、平坦化膜として例えば感光性のア
クリル樹脂を1〜5μm程度の膜厚で全面に塗布、感
光、現像し、ドレイン電極9へ開口部を設ける。そし
て、陽極となる画素電極12をITOを用いて、50〜
200nm程度の厚みで形成する。そして、同じく感光
性のアクリル樹脂を全面に塗布する。膜厚は画素電極1
2のITOのエッジを覆う方が良いので、画素電極以上
の膜厚でなければならない。また、HTL、EML、E
TLをマスク蒸着する場合であって、その保護膜を兼ね
る場合は1〜5μm程度が好ましい。
Thereafter, as a flattening film, for example, a photosensitive acrylic resin is applied to the entire surface in a film thickness of about 1 to 5 μm, exposed to light, and developed to form an opening in the drain electrode 9. Then, the pixel electrode 12 serving as an anode is made of ITO,
It is formed with a thickness of about 200 nm. Then, similarly, a photosensitive acrylic resin is applied to the entire surface. The film thickness is pixel electrode 1
Since it is better to cover the edge of ITO of No. 2, the film thickness must be larger than that of the pixel electrode. In addition, HTL, EML, E
When TL is vapor-deposited with a mask and also serves as a protective film, the thickness is preferably about 1 to 5 μm.

【0032】そして露光・現像・ポストベークを行な
う。このポストベーク時にテーパー角度を制御するよう
注意深くベーク温度と時間を選択する必要がある。ポス
トベークを比較的低温で行なった後に紫外線を照射して
ブリーチングを行い、最後にさらに最終ベークを行なう
ことでもテーパー形状の制御は可能である。
Then, exposure, development and post-baking are performed. Careful selection of bake temperature and time is required to control the taper angle during this post bake. It is also possible to control the taper shape by performing post-baking at a relatively low temperature, irradiating ultraviolet rays for bleaching, and finally performing final baking.

【0033】次にエレクトロルミネッセンス素子を形成
する。まずメタルマスクを用いてHTL/EML/ET
L14をこの順番で蒸着する。HTLとしては例えばα
―NPDを用いる。EMLとしては、例えば、キノリノ
ールアルミ錯体(以下、「Alq3」と略記する。)に
DCJTをドープしたものを赤(R)色材料に、Alq
3にキナクリドンをドープしたものを緑(G)色材料、
BPVBiを青(B)色材料として用いる。EILはEML
と兼用しているため省略した。最後に、EILと陰極1
5を兼ねるものとしてAlとLiとの合金を100〜2
00nm程度蒸着した。この状態で、エレクトロルミネ
ッセンス表示装置として一応は完成するが、有機エレク
トロルミネッセンス素子は湿度や酸素に非常に弱いの
で、図示はしないが、メタルキャップやガラスキャップ
を用いて封止し、湿度や酸素の浸入を抑制する。
Next, an electroluminescence element is formed. First, using a metal mask, HTL / EML / ET
L14 is vapor-deposited in this order. HTL is, for example, α
-Use NPD. As the EML, for example, a quinolinol aluminum complex (hereinafter abbreviated as “Alq3”) doped with DCJT is used as a red (R) color material, and Alq is used.
Green (G) color material with quinacridone doped in 3,
BPVBi is used as the blue (B) color material. EIL is EML
Since it is also used as, it is omitted. Finally, EIL and cathode 1
An alloy of Al and Li having a function of 5 is 100 to 2
It was vapor-deposited to about 00 nm. In this state, the electroluminescence display device is completed for the time being, but since the organic electroluminescence element is very weak against humidity and oxygen, it is sealed using a metal cap or a glass cap, which is not shown in the figure. Control infiltration.

【0034】こうして完成した有機エレクトロルミネッ
センス装置は、画素内の薄膜トランジスタにアーリー効
果やキンク電流がみられないため、表示の均一性が改善
した。従来法では約20%の面内バラツキが画素ごとに
ほぼランダムに発生したが、本実施の形態では10%以
下に改善した。
In the organic electroluminescence device thus completed, the thin film transistor in the pixel does not show the Early effect or the kink current, so that the display uniformity is improved. In the conventional method, about 20% of in-plane variation was generated almost randomly for each pixel, but in the present embodiment, it is improved to 10% or less.

【0035】またリニアリティも改善した。The linearity is also improved.

【0036】本実施の形態1では、絶縁性保護膜3とし
て、感光性アクリル樹脂を用いたが、ポリイミドやノボ
ラック樹脂でもほぼ同様に形成できる。
In the first embodiment, a photosensitive acrylic resin is used as the insulating protective film 3, but a polyimide or novolac resin can be formed in almost the same manner.

【0037】また、EML、HTL、ETLについて
は、EMLとしては、可視領域で蛍光特性を有し、かつ
成膜性の良い蛍光体からなるものが好ましく、Alq3
やBe−ベンゾキノリノール(BeBq2)の他に、
2,5−ビス(5,7−ジ−t−ペンチル−2−ベンゾ
オキサゾリル)−1,3,4−チアジアゾール、4,
4’−ビス(5,7−ベンチル−2−ベンゾオキサゾリ
ル)スチルベン、4,4’−ビス〔5,7−ジ−(2−
メチル−2−ブチル)−2−ベンゾオキサゾリル〕スチ
ルベン、2,5−ビス(5,7−ジ−t−ベンチル−2
−ベンゾオキサゾリル)チオフィン、2,5−ビス
(〔5−α,α−ジメチルベンジル〕−2−ベンゾオキ
サゾリル)チオフェン、2,5−ビス〔5,7−ジ−
(2−メチル−2−ブチル)−2−ベンゾオキサゾリ
ル〕−3,4−ジフェニルチオフェン、2,5−ビス
(5−メチル−2−ベンゾオキサゾリル)チオフェン、
4,4’−ビス(2−ベンゾオキサイゾリル)ビフェニ
ル、5−メチル−2−〔2−〔4−(5−メチル−2−
ベンゾオキサイゾリル)フェニル〕ビニル〕ベンゾオキ
サイゾリル、2−〔2−(4−クロロフェニル)ビニ
ル〕ナフト〔1,2−d〕オキサゾール等のベンゾオキ
サゾール系、2,2’−(p−フェニレンジビニレン)
−ビスベンゾチアゾール等のベンゾチアゾール系、2−
〔2−〔4−(2−ベンゾイミダゾリル)フェニル〕ビ
ニル〕ベンゾイミダゾール、2−〔2−(4−カルボキ
シフェニル)ビニル〕ベンゾイミダゾール等のベンゾイ
ミダゾール系等の蛍光増白剤や、トリス(8−キノリノ
ール)アルミニウム、ビス(8−キノリノール)マグネ
シウム、ビス(ベンゾ〔f〕−8−キノリノール)亜
鉛、ビス(2−メチル−8−キノリノラート)アルミニ
ウムオキシド、トリス(8−キノリノール)インジウ
ム、トリス(5−メチル−8−キノリノール)アルミニ
ウム、8−キノリノールリチウム、トリス(5−クロロ
−8−キノリノール)ガリウム、ビス(5−クロロ−8
−キノリノール)カルシウム、ポリ〔亜鉛(「」−ビス
(8−ヒドロキシ−5−キノリノニル)メタン)等の8
−ヒドロキシキノリン系金属錯体やジリチウムエピンド
リジオン等の金属キレート化オキシノイド化合物や、
1,4−ビス(2−メチルスチリル)ベンゼン、1,4
−(3−メチルスチリル)ベンゼン、1,4−ビス(4
−メチルスチリル)ベンゼン、ジスチリルベンゼン、
1,4−ビス(2−エチルスチリル)ベンゼン、1,4
−ビス(3−エチルスチリル)ベンゼン、1,4−ビス
(2−メチルスチリル)2−メチルベンゼン等のスチリ
ルベンゼン系化合物や、2,5−ビス(4−メチルスチ
リル)ピラジン、2,5−ビス(4−エチルスチリル)
ピラジン、2,5−ビス〔2−(1−ナフチル)ビニ
ル〕ピラジン、2,5−ビス(4−メトキシスチリル)
ピラジン、2,5−ビス〔2−(4−ビフェニル)ビニ
ル〕ピラジン、2,5−ビス〔2−(1−ピレニル)ビ
ニル〕ピラジン等のジスチルピラジン誘導体や、ナフタ
ルイミド誘導体や、ペリレン誘導体や、オキサジアゾー
ル誘導体や、アルダジン誘導体や、シクロペンタジエン
誘導体や、スチリルアミン誘導体や、クマリン系誘導体
や、芳香族ジメチリディン誘導体等が用いられる。さら
に、アントラセン、サリチル酸塩、ピレン、コロネン等
も用いられるし、燐光材料を用いることも可能である。
Regarding EML, HTL and ETL, it is preferable that the EML is made of a phosphor having a fluorescent property in the visible region and having a good film-forming property.
And Be-benzoquinolinol (BeBq2),
2,5-bis (5,7-di-t-pentyl-2-benzoxazolyl) -1,3,4-thiadiazole, 4,
4'-bis (5,7-bentyl-2-benzoxazolyl) stilbene, 4,4'-bis [5,7-di- (2-
Methyl-2-butyl) -2-benzoxazolyl] stilbene, 2,5-bis (5,7-di-t-benzil-2
-Benzoxazolyl) thiophene, 2,5-bis ([5-α, α-dimethylbenzyl] -2-benzoxazolyl) thiophene, 2,5-bis [5,7-di-
(2-methyl-2-butyl) -2-benzoxazolyl] -3,4-diphenylthiophene, 2,5-bis (5-methyl-2-benzoxazolyl) thiophene,
4,4'-bis (2-benzoxazolyl) biphenyl, 5-methyl-2- [2- [4- (5-methyl-2-
Benzoxazolyl) phenyl] vinyl] benzoxazolyl, benzoxazoles such as 2- [2- (4-chlorophenyl) vinyl] naphtho [1,2-d] oxazole, 2,2 ′-(p-phenyl) Range vinylene)
-Benzothiazoles such as bisbenzothiazole, 2-
[2- [4- (2-benzimidazolyl) phenyl] vinyl] benzimidazole, 2- [2- (4-carboxyphenyl) vinyl] benzimidazole, and other fluorescent whitening agents such as benzimidazole, and tris (8- Quinolinol) aluminum, bis (8-quinolinol) magnesium, bis (benzo [f] -8-quinolinol) zinc, bis (2-methyl-8-quinolinolato) aluminum oxide, tris (8-quinolinol) indium, tris (5- Methyl-8-quinolinol) aluminum, lithium 8-quinolinol, tris (5-chloro-8-quinolinol) gallium, bis (5-chloro-8)
-Quinolinol) calcium, poly [zinc ("" -bis (8-hydroxy-5-quinolinonyl) methane), etc. 8
-A metal chelated oxinoid compound such as a hydroxyquinoline-based metal complex or dilithium epindridione,
1,4-bis (2-methylstyryl) benzene, 1,4
-(3-Methylstyryl) benzene, 1,4-bis (4
-Methylstyryl) benzene, distyrylbenzene,
1,4-bis (2-ethylstyryl) benzene, 1,4
-Styrylbenzene compounds such as bis (3-ethylstyryl) benzene and 1,4-bis (2-methylstyryl) 2-methylbenzene, 2,5-bis (4-methylstyryl) pyrazine, 2,5- Bis (4-ethylstyryl)
Pyrazine, 2,5-bis [2- (1-naphthyl) vinyl] pyrazine, 2,5-bis (4-methoxystyryl)
Distilpyrazine derivatives such as pyrazine, 2,5-bis [2- (4-biphenyl) vinyl] pyrazine, and 2,5-bis [2- (1-pyrenyl) vinyl] pyrazine, naphthalimide derivatives, and perylene derivatives Further, an oxadiazole derivative, an aldazine derivative, a cyclopentadiene derivative, a styrylamine derivative, a coumarin derivative, an aromatic dimethylidin derivative, etc. are used. Further, anthracene, salicylate, pyrene, coronene and the like can be used, and a phosphorescent material can also be used.

【0038】また、HTLとしては、ホール移動度が高
く、透明で成膜性の良いものが好ましくα―NPDの他
に、トリフェニルジアミン(TPD)、ポルフィン、テ
トラフェニルポルフィン銅、フタロシアニン、銅フタロ
シアニン、チタニウムフタロシアニンオキサイド等のポ
リフィリン化合物や、1,1−ビス{4−(ジ−P−ト
リルアミノ)フェニル}シクロヘキサン、4,4’,
4’’−トリメチルトリフェニルアミン、N,N,
N’,N’−テトラキス(P−トリル)−P−フェニレ
ンジアミン、1−(N,N−ジ−P−トリルアミノ)ナ
フタレン、4,4’−ビス(ジメチルアミノ)−2−
2’−ジメチルトリフェニルメタン、N,N,N’,
N’−テトラフェニル−4,4’−ジアミノビフェニ
ル、N,N’−ジフェニル−N,N’−ジ−m−トリル
−4,N,N−ジフェニル−N,N’−ビス(3−メチ
ルフェニル)−1,1’−4,4’−ジアミン、4’−
ジアミノビフェニル、N−フェニルカルバゾール等の芳
香族第三級アミンや、4−ジ−P−トリルアミノスチル
ベン、4−(ジ−P−トリルアミノ)−4’−〔4−
(ジ−P−トリルアミノ)スチリル〕スチルベン等のス
チルベン化合物や、トリアゾール誘導体や、オキサジザ
ゾール誘導体や、イミダゾール誘導体や、ポリアリール
アルカン誘導体や、ピラゾリン誘導体や、ピラゾロン誘
導体や、フェニレンジアミン誘導体や、アニールアミン
誘導体や、アミノ置換カルコン誘導体や、オキサゾール
誘導体や、スチリルアントラセン誘導体や、フルオレノ
ン誘導体や、ヒドラゾン誘導体や、シラザン誘導体や、
ポリシラン系アニリン系共重合体や、高分子オリゴマー
や、スチリルアミン化合物や、芳香族ジメチリディン系
化合物や、ポリ3−メチルチオフェン等の有機材料が用
いられる。また、ポリカーボネート等の高分子中に低分
子のHTLの有機材料を分散させた、高分子分散系のH
TLも用いられる。
The HTL preferably has a high hole mobility, is transparent, and has a good film-forming property. In addition to α-NPD, triphenyldiamine (TPD), porphine, tetraphenylporphine copper, phthalocyanine, and copper phthalocyanine are preferable. Porphyrin compounds such as titanium phthalocyanine oxide, 1,1-bis {4- (di-P-tolylamino) phenyl} cyclohexane, 4,4 ′,
4 ″ -trimethyltriphenylamine, N, N,
N ', N'-tetrakis (P-tolyl) -P-phenylenediamine, 1- (N, N-di-P-tolylamino) naphthalene, 4,4'-bis (dimethylamino) -2-
2'-dimethyltriphenylmethane, N, N, N ',
N'-tetraphenyl-4,4'-diaminobiphenyl, N, N'-diphenyl-N, N'-di-m-tolyl-4, N, N-diphenyl-N, N'-bis (3-methyl Phenyl) -1,1'-4,4'-diamine, 4'-
Aromatic tertiary amines such as diaminobiphenyl and N-phenylcarbazole, 4-di-P-tolylaminostilbene, 4- (di-P-tolylamino) -4 '-[4-
Stilbene compounds such as (di-P-tolylamino) styryl] stilbene, triazole derivatives, oxazizazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, pyrazolone derivatives, phenylenediamine derivatives, and annealed amine derivatives , Amino-substituted chalcone derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, silazane derivatives,
Polysilane-based aniline-based copolymers, polymer oligomers, styrylamine compounds, aromatic dimethylidin-based compounds, and organic materials such as poly-3-methylthiophene are used. In addition, H of a polymer dispersion system in which a low molecular weight HTL organic material is dispersed in a polymer such as polycarbonate
TL is also used.

【0039】また、ETLとしては、Alq3、1,3
−ビス(4−tert−ブチルフェニル−1,3,4−
オキサジアゾリル)フェニレン(OXD−7)等のジョ
キサジアゾール誘導体、アントラキノジメタン誘導体、
ジフェニルキノン誘導体等も用いられる。
As ETL, Alq3, 1,3
-Bis (4-tert-butylphenyl-1,3,4-
Joxadiazole derivatives such as oxadiazolyl) phenylene (OXD-7), anthraquinodimethane derivatives,
Diphenylquinone derivatives and the like are also used.

【0040】本実施の形態では低分子系材料を用いた
が、高分子系の有機エレクトロルミネッセンス材料を用
いることも可能である。
Although a low molecular weight material is used in the present embodiment, a high molecular weight organic electroluminescent material can also be used.

【0041】また、陰極としてAlとLiの合金を用い
たが、これに限定するものではなく、Al、In、M
g、Ti等の金属や、マグネシウム・銀(Mg:Ag)合
金、Mg−In合金等のMg合金や、Al/LiF合
金、Al−Sr合金、Al−Ba合金等のAl合金等等
を用いても良い。一方、陽極である画素電極としてはI
TOを用いたが、ATO(SbをドープしたSn
2)、AZO(AlをドープしたZnO)等も用いら
れる。
Although an alloy of Al and Li is used as the cathode, the present invention is not limited to this, and Al, In, M
g, metal such as Ti, magnesium / silver (Mg: Ag) alloy, Mg alloy such as Mg—In alloy, Al / LiF alloy, Al—Sr alloy, Al alloy such as Al—Ba alloy, etc. May be. On the other hand, the pixel electrode serving as the anode is I
Although TO was used, ATO (Sb-doped Sn
O 2 ), AZO (ZnO doped with Al) and the like are also used.

【0042】光は画素電極のITOを介して、TFTア
レイ基板側から取り出しているが、陰極のAl:Li合
金ではなく、例えば、透過率を高くし、かつ電子注入効
率を確保するため、極薄のマグネシウム・銀(Mg:A
g)合金を1〜30nm程度堆積した後、透明導電体で
あるITOをスパッタ法などで堆積すれば、アレイ基板
とは逆方向に光を取り出すことができるので、TFTに
よる開口率の減少を防ぐことができて、光の取り出し効
率が高くなる。この場合には、封止はメタルキャップで
はなく、ガラスなどの透明な基板を用いた封止、また
は、透明な有機樹脂薄膜と無機材料薄膜をITO上に積
層する薄膜封止を採用する。
Light is taken out from the TFT array substrate side through the ITO of the pixel electrode, but not the Al: Li alloy of the cathode, for example, in order to increase the transmittance and ensure the electron injection efficiency, Thin magnesium / silver (Mg: A
g) By depositing an alloy of about 1 to 30 nm and then depositing ITO, which is a transparent conductor, by a sputtering method or the like, light can be extracted in the direction opposite to that of the array substrate, so that a reduction in the aperture ratio due to the TFT is prevented. It is possible to improve the light extraction efficiency. In this case, the sealing is not a metal cap, but sealing using a transparent substrate such as glass, or thin film sealing in which a transparent organic resin thin film and an inorganic material thin film are laminated on ITO is adopted.

【0043】第1のTFTとしてはN型のTFTを用い
たが、P型のTFTで形成することも可能である。
Although the N-type TFT is used as the first TFT, it may be formed by a P-type TFT.

【0044】また、TFTの半導体材料としてもp−S
iに限定するものではなく、a−Si、微結晶Si、単
結晶Si、SiGe合金、GaAsなどのIII−V族
やII−VI族、また有機TFTを使用可能である。
Further, p-S is also used as the semiconductor material of the TFT.
Not limited to i, a-Si, microcrystalline Si, single crystal Si, SiGe alloy, III-V group such as GaAs, II-VI group, or organic TFT can be used.

【0045】また、トップゲート型のTFTで説明した
が、ボトムゲート型のTFTを採用しても同様の効果が
得られることは言うまでも無い。さらにソース・ドレイ
ン電極形成後にTFT全体のパッシベーション膜として
SiNXなどを形成しても良い。
Further, the top gate type TFT has been described, but it goes without saying that the same effect can be obtained even if the bottom gate type TFT is adopted. Further, SiN x or the like may be formed as a passivation film for the entire TFT after forming the source / drain electrodes.

【0046】(実施の形態2)図5に第2の実施の形態
の等価回路図を示す。要部平面図や断面図については、
薄膜トランジスタの個数やバスライン配線数が増えては
いるものの、第1の実施の形態と本質的な差異は無いの
で省略する。作成方法も基本的には第1の実施の形態と
同一であるので省略する。
(Embodiment 2) FIG. 5 shows an equivalent circuit diagram of the second embodiment. For the plan view and sectional view of the main parts,
Although the number of thin film transistors and the number of bus line wirings are increasing, there is no essential difference from the first embodiment, and the description thereof will be omitted. The creation method is also basically the same as that of the first embodiment, and therefore its description is omitted.

【0047】動作原理を説明する。第1のゲートバスラ
インの制御によってソースバスラインから第1のTFT
によって信号電流を取り込み、この信号電流は蓄積容量
にプログラムされ、信号書き込み期間以降もエレクトロ
ルミネッセンス素子駆動用の第2のTFTのゲート電位
を保持する。第2のTFTは第一の実施の形態で示された
のと同様に反対導電型領域を有し、この領域は電気的に
接地されているので、アーリー効果やキンク電流を抑制
できる構成になっている。第2のTFTは蓄積容量にプロ
グラムされた信号をベースとして、エレクトロルミネッ
センスを駆動する電流を電源バスラインから流す。第3
の第1の薄膜トランジスタと同じゲートバスラインに接
続されており、信号電流を前記第1の薄膜トランジスタ
へ流すスイッチとして働く。本実施の形態では、第3の
薄膜トランジスタは第1の薄膜トランジスタと同一のゲ
ートバスラインに接続されているが、独立したゲートバ
スラインを設けて、それによって制御しても良い。第4
の薄膜トランジスタは、第2のゲートバスラインの制御
によって前記信号電流を書き込み後、信号電流をエレク
トロルミネッセンス素子に切り替えて流すスイッチとし
て働く。この構成を取ると、第2の薄膜トランジスタの
閾値電圧がばらついたとしても、第3と第4の薄膜トラ
ンジスタの切り替えによって、信号電流は正確にエレク
トロルミネッセンス素子に流れることができるので、一
層、画像均一性が改善され、バラツキは約3%以下とな
った。
The operation principle will be described. From the source bus line to the first TFT by controlling the first gate bus line
A signal current is taken in by the signal current, and this signal current is programmed in the storage capacitor, and holds the gate potential of the second TFT for driving the electroluminescence element even after the signal writing period. The second TFT has an opposite conductivity type region similar to that shown in the first embodiment, and since this region is electrically grounded, it has a structure capable of suppressing the Early effect and kink current. ing. The second TFT allows a current for driving electroluminescence to flow from the power supply bus line based on the signal programmed in the storage capacitor. Third
Is connected to the same gate bus line as the first thin film transistor, and functions as a switch for flowing a signal current to the first thin film transistor. In this embodiment mode, the third thin film transistor is connected to the same gate bus line as the first thin film transistor, but an independent gate bus line may be provided and controlled by this. Fourth
The thin film transistor of (1) functions as a switch that switches the signal current to the electroluminescence element and flows the signal current after writing the signal current under the control of the second gate bus line. With this configuration, even if the threshold voltage of the second thin film transistor varies, the signal current can accurately flow through the electroluminescent element by switching between the third and fourth thin film transistors, so that the image uniformity can be further improved. Was improved and the variation was reduced to about 3% or less.

【0048】尚、本実施の形態では、第2の薄膜トラン
ジスタのみ、反対導電型領域を設けたが、他の第1、第
3、第4の薄膜トランジスタの一部または全部にも同様
に反対導電型領域を設けることは可能である。
In this embodiment, the opposite conductivity type region is provided only for the second thin film transistor, but the opposite conductivity type region is similarly provided for some or all of the other first, third and fourth thin film transistors. It is possible to provide a region.

【0049】また、薄膜トランジスタのタイプは画素全
体の構成によりP型、N型を適宜選択可能である。
The type of the thin film transistor can be appropriately selected from P type and N type depending on the configuration of the whole pixel.

【0050】尚、本実施の形態では第1の実施の形態と
同様の様々なバリエーションを取ることが可能であるこ
とは言うまでも無い。
Needless to say, the present embodiment can take various variations similar to those of the first embodiment.

【0051】(実施の形態3)図6に第3の実施の形態
の等価回路図を示す。要部平面図や断面図については、
薄膜トランジスタの個数やバスライン配線数が増えては
いるものの、第1の実施の形態と本質的な差異は無いの
で省略する。作成方法も基本的には第1の実施の形態と
同一であるので省略する。
(Embodiment 3) FIG. 6 shows an equivalent circuit diagram of a third embodiment. For the plan view and sectional view of the main parts,
Although the number of thin film transistors and the number of bus line wirings are increasing, there is no essential difference from the first embodiment, and the description thereof will be omitted. The creation method is also basically the same as that of the first embodiment, and therefore its description is omitted.

【0052】動作原理を説明する。第1の薄膜トランジ
スタは第1のゲートバスラインの制御によってソースバ
スラインから信号電流を取り込み、この信号電流を蓄積
容量にプログラムする。蓄積容量はプログラムされた電
荷を保持し、第2及び第5の薄膜トランジスタのゲート
電圧を前記書き込み時間以降も一定値に保持する。第2
の薄膜トランジスタは有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する有機エレクトロルミネッ
センス素子駆動用であり、第一の実施の形態で示された
のと同様に反対導電型領域を有し、この領域は電気的に
接地されているので、アーリー効果やキンク電流を抑制
できる構成になっている。また第5の薄膜トランジスタ
は信号電流が流れる変換用であり、第6の薄膜トランジ
スタは、第2のゲートバスラインの制御によって前記信
号電流を書き込み期間中に前記第5の薄膜トランジスタ
のゲートとドレイン間を短絡するスイッチ用として働
く。この画素の回路構成では第5と第2の対向してペア
をなす薄膜トランジスタでカレントミラー構造を取って
いる。従って、第2と第5の薄膜トランジスタの特性が
一致していれば、同一の電流、即ち、信号電流と同じ電
流がエレクトロルミネッセンス素子に流れる。また、こ
れらのトランジスタのW/Lを適宜調整すれば、カレン
ト倍率を任意に選択可能であり、電流を増幅して流すこ
とも可能になる。従って、近接する二つの薄膜トランジ
スタ(第2と第5)の特性は大きな工夫をなさずともほ
ぼ同一の特性が取れるので、アーリー効果とキンク電流
の抑制の効果と合せて、一層の画像均一性が改善され
た。バラツキは約4〜5%以下となった。
The operation principle will be described. The first thin film transistor takes in a signal current from the source bus line by controlling the first gate bus line and programs the signal current into the storage capacitor. The storage capacitor holds the programmed charge, and holds the gate voltages of the second and fifth thin film transistors at a constant value after the writing time. Second
The thin film transistor of is for driving an organic electroluminescence element for controlling a driving current flowing through the organic electroluminescence element, has an opposite conductivity type region as shown in the first embodiment, and this region is an electrical region. Since it is grounded at, it is configured to suppress the early effect and kink current. The fifth thin film transistor is for conversion in which a signal current flows, and the sixth thin film transistor short-circuits the gate and drain of the fifth thin film transistor during the writing period of the signal current by controlling the second gate bus line. It works as a switch. In the circuit configuration of this pixel, a current mirror structure is formed by the fifth and second thin film transistors which form a pair and face each other. Therefore, if the characteristics of the second and fifth thin film transistors are the same, the same current, that is, the same current as the signal current flows through the electroluminescence element. Further, by appropriately adjusting the W / L of these transistors, the current multiplication factor can be arbitrarily selected, and the current can be amplified and passed. Therefore, the characteristics of the two adjacent thin film transistors (second and fifth) can be almost the same without making a great deal of effort. Therefore, the early effect and the effect of suppressing the kink current are combined, and further image uniformity is improved. Improved. The variation was about 4-5% or less.

【0053】尚、本実施の形態では、第2の薄膜トラン
ジスタのみ、反対導電型領域を設けたが、他の第1、第
3、第4の薄膜トランジスタの一部または全部にも同様
に反対導電型領域を設けることは可能である。
In this embodiment, the opposite conductivity type region is provided only for the second thin film transistor, but the opposite conductivity type region is similarly provided for some or all of the other first, third and fourth thin film transistors. It is possible to provide a region.

【0054】また、薄膜トランジスタのタイプは画素全
体の構成によりP型、N型を適宜選択可能である。
The type of the thin film transistor can be appropriately selected from P type and N type depending on the configuration of the whole pixel.

【0055】尚、本実施の形態では第1の実施の形態と
同様の様々なバリエーションを取ることが可能であるこ
とは言うまでも無い。
It goes without saying that the present embodiment can take various variations similar to those of the first embodiment.

【0056】(実施の形態4)図7に第4の実施の形態
の等価回路図を示す。要部平面図や断面図については、
薄膜トランジスタの個数やバスライン配線数が増えては
いるものの、第1の実施の形態と本質的な差異は無いの
で省略する。作成方法も基本的には第1の実施の形態と
同一であるので省略する。
(Fourth Embodiment) FIG. 7 shows an equivalent circuit diagram of a fourth embodiment. For the plan view and sectional view of the main parts,
Although the number of thin film transistors and the number of bus line wirings are increasing, there is no essential difference from the first embodiment, and the description thereof will be omitted. The creation method is also basically the same as that of the first embodiment, and therefore its description is omitted.

【0057】動作原理を説明する。第1の薄膜トランジ
スタは第1のゲートバスラインの制御によってソースバ
スラインから信号電圧を取り込み、この信号電圧を第1
の蓄積容量にプログラムする。第2の薄膜トランジスタ
は有機エレクトロルミネッセンス素子に流れる駆動電流
を制御する駆動用トランジスタであり、第一の実施の形
態で示されたのと同様に反対導電型領域を有し、この領
域は電気的に接地されているので、アーリー効果やキン
ク電流を抑制できる構成になっている。第7の薄膜トラ
ンジスタは第2のゲートバスラインの制御によって前記
信号電流を書き込み期間中に前記第2の薄膜トランジス
タのゲートとドレイン間を短絡し、第2の蓄積容量に第
2の薄膜トランジスタの閾値電圧をプログラムし、閾値
電圧のばらつきを補償する機能を有している。第8の薄
膜トランジスタは第3のゲートバスラインの制御によっ
て前記エレクトロルミネッセンス素子に電流を流すスイ
ッチとして働く。この構成を取ると、第2の薄膜トラン
ジスタの閾値電圧がばらついても、補償されるので均一
性が向上する。アーリー効果とキンク電流の抑制の効果
と合せて、一層の画像均一性が改善された。バラツキは
約5%以下となった。
The operation principle will be described. The first thin film transistor receives the signal voltage from the source bus line by controlling the first gate bus line,
Program to the storage capacity of. The second thin film transistor is a driving transistor that controls the driving current flowing in the organic electroluminescence element, and has an opposite conductivity type region as in the first embodiment, and this region is electrically Since it is grounded, it is configured to suppress early effects and kink current. The seventh thin film transistor short-circuits the gate and drain of the second thin film transistor during the write period of the signal current by controlling the second gate bus line, and the second storage capacitor is set to the threshold voltage of the second thin film transistor. It has a function of programming and compensating for variations in threshold voltage. The eighth thin film transistor acts as a switch for supplying a current to the electroluminescent element by controlling the third gate bus line. With this configuration, even if the threshold voltage of the second thin film transistor varies, it is compensated and the uniformity is improved. The image uniformity is further improved by combining the early effect and the effect of suppressing the kink current. The variation was about 5% or less.

【0058】尚、本実施の形態では、第2の薄膜トラン
ジスタのみ、反対導電型領域を設けたが、他の第1、第
3、第4の薄膜トランジスタの一部または全部にも同様
に反対導電型領域を設けることは可能である。
In this embodiment, the opposite conductivity type region is provided only for the second thin film transistor, but the opposite conductivity type is similarly provided for some or all of the other first, third and fourth thin film transistors. It is possible to provide a region.

【0059】また、薄膜トランジスタのタイプは画素全
体の構成によりP型、N型を適宜選択可能である。
The type of the thin film transistor can be appropriately selected from P type and N type depending on the configuration of the whole pixel.

【0060】尚、本実施の形態では第1の実施の形態と
同様の様々なバリエーションを取ることが可能であるこ
とは言うまでも無い。
Needless to say, the present embodiment can take various variations as in the first embodiment.

【0061】[0061]

【発明の効果】以上説明を行なってきたように、本発明
のエレクトロルミネッセンス表示装置によれば画像の均
一性がよくしかもリニアリティの高い画質のよいエレク
トロルミネッセンス表示装置を提供できて、その実用上
の効果は大きい。
As described above, according to the electroluminescence display device of the present invention, it is possible to provide an electroluminescence display device having good image uniformity and high linearity and good image quality. The effect is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のエレクトロルミネッセンス表示装置の
等価回路図
FIG. 1 is an equivalent circuit diagram of an electroluminescence display device of the present invention.

【図2】本発明に基づくエレクトロルミネッセンス表示
装置の1画素の平面図
FIG. 2 is a plan view of one pixel of an electroluminescence display device according to the present invention.

【図3】図2のA−A’の断面図3 is a cross-sectional view taken along the line A-A 'in FIG.

【図4】図2のB−B’の断面図FIG. 4 is a sectional view taken along line B-B ′ of FIG.

【図5】本発明の第2の実施の形態のエレクトロルミネ
ッセンス表示装置の等価回路図
FIG. 5 is an equivalent circuit diagram of the electroluminescent display device according to the second embodiment of the present invention.

【図6】本発明の第2の実施の形態のエレクトロルミネ
ッセンス表示装置の等価回路図
FIG. 6 is an equivalent circuit diagram of the electroluminescence display device according to the second embodiment of the present invention.

【図7】本発明の第2の実施の形態のエレクトロルミネ
ッセンス表示装置の等価回路図
FIG. 7 is an equivalent circuit diagram of the electroluminescence display device according to the second embodiment of the present invention.

【図8】従来のエレクトロルミネッセンス表示装置の等
価回路図
FIG. 8 is an equivalent circuit diagram of a conventional electroluminescence display device.

【図9】従来のエレクトロルミネッセンス表示装置の1
画素の平面図
FIG. 9 shows a conventional electroluminescence display device 1.
Pixel plan view

【図10】図9のC−C’の断面図10 is a cross-sectional view taken along the line C-C ′ of FIG.

【図11】有機エレクトロルミネッセンスの蒸着工程を
示す要部断面図
FIG. 11 is a cross-sectional view of an essential part showing a vapor deposition process of organic electroluminescence.

【図12】アーリー効果とキンク電流を模式的に示す図FIG. 12 is a diagram schematically showing the Early effect and kink current.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 バッファー層 3−1 p−Si(チャネル領域) 3−2 p−Si(ソース領域) 3−3 p−Si(ドレイン領域) 3−4 p−Si(LDD領域) 3−5 p−Si(反対導電型領域) 4 ゲート絶縁膜 5 ゲート電極 6 層間絶縁膜 7 コンタクトホール 8 ソース電極 9 ドレイン電極 10 平坦化膜 11 開口部 12 画素電極(ITO陽極) 13 保護膜 14 ETL(電子輸送層)/EML(発光層)/HT
L(ホール輸送層) 15 陰極(Al:Li) 16 メタルマスク 17 エレクトロルミネッセンス材料蒸着 18 反対導電型領域用電極 101 ゲートバスライン 102 ソースバスライン 103 電流供給バスライン 104 第1のTFT 105 第2のTFT 106 エレクトロルミネッセンス素子 107 蓄積容量 108 単位画素 109 接地バスライン 110 反対導電型領域 111 第1のゲートバスライン 112 第2のゲートバスライン 113 第3の薄膜トランジスタ 114 第4の薄膜トランジスタ 115 第5の薄膜トランジスタ 116 第6の薄膜トランジスタ 117 第7の薄膜トランジスタ 118 第8の薄膜トランジスタ 119 第2の蓄積容量
1 glass substrate 2 buffer layer 3-1 p-Si (channel region) 3-2 p-Si (source region) 3-3 p-Si (drain region) 3-4 p-Si (LDD region) 3-5 p -Si (opposite conductivity type region) 4 gate insulating film 5 gate electrode 6 interlayer insulating film 7 contact hole 8 source electrode 9 drain electrode 10 planarizing film 11 opening 12 pixel electrode (ITO anode) 13 protective film 14 ETL (electron transport) Layer) / EML (light emitting layer) / HT
L (hole transport layer) 15 cathode (Al: Li) 16 metal mask 17 electroluminescent material deposition 18 electrode of opposite conductivity type region 101 gate bus line 102 source bus line 103 current supply bus line 104 first TFT 105 second TFT 106 Electroluminescence element 107 Storage capacitor 108 Unit pixel 109 Ground bus line 110 Opposite conductivity type region 111 First gate bus line 112 Second gate bus line 113 Third thin film transistor 114 Fourth thin film transistor 115 Fifth thin film transistor 116 Sixth thin film transistor 117 Seventh thin film transistor 118 Eighth thin film transistor 119 Second storage capacitor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/30 G09G 3/30 J H01L 29/786 H05B 33/14 A H05B 33/14 H01L 29/78 626B 614 Fターム(参考) 3K007 AB17 DB03 GA00 5C080 AA06 BB05 DD05 EE28 FF11 JJ03 JJ05 JJ06 5C094 AA03 AA55 BA03 BA27 CA19 EA04 EA07 5F110 AA15 BB02 BB04 CC02 DD02 DD13 EE06 FF02 FF30 GG02 GG13 GG24 GG45 GG60 HJ04 HJ12 HJ23 HL03 HL04 HL07 HL11 HM18 NN03 NN04 NN23 NN24 NN27 NN35 NN72 PP03 PP35 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/30 G09G 3/30 J H01L 29/786 H05B 33/14 A H05B 33/14 H01L 29/78 626B 614 F term (reference) 3K007 AB17 DB03 GA00 5C080 AA06 BB05 DD05 EE28 FF11 JJ03 JJ05 JJ06 5C094 AA03 AA55 BA03 BA27 CA19 EA04 EA07 5F110 AA15 HL02 BB02 GG04 GG04 GG02 GG04 GG02 GG04 GG02 GG04 GG02 GG04 GG02 GG04 GG04 GG02 GG04 GG02 GG04 GG02 NN03 NN04 NN23 NN24 NN27 NN35 NN72 PP03 PP35

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と前記エレクトロル
ミネッセンス素子を駆動するための信号取り込み用の第
1の薄膜トランジスタと前記エレクトロルミネッセンス
素子に電流を流して駆動する第2の薄膜トランジスタの
少なくとも二つの薄膜トランジスタとを少なくとも備え
た単位画素がマトリクス状に配置されたエレクトロルミ
ネッセンス表示装置であって、前記第2の薄膜トランジ
スタは、少なくともチャネル領域と一導電型のソース・
ドレイン領域を含む半導体層と絶縁層とゲート電極とソ
ース・ドレイン電極と前記チャネル領域に接触した前記
ソース・ドレイン領域とは反対導電型半導体層と、前記
反対導電型半導体層の一部に電気的に接触した電極から
なることを特徴とするエレクトロルミネッセンス表示装
置。
1. An electroluminescent element, a first thin-film transistor for capturing a signal for driving the electroluminescent element, and a first electrically driven thin film transistor for driving the electroluminescent element, at least on a substrate having an insulating property. An electroluminescent display device in which unit pixels each including at least two thin film transistors of the second thin film transistor are arranged in a matrix, wherein the second thin film transistor includes at least a channel region and a source of one conductivity type.
A semiconductor layer including a drain region, an insulating layer, a gate electrode, a source / drain electrode, a semiconductor layer opposite to the source / drain region in contact with the channel region, and a part of the opposite conductivity type semiconductor layer are electrically connected to each other. An electroluminescent display device comprising an electrode in contact with the electrode.
【請求項2】 少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と複数個の薄膜トラ
ンジスタとを少なくとも備えた単位画素がマトリクス状
に配置されたエレクトロルミネッセンス表示装置であっ
て、第1のゲートバスラインの制御によってソースバス
ラインから信号電流を取り込む信号取り込み用の第1の
薄膜トランジスタと、有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する駆動用の第2の薄膜トラ
ンジスタと、前記第1の薄膜トランジスタとほぼ同期し
て、信号電流を前記第1の薄膜トランジスタへ流すスイ
ッチング用の第3の薄膜トランジスタと、第2のゲート
バスラインの制御によって前記信号電流を書き込み後に
信号電流を前記エレクトロルミネッセンス素子に切り替
えて流すスイッチとして働くの第4の薄膜トランジスタ
と、前記信号電流をプログラムし、第2の薄膜トランジ
スタのゲート電圧を前記書き込み時間以降も保持する蓄
積容量を少なくとも含み、前記第2の薄膜トランジスタ
は、少なくともチャネル領域と一導電型のソース・ドレ
イン領域を含む半導体層と絶縁層とゲート電極とソース
・ドレイン電極と前記チャネル領域に接触した前記ソー
ス・ドレイン領域とは反対導電型半導体層と、前記反対
導電型半導体層の一部に電気的に接触した電極からなる
ことを特徴とするエレクトロルミネッセンス表示装置。
2. An electroluminescence display device in which unit pixels each including at least an electroluminescence element and a plurality of thin film transistors are arranged in a matrix on a substrate having at least a surface having an insulating property, and a first gate is provided. A first thin film transistor for taking in a signal that takes in a signal current from the source bus line by controlling the bus line, a second thin film transistor for driving that controls a driving current flowing through the organic electroluminescent element, and the first thin film transistor A third thin-film transistor for switching that causes a signal current to flow to the first thin-film transistor in synchronization with it, and a switch that switches the signal current to the electroluminescence device after writing the signal current by controlling the second gate bus line. age A fourth thin film transistor that operates, and at least a storage capacitor that programs the signal current and retains a gate voltage of the second thin film transistor after the writing time, the second thin film transistor having at least a channel region and one conductivity type. A semiconductor layer including a source / drain region, an insulating layer, a gate electrode, a source / drain electrode, and a semiconductor layer opposite to the source / drain region in contact with the channel region, and a part of the opposite conductivity type semiconductor layer. An electroluminescent display device, characterized in that it comprises an electrode in electrical contact with the.
【請求項3】 少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と複数個の薄膜トラ
ンジスタとを少なくとも備えた単位画素がマトリクス状
に配置されたエレクトロルミネッセンス表示装置であっ
て、第1のゲートバスラインの制御によってソースバス
ラインから信号電流を取り込む信号取り込み用の第1の
薄膜トランジスタと、有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する駆動用の第2の薄膜トラ
ンジスタと、信号電流が流れる変換用の第5の薄膜トラ
ンジスタと、第2のゲートバスラインの制御によって前
記信号電流を書き込み期間中に前記第5の薄膜トランジ
スタのゲートとドレイン間を短絡するスイッチ用の第6
の薄膜トランジスタと、前記信号電流をプログラムし、
前記第2及び前記第5の薄膜トランジスタのゲート電圧
を前記書き込み時間以降も保持する蓄積容量を少なくと
も含み、前記第2の薄膜トランジスタは、少なくともチ
ャネル領域と一導電型のソース・ドレイン領域を含む半
導体層と絶縁層とゲート電極とソース・ドレイン電極と
前記チャネル領域に接触した前記ソース・ドレイン領域
とは反対導電型半導体層と、前記反対導電型半導体層の
一部に電気的に接触した電極からなることを特徴とする
エレクトロルミネッセンス表示装置。
3. An electroluminescence display device in which unit pixels each including at least an electroluminescence element and a plurality of thin film transistors are arranged in a matrix on a substrate having at least a surface having an insulating property, and a first gate is provided. A first thin film transistor for capturing a signal current that captures a signal current from a source bus line by controlling the bus line, a second thin film transistor for driving that controls a driving current flowing through an organic electroluminescent element, and a conversion thin film transistor for flowing a signal current. A fifth thin film transistor and a sixth switch for short-circuiting the gate and the drain of the fifth thin film transistor during the writing period of the signal current by controlling the second gate bus line.
A thin film transistor of, and programming the signal current,
A semiconductor layer that includes at least a storage capacitor that holds the gate voltages of the second and fifth thin film transistors even after the writing time, and the second thin film transistor includes at least a channel region and a source / drain region of one conductivity type; It comprises an insulating layer, a gate electrode, a source / drain electrode, a semiconductor layer opposite to the source / drain region in contact with the channel region, and an electrode electrically in contact with a part of the opposite conductivity type semiconductor layer. An electroluminescent display device characterized by.
【請求項4】 少なくとも表面が絶縁性を有する基板上
に、エレクトロルミネッセンス素子と複数個の薄膜トラ
ンジスタとを少なくとも備えた単位画素がマトリクス状
に配置されたエレクトロルミネッセンス表示装置であっ
て、第1のゲートバスラインの制御によってソースバス
ラインから信号電圧を取り込む信号取り込み用の第1の
薄膜トランジスタと、有機エレクトロルミネッセンス素
子に流れる駆動電流を制御する駆動用の第2の薄膜トラ
ンジスタと、第2のゲートバスラインの制御によって前
記信号電流を書き込み期間中に前記第2の薄膜トランジ
スタのゲートとドレイン間を短絡するスイッチ用の第7
の薄膜トランジスタと、第3のゲートバスラインの制御
によって前記エレクトロルミネッセンス素子に電流を流
すスイッチ用の第8の薄膜トランジスタと前記信号電圧
をプログラムし、前記第2の薄膜トランジスタのゲート
電圧を前記書き込み時間以降も保持する第1の蓄積容量
と、前記第2の薄膜トランジスタの閾値電圧を補償する
第2の蓄積容量を少なくとも含み、前記第2の薄膜トラ
ンジスタは、少なくともチャネル領域と一導電型のソー
ス・ドレイン領域を含む半導体層と絶縁層とゲート電極
とソース・ドレイン電極と前記チャネル領域に接触した
前記ソース・ドレイン領域とは反対導電型半導体層と、
前記反対導電型半導体層の一部に電気的に接触した電極
からなることを特徴とするエレクトロルミネッセンス表
示装置。
4. An electroluminescent display device, in which unit pixels each including at least an electroluminescent element and a plurality of thin film transistors are arranged in a matrix on a substrate having at least a surface having an insulating property, and a first gate is provided. A first thin film transistor for taking in a signal voltage from the source bus line by controlling the bus line, a second thin film transistor for driving which controls a driving current flowing through the organic electroluminescence element, and a second gate bus line. A seventh switch for short-circuiting the gate and the drain of the second thin film transistor during the writing period of the signal current by control.
Of the thin film transistor, and an eighth thin film transistor for switching the current flowing through the electroluminescent element by controlling the third gate bus line, and the signal voltage are programmed, and the gate voltage of the second thin film transistor is programmed even after the writing time. At least a first storage capacitor that holds the second storage capacitor and a second storage capacitor that compensates the threshold voltage of the second thin film transistor are included, and the second thin film transistor includes at least a channel region and a source / drain region of one conductivity type. A semiconductor layer, an insulating layer, a gate electrode, a source / drain electrode, and a semiconductor layer opposite to the source / drain region in contact with the channel region;
An electroluminescent display device comprising an electrode electrically contacting a part of the opposite conductivity type semiconductor layer.
JP2001340701A 2001-11-06 2001-11-06 Electroluminescence display device Withdrawn JP2003140570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001340701A JP2003140570A (en) 2001-11-06 2001-11-06 Electroluminescence display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001340701A JP2003140570A (en) 2001-11-06 2001-11-06 Electroluminescence display device

Publications (1)

Publication Number Publication Date
JP2003140570A true JP2003140570A (en) 2003-05-16

Family

ID=19154855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001340701A Withdrawn JP2003140570A (en) 2001-11-06 2001-11-06 Electroluminescence display device

Country Status (1)

Country Link
JP (1) JP2003140570A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348026A (en) * 2003-05-26 2004-12-09 Casio Comput Co Ltd Electric current generating and supplying circuit and its control method and display device equipped therewith
JP2005004183A (en) * 2003-05-20 2005-01-06 Advanced Lcd Technologies Development Center Co Ltd Light emission type display apparatus
JP2005032704A (en) * 2003-06-18 2005-02-03 Sharp Corp Display element and display device
JP2007287732A (en) * 2006-04-12 2007-11-01 Mitsubishi Electric Corp Thin-film transistor, manufacturing method thereof, and display
JP2008070850A (en) * 2006-09-13 2008-03-27 Toppoly Optoelectronics Corp Pixel driving circuit and oled display apparatus and electronic device using the same
JP2008083171A (en) * 2006-09-26 2008-04-10 Casio Comput Co Ltd Pixel drive circuit and image display apparatus
JP2009063607A (en) * 2007-09-04 2009-03-26 Seiko Epson Corp Electro-optical device, method for controlling electro-optical device, and electronic device
WO2009041061A1 (en) * 2007-09-28 2009-04-02 Panasonic Corporation Light-emitting element circuit and active matrix type display device
JP2009198990A (en) * 2008-02-25 2009-09-03 Panasonic Corp Method for manufacturing thin film transistor array substrate and method for correcting threshold, method for correcting luminance of display device, thin film transistor array substrate, and display device
KR20100053136A (en) * 2008-11-12 2010-05-20 삼성전자주식회사 Display device
TWI405166B (en) * 2008-12-23 2013-08-11 Univ Nat Chiao Tung The pixel drive circuit of the display device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005004183A (en) * 2003-05-20 2005-01-06 Advanced Lcd Technologies Development Center Co Ltd Light emission type display apparatus
JP2004348026A (en) * 2003-05-26 2004-12-09 Casio Comput Co Ltd Electric current generating and supplying circuit and its control method and display device equipped therewith
JP2005032704A (en) * 2003-06-18 2005-02-03 Sharp Corp Display element and display device
JP2007287732A (en) * 2006-04-12 2007-11-01 Mitsubishi Electric Corp Thin-film transistor, manufacturing method thereof, and display
US7635619B2 (en) 2006-04-12 2009-12-22 Mitsubishi Electric Corporation Thin film transistor, method of manufacturing the thin film transistor, and display device
JP2008070850A (en) * 2006-09-13 2008-03-27 Toppoly Optoelectronics Corp Pixel driving circuit and oled display apparatus and electronic device using the same
JP2008083171A (en) * 2006-09-26 2008-04-10 Casio Comput Co Ltd Pixel drive circuit and image display apparatus
JP2009063607A (en) * 2007-09-04 2009-03-26 Seiko Epson Corp Electro-optical device, method for controlling electro-optical device, and electronic device
JP5300730B2 (en) * 2007-09-28 2013-09-25 パナソニック株式会社 Display device
WO2009041061A1 (en) * 2007-09-28 2009-04-02 Panasonic Corporation Light-emitting element circuit and active matrix type display device
US8687024B2 (en) 2007-09-28 2014-04-01 Panasonic Corporation Pixel circuit and display apparatus
KR101200655B1 (en) 2007-09-28 2012-11-12 파나소닉 주식회사 Light-emitting element circuit and active matrix type display device
JP2009198990A (en) * 2008-02-25 2009-09-03 Panasonic Corp Method for manufacturing thin film transistor array substrate and method for correcting threshold, method for correcting luminance of display device, thin film transistor array substrate, and display device
KR20100053136A (en) * 2008-11-12 2010-05-20 삼성전자주식회사 Display device
KR101943589B1 (en) * 2008-11-12 2019-01-30 삼성디스플레이 주식회사 Display device
TWI405166B (en) * 2008-12-23 2013-08-11 Univ Nat Chiao Tung The pixel drive circuit of the display device

Similar Documents

Publication Publication Date Title
US8680513B2 (en) Organic light emitting diode display
US7067973B2 (en) Organic light-emitting display device
US7554265B2 (en) Display device
EP2204862B1 (en) Organic light emitting device
JP4776792B2 (en) Light emitting device and electric appliance
US7898172B2 (en) Organic light emitting display apparatus
JP5094477B2 (en) Organic light-emitting display device and method for manufacturing the same
JP2003303687A (en) Organic luminous display device
JPH11212493A (en) Light emission display device
US7897270B2 (en) Organic light emitting diode display and manufacturing method thereof
KR100386825B1 (en) Organic electroluminescence display device
JP2003140570A (en) Electroluminescence display device
KR102086404B1 (en) Organic electroluminescent device, method of fabricating the same and organic electroluminescent display
KR20180047421A (en) Organic Light Emitting Diode Display Device
JP2003217855A (en) Electroluminescence display, and manufacturing method therefor
KR101304409B1 (en) Organic light emitting diode display
JP2003186422A (en) El display device
US12089444B2 (en) Display device and method for manufacturing same
JP5709350B2 (en) Manufacturing method of organic EL display
US20240334741A1 (en) Display device
US20240276795A1 (en) Display device
WO2022215196A1 (en) Display device
WO2023218637A1 (en) Display device
WO2023112328A1 (en) Display device
US20240164151A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041101

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060629