JP2003030127A - Ｓｄｉｏホストコントローラ - Google Patents
ＳｄｉｏホストコントローラInfo
- Publication number
- JP2003030127A JP2003030127A JP2001219341A JP2001219341A JP2003030127A JP 2003030127 A JP2003030127 A JP 2003030127A JP 2001219341 A JP2001219341 A JP 2001219341A JP 2001219341 A JP2001219341 A JP 2001219341A JP 2003030127 A JP2003030127 A JP 2003030127A
- Authority
- JP
- Japan
- Prior art keywords
- card
- sdio
- interrupt
- host controller
- card slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 非選択のカードスロットに装着されているカ
ードデバイスから割り込みが発生した場合、この割り込
みを直ちにホストＣＰＵに通知することができ、装着さ
れている全カードデバイスに対する割り込みサービスを
必要があれば即時に行うことができるようにする。 【解決手段】 複数のカードスロットに２枚以上のカー
ドデバイスが装着されている場合、非選択のカードスロ
ットに装着されているカードデバイスから割り込み信号
が発生した場合、この割り込み信号をホストＣＰＵに通
知する手段を設ける。これにより、非選択のカードスロ
ットに装着されているカードデバイスから割り込みが発
生した場合、この割り込みを直ちにホストＣＰＵに通知
することができ、装着されている全カードデバイスに対
する割り込みサービスを必要があれば即時に行うことが
できる。
ードデバイスから割り込みが発生した場合、この割り込
みを直ちにホストＣＰＵに通知することができ、装着さ
れている全カードデバイスに対する割り込みサービスを
必要があれば即時に行うことができるようにする。 【解決手段】 複数のカードスロットに２枚以上のカー
ドデバイスが装着されている場合、非選択のカードスロ
ットに装着されているカードデバイスから割り込み信号
が発生した場合、この割り込み信号をホストＣＰＵに通
知する手段を設ける。これにより、非選択のカードスロ
ットに装着されているカードデバイスから割り込みが発
生した場合、この割り込みを直ちにホストＣＰＵに通知
することができ、装着されている全カードデバイスに対
する割り込みサービスを必要があれば即時に行うことが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＤＩＯカードス
ロットを複数備えた電子機器に係り、特にＳＤＩＯカー
ドと前記電子機器が有するホストＣＰＵとのインターフ
ェースであるＳＤＩＯホストコントローラに関する。
ロットを複数備えた電子機器に係り、特にＳＤＩＯカー
ドと前記電子機器が有するホストＣＰＵとのインターフ
ェースであるＳＤＩＯホストコントローラに関する。
【０００２】
【従来の技術】従来より、ＳＤメモリカードやＩＯカー
ドのバスであるＳＤＩＯカードスロットを複数備える電
子機器が開発されている。ＳＤメモリカードはデジタル
カメラの撮像画像データやデジタル音声データなどの様
々なデータを格納することができるカード型のメモリで
ある。例えば、デジタルカメラの撮像画像データを格納
したＳＤメモリカードをパーソナルコンピュータに備え
られたＳＤＩＯカードスロットに装着して、格納されて
いる撮像画像データをコンピュータ内に読み込むことに
より、編集処理などを行うことができる。
ドのバスであるＳＤＩＯカードスロットを複数備える電
子機器が開発されている。ＳＤメモリカードはデジタル
カメラの撮像画像データやデジタル音声データなどの様
々なデータを格納することができるカード型のメモリで
ある。例えば、デジタルカメラの撮像画像データを格納
したＳＤメモリカードをパーソナルコンピュータに備え
られたＳＤＩＯカードスロットに装着して、格納されて
いる撮像画像データをコンピュータ内に読み込むことに
より、編集処理などを行うことができる。
【０００３】図３は従来のＳＤＩＯホストコントローラ
の構成例を示したブロック図である。ＳＤＩＯホストコ
ントローラ１に備えられているＳＤＩＯ規格のカードス
ロット２ａに、例えば最初にＳＤメモリカード（カード
デバイス）１０１が装着されたとする。その際、当該ホ
ストコントローラを搭載するホストＣＰＵ４はＰＣＩバ
ス５０、ＰＣＩ規格のコネクタ３、Ｉ／Ｏレジスタ１
５、コントロールロジック１４を介してバス選択制御回
路１１を制御してカードスロット２ａを選択する。即
ち、コントロールロジック１４は制御信号用セレクタ１
２とデータ用セレクタ１３を切り換えて、カードスロッ
ト２ａをコントロールロジック１４に接続すると共に、
カードスロット２ｂを非選択として、コントロールロジ
ック１４から接続解除する。
の構成例を示したブロック図である。ＳＤＩＯホストコ
ントローラ１に備えられているＳＤＩＯ規格のカードス
ロット２ａに、例えば最初にＳＤメモリカード（カード
デバイス）１０１が装着されたとする。その際、当該ホ
ストコントローラを搭載するホストＣＰＵ４はＰＣＩバ
ス５０、ＰＣＩ規格のコネクタ３、Ｉ／Ｏレジスタ１
５、コントロールロジック１４を介してバス選択制御回
路１１を制御してカードスロット２ａを選択する。即
ち、コントロールロジック１４は制御信号用セレクタ１
２とデータ用セレクタ１３を切り換えて、カードスロッ
ト２ａをコントロールロジック１４に接続すると共に、
カードスロット２ｂを非選択として、コントロールロジ
ック１４から接続解除する。
【０００４】これにより、ホストＣＰＵ４はＰＣＩバス
５０、ＰＣＩ規格のコネクタ３、Ｉ／Ｏレジスタ１５を
介して、カードスロット２ａに差し込まれたＳＤメモリ
カード１０１に対してサービスを開始する。その後、Ｉ
Ｏカード１０２がカードスロット２ｂに差し込まれ、仮
に、このＩＯカード１０２が割り込みを発生しても、こ
れをホストＣＰＵ４に伝達する経路はなかった。
５０、ＰＣＩ規格のコネクタ３、Ｉ／Ｏレジスタ１５を
介して、カードスロット２ａに差し込まれたＳＤメモリ
カード１０１に対してサービスを開始する。その後、Ｉ
Ｏカード１０２がカードスロット２ｂに差し込まれ、仮
に、このＩＯカード１０２が割り込みを発生しても、こ
れをホストＣＰＵ４に伝達する経路はなかった。
【０００５】上記のような複数のＳＤＩＯ規格のカード
スロット２ａ、２ｂを複数備える機器では、複数のカー
ドスロット２ａ、２ｂにそれぞれカードデバイス１０
１、１０２が装着された場合でも、機器側のホストＣＰ
Ｕ４がサービスできるＳＤメモリカードは常に一枚だけ
である。その理由は、ＳＤメモリカード１０１、１０２
の性質上、非選択のカードスロットに装着されたＳＤメ
モリカードがホストＣＰＵ４に割り込みを出すなどとい
うことは想定されていないためである。
スロット２ａ、２ｂを複数備える機器では、複数のカー
ドスロット２ａ、２ｂにそれぞれカードデバイス１０
１、１０２が装着された場合でも、機器側のホストＣＰ
Ｕ４がサービスできるＳＤメモリカードは常に一枚だけ
である。その理由は、ＳＤメモリカード１０１、１０２
の性質上、非選択のカードスロットに装着されたＳＤメ
モリカードがホストＣＰＵ４に割り込みを出すなどとい
うことは想定されていないためである。
【０００６】
【発明が解決しようとする課題】ところが、上記のよう
なＳＤＩＯ規格のカードスロット２ａ、２ｂを備える機
器で、複数のＳＤＩＯカードスロットに少なくとも１枚
のＩＯカードを含む複数のＳＤメモリカード及びＩＯカ
ードが装着されいる場合、ホストＣＰＵ４によりＳＤメ
モリカード１０１がサービスを受けている時に、非選択
のカードスロット２ｂに装着されているＩＯカード１０
２がブルートゥースのインターフェース機能により受信
などをして、ホストＣＰＵ４に割り込みを出すことが生
じる。
なＳＤＩＯ規格のカードスロット２ａ、２ｂを備える機
器で、複数のＳＤＩＯカードスロットに少なくとも１枚
のＩＯカードを含む複数のＳＤメモリカード及びＩＯカ
ードが装着されいる場合、ホストＣＰＵ４によりＳＤメ
モリカード１０１がサービスを受けている時に、非選択
のカードスロット２ｂに装着されているＩＯカード１０
２がブルートゥースのインターフェース機能により受信
などをして、ホストＣＰＵ４に割り込みを出すことが生
じる。
【０００７】しかし、従来は、ＳＤＩＯホストコントロ
ーラはＳＤＩＯカードスロット２ａ、２ｂに装着される
カードデバイス（ＳＤメモリカード、ＩＯカード、ＳＯ
ＩＯカードなどの総称）は非選択時に割り込みなどを発
生しないメモリカードを前提として規格されており、上
記のような無線通信機能を有するカードデバイスの使用
が想定されていなかった。それ故、複数のカードデバイ
スから同時に割り込みが入ることが想定されていないた
め、即ち、上記の従来例では、非選択のカードスロット
２ｂからカードデバイスの割り込みが発生しても、これ
をホストＣＰＵ４に通知する手段がなかった。このた
め、非選択のカードデバイスが緊急割り込みを出して
も、ホストＣＰＵ４により割り込みサービスが直ちに受
け付けられず、装置の応答性が悪くなるという重大な問
題があった。
ーラはＳＤＩＯカードスロット２ａ、２ｂに装着される
カードデバイス（ＳＤメモリカード、ＩＯカード、ＳＯ
ＩＯカードなどの総称）は非選択時に割り込みなどを発
生しないメモリカードを前提として規格されており、上
記のような無線通信機能を有するカードデバイスの使用
が想定されていなかった。それ故、複数のカードデバイ
スから同時に割り込みが入ることが想定されていないた
め、即ち、上記の従来例では、非選択のカードスロット
２ｂからカードデバイスの割り込みが発生しても、これ
をホストＣＰＵ４に通知する手段がなかった。このた
め、非選択のカードデバイスが緊急割り込みを出して
も、ホストＣＰＵ４により割り込みサービスが直ちに受
け付けられず、装置の応答性が悪くなるという重大な問
題があった。
【０００８】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、非選択のカード
スロットに装着されているカードデバイスから割り込み
が発生した場合、この割り込みを直ちにホストＣＰＵに
通知することができ、装着されている全カードデバイス
に対する割り込みサービスを必要があれば即時に行うこ
とができるＳＤＩＯホストコントローラを提供すること
である。
るためになされたもので、その目的は、非選択のカード
スロットに装着されているカードデバイスから割り込み
が発生した場合、この割り込みを直ちにホストＣＰＵに
通知することができ、装着されている全カードデバイス
に対する割り込みサービスを必要があれば即時に行うこ
とができるＳＤＩＯホストコントローラを提供すること
である。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、第１の手段は、ＳＤＩＯ規格のカードスロットを複
数個備え、ＳＤＩＯカードを装着したカードスロットを
一つ選択して、選択したカードスロットに装着されてい
るＳＤＩＯカードとホストＣＰＵとを接続するホストコ
ントローラにおいて、前記複数のカードスロットに少な
くとも２枚以上のＳＤＩＯカードが装着されている場
合、非選択のカードスロットに装着されているＳＤＩＯ
カードから発生された割り込み信号を検出して前記ホス
トＣＰＵに通知する割り込み検出手段を具備することを
特徴とする。
に、第１の手段は、ＳＤＩＯ規格のカードスロットを複
数個備え、ＳＤＩＯカードを装着したカードスロットを
一つ選択して、選択したカードスロットに装着されてい
るＳＤＩＯカードとホストＣＰＵとを接続するホストコ
ントローラにおいて、前記複数のカードスロットに少な
くとも２枚以上のＳＤＩＯカードが装着されている場
合、非選択のカードスロットに装着されているＳＤＩＯ
カードから発生された割り込み信号を検出して前記ホス
トＣＰＵに通知する割り込み検出手段を具備することを
特徴とする。
【００１０】本発明は、ＳＤＩＯカードスロットを複数
備える機器で、非選択のカードスロットに装着されたカ
ードデバイスから割り込みが入った場合、非選択のカー
ドデバイス割り込みを前記機器のホストＣＰＵに通知す
る手段を備える。
備える機器で、非選択のカードスロットに装着されたカ
ードデバイスから割り込みが入った場合、非選択のカー
ドデバイス割り込みを前記機器のホストＣＰＵに通知す
る手段を備える。
【００１１】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明のＳＤＩＯホストコ
ントローラの第１の実施形態に係る構成を示したブロッ
ク図である。但し、従来例と同様の部分には同一符号を
付して説明する。
基づいて説明する。図１は、本発明のＳＤＩＯホストコ
ントローラの第１の実施形態に係る構成を示したブロッ
ク図である。但し、従来例と同様の部分には同一符号を
付して説明する。
【００１２】ＳＤＩＯホストコントローラ１は、ＳＤＩ
Ｏカードが装着されるカードスロット２ａ、２ｂ、当該
ホストコントローラが搭載される電子機器のホストＣＰ
Ｕ４をＰＣＩバス５０介して接続するＰＣＩ規格のコネ
クタ３、非選択のカードデバイスが割り込みを出した際
に、これをホストＣＰＵ４に伝達する制御を行う非選択
カード割り込み制御回路５、カードスロット２ａ、２ｂ
のいずれかのバスを選択するバス選択回路１１、非選択
カード割り込み制御回路５に制御信号を供給し、バス選
択回路１１から出力されるＳＤＩＯカードからのデータ
をシリアルパラレル変換などするフォーマット変換機
能、Ｉ／Ｏレジスタ制御、ホストインターフェース機
能、割込み制御機能等を備えるコントロールロジック１
４、コントロールロジック１４から出力されたデータを
一旦保持し、ホストＣＰＵ４によりアクセスされるＩ／
Ｏレジスタ１５を有している。
Ｏカードが装着されるカードスロット２ａ、２ｂ、当該
ホストコントローラが搭載される電子機器のホストＣＰ
Ｕ４をＰＣＩバス５０介して接続するＰＣＩ規格のコネ
クタ３、非選択のカードデバイスが割り込みを出した際
に、これをホストＣＰＵ４に伝達する制御を行う非選択
カード割り込み制御回路５、カードスロット２ａ、２ｂ
のいずれかのバスを選択するバス選択回路１１、非選択
カード割り込み制御回路５に制御信号を供給し、バス選
択回路１１から出力されるＳＤＩＯカードからのデータ
をシリアルパラレル変換などするフォーマット変換機
能、Ｉ／Ｏレジスタ制御、ホストインターフェース機
能、割込み制御機能等を備えるコントロールロジック１
４、コントロールロジック１４から出力されたデータを
一旦保持し、ホストＣＰＵ４によりアクセスされるＩ／
Ｏレジスタ１５を有している。
【００１３】非選択カード割り込み制御回路５は、アン
ド回路５１、５２、アンド回路５１、５２の出力をラッ
チするフリップフロップ（Ｆ／Ｆ）５３、５４、フリッ
プフロップ（Ｆ／Ｆ）５３、５４の出力をマスクするた
めのアンド回路５５、５６、アンド回路５５、５６の出
力のノアを取るノア回路５７、アンド回路５５、５６を
導通、遮断してマスク動作をさせる割り込みマスク回路
５８を有している。
ド回路５１、５２、アンド回路５１、５２の出力をラッ
チするフリップフロップ（Ｆ／Ｆ）５３、５４、フリッ
プフロップ（Ｆ／Ｆ）５３、５４の出力をマスクするた
めのアンド回路５５、５６、アンド回路５５、５６の出
力のノアを取るノア回路５７、アンド回路５５、５６を
導通、遮断してマスク動作をさせる割り込みマスク回路
５８を有している。
【００１４】次に本実施形態の動作について説明する。
まず、ＳＤＩＯホストコントローラ１のカードスロット
２ａ、２ｂにＳＤＩＯカード（ＳＤＩＯ ＣＡＲＤ）１
０３、１０４を装着すると、コントロールロジック１４
はカードスロット２ａにＳＤＩＯカード１０３が装着さ
れたことを検知するとｘｓｅｌｌ信号を“０”に、カー
ドスロット２ｂに装着されたことを検知すると“１”に
して、アンド回路５１、５２に出力する。これと同時
に、ＳＤＩＯホストコントローラ１のバス選択回路１１
はいずれか一方のカードスロットを選択するため、ホス
トＣＰＵ４は選択されたカードスロットに装着されてい
るＳＤＩＯカードに対するサービスを開始する。アンド
回路５１，５２によって選択されたスロットの割込み信
号の検出を、非選択カード割込み制御回路で検出しない
ようにする。なお、選択スロットのカード割込みは従来
と同様、コントロールロジック１４で処理する。
まず、ＳＤＩＯホストコントローラ１のカードスロット
２ａ、２ｂにＳＤＩＯカード（ＳＤＩＯ ＣＡＲＤ）１
０３、１０４を装着すると、コントロールロジック１４
はカードスロット２ａにＳＤＩＯカード１０３が装着さ
れたことを検知するとｘｓｅｌｌ信号を“０”に、カー
ドスロット２ｂに装着されたことを検知すると“１”に
して、アンド回路５１、５２に出力する。これと同時
に、ＳＤＩＯホストコントローラ１のバス選択回路１１
はいずれか一方のカードスロットを選択するため、ホス
トＣＰＵ４は選択されたカードスロットに装着されてい
るＳＤＩＯカードに対するサービスを開始する。アンド
回路５１，５２によって選択されたスロットの割込み信
号の検出を、非選択カード割込み制御回路で検出しない
ようにする。なお、選択スロットのカード割込みは従来
と同様、コントロールロジック１４で処理する。
【００１５】ここで、バス選択回路１１によりカードス
ロット２ｂが選択されて、ホストＣＰＵ４によりＳＤＩ
Ｏカード１０４に対するサービスが行われているものと
する。その際、ＳＤＩＯカード１０４がメモリデバイス
であった場合、ＳＤＩＯカード１０４から読み出された
データはバス選択回路１１を通り、コントロールロジッ
ク１４によりフォーマットが変換されてＩ／Ｏレジスタ
１５に入力されて保持される。ホストＣＰＵ４はＰＣＩ
バス５０、コネクタ３を介してＩ／Ｏレジスタ１５にア
クセスして、保持されているデータを読み出す。
ロット２ｂが選択されて、ホストＣＰＵ４によりＳＤＩ
Ｏカード１０４に対するサービスが行われているものと
する。その際、ＳＤＩＯカード１０４がメモリデバイス
であった場合、ＳＤＩＯカード１０４から読み出された
データはバス選択回路１１を通り、コントロールロジッ
ク１４によりフォーマットが変換されてＩ／Ｏレジスタ
１５に入力されて保持される。ホストＣＰＵ４はＰＣＩ
バス５０、コネクタ３を介してＩ／Ｏレジスタ１５にア
クセスして、保持されているデータを読み出す。
【００１６】上記のような状況で、非選択のカードスロ
ット２ａに装着されたＳＤＩＯカード１０３が例えばブ
ルートゥース機能を持っていて通信開始信号を受信した
ような場合、カード割り込みをホストＣＰＵ４に通知す
べく、ＳＤバスで４ｂｉｔデータ信号（ｄ０〜ｄ３）の
中のｄ１信号をローレベル（“０”）にして、非選択カ
ード割り込み制御回路５のアンド回路５２に出力する。
ット２ａに装着されたＳＤＩＯカード１０３が例えばブ
ルートゥース機能を持っていて通信開始信号を受信した
ような場合、カード割り込みをホストＣＰＵ４に通知す
べく、ＳＤバスで４ｂｉｔデータ信号（ｄ０〜ｄ３）の
中のｄ１信号をローレベル（“０”）にして、非選択カ
ード割り込み制御回路５のアンド回路５２に出力する。
【００１７】これにより、アンド回路５２の出力はハイ
レベル（“１”）になるため、これをフリップフロップ
５４がラッチする。フリップフロップ５４によりラッチ
された“１”はアンド回路５６に入力される。通常、割
り込みマスク回路５８はマスクを解除しているため、ア
ンド回路５５、５６にハイレベル（ｘｍａｓｋ“１”）
を供給しているため、アンド回路５６は同通して“１”
を出力し、これがノア回路５７をによりローレベル
（“０”）になって、コネクタ３に出力される。この
“０”信号はコントロールロジック１４内の割込み制御
ロジックを介してホストＣＰＵ４に入力されるため、ホ
ストＣＰＵ４はＳＤＩＯカード１０３が割り込みを出し
たことを知ることができる。
レベル（“１”）になるため、これをフリップフロップ
５４がラッチする。フリップフロップ５４によりラッチ
された“１”はアンド回路５６に入力される。通常、割
り込みマスク回路５８はマスクを解除しているため、ア
ンド回路５５、５６にハイレベル（ｘｍａｓｋ“１”）
を供給しているため、アンド回路５６は同通して“１”
を出力し、これがノア回路５７をによりローレベル
（“０”）になって、コネクタ３に出力される。この
“０”信号はコントロールロジック１４内の割込み制御
ロジックを介してホストＣＰＵ４に入力されるため、ホ
ストＣＰＵ４はＳＤＩＯカード１０３が割り込みを出し
たことを知ることができる。
【００１８】ホストＣＰＵ４はこの割り込みを知ると、
フリップフロップ５４をクリアした後、予め設定されて
いるカードスロット２ａ、２ｂの優先順位などを調べ、
例えばカードスロット２ａの優先順位が高い場合など
は、ＰＣＩバス５０、コネクタ３、Ｉ／Ｏレジスタ１
５、コントロールロジック１４を介して、バス選択回路
１１を制御して選択カードスロットをカードスロット２
ａとし、非選択カードスロットをカードスロット２ｂと
して、ＳＤＩＯカード１０３に対するサービスを開始す
る。こうして、ホストＣＰＵ４はＳＤＩＯカード１０３
が受信したデータを、バス選択回路１１、コントロール
ロジック１４、Ｉ／Ｏレジスタ１５、コネクタ３、ＰＣ
Ｉバス５０を介して入力して、ＳＤＩＯカード１０３に
よる通信を開始する。
フリップフロップ５４をクリアした後、予め設定されて
いるカードスロット２ａ、２ｂの優先順位などを調べ、
例えばカードスロット２ａの優先順位が高い場合など
は、ＰＣＩバス５０、コネクタ３、Ｉ／Ｏレジスタ１
５、コントロールロジック１４を介して、バス選択回路
１１を制御して選択カードスロットをカードスロット２
ａとし、非選択カードスロットをカードスロット２ｂと
して、ＳＤＩＯカード１０３に対するサービスを開始す
る。こうして、ホストＣＰＵ４はＳＤＩＯカード１０３
が受信したデータを、バス選択回路１１、コントロール
ロジック１４、Ｉ／Ｏレジスタ１５、コネクタ３、ＰＣ
Ｉバス５０を介して入力して、ＳＤＩＯカード１０３に
よる通信を開始する。
【００１９】尚、割り込みマスク回路５８は、例えばカ
ードスロット２ａ、２ｂに装着されたＳＤＩＯカード１
０３、１０４がメモリデバイスの場合、これらは割り込
みを発生しないため、誤信号を防ぐ目的で、アンド回路
５５、５６にローレベル（ｘｍａｓｋ“０”）を出力す
ることによってマスクをし、割り込み信号がホストＣＰ
Ｕ４に伝達されないようにすることもできる。
ードスロット２ａ、２ｂに装着されたＳＤＩＯカード１
０３、１０４がメモリデバイスの場合、これらは割り込
みを発生しないため、誤信号を防ぐ目的で、アンド回路
５５、５６にローレベル（ｘｍａｓｋ“０”）を出力す
ることによってマスクをし、割り込み信号がホストＣＰ
Ｕ４に伝達されないようにすることもできる。
【００２０】或いは、メモリデバイスのＳＤＩＯカード
側のアンド回路のみにローレベル（ｘｍａｓｋ“０”）
を出力して、メモリデバイスのＳＤＩＯカードから割り
込み信号が出力されないようにすることもできる。更
に、電源投入時の過度時や割り込みを使用しないアプリ
ケーションを使用する場合も、割り込みマスク回路５８
によりアンド回路５５、５６を遮断して、割り込み信号
をマスクする。
側のアンド回路のみにローレベル（ｘｍａｓｋ“０”）
を出力して、メモリデバイスのＳＤＩＯカードから割り
込み信号が出力されないようにすることもできる。更
に、電源投入時の過度時や割り込みを使用しないアプリ
ケーションを使用する場合も、割り込みマスク回路５８
によりアンド回路５５、５６を遮断して、割り込み信号
をマスクする。
【００２１】本実施形態によれば、非選択のカードスロ
ット２ａに装着されたＳＤＩＯカード１０３から発生さ
れる割り込み信号を非選択カード割り込み制御回路５を
通してホストＣＰＵ４に伝達することができる。これに
より、カードスロット２ａ、２ｂに装着された全てのＳ
ＤＩＯカード１０３、１０４に対し、ホストＣＰＵ４は
必要があれば直ちにサービスを開始することができ、シ
ステムの応答性能が向上させることができる。
ット２ａに装着されたＳＤＩＯカード１０３から発生さ
れる割り込み信号を非選択カード割り込み制御回路５を
通してホストＣＰＵ４に伝達することができる。これに
より、カードスロット２ａ、２ｂに装着された全てのＳ
ＤＩＯカード１０３、１０４に対し、ホストＣＰＵ４は
必要があれば直ちにサービスを開始することができ、シ
ステムの応答性能が向上させることができる。
【００２２】また、予め所定の条件、例えば電源オン時
の過度状態時など、割り込みマスク回路５８によりＳＤ
ＩＯカード１０３又は、１０４からの割り込み信号の検
出をマスクして誤動作を無くすことができ、また、割り
込みを使用しないアプリケーションソフトを使用するこ
とができる。
の過度状態時など、割り込みマスク回路５８によりＳＤ
ＩＯカード１０３又は、１０４からの割り込み信号の検
出をマスクして誤動作を無くすことができ、また、割り
込みを使用しないアプリケーションソフトを使用するこ
とができる。
【００２３】図２は本発明のＳＤＩＯホストコントロー
ラの第２の実施形態に係る構成を示したブロック図であ
る。本例の構成は図１に示した第１の実施形態とほぼ同
様であるが、カードスロット２ａ、２ｂに装着されたＳ
ＤＩＯカード１０３、１０４に対する消費電源のレベル
を状況に応じて自由に制御する機能を有するところが異
なる点である。
ラの第２の実施形態に係る構成を示したブロック図であ
る。本例の構成は図１に示した第１の実施形態とほぼ同
様であるが、カードスロット２ａ、２ｂに装着されたＳ
ＤＩＯカード１０３、１０４に対する消費電源のレベル
を状況に応じて自由に制御する機能を有するところが異
なる点である。
【００２４】この機能を実現するために、ＳＤＩＯカー
ド１０３、１０４に電源を供給する。電源供給回路６と
ＳＤＩＯカード１０３、又は１０４が出した割り込み信
号を検出する割り込み検出回路７が設けられている。
ド１０３、１０４に電源を供給する。電源供給回路６と
ＳＤＩＯカード１０３、又は１０４が出した割り込み信
号を検出する割り込み検出回路７が設けられている。
【００２５】次に本実施形態の動作について説明する。
電源投入時、ホストＣＰＵ４はＰＣＩバス５０、コネク
タ３、Ｉ／Ｏレジスタ１５、コントロールロジック１４
を介して電源供給回路６を制御して通常モードの３．３
Ｖの電源をＳＤＩＯカード１０３、１０４に供給して、
初期設定を行う。
電源投入時、ホストＣＰＵ４はＰＣＩバス５０、コネク
タ３、Ｉ／Ｏレジスタ１５、コントロールロジック１４
を介して電源供給回路６を制御して通常モードの３．３
Ｖの電源をＳＤＩＯカード１０３、１０４に供給して、
初期設定を行う。
【００２６】ホストＣＰＵ４が、例えば、カードスロッ
ト２ｂを選択すると共に電源供給回路６を制御して、通
常モードの電源３．３Ｖを選択されたＳＤＩＯカード１
０４に供給し、１．５Ｖのスタンバイモードの電源を非
選択のＳＤＩＯカード１０３に供給する。
ト２ｂを選択すると共に電源供給回路６を制御して、通
常モードの電源３．３Ｖを選択されたＳＤＩＯカード１
０４に供給し、１．５Ｖのスタンバイモードの電源を非
選択のＳＤＩＯカード１０３に供給する。
【００２７】その後、非選択のＳＤＩＯカード１０３が
割り込み信号を出すと、図１に示した実施形態と同様の
動作により、アンド回路５６の出力がハイレベルになる
ため、割り込み検出回路７がＳＤＩＯカード１０３が割
り込みを出したことを検出し、これを電源供給回路６に
知らせる。電源供給回路６はＳＤＩＯカード１０３が割
り込みを出したことを知ると、通常モードの電源３．３
ＶをＳＤＩＯカード１０３に供給して、各種動作を行え
るようにする。
割り込み信号を出すと、図１に示した実施形態と同様の
動作により、アンド回路５６の出力がハイレベルになる
ため、割り込み検出回路７がＳＤＩＯカード１０３が割
り込みを出したことを検出し、これを電源供給回路６に
知らせる。電源供給回路６はＳＤＩＯカード１０３が割
り込みを出したことを知ると、通常モードの電源３．３
ＶをＳＤＩＯカード１０３に供給して、各種動作を行え
るようにする。
【００２８】本実施形態によれば、非選択のＳＤＩＯカ
ードに対しては割り込み信号などを出せるだけのスタン
バイモードの電源を供給し、このカードに割り込み信号
を出した時には直ちに通常モードの電源を供給するよう
にして省電力化を図ることができる。他の動作は図１に
示した第１の実施形態と同様で同様の効果がある。
ードに対しては割り込み信号などを出せるだけのスタン
バイモードの電源を供給し、このカードに割り込み信号
を出した時には直ちに通常モードの電源を供給するよう
にして省電力化を図ることができる。他の動作は図１に
示した第１の実施形態と同様で同様の効果がある。
【００２９】尚、本発明は上記実施形態に限定されるこ
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができ、例えば、カードスロットが
３個以上ある電子機器においても本発明を適用して同様
の効果を得ることができる。
となく、その要旨を逸脱しない範囲において、具体的な
構成、機能、作用、効果において、他の種々の形態によ
っても実施することができ、例えば、カードスロットが
３個以上ある電子機器においても本発明を適用して同様
の効果を得ることができる。
【００３０】
【発明の効果】以上詳細に説明したように、本発明のＳ
ＤＩＯホストコントローラによれば、非選択のカードス
ロットに装着されているカードデバイスから割り込みが
発生した場合、この割り込みを直ちにホストＣＰＵに通
知することができ、カードスロットに装着されている全
カードデバイスに対する割り込みサービスを必要があれ
ば即時に行うことができ、システムの応答性能を向上さ
せることができる。
ＤＩＯホストコントローラによれば、非選択のカードス
ロットに装着されているカードデバイスから割り込みが
発生した場合、この割り込みを直ちにホストＣＰＵに通
知することができ、カードスロットに装着されている全
カードデバイスに対する割り込みサービスを必要があれ
ば即時に行うことができ、システムの応答性能を向上さ
せることができる。
【図１】本発明のＳＤＩＯホストコントローラの第１の
実施形態に係る構成を示したブロック図である。
実施形態に係る構成を示したブロック図である。
【図２】本発明のＳＤＩＯホストコントローラの第２の
実施形態に係る構成を示したブロック図である。
実施形態に係る構成を示したブロック図である。
【図３】従来のＳＤＩＯホストコントローラの構成例を
示したブロック図である。
示したブロック図である。
１ ＳＤＩＯホストコントローラ
２ａ、２ｂ カードスロット
３ コネクタ
４ ホストＣＰＵ
５ 非選択カード割り込み制御装置
６ 電源供給回路
７ 割り込み検出回路
１１ バス選択回路
１４ コントロールロジック
１５ Ｉ／Ｏレジスタ
５１、５２、５５、５６ アンド回路
５３、５４ フリップフロップ
５７ ノア回路
５８ 割り込みマスク回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5B011 DA01 EA06 EA10 LL12 LL14
5B058 CA02 CA13 KA12
5B061 BA02 CC00 CC10
Claims (5)
- 【請求項１】 ＳＤＩＯ規格のカードスロットを複数個
備え、ＳＤＩＯカードを装着したカードスロットを一つ
選択して、選択したカードスロットに装着されているＳ
ＤＩＯカードとホストＣＰＵとを接続するホストコント
ローラにおいて、 前記複数のカードスロットに少なくとも２枚以上のＳＤ
ＩＯカードが装着されている場合、非選択のカードスロ
ットに装着されているＳＤＩＯカードから発生された割
り込み信号を検出して前記ホストＣＰＵに通知する割り
込み検出手段を、 具備することを特徴とするＳＤＩＯ
ホストコントローラ。 - 【請求項２】 前記割り込み検出手段は、前記ＳＤＩＯ
カードから発生された割り込み信号を前記カードスロッ
ト対応で個別にマスクするマスク手段を具備することを
特徴とする請求項１に記載のＳＤＩＯホストコントロー
ラ。 - 【請求項３】 前記マスク手段は、予め設定された条件
が成立すると、前記カードスロット対応で個別に前記割
り込み信号をマスク或いはマスク解除を行うことを特徴
とする請求項２に記載のＳＤＩＯホストコントローラ。 - 【請求項４】 前記非選択のカードスロットに装着され
たＳＤＩＯカードを省電力のスタンバイモードにし、前
記割り込み検出手段が前記スタンバイモードのＳＤＩＯ
カードから発生された割り込み信号を検出すると、当該
ＳＤＩＯカードを通常の電力消費モードに復帰させる消
費電力制御手段を具備することを特徴とする請求項１又
は２に記載のＳＤＩＯホストコントローラ。 - 【請求項５】 前記割り込み検出手段は、前記ＳＤＩＯ
カードスロットに装着されたＳＤＩＯカードが割り込み
信号としてＳＤＩＯバス上に出力するローレベル信号と
前記ＳＤＩＯカードスロットにＳＤＩＯカードが装着さ
れているか否かを示す制御信号との論理積を取るアンド
回路を、前記ＳＤＩＯカードスロット対応で複数個備え
ることを特徴とする請求項１乃至４いずれかに記載のＳ
ＤＩＯホストコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219341A JP2003030127A (ja) | 2001-07-19 | 2001-07-19 | Ｓｄｉｏホストコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219341A JP2003030127A (ja) | 2001-07-19 | 2001-07-19 | Ｓｄｉｏホストコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003030127A true JP2003030127A (ja) | 2003-01-31 |
Family
ID=19053359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001219341A Pending JP2003030127A (ja) | 2001-07-19 | 2001-07-19 | Ｓｄｉｏホストコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003030127A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006024217A (ja) * | 2004-07-07 | 2006-01-26 | Sychip Inc | 複数の機能デバイスで単一のホスト・コントローラを共有すること |
| JP2007018381A (ja) * | 2005-07-08 | 2007-01-25 | Sony Corp | 信号処理装置 |
| JPWO2006035738A1 (ja) * | 2004-09-28 | 2008-05-15 | 株式会社ゼンテック・テクノロジー・ジャパン | ホストコントローラ |
| US7724390B2 (en) | 2003-02-14 | 2010-05-25 | Canon Kabushiki Kaisha | Selective access to memory cards |
| JP4723381B2 (ja) * | 2004-01-06 | 2011-07-13 | ｄブロード株式会社 | バスシェアーアダプター機能を有するｓｄｉｏカードデバイス |
-
2001
- 2001-07-19 JP JP2001219341A patent/JP2003030127A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7724390B2 (en) | 2003-02-14 | 2010-05-25 | Canon Kabushiki Kaisha | Selective access to memory cards |
| JP4723381B2 (ja) * | 2004-01-06 | 2011-07-13 | ｄブロード株式会社 | バスシェアーアダプター機能を有するｓｄｉｏカードデバイス |
| JP2006024217A (ja) * | 2004-07-07 | 2006-01-26 | Sychip Inc | 複数の機能デバイスで単一のホスト・コントローラを共有すること |
| JPWO2006035738A1 (ja) * | 2004-09-28 | 2008-05-15 | 株式会社ゼンテック・テクノロジー・ジャパン | ホストコントローラ |
| JP4799417B2 (ja) * | 2004-09-28 | 2011-10-26 | ｄブロード株式会社 | ホストコントローラ |
| JP2007018381A (ja) * | 2005-07-08 | 2007-01-25 | Sony Corp | 信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085876B2 (en) | USB controlling apparatus for data transfer between computers and method for the same | |
| JP3813849B2 (ja) | カード装置 | |
| US7395442B2 (en) | Computer peripheral device, its control method, image pickup device, storage medium, computer system, and computer | |
| US7051144B2 (en) | Portable computer system and control method for reducing power consumption therein | |
| US8549337B2 (en) | Memory card control device and method for controlling the same | |
| US20150253842A1 (en) | Semiconductor device, and power control method for usbotg | |
| JP2001067156A (ja) | コンピュータ周辺機器及びその制御方法、撮像装置並びに記憶媒体 | |
| US20040083400A1 (en) | Clock control circuit, data transfer control device, and electronic equipment | |
| JP2003030127A (ja) | Ｓｄｉｏホストコントローラ | |
| JP2006209643A (ja) | インタフェース回路及びそのインタフェース回路を使用したシステム装置 | |
| JP2000357079A (ja) | コンピュータシステムおよび同システムの制御方法 | |
| JP4954023B2 (ja) | 画像形成装置および接続通知方法 | |
| US5831849A (en) | Data control system | |
| JP4364211B2 (ja) | カード装置 | |
| JP4965161B2 (ja) | メモリーカードコントローラ | |
| JP4594003B2 (ja) | 印刷装置、および印刷装置の制御方法 | |
| JP5030339B2 (ja) | 電子機器 | |
| GB2583562A (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof | |
| JP4485113B2 (ja) | 小型カード用ｐｃアダプタ | |
| JP2001022480A (ja) | 情報処理装置 | |
| JP4784006B2 (ja) | 電子機器 | |
| JP2000187578A (ja) | インタフェイス装置 | |
| JP3397537B2 (ja) | 情報処理システム | |
| JP2002149288A (ja) | 電力制御方式 | |
| JP5270180B2 (ja) | メディアリーダライタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070925 |