[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003078164A - Gallium nitride-based compound semiconductor light emitting element - Google Patents

Gallium nitride-based compound semiconductor light emitting element

Info

Publication number
JP2003078164A
JP2003078164A JP2002245672A JP2002245672A JP2003078164A JP 2003078164 A JP2003078164 A JP 2003078164A JP 2002245672 A JP2002245672 A JP 2002245672A JP 2002245672 A JP2002245672 A JP 2002245672A JP 2003078164 A JP2003078164 A JP 2003078164A
Authority
JP
Japan
Prior art keywords
split groove
based compound
sapphire substrate
compound semiconductor
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002245672A
Other languages
Japanese (ja)
Other versions
JP3772807B2 (en
Inventor
Shuji Nakamura
修二 中村
Motokazu Yamada
元量 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2002245672A priority Critical patent/JP3772807B2/en
Publication of JP2003078164A publication Critical patent/JP2003078164A/en
Application granted granted Critical
Publication of JP3772807B2 publication Critical patent/JP3772807B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a gallium nitride-based compound semiconductor light emitting element that can be manufactured without compromising the crystallinity of a p-type layer or an n-type layer. SOLUTION: This gallium nitride-based compound semiconductor light emitting element is manufactured by dividing a wafer provided with a gallium nitride-based compound semiconductor constituted by successively laminating the n-type layer and p-type layer on a sapphire substrate, and etching the p-type layer so that the electrode forming surface of the n-type layer may be exposed by forming dividing grooves on the surface of the wafer. The light emitting element has dividing groove forming surfaces which are positioned lower than the electrode forming surface and provided for forming the dividing grooves and the thickness of the sapphire substrate is set at <=200 μm.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、青色、緑色あるいは赤
色発光ダイオード、レーザーダイオード等の発光デバイ
スに使用される窒化ガリウム系化合物半導体チップに係
り、特に、サファイア基板上に一般式InXAlYGa
1-X-YN(0≦X<1、0≦Y<1)で表される窒化ガリ
ウム系化合物半導体(以下、窒化物半導体と記載す
る。)が積層された窒化ガリウム系化合物半導体発光素
子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gallium nitride-based compound semiconductor chip used in a light emitting device such as a blue, green or red light emitting diode and a laser diode, and more particularly to a general formula In X Al Y on a sapphire substrate. Ga
The present invention relates to a gallium nitride-based compound semiconductor light emitting device in which a gallium nitride-based compound semiconductor represented by 1-XY N (0 ≦ X <1, 0 ≦ Y <1) (hereinafter referred to as a nitride semiconductor) is stacked.

【0002】[0002]

【従来の技術】一般に、基板上に半導体材料が積層され
たウエーハから、発光デバイス用のチップに切り出す装
置には一般にダイサー、またはスクライバーが使用され
ている。ダイサーとは一般にダイシングソーとも呼ば
れ、刃先をダイヤモンドとするブレードの回転運動によ
り、ウエーハを直接フルカットするか、または刃先巾よ
りも広い巾の溝を切り込んだ後(ハーフカット)、外力
によってウエーハを割る装置である。一方、スクライバ
ーとは同じく先端をダイヤモンドとする針の往復直線運
動によりウエーハに極めて細いスクライブライン(罫書
線)を例えば碁盤目状に引いた後、外力によってウエー
ハを割る装置である。
2. Description of the Related Art Generally, a dicer or a scriber is generally used in an apparatus for cutting a wafer in which a semiconductor material is laminated on a substrate into chips for a light emitting device. The dicer is generally called a dicing saw, and the wafer is either fully cut directly by the rotational movement of the blade with the cutting edge as a diamond, or after cutting a groove with a width wider than the width of the cutting edge (half cut), then the wafer is cut by an external force. It is a device for breaking. On the other hand, a scriber is a device for drawing an extremely thin scribe line (scoring line) on the wafer by reciprocating linear motion of a needle having a diamond tip, for example, in a grid pattern, and then breaking the wafer by an external force.

【0003】従来、これらの装置を用いて半導体ウエー
ハをチップ状にカットする際、例えばGaP、GaAs
等のせん亜鉛構造の結晶はへき開性が「110」方向に
あるためこの性質を利用して、例えばスクライバーでこ
の方向にスクライブラインを入れることにより簡単にチ
ップ状に分離できる。しかしながら、窒化物半導体はサ
ファイア基板の上に積層されるため、そのウエーハは六
方晶系というサファイア結晶の性質上へき開性を有して
おらず、スクライバーで切断することは困難であった。
一方、ダイサーで切断する場合においても、窒化ガリウ
ム系化合物半導体ウエーハは、前記したようにサファイ
アの上に窒化ガリウム系化合物半導体を積層したいわゆ
るヘテロエピタキシャル構造であるため、格子定数不整
が大きく、また熱膨張率も異なるため、外力が加わるこ
とにより窒化ガリウム系化合物半導体がサファイア基板
から剥がれやすいという問題があった。さらにサファイ
ア、窒化ガリウム系化合物半導体両方ともモース硬度が
ほぼ9と非常に硬い物質であるため、切断面にクラッ
ク、チッピングが発生しやすくなり正確に切断すること
ができなかった。
Conventionally, when a semiconductor wafer is cut into chips using these devices, for example, GaP and GaAs are used.
Since the crystal having a zinc-zinc structure such as Cleavage has a cleavage property in the "110" direction, it can be easily separated into chips by using this property, for example, by inserting a scribe line in this direction with a scriber. However, since the nitride semiconductor is laminated on the sapphire substrate, the wafer does not have a cleavage property due to the property of the sapphire crystal of the hexagonal system, and it is difficult to cut it with a scriber.
On the other hand, even when cutting with a dicer, the gallium nitride-based compound semiconductor wafer has a so-called heteroepitaxial structure in which a gallium nitride-based compound semiconductor is laminated on sapphire as described above, so that the lattice constant irregularity is large and Since the expansion coefficients are also different, there is a problem that the gallium nitride-based compound semiconductor is likely to be peeled off from the sapphire substrate when an external force is applied. Furthermore, since both sapphire and gallium nitride-based compound semiconductors are very hard materials having a Mohs hardness of about 9, cracks and chippings tend to occur on the cut surface, making it impossible to cut accurately.

【0004】また前記のように窒化物半導体はサファイ
アという絶縁性基板の上に積層されていることから、p
型層とn型層より電極を取り出すには、通常窒化物半導
体層の同一面側にエッチングが行われ、両方層が露出し
た状態とされる。この状態の窒化物半導体ウエーハをチ
ップ状に分離する際、前記スクライブ、ダイサー等を用
い、直接エッチング面の窒化物半導体側から切断する
と、切断面にクラック等が発生し、歩留がよくないとい
う問題があった。
Since the nitride semiconductor is laminated on the sapphire insulating substrate as described above, p
In order to take out the electrode from the type layer and the n-type layer, etching is usually performed on the same surface side of the nitride semiconductor layer to leave both layers exposed. When separating the nitride semiconductor wafer in this state into chips, using the scribe, dicer, etc., if directly cutting from the nitride semiconductor side of the etching surface, cracks occur in the cut surface, yield is not good There was a problem.

【0005】[0005]

【発明が解決しようとする課題】一枚のウエーハからで
きるだけ数多くの発光チップを得て生産性を上げること
は非常に重要であり、しかも窒化物半導体の結晶性を傷
めずに多くのチップを得ることは必須要件である。窒化
物半導体よりなるチップは未だ実用化されてはいない
が、近い将来窒化物半導体を利用して、青色、緑色発光
ダイオード、レーザーダイオード等を実用化するために
は、益々高度なチップ化技術が求められている。従っ
て、本発明はこのような事情を鑑みてなされたもので、
その目的とするところは、サファイアを基板とする窒化
物半導体ウエーハをチップ状に分離するに際し、切断面
のクラック、チッピングの発生を防止し、歩留良く、所
望の形状、サイズを得る窒化物半導体チップの製造方法
を提供し、この方法により電極を設けるためにp型層、
あるいはn型層がエッチングされた窒化物半導体の結晶
性を損なうことなく製造され得る窒化ガリウム系化合物
半導体発光素子を提供することである。
It is very important to obtain as many light emitting chips as possible from a single wafer to improve productivity, and to obtain many chips without damaging the crystallinity of the nitride semiconductor. Is an essential requirement. Chips made of nitride semiconductors have not yet been put to practical use, but in the near future, in order to put blue, green light-emitting diodes, laser diodes, etc. into practical use by utilizing nitride semiconductors, more and more advanced chipping technology will be required. It has been demanded. Therefore, the present invention has been made in view of such circumstances,
The purpose is to prevent the occurrence of cracks and chippings on the cut surface when separating a nitride semiconductor wafer using sapphire as a substrate into chips, and to obtain a nitride semiconductor having a desired shape and size with good yield. To provide a method of manufacturing a chip and to provide electrodes by this method, a p-type layer,
Another object of the present invention is to provide a gallium nitride-based compound semiconductor light emitting device that can be manufactured without impairing the crystallinity of the nitride semiconductor with the n-type layer etched.

【0006】[0006]

【課題を解決するための手段】本発明に係る窒化ガリウ
ム系化合物半導体発光素子は、サファイア基板上にn型
層及びp型層が順に積層されて、n型層の電極形成面が
露出するようにエッチングされた窒化ガリウム系化合物
半導体を備えたウエーハを、割り溝を形成して分割する
ことにより作製された窒化ガリウム系化合物半導体発光
素子において、前記電極形成面より下に位置し前記割り
溝を形成する面として設けられた割り溝形成面を有し、
かつ前記サファイア基板の厚さが200μm以下である
ことを特徴とする。また、本発明に係る窒化ガリウム系
化合物半導体発光素子において、前記割り溝形成面はエ
ッチングにより形成されていることが好ましい。さら
に、本発明に係る窒化ガリウム系化合物半導体発光素子
は、前記ウエーハをスクライバーを用いて分割すること
により作製されていることが好ましい。またさらに、本
発明に係る窒化ガリウム系化合物半導体発光素子におい
は、前記サファイア基板の厚さが50μm以上であるこ
とが好ましい。さらに、本発明に係る窒化ガリウム系化
合物半導体発光素子は、以下の製造方法により製造する
ことができる。すなわち、本発明の素子に係る窒化物半
導体チップの製造方法は、予めp型層あるいはn型層の
電極形成面が露出するようにエッチングされた窒化ガリ
ウム系化合物半導体をサファイア基板上に備えた窒化ガ
リウム系化合物半導体ウエーハをチップ状に分離する方
法であって、前記窒化ガリウム系化合物半導体の電極形
成面のエッチングとは別に、新たに窒化ガリウム系化合
物半導体面にエッチングを行い、第一の割り溝を所望の
チップサイズで線状に形成する工程と、次に前記第一の
割り溝の上から、さらに第二の割り溝をサファイア基板
に達する深さ以上で線状に形成すると共に、第一の割り
溝の線幅(W1)よりも、第二の割り溝の線幅(W2)
を狭く調整する工程と、前記第二の割り溝に沿って前記
ウエーハをチップ状に分離する工程とを具備することを
特徴とする。
In the gallium nitride-based compound semiconductor light emitting device according to the present invention, an n-type layer and a p-type layer are sequentially stacked on a sapphire substrate so that an electrode formation surface of the n-type layer is exposed. In the gallium nitride-based compound semiconductor light-emitting device produced by dividing the wafer provided with the gallium nitride-based compound semiconductor etched in, to form the split groove, the split groove is located below the electrode formation surface. It has a split groove forming surface provided as a surface to be formed,
The sapphire substrate has a thickness of 200 μm or less. Further, in the gallium nitride-based compound semiconductor light emitting device according to the present invention, it is preferable that the split groove forming surface is formed by etching. Further, the gallium nitride-based compound semiconductor light emitting device according to the present invention is preferably manufactured by dividing the wafer with a scriber. Furthermore, in the gallium nitride-based compound semiconductor light emitting device according to the present invention, the sapphire substrate preferably has a thickness of 50 μm or more. Furthermore, the gallium nitride-based compound semiconductor light emitting device according to the present invention can be manufactured by the following manufacturing method. That is, the method for manufacturing a nitride semiconductor chip according to the device of the present invention comprises a sapphire substrate provided with a gallium nitride-based compound semiconductor which is previously etched so that the electrode formation surface of the p-type layer or the n-type layer is exposed. A method for separating a gallium-based compound semiconductor wafer into chips, wherein the gallium nitride-based compound semiconductor surface is newly etched separately from the etching of the electrode formation surface of the gallium-nitride-based compound semiconductor to form a first split groove. A step of linearly forming a desired chip size, and then, from above the first split groove, further forming a second split groove linearly at a depth of reaching the sapphire substrate or more, and The line width (W2) of the second split groove is larger than the line width (W1) of the split groove of
And a step of separating the wafer into chips along the second split groove.

【0007】本発明の素子の係る製造方法において、第
一の割り溝を形成する際のエッチング手段としてウエッ
トエッチング、ドライエッチングいずれを用いてもよ
く、ウエットエッチングであれば、例えば硫酸とリン酸
の混酸を用いることができ、一方ドライエッチングであ
れば、例えば反応性イオンエッチング(RIE)、イオ
ンミリング、集束ビームエッチング、ECRエッチング
等の手法を用いることができる。好ましくはドライエッ
チの方が窒化物半導体結晶を傷めにくい。但し、エッチ
ングを行う前に、窒化物半導体表面に所望のチップサイ
ズとなるように、所定の形状のマスクを形成することは
言うまでもない。
In the method of manufacturing the element of the present invention, either wet etching or dry etching may be used as an etching means for forming the first split groove. In the case of wet etching, for example, sulfuric acid and phosphoric acid may be used. On the other hand, mixed acid can be used. On the other hand, if it is dry etching, reactive ion etching (RIE), ion milling, focused beam etching, ECR etching or the like can be used. Preferably, dry etching is less likely to damage the nitride semiconductor crystal. However, it goes without saying that a mask having a predetermined shape is formed on the surface of the nitride semiconductor so as to have a desired chip size before etching.

【0008】次に、第二の割り溝を形成するには、ダイ
シング、スクライブ、エッチング等の手法を用いること
ができる。第二の割り溝は第一の割り溝の上から、つま
り第一の割り溝の跡に形成する。この第二の割り溝はサ
ファイア基板に達する深さ以上で形成する必要があり、
さらに第一の割り溝の幅よりも狭くする必要がある。形
成手法は特に問わないが、特に好ましくはスクライブを
用いる。なぜなら、スクライブは第二の割り溝の線幅
を、第一の割り溝の線幅よりも狭くしやすく、また、エ
ッチングに比べて迅速に割り溝を形成できる。さらに、
ダイシングに比べて、ウエーハ切断時にサファイア基板
を削り取る面積が少なくて済むので、単一ウエーハから
多くのチップが得られるという利点がある。
Next, in order to form the second split groove, a method such as dicing, scribing or etching can be used. The second split groove is formed on the first split groove, that is, at the mark of the first split groove. This second split groove must be formed to a depth that reaches the sapphire substrate,
Furthermore, it is necessary to make it narrower than the width of the first split groove. The forming method is not particularly limited, but scribe is particularly preferably used. This is because the scribe easily makes the line width of the second split groove narrower than the line width of the first split groove, and the split groove can be formed more quickly than etching. further,
Compared to dicing, the sapphire substrate is cut off in a smaller area when the wafer is cut, which is advantageous in that many chips can be obtained from a single wafer.

【0009】また、第一の割り溝を形成する前、あるい
は第二の割り溝を形成する前に、サファイア基板を研磨
して薄くすることが好ましい。研磨後のサファイア基板
の厚さは200μm以下、さらに好ましくは150μm
以下に調整することが望ましい。なぜなら、窒化物半導
体ウエーハは、サファイア基板の厚さが通常300〜8
00μm、その上に積層された窒化物半導体の厚さが多
くとも数十μmあり、そのほとんどがサファイア基板の
厚さで占められている。しかも、前記したように窒化物
半導体は格子定数、および熱膨張率の異なる材料の上に
積層されているため、非常に切断しにくい性質を有して
いる。従って、サファイア基板の厚さを前記範囲に調整
することにより、サファイア基板をほぼ垂直に割ること
ができる。特に、第二の割り溝をスクライブで形成する
場合には、サファイア基板を前記範囲に研磨することに
より、一回のスクライブでほぼ垂直な切断面を得ること
ができる。基板の厚さの下限値は特に問わないが、あま
り薄くすると研磨中にウエーハ自体が割れ易くなるた
め、実用的な値としては50μm以上が好ましい。
Further, it is preferable to polish the sapphire substrate to be thin before forming the first split groove or before forming the second split groove. The thickness of the sapphire substrate after polishing is 200 μm or less, more preferably 150 μm
The following adjustments are desirable. This is because the nitride semiconductor wafer usually has a sapphire substrate thickness of 300 to 8
The thickness of the nitride semiconductor layer is 00 μm, and the thickness of the nitride semiconductor stacked thereon is at most several tens of μm. Moreover, as described above, the nitride semiconductor is laminated on the materials having different lattice constants and different coefficients of thermal expansion, and therefore has a property that it is very difficult to cut. Therefore, by adjusting the thickness of the sapphire substrate within the above range, the sapphire substrate can be split substantially vertically. In particular, when the second split groove is formed by scribing, by polishing the sapphire substrate in the above range, a substantially vertical cut surface can be obtained by one scribing. The lower limit of the thickness of the substrate is not particularly limited, but if it is too thin, the wafer itself is likely to break during polishing, so a practical value of 50 μm or more is preferable.

【0010】[0010]

【作用】本発明の素子に係る製造方法の作用を図面を元
に説明する。図1ないし図8は本発明の製造方法の一工
程を説明する模式断面図であり、特に図7および図8は
第二の割り溝を形成する際のウエーハの状態を拡大して
示している。
The operation of the manufacturing method according to the element of the present invention will be described with reference to the drawings. 1 to 8 are schematic cross-sectional views for explaining one step of the manufacturing method of the present invention, and particularly FIGS. 7 and 8 show an enlarged view of the state of the wafer when forming the second split groove. .

【0011】図1はサファイア基板1の上にn型窒化物
半導体層2(n型層)と、p型窒化物半導体層3(p型
層)とを積層したウエーハの模式断面図であり、p型層
3が予めエッチングされて、負電極を設けるためのn型
層2が露出されている。
FIG. 1 is a schematic sectional view of a wafer in which an n-type nitride semiconductor layer 2 (n-type layer) and a p-type nitride semiconductor layer 3 (p-type layer) are stacked on a sapphire substrate 1. The p-type layer 3 is pre-etched to expose the n-type layer 2 for providing the negative electrode.

【0012】次に、図2に示すように、露出されたn型
層2の上からエッチングにより第一の割り溝11をW1
の幅で線状に形成する。なおエッチング前に、p型層3
と、露出されたn型層2の表面に、第一の割り溝を形成
するためのマスクを形成することはいうまでもない。こ
の第一の割り溝11をエッチングで形成する手段は、他
のスクライブ、ダイシング等に技術に比べて、窒化物半
導体の結晶を傷めにくく、さらに物理的な応力が窒化物
半導体のp−n接合界面、サファイアと窒化物半導体の
界面に係らなくする作用がある。さらに、この図に示す
ように第一の割り溝11をサファイア基板1に達するま
で形成すると、次に第二の割り溝22を形成する位置の
露出面がサファイアのみとなるため、第二の割り溝22
を形成する手段であるダイサー、スクライバー等の刃先
が全く窒化物半導体に触れることはないので最も好まし
い。
Next, as shown in FIG. 2, the first split groove 11 is formed into W1 from the exposed n-type layer 2 by etching.
Is formed into a linear shape with a width of. Before etching, p-type layer 3
It goes without saying that a mask for forming the first split groove is formed on the exposed surface of the n-type layer 2. Compared to other techniques such as scribing and dicing, the means for forming the first split groove 11 by etching is less likely to damage the crystal of the nitride semiconductor, and the physical stress is a pn junction of the nitride semiconductor. It has an effect of making it independent of the interface and the interface between the sapphire and the nitride semiconductor. Further, as shown in this figure, when the first split groove 11 is formed until it reaches the sapphire substrate 1, the exposed surface at the position where the second split groove 22 is formed next is only sapphire. Groove 22
It is most preferable that the cutting edge of a dicer, a scriber or the like, which is a means for forming a ridge, never touches the nitride semiconductor.

【0013】次に図3に示すように、第一の割り溝11
を形成した上から、新たに第二の割り溝22を、第一の
割り溝11の線幅W1よりも狭い幅W2で線状に形成す
る。しかも、その深さはサファイア基板1に達する深さ
以上とする。(図3では第一の割り溝11をサファイア
基板に達するまで形成しているため、この場合第二の割
り溝22の深さが自ずからサファイア基板に達する深さ
以上となる。)このように、第二の割り溝22の線幅W
2を第一の割り溝11の線幅W1よりも狭くすることに
より、第二の割り溝22の形成手段であるダイサー、ス
クライバー等の刃先が窒化物半導体の側面、つまり電極
を形成するべきn型層2に触れることがないので結晶性
を損なうことがない。さらに、第二の割り溝22の深さ
をサファイア基板に達する以上としているので、実質的
な切断箇所がサファイア基板のみとなり、目的とする窒
化物半導体の形状を正確に制御でき、チップに分離する
ことができる。またこの図はサファイア基板1を研磨せ
ず、第二の割り溝22をスクライブで形成したために、
破線に示すようにサファイアが斜めになって割れる可能
性を示しているが、ダイサーで第二の割り溝22をハー
フカットしてサファイア基板の厚さを200μm以下に
するか、またはフルカットすればサファイアを垂直に切
断することができる。
Next, as shown in FIG. 3, the first split groove 11 is formed.
From the above, the second split groove 22 is newly formed in a linear shape with a width W2 narrower than the line width W1 of the first split groove 11. Moreover, the depth thereof is not less than the depth reaching the sapphire substrate 1. (In FIG. 3, the first split groove 11 is formed until it reaches the sapphire substrate, so in this case, the depth of the second split groove 22 naturally becomes equal to or greater than the depth at which it reaches the sapphire substrate.) Line width W of the second split groove 22
By making 2 smaller than the line width W1 of the first split groove 11, the cutting edge of the dicer, scriber or the like, which is the means for forming the second split groove 22, should form the side surface of the nitride semiconductor, that is, the electrode. Since the mold layer 2 is not touched, the crystallinity is not impaired. Furthermore, since the depth of the second split groove 22 is set to reach the sapphire substrate or more, the sapphire substrate is the only substantial cut point, and the shape of the target nitride semiconductor can be accurately controlled, and the chip is separated into chips. be able to. Further, in this figure, since the sapphire substrate 1 is not polished and the second split groove 22 is formed by scribing,
As shown by the broken line, there is a possibility that sapphire will be broken at an angle, but if the dicing groove 22 is half-cut to reduce the thickness of the sapphire substrate to 200 μm or less, or if it is full-cut. Sapphire can be cut vertically.

【0014】図4は、図1または図2に示すウエーハの
サファイア基板1側を研磨して、その厚さを200μm
以下にした状態を示している。このように基板を研磨し
て薄くすることにより、スクライブで第二の割り溝22
を形成しても、サファイア基板1をほぼ垂直に割ること
ができる。但し、サファイア基板を研磨する工程は第一
の割り溝を形成する前か、または第二の割り溝を形成す
る前に行うことが好ましい。なぜなら第二の割り溝22
を形成した後研磨すると、研磨中に基板が目的としない
位置で割れやすい傾向にあるからである。
In FIG. 4, the sapphire substrate 1 side of the wafer shown in FIG. 1 or 2 is polished to a thickness of 200 μm.
The following shows the state. By polishing and thinning the substrate in this manner, the second split groove 22 is scribed.
However, the sapphire substrate 1 can be split almost vertically even if the above is formed. However, it is preferable to perform the step of polishing the sapphire substrate before forming the first split groove or before forming the second split groove. Because of the second split groove 22
This is because if the substrate is polished after forming, the substrate tends to be cracked at an unintended position during polishing.

【0015】図5、および図6は本願の他の実施例に係
る一工程で得られるウエーハの構造を示す模式断面図で
あり、図5は第一の割り溝11をサファイア基板1に達
するまで形成せず、n層2の途中までで止めた状態を示
し、図6は図5に示す第一の割り溝11の上から、新た
に第二の割り溝22をサファイア基板1に達する深さ以
上で形成した状態を示している。図6に示すように第二
の割り溝22をサファイア基板1に達する深さ以上で形
成することができれば、図5に示すように、第一の割り
溝11がサファイア基板に達するまでエッチングする必
要はない。しかし第一の割り溝11を形成した後、第二
の割り溝を形成するべき位置の窒化物半導体(この図の
場合、n型層2)の厚さが厚いと、後に第二の割り溝を
形成する際にスクライバー、ダイサーによる応力が作用
し、サファイア基板1とn層2の界面が剥がれやすくな
るため、通常はその第二の割り溝22を形成するべきn
層2の厚さを5μm以下に調整することが好ましい。
FIGS. 5 and 6 are schematic sectional views showing the structure of a wafer obtained in one step according to another embodiment of the present invention. FIG. 5 shows the first split groove 11 until reaching the sapphire substrate 1. FIG. 6 shows a state in which the n-layer 2 is not formed and is stopped halfway, and FIG. 6 shows a depth at which the second split groove 22 newly reaches the sapphire substrate 1 from above the first split groove 11 shown in FIG. The state formed as described above is shown. If the second split groove 22 can be formed to a depth that reaches the sapphire substrate 1 as shown in FIG. 6, it is necessary to etch until the first split groove 11 reaches the sapphire substrate, as shown in FIG. There is no. However, if the nitride semiconductor (n-type layer 2 in this case) at the position where the second split groove should be formed after forming the first split groove 11 is thick, the second split groove will be formed later. Since the stress due to the scriber and the dicer acts when forming the sapphire layer, the interface between the sapphire substrate 1 and the n layer 2 is easily peeled off.
It is preferable to adjust the thickness of the layer 2 to 5 μm or less.

【0016】図7、および図8は第二の割り溝22を形
成する際のウエーハの構造を拡大して示す模式断面図で
あり、図7は第二の割り溝22をスクライバーを用いて
形成することを示し、図8はダイサーにより形成するこ
とを示している。いずれにおいてもサファイア基板1の
表面に第二の割り溝22により傷を設けた後、その傷に
沿ってウエーハを分離できることがわかるが、図7に示
すようにスクライバーで第二の割り溝22を形成する方
が、第一の割り溝11の幅W1を狭くすることができる
ので、数多くのチップが得られることがわかる。また第
二の割り溝22の幅W2をW1よりも狭くしていること
により、スクライバーの刃先、ダイサーのブレード等で
窒化物半導体の側面を傷めることがない。なお図8のa
の丸で囲んだ部分は、第一の割り溝11がn型層2を残
した状態、つまり図5と同一の状態を示しているが、第
二の割り溝22で削り取られるこの部分は、エッチング
されて負電極を設けるべきn型層2ではないので、少々
側面に傷が入ってもチップとしては特に重要でない部分
であるため、チップの発光特性には影響を与えることが
ない。
FIG. 7 and FIG. 8 are schematic cross-sectional views showing an enlarged structure of the wafer when the second split groove 22 is formed, and FIG. 7 shows the second split groove 22 formed by using a scriber. FIG. 8 shows that it is formed by a dicer. In either case, it can be seen that after the scratch is formed on the surface of the sapphire substrate 1 by the second split groove 22, the wafer can be separated along the scratch, but as shown in FIG. It can be seen that a larger number of chips can be obtained because the width W1 of the first dividing groove 11 can be narrowed by forming the first dividing groove 11. Further, since the width W2 of the second split groove 22 is made narrower than W1, the side surface of the nitride semiconductor is not damaged by the blade edge of the scriber, the blade of the dicer, or the like. In addition, in FIG.
The circled portion shows the state in which the first split groove 11 leaves the n-type layer 2, that is, the same state as in FIG. 5, but this portion cut off by the second split groove 22 is Since it is not the n-type layer 2 for which the negative electrode is to be provided by etching, even if the side surface is slightly scratched, it is a portion that is not particularly important for the chip, and therefore does not affect the light emission characteristics of the chip.

【0017】[0017]

【実施例】[実施例1]厚さ400μm、大きさ2イン
チφのサファイア基板1の上に順にn型層2(この場合
n型GaN)を6μmと、p型層3(この場合p型Ga
N)とを1μm積層したウエーハを用意する。但し、こ
のウエーハのp型GaN層を予め所定の形状で2μmの
深さでエッチングして、図9に示すように電極を設ける
べきn型層2を一部露出させている。(従って、エッチ
ングされて露出したn型層2の厚さは5μmとなる。)
エッチング後のウエーハを窒化物半導体層側からみた平
面図を図9に示す。
Example 1 An n-type layer 2 (n-type GaN in this case) of 6 μm and a p-type layer 3 (p-type in this case) were sequentially formed on a sapphire substrate 1 having a thickness of 400 μm and a size of 2 inches φ. Ga
A wafer having N) and 1 μm stacked is prepared. However, the p-type GaN layer of this wafer was previously etched in a predetermined shape to a depth of 2 μm to partially expose the n-type layer 2 on which an electrode should be provided, as shown in FIG. (Thus, the thickness of the n-type layer 2 exposed by etching is 5 μm.)
FIG. 9 is a plan view of the etched wafer as seen from the nitride semiconductor layer side.

【0018】次に、このウエーハのp型層3およびエッ
チングされたn型GaN層2の上に、所定のチップサイ
ズになるようにフォトリソグラフィー技術によりSiO
2よりなるマスクをかけた後、RIEを用いサファイア
基板が露出するまで、さらにn型GaN層2にエッチン
グを行い、第一の割り溝11を形成する。第一の割り溝
は線幅(W1)40μmで350μmピッチとする。こ
の第一の割り溝の線幅、ピッチを図9に示す。
Next, on the p-type layer 3 and the etched n-type GaN layer 2 of this wafer, SiO is formed by a photolithography technique so as to have a predetermined chip size.
After applying the mask made of 2, the n-type GaN layer 2 is further etched by RIE until the sapphire substrate is exposed to form the first split groove 11. The first split grooves have a line width (W1) of 40 μm and a pitch of 350 μm. The line width and pitch of this first split groove are shown in FIG.

【0019】以上のようにして、第一の割り溝11を形
成した後、ウエーハのサファイア基板1側を研磨器によ
り研磨して、基板を100μmの厚さにラッピング、お
よびポリッシングする。
After the first split groove 11 is formed as described above, the sapphire substrate 1 side of the wafer is polished by a polisher, and the substrate is lapped and polished to a thickness of 100 μm.

【0020】次に、ポリッシングを終えたウエーハのサ
ファイア基板1側に、粘着テープを貼付し、スクライバ
ーのテーブル上にウエーハを張り付け、真空チャックで
固定する。テーブルはX軸(左右)、Y軸(前後)方向
に移動することができ、回転可能な構造となっている。
固定後、スクライバーのダイヤモンド針で、前述の第一
の割り溝の中央線をX軸方向に350μmピッチ、深さ
5μm、線幅(W2)5μmで一回スクライブする。テ
ーブルを90゜回転させて今度はY軸方向に同様にして
スクライブする。このようにして350μm角のチップ
になるようにスクライブラインを入れ、第二の割り溝を
形成する。
Next, an adhesive tape is attached to the sapphire substrate 1 side of the wafer after polishing, the wafer is attached on the table of the scriber, and fixed by a vacuum chuck. The table can move in the X-axis (left and right) and Y-axis (front and back) directions, and has a rotatable structure.
After fixing, a scriber diamond needle is used to scribe the center line of the first split groove in the X-axis direction once at a pitch of 350 μm, a depth of 5 μm, and a line width (W2) of 5 μm. Rotate the table 90 degrees and scribe in the same way in the Y-axis direction this time. In this way, a scribe line is formed so as to form a 350 μm square chip, and a second split groove is formed.

【0021】スクライブ後、真空チャックを解放し、ウ
エーハをテーブルから剥し取り、サファイア基板側から
軽くローラーで押さえることにより、2インチφのウエ
ーハから350μm角のチップを多数得た。チップは第
二の切り溝からほぼ垂直に切断できており、切断面にク
ラックが発生しておらず、さらに窒化物半導体がサファ
イア基板から剥がれていないものを取りだしたところ、
歩留は99%以上であった。
After the scribing, the vacuum chuck was released, the wafer was peeled from the table, and slightly pressed from the sapphire substrate side with a roller to obtain a large number of 350 μm square chips from the 2-inch φ wafer. The chip can be cut almost vertically from the second kerf, no cracks are generated on the cut surface, and a nitride semiconductor is taken out from the sapphire substrate,
The yield was 99% or more.

【0022】[実施例2]実施例1の第一の割り溝を形
成する工程において、エッチング深さを4μmとする他
は同様にしてチップに分離する(つまり、次に第二の割
り溝22を形成する部分のn型層2の厚さを1μmとし
た)他は同様にして350μm角のチップに分離したと
ころ、歩留は同じく99%以上であった。
[Embodiment 2] In the step of forming the first dividing groove of Embodiment 1, chips are separated in the same manner except that the etching depth is 4 μm (that is, the second dividing groove 22 is formed next). (The thickness of the n-type layer 2 in the portion where the is formed is 1 μm) Other than the above, when the chips are separated into 350 μm square chips, the yield is also 99% or more.

【0023】[実施例3]第一の割り溝を実施例1と同
様にして、第一の割り溝をサファイア基板に達するまで
形成する。但し線幅(W1)は100μm、500μm
ピッチとする。
[Embodiment 3] Similar to Embodiment 1, the first groove is formed until the first groove reaches the sapphire substrate. However, the line width (W1) is 100μm, 500μm
The pitch.

【0024】次にウエーハのサファイア基板1側を研磨
器により研磨して、基板を200μmの厚さにラッピン
グ、およびポリッシングした。基板を研磨することによ
り次の第二の割り溝を形成する工程でダイシング時間を
短縮することができる。
Next, the sapphire substrate 1 side of the wafer was polished by a polisher, and the substrate was lapped to a thickness of 200 μm and polished. By polishing the substrate, the dicing time can be shortened in the next step of forming the second split groove.

【0025】ポリッシングを終えたウエーハをダイサー
のテーブル上に固定し、ブレード幅80μmのブレード
を用いて、第一の割り溝の中央線をX軸方向に同じく5
00μmピッチ、深さ50μm、線幅(W2)80μm
でダイシングしてハーフカットすることにより第二の割
り溝を形成する。このように第二の割り溝をダイサーで
深く入れて、切断部分のサファイア基板の厚さを薄くす
ることにより、切断面をほぼ垂直にすることができる。
The wafer after polishing was fixed on the table of the dicer, and the center line of the first split groove was similarly moved in the X-axis direction by using a blade having a blade width of 80 μm.
00 μm pitch, depth 50 μm, line width (W2) 80 μm
The second split groove is formed by dicing and half cutting. In this way, by making the second split groove deep with a dicer and thinning the thickness of the sapphire substrate at the cut portion, the cut surface can be made substantially vertical.

【0026】ハーフカット後、ウエーハをテーブルから
剥し取り、サファイア基板側から軽くローラーで押さえ
ることにより、2インチφのウエーハから500μm角
のチップを多数得た。このチップの歩留も同様に99%
以上であった。
After the half-cutting, the wafer was peeled off from the table and lightly pressed from the sapphire substrate side by a roller to obtain a large number of chips of 500 μm square from a 2-inch φ wafer. The yield of this chip is also 99%
That was all.

【0027】[0027]

【発明の効果】以上説明したように、本発明の方法によ
ると、へき開性を有していない窒化物半導体ウエーハで
も、スクライブ、ダイサー等の手法により、歩留よく正
確に切断することができ、生産性が向上する。しかも電
極を形成するべき窒化物半導体を全く傷めることがない
ので、本発明の方法で分離されたチップを発光素子とし
た場合、素子の歩留が飛躍的に向上する。
As described above, according to the method of the present invention, even a nitride semiconductor wafer having no cleavability can be accurately cut with good yield by a method such as scribing and dicing. Productivity is improved. Moreover, since the nitride semiconductor on which the electrode is formed is not damaged at all, when the chip separated by the method of the present invention is used as a light emitting device, the device yield is dramatically improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 1 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図2】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 2 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図3】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 3 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図4】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 4 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図5】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 5 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図6】 本発明の製造方法の一工程を説明する模式断
面図。
FIG. 6 is a schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図7】 本発明の製造方法の一工程を説明する拡大模
式断面図。
FIG. 7 is an enlarged schematic cross-sectional view illustrating one step of the manufacturing method of the present invention.

【図8】 本発明の製造方法の一工程を説明する拡大模
式断面図。
FIG. 8 is an enlarged schematic cross-sectional view explaining one step of the manufacturing method of the present invention.

【図9】 本発明の製造方法の一工程を説明する平面
図。
FIG. 9 is a plan view illustrating one step of the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

1・・・・サファイア基板 2・・・・n型層 3・・・・p型層 11・・・第一の割り溝 22・・・第二の割り溝 1 ... Sapphire substrate 2 ... N-type layer 3 ... P-type layer 11 ... First split groove 22 ... Second split groove

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 サファイア基板上にn型層及びp型層が
順に積層されて、n型層の電極形成面が露出するように
エッチングされた窒化ガリウム系化合物半導体を備えた
ウエーハを、割り溝を形成して分割することにより作製
された窒化ガリウム系化合物半導体発光素子において、 前記電極形成面より下に位置し前記割り溝を形成する面
として設けられた割り溝形成面を有し、かつ前記サファ
イア基板の厚さが200μm以下であることを特徴とす
る窒化ガリウム系化合物半導体発光素子。
1. A wafer provided with a gallium nitride-based compound semiconductor, in which an n-type layer and a p-type layer are sequentially stacked on a sapphire substrate and etched so that an electrode formation surface of the n-type layer is exposed, a split groove. In a gallium nitride-based compound semiconductor light-emitting device produced by forming and dividing, having a split groove forming surface provided as a surface for forming the split groove and located below the electrode forming surface, and A gallium nitride-based compound semiconductor light-emitting device, wherein the sapphire substrate has a thickness of 200 μm or less.
【請求項2】 前記割り溝形成面はエッチングにより形
成された請求項1記載の窒化ガリウム系化合物半導体発
光素子。
2. The gallium nitride-based compound semiconductor light emitting device according to claim 1, wherein the split groove forming surface is formed by etching.
【請求項3】 前記ウエーハをスクライバーを用いて分
割することにより作製した請求項1又は2記載の窒化ガ
リウム系化合物半導体発光素子。
3. The gallium nitride-based compound semiconductor light emitting device according to claim 1, which is manufactured by dividing the wafer using a scriber.
【請求項4】 前記サファイア基板の厚さが50μm以
上であることを特徴とする請求項1〜3のうちのいずれ
か1つに記載の窒化ガリウム系化合物半導体発光素子。
4. The gallium nitride-based compound semiconductor light emitting device according to claim 1, wherein the sapphire substrate has a thickness of 50 μm or more.
JP2002245672A 2002-08-26 2002-08-26 Gallium nitride compound semiconductor light emitting device Expired - Lifetime JP3772807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002245672A JP3772807B2 (en) 2002-08-26 2002-08-26 Gallium nitride compound semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002245672A JP3772807B2 (en) 2002-08-26 2002-08-26 Gallium nitride compound semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000304615A Division JP3454355B2 (en) 2000-10-04 2000-10-04 Gallium nitride based compound semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2003078164A true JP2003078164A (en) 2003-03-14
JP3772807B2 JP3772807B2 (en) 2006-05-10

Family

ID=19196537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002245672A Expired - Lifetime JP3772807B2 (en) 2002-08-26 2002-08-26 Gallium nitride compound semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3772807B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006019180A1 (en) * 2004-08-20 2006-02-23 Showa Denko K.K. Method for fabrication of semiconductor light-emitting device and the device fabricated by the method
KR20210048530A (en) * 2018-09-26 2021-05-03 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of dividing a substrate with a metal film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006019180A1 (en) * 2004-08-20 2006-02-23 Showa Denko K.K. Method for fabrication of semiconductor light-emitting device and the device fabricated by the method
US7572657B2 (en) 2004-08-20 2009-08-11 Showa Denko K.K. Method for fabrication of semiconductor light-emitting device and the device fabricated by the method
KR20210048530A (en) * 2018-09-26 2021-05-03 미쓰보시 다이야몬도 고교 가부시키가이샤 Method of dividing a substrate with a metal film
KR102557292B1 (en) 2018-09-26 2023-07-18 미쓰보시 다이야몬도 고교 가부시키가이샤 Parting method of board with metal film

Also Published As

Publication number Publication date
JP3772807B2 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
JP2780618B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP3230572B2 (en) Method for manufacturing nitride compound semiconductor device and semiconductor light emitting device
TWI295075B (en)
EP1692719B1 (en) Methods for preparing semiconductor substrates and dicing the same
JP2861991B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JPH04276645A (en) Dicing method of compound semiconductor wafer
JP2748355B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JPH11177137A (en) Manufacture of nitride semiconductor element
KR100789200B1 (en) Method for production of semiconductor chip and semiconductor chip
JP2914014B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP3227287B2 (en) Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device
JP2765644B2 (en) Gallium nitride based compound semiconductor wafer cutting method
JP2002252185A (en) Method of manufacturing nitride semiconductor chip
JP2910811B2 (en) Gallium nitride based compound semiconductor wafer cutting method
JP4594707B2 (en) Semiconductor chip manufacturing method
JP2748354B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
JP2859478B2 (en) Gallium nitride based compound semiconductor wafer cutting method for light emitting device
JP3454355B2 (en) Gallium nitride based compound semiconductor light emitting device
JP2008135785A (en) Method of manufacturing nitride semiconductor element
US11646392B2 (en) Method of manufacturing light-emitting device
JP3772807B2 (en) Gallium nitride compound semiconductor light emitting device
JP5472242B2 (en) Method of manufacturing nitride semiconductor device
JP3928621B2 (en) Light emitting device wafer
JP3679626B2 (en) Gallium nitride compound semiconductor chip
JP2003218065A (en) Manufacturing method of nitride semiconductor element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050815

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050815

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050815

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060206

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

EXPY Cancellation because of completion of term