JP2003078074A - 回路装置の製造方法 - Google Patents
回路装置の製造方法Info
- Publication number
- JP2003078074A JP2003078074A JP2002207451A JP2002207451A JP2003078074A JP 2003078074 A JP2003078074 A JP 2003078074A JP 2002207451 A JP2002207451 A JP 2002207451A JP 2002207451 A JP2002207451 A JP 2002207451A JP 2003078074 A JP2003078074 A JP 2003078074A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- circuit device
- insulating resin
- conductive
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 セラミック基板、フレキシブルシート等を支
持基板として回路素子が実装された回路装置がある。し
かし、回路装置の小型薄型化した場合に量産性の高い製
造方法が確立されていない問題があった。 【解決手段】ブロック６２毎の導電パターン５１を形成
した後、回路素子を実装し、絶縁性樹脂５０でモールド
し、導電箔６０の裏面をエッチングしてブロック毎の導
電パターン５１を形成している。更に絶縁性樹脂５０の
裏面に露出した導電パターン５１上にレジスト層９０お
よびクリーム状のロウ材９１をスクリーン印刷で付着す
ることにより、ブロック毎の製造工程を実現でき、極め
て省資源で大量生産に適した回路装置の製造方法を実現
できる。
持基板として回路素子が実装された回路装置がある。し
かし、回路装置の小型薄型化した場合に量産性の高い製
造方法が確立されていない問題があった。 【解決手段】ブロック６２毎の導電パターン５１を形成
した後、回路素子を実装し、絶縁性樹脂５０でモールド
し、導電箔６０の裏面をエッチングしてブロック毎の導
電パターン５１を形成している。更に絶縁性樹脂５０の
裏面に露出した導電パターン５１上にレジスト層９０お
よびクリーム状のロウ材９１をスクリーン印刷で付着す
ることにより、ブロック毎の製造工程を実現でき、極め
て省資源で大量生産に適した回路装置の製造方法を実現
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１２のように、プ
リント基板ＰＳに実装される。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１２のように、プ
リント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図１３は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１２のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図１４お
よび図１５を参照しながら説明する。
よび図１５を参照しながら説明する。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１４Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図１４Ｂを
参照）続いて、ドリルやレーザを利用してスルーホール
ＴＨのための孔を前記ガラスエポキシ基板に形成し、こ
の孔にメッキを施し、スルーホールＴＨを形成する。こ
のスルーホールＴＨにより第１の電極７と第１の裏面電
極１０、第２の電極８と第２の裏面電極１０が電気的に
接続される。（以上図１４Ｃを参照）更に、図面では省
略をしたが、ボンデイングポストと成る第１の電極７，
第２の電極８にＡｕメッキを施すと共に、ダイボンディ
ングポストとなるダイパッド９にＡｕメッキを施し、ト
ランジスタチップＴをダイボンディングする。
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１４Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図１４Ｂを
参照）続いて、ドリルやレーザを利用してスルーホール
ＴＨのための孔を前記ガラスエポキシ基板に形成し、こ
の孔にメッキを施し、スルーホールＴＨを形成する。こ
のスルーホールＴＨにより第１の電極７と第１の裏面電
極１０、第２の電極８と第２の裏面電極１０が電気的に
接続される。（以上図１４Ｃを参照）更に、図面では省
略をしたが、ボンデイングポストと成る第１の電極７，
第２の電極８にＡｕメッキを施すと共に、ダイボンディ
ングポストとなるダイパッド９にＡｕメッキを施し、ト
ランジスタチップＴをダイボンディングする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１４Ｄを参照）以上の
製造方法により、支持基板５を採用したＣＳＰ型の電気
素子が完成する。この製造方法は、支持基板としてフレ
キシブルシートを採用しても同様である。
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図１４Ｄを参照）以上の
製造方法により、支持基板５を採用したＣＳＰ型の電気
素子が完成する。この製造方法は、支持基板としてフレ
キシブルシートを採用しても同様である。
【００１５】一方、セラミック基板を採用した製造方法
を図１５のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
４の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
を図１５のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
４の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】図１３に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
【００１７】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１８】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００１９】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなり量産に向かない問
題もあった。
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなり量産に向かない問
題もあった。
【００２０】
【課題を解決するための手段】本発明は、導電箔に回路
素子の搭載部を多数個形成する導電パターンをブロック
毎に形成する工程と、前記ブロック毎の前記導電パター
ンの前記各搭載部に前記回路素子を配置する工程と、前
記各搭載部の前記回路素子を前記ブロック毎に一括して
被覆するように絶縁性樹脂で共通モールドする工程と、
前記各ブロックの前記絶縁性樹脂の裏面に露出した前記
導電パターン上に予定の裏面電極を形成する開口部を残
してレジスト層で被覆し、クリーム状のロウ材を付着し
て加熱溶融して裏面電極を形成する工程と、前記ブロッ
クの前記絶縁性樹脂を各搭載部毎にダイシングにより分
離する工程とを具備することを特徴とする。
素子の搭載部を多数個形成する導電パターンをブロック
毎に形成する工程と、前記ブロック毎の前記導電パター
ンの前記各搭載部に前記回路素子を配置する工程と、前
記各搭載部の前記回路素子を前記ブロック毎に一括して
被覆するように絶縁性樹脂で共通モールドする工程と、
前記各ブロックの前記絶縁性樹脂の裏面に露出した前記
導電パターン上に予定の裏面電極を形成する開口部を残
してレジスト層で被覆し、クリーム状のロウ材を付着し
て加熱溶融して裏面電極を形成する工程と、前記ブロッ
クの前記絶縁性樹脂を各搭載部毎にダイシングにより分
離する工程とを具備することを特徴とする。
【００２１】本発明では、導電パターンを形成する導電
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。
箔がスタートの材料であり、絶縁性樹脂がモールドされ
るまでは導電箔が支持機能を有し、モールド後は絶縁性
樹脂が支持機能を有することで支持基板を不要にでき、
従来の課題を解決することができる。
【００２２】また本発明では、裏面電極をスクリーン印
刷等を用いてブロック毎に形成できるので、多数個の回
路装置を量産でき、従来の課題を解決することができ
る。
刷等を用いてブロック毎に形成できるので、多数個の回
路装置を量産でき、従来の課題を解決することができ
る。
【００２３】
【発明の実施の形態】まず本発明の回路装置の製造方法
について図１を参照しながら説明する。
について図１を参照しながら説明する。
【００２４】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成してブロック毎の導電パターンを形成する工程と、
所望の前記導電パターンの前記各搭載部に回路素子を固
着する工程と、各搭載部の前記回路素子を一括して被覆
し、前記分離溝に充填されるように絶縁性樹脂で共通モ
ールドする工程と、前記分離溝を設けていない厚み部分
の前記導電箔を除去する工程と、前記各ブロックの前記
絶縁性樹脂の裏面に露出した前記導電パターン上に予定
の裏面電極を形成する開口部を残してレジスト層で被覆
し、クリーム状のロウ材を付着して加熱溶融して裏面電
極を形成する工程と、前記粘着シートに貼り付けられた
状態で前記ブロックの各搭載部の前記回路素子の特性の
測定を行う工程と、前記粘着シートに貼り付けられた状
態で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイ
シングにより分離する工程とから構成されている。
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成してブロック毎の導電パターンを形成する工程と、
所望の前記導電パターンの前記各搭載部に回路素子を固
着する工程と、各搭載部の前記回路素子を一括して被覆
し、前記分離溝に充填されるように絶縁性樹脂で共通モ
ールドする工程と、前記分離溝を設けていない厚み部分
の前記導電箔を除去する工程と、前記各ブロックの前記
絶縁性樹脂の裏面に露出した前記導電パターン上に予定
の裏面電極を形成する開口部を残してレジスト層で被覆
し、クリーム状のロウ材を付着して加熱溶融して裏面電
極を形成する工程と、前記粘着シートに貼り付けられた
状態で前記ブロックの各搭載部の前記回路素子の特性の
測定を行う工程と、前記粘着シートに貼り付けられた状
態で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイ
シングにより分離する工程とから構成されている。
【００２５】図１に示すフローは上述した工程とは一致
していないが、Ｃｕ箔、Ａｇメッキ、ハーフエッチング
の３つのフローで導電パターンの形成が行われる。ダイ
ボンドおよびワイヤーボンディングの２つのフローで各
搭載部への回路素子の固着と回路素子の電極と導電パタ
ーンの接続が行われる。トランスファーモールドのフロ
ーでは絶縁性樹脂による共通モールドが行われる。裏面
Ｃｕ箔除去のフローでは分離溝のない厚み部分の導電箔
のエッチングが行われる。裏面処理のフローでは裏面に
露出した導電パターンの裏面電極の形成が行われる。粘
着シートのフローでは粘着シートに複数個のブロックが
貼り付けられる。測定のフローでは各搭載部に組み込ま
れた回路素子の良品判別や特性ランク分けが行われる。
ダイシングのフローでは絶縁性樹脂からダイシングで個
別の回路素子への分離が行われる。
していないが、Ｃｕ箔、Ａｇメッキ、ハーフエッチング
の３つのフローで導電パターンの形成が行われる。ダイ
ボンドおよびワイヤーボンディングの２つのフローで各
搭載部への回路素子の固着と回路素子の電極と導電パタ
ーンの接続が行われる。トランスファーモールドのフロ
ーでは絶縁性樹脂による共通モールドが行われる。裏面
Ｃｕ箔除去のフローでは分離溝のない厚み部分の導電箔
のエッチングが行われる。裏面処理のフローでは裏面に
露出した導電パターンの裏面電極の形成が行われる。粘
着シートのフローでは粘着シートに複数個のブロックが
貼り付けられる。測定のフローでは各搭載部に組み込ま
れた回路素子の良品判別や特性ランク分けが行われる。
ダイシングのフローでは絶縁性樹脂からダイシングで個
別の回路素子への分離が行われる。
【００２６】以下に、本発明の各工程を図２〜図１１を
参照して説明する。なお、図２〜図５は、各ブロックに
搭載部を構成する導電パターンを形成し、この導電パタ
ーン上に回路素子を固着する工程を示している。
参照して説明する。なお、図２〜図５は、各ブロックに
搭載部を構成する導電パターンを形成し、この導電パタ
ーン上に回路素子を固着する工程を示している。
【００２７】本発明の第１の工程は、図２から図４に示
すように、導電箔６０を用意し、少なくとも回路素子５
２の搭載部を多数個形成する導電パターン５１を除く領
域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６
１を形成してブロック毎の導電パターン５１を形成する
ことにある。
すように、導電箔６０を用意し、少なくとも回路素子５
２の搭載部を多数個形成する導電パターン５１を除く領
域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６
１を形成してブロック毎の導電パターン５１を形成する
ことにある。
【００２８】本工程では、まず図２Ａの如く、シート状
の導電箔６０を用意する。この導電箔６０は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合
金から成る導電箔等が採用される。
の導電箔６０を用意する。この導電箔６０は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合
金から成る導電箔等が採用される。
【００２９】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
【００３０】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【００３１】具体的には、図２Ｂに示す如く、短冊状の
導電箔６０に多数の搭載部が形成されるブロック６２が
４〜５個離間して並べられる。各ブロック６２間にはス
リット６３が設けられ、モールド工程等での加熱処理で
発生する導電箔６０の応力を吸収する。また導電箔６０
の上下周端にはインデックス孔６４が一定の間隔で設け
られ、各工程での位置決めに用いられる。
導電箔６０に多数の搭載部が形成されるブロック６２が
４〜５個離間して並べられる。各ブロック６２間にはス
リット６３が設けられ、モールド工程等での加熱処理で
発生する導電箔６０の応力を吸収する。また導電箔６０
の上下周端にはインデックス孔６４が一定の間隔で設け
られ、各工程での位置決めに用いられる。
【００３２】続いて、ブロック毎の導電パターン５１を
形成する。
形成する。
【００３３】まず、図３に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図４Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図４Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。
【００３４】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【００３５】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
【００３６】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００３７】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
【００３８】なお、図３に於いて、ホトレジストの代わ
りにエッチング液に対して耐食性のある導電被膜（図示
せず）を選択的に被覆しても良い。導電路と成る部分に
選択的に被着すれば、この導電被膜がエッチング保護膜
となり、レジストを採用することなく分離溝をエッチン
グできる。この導電被膜として考えられる材料は、Ａ
ｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれ
ら耐食性の導電被膜は、ダイパッド、ボンディングパッ
ドとしてそのまま活用できる特徴を有する。
りにエッチング液に対して耐食性のある導電被膜（図示
せず）を選択的に被覆しても良い。導電路と成る部分に
選択的に被着すれば、この導電被膜がエッチング保護膜
となり、レジストを採用することなく分離溝をエッチン
グできる。この導電被膜として考えられる材料は、Ａ
ｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれ
ら耐食性の導電被膜は、ダイパッド、ボンディングパッ
ドとしてそのまま活用できる特徴を有する。
【００３９】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
【００４０】図４Ｂに具体的な導電パターン５１を示
す。本図は図２Ｂで示したブロック６２の１個を拡大し
たもの対応する。黒く塗られた部分の１個が１つの搭載
部６５であり、導電パターン５１を構成し、１つのブロ
ック６２には５行１０列のマトリックス状に多数の搭載
部６５が配列され、各搭載部６５毎に同一の導電パター
ン５１が設けられている。各ブロックの周辺には枠状の
パターン６６が設けられ、それと少し離間しその内側に
ダイシング時の位置合わせマーク６７が設けられてい
る。枠状のパターン６６はモールド金型との嵌合に使用
し、また導電箔６０の裏面エッチング後には絶縁性樹脂
５０の補強をする働きを有する。
す。本図は図２Ｂで示したブロック６２の１個を拡大し
たもの対応する。黒く塗られた部分の１個が１つの搭載
部６５であり、導電パターン５１を構成し、１つのブロ
ック６２には５行１０列のマトリックス状に多数の搭載
部６５が配列され、各搭載部６５毎に同一の導電パター
ン５１が設けられている。各ブロックの周辺には枠状の
パターン６６が設けられ、それと少し離間しその内側に
ダイシング時の位置合わせマーク６７が設けられてい
る。枠状のパターン６６はモールド金型との嵌合に使用
し、また導電箔６０の裏面エッチング後には絶縁性樹脂
５０の補強をする働きを有する。
【００４１】本発明の第２の工程は、図５に示す如く、
所望の導電パターン５１の各搭載部６５に回路素子５２
を固着し、各搭載部６５の回路素子５２の電極と所望の
導電パターン５１とを電気的に接続する接続手段を形成
することにある。
所望の導電パターン５１の各搭載部６５に回路素子５２
を固着し、各搭載部６５の回路素子５２の電極と所望の
導電パターン５１とを電気的に接続する接続手段を形成
することにある。
【００４２】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００４３】ここでは、ベアのトランジスタチップ５２
Ａが導電パターン５１Ａにダイボンディングされ、エミ
ッタ電極と導電パターン５１Ｂ、ベース電極と導電パタ
ーン５１Ｂが、熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着された金
属細線５５Ａを介して接続される。また５２Ｂは、チッ
プコンデンサまたは受動素子であり、半田等のロウ材ま
たは導電ペースト５５Ｂで固着される。
Ａが導電パターン５１Ａにダイボンディングされ、エミ
ッタ電極と導電パターン５１Ｂ、ベース電極と導電パタ
ーン５１Ｂが、熱圧着によるボールボンディングあるい
は超音波によるウェッヂボンディング等で固着された金
属細線５５Ａを介して接続される。また５２Ｂは、チッ
プコンデンサまたは受動素子であり、半田等のロウ材ま
たは導電ペースト５５Ｂで固着される。
【００４４】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。
【００４５】本発明の第３の工程は、図６に示す如く、
各搭載部６３の回路素子５２を一括して被覆し、分離溝
６１に充填されるように絶縁性樹脂５０で共通モールド
することにある。
各搭載部６３の回路素子５２を一括して被覆し、分離溝
６１に充填されるように絶縁性樹脂５０で共通モールド
することにある。
【００４６】本工程では、図６Ａに示すように、絶縁性
樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導電パ
ターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆し、導電パ
ターン５１間の分離溝６１には絶縁性樹脂５０が充填さ
れてた導電パターン５１Ａ、５１Ｂ、５１Ｃの側面の湾
曲構造と嵌合して強固に結合する。そして絶縁性樹脂５
０により導電パターン５１が支持されている。
樹脂５０は回路素子５２Ａ、５２Ｂおよび複数の導電パ
ターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆し、導電パ
ターン５１間の分離溝６１には絶縁性樹脂５０が充填さ
れてた導電パターン５１Ａ、５１Ｂ、５１Ｃの側面の湾
曲構造と嵌合して強固に結合する。そして絶縁性樹脂５
０により導電パターン５１が支持されている。
【００４７】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【００４８】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図６Ｂに示
すように各ブロック６２は１つの共通のモールド金型に
搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５
０で共通にモールドを行う。このために従来のトランス
ファーモールド等の様に各搭載部を個別にモールドする
方法に比べて、大幅な樹脂量の削減が図れ、モールド金
型の共通化も図れる。
るいはインジェクションモールドする際に、図６Ｂに示
すように各ブロック６２は１つの共通のモールド金型に
搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂５
０で共通にモールドを行う。このために従来のトランス
ファーモールド等の様に各搭載部を個別にモールドする
方法に比べて、大幅な樹脂量の削減が図れ、モールド金
型の共通化も図れる。
【００４９】導電箔６０表面に被覆された絶縁性樹脂５
０の厚さは、回路素子５２の金属細線５５Ａの最頂部か
ら約１００μｍ程度が被覆されるように調整されてい
る。この厚みは、強度を考慮して厚くすることも、薄く
することも可能である。
０の厚さは、回路素子５２の金属細線５５Ａの最頂部か
ら約１００μｍ程度が被覆されるように調整されてい
る。この厚みは、強度を考慮して厚くすることも、薄く
することも可能である。
【００５０】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。従来では、図１２の様に、本来必
要としない支持基板５を採用して導電路７〜１１を形成
しているが、本発明では、支持基板となる導電箔６０
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。従来では、図１２の様に、本来必
要としない支持基板５を採用して導電路７〜１１を形成
しているが、本発明では、支持基板となる導電箔６０
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。
【００５１】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。
【００５２】本発明の第４の工程は、図６に示す如く、
分離溝６１を設けていない厚み部分の導電箔６０を除去
することにある。
分離溝６１を設けていない厚み部分の導電箔６０を除去
することにある。
【００５３】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００５４】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図６では点線で
示している。その結果、約４０μｍの厚さの導電パター
ン５１となって分離される。また絶縁性樹脂５０が露出
する手前まで、導電箔６０を全面ウェトエッチングし、
その後、研磨または研削装置により全面を削り、絶縁性
樹脂５０を露出させても良い。
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図６では点線で
示している。その結果、約４０μｍの厚さの導電パター
ン５１となって分離される。また絶縁性樹脂５０が露出
する手前まで、導電箔６０を全面ウェトエッチングし、
その後、研磨または研削装置により全面を削り、絶縁性
樹脂５０を露出させても良い。
【００５５】この結果、絶縁性樹脂５０に導電パターン
５１の裏面が露出する構造となる。すなわち、分離溝６
１に充填された絶縁性樹脂５０の表面と導電パターン５
１の表面は、実質一致している構造となっている。
５１の裏面が露出する構造となる。すなわち、分離溝６
１に充填された絶縁性樹脂５０の表面と導電パターン５
１の表面は、実質一致している構造となっている。
【００５６】本発明の第５の工程は、図７に示す如く、
各ブロック６２の絶縁性樹脂５０の裏面に露出した導電
パターン５１上に予定の裏面電極５６を形成する開口部
９２を残してレジスト層９０で被覆し、クリーム状のロ
ウ材９１を付着して加熱溶融して裏面電極５６を形成す
ることにある。
各ブロック６２の絶縁性樹脂５０の裏面に露出した導電
パターン５１上に予定の裏面電極５６を形成する開口部
９２を残してレジスト層９０で被覆し、クリーム状のロ
ウ材９１を付着して加熱溶融して裏面電極５６を形成す
ることにある。
【００５７】本工程では、まず図７Ａに示すように、各
ブロック６２の絶縁性樹脂５０の裏面に露出した導電パ
ターン５１上にレジスト層９０をスクリーン印刷、ロー
ルコータあるいは静電塗布して、所望の導電パターン５
１にほぼ同じ大きさの開口部９２を設ける。このレジス
ト層９０は導電パターン５１を酸化や汚染から保護する
とともに、形成される裏面電極５６の大きさを決定す
る。
ブロック６２の絶縁性樹脂５０の裏面に露出した導電パ
ターン５１上にレジスト層９０をスクリーン印刷、ロー
ルコータあるいは静電塗布して、所望の導電パターン５
１にほぼ同じ大きさの開口部９２を設ける。このレジス
ト層９０は導電パターン５１を酸化や汚染から保護する
とともに、形成される裏面電極５６の大きさを決定す
る。
【００５８】次に、この開口部９２を含みその周辺のレ
ジスト層９０上にクリーム状のロウ材９１を同様に同じ
大きさにスクリーン印刷により付着される。クリーム状
のロウ材９１としては半田の粒子を有機溶剤で混ぜた半
田クリームを用いる。クリーム状のロウ材９１は開口部
９２より大きく付着されるので、スクリーン印刷の精度
も求められず、ブロック６２毎にすべての搭載部６５の
開口部９２に作業性良く付着される。またクリーム状の
ロウ材９１の大きさにより裏面電極５６の大きさ特に、
高さが決められる。なお、開口部９２はクリーム状のロ
ウ材９１によりすぐに覆われるので、導電パターン５１
は酸化から保護される。
ジスト層９０上にクリーム状のロウ材９１を同様に同じ
大きさにスクリーン印刷により付着される。クリーム状
のロウ材９１としては半田の粒子を有機溶剤で混ぜた半
田クリームを用いる。クリーム状のロウ材９１は開口部
９２より大きく付着されるので、スクリーン印刷の精度
も求められず、ブロック６２毎にすべての搭載部６５の
開口部９２に作業性良く付着される。またクリーム状の
ロウ材９１の大きさにより裏面電極５６の大きさ特に、
高さが決められる。なお、開口部９２はクリーム状のロ
ウ材９１によりすぐに覆われるので、導電パターン５１
は酸化から保護される。
【００５９】更に、本工程では、図７Ｂに示す如く、各
ブロック６２を窒素ガスを流した加熱炉を通して、クリ
ーム状のロウ材９１を加熱溶融して裏面電極５６を形成
する。裏面電極５６は予め同じ大きさの開口部９２と同
じ大きさのクリーム状のロウ材９１が付着されているの
ですべてが均一な大きさに形成される。なお、電流容量
を得たい裏面電極５６を形成する場合は、所望の導電パ
ターン５１に複数個の同じ大きさの裏面電極を離間して
設けると良い。
ブロック６２を窒素ガスを流した加熱炉を通して、クリ
ーム状のロウ材９１を加熱溶融して裏面電極５６を形成
する。裏面電極５６は予め同じ大きさの開口部９２と同
じ大きさのクリーム状のロウ材９１が付着されているの
ですべてが均一な大きさに形成される。なお、電流容量
を得たい裏面電極５６を形成する場合は、所望の導電パ
ターン５１に複数個の同じ大きさの裏面電極を離間して
設けると良い。
【００６０】従って、ダイシング後は図８に示す最終構
造を得る。すなわち、必要によって露出した導電パター
ン５１に半田等の導電材を被着して裏面電極５６Ａ、５
６Ｂ、５６Ｃを形成し、回路装置として完成する。本発
明の回路装置５３は図１３に示した従来の裏面電極１
０、１１のように段差が設けられないため、マウント時
に半田等の表面張力でそのまま水平に移動してセルフア
ラインできる特徴を有する。
造を得る。すなわち、必要によって露出した導電パター
ン５１に半田等の導電材を被着して裏面電極５６Ａ、５
６Ｂ、５６Ｃを形成し、回路装置として完成する。本発
明の回路装置５３は図１３に示した従来の裏面電極１
０、１１のように段差が設けられないため、マウント時
に半田等の表面張力でそのまま水平に移動してセルフア
ラインできる特徴を有する。
【００６１】本発明の第６の工程は、図９に示す如く、
複数個のブロック６２を絶縁性樹脂を当接させて粘着シ
ート８０に貼り付けることにある。
複数個のブロック６２を絶縁性樹脂を当接させて粘着シ
ート８０に貼り付けることにある。
【００６２】導電箔６０の裏面エッチングをした後に、
導電箔６０から各ブロック６２が切り離される。このブ
ロック６２は絶縁性樹脂５０で導電箔６０の残余部と連
結されているので、切断金型を用いず機械的に導電箔６
０の残余部から剥がすことで達成できる。
導電箔６０から各ブロック６２が切り離される。このブ
ロック６２は絶縁性樹脂５０で導電箔６０の残余部と連
結されているので、切断金型を用いず機械的に導電箔６
０の残余部から剥がすことで達成できる。
【００６３】本工程では、ステンレス製のリング状の金
属枠８１に粘着シート８０の周辺を貼り付け、粘着シー
ト８０の中央部分には４個のブロック６２をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂５０を当接させて貼り付けられる。粘着シート８０と
してはＵＶシート（リンテック社製）が用いられるが、
各ブロック６２は絶縁性樹脂５０で機械的強度があるの
で、安価なダイシングシートでも使用できる。
属枠８１に粘着シート８０の周辺を貼り付け、粘着シー
ト８０の中央部分には４個のブロック６２をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂５０を当接させて貼り付けられる。粘着シート８０と
してはＵＶシート（リンテック社製）が用いられるが、
各ブロック６２は絶縁性樹脂５０で機械的強度があるの
で、安価なダイシングシートでも使用できる。
【００６４】本発明の第７の工程は、図１０に示す如
く、粘着シート８０に貼り付けられた状態で絶縁性樹脂
５０で一括してモールドされた各ブロック６２の各搭載
部６５の回路素子５２の特性の測定を行うことにある。
く、粘着シート８０に貼り付けられた状態で絶縁性樹脂
５０で一括してモールドされた各ブロック６２の各搭載
部６５の回路素子５２の特性の測定を行うことにある。
【００６５】各ブロック６２の裏面には図１０に示すよ
うに導電パターン５１の裏面電極５６が露出されてお
り、各搭載部６５が導電パターン５１形成時と全く同一
にマトリックス状に配列されている。この導電パターン
５１の絶縁性樹脂５０から露出した裏面電極５６にプロ
ーブ６８を当てて、各搭載部６５の回路素子５２の特性
パラメータ等を個別に測定して良不良の判定を行い、不
良品には磁気インク等でマーキングを行う。
うに導電パターン５１の裏面電極５６が露出されてお
り、各搭載部６５が導電パターン５１形成時と全く同一
にマトリックス状に配列されている。この導電パターン
５１の絶縁性樹脂５０から露出した裏面電極５６にプロ
ーブ６８を当てて、各搭載部６５の回路素子５２の特性
パラメータ等を個別に測定して良不良の判定を行い、不
良品には磁気インク等でマーキングを行う。
【００６６】なお、図１０では裏面電極５６と導電パタ
ーン５１の関係を示すために、黒で塗った部分が導電パ
ターン５１を示し、白抜きの丸印が裏面電極５６を示し
ているが、実際には導電パターン５１の開口部９２以外
はレジスト層９０で覆われている。
ーン５１の関係を示すために、黒で塗った部分が導電パ
ターン５１を示し、白抜きの丸印が裏面電極５６を示し
ているが、実際には導電パターン５１の開口部９２以外
はレジスト層９０で覆われている。
【００６７】本工程では、各搭載部６５の回路装置５３
は絶縁性樹脂５０でブロック６２毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、粘着シート８０に貼り付けられた複数個のブロック
６２をテスターの載置台に真空で吸着させ、ブロック６
２毎に搭載部６５のサイズ分だけ矢印のように縦方向お
よび横方向にピッチ送りをすることで、極めて早く大量
にブロック６２の各搭載部６５の回路装置５３の測定を
行える。すなわち、従来必要であった回路装置の表裏の
判別、電極の位置の認識等が不要にでき、更に複数個の
ブロック６２を同時に処理するので、測定時間の大幅な
短縮を図れる。
は絶縁性樹脂５０でブロック６２毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、粘着シート８０に貼り付けられた複数個のブロック
６２をテスターの載置台に真空で吸着させ、ブロック６
２毎に搭載部６５のサイズ分だけ矢印のように縦方向お
よび横方向にピッチ送りをすることで、極めて早く大量
にブロック６２の各搭載部６５の回路装置５３の測定を
行える。すなわち、従来必要であった回路装置の表裏の
判別、電極の位置の認識等が不要にでき、更に複数個の
ブロック６２を同時に処理するので、測定時間の大幅な
短縮を図れる。
【００６８】本発明の第８の工程は、図１１に示す如
く、粘着シート８０に貼り付けられた状態でブロック６
２の絶縁性樹脂５０を各搭載部６５毎にダイシングによ
り分離することにある。
く、粘着シート８０に貼り付けられた状態でブロック６
２の絶縁性樹脂５０を各搭載部６５毎にダイシングによ
り分離することにある。
【００６９】本工程では、粘着シート８０に貼り付けら
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各搭載部６
５間のダイシングライン７０に沿って分離溝６１の絶縁
性樹脂５０をダイシングし、個別の回路装置５３に分離
する。
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各搭載部６
５間のダイシングライン７０に沿って分離溝６１の絶縁
性樹脂５０をダイシングし、個別の回路装置５３に分離
する。
【００７０】本工程で、ダイシングブレード６９は完全
に絶縁性樹脂５０を切断し粘着シートの表面に達する切
削深さでダイシングを行い、完全に各搭載部６５毎に分
離する。ダイシング時は予め前述した第１の工程で設け
た各ブロックの周辺の枠状のパターン６６の内側の位置
合わせマーク６７を認識して、これを基準としてダイシ
ングを行う。周知ではあるが、ダイシングは縦方向にす
べてのダイシングライン７０をダイシングをした後、載
置台を９０度回転させて横方向のダイシングライン７０
に従ってダイシングを行う。
に絶縁性樹脂５０を切断し粘着シートの表面に達する切
削深さでダイシングを行い、完全に各搭載部６５毎に分
離する。ダイシング時は予め前述した第１の工程で設け
た各ブロックの周辺の枠状のパターン６６の内側の位置
合わせマーク６７を認識して、これを基準としてダイシ
ングを行う。周知ではあるが、ダイシングは縦方向にす
べてのダイシングライン７０をダイシングをした後、載
置台を９０度回転させて横方向のダイシングライン７０
に従ってダイシングを行う。
【００７１】また本工程では、ダイシングライン７０に
は分離溝６１に充填された絶縁性樹脂５０しか存在しな
いので、ダイシングブレード６９の摩耗は少なく、金属
バリも発生せず極めて正確な外形にダイシングできる特
徴がある。
は分離溝６１に充填された絶縁性樹脂５０しか存在しな
いので、ダイシングブレード６９の摩耗は少なく、金属
バリも発生せず極めて正確な外形にダイシングできる特
徴がある。
【００７２】更に本工程後でも、ダイシング後も粘着シ
ート８０の働きで個別の回路装置にバラバラにならず、
その後のテーピング工程でも効率よく作業できる。すな
わち、粘着シート８０に一体に支持された回路装置は良
品のみを識別してキャリアテープの収納孔に吸着コレッ
トで粘着シート８０から離脱させて収納できる。このた
めに微小な回路装置であっても、テーピングまで一度も
バラバラに分離されない特徴がある。
ート８０の働きで個別の回路装置にバラバラにならず、
その後のテーピング工程でも効率よく作業できる。すな
わち、粘着シート８０に一体に支持された回路装置は良
品のみを識別してキャリアテープの収納孔に吸着コレッ
トで粘着シート８０から離脱させて収納できる。このた
めに微小な回路装置であっても、テーピングまで一度も
バラバラに分離されない特徴がある。
【００７３】
【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
【００７４】また本発明では、裏面電極をブロック毎に
レジスト層およびクリーム状のロウ材のスクリーン印刷
で形成でき、且つ均一な大きさの裏面電極を形成できる
利点を有する。
レジスト層およびクリーム状のロウ材のスクリーン印刷
で形成でき、且つ均一な大きさの裏面電極を形成できる
利点を有する。
【００７５】更に、粘着シート８０に複数個のブロック
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。
【００７６】また図１５から明白なように、スルーホー
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全工程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全工程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
【図１】本発明の製造フローを説明する図である。
【図２】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図８】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１１】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１２】従来の回路装置の実装構造を説明する図であ
る。
る。
【図１３】従来の回路装置を説明する図である。
【図１４】従来の回路装置の製造方法を説明する図であ
る。
る。
【図１５】従来の回路装置の製造方法を説明する図であ
る。
る。
５０ 絶縁性樹脂
５１ 導電パターン
５２ 回路素子
５３ 回路装置
６１ 分離溝
６２ ブロック
８０ 粘着シート
９０ レジスト層
９１ クリーム状のロウ材
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 阪本 純次
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
(72)発明者 岡田 幸夫
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
(72)発明者 五十嵐 優助
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
(72)発明者 前原 栄寿
大阪府守口市京阪本通２丁目５番５号 三
洋電機株式会社内
(72)発明者 高橋 幸嗣
群馬県伊勢崎市喜多町29番地 関東三洋電
子株式会社内
Claims (20)
- 【請求項１】 導電箔に回路素子の搭載部を多数個形成
する導電パターンをブロック毎に形成する工程と、 前記ブロック毎の前記導電パターンの前記各搭載部に前
記回路素子を配置する工程と、 前記各搭載部の前記回路素子を前記ブロック毎に一括し
て被覆するように絶縁性樹脂で共通モールドする工程
と、 前記各ブロックの前記絶縁性樹脂の裏面に露出した前記
導電パターン上に予定の裏面電極を形成する開口部を残
してレジスト層で被覆し、クリーム状のロウ材を付着し
て加熱溶融して裏面電極を形成する工程と、 前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシン
グにより分離する工程とを具備することを特徴とする回
路装置の製造方法。 - 【請求項２】 導電箔に回路素子の搭載部を多数個形成
する導電パターンをブロック毎に形成する工程と、 前記ブロック毎の前記導電パターンの前記各搭載部に前
記回路素子を配置する工程と、 前記各搭載部の前記回路素子の電極と所望の前記導電パ
ターンとを電気的に接続する接続手段を形成する工程
と、 前記各搭載部の前記回路素子を前記ブロック毎に一括し
て被覆するように絶縁性樹脂で共通モールドする工程
と、 前記各ブロックの前記絶縁性樹脂の裏面に露出した前記
導電パターン上に予定の裏面電極を形成する開口部を残
してレジスト層で被覆し、クリーム状のロウ材を付着し
て加熱溶融して裏面電極を形成する工程と、 前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシン
グにより分離する工程とを具備することを特徴とする回
路装置の製造方法。 - 【請求項３】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
１または請求項２に記載された回路装置の製造方法。 - 【請求項４】 前記導電箔の表面を導電皮膜で少なくと
も部分的に被覆することを特徴とする請求項１または請
求項２に記載された回路装置の製造方法。 - 【請求項５】 前記導電被膜はニッケル、金あるいは銀
メッキ形成されることを特徴とする請求項４に記載され
た回路装置の製造方法。 - 【請求項６】 前記回路素子は半導体ベアチップ、チッ
プ回路部品のいずれかあるいは両方を固着されることを
特徴とする請求項１または請求項２に記載された回路装
置の製造方法。 - 【請求項７】 前記接続手段はワイヤーボンディングで
形成されることを特徴とする請求項２に記載された回路
装置の製造方法。 - 【請求項８】 前記絶縁性樹脂はトランスファーモール
ドで前記ブロック毎に共通モールドされることを特徴と
する請求項１または請求項２に記載された回路装置の製
造方法。 - 【請求項９】 前記導電箔には少なくとも回路素子の搭
載部を多数個形成する導電パターンをマトリックス状に
配列したブロックを複数個並べたことを特徴とする請求
項１または請求項２に記載された回路装置の製造方法。 - 【請求項１０】 前記絶縁性樹脂は前記導電箔のすべて
の前記ブロックを同時にトランスファーモールドして形
成されることを特徴とする請求項９に記載された回路装
置の製造方法。 - 【請求項１１】 前記絶縁性樹脂でモールドされた前記
各ブロックは前記分離溝を設けていない厚み部分の前記
導電箔を除去する工程の後に前記導電箔の残余部から分
離されることを特徴とする請求項９に記載された回路装
置の製造方法。 - 【請求項１２】 前記レジスト層の前記開口部を同じ大
きさにすることを特徴とする請求項１または請求項２に
記載された回路装置の製造方法。 - 【請求項１３】 前記レジスト層をスクリーン印刷、ロ
ールコータあるいは静電塗布で付着することを特徴とす
る請求項１または請求項２に記載された回路装置の製造
方法。 - 【請求項１４】 前記クリーム状のロウ材をスクリーン
印刷で付着することを特徴とする請求項１または請求項
２に記載された回路装置の製造方法。 - 【請求項１５】 前記クリーム状のロウ材として半田ク
リームを用いることを特徴とする請求項１または請求項
２に記載された回路装置の製造方法。 - 【請求項１６】 前記クリーム状のロウ材は前記レジス
ト層の前記開口部より大きく且つ同じ大きさに付着さ
れ、前記裏面電極の大きさを揃えることを特徴とする請
求項１または請求項２に記載された回路装置の製造方
法。 - 【請求項１７】 前記粘着シートに貼り付けられた前記
絶縁性樹脂でモールドされた前記各ブロック毎に各搭載
部にダイシングにより分離することを特徴とする請求項
９に記載された回路装置の製造方法。 - 【請求項１８】 前記導電パターンと一緒に形成した合
わせマークを用いてダイシングを行うことを特徴とする
請求項１７に記載された回路装置の製造方法。 - 【請求項１９】 前記粘着シートを載置台に真空で吸着
してダイシングを行うことを特徴とする請求項１７に記
載された回路装置の製造方法。 - 【請求項２０】 前記絶縁性樹脂のダイシング時の切削
深さを前記絶縁性樹脂の厚み以上とし、完全に回路装置
に分離することを特徴とする請求項１７に記載された回
路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207451A JP2003078074A (ja) | 2002-07-16 | 2002-07-16 | 回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207451A JP2003078074A (ja) | 2002-07-16 | 2002-07-16 | 回路装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000266750A Division JP3600132B2 (ja) | 2000-09-04 | 2000-09-04 | 回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003078074A true JP2003078074A (ja) | 2003-03-14 |
Family
ID=19195815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207451A Pending JP2003078074A (ja) | 2002-07-16 | 2002-07-16 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003078074A (ja) |
-
2002
- 2002-07-16 JP JP2002207451A patent/JP2003078074A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609737B2 (ja) | 回路装置の製造方法 | |
| JP4761662B2 (ja) | 回路装置の製造方法 | |
| JP2003037239A (ja) | 半導体装置およびその製造方法 | |
| JP2002280488A (ja) | 回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| KR20030019082A (ko) | 회로 장치의 제조 방법 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP3600132B2 (ja) | 回路装置の製造方法 | |
| JP4698080B2 (ja) | 回路装置の製造方法 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP4342157B2 (ja) | 回路装置の製造方法 | |
| JP3600136B2 (ja) | 回路装置の製造方法 | |
| JP2003078074A (ja) | 回路装置の製造方法 | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP2003188333A (ja) | 半導体装置およびその製造方法 | |
| JP3600135B2 (ja) | 回路装置の製造方法 | |
| JP4334187B2 (ja) | 回路装置の製造方法 | |
| JP4393038B2 (ja) | 回路装置の製造方法 | |
| JP2003037345A (ja) | 回路装置およびその製造方法 | |
| JP4471559B2 (ja) | 回路装置の製造方法 | |
| JP3600134B2 (ja) | 回路装置の製造方法 | |
| JP2002329739A (ja) | 回路装置の製造方法 | |
| JP2003077947A (ja) | 回路装置の製造方法 | |
| JP2003051576A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |