[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003069134A - 半導体光デバイス及びその作製方法 - Google Patents

半導体光デバイス及びその作製方法

Info

Publication number
JP2003069134A
JP2003069134A JP2001257472A JP2001257472A JP2003069134A JP 2003069134 A JP2003069134 A JP 2003069134A JP 2001257472 A JP2001257472 A JP 2001257472A JP 2001257472 A JP2001257472 A JP 2001257472A JP 2003069134 A JP2003069134 A JP 2003069134A
Authority
JP
Japan
Prior art keywords
substrate
face
mask
laminated structure
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001257472A
Other languages
English (en)
Inventor
Tomoshi Arakawa
智志 荒川
Shigeaki Ikeda
成明 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2001257472A priority Critical patent/JP2003069134A/ja
Publication of JP2003069134A publication Critical patent/JP2003069134A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 斜め導波路構造を形成する際の制御性が良好
で、反射率が低い出射端面を備えた半導体光デバイスを
実用的なコストで作製する方法を提供する。 【解決手段】 本方法は、化合物半導体積層構造を基板
上に有し、積層構造の一方の端面を出射端面とする半導
体光デバイスの作製方法である。本方法は、マスク間隔
が一定で、かつ双方のマスク幅がそれぞれ出射端面に向
かって拡大する対の選択成長マスク78A、Bを基板7
6上に形成する工程と、対の選択成長マスクを使って選
択領域成長法により化合物半導体層80、81、82を
基板上に選択成長させる工程とを備えている。これによ
り、化合物半導体積層構造として構成され、かつ出射端
面に対して導波路を傾斜させた斜め導波路構造部を対の
マスク間のマスク間隙領域上に形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、低反射率の出射端
面を有する半導体光デバイスを作製する方法に関し、更
に詳細には、低反射率の出射端面を有する半導体光デバ
イスを制御性良く、かつ経済的に作製する方法に関する
ものである。
【0002】
【従来の技術】光通信分野の進展に伴い、分布帰還型半
導体レーザ素子(以下、DFBレーザと言う)に、電界
吸収型(EA)等の半導体変調器や、半導体光増幅器、
受動導波路等を組み合わせた、集積型光デバイスが注目
されている。集積型光デバイスでは、デバイス特性の向
上のために、DFBレーザに組み合わせたEA変調器、
半導体光増幅器、受動導波路等の出射側端面の反射率を
出来るだけ低減することが重要である。そこで、出射端
面の反射率を低くすために、従来から、低反射膜を出射
端面に塗布したり、或いは低屈折率の半導体層からなる
窓構造を導波路の延長線上に形成したりすることが提案
されている。
【0003】また、これらの手法に加えて、斜め導波路
構造により波長依存性のない低反射特性を実現する方法
がある。ストライプ構造の活性層導波路は、通常、劈開
端面に直交するように形成される。ここで、図6に示す
ように、ストライプ導波路を直交方向より少しの角度θ
f だけ傾けたとすると、端面からの反射光は、導波路に
は向かわない。そのために、導波路を伝搬した来た導波
光と端面からの反射光との結合が低下することにより、
実効的な反射率が低下する。そして、傾斜基板(オフ基
板)を用いて斜め導波路構造を形成する方法が、特開平
3−136388号公報等で提案されている。例えば、
特開平3−136388号公報によれば、通常の面方位
から傾いた基板面方位を有する傾斜基板上にレーザ構造
を形成し、劈開面を入出射端面とすることにより、反射
防止効果が高い、極低反射の半導体光増幅器を実現する
ことができるとしている。
【0004】
【発明が解決しようとする課題】しかし、傾斜基板を用
いて劈開面である出射端面に対して斜め導波路構造部を
形成することには、以下のような問題点がある。第1に
は、傾斜基板は一般に特注品であって、市販の汎用品で
ないために、基板コストが嵩み、作製する集積型光デバ
イスのコスト増を招く結果となる。第2には、傾斜基板
上に化合物半導体層を成長させるときの結晶成長条件
は、通常の(100)面基板上、いわゆるフラットな基
板上に化合物半導体層を成長させるときの結晶成長条件
に比べて、一般的に厳しい。その結果、(100)面基
板の結晶成長条件をそのまま傾斜基板上の成長に適用す
ることが難しく、別途、最適な成長条件を見い出すこと
が必要になる。そのために、コストが嵩む。また、最適
な成長条件の範囲も狭いために、成長プロセスの制御が
難しい。
【0005】従って、特注の傾斜基板を用いて集積型光
デバイスを作製することは、成長プロセスの制御の面及
びコストの面で実用化が難しく、傾斜基板に代えて、経
済的に、集積型光デバイスの出射端面の反射率を低くす
る技術が求められている。そこで、本発明の目的は、一
般的なフラットな基板上に、つまり(100)基板上に
斜め導波路構造を備えた半導体光デバイス、及び斜め導
波路構造を形成する際の制御性が良好で、反射率が低い
出射端面を備えた半導体光デバイスを実用的なコストで
作製する方法を提供することである。
【0006】
【課題を解決するための手段】本発明者は、上記目的を
解決するに当たり、選択領域成長法を適用して化合物半
導体層を積層することにより、斜め導波路構造を形成す
ることを着想し、以下の実験を行った。
【0007】実験例1 選択領域成長法を適用すると、成長層の膜厚がマスク間
隙により変化する。そこで、本発明者は、図7(a)に
示すように、マスク寸法及び形状が相互に同じで、マス
ク幅Wが5μm、10μm、15μm、及び20μm、
マスク間隙Gが10μmの一定の4組の対の選択領域成
長用マスク10A、BをそれぞれInP基板の基板面1
2上に形成し、各マスクとも同じ成長条件で間隙Gのマ
スク間隙領域14上にInP層を成長させたところ、図
7(b)に示すような、マスク幅WとInP層の膜厚と
の関係を得た。図7(b)で、InP層の膜厚は、マス
クの影響のない領域、つまりマスクから離隔した領域に
成長したInP層の膜厚を1としている。つまり、マス
ク間隙Gの領域上にInP層を成長させる際、マスク幅
が増大するにつれて、InP層の膜厚が厚くなることが
確認された。
【0008】実験例2 実験例1の成果を発展させて、本発明者は、更に、図8
(a)に示すマスク20A、BをInP基板28(図9
参照)の基板面22上に形成し、マスクを使った選択領
域成長法により、マスク間隙領域24上にInP層を成
長させる実験を行った。マスク20A、Bは、図8
(a)に示すように、マスク寸法及び形状が相互に同じ
で、マスク間隔Gが10μmで一定、かつ双方のマスク
幅Wがそれぞれ矢印の方向に始点P1 の0μmから終点
2 の20μmまで拡大する対の選択成長マスクであ
る。P1 とP2 との距離Lは、10μmである。マスク
20A、Bのマスク幅Wは、マスク間隙領域24上のI
nP層の膜厚が始点P1 から終点P2 に向かってほぼ線
型で増大するように、調節されている。つまり、InP
層の膜厚が線型で増大するように、曲線状の輪郭26
が、マスク20A、Bのマスク間隙領域14とは反対側
の縁部を規定する。
【0009】以上の構成のマスク20A、Bを使って、
マスク20A、Bの影響のない領域、即ちマスク20
A、Bから離れた領域で、InP層の膜厚が0.5μm
になるようにInP層を選択成長させたとき、マスク間
隙領域24上のInP層の膜厚は、図8(b)に示すよ
うに、始点P1 からP2 に向かってほぼ線型に増大す
る。
【0010】選択領域成長法によりマスク間隙領域24
上に成長させたInP層の上面は、図9に示すように、
InP基板28の基板面22に対して傾斜角θがほぼ7
°程度の傾斜面となる。更に、InP層26上に、図9
に示すように、膜厚0.1μmのGaInAsP層30
及び膜厚1μmのInP層32を成長させた。膜厚は、
マスク20A、Bから離れたマスク効果のない領域の膜
厚である。図9中、マスク20A、Bで覆われた領域
は、Lで示されている。これにより、終点P2 の端面、
つまり出射端面に対してInP層26、GaInAsP
層30及びInP層32からなる導波路を傾斜させた傾
斜導波路構造部34を形成することができ、これによ
り、低反射率の端面を実現することができた。
【0011】また、傾斜導波路構造部34に隣接して出
射端面とは反対方向に延びるマスクのない領域には、I
nP基板28に平行なエピタキシャル成長層からなる積
層構造であって、InP基板28に平行なストライプ3
5を有する平行ストライプ構造部36を傾斜導波路構造
部34に連続的して形成することができた。つまり、傾
斜導波路構造部34と、傾斜導波路構造部34に連続し
て、(100)基板上に通常のエピタキシャル成長法に
従ってエピタキシャル成長させた化合物半導体層の積層
構造からなる平行ストライプ構造部36とを、(10
0)基板上に形成することができた。傾斜導波路構造部
34の出射端面は、導波路を構成するGaInAsP層
30の延在方向に対して非直交で交差している。一方、
平行ストライプ構造部36の端面は、平行ストライプ構
造部36を構成する化合物半導体層の延在方向に直交し
ている。
【0012】また、上記目的を解決するに当たり、本発
明者は、基板をエッチングして階段状の段差基板を形成
し、次いで加熱して階段状の段差を傾斜面にした傾斜基
板を形成し、次いで傾斜基板上に化合物半導体積層構造
を形成することを着想し、実験例3を行った。
【0013】実験例3 先ず、図10(a)に示すように、5μmの長さの領域
41を露出させる誘電体膜からなる第1のエッチングマ
スク42を(100)InP基板40上に形成した。次
いで、図10(b)に示すように、第1のエッチングマ
スク42から露出した領域41をドライエッチング法に
よりエッチング深さ0.5μmだけエッチングして除去
し、第1の段差44をInP基板40に形成した。次い
で、第1のエッチングマスク42を除去した後、図10
(c)に示すように、第1のエッチングマスク42で覆
った領域のうち第1の段差44に近い基板面の長さ5μ
mの領域45を露出し、残りを覆う第2のエッチングマ
スク46を第1のエッチングマスク42で覆った領域上
に形成した。
【0014】続いて、図11(d)に示すように、第2
のエッチングマスク46から露出した領域45をドライ
エッチング法によりエッチングし、エッチング深さ0.
5μmの第2の段差48を形成すると共に、第1の段差
44を更にエッチングし、第2の段差48に対してエッ
チング深さ0.5μmだけ低くした。次いで、第2のエ
ッチングマスク46を除去した後、MOCVD装置内
で、ホスフィン圧下で高温、例えば650℃に20分間
維持して、マストランスポート現象を進行させ、図11
(e)に示すように、第1の段差44及び第2の段差4
8を、なだらかな傾斜面、つまり傾斜角約6°の傾斜面
49に変化させた。
【0015】これにより、平坦部50aと、傾斜角約6
°の傾斜面を有する傾斜部50bとを備えた傾斜基板5
0を作製することができた。傾斜基板50上に、GaI
nAsP層52及びInP層53をエピタキシャル成長
させると、図11(f)に示すように、傾斜部50b上
に斜め導波路構造の積層構造54を形成することが出来
た。また、平坦部50aには、平坦部50aの基板面に
平行なエピタキシャル成長層からなる積層構造であっ
て、平坦部50aの基板面に平行なストライプ58を有
する平行ストライプ構造部56を傾斜導波路構造部54
に連続的して形成することができた。つまり、平行スト
ライプ構造部56は、(100)面上に通常のエピタキ
シャル成長法に従ってエピタキシャル成長させた化合物
半導体層の積層構造である。傾斜部50b側の出射端面
55は、積層構造54のうち少なくとも導波路を構成す
る化合物半導体層の延在方向に対して非直交で交差して
いる。一方、平坦部50aの端面は、平行ストライプ構
造部56を構成する化合物半導体層の延在方向に直交し
ている。
【0016】上記目的を達成するために、上述の知見に
基づいて、特に実験例1及び2に基づいて、本発明に係
る半導体光デバイスは、化合物半導体積層構造を(10
0)基板上に有し、積層構造の一方の端面を出射端面と
する半導体光デバイスにおいて、積層構造の少なくとも
出射端面の近傍領域で、積層構造のうち少なくとも導波
路を構成する化合物半導体層が(100)基板に対して
傾斜している傾斜層として形成され、かつ出射端面が導
波路の延在方向に対して非直交で交差し、傾斜層を有す
る積層構造が、出射端面を有する光導波路として構成さ
れていることを特徴としている。
【0017】本発明に係る半導体光デバイスは、オフ基
板ではない(100)基板上に傾斜層を備え、出射端面
が導波路の延在方向に対して非直交で交差する傾斜導波
路構造部を構成することにより、反射率が低く、制御性
及び再現性良く作製できる構成の半導体光デバイスを実
現している。
【0018】本発明の好適な実施態様では、傾斜層を有
する積層構造(以下、第1の積層構造と言う)の出射端
面とは反対の端面に光学的に連続して、(100)基板
に実質的に平行な層として成長した化合物半導体層から
なる第2の積層構造を備え、第2の積層構造が、半導体
光変調器、半導体光増幅器、及び受動導波路の少なくと
もいずれかとして構成されている。本発明の更に好適な
実施態様では、第2の積層構造の第1の積層構造とは反
対の端面に光学的に連続して、(100)基板に実質的
に平行な層として成長した化合物半導体層からなる第3
の積層構造を備え、第3の積層構造が、分布帰還型半導
体レーザ素子として構成されている。
【0019】「実質的に平行な層として」とは、(10
0)基板上に通常のエピタキシャル成長法、例えばMO
CVD法等により成長させた化合物半導体層を意味し、
意識して傾斜層を形成することとは異なることを意味す
る。以上の構成により、本発明は、反射率の低い出射端
面を有する導波路を備え、制御性良く作製できる構成
で、分布帰還型半導体レーザ素子とEA変調器等とを集
積させた集積側半導体光デバイスを実現することができ
る。
【0020】また、本発明に係る半導体光デバイスで
は、出射端面に低反射膜を設けても良く、更には、出射
端面に窓構造を設けて、出射端面での反射率を低下させ
るようにしても良い。
【0021】また、上述の知見に基づいて、特に実験例
1及び実験例2に基づいて、上述の本発明に係る半導体
光デバイスを作製する方法(以下、第1の発明方法と言
う)は、化合物半導体積層構造を(100)基板上に有
し、積層構造の一方の端面を出射端面とする半導体光デ
バイスの作製方法であって、双方のマスク幅がそれぞれ
出射端面に向かって拡大する対の選択成長マスクを(1
00)基板上に形成する工程と、対の選択成長マスクを
使って選択領域成長法により化合物半導体層を(10
0)基板上に選択成長させる工程とを備え、選択成長工
程では、対の選択成長マスク間のマスク間隙領域上に、
化合物半導体層の積層構造のうち少なくとも導波路を構
成する化合物半導体層を(100)基板に対して傾斜し
ている傾斜層として形成し、かつ出射端面を導波路の延
在方向に対して非直交で交差させ、傾斜導波路構造部を
形成することを特徴としている。
【0022】第1の発明方法の、双方のマスク幅がそれ
ぞれ出射端面に向かって拡大する対の選択成長マスクを
基板上に形成する工程では、対の選択成長マスクのマス
ク間隔がほぼ一定であるか、又はマスク間隔がマスク幅
の拡大に合わせて縮小するようにしても良い。
【0023】本発明方法は、InP層及びGaInAs
P層の成長に限らず、選択領域成長法を適用できる化合
物半導体層の成長である限り、適用できる。
【0024】また、上記目的を達成するために、上述の
知見に基づいて、特に実験例3に基づいて、本発明に係
る別の半導体光デバイスの作製方法(以下、第2の発明
方法と言う)は、化合物半導体積層構造を(100)基
板上に有し、積層構造の一方の端面を出射端面とする半
導体光デバイスの作製方法であって、出射端面側の領域
を露出し、残りの領域を覆う第1のマスクを基板上に形
成する工程と、第1のマスクから露出している領域をエ
ッチングして、第1の段差を形成する工程と、第1のマ
スクを除去し、続いて第1のマスクで覆った領域のうち
出射端面側の領域を露出し、残りの領域を覆う第2のマ
スクを形成する工程と、第2のマスクから露出している
領域をエッチングして、第2の段差を形成すると共に第
1の段差を更にエッチングして第2の段差より低くし、
これにより2段の階段状の段差を有する段差部を出射端
面側に備えた段差基板を形成する工程と、段差基板を加
熱して、段差部の階段状の段差を傾斜面に変化させ、傾
斜面を有する傾斜部を備えた傾斜基板を形成する工程
と、傾斜基板上に化合物半導体積層構造を形成する工程
とを備え、化合物半導体積層構造として構成され、かつ
出射端面に対して導波路を傾斜させた傾斜導波路構造部
を傾斜部上に形成することを特徴としている。
【0025】更には、必要に応じて、更に第2のマスク
形成と同様のマスク形成工程及び第2の段差形成と同様
のエッチング工程を繰り返して、3段以上の階段状の段
差を有する段差部を出射端面側に備えた段差基板を形成
する工程を備えるようにすることもできる。第2の発明
方法は、InP基板に限らず、加熱することにより、段
差基板を傾斜基板に変化できる化合物半導体基板である
限り、適用することができる。
【0026】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。半導体光デバイスの実施形態例1 本実施形態例は、分布帰還型半導体レーザ素子とEA変
調器とを集積した半導体光デバイスに、第1の発明に係
る半導体光デバイスを適用した実施形態の一例であっ
て、図12は本実施形態例の半導体光デバイスの構成を
示す断面図である。本実施形態例の半導体光デバイス1
20は、図12に示すように、オフ基板ではない通常の
(100)n−InP基板62上に、分布帰還型半導体
レーザ素子(以下、DFBレーザという)122と、D
FBレーザ122の出射側に接合されたEA変調器12
4と、EA変調器124の出射側に接合された傾斜導波
路構造の出射導波路126とを備えている。
【0027】DFBレーザ122は、図12に示すよう
に、n−InP基板62上に順次設けられた、膜厚10
0nmのn−InP下部クラッド層64、GaInAs
PからなるSCH−MQW(λg=1.55μm)6
6、膜厚100nmのp−InP上部クラッド層68、
膜厚10nmのGaInAsP(λg=1200nm)
からなる回折格子71、膜厚350nmのp−InP上
部クラッド層74、膜厚2000nmのp−InP上部
クラッド層87、及び膜厚300nmのp−GaInA
sコンタクト層88の積層構造から構成されている。
【0028】p−InP上部クラッド層87及びp−G
aInAsコンタクト層88は、EA変調器124及び
出射導波路126との共通層である。また、p−InP
上部クラッド層74、回折格子71、p−InP上部ク
ラッド層68、SCH−MQW66、n−InP下部ク
ラッド層64及びn−InP基板62の上層部は、リッ
ジ形状としてエッチング加工され、かつ、リッジの両脇
は、FeドープSI−InP層86からなる電流ブロッ
キング層で埋め込まれ、電流狭窄されている。
【0029】EA変調器124は、n−InP基板62
上に、DFBレーザ12の積層構造に連続的に形成さ
れ、n−InP基板62に平行に成長した化合物半導体
層からなる積層構造を備えている。EA変調器124の
積層構造は、図12に示すように、膜厚500nmのn
−InP下部クラッド層80、膜厚200nmのGaI
nAsP(λg=1.5μm)層81、及び膜厚300
nmのp−InP上部クラッド層82から構成されてい
る。出射導波路126は、EA変調器124と同じ積層
構造の傾斜導波路構造として形成されている。出射導波
路126の出射端面79は、出射導波路126の導波路
構造の延在方向に対して傾斜して(非直交で)交差して
いる。また、EA変調器124及び出射導波路126の
積層構造上には、DFBレーザ122と共通のp−In
P上部クラッド層87及びp−GaInAsコンタクト
層88が設けてある。
【0030】本実施形態例の半導体光デバイス120で
は、図示しないが、n−InP基板62の裏面には、D
FBレーザ122とEA変調器124との共通のn側電
極が設けられ、また、p−GaInAsコンタクト層8
8のDFBレーザ12の領域及びEA変調器124の領
域上には、それぞれ、p側電極が設けられ、DFBレー
ザ122とEA変調器124と間には、電気的に分離す
る分離溝が設けてある。
【0031】本実施形態例の半導体光デバイス120の
出射導波路126では、導波路構造が傾斜導波路構造と
して形成されているので、出射端面79の反射率が低
い。更には、以上の構成により、EA変調器124と出
射導波路126とを同じプロセス工程で作製することが
できる。
【0032】半導体光デバイスの作製方法の実施形態例
本実施形態例は、第1の発明方法に係る半導体光デバイ
スの作製方法を上述の半導体光デバイス120の作製に
適用した実施形態の一例である。図1(a)から
(c)、図2(d)から(f)、及び図3は、それぞ
れ、本実施形態例の方法で集積型光デバイスを作製した
際の工程毎の断面図である。尚、図2(f)及び図3
は、それぞれ、DFBレーザ122のレーザストライプ
に対して直交する断面図である。図1(a)に示すよう
に、(100)n−InP基板62上全面に、MOCV
D法等により、導波層までのGaInAsP系DFBレ
ーザ構造を構成する化合物半導体層を成長させる。詳細
には、(100)n−InP基板62上全面に、順次、
膜厚100nmのn−InP下部クラッド層64、Ga
InAsPからなるSCH−MQW(λg=1.55μ
m)66、膜厚100nmのp−InP上部クラッド層
68、膜厚10nmのGaInAsP(λg=1200
nm)回折格子層70、及び膜厚10nmのp−InP
キャップ層72をエピタキシャル成長させる。
【0033】次いで、図1(b)に示すように、p−I
nPキャップ層72及びGaInAsP回折格子層70
をエッチングして回折格子71を形成し、続いて膜厚2
50nmのp−InP上部クラッド層74を成長させ
る。次に、DFBレーザ領域75を覆い、露出領域76
を露出させるSiN膜からなるマスク77を形成する。
露出領域76は、DFBレーザ領域75に隣接するEA
変調器領域76A、及びEA変調器領域76Aに隣接す
る導波路領域76Bからなる。続いて図1(c)に示す
ように、露出したEA変調器領域76A及び導波路領域
76Bを(100)n−InP基板62までエッチング
する。
【0034】続いて、図2(d)に示すように、DFB
レーザ領域75に隣接するEA変調器領域76Aを開け
て、導波路領域76Bに対の選択領域成長マスク78
A、Bを形成する。対の選択成長マスク78は、導波路
領域76を挟む2個のマスク78A、Bで構成され、マ
スク78A、Bの双方のマスク幅がそれぞれ出射端面7
9に向かって拡大している。対の選択成長マスク78
は、図2(d)に示すように、マスク間隔が導波路領域
76を通して一定である必要はなく、例えば、図13に
示すように、出射端面79に向かって縮小するように設
けてもよい。
【0035】次いで、図2(e)に示すように、エッチ
ングにより露出している露出領域76の(100)n−
InP基板62上に、膜厚500nmのn−InP下部
クラッド層80、膜厚200nmのGaInAsP(λ
g=1.5μm)層81、及び膜厚300nmのp−I
nP上部クラッド層82を選択領域成長法によりエピタ
キシャル成長させる。これにより、図2(e)に示すよ
うに、下部クラッド層80、GaInAsP層81及び
上部クラッド層82からなる積層構造が、EA変調器領
域76A及び出射導波路領域76B上に形成される。E
A変調器領域76Aでは、積層構造を構成する各層は
(100)n−InP基板62に平行に形成される。一
方、出射導波路領域76Bでは、積層構造を構成する各
層は(100)n−InP基板62に対して傾斜層とし
て形成され、傾斜導波路構造を構成している。
【0036】SiNマスク77及び選択成長マスク78
A、Bを除去した後、p−InP上部クラッド層74上
に、図2(f)に示すように、新たに幅2μmのSiN
ストライプマスク84を形成する。この際、選択領域成
長用マスク78A、Bのマスク間をSiNストライプマ
スク84が通るようにする。SiNストライプマスク8
4をマスクにして、深さ2000nmでエッチングして
リッジを形成し、続いて、図2(f)に示すように、リ
ッジの両脇にFeドープSI−InP層86からなる電
流ブロッキング層を埋め込み成長させる。次いで、図3
に示すように、SiNストライプマスク84を除去した
後、基板全面に膜厚2000nmのp−InP上部クラ
ッド層87、及び膜厚300nmのp−GaInAsコ
ンタクト層88を成長させる。
【0037】続いて、必要なパッシベーション膜を成膜
し、電極を形成する。更に、所望の位置すわなち出射端
面79で劈開してバー化し、出射端面に低反射コーティ
ングを施した後、チップ化する。これにより、図12に
示す、半導体光デバイス120、つまり、共通の(10
0)n−InP基板62上に、DFBレーザ122に順
次連続して集積したEA変調器124、及び傾斜導波路
構造を有する出射導波路124を備える集積型半導体光
デバイスを作製することができる。本発明方法では、選
択領域成長に関わる条件は、実施形態例で例示した条件
に限定されることなく、マスクサイズ、マスク形状等、
また、成長条件により、変化させることが可能である。
【0038】作製した集積型光デバイスの出射側端面7
9の反射率を測定したところ、約10-3であった。これ
は、低反射膜のみを設けた従来の集積型光デバイスの出
射端面に比べて、1/100程度になっており、非常に
低い反射率である。また、本実施形態例では、半導体光
デバイス120を構成するDFBレーザ122、EA変
調器124及び受動導波路126をそれぞれ通常の作製
手法で作製しているので、DFBレーザ122、EA変
調器124及び受動導波路126の個々のデバイス特性
は、従来のものと同じ特性を示している。
【0039】更に、本実施形態例の半導体光デバイス1
20では、DFBレーザ122を設けているが、必ずし
もDFBレーザを設ける必要はなく、EA変調器124
に反射率の低い出射端面を有する出射導波路126を集
積させた半導体光デバイスを設けることもできる。
【0040】半導体光デバイスの作製方法の実施形態例
本実施形態例は、第2の発明方法に係る半導体光デバイ
スの作製方法を別の構成のの半導体光デバイスの作製に
適用した実施形態の一例である。図4(a)と(b)及
び図5(c)と(d)は、それぞれ、本実施形態例の方
法で半導体光デバイスを作製した際の工程毎の断面図で
ある。本実施形態例で、作製する半導体光デバイスは、
出射導波路が傾斜基板上に設けられていることを除い
て、実施形態例1の半導体光デバイス120と同様に、
共通のInP基板上にDFBレーザと、DFBレーザの
出射側に接合されたEA変調器と、EA変調器の出射側
に接合された傾斜導波路構造の出射導波路とを備えてい
る。本実施形態例では、実施形態例1と同様にして、図
1(a)に示すように、p−InPキャップ層72を最
上層とする積層構造を形成し、次いで図1(b)に示す
ように、回折格子71を形成し、p−InP上部クラッ
ド層74を成長させ、更に図1(c)に示すように、露
出領域76の積層構造をエッチングして、n−InP基
板62を露出させる。露出領域76は、EA変調器領域
76Aと出射導波路領域76Bとから構成されている。
【0041】次いで、図4(a)に示すように、露出領
域76の出射端面側とは反対側の領域上、つまりEA変
調器領域76A及び出射導波路領域76Bの一部領域上
にSiN膜からなる第1のマスク90を形成し、エッチ
ングして、第1の段差92を形成する。次に、第1のマ
スク90を除去し、図4(b)に示すように、続いて第
1のマスク90で覆った領域のうち出射端面側の領域を
一部露出し、残りの領域を覆う第2のマスク94を形成
し、続いて、第2のマスク94から露出している領域を
エッチングして、第2の段差96を形成すると共に第1
の段差92を更にエッチングして低くする。必要に応じ
てマスク形成工程とエッチング工程とを繰り返して、E
A変調器領域76Aに平坦なエッチングしない基板領域
を形成すると共に出射導波路領域76Bに階段状の段差
を有する段差部を備えた段差基板98を形成する。
【0042】次いで、第2のマスク94を除去した後、
MOCVD装置内で、ホスフィン圧下で高温、例えば6
50℃に20分間維持することにより、マストランスポ
ート現象を進行させ、図5(c)に示すように、出射導
波路領域76Bの第1の段差92及び第2の段差96を
なだらかな傾斜面、つまり傾斜角約6°の傾斜面100
に変化させる。
【0043】次いで、図5(d)に示すように、傾斜面
100上に、順次、膜厚500nmのn−InP下部ク
ラッド層101、膜厚200nmのGaInAsP(λ
g=1.5μm)層102、及び膜厚300nmのp−
InP上部クラッド層103をエピタキシャル成長させ
る。これにより、図5(d)に示すように、下部クラッ
ド層101、GaInAsP層102及び上部クラッド
層103からなる傾斜導波路構造の出射導波路を傾斜面
100上に形成することができる。出射導波路の出射端
面79は、出射導波路の導波路構造の延在方向に対して
傾斜して(非直交で)交差している。
【0044】以下、実施形態例1と同様に、リッジを形
成し、リッジ脇を電流ブロック層で埋め込み、上部クラ
ッド層、コンタクト層を形成する。更に、必要なパッシ
ベーション膜を成膜し、電極を形成する。続いて、所望
の位置で劈開してバー化し、出射端面に低反射コーティ
ングを施した後、チップ化する。これにより、共通のI
nP基板62上に、DFBレーザに順次連続して集積し
たEA変調器、及び傾斜導波路構造を有する出射導波路
を備える集積型半導体光デバイスを作製することができ
る。本実施形態例で作製した半導体光デバイスは、実施
形態例1の方法で作製した半導体光デバイスと同様に良
好な特性が得られた。
【0045】本発明方法では、傾斜導波路形成のための
パターニング、エッチング、及び整形方法は、本実施形
態例に限定されない。それらの条件を変更することによ
り、形成される導波路の形状、及び傾斜角を変化させる
ことは可能である。
【0046】実施形態例では、EA変調器を介して最も
構成が単純な受動導波路をDFBレーザに接続、集積し
た集積型の半導体光デバイスを例にしているが、当然、
受動導波路に代えて、光増幅器、その他の機能を有する
半導体光デバイスを集積する場合も、従来の集積型の半
導体光デバイスの作製方法に本発明方法を組み合わせる
ことにより、本発明方法を容易に適用することができ
る。また、出射端面に既知の構成の窓構造を既知の作製
方法により設けることにより、更に出射端面を低い反射
率端面にすることができる。
【0047】
【発明の効果】本発明によれば、積層構造の少なくとも
出射端面の近傍領域で、積層構造のうち少なくとも導波
路を構成する化合物半導体層が(100)基板に対して
傾斜している傾斜層として形成され、かつ出射端面が
(100)基板に対する法線に対して非直交し、かつ、
積層構造を光導波路として構成することにより、反射率
の低い出射端面を備えた半導体光デバイスを実現してい
る。本発明方法によれば、選択領域成長法を適用して化
合物半導体層を積層して傾斜導波路構造を形成すること
により、及び基板をエッチングして階段状の段差基板を
形成し、次いで加熱して階段状の段差を傾斜面にした傾
斜基板を形成し、次いで傾斜基板上に化合物半導体積層
構造を形成することにより、出射端面に対して導波路を
傾斜させた傾斜導波路構造を有し、これにより出射端面
が低反射率端面になる半導体光デバイスを制御性良く形
成することができる。
【図面の簡単な説明】
【図1】図1(a)から(c)は、それぞれ、実施形態
例1の方法で集積型光デバイスを作製した際の工程毎の
断面図である。
【図2】図2(d)から(f)は、それぞれ、図1
(c)に続いて、実施形態例1の方法で集積型光デバイ
スを作製した際の工程毎の断面図である。
【図3】図2(f)に続く、実施形態例の方法で集積型
光デバイスを作製した際の工程毎の断面図である。
【図4】図4(a)及び(b)は、それぞれ、実施形態
例2の方法で集積型光デバイスを作製した際の工程毎の
断面図である。
【図5】図5(c)及び(d)は、それぞれ、図4
(b)に続く、実施形態例2の方法で集積型光デバイス
を作製した際の工程毎の断面図である。
【図6】傾斜導波路構造部の構成を示す模式的断面図で
ある。
【図7】図7(a)及び(b)は、それぞれ、実験例1
を説明する図である。
【図8】図8(a)及び(b)は、それぞれ、実験例2
を説明する図である。
【図9】実験例2で作製した傾斜導波路構造を有する積
層構造の断面を示す模式的断面図である。
【図10】図10(a)から(c)は、それぞれ、実験
例3の工程毎の断面図である。
【図11】図11(d)から(f)は、それぞれ、図1
0(c)に続いて、実験例3の工程毎の断面図である。
【図12】実施形態例の半導体光デバイスの構成を示す
断面図である。
【図13】図13(a)及び(b)は、それぞれ、選択
領域成長用マスクの別の例を示す平面図である。
【符号の説明】
10A、B 対の選択領域成長用マスク 12 InP基板の基板面 14 マスク間隙領域 20A、B 対の選択領域成長用マスク 22 InP基板の基板面 24 マスク間隙領域 26 InP層 28 InP基板 30 GaInAsP層 32 InP層 34 傾斜導波路構造部 35 ストライプ 36 平行ストライプ構造部 40 InP基板 41 露出した領域 42 第1のエッチングマスク 44 第1の段差 45 露出した領域 46 第2のエッチングマスク 48 第2の段差 49 傾斜面 50 傾斜基板 50a 平坦部 50b 傾斜部 52 GaInAsP層 53 InP層 54 傾斜導波路構造の積層構造 55 出射端面 56 直交ストライプ構造部 58 ストライプ 62 n−InP基板 64 n−InP下部クラッド層 66 GaInAsPからなるSCH−MQW 68 p−InP上部クラッド層 70 GaInAsP(λg=1200nm)回折格子
層 71 回折格子 72 p−InPキャップ層 74 p−InP上部クラッド層 75 DFBレーザ形成領域 76 露出領域 76A EA変調器領域 76B 導波路領域 77 マスク 78A、B 対の選択領域成長マスク 79 出射端面 80 n−InP下部クラッド層 81 GaInAsP(λg=1.5μm)層 82 p−InP上部クラッド層 84 SiNストライプマスク 86 FeドープSI−InP層 87 p−InP上部クラッド層 88 p−GaInAsコンタクト層 90 第1のマスク 92 第1の段差 94 第2のマスク 96 第2の段差 98 段差基板 100 傾斜面 101 InP下部クラッド層 102 GaInAsP(λg=1.3μm)層 103 InP上部クラッド層 120 実施形態例の半導体光デバイス 122 DFBレーザ 124 EA変調器 126 出射導波路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01S 5/10 G02B 6/12 B Fターム(参考) 2H047 KA02 KA11 MA07 PA06 PA24 QA02 TA11 2H079 AA02 AA13 BA01 CA05 DA16 DA22 EA07 EA27 5F073 AA22 AA64 AA83 AB21 BA01 CA12 EA29

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体積層構造を(100)基板
    上に有し、積層構造の一方の端面を出射端面とする半導
    体光デバイスにおいて、 積層構造の少なくとも出射端面の近傍領域で、積層構造
    のうち少なくとも導波路を構成する化合物半導体層が
    (100)基板に対して傾斜している傾斜層として形成
    され、かつ出射端面が導波路の延在方向に対して非直交
    で交差し、 傾斜層を有する積層構造が、出射端面を有する光導波路
    として構成されていることを特徴とする半導体光デバイ
    ス。
  2. 【請求項2】 傾斜層を有する積層構造(以下、第1の
    積層構造と言う)の出射端面とは反対の端面に光学的に
    連続して、(100)基板に実質的に平行な層として成
    長した化合物半導体層からなる第2の積層構造を備え、 第2の積層構造が、半導体光変調器、半導体光増幅器、
    及び受動導波路の少なくともいずれかとして構成されて
    いることを特徴とする請求項1に記載の半導体光デバイ
    ス。
  3. 【請求項3】 第2の積層構造の第1の積層構造とは反
    対の端面に光学的に連続して、(100)基板に実質的
    に平行な層として成長した化合物半導体層からなる第3
    の積層構造を備え、 第3の積層構造が、分布帰還型半導体レーザ素子として
    構成されていることを特徴とする請求項2に記載の半導
    体光デバイス。
  4. 【請求項4】 出射端面に低反射膜が設けられているこ
    とを特徴とする請求項1から3のうちのいずれか1項に
    記載の半導体光デバイス。
  5. 【請求項5】 出射端面側に窓構造が設けられているこ
    とを特徴とする請求項1から3のうちのいずれか1項に
    記載の半導体光デバイス。
  6. 【請求項6】 化合物半導体積層構造を(100)基板
    上に有し、積層構造の一方の端面を出射端面とする半導
    体光デバイスの作製方法であって、 双方のマスク幅がそれぞれ出射端面に向かって拡大する
    対の選択成長マスクを(100)基板上に形成する工程
    と、 対の選択成長マスクを使って選択領域成長法により化合
    物半導体層を(100)基板上に選択成長させる工程と
    を備え、 選択成長工程では、対の選択成長マスク間のマスク間隙
    領域上に、化合物半導体層の積層構造のうち少なくとも
    導波路を構成する化合物半導体層を(100)基板に対
    して傾斜している傾斜層として形成し、かつ出射端面を
    導波路の延在方向に対して非直交で交差させ、傾斜導波
    路構造部を形成することを特徴とする半導体光デバイス
    の作製方法。
  7. 【請求項7】 双方のマスク幅がそれぞれ出射端面に向
    かって拡大する対の選択成長マスクを基板上に形成する
    工程では、対の選択成長マスクのマスク間隔がほぼ一定
    であるか、又はマスク間隔がマスク幅の拡大に合わせて
    縮小することを特徴とする請求項6に記載の半導体光デ
    バイスの作製方法。
  8. 【請求項8】 化合物半導体積層構造を(100)基板
    上に有し、積層構造の一方の端面を出射端面とする半導
    体光デバイスの作製方法であって、 出射端面側の領域を露出し、残りの領域を覆う第1のマ
    スクを基板上に形成する工程と、 第1のマスクから露出している領域をエッチングして、
    第1の段差を形成する工程と、 第1のマスクを除去し、続いて第1のマスクで覆った領
    域のうち出射端面側の領域を露出し、残りの領域を覆う
    第2のマスクを形成する工程と、 第2のマスクから露出している領域をエッチングして、
    第2の段差を形成すると共に第1の段差を更にエッチン
    グして第2の段差より低くし、これにより2段の階段状
    の段差を有する段差部を出射端面側に備えた段差基板を
    形成する工程と、 段差基板を加熱して、段差部の階段状の段差を傾斜面に
    変化させ、傾斜面を有する傾斜部を備えた傾斜基板を形
    成する工程と、 傾斜基板上に化合物半導体積層構造を形成する工程とを
    備え、化合物半導体積層構造として構成され、かつ出射
    端面に対して導波路を傾斜させた傾斜導波路構造部を傾
    斜部上に形成することを特徴とする半導体光デバイスの
    作製方法。
  9. 【請求項9】 必要に応じて、更に第2のマスク形成と
    同様のマスク形成工程及び第2の段差形成と同様のエッ
    チング工程を繰り返して、3段以上の階段状の段差を有
    する段差部を出射端面側に備えた段差基板を形成する工
    程を備えていることを特徴とする請求項7に記載の半導
    体光デバイスの作製方法。
JP2001257472A 2001-08-28 2001-08-28 半導体光デバイス及びその作製方法 Pending JP2003069134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001257472A JP2003069134A (ja) 2001-08-28 2001-08-28 半導体光デバイス及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001257472A JP2003069134A (ja) 2001-08-28 2001-08-28 半導体光デバイス及びその作製方法

Publications (1)

Publication Number Publication Date
JP2003069134A true JP2003069134A (ja) 2003-03-07

Family

ID=19085127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001257472A Pending JP2003069134A (ja) 2001-08-28 2001-08-28 半導体光デバイス及びその作製方法

Country Status (1)

Country Link
JP (1) JP2003069134A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009216940A (ja) * 2008-03-10 2009-09-24 Furukawa Electric Co Ltd:The 光回路基板およびその製造方法
JP2012113330A (ja) * 2012-03-19 2012-06-14 Furukawa Electric Co Ltd:The 光回路基板およびその製造方法
JP2016042575A (ja) * 2014-08-13 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. 光集積回路を製造する方法
CN110554456A (zh) * 2018-05-31 2019-12-10 富士通光器件株式会社 光器件、使用光器件的光模块、光器件测试方法
JP7205015B1 (ja) * 2022-05-26 2023-01-16 三菱電機株式会社 半導体光集積素子および製造方法
WO2023233525A1 (ja) * 2022-05-31 2023-12-07 日本電信電話株式会社 光送信器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009216940A (ja) * 2008-03-10 2009-09-24 Furukawa Electric Co Ltd:The 光回路基板およびその製造方法
JP2012113330A (ja) * 2012-03-19 2012-06-14 Furukawa Electric Co Ltd:The 光回路基板およびその製造方法
JP2016042575A (ja) * 2014-08-13 2016-03-31 華為技術有限公司Huawei Technologies Co.,Ltd. 光集積回路を製造する方法
US9568676B2 (en) 2014-08-13 2017-02-14 Caliopa Nv Method for producing an integrated optical circuit
CN110554456A (zh) * 2018-05-31 2019-12-10 富士通光器件株式会社 光器件、使用光器件的光模块、光器件测试方法
JP7205015B1 (ja) * 2022-05-26 2023-01-16 三菱電機株式会社 半導体光集積素子および製造方法
WO2023228346A1 (ja) * 2022-05-26 2023-11-30 三菱電機株式会社 半導体光集積素子および製造方法
WO2023233525A1 (ja) * 2022-05-31 2023-12-07 日本電信電話株式会社 光送信器

Similar Documents

Publication Publication Date Title
US8891578B2 (en) Optical semiconductor device having diffraction grating disposed on both sides of waveguide and its manufacture method
JPH04243216A (ja) 光導波路の製造方法ならびに光集積素子及びその製造方法
JP2008113041A (ja) 導波管
JP2890745B2 (ja) 半導体装置の製造方法および、光半導体装置の製造方法
US8383435B2 (en) Integrated photonic semiconductor devices and methods for making integrated photonic semiconductor devices
JP2701569B2 (ja) 光半導体素子の製造方法
US7539228B2 (en) Integrated photonic semiconductor devices having ridge structures that are grown rather than etched, and methods for making same
JPH0750815B2 (ja) 半導体光集積素子の製造方法
JP2003069134A (ja) 半導体光デバイス及びその作製方法
JPH1197799A (ja) 半導体装置の製造方法
JP4151043B2 (ja) 光半導体装置の製造方法
JP2003069136A (ja) 光集積デバイス及びその作製方法
JP2907234B2 (ja) 半導体波長可変装置
JP2002057405A (ja) 半導体レーザ装置及びその製造方法
US7279109B2 (en) Method for manufacturing a photonic device and a photonic device
JP2002223032A (ja) 光素子及びその製造方法
JP3116912B2 (ja) 半導体光集積素子及びそれを用いた光通信用モジュール並びに光通信システムとその製造方法
JP2842387B2 (ja) 半導体光集積素子の製造方法
JP4453937B2 (ja) 光集積素子及びその製造方法
CN108808442A (zh) 多波长分布反馈半导体激光器阵列及制备方法
JP2004128372A (ja) 分布帰還型半導体レーザ素子
JPH07109922B2 (ja) 分布反射型半導体レーザの製造方法
JPH084178B2 (ja) 分布ブラツグ反射型半導体レ−ザの製造方法
JPH04221873A (ja) 半導体集積化光源
JPH07202261A (ja) 半導体発光素子の製造方法