[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002525886A - 多結晶性及び非晶質シリコン膜の製造方法及び製造装置 - Google Patents

多結晶性及び非晶質シリコン膜の製造方法及び製造装置

Info

Publication number
JP2002525886A
JP2002525886A JP2000572426A JP2000572426A JP2002525886A JP 2002525886 A JP2002525886 A JP 2002525886A JP 2000572426 A JP2000572426 A JP 2000572426A JP 2000572426 A JP2000572426 A JP 2000572426A JP 2002525886 A JP2002525886 A JP 2002525886A
Authority
JP
Japan
Prior art keywords
gas
chamber
substrate
pressure
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000572426A
Other languages
English (en)
Inventor
シューリン ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002525886A publication Critical patent/JP2002525886A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ホウ素をインサイチュードーピングした非晶質又は多結晶性シリコン膜を基板上に付着させる方法及び装置を提供すること。 【解決手段】 シリコン源のガス、ホウ素源のガス及び担体ガスを含む反応ガス混合物を成長室に供給する。成長室における担体ガスの残留時間が３秒以下となるように、又は少なくとも１０．１６cm／秒の速度となるように担体ガスを成長室へ供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜の製造の分野、特にホウ素をインサイチュードーピングした非
晶質又は多結晶性シリコン膜を付着させる方法及び装置に関する。
【０００２】
【従来の技術】
多結晶性シリコン（ポリシリコン）及び非晶質シリコン薄膜は、多くの半導体
集積回路の製造方法全体にわたって使用されている。これらの膜を例えばゲート
電極、スタックキャパシター又はトレンチキャパシター、エミッター、コンタク
ト（contact）、ヒューズ（fuse）及びアンチヒューズ（antifuse）の製造に使
用する。充填密度を増加させるためにデバイスの寸法が０．２５ミクロンより下
まで減少すると、集積回路における孔、バイアス（vias）及びトレンチのアスペ
クト比（アスペクト比＝深さ／幅）も増加する。アスペクト比が高い（アスペク
ト比≧２．５）開口部を充填するためには、良好なステップカバレージ（ステッ
プカバレージ％＝ステップ表面上の膜厚／平面上の膜厚×１００％）可能な付着
方法には、ボイドを形成することなく孔を完全に充填することを確実にすること
が必要となる。
【０００３】 適切なステップカバレージを提供できる最新の方法の一つは低圧化学蒸着（Ｌ
ＰＣＶＤ）である。ＬＰＣＶＤ法では、反応管を０．１３３〜１．３３３hPa（
１００〜１０００m torr）の相対的に低い圧力まで排気する。ＬＰＣＶＤ法に伴
う低圧によって、シリコン膜は遅い速度で付着する（未ドープ膜に対して約１０
nm（１００オングストローム）／分、ドープした膜に対して約２nm（２０オング
ストローム）／分）。付着速度が遅いと膜は良好なステップカバレージで付着す
るすることが可能となる。ｎ−型のドーパントをＬＰＣＶＤバッチシステムに導
入してインサイチュードーピングした膜を製造する場合、ステップカバレージは
減少する。良好なステップカバレージのためには、さらに遅い付着速度が必要で
ある。ＬＰＣＶＤ法は高品質の膜を形成することができるが、付着速度が遅いた
めにバッチ型の反応管において一時に多数のウェーハ（すなわち１００まで）を
処理することが必要となる。複数のウェーハを一時に単一の機械で処理する場合
の問題点は、厚さが均一でかつウェーハ間及びバッチ間のドーパント濃度が均一
な膜を得るのが困難なことである。
【０００４】 ウェーハ全体及びウェーハ間で厚さが正確かつドーピングが均一なポリシリコ
ン膜及び非晶質シリコン膜を製造するために、枚葉式ＣＶＤ法が使用されている
。シリコンウェーハ上にシリコン層を製造する枚葉式ＣＶＤ法は米国特許出願第
０７／７４２，９５４号に記載されており、これは１９９１年８月９日に出願さ
れ、低温高圧シリコン付着法という名称で、本譲受人に譲渡されている。このよ
うな枚葉式反応器は均一なシリコン膜を忠実に製造し、該膜はｎ−型ドーパント
（例えばヒ素及びリン）によってインサイチュードーピングされている。 しかしながら、例えばフラッシュメモリーデバイス及びｐチャンネルデバイス
の製造時においては、ｐ型ドーパント（例えばホウ素）でインサイチュードーピ
ングした非晶質又は多結晶性膜を製造することが望ましい。
【０００５】
【発明が解決しようとする課題】
従って、チャンバ窓及びライナーに付着物を形成せずに枚葉ウェーハ反応器中
で、ホウ素をインサイチュードーピングした多結晶性又は非晶質シリコン膜を付
着させることが可能な方法及び装置が望ましいものである。
【０００６】
【課題を解決するための手段】
ホウ素をインサイチュードーピングした非晶質又は多結晶性シリコン膜を基板
上に付着させる方法及び装置である。本発明に従うと、基板を成長室に置く。シ
リコン源のガス、ホウ素源のガス及び担体ガスを含む反応ガス混合物を成長室に
供給する。成長室における反応ガスの残留時間が３秒以下となるような速度で又
は少なくとも１０．１６cm（４インチ）／秒の速度を有するように、反応ガス混
合物を成長室に供給する。 ホウ素をインサイチュードーピングした非晶質及び多結晶性シリコン膜の本発
明の他の態様では、基板を成長室に置く。次いで基板を付着温度の５８０〜７５
０℃まで加熱し、かつ室内圧力を６６．６６hPa（５０torr）以下に減少させる
。次いでシリコン源のガスをその分圧が１．３３３〜６．６７hPa（１〜５torr
）となるような速度で成長室に供給し、一方ホウ素源のガスをその分圧が０．０
０６６７〜０．０６６７hPa（０．００５〜０．０５torr）となるように成長室
に供給する。
【０００７】
【発明の実施の形態】
本発明は、ホウ素をインサイチュードーピングした多結晶性又は非晶質シリコ
ン膜を付着させる新規な方法及び装置を記述する。以下の説明において、本発明
の完全な理解のために、多数の特定の詳細、例えば特定のプロセスパラメーター
及び実施が記載される。しかしながら、本発明は特定の詳細がなくても実施でき
ることは当業者にとって自明である。換言すれば、本発明を不明瞭にしないよう
に、周知の化学蒸着（ＣＶＤ）装置及び半導体技術を特に詳細には記載していな
い。 本発明は、ホウ素をインサイチュードーピングした多結晶性又は非晶質シリコ
ン膜を、早い付着速度及び良好なステップカバレージで付着させる方法及び装置
を記述する。本発明に従うと、基板（又はウェーハ）を熱化学蒸着（ＣＶＤ）装
置の成長室に置く。次いで成長室における圧力を６６．６６hPa（５０torr）以
下の付着圧力に減少させ、かつ基板を５８０℃以上の付着温度にまで加熱する。
シリコンを含むガス、例えばシラン（ＳｉＨ4）を含むガス、ホウ素を含むガス
、例えばジボラン（Ｂ2Ｈ6）を含むガス、及び担体、例えば水素（Ｈ2）及びヘ
リウム（Ｈｅ）ガスを含む反応ガス混合物を成長室へ供給するが、各ガスの例示
はこれらに限定されない。基板からの熱がシリコン含有ガスを分解してシリコン
原子を供給し、かつジボランを分解してホウ素原子を供給する。次いで、シリコ
ン原子及びホウ素原子から、ホウ素原子をインサイチュードーピングした多結晶
性又は非晶質シリコン膜が基板上に付着する。
【０００８】 本発明では低い付着圧力（６６．６６hPa（５０torr）より低い）と早い担体
ガス流（１０ＳＬＭより大きい）の組み合わせを使用することによって、本発明
のホウ素をインサイチュードーピングした非晶質又は多結晶性シリコン膜を製造
する。低い付着圧力と早い担体ガス流の組合せによって、ホウ素濃度が高く（４
×１０20原子／cm3まで）付着速度が速い（１００nm（１０００オングストロー
ム）／分より大きい）シリコン膜の製造が可能になる。さらに、低い付着圧力と
早い担体ガス流の組合せにより、ＣＶＤ装置のドーム（窓）及び側壁ライナーに
おける膜形成が劇的に減少する。ドームにおける膜形成を阻止することによりウ
ェーハ間の膜の均一性が劇的に改良される。さらに、窓及びライナーにおける膜
の形成を減少させることにより、洗浄が必要になる前により多くのウェーハを処
理することができ、これにより付着工程の費用を減少させることができる。
【０００９】 本発明のホウ素をインサイチュードーピングした非晶質又は多結晶性シリコン
膜を基板、例えば図１Ａに示す半導体基板１００上に形成することができる。基
板１００は好ましくは単結晶性シリコンウェーハである。しかしながら、基板１
００は必ずしもシリコンウェーハである必要はなく、他の型の基板、例えばガリ
ウムヒ素又はゲルマニウムシリコン基板又は他の用途に使用する基板であっても
よい。基板１００は典型的には複数の間隔を置いて設けた配置物又は孔１０２を
含む。配置物１０２は、基板に形成されたトレンチ、基板に形成されたフィール
ドオキシド領域、及び層間絶縁物（ＩＬＤ）に形成された開口部を経由するコン
タクトに起因することができるが、これに限定されない。本発明の方法は、現代
の高密度ダイナミックランダムアクセスメモリー（ＤＲＡＭ）及び他の集積回路
の製造においてキャパシタ及び／又はコンタクトを形成する場合に、高いアスペ
クト比（２：１より大きい）の開口部に高濃度（＞５×１０19原子／cm3）のホ
ウ素をドーピングしたシリコン膜を付着させるのに理想的に適している。本発明
は集積回路の製造に使用するのに理想的に適しているが、本発明は他の製品の製
造に同等に適用することができる。本発明の目的のために、本発明の膜であるホ
ウ素をインサイチュードーピングした非晶質又は多結晶性シリコン膜を付着させ
る材料として、基板１００を定義する。
【００１０】 本発明の方法を図２のフローチャート２００によって記載し説明する。本発明
の第１段階は、フローチャート２００のブロック２０２に記載されているように
、基板、例えば基板１００を熱化学蒸着装置、例えば図３Ａに示される枚葉式基
板反応器３００の成長室に置く。図３Ａに示した枚葉式基板反応器３００は、前
面石英窓（又はドーム）３１２、側壁３１４及び底部石英窓（又はドーム）３１
８を有し、これらは室３１９を規定し、その中にウェーハ又は基板１００を一枚
ずつ配置することができる。側壁３１４の内側は石英ライナーによって被覆され
ている。室３１９は２００mmまでのウェーハを処理するように設計されており、
約１０リットルの容量を有する。このような反応器の例は、Applied Materials
Centura Single Wafer Chamber Toolである。より大きなウェーハ、例えば３０
０mmのウェーハを処理するためには、望むのであればより大きな容量の室を使用
することが可能であることが理解できる。さらに、本明細書で用いる流速はすべ
て１０リットルの室に関するものであり、当業者は望むのであれば異なる容量の
室のために流速を大きくする可能性を認識するであろう。重要なことは、ここに
供給されたガスの分圧を利用することである。
【００１１】 基板１００を台座又はサセプタ３２２に取り付け、これはモーター（示してい
ない）で回転して、円筒状に対称的である基板１００に時間的に平均した環境を
与える。サセプタは側壁３１４で支持された予熱リング３２４と外接しており、
リングはサセプタ３２２と基板１００を取り囲んでいる。昇降フィンガー３２３
はサセプタ３２２を通って形成された孔（示していない）を通って基板１００の
裏面を上昇させてサセプタ３２２から離れさせる。基板１００、予熱リング３２
４、及びサセプタ３２２を、反応器３００の外部に取り付けた複数の高強度ラン
プ３２６からの光で加熱する。高強度ランプ３２６は好ましくはタングステンハ
ロゲンランプであり、それは約１．１μm（１．１ミクロン）の波長の赤外（Ｉ
Ｒ）線を発生する。反応器３００の頂部３１２及び底部３１８は実質的に光に対
して透明であり、このことによって外部ランプ３２６の光が反応器３１０中に入
りかつサセプタ３２２、基板１００及び予熱リング３２４を加熱することが可能
となる。石英を頂部３１２及び底部３１８に使用することが好ましいのはそれが
可視光及びＩＲ波長に対して透明であり；それは相対的に強度が高い材料であっ
て異方向に対する高圧を支持することができ；かつガスの漏出速度が遅いためで
ある。適切な頂部温度センサー３４０及び適切な底部温度センサー３４２、例え
ば高温計を配置して、基板１００の温度及びサセプタ３２２の温度をそれぞれ測
定する。ランプで加熱した室が望ましいが、本発明は他の型の熱ＣＶＤ室、例え
ば抵抗加熱室においても実施できる。さらに、反応器３００は典型的には枚葉式
ウェーハを含むが、サセプタ３２２を十分に大きくして多数のウェーハをサセプ
タ３２２上に配置することができる。装置３００は制御システム３５０を含み、
これは装置３００の種々の操作、例えばガス流の制御、基板の温度、及び室内の
圧力を制御する。
【００１２】 次いで、図２のブロック２０４に従うと、ポンプ３４４によって排気口３３２
から室３１９の空気を排気し、室３１９の圧力を大気圧から付着圧力まで減少さ
せる。本発明のホウ素をインサイチュードーピングした非晶質又は多結晶性シリ
コン膜を付着させる場合には付着圧力は室３１９の全圧である。本発明の付着圧
力は１３．３３〜６６．６６hPa（１０〜５０torr）である。付着圧力を低くす
ることによってドームの被覆が阻止されかつステップカバレージが良好となる。 次いで、フローチャート２００のブロック２０６に記載されているように、基
板１００、予熱リング３２４及びサセプタ３２２をランプ３２６で付着温度まで
加熱する。本発明の付着温度は少なくとも５８０℃で、好ましくは６００〜７５
０℃である。付着したシリコン膜の正確な結晶構造が付着温度に依存することは
理解されよう。ホウ素原子でインサイチュードーピングされる非晶質シリコン膜
を付着させるために、付着温度を５８０〜６２０℃にする必要がある。ホウ素原
子でインサイチュードーピングされる多結晶性シリコン膜を付着させるために、
付着温度を６２０℃より高くする必要がある。
【００１３】 次いで、フローチャート２００のブロック２０８に記載されているように、反
応室３１９に反応ガス混合物を供給する。本発明に従うと、反応ガス混合物はシ
リコン含有ガス、例えばシラン（ＳｉＨ4）及びジシラン（Ｓｉ2Ｈ6）、ホウ素
源、例えばジボラン（Ｂ2Ｈ6）、及び担体ガス、例えば水素（Ｈ2）ヘリウム（
Ｈｅ）及び窒素（Ｎ2）を含むが、これらのガスは例示に制限されない。反応ガ
ス混合物が反応室３１９へ流れ込み、図１Ｂに示しかつフローチャート２００の
ブロック２１０に記載するように、基板１００上で付着しホウ素をインサイチュ
ードーピングした非晶質又は多結晶性シリコン膜を形成する間は、付着圧力及び
温度を特定の範囲内に維持する。
【００１４】 付着工程において、反応ガス混合物流はガス入口３２８から流入し予熱リング
３２４を横切るときに加熱され、矢印３３０の方向に基板１００を横切ってその
上にホウ素をインサイチュードーピングした非晶質又は多結晶性シリコン膜１０
４を付着させ、出口３３２から排気される。ガスの入口３２８は導管３３４を経
由してタンク３３６で表されるガス供給と結合しており、該タンクは１種類又は
混合ガスを供給している。導管３３４及び各出入り口３２８及び３３２における
ガスの濃度及び／又は流速を、処理の均一性を最適化する処理ガス流及び濃度特
性が生じるように選択する。加熱ランプ３２６によって生じる熱勾配における基
板１００の回転が反応器３００中でのガスの流れに大きな影響を与える可能性が
あるが、流れ特性の主要な形はガスの入口３２８から予備加熱リング３２４及び
基板１００を横切って出口３３２へ流れる層流である。
【００１５】 本発明の態様に従うと、シリコン含有ガスが２００〜１０００ＳＣＣＭの流速
で成長室３１９へ供給されて、１．３３３〜６．６７hPa（１〜５torr）、好ま
しくは２．００〜３．３３hPa（１．５〜２．５torr）のシリコン含有ガスの分
圧を生じる。ジボラン（Ｂ2Ｈ6）を成長室へ０．５〜２．０ＳＣＣＭで供給して
０．００６６７〜０．０６６７hPa（０．００５〜０．０５torr）のジボランの
分圧を生じさせる。担体ガス、例えばＨ2でジボランを希釈して１％の希釈ジボ
ランドーパントガス（すなわち１％のジボランと９９％の担体ガスに等しい希釈
ジボラン）を形成して、反応室３１９へ供給されるジボランの量を良好に制御可
能とすることが好ましい。希釈ジボランとして１％の希釈ジボランドーパントガ
スを使用する場合、それを室内に５０〜２００ＳＣＣＭの速度で供給して０．０
０６６７〜０．０６６７hPa（０．００５〜０．０５torr）のジボランの分圧を
生じさせる。付着工程において室３１９へ供給するジボランの量は、付着工程で
室内に供給するシリコン含有ガスの量の１％より少ない。シリコン含有ガスと希
釈したジボランとを担体ガス、例えばＨ2と反応室３１９の外部で組み合わせて
反応ガス混合物を製造する。担体ガスがシリコン含有ガスと希釈したジボランド
ーパントガスを室３１９内に輸送する。
【００１６】 本発明に従って、少なくとも１０ＳＬＭ、好ましくは１０〜１５ＳＬＭの早い
担体ガスの流速を使用すると、このような早い担体ガスの流速によって１２．０
０〜６３．９９hPa（９〜４８torr）の担体ガスの分圧を生じる。担体ガス流を
増加させると、付着した非晶質又は多結晶性シリコン膜に取り込まれるホウ素の
量が固定したホウ素の流れに対して増加することが分かった。早い担体ガス流を
使用すると、付着膜中で相対的に高いホウ素濃度（少なくとも５×１０19原子／
cm3かつ４×１０20原子／cm3まで）を達成するのに相対的に少ない量のジボラン
が周囲に必要である。図４は、一定の条件下で、ホウ素原子をインサイチュード
ーピングした多結晶性シリコン膜の抵抗性が担体ガス流の増加に対して減少する
様子を示すグラフである。シリコン源のガスがシリコン原子に分解するのをジボ
ランが補助することが分かった。シリコン源のガスが解離するのを増加させると
、シリコンの付着が増加しかつ室３１９の壁や石英の窓３１２及び３１８にシリ
コンが付着するのが増加することになる。付着工程における室内のジボランの量
を減少させることによって、側壁及び石英窓への膜の付着が劇的に減少する。
【００１７】 本発明で使用する担体ガス流を高くすることによる他の利点は、反応ガス混合
物の層流の境界層が減少することである。反応ガス混合物の境界層を低下させる
ことによって、頂部及び底部の石英窓３１２及び３１８への膜の付着が劇的に減
少する。 さらに、ホウ素をインサイチュードーピングした非晶質又はシリコン膜の形成
において低い付着圧を使用することによって、ドームの被覆が減少するのが促進
される。本発明では低い付着圧を使用するものの、４×１０20／原子／cm3まで
というホウ素のドーピング密度を有するシリコン膜を、１００nm（１０００オン
グストローム）／分という相対的に早い付着速度で製造することができる。早い
付着速度は、シリコン源のガスがシリコン原子に解離するのをジボランが補助す
るという事実に基づくものである。さらに、低い付着圧によって、ステップカバ
レージが良好な、ホウ素をインサイチュードーピングした非晶質又は多結晶性シ
リコン膜の製造が可能となり、次いで、２：１より大きい高アスペクト比の開口
部をボイドを形成することなく膜が充填することが可能となる。
【００１８】 室の窓や側壁に膜が過剰に付着することなく、高いホウ素濃度を有するホウ素
をインサイチュードーピングしたシリコン膜を達成するのに重要なことは、反応
ガス混合物が室に残留する時間を短くし、３．０秒以下、好ましくは２秒以下と
するような処理条件を使用することであることが見出された。すなわち、本発明
のある態様では、反応ガス混合物の流速、ポンプの速度、及び室内の付着圧を制
御し又は選択して、反応ガス混合物がガス入口３２８の近傍の内部側壁からガス
出口近傍の内部側壁へ流れるのに要する時間を３秒以下、好ましくは２秒以下と
している。
【００１９】 室３１９内の反応ガス混合物の残留時間（ｔres）は： ｔres＝Ｖch／Ｑ 式（１） ここで、Ｖch＝室の容量（リットル）でかつＱは室外へのガスの流速（すなわ
ち排気速度（リットル／秒））である。理想基体の状態方程式は： ＰＶ／Ｔ＝(ＰSTD・ＶSTD)／ＴSTD 式（２） ここで、ＴSTD＝２７３°Ｋ、ＰSTD＝１０１３．２hPa（７６０Torr）である
。式（２）を流速について変形すると以下の式を得る： (ＰSTD・ＱSTD)／ＴSTD＝ＰＱ／Ｔ 式（３） ここで、ＱSTDは反応ガスの室内への流速、Ｑは室外へのガスの流速（排気速
度（リットル／秒））でかつＴは付着温度（Ｋ°）でかつＰは付着圧（Torr）で
ある。式（３）をＱについて解いて式（１）に代入すると次式が得られる： ｔres＝(Ｖch・ＴSTDＰ)／(Ｔ・ＰSTDＱSTD) 式（４）
【００２０】 壁やドーム等によって起こる乱流がすべてのガス分子に生じて、室内で同一の
残留時間を示すことがないのは理解されるであろう。しかしながら、式（４）は
、室内におけるガスの典型的な残留時間を測定するための十分に正確な手段を提
供している。そのものとして、本発明の態様において、式（４）で計算したよう
に、反応ガスは３秒以下、好ましくは２秒以下の残留時間を有している。 反応するガスの残留時間に代わるものとして、室のガス入口からガス出口に流
れる反応ガスの速度に着目することができる。例えば、反応器３００が２００mm
ウェーハ（８インチ）を処理するように構成されている場合には、ガス入口３２
８の側壁３１４の内部からガス出口３３２における側壁３１４の内部までの全距
離は約３０．４８cm（１２インチ）である。残留時間を３秒、好ましくは２秒よ
り短いと仮定すると、必要な反応ガス速度として少なくとも１０．１６cm（４イ
ンチ）／秒、好ましくは少なくとも１５．２４cm（６インチ）／秒が得られる。
【００２１】 本発明で担体ガスとしてまた希釈ガスとして水素（Ｈ2）が好ましいのは、大
量のＨ2を含む雰囲気は大きな熱傾斜に抵抗することが可能なためである。この
ようにして、膜付着中に基板１００の温度より顕著に低い温度に石英窓３１２及
び３１８並びに側壁３１４を維持することができる。窓３１２及び３１８並びに
側壁３１４の温度を低く保つことによって、窓や側壁への膜の付着又は被覆が実
質的に減少する。さらに、側壁３１４及び窓３１２と３１８への膜の付着を減少
させることによって、洗浄が必要になるまでより多くのウェーハを処理すること
ができる。
【００２２】 次に、ブロック２１２に示されているように、望ましい場合には基板１００を
アニールすることができる。基板１００をアニールしてホウ素をインサイチュー
ドーピングした非晶質シリコン又は非晶質／多結晶性シリコン膜を、抵抗が低い
インサイチュードーピングした多結晶性シリコン膜に変換することができる。こ
のようにして、非晶質シリコン膜を相対的に低い温度で付着させて、膜のステッ
プカバレージを改良し、かつ孔の完全な充填を確実にすることができ、次いでア
ニーリングによって抵抗が低い多結晶性シリコンゲルマニウム膜に変換すること
ができる。基板１００をアニールするために、周知のいずれの方法及び装置も使
用することができる。例えば、基板１００を、窒素／酸素雰囲気下で８００℃以
上の温度で３０分炉の中でアニールすることができる。別の方法として、約１０
００℃の温度で１５秒より短い時間窒素／酸素雰囲気下における急速加熱アニー
ル（ＲＴＡ）を使用することができる。基板１００のアニーリングには付加的な
工程が必要となるが、集積回路の製造工程、例えばＤＲＡＭの製造工程では、他
の目的、例えばケイ化物の製造のために引き続いてアニーリングが必要となるこ
とが多く、それゆえスループットに影響を与えることなくアニール工程を含むこ
とができる。本発明のアニール工程を使用することにより、ボイドを形成するこ
となく、高アスペクト比の開口部に抵抗が低くホウ素をインサイチュードーピン
グした多結晶性シリコン膜を形成することができる。
【００２３】 本発明の方法により、ドーパント密度が高い（５×１０19〜４×１０20原子／
cm3）、従って高付着速度（６０nm（６００オングストローム）／分〜１２０nm
（１２００オングストローム）／分）でも抵抗が低く（１．０mohm-cm程度）か
つステップカバレージが優れた（９０％より高い）、高品質のホウ素をインサイ
チュードーピングした多結晶性又は非晶質シリコン膜を製造することができる。
幅が０．２８μm（０．２８ミクロン）より狭くアスペクト比が２．０より大き
い基板１００中の開口部を、それにボイドを生じることなく早い付着速度で充填
するのに、本発明を信頼して使用することができる。 本発明のある態様において、システムコントローラ３５０はハードディスクド
ライブ（メモリー３５２）、フロッピー（登録商標）ディスクドライブ及びプロ セッサ３５４を含む。プロセッサはシングルボードコンピュータ（ＳＢＣ）、ア ナログ及びデジタルインプット／アウトプットボード、インターフェースボード 及びステッパモータコントローラボードを含む。ＣＶＤシステム３００の種々の 部品はVersa Modular Europeans (ＶＭＥ)基準に適合しており、この基準はボー ド、カードケージ並びにコネクタの寸法及び型を定義している。ＶＭＥ基準は１ ６ビットデータバス及び２４ビットアドレスバスを有するバス構造も定義してい る。
【００２４】 システムコントローラ３５０はＣＶＤ装置のすべての活動を制御する。システ
ムコントローラはシステムコントロールソフトウェアを実行し、該ソフトウェア
はメモリ３５２のようなコンピュータ可読性媒体に記憶されているコンピュータ
プログラムである。好ましくは、メモリ３５２はハードディスクドライブである
が、メモリ３５２は他の種類のメモリであってもよい。コンピュータプログラム
はインストラクションのセットを含んでおり、これはタイミング、ガスの混合、
室の圧力、室の温度、ランプの動力レベル、サセプタの位置及び特定の工程の他
のパラメータを支配している。当然のことながら、他のコンピュータプログラム
、例えばフロッピーディスク又は他の適切なドライブをふくむほかのメモリに記
憶されたプログラムも、コントローラ３５０を操作するのに使用することができ
る。インプット／アウトプットデバイス、例えばＣＲＴモニタ及びキーボードを
、ユーザーとコントローラ３５０の間のインターフェースを取るのに使用する。
【００２５】 膜の付着工程を、メモリ３５２に記憶されかつコントローラ３５０で実行され
るコンピュータプログラムの生成物を使用することによって実施することができ
る。コンピュータプログラムコードを常用のコンピュータ可読性プログラミング
言語いずれでも書くことができ、例えば６８０００アセンブリー言語、Ｃ、Ｃ＋
＋、パスカル、フォートラン、その他で書くことができる。適切なプログラムコ
ードを常用のテキストエディタを使用して単一又は複数のファイルに書き込み、
コンピュータが利用可能な媒体、例えばコンピュータのメモリシステムに記憶又
は取り込む。書き込んだコードテキストが高級言語である場合、コードをコンパ
イルし、得られたコンパイラーコードを前もってコンパイルしたウインドウズラ
イブラリールーチンのオブジェクトコードにリンクさせる。リンクしコンパイル
したオブジェクトコードを実行させるために、システムのユーザーはオブジェク
トコードを呼び出し、コンピュータシステムにメモリ中のコードをロードさせ、
ＣＰＵがメモリから読んでコードを実行してプログラムに定義されたタスクを行
う。さらに、メモリ３５２に記憶されているのは、工程パラメータであり、例え
ば本発明に従ってホウ素をインサイチュードーピングした非晶質又は多結晶性シ
リコン膜の付着を実施するのに必要な反応ガスの流速及び組成、温度及び圧力で
ある。
【００２６】 図３Ｂはメモリ３５２に記憶されているシステム制御コンピュータプログラム
の階層の例を示している。システム制御プログラムは室マネージャーサブルーチ
ン３７０を含む。室マネージャーサブルーチン３７０も、選択した処理のセット
を実施するのに必要な室コンポーネントの操作を制御する種々の室コンポーネン
トサブルーチンの実行を制御する。室コンポーネントサブルーチンの例は、反応
ガス制御サブルーチン３７２、圧力制御サブルーチン３７４及びランプ制御サブ
ルーチン３７６である。処理室３１９内で行うことが望ましい処理に従って他の
室制御サブルーチンを含むことが可能であることは、当業者が直ちに理解すると
ころである。操作において、室マネージャーサブルーチン３７０は、実行すべき
特定の処理のセットに従って処理コンポーネントサブルーチンを選択して割り当
てかつ呼び出す。典型的には、室マネージャーサブルーチン３７０は、種々の室
コンポーネントを監視するステップ、実行すべき処理のセットに対する処理パラ
メータに基づいて操作する必要があるコンポーネントを決定すること、及び監視
と決定ステップに対応して室コンポーネントサブルーチンを実行することを含む
。
【００２７】 反応ガス制御サブルーチン３７２は反応ガスの組成と流速を制御するプログラ
ムコードを有する。反応ガス制御サブルーチン３７２は、安全遮断弁の開／閉位
置を制御し、また流量コントローラ３３７を上げ／下げて所望のガスの流速を得
る。すべての室コンポーネントサブルーチンと同様に、反応ガス制御サブルーチ
ン３７２は室マネージャーサブルーチン３７０によって呼び出され、かつ室マネ
ージャーサブルーチンから所望のガスの流速に関する処理パラメータを受け取る
。典型的には、反応ガス制御サブルーチンはガス供給ラインを開けることによっ
て作動し、以下を繰り返す：(i)必要な流量コントローラを読む、(ii)室マネー
ジャーサブルーチン３７０から受け取った所望の流速と読み取り値を比較する、
及び(iii)ガス供給ラインの流速を必要な程度に調整する。さらに、反応ガス制
御サブルーチン３７２は、危険な速度に関するガスの流速を監視し、危険な状況
を検出した場合には安全遮断弁を活性化するステップを含む。
【００２８】 圧力制御サブルーチン３７６はスロットルバルブが開く大きさを制御すること
によって室３１９内の圧力を制御するプログラムコードを含んでおり、全処理ガ
ス流、処理室の大きさ、及び排気システムのために設定した排気圧力と関連して
、室の圧力を望ましい値に制御するように該バルブが設定されている。圧力制御
サブルーチン３７４が作動して室３１９の圧力を測定する場合、室に連結した一
又は複数の常用の圧力ナノメーターを読み、目標圧力と測定値を比較し、目標圧
力に対応する記憶した圧力表からＰＩＤ（比例、積分及び微分）値を取得し、圧
力表から得たＰＩＤ値に従ってスロットルバルブを調整することによって行われ
る。別の方法として、スロットルバルブを特定の大きさに開くか又は閉じるかし
て室３１９を所望の圧力に制御するように、圧力制御サブルーチン３７４を書く
ことができる。
【００２９】 ランプ制御サブルーチン３７６は、基板１００を加熱するのに使用するランプ
３２６に供給する動力を制御するプログラムコードを含む。ランプ制御サブルー
チン３７６は室マネージャーサブルーチン３７０によっても呼び出され、目標と
なる、又は設定した温度パラメータを受け取る。ランプ制御サブルーチン３７６
は、サセプタ３２２に向けられた温度測定装置の電圧出力を測定することによっ
て温度を測定し、測定した温度を設定温度と比較し、ランプに対する動力の供給
を増加又は減少させることによって設定温度を得る。 以上のように、ドーム及びライナー被覆が少ない、ホウ素をインサイチュード
ーピングした非晶質又は多結晶性膜の付着方法及び装置が記載された。
【図面の簡単な説明】
【図１Ａ】は、本発明のホウ素をインサイチュードーピングしたシリコン膜を
形成することが可能な基板の断面図を示している。
【図１Ｂ】は、図１Ａの基板上におけるホウ素をインサイチュードーピングし
たシリコン膜の形成を示す断面図を示している。
【図２】は、本発明に従うホウ素をインサイチュードーピングした非晶質又は
多結晶性シリコン膜を製造する方法を示すフローチャートである。
【図３Ａ】は、本発明のホウ素をインサイチュードーピングした非晶質又は多
結晶性シリコン膜を付着させるのに使用することができる枚葉熱化学蒸着装置を
示している。
【図３Ｂ】は、ホウ素をインサイチュードーピングした非晶質又は多結晶性シ
リコン膜を製造する図３Ａの熱化学蒸着装置を制御するのに使用することができ
るシステム制御コンピュータプログラムを示している。
【図４】は、担体ガス流の増加に対するホウ素をインサイチュードーピングし
た多結晶性膜の抵抗の減少の状況を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA06 AA07 AA16 AA17 AA20 BA29 BA30 BB03 EA01 FA10 JA05 JA09 JA10 JA11 JA12 KA41 LA15 4M104 AA01 AA05 BB01 BB39 DD43 DD44 DD45 DD80 GG16 GG19 HH13 HH14 HH20 5F045 AA03 AB03 AB04 AC15 AC17 AC19 AE23 AF03 AF04 BB02 BB19 DP04 EE11 EK12 EM10

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程を含む、ホウ素をドーピングした非晶質又は多結
    晶性シリコン膜の製造方法： シリコン源のガス、ホウ素源及び担体ガスを含む反応ガス混合物を成長室に供
    給する工程； ここで、該反応ガス混合物の成長室における残留時間が３．０秒以下である。
  2. 【請求項２】 担体ガスが水素である、請求項１の方法。
  3. 【請求項３】 反応ガス混合物の室内における残留時間が２．０秒より短い
    、請求項１の方法。
  4. 【請求項４】 水素ガスを成長室へ１０より大きい速度で供給する、請求項
    ２の方法。
  5. 【請求項５】 室内に１３．３３〜６６．６６hPa（１０〜５０torr）の圧
    力を生じさせるステップをさらに含む、請求項１の方法。
  6. 【請求項６】 成長室中で１．３３３〜６．６６６hPa（１〜５torr）の分
    圧をシリコン源のガスが有する、請求項１の方法。
  7. 【請求項７】 成長室中で２．０００〜３．３３３hPa（１．５〜２．５tor
    r）の分圧をシリコン源のガスが有する、請求項１の方法。
  8. 【請求項８】 成長室中で０．００６６７〜０．０６６７hPa（０．００５
    〜０．０５torr）の分圧をホウ素源が有する、請求項１の方法。
  9. 【請求項９】 成長室中で０．０２００〜０．０３３３hPa（０．０１５〜
    ０．０２５torr）の分圧をホウ素源が有する、請求項１の方法。
  10. 【請求項１０】 以下の工程を含む、ホウ素をインサイチュードーピングし
    た非晶質又は多結晶性シリコン膜の製造方法： 成長室にある圧力を生じさせる工程； 基板をある温度に加熱する工程； シリコン源のガス、ジボラン及び担体ガスを含む反応ガス混合物を該成長室へ
    流す工程； 並びに、該室における該反応ガス混合物の残留時間が３．０秒以下となるよう
    に、圧力、温度及び該反応ガス混合物の該室への流速を制御する工程。
  11. 【請求項１１】 残留時間が２．０秒以下である、請求項１０の方法。
  12. 【請求項１２】 反応ガス混合物の流れが１０slm以上である、請求項１０
    の方法。
  13. 【請求項１３】 圧力が６６．６６hPa（５０torr）以下である、請求項１
    ０の方法。
  14. 【請求項１４】 担体ガスが水素である、請求項１０の方法。
  15. 【請求項１５】 温度が５８０℃より高い、請求項１０の方法。
  16. 【請求項１６】 以下の工程を含む、ホウ素をドーピングした非晶質又は多
    結晶性シリコン膜の製造方法： 成長室中で基板を５８０〜７５０℃の温度まで加熱する工程； 該成長室内に１３．３３〜６６．６６hPa（１０〜５０torr）の圧力を生じさ
    せる工程； 該成長室中に１．３３３〜６．６６６hPa（１〜５torr）の分圧を有するシリ
    コン源のガスを供給する工程； 該成長室中で０．００６６７〜０．０６６７hPa（０．００５〜０．０５torr
    ）の分圧を有するジボランを該成長室に供給する工程；及び 該成長室中で１２．００〜６３．９９hPa（９〜４８torr）の分圧を有する水
    素担体ガスを該成長室に供給する工程。
  17. 【請求項１７】 圧力が１３．３３〜６６．６６hPa（１０〜５０torr）で
    ある、請求項１６の方法。
  18. 【請求項１８】 圧力が約５３．３３hPa（４０torr）である、請求項１７
    の方法。
  19. 【請求項１９】 １０slmより大きい速度で成長室に水素を供給する、請求
    項１６の方法。
  20. 【請求項２０】 水素ガスの流速が１０〜１５slmである、請求項１９の方
    法。
  21. 【請求項２１】 水素ガスの流速が約１２slmである、請求項２０の方法。
  22. 【請求項２２】 以下を含む基板処理システム： 室内に配置され、基板を処理する間基板を保持する基板保持体； 該室内に反応ガス混合物を導入して該基板上に層を付着させるガス送達システ
    ム； ガスの出口と結合し室の圧力を制御するポンプ； 該ガス送達システムと該ポンプを制御するコントローラ； 該コントローラと結合し、内部に該処理システムの操作を命令するコンピュー
    タ可読性プログラムを有するコンピュータ可読性媒体を含むメモリであって、該
    コンピュータ可読性プログラムが以下を含むメモリ： シリコン源のガス、ホウ素源のガス及び担体ガスを含む反応ガス混合物を該
    室へ導入してホウ素をインサイチュードーピングしたシリコン膜を基板保持体上
    に配置した該基板に付着させる該ガスの送達システムを制御するインストラクシ
    ョンであって、該インストラクションが該反応ガスを該室へ速い速度で導入し、
    かつ該室の圧力を該反応ガス混合物が３．０秒以下の残留時間を有するように制
    御している。
  23. 【請求項２３】 以下を含む基板処理システム： 室内に配置され、基板を処理する間基板を保持する基板保持体； 該室内に反応ガス混合物を導入して該基板上に層を付着させるガス送達システ
    ム； ガスの出口と結合し室の圧力を制御するポンプ； 該ガス送達システムと該ポンプを制御するコントローラ； 該コントローラと結合し、内部に該処理システムの操作を命令するコンピュー
    タ可読性プログラムを有するコンピュータ可読性媒体を含むメモリであって、該
    コンピュータ可読性プログラムが以下を含むメモリ： シリコン源のガス、ホウ素源のガス及び担体ガスを含む反応ガス混合物を該
    室へ導入してホウ素をインサイチュードーピングしたシリコン膜を基板保持体上
    に配置した該基板に付着させる該ガスの送達システムを制御するインストラクシ
    ョンであって、該インストラクションが該反応ガスを該室へ速い速度で導入し、
    かつ該室の圧力を該反応ガス混合物が少なくとも１０．１６cm（４インチ）／秒
    の速度を有するように制御している。
  24. 【請求項２４】 以下を含む基板処理システム： 室内に配置され、基板を処理する間基板を保持する基板保持体； 該室内に反応ガス混合物を導入して該基板上に層を付着させるガス送達システ
    ム； ガスの出口と結合し室の圧力を制御するポンプ； 該ガス送達システムと該ポンプを制御するコントローラ； 該コントローラと結合し、内部に該化学蒸着反応器システムの操作を命令する
    コンピュータ可読性プログラムを有するコンピュータ可読性媒体を含むメモリで
    あって、該コンピュータ可読性プログラムが以下を含むメモリ： シリコン源のガス、ホウ素源のガス及び担体ガスを含む反応ガス混合物を該
    真空室へ導入してホウ素をインサイチュードーピングしたシリコン膜を基板保持
    体上に配置した該基板に付着させる該ガスの送達システムを制御するインストラ
    クションであって、該インストラクションが該反応ガス混合物を該室へ速い速度
    で導入し、かつ該真空室において６６．６６hPa（５０torr）より低い全圧、１
    ．３３３〜６．６６６hPa（１〜５torr）のシリコン源のガスの分圧及び０．０
    ０６６７〜０．０６６７hPa（０．００５〜０．０５torr）のホウ素源のガスの
    分圧を該反応ガス混合物が有するように制御している。
  25. 【請求項２５】 以下の工程を含む、ホウ素をドーピングした非晶質又は多
    結晶性シリコン膜の製造方法： シリコン源のガス、ホウ素源及び担体ガスを含む反応ガス混合物を成長室へ供
    給する工程； ここで、該室への該反応ガス混合物の速度が１０．１６cm（４インチ）／秒以
    上である。
JP2000572426A 1998-09-29 1999-09-28 多結晶性及び非晶質シリコン膜の製造方法及び製造装置 Pending JP2002525886A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/163,594 1998-09-29
US09/163,594 US6410090B1 (en) 1998-09-29 1998-09-29 Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
PCT/US1999/022627 WO2000018982A1 (en) 1998-09-29 1999-09-28 Method and apparatus for forming polycrystalline and amorphous silicon films

Publications (1)

Publication Number Publication Date
JP2002525886A true JP2002525886A (ja) 2002-08-13

Family

ID=22590709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000572426A Pending JP2002525886A (ja) 1998-09-29 1999-09-28 多結晶性及び非晶質シリコン膜の製造方法及び製造装置

Country Status (6)

Country Link
US (2) US6410090B1 (ja)
EP (1) EP1117854B1 (ja)
JP (1) JP2002525886A (ja)
DE (1) DE69940159D1 (ja)
TW (1) TW426880B (ja)
WO (1) WO2000018982A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016539495A (ja) * 2013-10-21 2016-12-15 ユ−ジーン テクノロジー カンパニー．リミテッド アモルファスシリコン膜の蒸着方法及び蒸着装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298020A (ja) * 2000-04-18 2001-10-26 Nhk Spring Co Ltd セラミックヒータ及びそれを用いた成膜処理装置
US6737361B2 (en) * 2001-04-06 2004-05-18 Wafermaster, Inc Method for H2 Recycling in semiconductor processing system
US6559039B2 (en) 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US20030011018A1 (en) * 2001-07-13 2003-01-16 Hurley Kelly T. Flash floating gate using epitaxial overgrowth
US7148570B2 (en) * 2001-08-13 2006-12-12 Sandisk 3D Llc Low resistivity titanium silicide on heavily doped semiconductor
US6830996B2 (en) * 2003-03-24 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
US6815077B1 (en) * 2003-05-20 2004-11-09 Matrix Semiconductor, Inc. Low temperature, low-resistivity heavily doped p-type polysilicon deposition
JP3929939B2 (ja) * 2003-06-25 2007-06-13 株式会社東芝 処理装置、製造装置、処理方法及び電子装置の製造方法
US6933157B2 (en) * 2003-11-13 2005-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
JP4143584B2 (ja) * 2004-09-01 2008-09-03 株式会社東芝 半導体装置の製造方法
KR100915716B1 (ko) * 2005-08-31 2009-09-04 도쿄엘렉트론가부시키가이샤 클리닝 방법
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
US9499905B2 (en) * 2011-07-22 2016-11-22 Applied Materials, Inc. Methods and apparatus for the deposition of materials on a substrate
CN104253031B (zh) * 2013-06-28 2017-07-28 上海华虹宏力半导体制造有限公司 进行再沉积制程时改善掺杂多晶硅片电阻阻值差异的方法
KR101507381B1 (ko) 2014-02-26 2015-03-30 주식회사 유진테크 폴리실리콘 막의 성막 방법
US20160282886A1 (en) * 2015-03-27 2016-09-29 Applied Materials, Inc. Upper dome temperature closed loop control
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
WO2018052478A2 (en) * 2016-09-19 2018-03-22 Applied Materials, Inc. Method of doped germanium formation
CN106876401B (zh) * 2017-03-07 2018-10-30 长江存储科技有限责任公司 存储器件的形成方法
US10593543B2 (en) 2017-06-05 2020-03-17 Applied Materials, Inc. Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
US11009455B2 (en) * 2018-07-31 2021-05-18 Applied Materials, Inc. Precursor delivery system and methods related thereto
US11145509B2 (en) 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate
JP2023501297A (ja) 2019-11-01 2023-01-18 アプライド マテリアルズ インコーポレイテッド 結晶化に耐性のあるアモルファスシリコンベースのフィルム
KR20220097483A (ko) 2019-11-08 2022-07-07 어플라이드 머티어리얼스, 인코포레이티드 재료 표면 거칠기를 감소시키기 위한 방법들
CN116288091A (zh) * 2023-03-28 2023-06-23 南昌大学 一种低温制备超细晶粒钽片的退火工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275346A (ja) * 1992-03-27 1993-10-22 Canon Inc 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
JPH0620961A (ja) * 1991-09-03 1994-01-28 Hitachi Ltd Ｃｖｄ装置
JPH07307300A (ja) * 1994-03-15 1995-11-21 Toshiba Corp 凹部内に膜を形成する方法
JPH08181079A (ja) * 1994-12-26 1996-07-12 Mitsui Toatsu Chem Inc 非晶質半導体薄膜形成方法
JPH08222519A (ja) * 1994-10-11 1996-08-30 Canon Inc 高周波プラズマｃｖｄ法による堆積膜形成方法
JPH1074703A (ja) * 1996-04-12 1998-03-17 Applied Materials Inc 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696702A (en) * 1985-01-24 1987-09-29 Chronar Corp. Method of depositing wide bandgap amorphous semiconductor materials
JPS62229826A (ja) * 1986-03-29 1987-10-08 Canon Inc 堆積膜形成法
JPH08306632A (ja) * 1995-04-27 1996-11-22 Shin Etsu Handotai Co Ltd 気相エピタキシャル成長装置
DE69710655T2 (de) 1996-08-07 2002-10-31 Concept Systems Design Inc Gaseinleitsystem für CVD Reaktoren

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620961A (ja) * 1991-09-03 1994-01-28 Hitachi Ltd Ｃｖｄ装置
JPH05275346A (ja) * 1992-03-27 1993-10-22 Canon Inc 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
JPH07307300A (ja) * 1994-03-15 1995-11-21 Toshiba Corp 凹部内に膜を形成する方法
JPH08222519A (ja) * 1994-10-11 1996-08-30 Canon Inc 高周波プラズマｃｖｄ法による堆積膜形成方法
JPH08181079A (ja) * 1994-12-26 1996-07-12 Mitsui Toatsu Chem Inc 非晶質半導体薄膜形成方法
JPH1074703A (ja) * 1996-04-12 1998-03-17 Applied Materials Inc 改善されたステップカバレージを有する、アモルファスシリコン及びポリシリコンフィルム膜を形成するための方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016539495A (ja) * 2013-10-21 2016-12-15 ユ−ジーン テクノロジー カンパニー．リミテッド アモルファスシリコン膜の蒸着方法及び蒸着装置

Also Published As

Publication number Publication date
WO2000018982A1 (en) 2000-04-06
DE69940159D1 (de) 2009-02-05
EP1117854A4 (en) 1999-11-15
US6410090B1 (en) 2002-06-25
EP1117854B1 (en) 2008-12-24
EP1117854A1 (en) 2001-07-25
TW426880B (en) 2001-03-21
US20020162505A1 (en) 2002-11-07
US6488776B2 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
JP2002525886A (ja) 多結晶性及び非晶質シリコン膜の製造方法及び製造装置
US6297152B1 (en) CVD process for DCS-based tungsten silicide
US6544900B2 (en) In situ dielectric stacks
KR100693612B1 (ko) 텅스텐 및 텅스텐 질화물의 인 시튜 화학기상증착에 의해개선된 게이트 전극 결합 구조물
US6338756B2 (en) In-situ post epitaxial treatment process
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
US6562128B1 (en) In-situ post epitaxial treatment process
US6099904A (en) Low resistivity W using B2 H6 nucleation step
US6559039B2 (en) Doped silicon deposition process in resistively heated single wafer chamber
KR20220129098A (ko) 순수 금속 막의 증착
US20070232031A1 (en) UV assisted low temperature epitaxial growth of silicon-containing films
JPH0120228B2 (ja)
EP1204783A1 (en) A method of forming a silicon nitride layer on a semiconductor wafer
US20070287271A1 (en) Deposition of nano-crystal silicon using a single wafer chamber
US6573180B2 (en) PECVD method of forming a tungsten silicide layer on a polysilicon layer
JP2002520487A (ja) アモルファスシリコン及び多結晶シリコンとゲルマニウムのアロイ膜の形成方法及び装置
JP3263176B2 (ja) 半導体装置の製造方法、半導体装置の製造装置および自然酸化膜を除去する方法
JP2002343792A (ja) 膜形成方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100520