JP2002500820A - 回路配置 - Google Patents

Abstract

(57)【要約】 本発明は、電力帰還手段及び電極予熱手段を具えた、放電ランプ（ＬＡ）を高周波数電流で点灯させる回路配置に関する。この回路配置はランプが点呼する前は電力帰還手段をディセーブルし、ランプが点弧した後に電力帰還手段をイネーブルするアンチブーストスイッチを具える。本発明では、アンチブーストスイッチをランプが点弧する前に電極予熱手段をイネーブルさせ、ランプが点呼した後に電極予熱手段をディセーブルさせるためにも使用する。

Description

【発明の詳細な説明】 回路配置 本発明は、放電ランプを高周波数電流で点灯させる回路配置であって、 低周波数供給電圧源を接続するための入力端子と、 前記入力端子に結合され前記低周波数供給電圧を整流する整流手段と、 前記整流手段の第１出力端子Ｎ３及び第２出力端子Ｎ５に結合された、第１の 単方向性手段と第２の単方向性手段と第１の容量性手段の直列配置を具える第１ の回路と、 前記第１の容量性手段に結合され、高周波数電流を発生するインバータ手段と 、 前記インバータ手段に結合された、誘導性手段と第２の容量性手段とランプ接 続用端子とを具える負荷回路と、 前記負荷回路の端子Ｎ６を第１の単方向性手段と第２の単方向性手段との間の 端子Ｎ７に接続する電力帰還手段と、 アンチブーストスイッチング素子Ｓを具え、第１及び第２の単方向性手段の少 なくとも一つを分路する第２の回路であって、前記スイッチング素子の制御電極 が該スイッチング素子を導通及び非導通にする制御回路に結合されている第２の 回路と、 第１及び第２の二次巻線を具え、放電ランプの電極を加熱する第３の回路であ って、点灯中に前記第１及び第２の二次巻線の各々がランプ電極を分路する直列 配置の一部となる第３の回路と、 を具えた回路配置に関するものである。 このような回路配置はＷＯ９７／１９５７８から既知である。この既知の回路 配置は、例えば２３０ボルトの実効電圧及び５０Ｈｚの周波数を有する供給電圧 を発生する通常の幹線電源から給電するのに極めて好適である。既知の回路配置 は電力帰還手段を具えているので、比較的簡単な手段により実現される比較的高 い力率を有している。この回路配置はランプの定常点灯中に電力帰還手段により 帰還される電力量とランプで消費される電力量との間に平衡状態が存在するよう に設計される。しかし、ランプが点弧する前は、ランプは電力を消費せず、その 結果として電力帰還手段が第１の容量性手段を高電圧に充電して回路配置の一部 、例えばインバータ手段を損傷する惧れがある。これを阻止するために、回路配 置は第２の回路を具える。既知の回路配置では、第２の回路に含まれる制御回路 が第１の容量性手段の電圧を監視する。この電圧が第１の所定値より高くなると 、この制御回路がアンチブーストスイッチング素子Ｓを導通させ、これにより電 力帰還手段をディセーブルする。ランプが点弧した後に、ランプは電力を消費し 始めるため、第１の容量性手段の電圧が第２の所定値以下に低下し、このとき制 御回路がアンチブーストスイッチング素子Ｓを非導通にし、これにより電力帰還 手段を再びイネーブルする。既知の回路配置では、第３の回路に含まれる第１及 び第２の二次巻線が負荷回路に含まれる誘導性手段に磁気的に結合されている。 それぞれの二次巻線はキャパシタと直列に配置され、それぞれの直列配置はラン プのそれぞれの電極を分路する。ランプの点弧前は、インバータは第３の回路に 含まれるキャパシタのインピーダンスが比較的小さくなる周波数で動作する。そ の結果として、比較的高い振幅を有する電流がランプ電極を経て流れるため、ラ ンプ電極が有効に加熱される。ランプの点弧後は、インバータは低い周波数で動 作するため、キャパシタのインピーダンスが比較的高くなり、ランプ電極に比較 的小さい電流が流れる。この既知の回路配置の欠点は、定常動作中にランプ電極 を経て流れる電流が、この電流は比較的小さいが、電極で電力を連続的に消費す るため、回路配置の効率が減少する点にある。 本発明の目的は、ランプ点弧前に放電ランプの電極を有効に加熱し、定常点灯 中はランプ電極において加熱電力を消費しない放電ランプの点灯回路配置を提供 することにある。 本発明は、この目的のために、頭書に記載した回路配置において、前記第２の 回路は第３の単方向性手段と前記アンチブーストスイッチング素子Ｓの直列配置 を具え、且つ前記第１及び第２の二次巻線と磁気的に結合された一次巻線を具え る第４の回路を前記アンチブーストスイッチング素子と第３の単方向性手段との 共通端子と負荷回路の一端との間に結合したことを特徴とする。 ランプの点弧前は、制御回路がアンチブーストスイッチング素子Ｓを導通せし める。本発明の回路配置では、これにより電力帰還手段をディセーブルして第１ の容量性手段の過電圧を防止するのみならず、第４の回路に含まれる一次巻線に 電流を流れさせる。一次巻線は第３の回路に含まれる第１及び第２の二次巻線に 磁気的に結合されているため、これらの二次巻線が両ランプ電極を流れる電極加 熱電流を生起せしめる。ランプの点弧後に制御回路によりアンチブーストスイッ チング素子Ｓが非導通にされると、これにより電力帰還手段がイネーブルされる のみならず、第３の回路に含まれる一次巻線は最早電流を流し得なくなる。その 結果として、ランプ点弧後はランプ電極で電極加熱電力が消費されなくなるため 、本発明の回路配置は定常点灯中比較的高い効率を有する。本発明の回路配置の 比較的高い効率は極めて少数の追加の素子で達成され、これは本発明の回路配置 ではアンチブーストスイッチング素子Ｓが２つの異なる機能を有するためである 。 第４の回路に含まれる直列配置は第３の容量性手段を具えるものとするのが好 ましい。この第３の容量性手段はこの直列配置に直流電流が流れるのを阻止する 。 本発明の回路配置では、前記インバータ手段が共通端子Ｎ１を有する第１スイ ッチング素子と第２スイッチング素子の直列配置と、第１及び第２スイッチング 素子に結合され、これらのスイッチング素子を交互に導通及び非導通にする駆動 信号を発生する駆動回路とを具えている場合に、良好な結果が得られた。 第１及び第２の単方向性手段の直列配置を第４及び第５の単方向性手段の直列 配置により分路し、第４及び第５の単方向性手段の共通端子Ｎ２を負荷回路を経 て前記共通端子Ｎ１に接続するのが好ましい。このようにすると、回路配置は追 加の電力帰還手段を具えるものとなる。この追加の電力帰還のために、この回路 配置は低周波数供給電流に比較的小さな調波歪みを生ずるのみであるとともに、 この回路配置は比較的高いランプ電圧を有する放電ランプを、負荷回路及びイン バータに含まれる素子がランプ点灯中に比較的大きな電流を流す必要なしに、点 灯させることもできる。本発明の回路配置は、前記共通端子Ｎ２を第１の容量性 手段と第５の単方向性手段との間の端子Ｎ４に接続する第４の容量成手段を具え る第５の回路を具えるものとすると、回路配置の機能が向上することが確かめら れた。この第５の回路は第４の容量性手段のみを具えるものとし得るが、第５の 回路は例えば第４の容量性手段と第１の容量性手段の直列配置を具えるものとす ることもできる。 本発明回路配置の好適実施例では、回路配置はアンチブーストスイッチング素 子Ｓと一次巻線を具える直列配置を具え、この直列配置により前記共通端子Ｎ１ を前記端子Ｎ４に接続する。 電力帰還手段は容量性手段を具えるものとするのが好ましい。この場合には、 電力帰還手段が直流電流を流すことが阻止される。 本発明回路配置は、制御回路が前記第１の容量性手段の両端間の電圧に依存し て前記アンチブーストスイッチング素子Ｓを導通及び非導通にする手段を具える 場合に満足な機能が得られることが確かめられた。 本発明の一実施例を図面を参照して詳細に説明する。図面において、図１は放 電ランプＬＡに接続された本発明回路配置の一実施例の簡略回路図である。 図１において、Ｋ１及びＫ２は低周波数供給電圧源に接続するための入力端子 である。Ｌ２及びＬ２’はキャパシタＣ３とともに入力フィルタを構成するイン ダクタである。ダイオードＤ１−Ｄ４は前記低周波数供給電圧を整流する整流手 段である。本実施例では、ダイオードＤ７及びＤ８が第１及び第２の単方向性手 段をそれぞれ構成する。キャパシタＣ４は第１の容量性手段であり、ダイオード Ｄ７及びＤ８とともに第１の回路を構成する。スイッチング素子Ｑ１及びＱ２は 駆動回路ＤＣとともにインバータ手段を構成する。駆動回路ＤＣはスイッチング 素子Ｑ１及びＱ２を導通及び非導通にする駆動信号を発生する回路部分である。 インダクタＬ１、キャパシタＣ２及び放電ランプ接続用端子Ｋ３及びＫ４は一緒 に負荷回路を構成する。図１に示す実施例では、インダクタＬ１は誘導性手段を 構成し、キャパシタＣ２は第２の容量性手段を構成し、端子Ｋ３及びＫ４はラン プ接続用端子を構成する。キャパシタＣ１は第５の回路及び第４の容量性手段を 構成する。ダイオードＤ５及びＤ６は第４及び第５の単方向性手段をそれぞれ構 成する。キャパシタＣ５は第５の容量性手段及び電力帰還手段も構成する。ダイ オードＤ９及びアンチブーストスイッチング素子Ｓは抵抗Ｒ１及びＲ２及び回路 部分ＳＴとともに第２の回路を構成する。抵抗Ｒ１及びＲ２及び回路部分ＳＴは 相俟ってアンチブーストスイッチング素子を導通及び非導通にする制御回路を構 成する。ダイオードＤ９は第３の単方向性手段を構成する。一次巻線Ｌ_primは キャパシタＣ_primと一緒に第４の回路を構成する。Ｃ_primは第３の容量性手段を 構成する。第１の二次巻線Ｌ２、第２の二次巻線Ｌ３及びキャパシタＣ６及びＣ ７は一緒に放電ランプの電極を加熱する第３の回路を構成する。 入力端子Ｋ１及びＫ２はインダクタＬ２、キャパシタＣ３及びインダクタＬ２ ’の直列配置を経て接続される。キャパシタＣ３の第１端を整流ブリッジの第１ 入力端子に接続し、キャパシタＣ３の第２端を整流ブリッジの第２入力端子に接 続する。整流ブリッジの第１出力端子Ｎ３をダイオードＤ５、ダイオードＤ６及 びキャパシタＣ４の直列配置を経て整流ブリッジの第２出力端子Ｎ５に接続する 。Ｎ２はダイオードＤ５とＤ６との共通端子である。Ｎ４はダイオードＤ６とキ ャパシタＣ４との共通端子である。端子Ｎ２をキャパシタＣ１を経て端子Ｎ４に 接続する。ダイオードＤ５とＤ６の直列配置をダイオードＤ７及びＤ８の直列配 置により分路する。ダイオードＤ８をダイオードＤ９とアンチブーストスイッチ ング素子Ｓの直列配置により分路する。Ｎ７はダイオードＤ７とＤ８との共通端 子である。キャパシタＣ４をスイッチング素子Ｑ１及びＱ２の直列配置により分 路する。スイッチング素子Ｑ１の制御電極を駆動回路ＤＣの第１出力端子に接続 する。スイッチング素子Ｑ２の制御電極を駆動回路ＤＣの第２出力端子に接続す る。Ｎ１はスイッチング素子Ｑ１とスイッチング素子Ｑ２との共通端子である。 端子Ｎ１をインダクタＬ１、キャパシタＣ２、端子Ｋ３、放電ランプＬＡ及び端 子Ｋ４の直列配置を経て端子Ｎ２に接続する。Ｎ６はキャパシタＣ２と端子Ｋ３ との共通端子である。端子Ｎ６をキャパシタＣ５を経て端子Ｎ７に接続する。ラ ンプＬＡの第１電極を第１の二次巻線Ｌ２とキャパシタＣ６の直列配置により分 路する。ランプＬＡの第２電極を第２の二次巻線Ｌ３とキャパシタＣ７の直列配 置により分路する。ダイオードＤ９とアンチブーストスイッチング素子Ｓとの共 通端子を一次巻線Ｌ_primとキャパシタＣ_primの直列配置を経て端子Ｎ１に接続す る。抵抗Ｒ１と抵抗Ｒ２との共通端子を回路部分ＳＴの入力端子に接続する。回 路部分ＳＴの出力端子をアンチブーストスイッチング素子Ｓの制御電極に結合す る。この結合を図１に破線で示す。 図１に示す回路配置の動作は次の通りである。 入力端子Ｋ１及びＫ２を低周波数供給電圧源の極に接続すると、整流ブリッジ がこの電圧源から供給される低周波数供給電圧を整流するため、直流電圧がバッ ファキャパシタとして作用するキャパシタＣ４の両端間に存在する。駆動回路Ｄ Ｃがスイッチング素子Ｑ１及びＱ２を交互に導通及び非導通にする結果として、 キャパシタＣ４の両端間の直流電圧の振幅にほぼ等しい振幅を有するほぼ方形波 の電圧が端子Ｎ１に存在する。電力帰還がキャパシタＣ５とダイオードＤ７及び Ｄ８を経て行われるとともに負荷回路及びダイオードＤ５及びＤ６を経て行われ る。ランプＬＡが点弧する前、ランプは電力を消費しないため、ランプ動作のこ の段階では、帰還される電力とランプで消費される電力との間に不平衡が存在す る。その結果として、キャパシタＣ４の両端間の電圧が第１の所定レベルより大 きい値に増大するため、制御回路がアンチブーストスイッチング素子Ｓを導通さ せる。このスイッチング素子の導通は、キャパシタＣ５とダイオードＤ７及びＤ ８を経て行われる電力帰還をディセーブルさせ、キャパシタＣ４の両端間電圧が 過電圧になるのを防止する。更にこのスイッチング素子の導通は一次巻線Ｌ_prim とキャパシタＣ_primの直列配置を経て交流電流を流れさせる。一次巻線Ｌ_primは 二次巻線Ｌ２及びＬ３に磁気的に結合されているため、この交流電流は二次巻線 Ｌ２及びＬ３の両端間に交流電圧を生起し、この交流電圧がランプＬＡの電極を 流れる電極加熱電流を生起する。ランプが点弧し、電力を消費し始めると、キャ パシタＣ４の電圧が第２の所定値以下に低下し、制御回路がアンチブーストスイ ッチング素子Ｓを非導通にして、キャパシタＣ５とダイオードＤ７及びＤ８を経 て行われる電力帰還をイネーブルする。アンチブーストスイッチング素子Ｓが非 導通にされた後、一次巻線Ｌ_primは最早電流を流さないため、電極加熱電流は零 になる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィレート ユルゲン エム アー オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン ６

Claims (1)

1. 【特許請求の範囲】 １． 放電ランプを高周波数電流で点灯させる回路配置であって、 低周波数供給電圧源を接続するための入力端子と、 前記入力端子に結合され前記低周波数供給電圧を整流する整流手段と、 前記整流手段の第１出力端子Ｎ３及び第２出力端子Ｎ５に結合された、第１の 単方向性手段と第２の単方向性手段と第１の容量性手段の直列配置を具える第１ の回路と、 前記第１の容量性手段に結合され、高周波数電流を発生するインバータ手段と 、 前記インバータ手段に結合された、誘導性手段と第２の容量性手段とランプ接 続用端子とを具える負荷回路と、 前記負荷回路の端子Ｎ６を第１の単方向性手段と第２の単方向性手段との間の 端子Ｎ７に接続する電力帰還手段と、 アンチブーストスイッチング素子Ｓを具え、第１及び第２の単方向性手段の少 なくとも一つを分路する第２の回路であって、前記スイッチング素子の制御電極 が該スイッチング素子を導通及び非導通にする制御回路に結合されている第２の 回路と、 第１及び第２の二次巻線を具え、放電ランプの電極を加熱する第３の回路であ って、点灯中に前記第１及び第２の二次巻線の各々がランプ電極を分路する直列 回路の一部となる第３の回路と、 を具えた回路配置において、 前記第２の回路が第３の単方向性手段と前記アンチブーストスイッチング素子 Ｓの直列配置を具え、且つ前記第１及び第２の二次巻線と磁気的に結合された一 次巻線を具える第４の回路が前記スイッチング素子と第３の単方向性手段との共 通端子と負荷回路の一端との間に結合されていることを特徴とする回路配置。 ２． 第４の回路に含まれる前記直列配置が第３の容量性手段を具えることを特 徴とする請求項１記載の回路配置。 ３． 前記インバータ手段が共通端子Ｎ１を有する第１スイッチング素子及び第 ２スイッチング素子の直列配置と、第１及び第２スイッチング素子に結合され、 これらのスイッチング素子を交互に導通及び非導通にする駆動信号を発生する駆 動回路とを具えることを特徴とする請求項１又は２記載の回路配置。 ４． 第１及び第２の単方向性手段の直列配置が第４及び第５の単方向性手段の 直列配置により分路され、第４及び第５の単方向性手段の共通端子Ｎ２が負荷回 路を経て前記共通端子Ｎ１に接続されていることを特徴とする請求項３記載の回 路配置。 ５． 前記共通端子Ｎ２を第１の容量性手段と第５の単方向性手段との間の端子 Ｎ４に接続する第４の容量成手段を具える第５の回路を具えることを特徴とする 請求項４記載の回路配置。 ６． 第５の回路は第４の容量性手段と第１の容量性手段の直列配置を具えるこ とを特徴とする請求項５記載の回路配置。 ７． アンチブーストスイッチング素子Ｓ及び一次巻線を具える直列配置を具え 、該直列配置が前記共通端子Ｎ１を前記端子Ｎ４に接続することを特徴とする請 求項３、４、５又は６記載の回路配置。 ８． 電力帰還手段が第５の容量性手段を具えることを特徴とする請求項１−７ の何れ会に記載の回路配置。 ９． 前記制御回路が前記第１の容量性手段の両端間の電圧に依存して前記アン チブーストスイッチング素子Ｓを導通及び非導通にする手段を具えることを特徴 とする請求項１−８の何れかに記載の回路配置。