[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002543611A - 半導体の異方性プラズマエッチング方法 - Google Patents

半導体の異方性プラズマエッチング方法

Info

Publication number
JP2002543611A
JP2002543611A JP2000616056A JP2000616056A JP2002543611A JP 2002543611 A JP2002543611 A JP 2002543611A JP 2000616056 A JP2000616056 A JP 2000616056A JP 2000616056 A JP2000616056 A JP 2000616056A JP 2002543611 A JP2002543611 A JP 2002543611A
Authority
JP
Japan
Prior art keywords
etching
frequency
polymer
voltage
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000616056A
Other languages
English (en)
Inventor
レルマー フランツ
シルプ アンドレア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2002543611A publication Critical patent/JP2002543611A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00Subject matter not provided for in other groups of this subclass
    • B81C99/0055Manufacturing logistics
    • B81C99/0065Process control; Yield prediction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/0142Processes for controlling etch progression not provided for in B81C2201/0136 - B81C2201/014

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

(57)【要約】 半導体基体における構造体、例えばシリコン基体(18)にエッチングマスクによってラテラル方向に正確に定められている凹所を、プラズマ(28)を用いて異方性エッチングするための方法が提案される。その際半導体基体に、少なくとも、前以て決められている時間間隔にわたって持続するエッチング工程の期間、イオン加速電圧が印加される。この電圧は殊に、高周波交番電圧を介して誘起される。エッチング工程の時間間隔は更に少なくとも2つのエッチング区間に分割される。これらエッチング区間の間で、印加されるイオン加速電圧はその都度変化される。有利には2つのエッチング区間が設けられており、その際第1のエッチング区間の期間、第2のエッチング区間の期間におけるよりも高い加速電圧が使用される。第1のエッチング区間の長さは更に、エッチング工程の期間、ポリマー貫通突破を検出するための装置を用いてダイナミックまたはスタチックに決定することができる。加速電圧を発生しかつその高さを調整設定するために、更に有利には、調整設定可能なパルス/休止時間比を有する高周波パルスないしパルスパケットが使用される。

Description

【発明の詳細な説明】
【0001】 従来の技術 本発明は、独立請求項の上位概念に記載の、半導体基体における構造体、例え
ばシリコン基体にエッチングマスクによってラテラル方向に正確に定められてい
る凹所を、プラズマを用いて異方性エッチングするための方法に関する。
【0002】 従来の技術 DE4241045C1号から、シリコンの異方性プラズマエッチング方法が
公知である。その際いわゆるパッシベーション(不動態化)およびエッチング工
程が交互に行われ、ここでパッシベーション工程の期間、ポリマー材料がエッチ
ングにより露出される構造上に析出されかつエッチング工程の期間、プラズマ中
のフッ素供給物質からフルオルラジカルが放出され、これらがシリコンを自体等
方性エッチングする。エッチングされる構造のエッチング底部に衝撃を与える、
エッチング工程の期間の指向性のイオン入射によって、更に、それぞれのエッチ
ング工程の開始時に、まず、先行するパッシベーション工程において生成された
エッチング底部ポリマーの貫通突破が実施される。それ自体では等方性のエッチ
ング工程の期間に更に、局所的な異方性が次のようにして実施される:構造体の
側壁に当たる斜めに入射されるイオンの成分が前方向スパッタリングの作用をす
る。すなわちエッチングの期間に、生成されたトレンチ溝の比較的深い部分まで
側壁ポリマー膜が除去されかつ再デポジションされるので、エッチングを更に続
けていくうちに、側壁は連続的に保護膜によってパッシベーション化された状態
にとどまりかつ等方性に作用するフッ素化学のエッチング攻撃から保護されてい
る。
【0003】 全体としてこのために、エッチング工程の期間に必要とされる、高周波電力供
給によって発生される、基板電極ないしエッチングすべきシリコンウェハに対す
る加速電圧を介して引き起こされるイオンエネルギーが十分であって、それぞれ
のエッチング工程の開始時にエッチング底部パッシベーションの貫通突破が保証
され、かつそれと並んでエッチング工程の期間にエッチング底部からポリマーが
除去されかつ側壁ポリマー膜搬送メカニズムが維持されるようでなければならな
い。このことはDE4241045C1号においては10ないし50eVの比較
的低いイオンエネルギーによって実現される。このエネルギーはエッチング工程
の持続時間全体の間加えられる。
【0004】 一定のイオン加速のために、更に、側壁膜除去とエッチング底部ポリマーの除
去との間に固定の選択性が生じ、その際それぞれのエッチング工程の持続時間は
更に、側壁ポリマー膜の大部分がエッチング工程の期間に除去される、すなわち
前方向にスパッタリングされていることによって制限されている。それ故にエッ
チング工程は新たなパッシベーション工程によって規則的に再開始されなければ
ならず、このために更にはエッチングレートが制限されることになる。というの
は、パッシベーション休止時間はエッチング進行の中断を意味しているからであ
る。ところがパッシベーション処理があまりに僅かだと、エッチングの異方性は
損なわれかつ誘電体境界面の領域において、すなわちシリコンエッチングの、エ
ッチングストップ層でのエッチングストップの際に、ラテラルなポケット、いわ
ゆる「切り欠き現象」が形成されるようになる。
【0005】 公開されていない特許出願DE19841964.3号において既に、プラズ
マエッチング装置に異方性エッチングプロセスの期間にシリコン基体を冷却する
ための装置を備えることが提案されている。更に、特許出願19730644.
9号から既に、プラズマ中のフッ素原子またはイオンの濃度を発光分光器および
後置接続されている評価ユニットを用いて突き止めることが公知である。
【0006】 発明の利点 独立請求項の特注部分に記載の構成を有する本発明の方法は従来技術に比して
次のような利点を有している:プラズマと基板電極との間の効果的なイオン加速
の強度の、物理的化学的経過に対する整合がエッチング工程の期間および必要の
場合にはパッシベーション工程の期間にも可能になるので、側壁ポリマー膜はエ
ッチング工程に比較的に長期に持ちこたえることができる。この結果として、エ
ッチング工程において比較的長くエッチングすることができかつパッシベーショ
ン工程による中断は比較的稀になり、すなわと比較的大きな時間間隔においてよ
うやく必要になることになる。従って有利にも、全体として比較的高いエッチン
グレートが実現される。
【0007】 本発明の有利な実施の形態は、従属請求項に記載されている構成から明らかで
ある。
【0008】 すなわち有利にはマスク選択性は次にようにして改善される。すなわち、最初
のエッチング底部ポリマー貫通突破フェーズにおいてだけ高いイオン加速電圧に
よってエッチングし、一方エッチング工程の残りの持続時間にわたって、低減さ
れた電圧を介して発生される低減されたイオン加速によって、エッチング底部か
らポリマー材料が取り除かれかつ側壁膜搬送メカニズムが維持されるようにすれ
ばよいだけである。
【0009】 更に、エッチングプロセスの異方性も、殊に所望のバーチカルプロファイルに
関して改善される。というのは、側壁のパッシベーションは一層効果的でありか
つプロセスパラメータを最適化して、その都度正確に正しいポリマー量が除去さ
れかつ再デポジションされ、すなわち印加される電圧を介して誘導されるイオン
入射によって前方向にスパッタリングされるようにすることができるからである
【0010】 更に、低減されるイオン加速電圧に結びついている、エッチング工程の期間に
時々低減される高周波交番電圧または入力結合される高周波電力によって、側壁
ポリマーが比較的緩慢に除去され、その結果エッチング底部ポリマー除去の、側
壁ポリマー除去に比べて改善された選択性が1つのエッチング工程を越えても実
現されることは有利である。その結果、エッチング工程を非常に有利にも時間的
に延長することができ、このためにエッチングレートおよび同時にエッチングの
異方性も改善されることになる。このことは、エッチング工程においてその都度
、最適なエッチングプロファイル(垂直方向の壁)を実現するために必要である
だけのポリマーが正確に前方向にスパッタリングされることに基づいている。同
時に、イオン加速が低減されている場合には僅かなマスク材料しか除去されない
ので、これにより有利にも、一層高いマスク選択性も実現される。
【0011】 更に、本発明の方法は全体としてまた、誘電体境界面に達する際に「比較的ソ
フトタッチ」、すなわち余り攻撃的ではない。というのは、エッチング底部パッ
シベーションの貫通突破後のイオンエネルギーがその都度低減されるからである
。従って、イオン衝撃の有害な作用、殊に境界面領域における帯電およびイオン
偏向に基づくポケット形成を伴う「切り欠き効果」がエッチング工程の残りの時
間を介して低減される。
【0012】 更に、プラズマ中のフッ素濃度を時間の関数として突き止める発光分光器によ
って、エッチング工程の持続時間がダイナミックにコントロールされかつ高周波
発生器を介して閉ループ制御することができることは有利である。
【0013】 本発明の方法によれば更に有利にも、エッチング区間の間およびエッチング工
程からパッシベーション工程への移行の際に、入力結合された高周波電力を連続
的にランプ関数によって変化させることができる。
【0014】 更に、本発明の方法を多数の別のプロセスパラメータと結び付けかつその都度
の要求に対して最適化することができることは有利である。このために例えば、
プロセス圧力、供給される反応性ガスのガス流およびプラズマ電力が適している
【0015】 更に、イオン加速電圧の時間的な変化をエッチングすべきシリコン基体の温度
の整合と結び付けるようにすれば、特別有利である。これにより、それぞれのト
レンチ溝のアスペクト比とは無関係に、エッチング底部ポリマーの殆ど同時の貫
通突破が実現される。
【0016】 イオン加速電圧を変えるために有利にも、多数の可能性がある。有利には、エ
ッチング区間の期間の低周波変調電圧による入力結合される高周波電力の変調ま
たは加えられる高周波電力ないし高周波交番電圧の、規定されて調整設定可能な
パルス/休止時間比を有する交番電圧パルスへの分割である。この場合パルス/
休止時間比は特別有利な形態において1より著しく小さく選択される。これによ
り、いわゆる「切り欠き」効果作用をする可能性がある帯電が低減される。
【0017】 イオン加速電圧はこの場合、パルス間に比較的長い休止時間を有する時間的に
非常に短い、非常に集中した高周波パルスの形において作用され、その際イオン
加速の平均値はパルス/休止時間比を介して直接調整設定可能になる。
【0018】 エッチング工程の開始時の最初のエッチング底部ポリマー貫通突破を促進する
ために更に、この時間において、プロセスガスにエッチング底部ポリマーも対し
て化学的に特別攻撃性のあるガス、例えばNFまたはOを添加すれば有利で
ある。
【0019】 図面 次に本発明を図面に基づいて、実施例につき詳細に説明する。図にはプラズマ
エッチング装置が示されている。
【0020】 実施例 図には、エッチング室10を有するプラズマエッチング装置5が図示されてい
る。エッチング室には基板電極12が配置されている。基板電極はエッチングす
べきシリコン基体18、殊にエッチングマスクによって構造化されているシリコ
ンウェハと接触している。更に、高周波発生器14が設けられている。高周波発
生器は高周波電力を発生する。高周波電力は基板電極12を介してシリコン基体
18に入力結合される。従ってシリコン基体18には入力結合される高周波電力
を介して高周波の交番電圧が加えられる。これにより、イオン加速電圧として正
に帯電された、プラズマ28において生成されるイオンが生じる。従ってイオン
は、シリコン基体18の表面に対して少なくとも大幅にほぼ垂直に入射する。更
に、サーファトロン(surfatron)16および中空導体20が設けられている。
中空導体20は、プラズマ28、殊に高周波電界または有利にはマイクロ波電界
を生成するためにサーファトロン16に電界を入射または入力結合するために用
いられる。サーファトロン16には上方から更に、それ自体公知の方法で反応性
ガスが供給される。
【0021】 プラズマ組成にとって典型的な放出ラインに基づいて時間の関数としてプラズ
マ28の組成を解析するために、更に、光学的な発光分光器24が設けられてい
る。発光分光器は評価ユニット26に接続されている。その際評価ユニット26
は更に高周波発生器14の目標値入力側に接続されているので、高周波発生器1
4からシリコン基体18に入力結合される高周波交番電圧は評価ユニット26を
介して、発光分光器を介して突き止められたプラズマ組成の関数として閉ループ
制御される。ここでこの高周波交番電圧はプラズマ28からのイオン衝撃作用を
する。更に冷却装置30が設けられている。冷却装置は基板電極冷却部32に接
続されており、かつ冷却装置を介して基板電極12およびその上のシリコン基体
18の温度調整設定が−30℃ないし+70℃の領域において調整設定可能であ
る。高周波発生器14から基板電極に入力結合される高周波電力ないし高周波交
番電圧は一方において、エッチング工程の期間に時間的に振幅が一定である高周
波電力または高周波交番電圧であってよいが、それは有利な実施形態においてエ
ッチング工程の間および/またはエッチング工程の期間に可変に調整設定可能な
パルス/休止時間比を有するタイミング制御される高周波電力または高周波交番
電圧であってもよく、この場合パルスは特別有利には非常に短くかつ強力でかつ
パルス間の休止時間は比較的長く選択される。
【0022】 プラズマエッチング装置5およびこれにより実施可能な異方性プラズマエッチ
ング方法は、設けられている発光分光器24、評価ユニット26並びにそれを介
して閉ループ制御される、シリコン基体18に対する高周波交番電圧ないし高周
波電力、および基板電極冷却部32を除いて、DE4241045C1号から公
知の基本的なものである。
【0023】 異方性エッチングプロセスの期間にシリコン基体を冷却するための装置を有す
るプラズマエッチング装置は更に、公開されていない特許出願DE198419
64.3号において既に提案されている。この特許出願から、基板電極冷却部3
2および冷却装置30を技術的に実現するための詳細を読み取ることができる。
【0024】 本発明の核心は、シリコン基体18に、エッチング工程の持続時間にわたって
効果的に加えられるイオン加速電圧の意図してコントロールされる変調である。
【0025】 このためにエッチング工程はその都度少なくとも2つのエッチング区間にわけ
られ、その際個々のエッチング区間において先行するエッチング区間に対して異
なっている高周波交番電圧または高周波電力、従って異なった効果のある、帯電
された粒子のイオン加速がシリコン基体18に対してプラズマ28から処理され
る。
【0026】 シリコン基体18に対する異なったイオン加速電圧はこのために少なくとも時
々有利には、高周波発生器14の相応の、種々異なって入力結合される高周波電
力を介して発生される。
【0027】 詳細には、第1の実施例として、それぞれのエッチング工程の開始時に、高周
波発生器14を介してまず、高周波電力または高周波交番電圧が基板電極12を
介してシリコン基体18に加えられる。この電力ないし電圧は、例えば既にエッ
チングされたトレンチ溝において、先行するパッシベーション化またはポリマー
化工程の期間に生成されたエッチング底部ポリマーを急速に突き破るために十分
である。それからエッチング底部ポリマーがこの第1のエッチング区間において
突き破られた後、例えば高周波電力は次の程度にまで低減される:すなわち一方
においてポリマー材料によるエッチング底部の新たなカバーは妨げられるが、他
方において、ポリマー材料が、周知の側壁ポリマー膜搬送を維持するためにはな
お十分である程度にまである。側壁ポリマー膜搬送はエッチング工程においてプ
ラズマエッチング方法の局所的な異方性を保持するために必要である。
【0028】 例えばDE4241045C1号から公知であるような、シリコンに対する異
方性プラズマエッチング方法から出発して、それから、本発明の方法にとって適
しているパラメータセットが、使用されるガス、ガス流、プラズマ導入、プラズ
マ電力、個々の工程の持続時間および入力結合される高周波電力ないし加えられ
る高周波交番電圧の量ないし大きさに対する次の調整設定によって得られるので
ある: パッシベーション化またはポリマー化工程: 10μbarの圧力での100sccmのC、800Wのプラズマ電力、
パッシベーション化工程の5secの持続時間、シリコン基体18または基板電
極12に高周波電力は加えられない エッチング工程: エッチング工程の全持続時間:20sec エッチング工程の第1のエッチング区間: 20μbarの圧力での130sccmのSF+20sccmのO、800
Wのプラズマ電力、10Wの高周波電力または30ないし50Vの高周波交番電
圧(13.56MHz)の振幅、第1のエッチング区間の持続時間:2sec(
エッチング底部ポリマーの貫通突破フェーズ) エッチング工程の第2のエッチング区間: 20μbarの圧力での130sccmのSF+20sccmのO、800
Wのプラズマ電力、4Wの高周波電力または10ないし20Vの高周波交番電圧
(13.56MHz)の振幅、第2のエッチング区間の持続時間:18sec(
材料のエッチング底部からポリマーの除去並びに側壁ポリマー膜の前方駆動) その際上述したパラメータセットは例として挙げられたに過ぎない。高周波交
番電圧およびこれを介して説明した例においては前以て決められる効果的なイオ
ン加速電圧の振幅に対する適当な値は通例、1MHzないし50MHzの周波数
において1Vと100Vとの間にある。
【0029】 この第1の実施例において、まず、エッチング区間内の高周波電力は振幅が時
間的に変化されず、すなわち高周波発生器14はエッチング区間内で連続的に一
定の高周波電力において作動されかつ従ってエッチング区間内で振幅が時間的に
一定である高周波交番電圧を基板電極12に入力結合する。
【0030】 その際エッチング工程を、基板電極12またはシリコン基体18に対する比較
的高い電圧振幅を有する2secという第1の、短いフェーズと、比較的低い電
圧振幅を有する18secという第2の、長いフェーズとに分割することは、上
に示した条件下で約2sec後に、エッチング底部ポリマーの完全な破壊ないし
貫通突破が行われ、かつその後プラズマ28と基板電極12との間に低減された
効果的なイオン加速電圧をかけてなお側壁ポリマー膜搬送並びにエッチング底部
上での再デポジションの抑圧が維持されなければならないという考察から生じた
ものである。
【0031】 プラズマエッチング装置5が更に、エッチング底部ポリマーの貫通突破の時点
を測定技術的に物理的な測定量に基づいて検出する装置を有しており、その結果
個々のエッチング区間の持続時間をこの装置によってそれぞれのエッチング区間
の期間に検出しかつダイナミックに閉ループ制御できるようにすることで、説明
した第1の実施例は有利に展開されることになる。
【0032】 この形式の装置として例えば、プラズマ診断のための発光分光器24が適して
いる。このためにこれは例えば、フッ素放出ライン、例えば687nmまたは7
04nmに調整設定され、その結果プラズマ28中のフッ素放出の強度が間接的
に、フッ素を消費する開放されたシリコン面に対する供給を指示している。時間
の関数として開放されているシリコン面が高ければ高い程、測定されるフッ素強
度は低い。というのは、この時間空間において、エッチング反応のためにプラズ
マ28から多くのフッ素が消費されるからである。開放されているシリコン面が
低ければ低い程、フッ素強度は相応にますます高い。シリコン基体18のエッチ
ングされた構造体のシリコンエッチング底部がポリマーで被覆されるや否や、開
放されているシリコン面は実際には零である。しかしその場合、エッチング底部
ポリマーが貫通突破されると、多かれ少なかれ、完全にエッチングされて露出し
ているシリコン表面がフッ素消費体として作用する。
【0033】 発光分光器24および後置接続されている評価ユニット26を用いてプラズマ
28中のフッ素濃度を突き止めるもしくはエッチング底部ポリマーの貫通突破の
正確な時点を検出するためのそれ自体公知の一層詳しい詳細に関しては、特許出
願DE19730644.9号が参考になる。
【0034】 従って説明してきた例において、発光分光器24を用いて第1のエッチング区
間ないしエッチング底部ポリマーの貫通突破の持続時間は一度それぞれのプロセ
スに対して確定されかつそれから評価ユニット26に固定的にプログラム入力さ
れるのが1つの手法である。この場合は、評価ユニットが相応する時間において
高周波発生器14の高周波電力を相応に調整設定し、従ってそれぞれのエッチン
グ区間に対応付けられている、シリコン基体18に対する高周波交番電圧ないし
効果的なイオン加速電圧が調整設定される。しかし択一的にかつ有利には、ダイ
ナミック閉ループ制御が設定されており、その際発光分光器24の信号から、フ
ッ素放出の強度経過が検出されかつ評価ユニット26を介して有利には連続的に
エッチング区間に対応付けられる。従って評価ユニット26は高周波発生器14
および発光分光器24と協働して、入力結合される高周波電力またはそれぞれの
検出されるエッチング区間に対応付けられている高周波交番電圧をプリセットさ
れている目標値に閉ループ制御する。
【0035】 このようにして簡単な手法で、個々の、有利には2つのエッチングス区間の時
間間隔に対するパラメータセットをエッチング区間の期間に求めることができる
。パラメータセットはいずれにせよ、例として挙げたパラメータセットとはダイ
ナミックにもエッチング工程またはエッチング区間の期間に異なっているように
することができる。それ故に、エッチング工程の期間に高周波電力ないし効果的
なイオン加速電圧を低減するための最適な時点を求めるための予め行われる実験
ははもはや必要ではない。
【0036】 エッチング底部ポリマー貫通突破ないし2つのエッチング区間の間の移行の時
点を認識するための発光分光器に対して択一的に、後から閉ループ制御が行われ
るダイナミックな算出の際にも、後から開ループ制御が行われるスタチックな算
出の場合にも、レーザ干渉計ないし反射計を使用することができる。2つの方法
は従来技術において終点認識システムとして一般に公知である。
【0037】 エッチング底部ポリマー貫通突破を検出するための上述の装置によって、更に
、貫通突破後の第2のエッチング区間において使用される高周波電力または基板
電極12に印加される高周波交番電圧が第2のエッチング区間の経過中、エッチ
ングされた構造体のエッチング底部からポリマー材料が取り除かれるようにして
おくのに十分であるかどうかを検出するのが問題なく可能である。
【0038】 この電圧がこのために一時的にでも十分でなければ、このためにエッチング底
部にポリマー材料が再びデポジションされることになる。このことは発光分光器
24における信号変化として現れ、ダイナミック制御の場合には処理ユニット2
6によってシリコン基体18に高周波発生器14を介して加えられる交番電圧が
直ちに高められることで補償される。
【0039】 その際エッチング底部ポリマーの貫通突破後の第2のエッチング区間において
入力結合される高周波電力の大きさまたは高周波交番電圧の振幅に対して一般に
次のことが成り立つ:できるだけ少なく、必要なだけ多く。電圧が低すぎれば異
方性は結果的に不満足なものになり、一方電圧が高すぎれば、マスク選択性、エ
ッチングレートおよび異方性は損なわれることになりしかもポケット形成の可能
性が高められる。
【0040】 いずれにせよ、高周波電力またはシリコン基体18に加えられる高周波交番電
圧のリセットは急激に行われる必要はなく、時間的なランプ関数を介して、例え
ば0.5secないし4secの時間を介して行うことができることを強調して
おく。その際第1のエッチング区間の後、高周波電圧は例えば2secの時間を
介して低減され、その後電圧は第2のエッチング区間の目標値に達しかつこの値
に保持される。
【0041】 本発明の第2の実施例によれば、第1の実施例の発展形態において、パッシベ
ーション化またはポリマー化工程において800Wではなくて例えば1500W
という比較的高いプラズマ電力によって処理されるようになっており、その際プ
ロセス圧力は有利にはパッシベーション化のために最適な、10μbarないし
20μbarの圧力領域にありかつガス流は100sccmないし200scc
mにある。
【0042】 これにより、パッシベーション化工程において、特別抵抗力のある、比較的厚
い側壁ポリマーが析出され、それが後続のエッチング工程において高められた厚
さによって改善された化学的耐性に基づいて特別安定した状態を保持するように
することができる。
【0043】 付加的にこの実施例において、高周波発生器14を介してパッシベーション化
工程の期間も既に、例えば5Vないし20Vの高周波電圧もしくは2Wないし5
Wの高周波電力を加えることによって付加的なイオン加速が使用されて、パッシ
ベーション化工程の期間に既に、析出された側壁ポリマー材料の搬送が生成され
たトレンチ溝の深さにおいて生じるようになる。これにより、トレンチ溝の深い
ところにある部分も特別効果的に側壁保護フィルムによってカバーされ、その際
同時に、生成された側壁フィルムの厚さはトレンチ溝の上側の領域においてイオ
ン加速なしの場合より薄くかつトレンチ溝の下側の部分における側壁フィルムの
厚さは増加する。
【0044】 説明した実施例における優先順位がいわゆる「切り欠き(ノッチング)効果」
、すなわちエッチングすべきシリコン基体18における誘電体境界面での不都合
なアンダエッチングまたはプロファイル偏差の抑圧にあるかまたはエッチングプ
ロセスにおけるできるだけ高いエッチングレートを実現することにあるか次第で
、種々異なった手法でそれからエッチング工程を引き続き実施することになる。
【0045】 優先順位が誘電体境界面におおける「切り欠き効果」の回避にあるのであれば
、後続のエッチング工程は比較的穏やかに実施され、すなわちプラズマ電力は例
えば、800Wという比較的低い値に抑えられまたは例えば600Wに低減すら
される。これにより、プラズマ28中のイオン密度は全体として低く保持されか
つエッチング工程は余り攻撃的ではない。帯電効果を一層低減するために同時に
更に、エッチング工程におけるプロセス圧力は有利には25μbarないし40
μbarに高められる。
【0046】 その場合第1の実施例に類似した短い、非常に強力な第1のエッチング区間の
後に、今や非常に抵抗力のあるエッチング底部ポリマーの貫通突破によって、同
様 に第1の実施例に従って穏やかな、第2のエッチング区間に切り換えられ、
ここで今や抵抗力のある側壁ポリマーのお陰で、構造体側壁の非常に効果的なパ
ッシベーション化がそれぞれの「切り欠き」、すなわちプロファイル偏差を妨げ
る。
【0047】 その際有利には第2のエッチング区間において付加的に、プラズマエッチング
装置5における反応ガスのプロセス圧力がエッチング底部ポリマーの貫通突破後
に例えば25μbarないし40μbarに高められかつこれにより第2のエッ
チング区間におけるイオン密度、イオン流および帯電効果は持続的に低減される
【0048】 これに対して優先順位ができるだけ高いエッチングレートの実現にあるのであ
れば、シリコンをエッチングするフルオルラジカルのできるだけ高い密度を実現
するために、エッチングサイクルにおいてできるだけ高い電力が使用される。こ
のためにエッチング工程におけるプラズマ電力は3000Wないし5000Wま
でも高められ、その際有利には例えば40μbarないし100μbarのでき
るだけ高いプロセス圧力によって、自由なフルオルラジカルの密度が更に高めら
れる。この高いプロセス圧力は付加的にエッチング工程におけるイオン密度を低
下させる作用をし、このためにシリコン基体18に対するイオン流の低減によっ
て、有害な帯電効果が低減され、ひいてはプロファイルコントロールが改善され
る。
【0049】 全体としてその他の点では、この方法の変形例においても、まず第1の実施例
に相応して、エッチング工程の短い、攻撃的な第1のエッチング区間において、
エッチング底部はその前にデポジットされたポリマー材料が除去され、一方後続
のエッチング区間は既述の、側壁ポリマー材料に関して穏やかなプロセスガイド
を維持する。その際、パッシベーション化工程期間の特別ロバストな側壁ポリマ
ー材料の析出によって、このことはフッ素豊富なエッチング工程に特別申し分な
く持ちこたえることができるので、相応に深くかつ高いレートでエッチングする
ことができる。
【0050】 第1または第2の実施例を展開している本発明の第3の実施例によれば付加的
に、すべてのトレンチ溝におけるエッチング底部ポリマーによる貫通突破を、ト
レンチ溝の幅または深さ対幅比(アスペクト比)に無関係にシリコン基体18の
温度の意図した調整設定によってほぼ同時に経過させるようにしている。
【0051】 一般に、ポリマー除去速度は狭いトレンチ溝においては広いトレンチ溝におけ
るよりも緩慢である。というのは、アスペクト比(深さ対幅比)が大きくなるに
従って、プラズマ28から入射するイオンのますます僅かな部分しかエッチング
底部に達しないからである。この効果はとりわけ、幅広のトレンチ溝に対して狭
いトレンチ溝におけるエッチングレートの普遍的な低下をもたらす。このことは
「RIEラグ」と称されるものである。しかし他方において、トレンチ溝の深い
ところにおける種、例えばポリマーを形成するモナマーの搬送も、アスペクト比
が大きくなるに従ってますます困難になり、すなわちポリマーを形成するますま
す僅かなモノマーしかエッチング底部に達しないことになり、このために最終的
に結果として、狭いトレンチ溝には幅広のトレンチ溝におけるよりも薄いエッチ
ング底部ポリマーが被せられることになる。
【0052】 それ故に、説明してきた例において、エッチング底部ポリマーのイオン誘導さ
れる除去は付加的に−30℃ないし+70℃の領域における基板温度の変化によ
って、シリコン基体18におけるすべてのエッチングされた構造に対して、その
アスペクト比に殆ど無関係にほぼ同じエッチングレートが実現されるように調整
設定される。これにより、基板電極12および基板電極冷却部32を介するシリ
コン基体18の温度の調整設定によって、すべての構造体幅に対するそれぞれの
エッチング工程の第1のエッチング区間におけるエッチング底部ポリマーの近似
的に同時の貫通突破が実現される。
【0053】 このために最も有利な温度調整設定は有利には数回の予備実験において例えば
、エッチング装置5の作動中後でプロセス処理すべきシリコン基体に類似して構
造化されているシリコン基体に対するテストエッチングを用いて、既述の発光分
光器24を使用して、または反射計を用いて突き止められる。このことは、予備
実験において発光分光器24を介してシリコン基体18における温度の変化を介
してエッチング底部ポリマーの貫通突破が例えばフッ素信号のできるだけ急峻な
低下または四フッ化ケイ素信号のできるだけ急峻な上昇に最適化される。
【0054】 それ故にシリコン基体18における異なった幅のトレンチ溝または異なったア
スペクト比を有するエッチングされた構造体との間の、エッチング底部ポリマー
の必要な貫通突破時間の差異が僅かであればある程、発光分光器24におけるフ
ッ素信号の低下はますます急峻に生じる。これにより、基板電極冷却部32によ
るシリコン基体18の温度の変化およびフッ素信号の低下の最大化を介して、種
々異なった構造体におけるエッチング底部ポリマーのできるだけ同時の貫通突破
を実現するための最適化ストラテジーが定義される。
【0055】 −10℃ないし+30℃の温度、有利には+10℃が特別有利であることがわ
かっている。
【0056】 本発明の第4の、特別有利な実施例によれば、第1の実施例において説明した
、高周波発生器14の高周波電力または高周波交番電圧のリセットはエッチング
底部ポリマーの貫通突破後、すなわちエッチング工程における第2のエッチング
区間の開始時およびその期間中に次のようにして実現されるようになっている:
高周波発生器14を介して発生された、シリコン基体18に加えられる高周波交
番電圧または入力結合された高周波電力を付加的な低周波の変調電圧信号によっ
て、高周波交番電圧のいわゆる「包絡線」、すなわち交番電圧振幅の接続ライン
が低周波の変調電圧の瞬時値によって定義されているように変調するのである。
付加的に設けられている、それ自体公知の低周波発生器からの低周波の変調信号
はこのために、振幅変調のために設けられている、高周波発生器14の入力側に
供給される。数多くの市販されている高周波発生器は相応の変調入力側を備えて
いるので、この機能を有利には本発明の意味において利用することができる。
【0057】 基板電極12とプラズマ28との間の効果的なイオン加速電圧にも相応に転用
されるこの種の振幅変調(AM)は高周波技術における当業者にはそれ自体公知
である。最も簡単な場合、この振幅変調される高周波信号は搬送波電圧としての
高周波交番電圧と低周波変調信号との乗算から得られる。高周波交番電圧はこの
ために、説明したように、例えば、1MHzないし50MHzの周波数を有して
おり、一方低周波の変調電圧は50Hzないし1MHzの有利な周波数、特別有
利には200Hzないし10kHzを有している。
【0058】 その際低周波の変調電圧の時間的な電圧経過は矩形形状または矩形インパルス
形状、少なくも部分的に三角形状または有利には少なくとも部分的に正弦波形状
の経過を有している。
【0059】 その場合、低周波の変調電圧の矩形形状または矩形インパルス形状の経過には
、高周波交番電圧との乗算後、高周波発生器14から送出される高周波電力の、
変調電圧の周波数による周期的なスイッチオンおよびオフに対応している。択一
的に、数多くの市販されている高周波発生器は矩形形状の低周波信号による変調
のために特有に設けられている入力側、いわゆる「バースト」入力側を使用する
ことができるようになっている:この「バースト入力側」に例えば1Vのしきい
値より上方にあるレベル値が加えられている限り、高周波発生器14から相応に
、所望の、プリセットされている目標値の高周波交番電圧または高周波電力が発
生される。レベル値がこのしきい値を下回る、例えばレベル値が0Vになると、
高周波発生器14によって高周波交番電圧または高周波電力は発生されない。高
周波発生器14のこの制御は、低周波の変調電圧の周波数による高周波発生器1
4の周期的なスイッチオンおよびオフに対応している。
【0060】 通例のスイッチオンおよびスイッチオフ過程に対してバースト入力側の利点は
スイッチング過程の経過が特別迅速でしかも再現可能であることにある。
【0061】 詳細には説明した実施例においてエッチング工程の第1のエッチング区間の期
間、すなわちエッチング底部ポリマーの貫通突破まで、まず、高周波発生器14
を介して一定の振幅を有する高周波交番電圧、すなわち付加的な変調なしの電圧
がシリコン基体18に加えられる。それから先に説明した実施例に類似して例え
ば発光分光器24を用いて突き止められ、かつ従ってダイナミックに第1のエッ
チング区間の時間間隔を定めるエッチング底部ポリマーの貫通突破後、第2のエ
ッチング区間において、低減された効果的なイオン加速によって引き続き処理が
行われる。
【0062】 このために、この第2のエッチング区間において、相応に付加的に発生される
、本来の高周波交番電圧をそれ自体公知の手法で変調する低周波の変調電圧によ
って、例えば矩形形状、矩形インパルス形状または部分的に近似的に正弦波形状
の包絡線を有する高周波の振動パケットまたは高周波インパルスが時間的に間隔
をおいて周期的に基板電極12ないしシリコン基体18に供給される。
【0063】 最も簡単な場合、高周波交番電圧パルスの包絡線はこの第2のエッチング区間
において正弦波状の経過を有しているので、この変調の結果生じる効果的なイオ
ン加速電圧は第1のエッチング区間に対して半減される。
【0064】 第2のエッチング区間における効果的なイオン加速の低下は付加的にまたは択
一的に、高周波交番電圧パルス相互の時間間隔の拡大によってまたは交番電圧パ
ルスの持続時間の時間的な短縮によって実現される。高周波交番電圧パルスの時
間的な間隔および持続時間を介してそれぞれ定義される「パルス/休止時間比」
に相応して、基板電極12、ひいてはエッチングすべきシリコン基体18に対す
る効果的なイオン加速電圧は上昇または下降する。典型的なパルス/休止時間比
は0.01ないし1の間にある。0.05と0.2との間のパルス/休止時間比
が特別有利である。
【0065】 周波数が調整設定可能である、付加的な比較的低周波の変調電圧並びに可変に
調整設定可能であるパルス/休止時間比を用いた第2のエッチング区間における
効果的なイオン加速電圧を変化するための既述の方法は明らかに、第1のエッチ
ング区間における効果的なイオン加速の調整設定のためにも適しておりかつそこ
で非常に有利である。
【0066】 従って例えば、本発明のエッチング方法の異なったエッチング区間またはプロ
セス工程における種々異なったイオン加速電圧を次のようにして実現することも
できる:振幅に関しては時間的に変化しない、高周波発生器14の高周波交番電
圧または入力結合される高周波電力を使用するが、この高周波交番電圧または高
周波電力を付加的な低周波変調電圧を介して少なくとも一時的に種々異なった周
波数または信号形状によって変調する、またはこの高周波交番電圧または高周波
電力が種々異なったパルス/休止時間比を有しているようにする。矩形形状のパ
ルス経過の場合殊に、高周波発生器14をこのようにして「バースト」入力側を
使用して可変のパルス/休止時間比を有する低周波の矩形形状電圧によって周期
的にスイッチオンおよびスイッチオフ(「パルス化」)することができる。この
ようにして近似的に矩形形状の包絡線を有する高周波パルスが発生される。この
種のパルスは、有利には1より著しく小さくかつ殊に0.2と0.01との間に
ある調整設定可能なパルス/休止時間比を有している。
【0067】 従ってエッチング工程における第2のエッチング区間の期間に高周波交番電圧
パルスを使用することによって、このパルスの持続時間の間はエッチング底部は
繰り返し露出されかつまたこのフェーズにおいてだけ側壁ポリマー膜の前方向移
動が行われる。しかしこの場合2つのパルスの間の時間において、エッチング底
部においてある程度の(再)デポジションおよびある程度の側壁攻撃も行われる
。それは側壁において前方向スパッタリング効果が欠落している、すなわち局所
的な異方性が僅かであるために生じるものである。しかし次の高周波交番電圧パ
ルスがエッチング底部を再び露出しかつ側壁膜がトレンチ溝内に更に前方向移動
することをも保証するのである。
【0068】 しかし第1のエッチング区間におけるそれぞれのエッチング工程の開始時の、
エッチング底部における最初のポリマー膜の最初の除去後、エッチング底部のラ
ンダムな再デポジションだけを更に取り除くべきであるので、第2のエッチング
区間の期間に比較的小さいが、このためにその都度強力な交番電圧パルスだけを
このように使用するは多くの場合において満足できるものである。
【0069】 個々のエッチング区間の期間に高周波交番電圧または高周波電力を低周波変調
するおよび/または高周波交番電圧の規定されて調整設定されるパルス/休止時
間比を用いるというプロセスガイドは、その他の実施例に比べて次のような非常
に重要な利点を有している:パルス休止期間内、すなわちシリコン基体18にイ
オン加速電圧が加わっていないまたは効果的なイオン加速電圧が非常に僅かしか
加わっていない内にその都度、その前に不可避的に誘起された帯電の放電が可能
になる。
【0070】 その際誘起された帯電を回避するために特別有利には、できるだけ短い、強力
な高周波パルス、すなわち高い電圧パルスおよび個々の高周波パルス間に比較的
長い休止時間を有する短い高周波パルスが使用される。この場合、入射するイオ
ンを短時間高いイオンエネルギーに促進する強力なパルスの短い持続時間の間、
まず、例えば誘電体エッチング底部の僅かな帯電しか行われない。
【0071】 それから、それ自体では僅かなこの帯電は個々の高周波パルスの間の比較的長
い休止期間において更に付加的に、次の短い高周波パルスおよびそれに対応して
続く高いイオン加速の前に、放電を介して低減される。できるだけ短い高周波パ
ルスおよびこれらパルスの間の長い休止時間を有するこの形式の変調のために、
有利には、50Hzないし10kHzの低周波の繰り返し周波数が使用される。
【0072】 いずれにせよ、高周波交番電圧の先に説明した変調およびパルス/休止時間比
の変化を相互に組み合わせることは勿論可能である。
【0073】 第5の実施例によれば更に、第2の、付加的な高周波発生器を使用するように
なっている。この発生器は高周波発生器14に類似して構成されておりかつ同様
に基板電極12に接続されており、かつ第1のエッチング区間においてはその都
度、高周波発生器14の信号に付加的に接続される。その際この第2の付加的な
発生器は有利には、それが高周波発生器14の信号に低いパルス/休止時間比を
有する高周波パルスを重畳するように作動される。
【0074】 更に、この場合、2つの高周波発生器を異なった周波数、例えば2MHzおよ
び13.56MHzにおいて動作するようにすれば有利であり、そうすれば高周
波発生器14は連続的に作動されかつ第2の高周波発生器は、例えばエッチング
底部ポリマーの貫通突破のために用いられるいわゆる「バースト・フェーズ」の
期間にだけ付加接続される。
【0075】 2つの発生器に対して異なった周波数を使用することによって簡単な手法で、
発生器の電気的な相互分離が、異なって同調されている対応する整合回路網によ
って実現され、かつ従って発生器内部の相互の電力入力結合が回避される。
【0076】 いずれにせよ、説明してきた実施例はエッチング底部ポリマーに対して化学的
に特別攻撃的に作用するガス、例えばOまたは有利にはNFの少なくとも一
時的な添加とも組み合わされ、その際2sccmないし20sccmのガス流を
有するこの特別攻撃的なガスは有利には、できるだけ迅速なエッチング底部ポリ
マー貫通突破を支援するために第1のエッチング区間の期間だけ使用されかつそ
れから貫通突破が行われた後第2のエッチング区間の期間もはやプロセスガスに
添加されない。
【0077】 これまで述べてきた実施例は本発明の方法をシリコンの異方性エッチングの例
に基づいて説明してきたものである。しかし本発明の方法はシリコンに限定され
るものではなく、部分的に、当業者にはそれ自体周知の、プロセスパラメータお
よび反応性ガスと結び付けられて、例えばGe,GaAs,AlNおよびGaP
のような別の半導体材料に対しても適している。
【図面の簡単な説明】
【図1】 プラズマエッチング装置の略図である。
【符号の説明】
5 プラズマエッチング装置 10 エッチング室 12 基板電極 14 高周波発生器 16 サーファトロン 18 シリコン基体 20 共振器 24 発光分光器 26 評価ユニット 28 プラズマ 30 冷却装置 32 基板電極冷却部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G075 AA30 AA61 AA65 BC06 CA25 CA39 CA47 DA02 DA18 5F004 AA04 BA20 BB13 CA03 CB02 DA18 DA26 DB01 EA11 EB04 【要約の続き】 が使用される。

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 半導体基体における構造体、例えばシリコン基体(18)に
    エッチングマスクによってラテラル方向に正確に定められている凹所を、プラズ
    マ(28)を用いて異方性エッチングするための方法であって、 半導体基体に、少なくとも、前以て決められている時間間隔にわたって持続する
    エッチング工程の期間、プラズマ(28)と半導体基体との間にイオン加速電圧
    を印加する形式の方法において、 前記エッチング工程の時間間隔を少なくとも2つのエッチング区間に分割し、該
    区間間で、印加されるイオン加速電圧をその都度変化させる ことを特徴とする方法。
  2. 【請求項2】 半導体基体として、基板電極(12)に接続されている構造
    化されたシリコンウェハを使用する 請求項1記載の方法。
  3. 【請求項3】 印加されるイオン加速電圧を、基板電極(12)に印加され
    る高周波交番電圧から呼び出し、該交番電圧は1Vと200V、例えば10Vな
    いし70Vの間の振幅および1MHzないし50MHzの周波数を有している 請求項1または2記載の方法。
  4. 【請求項4】 高周波交番電圧を少なくとも1つの高周波発生器(14)に
    よって発生し、該高周波発生器は半導体基体に高周波電力を入力結合し、かつ 入力結合される高周波電力をエッチング工程の期間に変化された高周波交番電圧
    に相応して変化させる 請求項3記載の方法。
  5. 【請求項5】 エッチング工程の時間間隔を2つの時間区間に分割し、ここ
    で第1のエッチング区間の期間、第2のエッチング区間より高い高周波の交番電
    圧および/または高い高周波電力を使用する 請求項1記載の方法。
  6. 【請求項6】 第1のエッチング区間の期間、20Vないし70Vの振幅を
    有する高周波交番電圧を使用しかつ第2のエッチング区間の期間、10Vないし
    20Vの振幅を有する高周波交番電圧を使用する 請求項5記載の方法。
  7. 【請求項7】 エッチング工程をパッシベーション工程と交互に実施し、こ
    こで加えられるイオン加速電圧をパッシベーション工程の期間には遮断または少
    なくとも著しく低減する 請求項1記載の方法。
  8. 【請求項8】 少なくとも、エッチング工程の期間の第1のエッチング区間
    の長さを、ポリマー貫通突破、例えばエッチング底部ポリマー貫通突破を検出す
    るための装置を用いて決定する 請求項1または5記載の方法。
  9. 【請求項9】 ポリマー貫通突破を検出するための装置として、エッチング
    底部ポリマー貫通突破を特徴付ける物理的な測定量を連続的にまたはとびとびに
    不連続的に突き止める発光分光器(24)、レーザ干渉計または反射計を使用す
    る 請求項8記載の方法。
  10. 【請求項10】 少なくとも、第1のエッチング区間の時間間隔を、前以て
    行われる実験を介してスタチックにまたは連続的かつダイナミックに決定し、こ
    こでポリマー貫通突破を検出するための装置が半導体基体に加えられる高周波交
    番電圧および/または高周波電力の大きさを時間の関数として制御する 請求項8または9記載の方法。
  11. 【請求項11】 ポリマー貫通突破を検出するための装置は第1のエッチン
    グ区間の時間間隔を、行われるポリマー貫通突破に基づいてダイナミックに決定
    しかつ制御する 請求項8記載の方法。
  12. 【請求項12】 半導体基体の温度を調整設定するための装置を設けて、こ
    れを用いて、半導体基体の温度を、エッチング底部ポリマー貫通突破を特徴付け
    る物理的な測定量の、単位時間あたりで変化が最大になるように調整設定する 請求項1から11までのいずれか1項記載の方法。
  13. 【請求項13】 半導体基体の温度を−30℃ないし+70℃の領域におい
    て、ポリマー貫通突破、例えばエッチング底部ポリマー貫通突破が、エッチング
    される構造体、例えばエッチングされるトレンチ溝のアスペクト比に少なくとも
    大幅に無関係に行われるように調整設定する 請求項12記載の方法。
  14. 【請求項14】 印加されるイオン加速電圧の、エッチング区間および/ま
    たはエッチング工程およびパッシベーション工程間の変化を突然または連続的に
    時間的なランプ関数を使用して行う 請求項1から13までのいずれか1項記載の方法。
  15. 【請求項15】 エッチング区間の間および/またはエッチング工程とパッ
    シベーション工程との間に、印加されるイオン加速電圧の他に、更に、プロセス
    圧力および/またはプラズマ電力および/またはガス流および/または使用され
    る反応性ガスの組成を変化させる 請求項1から14までのいずれか1項記載の方法。
  16. 【請求項16】 印加される高周波交番電圧または入力結合される高周波電
    力の振幅を、低周波発生器からの低周波変調信号によって変調し、タイミング制
    御しまたはパルス化する 請求項1から15までのいずれか1項記載の方法。
  17. 【請求項17】 低周波変調信号は50Hzないし1MHzの周波数を有し
    かつ矩形形状、矩形インパルス形状、少なくとも部分的に三角波形状または少な
    くとも部分的に正弦波形状の信号経過を有している 請求項16記載の方法。
  18. 【請求項18】 低周波変調信号は、調整設定可能な、少なくともエッチン
    グ区間の間で異なっているパルス/休止時間比を有する矩形信号または矩形イン
    パルス信号であり、該信号は、入力結合される高周波電力の振幅をタイミング制
    御し、かつ印加されるイオン加速電圧に相応のパルス/休止時間比が反映される
    ようにする 請求項16記載の方法。
  19. 【請求項19】 パルス/休止時間比は0.01および1の間、例えば0.
    01および0.2の間にある 請求項18記載の方法。
  20. 【請求項20】 プラズマ(28)に少なくとも時々、例えば第1のエッチ
    ング区間の期間、エッチング底部ポリマーに対して化学的に攻撃的なガスを加え
    る 請求項1記載の方法。
JP2000616056A 1999-04-30 2000-04-26 半導体の異方性プラズマエッチング方法 Pending JP2002543611A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19919832A DE19919832A1 (de) 1999-04-30 1999-04-30 Verfahren zum anisotropen Plasmaätzen von Halbleitern
DE19919832.2 1999-04-30
PCT/DE2000/001296 WO2000067306A1 (de) 1999-04-30 2000-04-26 Verfahren zum anisotropen plasmaätzen von halbleitern

Publications (1)

Publication Number Publication Date
JP2002543611A true JP2002543611A (ja) 2002-12-17

Family

ID=7906494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000616056A Pending JP2002543611A (ja) 1999-04-30 2000-04-26 半導体の異方性プラズマエッチング方法

Country Status (6)

Country Link
US (1) US6720268B1 (ja)
EP (1) EP1095401B1 (ja)
JP (1) JP2002543611A (ja)
KR (1) KR100739358B1 (ja)
DE (2) DE19919832A1 (ja)
WO (1) WO2000067306A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006518913A (ja) * 2003-02-14 2006-08-17 ユナクシス・ユーエスエイ・インコーポレーテッド 時分割多重化エッチプロセスにおける終点検出
JP2008243568A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 基板のプラズマ処理装置及びプラズマ処理方法
JP2014045160A (ja) * 2012-08-29 2014-03-13 Samco Inc 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
JP7580046B2 (ja) 2021-01-19 2024-11-11 パナソニックIpマネジメント株式会社 プラズマエッチング方法、プラズマエッチング装置、および素子チップの製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361287B2 (en) * 1999-04-30 2008-04-22 Robert Bosch Gmbh Method for etching structures in an etching body by means of a plasma
DE19933842A1 (de) 1999-07-20 2001-02-01 Bosch Gmbh Robert Vorrichtung und Verfahren zum Ätzen eines Substrates mittels eines induktiv gekoppelten Plasmas
DE19933841A1 (de) 1999-07-20 2001-02-01 Bosch Gmbh Robert Vorrichtung und Verfahren zum Ätzen eines Substrates mittels eines induktiv gekoppelten Plasmas
DE19957169A1 (de) 1999-11-27 2001-06-13 Bosch Gmbh Robert Plasmaätzverfahren mit gepulster Substratelektrodenleistung
JP3555084B2 (ja) * 2001-06-11 2004-08-18 Necエレクトロニクス株式会社 半導体基板に対するプラズマ処理方法及び半導体基板のためのプラズマ処理装置
FR2827592B1 (fr) * 2001-07-23 2003-08-22 Invensil Silicium metallurgique de haute purete et procede d'elaboration
DE10142010A1 (de) * 2001-08-28 2003-04-03 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Linse aus GaP-basiertem Halbleitermaterial
DE10309711A1 (de) * 2001-09-14 2004-09-16 Robert Bosch Gmbh Verfahren zum Einätzen von Strukturen in einem Ätzkörper mit einem Plasma
US7025895B2 (en) * 2002-08-15 2006-04-11 Hitachi High-Technologies Corporation Plasma processing apparatus and method
JP2004128159A (ja) * 2002-10-01 2004-04-22 Mitsubishi Heavy Ind Ltd 高周波プラズマ発生装置および高周波プラズマ発生方法
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US7163721B2 (en) * 2003-02-04 2007-01-16 Tegal Corporation Method to plasma deposit on organic polymer dielectric film
US20050112891A1 (en) * 2003-10-21 2005-05-26 David Johnson Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
US7151883B2 (en) * 2004-10-08 2006-12-19 Hewlett-Packard Development Company, L.P. Photonic crystal device and methods
FR2880470B1 (fr) * 2004-12-31 2007-04-20 Cit Alcatel Dispositif et procede pour le controle de la profondeur de gravure lors de la gravure alternee par plasma de substrats semi-conducteurs
EP1786027A3 (en) * 2005-11-14 2009-03-04 Schott AG Plasma etching of tapered structures
DE102006002106B4 (de) * 2006-01-17 2016-03-03 Robert Bosch Gmbh Mikromechanischer Sensor mit perforationsoptimierter Membran sowie ein geeignetes Hestellungsverfahren
JP2013510445A (ja) * 2009-11-09 2013-03-21 スリーエム イノベイティブ プロパティズ カンパニー 半導体の異方性エッチングプロセス
WO2011056783A2 (en) * 2009-11-09 2011-05-12 3M Innovative Properties Company Etching process for semiconductors
US8384183B2 (en) * 2010-02-19 2013-02-26 Allegro Microsystems, Inc. Integrated hall effect element having a germanium hall plate
JP5223878B2 (ja) 2010-03-30 2013-06-26 株式会社デンソー 半導体装置の製造方法
US8767299B2 (en) 2010-10-18 2014-07-01 International Business Machines Corporation Embedded vertical optical grating for heterogeneous integration
US11664195B1 (en) 2021-11-11 2023-05-30 Velvetch Llc DC plasma control for electron enhanced material processing
US11688588B1 (en) 2022-02-09 2023-06-27 Velvetch Llc Electron bias control signals for electron enhanced material processing
US11869747B1 (en) 2023-01-04 2024-01-09 Velvetch Llc Atomic layer etching by electron wavefront

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105413A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd プラズマエッチング処理方法
JPH0883776A (ja) * 1994-09-13 1996-03-26 Aneruba Kk 表面処理装置
JPH10135192A (ja) * 1996-08-01 1998-05-22 Surface Technol Syst Ltd 半導体基盤の表面処理方法
JPH113879A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd 表面処理装置およびその運転方法
JP2000502512A (ja) * 1996-10-07 2000-02-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 種々の基板を異方性プラズマ加工する方法
JP2001501041A (ja) * 1997-07-17 2001-01-23 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体構造における異なった材料の接合部を認識する方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62253785A (ja) * 1986-04-28 1987-11-05 Tokyo Univ 間欠的エツチング方法
KR900007687B1 (ko) * 1986-10-17 1990-10-18 가부시기가이샤 히다찌세이사꾸쇼 플라즈마처리방법 및 장치
KR900013595A (ko) * 1989-02-15 1990-09-06 미다 가쓰시게 플라즈마 에칭방법 및 장치
DE4010672A1 (de) * 1990-04-03 1991-10-10 Leybold Ag Verfahren und vorrichtung zur behandlung von werkstuecken durch reaktives ionenaetzen
US5458732A (en) * 1992-04-14 1995-10-17 Texas Instruments Incorporated Method and system for identifying process conditions
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
KR960006822B1 (ko) * 1993-04-15 1996-05-23 삼성전자주식회사 반도체장치의 미세패턴 형성방법
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
US5683538A (en) 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
EP0729175A1 (en) * 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
US5605600A (en) * 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US6258287B1 (en) * 1996-08-28 2001-07-10 Georgia Tech Research Corporation Method and apparatus for low energy electron enhanced etching of substrates in an AC or DC plasma environment
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
DE19841964B4 (de) 1998-09-14 2004-08-05 Robert Bosch Gmbh Verfahren zur Einstellung der Ätzgeschwindigkeit beim anisotropen Plasmaätzen von lateralen Strukturen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105413A (ja) * 1988-10-14 1990-04-18 Hitachi Ltd プラズマエッチング処理方法
JPH0883776A (ja) * 1994-09-13 1996-03-26 Aneruba Kk 表面処理装置
JPH10135192A (ja) * 1996-08-01 1998-05-22 Surface Technol Syst Ltd 半導体基盤の表面処理方法
JP2000502512A (ja) * 1996-10-07 2000-02-29 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 種々の基板を異方性プラズマ加工する方法
JPH113879A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd 表面処理装置およびその運転方法
JP2001501041A (ja) * 1997-07-17 2001-01-23 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 半導体構造における異なった材料の接合部を認識する方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006518913A (ja) * 2003-02-14 2006-08-17 ユナクシス・ユーエスエイ・インコーポレーテッド 時分割多重化エッチプロセスにおける終点検出
JP4724795B2 (ja) * 2003-02-14 2011-07-13 ユナクシス・ユーエスエイ・インコーポレーテッド 時分割多重化エッチプロセスにおける終点検出方法
JP2008243568A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 基板のプラズマ処理装置及びプラズマ処理方法
JP4660498B2 (ja) * 2007-03-27 2011-03-30 株式会社東芝 基板のプラズマ処理装置
JP2014045160A (ja) * 2012-08-29 2014-03-13 Samco Inc 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
JP7580046B2 (ja) 2021-01-19 2024-11-11 パナソニックIpマネジメント株式会社 プラズマエッチング方法、プラズマエッチング装置、および素子チップの製造方法

Also Published As

Publication number Publication date
EP1095401B1 (de) 2007-11-14
US6720268B1 (en) 2004-04-13
DE50014779D1 (de) 2007-12-27
WO2000067306A1 (de) 2000-11-09
KR100739358B1 (ko) 2007-07-18
KR20010053225A (ko) 2001-06-25
EP1095401A1 (de) 2001-05-02
DE19919832A1 (de) 2000-11-09

Similar Documents

Publication Publication Date Title
JP2002543611A (ja) 半導体の異方性プラズマエッチング方法
US7785486B2 (en) Method of etching structures into an etching body using a plasma
JP4674368B2 (ja) シリコンの異方性エッチングのための方法
EP1676302B1 (en) Notch-free etching of high aspect soi structures using a time division multiplex process and rf bias modulation
US11018014B2 (en) Dry etching method
US10181412B2 (en) Negative ion control for dielectric etch
EP1543541B1 (en) Notch-free etching of high aspect soi structures using alternating deposition and etching by pulsed plasma
JP4601113B2 (ja) 基板の異方性エッチング方法
TWI552224B (zh) Semiconductor etching apparatus and semiconductor etching method
KR20140068055A (ko) 이중 챔버 구성의 펄스형 플라즈마 챔버
JP2011238935A (ja) エッチング方法及び装置
WO2008103456A2 (en) Pulsed plasma system with pulsed sample bias for etching semiconductor structures
TW201440111A (zh) 電漿處理方法及電漿處理裝置
US8633116B2 (en) Dry etching method
JP2001127049A (ja) プラズマ真空基板処理方法およびシステム
JP2000294540A (ja) 半導体装置の製造方法と製造装置
JP2016162795A (ja) プラズマ処理装置およびプラズマ処理方法
JPH06267900A (ja) プラズマエッチング方法とその装置
JP3559429B2 (ja) プラズマ処理方法
JP2014229751A (ja) プラズマ処理装置および処理方法
JP3774115B2 (ja) シリコンの異方性エッチング方法及び装置
JP4680333B2 (ja) プラズマ処理方法、エッチング方法、プラズマ処理装置及びエッチング装置
Ohara et al. Improvement of high aspect ratio Si etching by optimized oxygen plasma irradiation inserted DRIE
EP1336984A2 (en) Method and apparatus for providing modulated bias power to a plasma etch reactor
US20240162007A1 (en) Reducing aspect ratio dependent etch with direct current bias pulsing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110407