JP2002314427A - シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器 - Google Patents
シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器Info
- Publication number
- JP2002314427A JP2002314427A JP2001400686A JP2001400686A JP2002314427A JP 2002314427 A JP2002314427 A JP 2002314427A JP 2001400686 A JP2001400686 A JP 2001400686A JP 2001400686 A JP2001400686 A JP 2001400686A JP 2002314427 A JP2002314427 A JP 2002314427A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dither
- amplitude
- current
- sigma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005070 sampling Methods 0.000 claims abstract description 28
- 238000001228 spectrum Methods 0.000 claims description 22
- 238000007493 shaping process Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000010079 rubber tapping Methods 0.000 description 2
- 101100421857 Caenorhabditis elegans sod-2 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
- H03M3/3287—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being at least partially dependent on the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
- H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
- H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
- H03M3/332—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal in particular a pseudo-random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 ループフィルタとそれに続く量子化器を含む
タイプのシグマ−デルタ変調器を動作させるための方
法、及び該方法に従って動作するシグマ−デルタ変調器
が開示されている。 【解決手段】 該方法は、（ａ）ループフィルタ（１
２）に対する入力信号の振幅をサンプリングする段階、
及び（ｂ）量子化器（１４）の電流信号との合算のため
ディザー電流信号を生成する段階であって、該ディザー
電流信号が入力信号のサンプリングされた振幅に反比例
するように変調された擬似ランダム振幅を有するように
生成される段階を含む。前記生成の段階では、ＤＡＣを
形成する複数の電流源のオン及びオフ状態ひいてはディ
ザー電流信号の振幅を制御するべく少なくとも１つの線
形フィードバックシフトレジスタを動作させ、さらにデ
ィザー電流信号の極性を選択することができる。
タイプのシグマ−デルタ変調器を動作させるための方
法、及び該方法に従って動作するシグマ−デルタ変調器
が開示されている。 【解決手段】 該方法は、（ａ）ループフィルタ（１
２）に対する入力信号の振幅をサンプリングする段階、
及び（ｂ）量子化器（１４）の電流信号との合算のため
ディザー電流信号を生成する段階であって、該ディザー
電流信号が入力信号のサンプリングされた振幅に反比例
するように変調された擬似ランダム振幅を有するように
生成される段階を含む。前記生成の段階では、ＤＡＣを
形成する複数の電流源のオン及びオフ状態ひいてはディ
ザー電流信号の振幅を制御するべく少なくとも１つの線
形フィードバックシフトレジスタを動作させ、さらにデ
ィザー電流信号の極性を選択することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、シグマ−デルタ
（ＳＤ）変調器、より特定的には、アナログ−デジタル
変換器回路内で使用され、その性能を改善するためにデ
ィザー信号を利用するＳＤ変調器に関する。
（ＳＤ）変調器、より特定的には、アナログ−デジタル
変換器回路内で使用され、その性能を改善するためにデ
ィザー信号を利用するＳＤ変調器に関する。
【０００２】
【従来の技術】アナログ−デジタル変換器（ＡＤＣ）に
おいて使用されるＳＤ変調器は、当該技術分野において
周知である。例えば、Ｓ.Ｒ．Norsworthy et al.,「デ
ルタ−シグマデータ変換器」ＩＥＥＥ Press, NY, １９
９７及び J.G. Proakis et al., 「デジタル信号処理」
第３版、Prentice-Hall,１９９６を参照することができ
る。
おいて使用されるＳＤ変調器は、当該技術分野において
周知である。例えば、Ｓ.Ｒ．Norsworthy et al.,「デ
ルタ−シグマデータ変換器」ＩＥＥＥ Press, NY, １９
９７及び J.G. Proakis et al., 「デジタル信号処理」
第３版、Prentice-Hall,１９９６を参照することができ
る。
【０００３】従来のＳＤ変調器は、トーンすなわち入力
信号の振幅及び周波数の関数である振幅及び周波数をも
つ周期的変動として現われる望ましくない信号の生成に
悩まされていることがわかっている。この問題を克服す
るための従来の技術は、入力信号に付加されるディザー
信号の使用である。この点に関しては、M. Zarubinsky
et al. による米国特許第５,８８９,４８２号、「ディ
ザーを用いたアナログ−デジタル変換器及びアナログ信
号をデジタル信号に変換するための方法」を参照するこ
とができる。Zarubinsky et al. のアプローチは、ＳＤ
変調器内にディザー信号を付加し、次にＡＤＣの出力端
子に到達する前に該ディザー信号をキャンセルするか又
は抑制することにある。この技術は、高い信号雑音比
（ＳＮＲ）を保存し、出力信号内に低いスペクトルトー
ンしか提供しないものであると言われている。変換器に
対する入力信号が小さな振幅を有する場合には、シグマ
−デルタ変調器の出力端における信号はディザー信号Ｄ
と高レベルの相関関係をもつ。入力信号が、最大許容振
幅に近い場合、変調器はディザー信号を部分的に抑制
し、出力信号は実質的に非線形ひずみのない状態にとど
まる。
信号の振幅及び周波数の関数である振幅及び周波数をも
つ周期的変動として現われる望ましくない信号の生成に
悩まされていることがわかっている。この問題を克服す
るための従来の技術は、入力信号に付加されるディザー
信号の使用である。この点に関しては、M. Zarubinsky
et al. による米国特許第５,８８９,４８２号、「ディ
ザーを用いたアナログ−デジタル変換器及びアナログ信
号をデジタル信号に変換するための方法」を参照するこ
とができる。Zarubinsky et al. のアプローチは、ＳＤ
変調器内にディザー信号を付加し、次にＡＤＣの出力端
子に到達する前に該ディザー信号をキャンセルするか又
は抑制することにある。この技術は、高い信号雑音比
（ＳＮＲ）を保存し、出力信号内に低いスペクトルトー
ンしか提供しないものであると言われている。変換器に
対する入力信号が小さな振幅を有する場合には、シグマ
−デルタ変調器の出力端における信号はディザー信号Ｄ
と高レベルの相関関係をもつ。入力信号が、最大許容振
幅に近い場合、変調器はディザー信号を部分的に抑制
し、出力信号は実質的に非線形ひずみのない状態にとど
まる。
【０００４】Zarubinsky et al. の図４Ｂは、最大値と
最小値の間の異なる大きさをもつマルチレベルの信号で
ありうるディザー信号Ｄを示している。ディザー信号の
大きさは、ＢDとして表現され、これは１つの時間的間
隔全体にわたり一定にとどまり、ここでステップ指標ｎ
はランダムに変動する。
最小値の間の異なる大きさをもつマルチレベルの信号で
ありうるディザー信号Ｄを示している。ディザー信号の
大きさは、ＢDとして表現され、これは１つの時間的間
隔全体にわたり一定にとどまり、ここでステップ指標ｎ
はランダムに変動する。
【０００５】ディザー信号、特に一定の振幅をもつディ
ザー信号の使用による欠点は、ＳＤ変調器に対する入力
端における最大許容入力信号が、量子化器の過負荷の確
率の増大に伴って低下するという点にある。その最終的
結果は、ＡＤＣのダイナミックレンジの低下である。
ザー信号の使用による欠点は、ＳＤ変調器に対する入力
端における最大許容入力信号が、量子化器の過負荷の確
率の増大に伴って低下するという点にある。その最終的
結果は、ＡＤＣのダイナミックレンジの低下である。
【０００６】ディザー信号の使用がＡＤＣのダイナミッ
クレンジに不利な影響を与えず、集積回路面積を効率良
く利用し少ない電力消費量で動作するような形でディザ
ー信号が生成される、改善されたシグマ−デルタ変調器
及びディザー信号、特にスイッチドキャパシタ（ＳＣ）
型ＳＤ変調器ならびに連続時間型ＳＤ変調器を提供する
必要性が存在している。
クレンジに不利な影響を与えず、集積回路面積を効率良
く利用し少ない電力消費量で動作するような形でディザ
ー信号が生成される、改善されたシグマ−デルタ変調器
及びディザー信号、特にスイッチドキャパシタ（ＳＣ）
型ＳＤ変調器ならびに連続時間型ＳＤ変調器を提供する
必要性が存在している。
【０００７】
【発明が解決しようとする課題】本発明の第１の目的及
び利点は、改善されたシグマ−デルタ変調器を提供する
ことにある。
び利点は、改善されたシグマ−デルタ変調器を提供する
ことにある。
【０００８】本発明のさらなる目的及び利点は、ディザ
ー信号の使用に起因するダイナミックレンジの多大な低
下を生ずることのない改良型シグマ−デルタ変調器を提
供することにある。
ー信号の使用に起因するダイナミックレンジの多大な低
下を生ずることのない改良型シグマ−デルタ変調器を提
供することにある。
【０００９】
【課題を解決するための手段】本発明の実施形態に従っ
た方法及び装置によって、前述の及びその他の問題は克
服され、前述の目的及び利点が実現される。
た方法及び装置によって、前述の及びその他の問題は克
服され、前述の目的及び利点が実現される。
【００１０】本発明の教示は、ＳＤ変調器に対する入力
信号の振幅の一関数である振幅をもつディザー信号を利
用する、複雑でない単一ビットのＳＤ変調器の実施形態
を提供している。本発明の教示は同様に、多重ビットの
ＳＤ変調器にもあてはまる。これらの実施形態において
は、ＳＤ変調器の量子化器に対しディザー電流信号とし
て擬似ランダム雑音が付加され、擬似ランダム雑音の振
幅は、入力信号の振幅に反比例するような形で制御され
る。すなわち、ディザー電流信号の振幅は、入力信号の
振幅が最大であるとき最小であり、その逆も又成り立
つ。
信号の振幅の一関数である振幅をもつディザー信号を利
用する、複雑でない単一ビットのＳＤ変調器の実施形態
を提供している。本発明の教示は同様に、多重ビットの
ＳＤ変調器にもあてはまる。これらの実施形態において
は、ＳＤ変調器の量子化器に対しディザー電流信号とし
て擬似ランダム雑音が付加され、擬似ランダム雑音の振
幅は、入力信号の振幅に反比例するような形で制御され
る。すなわち、ディザー電流信号の振幅は、入力信号の
振幅が最大であるとき最小であり、その逆も又成り立
つ。
【００１１】現在好まれている実施形態においては、単
純な電流操舵（steering）デジタル−アナログ変換器
（ＤＡＣ）又はＤＡＣを形成する単純なＭＯＳ電流源の
出力電流を制御するのにそれ自体使用される擬似ランダ
ムコードシーケンスを生成するために、複数の線形フィ
ードバックシフトレジスタ（ＬＦＳＲ）が使用される。
複数のこれらのＤＡＣからの出力電流は、ＳＤ変調器の
量子化器の内部ノードに合算される。
純な電流操舵（steering）デジタル−アナログ変換器
（ＤＡＣ）又はＤＡＣを形成する単純なＭＯＳ電流源の
出力電流を制御するのにそれ自体使用される擬似ランダ
ムコードシーケンスを生成するために、複数の線形フィ
ードバックシフトレジスタ（ＬＦＳＲ）が使用される。
複数のこれらのＤＡＣからの出力電流は、ＳＤ変調器の
量子化器の内部ノードに合算される。
【００１２】本発明の第１の実施形態においては、入力
信号の瞬間的振幅は、並列に動作する複雑度の低い複数
（例えば２〜３個）のウィンドウ検出器で量子化され
る。ウィンドウ検出器のバンクは、入力信号の絶対値が
大きくなればなるほど動作のためにイネーブル化される
ＤＡＣは少なくなり、又その逆も成り立つような形で、
ＤＡＣを制御する。この実施形態においては、ディザー
信号の値は、ＬＦＳＲにより制御されることから擬似ラ
ンダムであり、ディザー信号の最大振幅は、ウィンドウ
検出器のバンクにより制御されることから複数の離散的
値のうちの１つである。
信号の瞬間的振幅は、並列に動作する複雑度の低い複数
（例えば２〜３個）のウィンドウ検出器で量子化され
る。ウィンドウ検出器のバンクは、入力信号の絶対値が
大きくなればなるほど動作のためにイネーブル化される
ＤＡＣは少なくなり、又その逆も成り立つような形で、
ＤＡＣを制御する。この実施形態においては、ディザー
信号の値は、ＬＦＳＲにより制御されることから擬似ラ
ンダムであり、ディザー信号の最大振幅は、ウィンドウ
検出器のバンクにより制御されることから複数の離散的
値のうちの１つである。
【００１３】第２の実施形態においては、入力信号の振
幅は２乗され、一定値から減算され、その差分は、電流
操舵ＤＡＣの出力電流を制御するのに使用される。この
実施形態では、ディザー信号の値は、ここでもそれがＬ
ＦＳＲにより制御されることから擬似ランダムである
が、ディザー信号の最大振幅は、それが２乗−減算回路
により制御されることから、予め定められた連続的範囲
の値内のいずれかの値をとることができる。
幅は２乗され、一定値から減算され、その差分は、電流
操舵ＤＡＣの出力電流を制御するのに使用される。この
実施形態では、ディザー信号の値は、ここでもそれがＬ
ＦＳＲにより制御されることから擬似ランダムである
が、ディザー信号の最大振幅は、それが２乗−減算回路
により制御されることから、予め定められた連続的範囲
の値内のいずれかの値をとることができる。
【００１４】これらの実施形態の両方において、ディザ
ー信号の存在は、入力信号の振幅が大きいときにＳＤ変
調器の性能を劣化させることなく、トーンが最も邪魔で
あるとき（すなわち入力信号が欠如しているか又は低レ
ベルにあるとき）に出力信号中の望ましくないトーンを
低減させる。
ー信号の存在は、入力信号の振幅が大きいときにＳＤ変
調器の性能を劣化させることなく、トーンが最も邪魔で
あるとき（すなわち入力信号が欠如しているか又は低レ
ベルにあるとき）に出力信号中の望ましくないトーンを
低減させる。
【００１５】ディザー信号は開示されている実施形態の
両方において本質的にランダムであるか又は擬似ランダ
ムであることから、実現に際しては、単純であると同時
に精確さを要しない回路を使用することができ、かくし
て、必要とされる集積回路面積、回路の複雑性及びコス
ト並びに電力消費量が低減される。これらは、手持ち式
セルラー電話及びパーソナルコミュニケータといったよ
うな大量生産されるバッテリ式消費者製品においてＳＤ
変換器及びＡＤＣを使用するときに重要な考慮事項であ
る。
両方において本質的にランダムであるか又は擬似ランダ
ムであることから、実現に際しては、単純であると同時
に精確さを要しない回路を使用することができ、かくし
て、必要とされる集積回路面積、回路の複雑性及びコス
ト並びに電力消費量が低減される。これらは、手持ち式
セルラー電話及びパーソナルコミュニケータといったよ
うな大量生産されるバッテリ式消費者製品においてＳＤ
変換器及びＡＤＣを使用するときに重要な考慮事項であ
る。
【００１６】本発明の方法に従って動作するシグマ−デ
ルタ変調器のように、ループフィルタとそれに続く量子
化器を含むタイプのシグマ−デルタ変調器を動作させる
ための方法も開示されている。該方法は、（ａ）ループ
フィルタに対する入力信号の振幅をサンプリングする段
階、及び（ｂ）量子化器の電流信号との合算のためディ
ザー電流信号を生成する段階であって、該ディザー電流
信号が入力信号のサンプリングされた振幅に反比例する
ように変調された擬似ランダム振幅を有するように生成
される段階を含む。
ルタ変調器のように、ループフィルタとそれに続く量子
化器を含むタイプのシグマ−デルタ変調器を動作させる
ための方法も開示されている。該方法は、（ａ）ループ
フィルタに対する入力信号の振幅をサンプリングする段
階、及び（ｂ）量子化器の電流信号との合算のためディ
ザー電流信号を生成する段階であって、該ディザー電流
信号が入力信号のサンプリングされた振幅に反比例する
ように変調された擬似ランダム振幅を有するように生成
される段階を含む。
【００１７】生成の段階では、複数の電流操舵ＤＡＣ又
は単純な電流源のオン及びオフ状態ひいてはディザー電
流信号の振幅を制御するべく少なくとも１つの線形フィ
ードバックシフトレジスタを動作させ、さらにディザー
電流信号の極性を選択することができる。
は単純な電流源のオン及びオフ状態ひいてはディザー電
流信号の振幅を制御するべく少なくとも１つの線形フィ
ードバックシフトレジスタを動作させ、さらにディザー
電流信号の極性を選択することができる。
【００１８】同様に開示されているのは、インバンド
（in-band ）雑音を低減させるように、ディザー電流信
号のスペクトルを整形するための技術である。
（in-band ）雑音を低減させるように、ディザー電流信
号のスペクトルを整形するための技術である。
【００１９】サンプリングの段階は、シグマ−デルタ変
調器による入力信号のサンプリングと異なる位相で（す
なわち同期することなく）入力信号をサンプリングす
る。
調器による入力信号のサンプリングと異なる位相で（す
なわち同期することなく）入力信号をサンプリングす
る。
【００２０】１つの実施形態においては、サンプリング
の段階は、複数のウィンドウ検出器を並列に動作させ、
ディザー電流信号は、ウィンドウ検出器の数の関数であ
る複数の予め定められた量子化された段階で振幅変調さ
れる。
の段階は、複数のウィンドウ検出器を並列に動作させ、
ディザー電流信号は、ウィンドウ検出器の数の関数であ
る複数の予め定められた量子化された段階で振幅変調さ
れる。
【００２１】もう１つの実施形態においては、サンプリ
ングの段階は、サンプリングされた入力信号の大きさの
２乗を表わす値をもつ電流を生成し、基準電流から該電
流を減算して差電流を得、該差電流を用いてディザー電
流信号を振幅変調する。
ングの段階は、サンプリングされた入力信号の大きさの
２乗を表わす値をもつ電流を生成し、基準電流から該電
流を減算して差電流を得、該差電流を用いてディザー電
流信号を振幅変調する。
【００２２】
【発明の実施の形態】図１を参照すると、本発明の教示
に従って動作するシグマ−デルタ変調器（ＳＤＭ）１０
が示されている。ＳＤＭ１０は、アナログ入力信号を受
信するための入力ノード及び（１ビット又は多数ビッ
ト）デジタル出力信号を出力するための出力ノードを含
んでいる。入力信号はループフィルタ１２に、またルー
プフィルタから量子化器１４に印加される。入力信号は
また、擬似ランダム電流発生器ブロック１８に対して振
幅制御信号を出力する振幅測定ブロック１６に対しても
印加される。擬似ランダム電流発生器ブロック１８の出
力は、量子化器１４に対する第２の入力として印加され
るディザー電流（Ｉdither）である。その効果は、入力
信号の振幅に反比例するような形で擬似ランダム雑音の
振幅が制御されるように、量子化器１４の入力端におい
て、擬似ランダム雑音すなわちディザー信号を付加する
ことにある。すなわち図２に見られるように、ディザー
信号の振幅は、入力信号の振幅が最大のときに最小であ
り、その逆も成り立つ。
に従って動作するシグマ−デルタ変調器（ＳＤＭ）１０
が示されている。ＳＤＭ１０は、アナログ入力信号を受
信するための入力ノード及び（１ビット又は多数ビッ
ト）デジタル出力信号を出力するための出力ノードを含
んでいる。入力信号はループフィルタ１２に、またルー
プフィルタから量子化器１４に印加される。入力信号は
また、擬似ランダム電流発生器ブロック１８に対して振
幅制御信号を出力する振幅測定ブロック１６に対しても
印加される。擬似ランダム電流発生器ブロック１８の出
力は、量子化器１４に対する第２の入力として印加され
るディザー電流（Ｉdither）である。その効果は、入力
信号の振幅に反比例するような形で擬似ランダム雑音の
振幅が制御されるように、量子化器１４の入力端におい
て、擬似ランダム雑音すなわちディザー信号を付加する
ことにある。すなわち図２に見られるように、ディザー
信号の振幅は、入力信号の振幅が最大のときに最小であ
り、その逆も成り立つ。
【００２３】ここで図３を参照すると、本発明の第１の
実施形態においては、図１の振幅測定ブロック１６は、
サンプリングキャパシタ（Ｃsmp）及び複数の電圧ウィ
ンドウ検出器２０Ａ及び２０Ｂを用いて実現される。２
つのウィンドウ検出器２０が示されているが、これより
多い数を使用することもできる。また図３においては、
図１の擬似ランダム電流発生器１８は、異なる長さ及び
コードの複数の（例えは３つの）線形フィードバックシ
フトレジスタ（ＬＦＳＲ）２２Ａ、２２Ｂ及び２２Ｃ、
ならびに複数の電流操舵（steering）デジタル−アナロ
グ変換器（ＤＡＣ）２４及び便宜上モジュール１と呼ば
れる付随するスイッチング論理２６を用いて実現され
る。モジュール１は、ウィンドウ検出器２０Ａによって
制御され、一方、同じように構築されたモジュール２は
ウィンドウ検出器２０Ｂによって制御される。モジュー
ルＸ（ここでＸ＝１，２…，ｎ）の出力の合計はIdithe
r、つまり白色雑音に似た電流信号である。Iditherは量
子化器１４に印加され、ここで電流合算により、ループ
フィルタ１２の出力信号の結果として得られた電流と組
合わされる。
実施形態においては、図１の振幅測定ブロック１６は、
サンプリングキャパシタ（Ｃsmp）及び複数の電圧ウィ
ンドウ検出器２０Ａ及び２０Ｂを用いて実現される。２
つのウィンドウ検出器２０が示されているが、これより
多い数を使用することもできる。また図３においては、
図１の擬似ランダム電流発生器１８は、異なる長さ及び
コードの複数の（例えは３つの）線形フィードバックシ
フトレジスタ（ＬＦＳＲ）２２Ａ、２２Ｂ及び２２Ｃ、
ならびに複数の電流操舵（steering）デジタル−アナロ
グ変換器（ＤＡＣ）２４及び便宜上モジュール１と呼ば
れる付随するスイッチング論理２６を用いて実現され
る。モジュール１は、ウィンドウ検出器２０Ａによって
制御され、一方、同じように構築されたモジュール２は
ウィンドウ検出器２０Ｂによって制御される。モジュー
ルＸ（ここでＸ＝１，２…，ｎ）の出力の合計はIdithe
r、つまり白色雑音に似た電流信号である。Iditherは量
子化器１４に印加され、ここで電流合算により、ループ
フィルタ１２の出力信号の結果として得られた電流と組
合わされる。
【００２４】図３の実施形態の動作をここでさらに詳細
に記述すると、ディザリング回路のための入力信号は、
Ｃsmp上でサンプリングされる。ウィンドウ検出器２０
Ａ、２０ＢからＳＤＭ１０へのキックバック雑音を回避
するために、スイッチＳ１及びＳ２により制御されるサ
ンプリングは、ＳＤＭ１０が入力信号をサンプリングし
ていないとき、すなわちディザー回路についての入力信
号のサンプリングがＳＤＭ サンプリングと同相でない
場合、時間的に一瞬で発生する。ディザリング回路のた
めのサンプリングは精確である必要はなく、従ってＣsm
pの値は小さいものであり得る。ウィンドウ検出器２０
Ａ、２０Ｂのバンクは、サンプリングされた入力信号の
振幅を量子化する（図９を参照のこと）。ウィンドウ検
出器２０Ａ、２０Ｂは、精確である必要はなく、図８に
示されているように、再生可能な（regenerative）負荷
を伴う２つの差動トランジスタ対及び NORゲートから成
る小型で低電流の構造を使用することができる。ウィン
ドウ検出器バンク２０は、入力信号の絶対値が大きくな
ればなるほど、イネーブル化されるＤＡＣの数が少なく
なり、その逆も成り立つような形で、モジュール１及び
２の中で電流操舵ＤＡＣ２４を制御する。ウィンドウ検
出器２０Ａ、２０Ｂのための電圧閾値（±Ｖthx)は、抵
抗器又はダイオード接続されたＭＯＳトランジスタの連
鎖２１を用いて生成され得る。電圧閾値は、精確である
必要はなく、小型構造を使用することができる。例示さ
れた実施形態においては、抵抗器連鎖２１は、４つの閾
値電圧±Ｖth１及び±Ｖth２を生成し、ここで±Ｖth１
により表わされる狭い方の電圧範囲はウィンドウ検出器
２０Ａに適用され、±Ｖth２により表わされる広い方の
電圧範囲はウィンドウ検出器２０Ｂに適用される。入力
信号の振幅が、与えられたウィンドウ検出器２０Ａ、２
０Ｂに印加された閾値電圧の範囲内に入るかぎり、ウィ
ンドウ検出器は、モジュール１及び２のうちの付随する
ものに対してイネーブル信号を出力する。
に記述すると、ディザリング回路のための入力信号は、
Ｃsmp上でサンプリングされる。ウィンドウ検出器２０
Ａ、２０ＢからＳＤＭ１０へのキックバック雑音を回避
するために、スイッチＳ１及びＳ２により制御されるサ
ンプリングは、ＳＤＭ１０が入力信号をサンプリングし
ていないとき、すなわちディザー回路についての入力信
号のサンプリングがＳＤＭ サンプリングと同相でない
場合、時間的に一瞬で発生する。ディザリング回路のた
めのサンプリングは精確である必要はなく、従ってＣsm
pの値は小さいものであり得る。ウィンドウ検出器２０
Ａ、２０Ｂのバンクは、サンプリングされた入力信号の
振幅を量子化する（図９を参照のこと）。ウィンドウ検
出器２０Ａ、２０Ｂは、精確である必要はなく、図８に
示されているように、再生可能な（regenerative）負荷
を伴う２つの差動トランジスタ対及び NORゲートから成
る小型で低電流の構造を使用することができる。ウィン
ドウ検出器バンク２０は、入力信号の絶対値が大きくな
ればなるほど、イネーブル化されるＤＡＣの数が少なく
なり、その逆も成り立つような形で、モジュール１及び
２の中で電流操舵ＤＡＣ２４を制御する。ウィンドウ検
出器２０Ａ、２０Ｂのための電圧閾値（±Ｖthx)は、抵
抗器又はダイオード接続されたＭＯＳトランジスタの連
鎖２１を用いて生成され得る。電圧閾値は、精確である
必要はなく、小型構造を使用することができる。例示さ
れた実施形態においては、抵抗器連鎖２１は、４つの閾
値電圧±Ｖth１及び±Ｖth２を生成し、ここで±Ｖth１
により表わされる狭い方の電圧範囲はウィンドウ検出器
２０Ａに適用され、±Ｖth２により表わされる広い方の
電圧範囲はウィンドウ検出器２０Ｂに適用される。入力
信号の振幅が、与えられたウィンドウ検出器２０Ａ、２
０Ｂに印加された閾値電圧の範囲内に入るかぎり、ウィ
ンドウ検出器は、モジュール１及び２のうちの付随する
ものに対してイネーブル信号を出力する。
【００２５】擬似ランダムコードを生成するＬＦＳＲ２
２Ａ、２２Ｂ、２２Ｃは、ＸＯＲゲートから成るフィー
ドバック論理２３Ａ、２３Ｂ、２３Ｃ及びデータフリッ
プフロップ（ＤＦＦ）の連鎖を用いて実現可能である。
コードは、意図された利用分野に対処するように十分の
長さ、例えば秒単位又は数分の１秒単位であるべきであ
る。ＤＦＦ段の数は、コードの所望の長さ及びクロック
周波数によって左右され、ここでコードが長くなりクロ
ック周波数が高くなるにつれて、所要のＤＦＦ段数は多
くなる。ＳＤＭ１０及びＬＦＳＲ２２は同じクロック周
波数でクロッキングされ得るが、ＬＦＳＲ２２について
はさらに低いクロック周波数を使用しても著しく不利な
影響はない。ＬＦＳＲ２２のコードは好ましくは、白色
スペクトルを伴う最大長のコードである。白色雑音は、
ＳＤＭ１０の雑音転送機能（ＮＴＦ）により整形される
ことから、うまく行くことがわかっている。しかしなが
ら、カラースペクトルを伴うコード（帯域通過又は高域
通過タイプのスペクトル）も、信号バンド内のディザー
雑音を低減させるという利点を提供することから、同様
に利用可能である。図１１に示されるように、多数のタ
ップを伴う単一のタップ付きＬＦＳＲ２２を用いて、デ
ィザー信号のための有限インパルス応答（ＦＩＲ）フィ
ルタを実現し、かくして信号バンド内のディザー雑音を
低減させるようにその雑音を整形することができる。
２Ａ、２２Ｂ、２２Ｃは、ＸＯＲゲートから成るフィー
ドバック論理２３Ａ、２３Ｂ、２３Ｃ及びデータフリッ
プフロップ（ＤＦＦ）の連鎖を用いて実現可能である。
コードは、意図された利用分野に対処するように十分の
長さ、例えば秒単位又は数分の１秒単位であるべきであ
る。ＤＦＦ段の数は、コードの所望の長さ及びクロック
周波数によって左右され、ここでコードが長くなりクロ
ック周波数が高くなるにつれて、所要のＤＦＦ段数は多
くなる。ＳＤＭ１０及びＬＦＳＲ２２は同じクロック周
波数でクロッキングされ得るが、ＬＦＳＲ２２について
はさらに低いクロック周波数を使用しても著しく不利な
影響はない。ＬＦＳＲ２２のコードは好ましくは、白色
スペクトルを伴う最大長のコードである。白色雑音は、
ＳＤＭ１０の雑音転送機能（ＮＴＦ）により整形される
ことから、うまく行くことがわかっている。しかしなが
ら、カラースペクトルを伴うコード（帯域通過又は高域
通過タイプのスペクトル）も、信号バンド内のディザー
雑音を低減させるという利点を提供することから、同様
に利用可能である。図１１に示されるように、多数のタ
ップを伴う単一のタップ付きＬＦＳＲ２２を用いて、デ
ィザー信号のための有限インパルス応答（ＦＩＲ）フィ
ルタを実現し、かくして信号バンド内のディザー雑音を
低減させるようにその雑音を整形することができる。
【００２６】図３に示された例においては、最長のＬＦ
ＳＲ２２Ａは、直接的及びインバータドライバ２７を通
した両方のやり方でスイッチＳ３、Ｓ４、Ｓ５、Ｓ６の
状態を制御することによりディザー電流の正負符号（プ
ラス又はマイナス）を制御する出力を提供する。２番目
に長いＬＦＳＲ ２２Ｂは、重み＝２が割当てられ、２
つのＰＭＯＳ電流源及び２つのＮＭＯＳ電流源の状態
（オン又はオフ）を制御する。３番目に長いＬＦＳＲ
２２Ｃは、重み＝１が割当てられ、ＰＭＯＳ及びＮＭＯ
Ｓ電流源の各々１つずつの状態を制御する。
ＳＲ２２Ａは、直接的及びインバータドライバ２７を通
した両方のやり方でスイッチＳ３、Ｓ４、Ｓ５、Ｓ６の
状態を制御することによりディザー電流の正負符号（プ
ラス又はマイナス）を制御する出力を提供する。２番目
に長いＬＦＳＲ ２２Ｂは、重み＝２が割当てられ、２
つのＰＭＯＳ電流源及び２つのＮＭＯＳ電流源の状態
（オン又はオフ）を制御する。３番目に長いＬＦＳＲ
２２Ｃは、重み＝１が割当てられ、ＰＭＯＳ及びＮＭＯ
Ｓ電流源の各々１つずつの状態を制御する。
【００２７】複数のＰＭＯＳ及びＮＭＯＳ電流源が電流
操舵ＤＡＣ２４を形成するという点に留意されたい。か
くして或る種の状況下では、電流源が形成するＤＡＣの
ようにではなく、特定の電流源について語るのがより適
切であるかもしれない。
操舵ＤＡＣ２４を形成するという点に留意されたい。か
くして或る種の状況下では、電流源が形成するＤＡＣの
ようにではなく、特定の電流源について語るのがより適
切であるかもしれない。
【００２８】電流操舵ＤＡＣ２４を形成する電流源は精
確である必要がないことから、最小サイズのＰＭＯＳ及
びＮＭＯＳトランジスタ電流源で構成されていてよく、
その値は（サイズ決定（sizing）及び制御電圧によ
り）、ＳＤＭ１０の量子化器１４内で使用される電流生
成器の値に関係づけされる。例えば、図３において、電
流Ｉsrc２＝Ｉsrc１／（モジュール数*重み合計*２*倍
率（scaling factor)）であり、ここで倍率は最大ディ
ザー電流に対する量子化器１４の入力信号に起因する最
大電流の比率である。
確である必要がないことから、最小サイズのＰＭＯＳ及
びＮＭＯＳトランジスタ電流源で構成されていてよく、
その値は（サイズ決定（sizing）及び制御電圧によ
り）、ＳＤＭ１０の量子化器１４内で使用される電流生
成器の値に関係づけされる。例えば、図３において、電
流Ｉsrc２＝Ｉsrc１／（モジュール数*重み合計*２*倍
率（scaling factor)）であり、ここで倍率は最大ディ
ザー電流に対する量子化器１４の入力信号に起因する最
大電流の比率である。
【００２９】一般に、ディザー信号は、倍率が１である
ときに最も効率良く動作するが、シグマ−デルタ変調器
１０が動作するシステムにとって適切なレベルまでディ
ザー信号の振幅を調整するべくその他の値を選択するこ
ともできる。ディザー信号の絶対電流範囲は、信号帯域
幅及び過剰サンプリング比の強力な関数であり、標準的
に数十ナノアンペアから数ミリアンペアの範囲内にな
る。
ときに最も効率良く動作するが、シグマ−デルタ変調器
１０が動作するシステムにとって適切なレベルまでディ
ザー信号の振幅を調整するべくその他の値を選択するこ
ともできる。ディザー信号の絶対電流範囲は、信号帯域
幅及び過剰サンプリング比の強力な関数であり、標準的
に数十ナノアンペアから数ミリアンペアの範囲内にな
る。
【００３０】最終的結果は、白色雑音に似た振幅変調さ
れたディザー電流信号の生成であり、ここでディザー電
流信号の振幅は、問題の入力信号の振幅に反比例してい
る。
れたディザー電流信号の生成であり、ここでディザー電
流信号の振幅は、問題の入力信号の振幅に反比例してい
る。
【００３１】ここで図４の実施形態を参照すると、図３
にも同様に見い出されるコンポーネントはそれに準じて
番号づけされている。図４は、図３のウィンドウ検出器
２０Ａ及び２０Ｂを入力信号の２乗及び差分回路３０で
置換し、電流ミラー（ＣＭ）の連鎖３２で電流操舵ＤＡ
Ｃ２４に対する電流制御を提供しかくしてディザー電流
の振幅を変調させる。
にも同様に見い出されるコンポーネントはそれに準じて
番号づけされている。図４は、図３のウィンドウ検出器
２０Ａ及び２０Ｂを入力信号の２乗及び差分回路３０で
置換し、電流ミラー（ＣＭ）の連鎖３２で電流操舵ＤＡ
Ｃ２４に対する電流制御を提供しかくしてディザー電流
の振幅を変調させる。
【００３２】より特定的に言うと、図３の実施形態にあ
るように、ディザリング回路のための入力信号はＣsmp
上でサンプリングされる。キックバック雑音を回避する
ため、スイッチＳ１によって制御されるサンプリング
は、ＳＤＭ１０が入力信号をサンプリングしていない場
合、時間的に瞬時に起こる。すなわちディザー回路のた
めの入力信号のサンプリングは、ＳＤＭ サンプリング
と同相ではない。ディザリング回路のためのサンプリン
グは精確である必要はなく、従ってＣsmpの値は小さい
ものでありうる。
るように、ディザリング回路のための入力信号はＣsmp
上でサンプリングされる。キックバック雑音を回避する
ため、スイッチＳ１によって制御されるサンプリング
は、ＳＤＭ１０が入力信号をサンプリングしていない場
合、時間的に瞬時に起こる。すなわちディザー回路のた
めの入力信号のサンプリングは、ＳＤＭ サンプリング
と同相ではない。ディザリング回路のためのサンプリン
グは精確である必要はなく、従ってＣsmpの値は小さい
ものでありうる。
【００３３】入力信号のサンプリングされた振幅の２乗
は、２乗器回路３０を用いて生成される。２乗機能は精
確である必要はなく、従って小型デバイスから成る単純
な構造を使用することができる。２乗器回路の出力は、
入力信号のサンプリングされた振幅の２乗に幾分かのオ
フセットを加えたものに正比例する電流である。オフセ
ットの量は重要ではなく、望まれる場合、周知の技術を
用いて最小限にすることができる。入力の大きさの２乗
を表わす電流は、Ｑ１により一定の予め定められた電流
（Ｉsrc２）から減算され、結果として得られた差電流
は、電流ミラー連鎖３２に供給される。電流ミラー３２
は、信号Ｖgs（ＰＭＯＳ）及びＶgs（ＮＭＯＳ）を介し
て、電流操舵ＤＡＣ２４の電流源の電流を制御するため
に使用される。かくして、電流ミラー３２の１つの出力
は、電流操舵ＤＡＣ２４のＰＭＯＳ電流源のための信号
Ｖgs（電源電圧へのゲート）であり、一方電流ミラー３
２の第２の出力は、電流操舵ＤＡＣ２４のＮＭＯＳ電流
源のための信号Ｖgsである。電流操舵ＤＡＣ２４の電流
源を形成するＰＭＯＳ及びＮＭＯＳ ＦＥＴの電源電圧
へのゲートを制御することは、これらのＦＥＴを通って
流れる電流量を制御するのに役立ち、Ｖgsを入力信号の
大きさの１関数とすることで、所望の結果である入力信
号の大きさの関数とするように、得られるディザー電流
信号の大きさが制御される。
は、２乗器回路３０を用いて生成される。２乗機能は精
確である必要はなく、従って小型デバイスから成る単純
な構造を使用することができる。２乗器回路の出力は、
入力信号のサンプリングされた振幅の２乗に幾分かのオ
フセットを加えたものに正比例する電流である。オフセ
ットの量は重要ではなく、望まれる場合、周知の技術を
用いて最小限にすることができる。入力の大きさの２乗
を表わす電流は、Ｑ１により一定の予め定められた電流
（Ｉsrc２）から減算され、結果として得られた差電流
は、電流ミラー連鎖３２に供給される。電流ミラー３２
は、信号Ｖgs（ＰＭＯＳ）及びＶgs（ＮＭＯＳ）を介し
て、電流操舵ＤＡＣ２４の電流源の電流を制御するため
に使用される。かくして、電流ミラー３２の１つの出力
は、電流操舵ＤＡＣ２４のＰＭＯＳ電流源のための信号
Ｖgs（電源電圧へのゲート）であり、一方電流ミラー３
２の第２の出力は、電流操舵ＤＡＣ２４のＮＭＯＳ電流
源のための信号Ｖgsである。電流操舵ＤＡＣ２４の電流
源を形成するＰＭＯＳ及びＮＭＯＳ ＦＥＴの電源電圧
へのゲートを制御することは、これらのＦＥＴを通って
流れる電流量を制御するのに役立ち、Ｖgsを入力信号の
大きさの１関数とすることで、所望の結果である入力信
号の大きさの関数とするように、得られるディザー電流
信号の大きさが制御される。
【００３４】この実施形態においては、ディザー電流信
号の値は、ＬＦＳＲ２２Ａ、２２Ｂ、２２Ｃにより制御
されていることから擬似ランダムであり、ディザー電流
信号の最大振幅は、２乗−減算回路により制御されるこ
とから、予め定められた連続的な値の範囲（図１０参
照）内のいずれかの値をとり得る。
号の値は、ＬＦＳＲ２２Ａ、２２Ｂ、２２Ｃにより制御
されていることから擬似ランダムであり、ディザー電流
信号の最大振幅は、２乗−減算回路により制御されるこ
とから、予め定められた連続的な値の範囲（図１０参
照）内のいずれかの値をとり得る。
【００３５】図３の実施形態の場合のように、電流操舵
ＤＡＣ２４は精確である必要はなく、最小サイズのＰＭ
ＯＳ及びＮＭＯＳトランジスタ電流源を用いて実現する
ことができる。
ＤＡＣ２４は精確である必要はなく、最小サイズのＰＭ
ＯＳ及びＮＭＯＳトランジスタ電流源を用いて実現する
ことができる。
【００３６】ＬＦＳＲ２２Ａ、２２Ｂ、２２Ｃは、図３
の実施形態の場合のように、擬似ランダムコードを生成
する。図４に示されている例においては、図３の例の場
合と全く同じように、最長のＬＦＳＲ２２Ａは、直接的
及びインバータドライバ２７を通した両方のやり方でス
イッチＳ３、Ｓ４、Ｓ５、Ｓ６の状態を制御することに
よりディザー電流の正負符号（プラス又はマイナス）を
（擬似ランダムに）制御する出力を提供する。２番目に
長いＬＦＳＲ２２Ｂは、重み＝２が割当てられ、２つの
ＰＭＯＳ電流源及び２つのＮＭＯＳ電流源の状態（オン
又はオフ）を制御する。３番目に長いＬＦＳＲ２２Ｃ
は、重み＝１が割当てられ、ＰＭＯＳ及びＮＭＯＳ電流
源の各々１つずつの状態を制御する。
の実施形態の場合のように、擬似ランダムコードを生成
する。図４に示されている例においては、図３の例の場
合と全く同じように、最長のＬＦＳＲ２２Ａは、直接的
及びインバータドライバ２７を通した両方のやり方でス
イッチＳ３、Ｓ４、Ｓ５、Ｓ６の状態を制御することに
よりディザー電流の正負符号（プラス又はマイナス）を
（擬似ランダムに）制御する出力を提供する。２番目に
長いＬＦＳＲ２２Ｂは、重み＝２が割当てられ、２つの
ＰＭＯＳ電流源及び２つのＮＭＯＳ電流源の状態（オン
又はオフ）を制御する。３番目に長いＬＦＳＲ２２Ｃ
は、重み＝１が割当てられ、ＰＭＯＳ及びＮＭＯＳ電流
源の各々１つずつの状態を制御する。
【００３７】このようにして、電流操舵ＤＡＣ２４が擬
似ランダムにイン及びアウトに切換えられ、結果として
得られるディザー電流の符号（sign）もまた擬似ランダ
ムに選択されている一方で、２乗器及び差分論理３０及
び電流ミラー３２は、入力信号の大きさが低減した時点
で電流量を増大させ、入力信号の大きさが増大した時点
で電流量を減少させるような形で、電流操舵ＤＡＣ２４
を通って流れる電流の大きさを制御するように動作す
る。その結果、白色雑音に似たすなわち理想的にはＳＤ
Ｍ１０への入力信号ときわめて無相関の振幅変調された
ディザー電流信号が生成されることになる。
似ランダムにイン及びアウトに切換えられ、結果として
得られるディザー電流の符号（sign）もまた擬似ランダ
ムに選択されている一方で、２乗器及び差分論理３０及
び電流ミラー３２は、入力信号の大きさが低減した時点
で電流量を増大させ、入力信号の大きさが増大した時点
で電流量を減少させるような形で、電流操舵ＤＡＣ２４
を通って流れる電流の大きさを制御するように動作す
る。その結果、白色雑音に似たすなわち理想的にはＳＤ
Ｍ１０への入力信号ときわめて無相関の振幅変調された
ディザー電流信号が生成されることになる。
【００３８】図５、図６及び図７は、ディザー信号及び
入力信号を伴う及び伴わない場合の、図４のＳＤＭ１０
の実施形態の動作のシミュレートされた結果を示す。図
５（Ａ）（スペクトル）及び図６（Ａ）（自己相関）
は、入力信号又はディザー信号無しの場合のＳＤＭ１０
の出力を示す。望ましくないトーンがきわめて明らかに
存在する。図５（Ｂ）（スペクトル）及び図６（Ｂ）
（自己相関）は、入力信号は無いがディザー信号を伴う
場合の、同じ出力を示す。この場合、望ましくないトー
ンは明らかに存在しない。図７（Ａ）（スペクトル）及
び図７（Ｂ）（スペクトル）は、入力信号を伴い、かつ
ディザー信号を伴う場合及び伴わない場合の出力を示
し、ここでディザー信号の存在が出力信号に対しほとん
ど影響をもたないことがわかる。ディザー信号の存在
は、ＳＤＭ１０の出力信号中の望ましくないトーンが最
も邪魔になる場合、すなわち入力信号がほとんど又は全
くない場合にこのトーンを除去するが、より大きな入力
信号の存在下では出力信号を著しく劣化させることがな
い、ということが明白である。従って、信号対雑音及び
ひずみ比（ＳＮＤＲ）はわずかな入力信号で改善され、
最大入力信号レベルは著しく低下しない。
入力信号を伴う及び伴わない場合の、図４のＳＤＭ１０
の実施形態の動作のシミュレートされた結果を示す。図
５（Ａ）（スペクトル）及び図６（Ａ）（自己相関）
は、入力信号又はディザー信号無しの場合のＳＤＭ１０
の出力を示す。望ましくないトーンがきわめて明らかに
存在する。図５（Ｂ）（スペクトル）及び図６（Ｂ）
（自己相関）は、入力信号は無いがディザー信号を伴う
場合の、同じ出力を示す。この場合、望ましくないトー
ンは明らかに存在しない。図７（Ａ）（スペクトル）及
び図７（Ｂ）（スペクトル）は、入力信号を伴い、かつ
ディザー信号を伴う場合及び伴わない場合の出力を示
し、ここでディザー信号の存在が出力信号に対しほとん
ど影響をもたないことがわかる。ディザー信号の存在
は、ＳＤＭ１０の出力信号中の望ましくないトーンが最
も邪魔になる場合、すなわち入力信号がほとんど又は全
くない場合にこのトーンを除去するが、より大きな入力
信号の存在下では出力信号を著しく劣化させることがな
い、ということが明白である。従って、信号対雑音及び
ひずみ比（ＳＮＤＲ）はわずかな入力信号で改善され、
最大入力信号レベルは著しく低下しない。
【００３９】さらに、開示された実施形態は、標準的な
集積回路技術を用いて容易に実現され、これらはわずか
な集積回路面積しか必要とせずかつその電力消費量は比
較的わずかである。
集積回路技術を用いて容易に実現され、これらはわずか
な集積回路面積しか必要とせずかつその電力消費量は比
較的わずかである。
【００４０】また、これらの教示はマルチビット出力の
ＳＤＭ、及びスイッチドキャパシタ型及び連続時間型シ
グマ−デルタ変調器の両方にもあてはまる。
ＳＤＭ、及びスイッチドキャパシタ型及び連続時間型シ
グマ−デルタ変調器の両方にもあてはまる。
【００４１】本発明の開示された実施形態は、最大入力
信号の大きさを低減させることがない一方で、ＳＤＭ１
０の出力中の望ましくないトーンの発生を有利に低減さ
せる。その上、開示されたディザー信号生成回路は、入
力信号のサンプリングがキックバック雑音の生成を防ぐ
ような形で実施され、量子化器段１４内の電流合算がＳ
ＤＭ１０に容量的に負荷を加えることがないため、ＳＤ
Ｍ１０の動作に不利な影響を及ぼさない。
信号の大きさを低減させることがない一方で、ＳＤＭ１
０の出力中の望ましくないトーンの発生を有利に低減さ
せる。その上、開示されたディザー信号生成回路は、入
力信号のサンプリングがキックバック雑音の生成を防ぐ
ような形で実施され、量子化器段１４内の電流合算がＳ
ＤＭ１０に容量的に負荷を加えることがないため、ＳＤ
Ｍ１０の動作に不利な影響を及ぼさない。
【００４２】擬似ランダム信号を生成するＬＦＳＲとい
う背景の中で記述されてきたものの、ランダム又は擬似
ランダムに出現するディザー信号を生成するためにその
他の技術を利用することも可能である。
う背景の中で記述されてきたものの、ランダム又は擬似
ランダムに出現するディザー信号を生成するためにその
他の技術を利用することも可能である。
【００４３】その上、各々のＬＦＳＲの出力ビットが、
電流操舵ＤＡＣの電流源の切換え状態及びＤＡＣ出力を
制御するために使用されている状態で、複数の異なる長
さ及び異なるコードのＬＦＳＲという背景の中で記述さ
れてきたが、その他の回路トポロジーも使用可能である
ことがわかる。
電流操舵ＤＡＣの電流源の切換え状態及びＤＡＣ出力を
制御するために使用されている状態で、複数の異なる長
さ及び異なるコードのＬＦＳＲという背景の中で記述さ
れてきたが、その他の回路トポロジーも使用可能である
ことがわかる。
【００４４】例えば、図１１は、図４の実施形態の一部
分を示し、ここでは３つのＬＦＳＲ２２Ａ、２２Ｂ、及
び２２Ｃは、１つのさらに長いＬＦＳＲ２２及び付随す
るフィードバック論理２３によって置換され、電流操舵
ＤＡＣ２４の個々の電流源はＬＦＳＲ２２の各タップの
うちの個々のものによってオン及びオフに選択的に切換
えられる。図３の実施形態においても類似の配置を使用
することが可能である。
分を示し、ここでは３つのＬＦＳＲ２２Ａ、２２Ｂ、及
び２２Ｃは、１つのさらに長いＬＦＳＲ２２及び付随す
るフィードバック論理２３によって置換され、電流操舵
ＤＡＣ２４の個々の電流源はＬＦＳＲ２２の各タップの
うちの個々のものによってオン及びオフに選択的に切換
えられる。図３の実施形態においても類似の配置を使用
することが可能である。
【００４５】図３と図１１の実施形態の間の１つの有意
な差異は、そのそれぞれの出力スペクトルの整形にあ
る。図３及び４の実施形態内で使用されるマルチビット
コードのスペクトルはただ、ＬＦＳＲ２２Ａ、２２Ｂ、
２２Ｃにより生成された個々のコードのスペクトルのみ
によって決定されるのに対し、図１１の実施形態でのマ
ルチビットコードのスペクトルは、選択されたタッピン
グスキームによっても制御される。例えば図１１では、
ＤＦＦが図示されているようにタッピングされ、連続す
るＰＭＯＳ及びＮＭＯＳトランジスタを制御するために
マルチビットコードが使用される場合、その構成は実際
には、−１、１、−１、１、−１、１という（一定の与
えられたアプリケーションにとって特に有用であっても
なくてもよい）インパルス応答を示すＦＩＲフィルタを
形成し、ＬＦＳＲ２２から得られたコードのスペクトル
はそれに従って整形される。かくしてこの、又はその他
のいくつかのタッピングスキームを、望まれる通りにス
ペクトルを整形するのに使用でき、又数多くのアプリケ
ーションにおいて有利に使用できる。その上、図１１の
実施形態で示されている構成は、多数のより短かいＬＦ
ＳＲ２２が使用されている図３及び図４に示された実施
形態に比べ複雑さが幾分か少ない。しかしながら、図３
及び図４に示されている実施形態は、白色スペクトルを
伴うマルチビットコードが望まれる場合、より実用的で
ありうる。この場合、白色スペクトルを示すために、分
離したＬＦＳＲ２２Ａ、２２Ｂ及び２２Ｃの個々のコー
ドが選択される。
な差異は、そのそれぞれの出力スペクトルの整形にあ
る。図３及び４の実施形態内で使用されるマルチビット
コードのスペクトルはただ、ＬＦＳＲ２２Ａ、２２Ｂ、
２２Ｃにより生成された個々のコードのスペクトルのみ
によって決定されるのに対し、図１１の実施形態でのマ
ルチビットコードのスペクトルは、選択されたタッピン
グスキームによっても制御される。例えば図１１では、
ＤＦＦが図示されているようにタッピングされ、連続す
るＰＭＯＳ及びＮＭＯＳトランジスタを制御するために
マルチビットコードが使用される場合、その構成は実際
には、−１、１、−１、１、−１、１という（一定の与
えられたアプリケーションにとって特に有用であっても
なくてもよい）インパルス応答を示すＦＩＲフィルタを
形成し、ＬＦＳＲ２２から得られたコードのスペクトル
はそれに従って整形される。かくしてこの、又はその他
のいくつかのタッピングスキームを、望まれる通りにス
ペクトルを整形するのに使用でき、又数多くのアプリケ
ーションにおいて有利に使用できる。その上、図１１の
実施形態で示されている構成は、多数のより短かいＬＦ
ＳＲ２２が使用されている図３及び図４に示された実施
形態に比べ複雑さが幾分か少ない。しかしながら、図３
及び図４に示されている実施形態は、白色スペクトルを
伴うマルチビットコードが望まれる場合、より実用的で
ありうる。この場合、白色スペクトルを示すために、分
離したＬＦＳＲ２２Ａ、２２Ｂ及び２２Ｃの個々のコー
ドが選択される。
【００４６】図面の図のいくつかがシングルエンド回路
構成を描いているものの、差動構成も同じく利用できる
という事実にも留意すべきである。
構成を描いているものの、差動構成も同じく利用できる
という事実にも留意すべきである。
【００４７】かくして、本発明をその好ましい実施形態
に関し特に図示し記述してきたが、当業者であれば、本
発明の範囲及び精神から逸脱することなく、形態及び細
部の変更を加えることが可能であるということが理解で
きるだろう。
に関し特に図示し記述してきたが、当業者であれば、本
発明の範囲及び精神から逸脱することなく、形態及び細
部の変更を加えることが可能であるということが理解で
きるだろう。
【図１】本発明の教示に従った、ＳＤ変調器のための入
力信号依存型擬似ランダムディザー信号発生回路と共
に、ＳＤ変調器を表わす簡略化されたブロック図であ
る。
力信号依存型擬似ランダムディザー信号発生回路と共
に、ＳＤ変調器を表わす簡略化されたブロック図であ
る。
【図２】正弦波入力信号のために生成されたディザー信
号を示すシミュレートされた波形図である。
号を示すシミュレートされた波形図である。
【図３】ディザー信号が複数の離散的振幅段階の１つを
とる、入力信号依存型擬似ランダムディザー信号を使用
するＳＤ変調器の第１の実施形態の回路図である。
とる、入力信号依存型擬似ランダムディザー信号を使用
するＳＤ変調器の第１の実施形態の回路図である。
【図４】ディザー信号の振幅が連続的な値の範囲全体に
わたり制御されている、入力信号依存型擬似ランダムデ
ィザー信号を使用するＳＤ変調器の第２の実施形態の回
路図である。
わたり制御されている、入力信号依存型擬似ランダムデ
ィザー信号を使用するＳＤ変調器の第２の実施形態の回
路図である。
【図５】入力信号又はディザー信号が無い場合、及び入
力信号は無いがディザー信号を伴う場合のＳＤ変調器の
出力をスペクトルで示す図である。
力信号は無いがディザー信号を伴う場合のＳＤ変調器の
出力をスペクトルで示す図である。
【図６】入力信号又はディザー信号が無い場合、及び入
力信号は無いがディザー信号を伴う場合のＳＤ変調器の
出力を自己相関で示す図である。
力信号は無いがディザー信号を伴う場合のＳＤ変調器の
出力を自己相関で示す図である。
【図７】入力信号を伴い、かつディザー信号を伴う場
合、及び伴わない場合のＳＤ変調器の出力をスペクトル
で示す図である。
合、及び伴わない場合のＳＤ変調器の出力をスペクトル
で示す図である。
【図８】図３の実施形態のウィンドウ検出器の１つの構
成を例示する図である。
成を例示する図である。
【図９】図３の実施形態についての入力信号振幅の一関
数としての最大ディザー電流の量子化された段階的変化
を示す図である。
数としての最大ディザー電流の量子化された段階的変化
を示す図である。
【図１０】図３又は図４の実施形態についてのディザー
電流の連続的変化を示す図である。
電流の連続的変化を示す図である。
【図１１】図４の実施形態に対する代替的ＬＦＳＲ構成
を例示する図である。
を例示する図である。
１０…シグマ−デルタ変調器 １２…ループフィルタ １４…量子化器 １６…振幅測定ブロック １８…擬似ランダム発生器 ２０Ａ，２０Ｂ…ウィンドウ検出器 ２２，２２Ａ，２２Ｂ，２２Ｃ…線形フィードバックシ
フトレジスタ ２３Ａ，２３Ｂ，２３Ｃ…フィードバック論理 ２４…電流操舵デジタル−アナログ変換器
フトレジスタ ２３Ａ，２３Ｂ，２３Ｃ…フィードバック論理 ２４…電流操舵デジタル−アナログ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 タルモ ルオトサライネン フィンランド国，90570，オウル，マティ ライセンティエ ５ アー １ (72)発明者 ジュッシ−ペッカ テルバルオト フィンランド国，90570，オウル，トゥー リキンティエ ６ ベー ２ Ｆターム(参考） 5J064 AA00 BA03 BB07 BC00 BC03 BC04 BC06 BC07 BC11 BC13 BC16 BD01
Claims (16)
- 【請求項１】 ループフィルタとそれに続く量子化器を
含むタイプのシグマ−デルタ変調器を動作させる方法で
あって、 前記ループフィルタに対する入力信号の振幅をサンプリ
ングする段階、及び前記量子化器の電流信号との合算の
ためディザー電流信号を生成する段階であって、該ディ
ザー電流信号は入力信号のサンプリングされた振幅に反
比例するように変調された擬似ランダム振幅を有するよ
うに生成される段階、を有して成る方法。 - 【請求項２】 前記生成の段階が、ＤＡＣを形成する複
数の電流源のオン及びオフ状態及びディザー電流信号の
振幅を制御するべく、少なくとも１つの線形フィードバ
ックシフトレジスタを動作させる、請求項１に記載の方
法。 - 【請求項３】 前記少なくとも１つの線形フィードバッ
クシフトレジスタを動作させる段階が、さらに前記ディ
ザー電流信号の極性を選択する、請求項２に記載の方
法。 - 【請求項４】 前記少なくとも１つの線形フィードバッ
クシフトレジスタを動作させる段階が、前記ディザー電
流信号のスペクトルを整形するべくＦＩＲフィルタを実
現するため、複数のタップをもつ線形フィードバックシ
フトレジスタを動作させる、請求項２に記載の方法。 - 【請求項５】 前記サンプリングの段階が、前記シグマ
−デルタ変調器による入力信号のサンプリングと異なる
位相で、ディザー信号の振幅制御のために入力信号をサ
ンプリングする、請求項１に記載の方法。 - 【請求項６】 前記サンプリングの段階が、複数のウィ
ンドウ検出器を並列に動作させることによりディザー信
号の振幅制御のため入力信号をサンプリングし、前記デ
ィザー電流信号が、前記ウィンドウ検出器の数の関数で
ある複数の予め定められた量子化された段階で振幅変調
される、請求項１に記載の方法。 - 【請求項７】 前記サンプリングの段階が、サンプリン
グされた入力信号の大きさの２乗を表わす値をもつ電流
を生成することによりディザー信号の振幅制御のため入
力信号をサンプリングし、基準電流から該電流を減算し
て差電流を得、該差電流を用いて前記ディザー電流信号
を振幅変調する、請求項１に記載の方法。 - 【請求項８】 ループフィルタとそれに続く量子化器を
含むタイプのシグマ−デルタ変調器であって、 前記ループフィルタに対する入力信号の振幅をサンプリ
ングするための回路、及び前記量子化器の電流信号との
合算のためディザー電流信号を生成するための回路であ
って、該ディザー電流信号が入力信号のサンプリングさ
れた振幅に反比例するように変調された擬似ランダム振
幅を有するように生成される回路、を有して成るシグマ
−デルタ変調器。 - 【請求項９】 前記ディザー電流信号の生成回路が、Ｄ
ＡＣを形成する複数の電流源のオン及びオフ状態及び前
記ディザー電流信号の振幅を制御するべく、少なくとも
１つの線形フィードバックシフトレジスタを有して成
る、請求項８に記載のシグマ−デルタ変調器。 - 【請求項１０】 前記少なくとも１つの線形フィードバ
ックシフトレジスタが、さらに前記ディザー電流信号の
極性を選択する、請求項９に記載のシグマ−デルタ変調
器。 - 【請求項１１】 前記ディザー電流信号の生成回路が、
前記ディザー電流信号のスペクトルを整形するべくＦＩ
Ｒフィルタを実現するため、複数のタップをもつ線形フ
ィードバックシフトレジスタを有して成る、請求項９に
記載のシグマ−デルタ変調器。 - 【請求項１２】 前記サンプリングの回路が、前記シグ
マ−デルタ変調器による入力信号のサンプリングと異な
る位相で、ディザー信号の振幅制御のために入力信号を
サンプリングする、請求項８に記載のシグマ−デルタ変
調器。 - 【請求項１３】 前記サンプリングの回路が、並列に動
作させられる複数のウィンドウ検出器を有して成り、前
記ディザー電流信号が、前記ウィンドウ検出器の数の関
数である複数の予め定められた量子化された段階で振幅
変調される、請求項８に記載のシグマ−デルタ変調器。 - 【請求項１４】 前記サンプリングの回路が、サンプリ
ングされた入力信号の大きさの２乗を表わす値をもつ電
流を生成するための回路、基準電流から該電流を減算し
て差電流を得るための回路、及び該差電流を用いて前記
ディザー電流信号を振幅変調するための回路を有して成
る、請求項８に記載のシグマ−デルタ変調器。 - 【請求項１５】 量子化器をもつシグマ−デルタ変調器
を動作させる方法であって、 前記シグマ−デルタ変調器に対して信号を入力する段
階、及び前記量子化器の入力信号内へ注入するためのデ
ィザー信号を生成する段階であって、前記ディザー信号
が、前記シグマ−デルタ変調器に対する入力信号の振幅
に反比例するように変調されている擬似ランダム振幅を
有するように生成される段階、を有して成り、 前記生成される段階には、インバンド雑音を低減させる
ように前記ディザー信号のスペクトルを整形する段階を
含んでいる方法。 - 【請求項１６】 前記生成される段階が、前記ディザー
信号のスペクトルを整形するＦＩＲフィルタを実現する
ために選択された複数のタップを有する少なくとも１つ
の線形フィードバックシフトレジスタを動作させる段階
を有して成る、請求項１５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/826,642 US6445318B1 (en) | 2001-04-05 | 2001-04-05 | Method and apparatus for providing signal dependent dither generator for sigma-delta modulator |
| US09/826642 | 2001-04-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002314427A true JP2002314427A (ja) | 2002-10-25 |
Family
ID=25247149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001400686A Pending JP2002314427A (ja) | 2001-04-05 | 2001-12-28 | シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6445318B1 (ja) |
| EP (1) | EP1248374A3 (ja) |
| JP (1) | JP2002314427A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042315A (ja) * | 2004-06-24 | 2006-02-09 | Sony Corp | デルタシグマ変調装置及びデルタシグマ変調方法 |
| JP2006304084A (ja) * | 2005-04-22 | 2006-11-02 | Sanyo Electric Co Ltd | マルチビットδς変調型ｄａコンバータ |
| JP2007074113A (ja) * | 2005-09-05 | 2007-03-22 | Sharp Corp | デルタシグマ変調回路及びそれを備えたスイッチングアンプ |
| JP2007081567A (ja) * | 2005-09-12 | 2007-03-29 | Sanyo Electric Co Ltd | デルタシグマ変調回路 |
| JP2009152799A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | Δς変調装置、δς変調方法、プログラム、および、記録媒体 |
| JP2012511876A (ja) * | 2008-12-12 | 2012-05-24 | アナログ ディヴァイスィズ インク | ディザ追加型増幅器 |
| WO2021005828A1 (ja) * | 2019-07-10 | 2021-01-14 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10228942A1 (de) * | 2002-06-28 | 2004-01-15 | Philips Intellectual Property & Standards Gmbh | Verfahren und Schaltungsanordnung zur Sigma-Delta-Wandlung mit reduzierten Leerlauftönen |
| US20040036636A1 (en) * | 2002-08-26 | 2004-02-26 | Rifeng Mai | Tone-free dithering methods for sigma-delta DAC |
| US6697003B1 (en) * | 2003-04-17 | 2004-02-24 | Texas Instruments Incorporated | System and method for dynamic element matching |
| US7561635B2 (en) * | 2003-08-05 | 2009-07-14 | Stmicroelectronics Nv | Variable coder apparatus for resonant power conversion and method |
| US7606321B2 (en) * | 2004-01-22 | 2009-10-20 | Broadcom Corporation | System and method for simplifying analog processing in a transmitter incorporating a randomization circuit |
| US7173554B2 (en) * | 2004-11-17 | 2007-02-06 | Analog Devices, Inc. | Method and a digital-to-analog converter for converting a time varying digital input signal |
| US7463905B1 (en) * | 2004-12-09 | 2008-12-09 | Nortel Networks Limited | Cellular telephony mast cable reduction |
| US7321325B2 (en) * | 2005-07-07 | 2008-01-22 | Realtek Semiconductor Corp. | Background calibration of continuous-time delta-sigma modulator |
| US7324028B2 (en) * | 2005-09-23 | 2008-01-29 | Realtek Semiconductor Corp. | Self-calibrating continuous-time delta-sigma modulator |
| US7277032B2 (en) * | 2005-10-21 | 2007-10-02 | Realtek Semiconductor Corp. | Low-pass filter based delta-sigma modulator |
| US7446687B2 (en) * | 2006-10-27 | 2008-11-04 | Realtek Semiconductor Corp. | Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator |
| US8018365B1 (en) | 2010-03-14 | 2011-09-13 | Mediatek Inc. | Continuous-time delta-sigma ADC with compact structure |
| US8471740B2 (en) | 2011-11-14 | 2013-06-25 | Analog Devices, Inc. | Reducing the effect of non-linear kick-back in switched capacitor networks |
| TWI564688B (zh) * | 2013-03-04 | 2017-01-01 | 英諾系統公司 | 用於驅動器電路抖動的可變電阻値 |
| US11502699B1 (en) * | 2021-06-24 | 2022-11-15 | Nxp B.V. | System and method of calibration of sigma-delta converter using injected signal correlation |
| US12348239B2 (en) * | 2023-03-28 | 2025-07-01 | Avago Technologies International Sales Pte. Limited | Split-dithering scheme in successive approximation analog to digital converter |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62112221U (ja) * | 1985-12-27 | 1987-07-17 | ||
| US4887085A (en) * | 1988-12-19 | 1989-12-12 | Advanced Micro Devices, Inc. | Time continuous, differential analog-to-digital converter |
| US5144308A (en) * | 1991-05-21 | 1992-09-01 | At&T Bell Laboratories | Idle channel tone and periodic noise suppression for sigma-delta modulators using high-level dither |
| JP3334419B2 (ja) * | 1995-04-20 | 2002-10-15 | ソニー株式会社 | ノイズ低減方法及びノイズ低減装置 |
| US5745061A (en) * | 1995-07-28 | 1998-04-28 | Lucent Technologies Inc. | Method of improving the stability of a sigma-delta modulator employing dither |
| JP3852721B2 (ja) | 1997-07-31 | 2006-12-06 | 旭化成マイクロシステム株式会社 | Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器 |
| US5990815A (en) * | 1997-09-30 | 1999-11-23 | Raytheon Company | Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC) |
| US5889482A (en) | 1997-10-06 | 1999-03-30 | Motorola Inc. | Analog-to-digital converter using dither and method for converting analog signals to digital signals |
| US6326911B1 (en) | 1997-11-19 | 2001-12-04 | Texas Instruments Incorporated | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters |
| US6087969A (en) | 1998-04-27 | 2000-07-11 | Motorola, Inc. | Sigma-delta modulator and method for digitizing a signal |
| US6011501A (en) | 1998-12-31 | 2000-01-04 | Cirrus Logic, Inc. | Circuits, systems and methods for processing data in a one-bit format |
-
2001
- 2001-04-05 US US09/826,642 patent/US6445318B1/en not_active Expired - Lifetime
- 2001-11-29 EP EP01310007A patent/EP1248374A3/en not_active Withdrawn
- 2001-12-28 JP JP2001400686A patent/JP2002314427A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006042315A (ja) * | 2004-06-24 | 2006-02-09 | Sony Corp | デルタシグマ変調装置及びデルタシグマ変調方法 |
| JP2006304084A (ja) * | 2005-04-22 | 2006-11-02 | Sanyo Electric Co Ltd | マルチビットδς変調型ｄａコンバータ |
| JP2007074113A (ja) * | 2005-09-05 | 2007-03-22 | Sharp Corp | デルタシグマ変調回路及びそれを備えたスイッチングアンプ |
| JP2007081567A (ja) * | 2005-09-12 | 2007-03-29 | Sanyo Electric Co Ltd | デルタシグマ変調回路 |
| JP2009152799A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | Δς変調装置、δς変調方法、プログラム、および、記録媒体 |
| JP2012511876A (ja) * | 2008-12-12 | 2012-05-24 | アナログ ディヴァイスィズ インク | ディザ追加型増幅器 |
| WO2021005828A1 (ja) * | 2019-07-10 | 2021-01-14 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1248374A3 (en) | 2003-08-20 |
| US6445318B1 (en) | 2002-09-03 |
| EP1248374A2 (en) | 2002-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002314427A (ja) | シグマ−デルタ変調器を動作させる方法及びシグマ−デルタ変調器 | |
| Yasuda et al. | A third-order/spl Delta/-/spl Sigma/modulator using second-order noise-shaping dynamic element matching | |
| KR100958117B1 (ko) | 전류 모드 동적 요소 정합 및 동적 요소 정합 결정 로직을포함하는 멀티비트 양자화 시그마 델타 변조기 | |
| EP3252953B1 (en) | Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation | |
| US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
| US7423567B2 (en) | Analog-to-digital converter (ADC) having a reduced number of quantizer output levels | |
| US6462685B1 (en) | Dither signal insertion inversely proportional to signal level in delta-sigma modulators | |
| US6271782B1 (en) | Delta-sigma A/D converter | |
| US7994958B2 (en) | Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter | |
| US5920273A (en) | Digital-to-analog converter | |
| US7388533B2 (en) | Multi-bit sigma-delta modulator and digital-to-analog converter with one digital-to-analog capacitor | |
| EP0899884A2 (en) | D/A converter and delta-sigma D/A converter | |
| US8970416B2 (en) | 4N+1 level capacitive DAC using N capacitors | |
| JP2002504277A (ja) | 非線形分離および線形再接合に基づくオーバサンプルされたディジタル・アナログ変換器 | |
| US9762258B2 (en) | Mismatch and inter symbol interference (ISI) shaping using dynamic element matching | |
| US6639530B2 (en) | Modulation of an analog signal into a digital representation thereof | |
| US6980139B2 (en) | Sigma-delta-modulator | |
| Hamoui et al. | Linearity enhancement of multibit/spl Delta//spl Sigma/modulators using pseudo data-weighted averaging | |
| JP4270998B2 (ja) | アナログ信号出力回路及び該アナログ信号出力回路を用いたマルチレベルδς変調器 | |
| US10897232B2 (en) | Multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator | |
| KR100766073B1 (ko) | 단일 ｄａｃ 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 | |
| Li et al. | Dynamic element matching in low oversampling delta sigma ADCs | |
| JP4704746B2 (ja) | Ｄ／ａ変換器及びδσａ／ｄ変換器 | |
| Fiez et al. | Delta-sigma A/D converters: the next generation | |
| JPH0537383A (ja) | デルタシグマ型ａｄ変換回路 |