[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002354195A - 信号処理回路および固体撮像装置 - Google Patents

信号処理回路および固体撮像装置

Info

Publication number
JP2002354195A
JP2002354195A JP2001160735A JP2001160735A JP2002354195A JP 2002354195 A JP2002354195 A JP 2002354195A JP 2001160735 A JP2001160735 A JP 2001160735A JP 2001160735 A JP2001160735 A JP 2001160735A JP 2002354195 A JP2002354195 A JP 2002354195A
Authority
JP
Japan
Prior art keywords
conversion circuit
circuit
output
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001160735A
Other languages
English (en)
Inventor
Yukinobu Sugiyama
行信 杉山
Seiichiro Mizuno
誠一郎 水野
Tetsuya Ko
哲也 高
Takashi Suzuki
高志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2001160735A priority Critical patent/JP2002354195A/ja
Priority to EP02773990A priority patent/EP1416711A4/en
Priority to PCT/JP2002/004689 priority patent/WO2002098125A1/ja
Priority to US10/479,241 priority patent/US7372489B2/en
Publication of JP2002354195A publication Critical patent/JP2002354195A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Image Input (AREA)
  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 優れた画質の画像を高速に撮像することがで
きる固体撮像装置を提供する。 【解決手段】 ＶＩ変換回路４０nは、ホールド回路３
０nより出力された電圧信号を入力して、この入力した
電圧信号を抵抗素子Ｒ40の抵抗値に基づいて電流信号に
変換して、この電流信号をＭＯＳトランジスタＴ40のソ
ース端子より出力する。アンプＡ40は充分なオープンル
ープゲインを有しており、ＭＯＳトランジスタＴ40は飽
和領域で動作する。このとき、抵抗素子Ｒ40の抵抗値を
Ｒとすると、ＶＩ変換回路４０nより出力される電流値
Ｉは、ＶＩ変換回路４０nへ入力する電圧値Ｖに対し
て、「Ｉ＝Ｖ／Ｒ」なる式で表される比例関係にある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、１次元または２次
元の光像を撮像する固体撮像装置に関するものである。
【０００２】
【従来の技術】固体撮像装置は、１次元または２次元に
配列された光検出素子を有し、これらの光検出装置それ
ぞれに入射した光の強度を電気信号に変換して、この電
気信号を出力することで、１次元または２次元の光像を
撮像することができる。固体撮像装置は、例えば、ファ
クシミリ装置において原稿上の画像を読み取る為に用い
られ、或いは、Ｘ線非破壊検査装置において検査対象物
を透過したＸ線の像を撮像する為に用いられる。このよ
うな固体撮像装置における撮像は高速であることが求め
られている。
【０００３】例えば、特開平１０−１２６６９６号公報
に開示された固体撮像装置は、光信号を電圧信号に変換
して該電圧信号を出力する光電変換回路と、この光電変
換回路から出力された電圧信号を電流信号に変換して該
電流信号を出力するＶＩ変換回路と、このＶＩ変換回路
から出力された電流信号を電圧信号に変換して該電圧信
号を出力するＩＶ変換回路とを備えている。そして、１
つのＩＶ変換回路の入力端子に、複数のＶＩ変換回路そ
れぞれの出力端子が選択的に順次に接続される。このよ
うに構成される固体撮像装置は、前段のＶＩ変換回路か
ら後段のＩＶ変換回路へ電流信号が送られ、後段のＩＶ
変換回路の入力端子における電位が一定である。このこ
とから、この固体撮像装置は、複数のＶＩ変換回路それ
ぞれの出力端子とＩＶ変換回路の入力端子との間の配線
の寄生容量が大きくても、これらの間の信号処理を高速
に行うことができるので、高速に撮像することができ
る。
【０００４】
【発明が解決しようとする課題】ところで、上記公報に
開示された固体撮像装置は、複数のＶＩ変換回路および
ＩＶ変換回路それぞれにＭＯＳトランジスタが含まれ、
これら全てのＭＯＳトランジスタが同一特性であること
が要求される。また、この固体撮像装置は、複数のＶＩ
変換回路およびＩＶ変換回路それぞれに定電流源が含ま
れ、これら全ての定電流源も同一特性であることが要求
される。
【０００５】しかし、複数のＶＩ変換回路およびＩＶ変
換回路それぞれに含まれるＭＯＳトランジスタが同一基
板上に形成された場合であっても、実際には、各ＭＯＳ
トランジスタの特性（例えば閾電圧値）は一定ではな
い。このことから、１次元または２次元に配列された光
検出素子それぞれに一定強度の光が入射した場合であっ
ても、各光検出素子に対応する画素出力値（ＩＶ変換回
路から出力される電圧信号値）は一定ではない。また、
複数のＶＩ変換回路およびＩＶ変換回路それぞれに含ま
れる定電流源の特性が一定でない場合には、各画素の感
度が一定ではなく、入射光強度に対する出力電圧信号値
の線形性が劣化する。このように上記公報に開示された
固体撮像装置は、特性ばらつきに因り、撮像した画像の
画質が悪い。
【０００６】本発明は、上記問題点を解消する為になさ
れたものであり、優れた画質の画像を高速に撮像するこ
とができる固体撮像装置、および、このような固体撮像
装置において好適に用いられる信号処理回路を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る信号処理回
路は、(1) 抵抗素子を含み、入力した電圧信号を抵抗素
子の抵抗値に基づいて電流信号に変換して、この電流信
号を出力端子より出力するＶＩ変換回路と、(2) ＶＩ変
換回路の出力端子より出力された電流信号を入力端子に
入力して、この電流信号を電圧信号に変換し、この電圧
信号を出力するＩＶ変換回路と、(3) 複数のＶＩ変換回
路の出力端子それぞれを順次に選択してＩＶ変換回路の
入力端子と接続する選択回路と、を備えることを特徴と
する。
【０００８】また、本発明に係る固体撮像装置は、上記
の本発明に係る信号処理回路を含むものである。すなわ
ち、本発明に係る固体撮像装置は、(1) 入射光強度に応
じた値の電圧信号を出力する光電変換回路と、(2) 抵抗
素子を含み、光電変換回路より出力された電圧信号を抵
抗素子の抵抗値に基づいて電流信号に変換して、この電
流信号を出力端子より出力するＶＩ変換回路と、(3) Ｖ
Ｉ変換回路の出力端子より出力された電流信号を入力端
子に入力して、この電流信号を電圧信号に変換し、この
電圧信号を出力するＩＶ変換回路と、(4) 複数のＶＩ変
換回路の出力端子それぞれを順次に選択してＩＶ変換回
路の入力端子と接続する選択回路と、を備えることを特
徴とする。
【０００９】本発明によれば、入射光強度に応じた値の
電圧信号が光電変換回路より出力される。この電圧信号
は、ＶＩ変換回路により、抵抗素子の抵抗値に基づいて
電流信号に変換され、この電流信号が出力される。そし
て、複数のＶＩ変換回路それぞれから出力された電流信
号は、選択回路により順次に選択されてＩＶ変換回路に
入力して、ＩＶ変換回路により電圧信号に変換され、こ
の電圧信号がVideo信号として出力される。
【００１０】また、本発明に係る固体撮像装置は、ＶＩ
変換回路が、(1) 第１入力端子、第２入力端子および出
力端子を有し、光電変換回路より出力された電圧信号を
第１入力端子に入力し、第１入力端子および第２入力端
子それぞれの電位の差に応じた電圧値を出力端子より出
力するアンプと、(2) ゲート端子、ソース端子およびド
レイン端子を有し、ゲート端子がアンプの出力端子と接
続されたＭＯＳトランジスタと、(3) 一端がアンプの第
２入力端子およびＭＯＳトランジスタのドレイン端子そ
れぞれと接続され、他端が第１基準電位とされた抵抗素
子と、(4) 一端がＭＯＳトランジスタのソース端子と接
続され、他端が第２基準電位とされたスイッチ素子と、
を含むものであるのが好適である。そして、このとき、
ＶＩ変換回路は、光電変換回路より出力された電圧信号
を電流信号に変換して、この電流信号をＭＯＳトランジ
スタのソース端子より出力する。このようにＶＩ変換回
路が抵抗素子を含んで構成されることで、この抵抗素子
の抵抗値をＲとすると、ＶＩ変換回路より出力される電
流値Ｉは、ＶＩ変換回路へ入力する電圧値Ｖに対して、
「Ｉ＝Ｖ／Ｒ」なる式で表される比例関係とすることが
できる。
【００１１】また、本発明に係る固体撮像装置は、ＶＩ
変換回路が、選択回路によりＩＶ変換回路と接続される
時刻より一定時間前の時刻から、選択回路によりＩＶ変
換回路との接続が解除される時刻までの期間では、アン
プがＯＮ状態にあり、その他の期間にアンプがＯＦＦ状
態となるのが好適である。このようにすることで、選択
回路によりＶＩ変換回路とＩＶ変換回路とが接続される
期間より前の一定時間（例えば１ミリ秒程度）の時刻か
らＶＩ変換回路のアンプがＯＮ状態となっているので、
上記期間におけるＶＩ変換回路の動作が早期に立ち上が
る。また、その他の期間にＶＩ変換回路のアンプがＯＦ
Ｆ状態であるので、消費電力が低減される。
【００１２】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。なお、図面の説明にお
いて同一の要素には同一の符号を付し、重複する説明を
省略する。
【００１３】（第１実施形態）先ず、本発明に係る固体
撮像装置の第１実施形態について説明する。図１は、第
１実施形態に係る固体撮像装置１の構成図である。この
固体撮像装置１は、フォトダイオードＰＤが１次元配列
されたものであり、Ｎ個（ただし、Ｎは２以上の整数）
のユニットＵ1〜ＵNおよびＩＶ変換回路６０を備える。
また、各ユニットＵn（ただし、ｎは１以上Ｎ以下の任
意の整数）は、フォトダイオードＰＤ、積分回路１
０n、ＣＤＳ（Correlated Double Sampling、相関二重
サンプリング）回路２０n、ホールド回路３０n、ＶＩ変
換回路４０nおよびスイッチ素子ＳＷ5 nを含む。
【００１４】各ユニットＵnにおいて、フォトダイオー
ドＰＤ、積分回路１０n、ＣＤＳ回路２０nおよびホール
ド回路３０nは、入射光強度に応じた値の電圧信号を出
力する光電変換回路を構成している。Ｎ個のスイッチ素
子ＳＷ51〜ＳＷ5Nは、各ユニットＵnのＶＩ変換回路４
０nの出力端子それぞれを順次に選択してＩＶ変換回路
６０の入力端子と接続する選択回路を構成している。ま
た、各ユニットＵnの積分回路１０n、ＣＤＳ回路２
０n、ホールド回路３０nおよびＶＩ変換回路４０nなら
びにＩＶ変換回路６０は、この固体撮像装置１における
信号処理回路を構成している。
【００１５】図２は、第１実施形態に係る固体撮像装置
１の具体的な回路図である。この図では、Ｎ個のユニッ
トＵ1〜ＵNのうち１つのユニットＵnのみが示されてい
る。各ユニットＵnのフォトダイオードＰＤは、アノー
ド端子が接地され、カソード端子が積分回路１０の入力
端子と接続されている。このフォトダイオードＰＤは、
入射光強度に応じた量の電荷を積分回路１０へ出力す
る。
【００１６】各ユニットＵnの積分回路１０nは、アンプ
Ａ10、スイッチ素子ＳＷ10および容量素子Ｃ10を含む。
アンプＡ10の入力端子はフォトダイオードＰＤのカソー
ド端子と接続されており、アンプＡ10の出力端子はＣＤ
Ｓ回路２０nと接続されている。スイッチ素子ＳＷ10お
よび容量素子Ｃ10それぞれは、アンプＡ10の入力端子と
出力端子との間に並列的に設けられている。スイッチ素
子ＳＷ10は、閉じているときに、容量素子Ｃ10に蓄積さ
れた電荷を放電して出力レベルをリセットし、開いてい
るときに、フォトダイオードＰＤより入力した電荷を容
量素子Ｃ10に蓄積させる。そして、積分回路１０nは、
容量素子Ｃ10に蓄積された電荷の量に応じた値の電圧値
を出力する。なお、スイッチ素子ＳＷ10はReset信号に
より開閉動作が制御される。
【００１７】各ユニットＵnのＣＤＳ回路２０nは、アン
プＡ20、スイッチ素子ＳＷ21、スイッチ素子ＳＷ22およ
び容量素子Ｃ20を含む。アンプＡ20の反転入力端子は、
アンプＡ20の出力端子と接続されている。アンプＡ20の
非反転入力端子は、スイッチ素子ＳＷ21および容量素子
Ｃ20を介して積分回路１０nと接続されており、また、
スイッチ素子ＳＷ22を介してクランプ電位Ｖclampと接
続されている。スイッチ素子ＳＷ21およびスイッチ素子
ＳＷ22それぞれの開閉を適切なタイミングで行うことに
より、ＣＤＳ回路２０nは、積分回路１０nより出力され
た所定時刻ｔ1での電圧値Ｖ(ｔ1)と各時刻ｔでの電圧値
Ｖ(ｔ)との差分電圧値（Ｖ(ｔ)−Ｖ(ｔ 1)）を出力す
る。なお、スイッチ素子ＳＷ21はSample信号により開閉
動作が制御され、また、スイッチ素子ＳＷ22はClamp信
号により開閉動作が制御される。
【００１８】各ユニットＵnのホールド回路３０nは、ス
イッチ素子ＳＷ30および容量素子Ｃ 30を含む。スイッチ
素子ＳＷ30は、一端がＣＤＳ回路２０nと接続されてお
り、他端が容量素子Ｃ30の一端およびＶＩ変換回路４０
nそれぞれと接続されている。容量素子Ｃ30の他端は接
地電位とされている。ホールド回路３０nは、スイッチ
素子ＳＷ30が閉じているときに、ＣＤＳ回路２０nより
入力した電圧値を容量素子Ｃ30に保持し、スイッチ素子
ＳＷ30が開いているときには、それまで容量素子Ｃ30に
保持していた電圧値を出力する。なお、スイッチ素子Ｓ
Ｗ30はHold信号により開閉動作が制御される。
【００１９】各ユニットＵnのＶＩ変換回路４０nは、ア
ンプＡ40、スイッチ素子ＳＷ40、ＭＯＳトランジスタＴ
40および抵抗素子Ｒ40を含む。アンプＡ40は、非反転入
力端子がホールド回路３０nと接続されており、反転入
力端子がＭＯＳトランジスタＴ40のドレイン端子および
抵抗素子Ｒ40の一端それぞれと接続されている。抵抗素
子Ｒ40の他端は接地電位とされている。ＭＯＳトランジ
スタＴ40は、ゲート電極がアンプＡ40の出力端子と接続
され、ソース端子がスイッチ素子ＳＷ40を介して参照電
位Ｖrefと接続されている。ＶＩ変換回路４０nは、ホー
ルド回路３０nより出力された電圧信号を入力して、こ
の入力した電圧信号を抵抗素子Ｒ40の抵抗値に基づいて
電流信号に変換して、この電流信号をＭＯＳトランジス
タＴ40のソース端子より出力する。なお、ＶＩ変換回路
４０nのスイッチ素子ＳＷ40はStdby(n)信号により開閉
動作が制御される。
【００２０】各ユニットＵnのスイッチ素子ＳＷ5nは、
順次に閉じることで、各ユニットＵnのＶＩ変換回路４
０nそれぞれの出力端子を順次にＩＶ変換回路６０の入
力端子と接続させる。なお、スイッチ素子ＳＷ5nはShif
t(n)信号により開閉動作が制御される。
【００２１】ＩＶ変換回路６０は、アンプＡ60、抵抗素
子Ｒ60および容量素子Ｃ60を含む。アンプＡ60の反転入
力端子はスイッチ素子ＳＷ5nを介してＶＩ変換回路４０
nの出力端子と接続されており、アンプＡ60の非反転入
力端子は参照電位Ｖrefとされている。抵抗素子Ｒ60お
よび容量素子Ｃ60それぞれは、アンプＡ60の反転入力端
子と出力端子との間に並列的に設けられている。ＩＶ変
換回路６０は、ＶＩ変換回路４０nの出力端子より出力
された電流信号を入力して、この電流信号を電圧信号に
変換し、この電圧信号（Video信号）をアンプＡ60の出
力端子より出力する。
【００２２】なお、積分回路１０n、ＣＤＳ回路２０nお
よびホールド回路３０nそれぞれは、各ユニットＵnで並
列動作する。各積分回路１０nのスイッチ素子ＳＷ10の
開閉動作を制御するReset信号、各ＣＤＳ回路２０nのス
イッチ素子ＳＷ21の開閉動作を制御するSample信号、各
ＣＤＳ回路２０nのスイッチ素子ＳＷ22の開閉動作を制
御するClamp信号、各ホールド回路３０nのスイッチ素子
ＳＷ30の開閉動作を制御するHold信号、各ＶＩ変換回路
４０nのスイッチ素子ＳＷ40の開閉動作を制御するStdby
(n)信号、スイッチ素子ＳＷ5nの開閉動作を制御するShi
ft(n)信号それぞれは、制御回路（図示せず）より所定
のタイミングで出力される。
【００２３】図３は、第１実施形態に係る固体撮像装置
１の動作を説明するタイミングチャートである。初め
に、Reset信号がＨレベルとなって、各積分回路１０nの
スイッチ素子ＳＷ10が閉じ、各積分回路１０nの出力レ
ベルがリセットされる。その後、時刻ｔ0にReset信号が
Ｌレベルに転じて、各積分回路１０nのスイッチ素子Ｓ
Ｗ10が開き、各積分回路１０nの容量素子Ｃ10への電荷
の蓄積が開始される。
【００２４】時刻ｔ1に、Sample信号がＨレベルからＬ
レベルに転じて、各ＣＤＳ回路２０nのスイッチ素子Ｓ
Ｗ21が開く。時刻ｔ2に、Clamp信号がＨレベルからＬレ
ベルに転じて、各ＣＤＳ回路２０nのスイッチ素子ＳＷ
22が開く。時刻ｔ3に、Sample信号がＬレベルからＨレ
ベルに転じて、各ＣＤＳ回路２０nのスイッチ素子ＳＷ
21が閉じ、Hold信号がＬレベルからＨレベルに転じて、
各ホールド回路３０nのスイッチ素子ＳＷ30が閉じる。
時刻ｔ4に、Hold信号がＨレベルからＬレベルに転じ
て、各ホールド回路３０nのスイッチ素子ＳＷ30が開
く。
【００２５】積分回路１０nから時刻ｔに出力される電
圧値をＶ(ｔ)と表すと、時刻ｔ4前の時刻ｔにＣＤＳ回
路２０nから出力される電圧値は（Ｖ(ｔ)−Ｖ(ｔ1)）で
ある。そして、ホールド回路３０nのスイッチ素子ＳＷ
30が開いた時刻ｔ4以降では、ホールド回路３０nから出
力される電圧値はＶ(ｔ4)−Ｖ(ｔ1)である。このように
差分をとることで、アンプＡ10が有するオフセットばら
つきの影響が除去される。そして、時刻ｔ5に、Reset信
号がＨレベルに転じて、各積分回路１０nのスイッチ素
子ＳＷ10が閉じ、Clamp信号がＨレベルに転じて、各Ｃ
ＤＳ回路２０nのスイッチ素子ＳＷ22が閉じる。
【００２６】続いて、時刻ｔ6に、Stdby(1)信号がＨレ
ベルからＬレベルに転じて、ＶＩ変換回路４０1のスイ
ッチ素子ＳＷ40が開き、Shift(1)信号がＬレベルからＨ
レベルに転じて、スイッチ素子ＳＷ51が閉じる。時刻ｔ
7に、Stdby(1)信号がＨレベルに転じて、ＶＩ変換回路
４０1のスイッチ素子ＳＷ40が閉じ、Shift(1)信号がＬ
レベルに転じて、スイッチ素子ＳＷ51が開く。時刻ｔ6
〜時刻ｔ7の期間は、他のＶＩ変換回路４０2〜４０Nそ
れぞれのスイッチ素子ＳＷ40は閉じており、他のスイッ
チ素子ＳＷ52〜ＳＷ5Nそれぞれは開いている。この期間
（ｔ6〜ｔ7）に、ユニットＵ1のホールド回路３０1から
出力された電圧信号は、ＶＩ変換回路４０ 1により電流
信号に変換され、その電流信号は、スイッチ素子ＳＷ51
を介してＩＶ変換回路６０に入力して、ＩＶ変換回路６
０により電圧信号に変換される。
【００２７】また、時刻ｔ7に、Stdby(2)信号がＨレベ
ルからＬレベルに転じて、ＶＩ変換回路４０2のスイッ
チ素子ＳＷ40が開き、Shift(2)信号がＬレベルからＨレ
ベルに転じて、スイッチ素子ＳＷ52が閉じる。時刻ｔ8
に、Stdby(2)信号がＨレベルに転じて、ＶＩ変換回路４
０2のスイッチ素子ＳＷ40が閉じ、Shift(2)信号がＬレ
ベルに転じて、スイッチ素子ＳＷ52が開く。時刻ｔ7〜
時刻ｔ8の期間は、他のＶＩ変換回路４０1，４０3〜４
０Nそれぞれのスイッチ素子ＳＷ40は閉じており、他の
スイッチ素子ＳＷ51，ＳＷ53〜ＳＷ5Nそれぞれは開いて
いる。この期間（ｔ7〜ｔ8）に、ユニットＵ2のホール
ド回路３０2から出力された電圧信号は、ＶＩ変換回路
４０2により電流信号に変換され、その電流信号は、ス
イッチ素子ＳＷ52を介してＩＶ変換回路６０に入力し
て、ＩＶ変換回路６０により電圧信号に変換される。
【００２８】さらに、時刻ｔ8に、Stdby(3)信号がＨレ
ベルからＬレベルに転じて、ＶＩ変換回路４０3のスイ
ッチ素子ＳＷ40が開き、Shift(3)信号がＬレベルからＨ
レベルに転じて、スイッチ素子ＳＷ53が閉じる。時刻ｔ
9に、Stdby(3)信号がＨレベルに転じて、ＶＩ変換回路
４０3のスイッチ素子ＳＷ40が閉じ、Shift(3)信号がＬ
レベルに転じて、スイッチ素子ＳＷ53が開く。時刻ｔ8
〜時刻ｔ9の期間は、他のＶＩ変換回路４０1，４０2，
４０4〜４０Nそれぞれのスイッチ素子ＳＷ40は閉じてお
り、他のスイッチ素子ＳＷ51，ＳＷ52，ＳＷ54〜ＳＷ5N
それぞれは開いている。この期間（ｔ8〜ｔ9）に、ユニ
ットＵ3のホールド回路３０3から出力された電圧信号
は、ＶＩ変換回路４０3により電流信号に変換され、そ
の電流信号は、スイッチ素子ＳＷ53を介してＩＶ変換回
路６０に入力して、ＩＶ変換回路６０により電圧信号に
変換される。
【００２９】以降同様にして、各ＶＩ変換回路４０nそ
れぞれのスイッチ素子ＳＷ40およびスイッチ素子ＳＷ5n
それぞれの開閉動作が行われて、Video信号がＩＶ変換
回路６０から出力される。これにより、各ユニットＵn
のフォトダイオードＰＤへの入射光強度に応じた電圧値
が時系列に現れる。このVideo信号は、各ユニットＵnの
フォトダイオードＰＤへの入射光強度に応じた電圧値が
時系列に現れるものである。
【００３０】次に、各ＶＩ変換回路４０nの動作につい
て詳細に説明する。ＶＩ変換回路４０nは、図２に示さ
れた回路構成を有しており、ホールド回路３０nより出
力された電圧信号を入力して、この入力した電圧信号を
抵抗素子Ｒ40の抵抗値に基づいて電流信号に変換して、
この電流信号をＭＯＳトランジスタＴ40のソース端子よ
り出力する。ここで、アンプＡ40は充分なオープンルー
プゲインを有しており、ＭＯＳトランジスタＴ40は飽和
領域で動作する。このとき、抵抗素子Ｒ40の抵抗値をＲ
とすると、ＶＩ変換回路４０nより出力される電流値Ｉ
は、ＶＩ変換回路４０nへ入力する電圧値Ｖに対して、
「Ｉ＝Ｖ／Ｒ」なる式で表される比例関係にある。
【００３１】これから判るように、各ユニットＵnのフ
ォトダイオードＰＤに一定強度の光が入射した場合に、
各ＶＩ変換回路４０nから出力される電流値のばらつき
は、各ＶＩ変換回路４０nの抵抗素子Ｒ40の抵抗値Ｒの
ばらつきに依存している。一般に、抵抗素子の抵抗値の
製造ばらつきは、ＭＯＳトランジスタの閾電圧値の製造
ばらつきと比べて小さい。したがって、本実施形態に係
る固体撮像装置１は、従来のものと比較して、優れた画
質の画像を高速に撮像することができる。また、本実施
形態に係る固体撮像装置１は、ＣＤＳ回路２０nが設け
られていることにより、積分回路１０nのアンプＡ10が
有するオフセットばらつきの影響が除去されるので、こ
の点でも優れた画質の画像を撮像することができる。
【００３２】また、本実施形態に係る固体撮像装置１
は、Ｎ個のフォトダイオードＰＤとその他の回路とが基
板上の互いに異なる領域に形成されることで、Ｎ個のフ
ォトダイオードＰＤそれぞれの受光面積や間隔を任意の
ものとすることができ、開口率や感度を向上させること
ができる。なお、Ｎ個のフォトダイオードＰＤとその他
の回路とは、１つの基板に形成されてもよいが、互いに
異なる基板に形成されてもよい。
【００３３】（第２実施形態）次に、本発明に係る固体
撮像装置の第２実施形態について説明する。第２実施形
態に係る固体撮像装置の概略構成は、図１に示されたも
のと同様である。図４は、第２実施形態に係る固体撮像
装置の具体的な回路図である。第２実施形態に係る固体
撮像装置は、第１実施形態に係る固体撮像装置（図２）
と比較して、ＶＩ変換回路４０nのスイッチ素子ＳＷ40
がStdby1(n)信号により開閉動作する他、ＶＩ変換回路
４０nのアンプＡ40の動作がStdby2(n)信号によりＯＮ／
ＯＦＦされる点で相違する。すなわち、ＶＩ変換回路４
０nのアンプＡ40は、Stdby2(n)信号により、所定期間だ
けＯＮ状態にあり、他の期間ではＯＦＦ状態にあること
で、低消費電力が達成される。
【００３４】図５は、第２実施形態に係る固体撮像装置
の動作を説明するタイミングチャートである。第２実施
形態に係る固体撮像装置の時刻ｔ5までの動作は、第１
実施形態の場合と同様である。
【００３５】本実施形態では、時刻ｔ6に、Stdby1(1)信
号およびStdby2(1)信号それぞれがＬレベルからＨレベ
ルに転じて、ＶＩ変換回路４０1のスイッチ素子ＳＷ40
が閉じ、ＶＩ変換回路４０1のアンプＡ40がＯＮ状態と
なる。時刻ｔ7に、Stdby1(1)信号がＬレベルに転じて、
ＶＩ変換回路４０1のスイッチ素子ＳＷ40が開き、Shift
(1)信号がＬレベルからＨレベルに転じて、スイッチ素
子ＳＷ51が閉じる。時刻ｔ8に、Stdby2(1)信号およびSh
ift(1)信号それぞれがＬレベルに転じて、ＶＩ変換回路
４０1のアンプＡ40がＯＦＦ状態となり、スイッチ素子
ＳＷ51が開く。
【００３６】このように、時刻ｔ7〜時刻ｔ8の期間で
は、ＶＩ変換回路４０1のスイッチ素子ＳＷ40が開いて
いて、ＶＩ変換回路４０1のアンプＡ40がＯＮ状態であ
り、スイッチ素子ＳＷ51が閉じている。したがって、こ
の時刻ｔ7〜時刻ｔ8の期間では、ユニットＵ1のホール
ド回路３０1から出力された電圧信号は、ＶＩ変換回路
４０1により電流信号に変換され、その電流信号は、ス
イッチ素子ＳＷ51を介してＩＶ変換回路６０に入力し
て、ＩＶ変換回路６０により電圧信号に変換される。な
お、この時刻ｔ7〜時刻ｔ8の期間は、他のスイッチ素子
ＳＷ52〜ＳＷ5Nそれぞれは開いている。
【００３７】これに先立つ時刻ｔ6〜時刻ｔ7の期間で
は、ＶＩ変換回路４０1のスイッチ素子ＳＷ40が閉じて
いて、ＶＩ変換回路４０1のアンプＡ40がＯＮ状態とな
っているので、時刻ｔ7〜時刻ｔ8の期間におけるＶＩ変
換回路４０1の動作が早期に立ち上がる。また、時刻ｔ6
前および時刻ｔ8以降では、ＶＩ変換回路４０1のアンプ
Ａ40がＯＦＦ状態であるので、消費電力が低減される。
さらに、時刻ｔ6前および時刻ｔ7以降では、Shift(1)信
号がＬレベルであって、ＶＩ変換回路４０1のスイッチ
素子ＳＷ40が開いているので、この点でも消費電力が低
減される。
【００３８】また、時刻ｔ7に、Stdby1(2)信号およびSt
dby2(2)信号それぞれがＬレベルからＨレベルに転じ
て、ＶＩ変換回路４０2のスイッチ素子ＳＷ40が閉じ、
ＶＩ変換回路４０2のアンプＡ40がＯＮ状態となる。時
刻ｔ8に、Stdby1(2)信号がＬレベルに転じて、ＶＩ変換
回路４０2のスイッチ素子ＳＷ40が開き、Shift(2)信号
がＬレベルからＨレベルに転じて、スイッチ素子ＳＷ52
が閉じる。時刻ｔ9に、Stdby2(2)信号およびShift(2)信
号それぞれがＬレベルに転じて、ＶＩ変換回路４０2の
アンプＡ40がＯＦＦ状態となり、スイッチ素子ＳＷ52が
開く。
【００３９】このように、時刻ｔ8〜時刻ｔ9の期間で
は、ＶＩ変換回路４０2のスイッチ素子ＳＷ40が開いて
いて、ＶＩ変換回路４０2のアンプＡ40がＯＮ状態であ
り、スイッチ素子ＳＷ52が閉じている。したがって、こ
の時刻ｔ7〜時刻ｔ8の期間では、ユニットＵ1のホール
ド回路３０2から出力された電圧信号は、ＶＩ変換回路
４０2により電流信号に変換され、その電流信号は、ス
イッチ素子ＳＷ52を介してＩＶ変換回路６０に入力し
て、ＩＶ変換回路６０により電圧信号に変換される。な
お、この時刻ｔ8〜時刻ｔ9の期間は、他のスイッチ素子
ＳＷ51，ＳＷ53〜ＳＷ 5Nそれぞれは開いている。
【００４０】これに先立つ時刻ｔ7〜時刻ｔ8の期間で
は、ＶＩ変換回路４０2のスイッチ素子ＳＷ40が閉じて
いて、ＶＩ変換回路４０2のアンプＡ40がＯＮ状態とな
っているので、時刻ｔ8〜時刻ｔ9の期間におけるＶＩ変
換回路４０2の動作が早期に立ち上がる。また、時刻ｔ7
前および時刻ｔ9以降では、ＶＩ変換回路４０2のアンプ
Ａ40がＯＦＦ状態であるので、消費電力が低減される。
さらに、時刻ｔ7前および時刻ｔ7以降では、Shift(2)信
号がＬレベルであって、ＶＩ変換回路４０2のスイッチ
素子ＳＷ40が開いているので、この点でも消費電力が低
減される。
【００４１】以降同様にして、各ＶＩ変換回路４０nそ
れぞれのスイッチ素子ＳＷ40およびスイッチ素子ＳＷ5n
それぞれの開閉動作が行われて、Video信号がＩＶ変換
回路６０から出力される。これにより、各ユニットＵn
のフォトダイオードＰＤへの入射光強度に応じた電圧値
が時系列に現れる。このVideo信号は、各ユニットＵnの
フォトダイオードＰＤへの入射光強度に応じた電圧値が
時系列に現れるものである。
【００４２】本実施形態でも、各ユニットＵnのフォト
ダイオードＰＤに一定強度の光が入射した場合に、各Ｖ
Ｉ変換回路４０nから出力される電流値のばらつきは、
各ＶＩ変換回路４０nの抵抗素子Ｒ40の抵抗値Ｒのばら
つきに依存している。したがって、本実施形態に係る固
体撮像装置も、従来のものと比較して、優れた画質の画
像を高速に撮像することができる。また、本実施形態に
係る固体撮像装置も、ＣＤＳ回路２０nが設けられてい
ることにより、積分回路１０nのアンプＡ10が有するオ
フセットばらつきの影響が除去されるので、この点でも
優れた画質の画像を撮像することができる。
【００４３】また、本実施形態に係る固体撮像装置も、
Ｎ個のフォトダイオードＰＤとその他の回路とが基板上
の互いに異なる領域に形成されることで、Ｎ個のフォト
ダイオードＰＤそれぞれの受光面積や間隔を任意のもの
とすることができ、開口率や感度を向上させることがで
きる。なお、Ｎ個のフォトダイオードＰＤとその他の回
路とは、１つの基板に形成されてもよいが、互いに異な
る基板に形成されてもよい。
【００４４】（第３実施形態）次に、本発明に係る固体
撮像装置の第３実施形態について説明する。図６は、第
３実施形態に係る固体撮像装置３の構成図である。この
固体撮像装置３は、フォトダイオードＰＤが２次元配列
されたものであり、Ｎ個（ただし、Ｎは２以上の整数）
のユニットＵ1〜ＵNおよびＩＶ変換回路６０を備える。
また、各ユニットＵn（ただし、ｎは１以上Ｎ以下の任
意の整数）は、Ｍ組（ただし、Ｍは２以上の整数）のフ
ォトダイオードＰＤおよびスイッチ素子、積分回路１０
n、ＣＤＳ回路２０n、ホールド回路３０n、ＶＩ変換回
路４０nならびにスイッチ素子ＳＷ5nを含む。
【００４５】各ユニットＵnにおいて、Ｍ組のフォトダ
イオードＰＤおよびスイッチ素子ＳＷ、積分回路１
０n、ＣＤＳ回路２０nならびにホールド回路３０nは、
入射光強度に応じた値の電圧信号を出力する光電変換回
路を構成している。Ｎ個のスイッチ素子ＳＷ51〜ＳＷ5N
は、各ユニットＵnのＶＩ変換回路４０nの出力端子それ
ぞれを順次に選択してＩＶ変換回路６０の入力端子と接
続する選択回路を構成している。また、各ユニットＵn
の積分回路１０n、ＣＤＳ回路２０n、ホールド回路３０
nおよびＶＩ変換回路４０nならびにＩＶ変換回路６０
は、この固体撮像装置１における信号処理回路を構成し
ている。
【００４６】各積分回路１０n、各ＣＤＳ回路２０n、各
ホールド回路３０n、各ＶＩ変換回路４０n、各スイッチ
素子ＳＷ5nおよびＩＶ変換回路６０それぞれの具体的な
回路構成例は、図２または図４に示されたものと同様で
ある。本実施形態に係る固体撮像装置３は、第１実施形
態に係る固体撮像装置１と比較して、各ユニットＵ nに
Ｍ組のフォトダイオードＰＤおよびスイッチ素子ＳＷが
設けられている点、ならびに、各ユニットＵnのＭ個の
スイッチ素子ＳＷが順次に閉じて対応するフォトダイオ
ードＰＤと積分回路１０nとが接続される点で相違す
る。各ユニットＵnのＭ個のスイッチ素子ＳＷの開閉動
作も、制御回路（図示せず）より所定のタイミングで出
力される。
【００４７】本実施形態に係る固体撮像装置３の動作
は、図３または図５に示されたタイミングチャートで説
明された動作と略同様である。ただし、本実施形態で
は、フォトダイオードＰＤがＭ行Ｎ列に２次元配列され
ており、各ユニットＵnのＭ個のスイッチ素子ＳＷが順
次に閉じる。したがって、ＩＶ変換回路６０から出力さ
れるVideo信号は、最初に第１行のＮ個のフォトダイオ
ードＰＤへの入射光強度に応じた電圧値が時系列に現
れ、次に第２行のＮ個のフォトダイオードＰＤへの入射
光強度に応じた電圧値が時系列に現れ、次に第３行のＮ
個のフォトダイオードＰＤへの入射光強度に応じた電圧
値が時系列に現れ、以下同様にして各フォトダイオード
ＰＤへの入射光強度に応じた電圧値が時系列に現れるも
のである。
【００４８】本実施形態でも、各ユニットＵnのフォト
ダイオードＰＤに一定強度の光が入射した場合に、各Ｖ
Ｉ変換回路４０nから出力される電流値のばらつきは、
各ＶＩ変換回路４０nの抵抗素子Ｒ40の抵抗値Ｒのばら
つきに依存している。したがって、本実施形態に係る固
体撮像装置も、従来のものと比較して、優れた画質の画
像を高速に撮像することができる。また、本実施形態に
係る固体撮像装置も、ＣＤＳ回路２０nが設けられてい
ることにより、積分回路１０nのアンプＡ10が有するオ
フセットばらつきの影響が除去されるので、この点でも
優れた画質の画像を撮像することができる。
【００４９】
【発明の効果】以上、詳細に説明したとおり、本発明に
よれば、入射光強度に応じた値の電圧信号が光電変換回
路より出力される。この電圧信号は、ＶＩ変換回路によ
り、抵抗素子の抵抗値に基づいて電流信号に変換され、
この電流信号が出力される。そして、複数のＶＩ変換回
路それぞれから出力された電流信号は、選択回路により
順次に選択されてＩＶ変換回路に入力して、ＩＶ変換回
路により電圧信号に変換され、この電圧信号がVideo信
号として出力される。ＶＩ変換回路から出力される電流
値のばらつきは、ＶＩ変換回路に含まれる抵抗素子の抵
抗値のばらつきに依存している。一般に、抵抗素子の抵
抗値の製造ばらつきは、ＭＯＳトランジスタの閾電圧値
の製造ばらつきと比べて小さい。したがって、本発明に
係る固体撮像装置は、従来のものと比較して、優れた画
質の画像を高速に撮像することができる。
【００５０】また、本発明に係る固体撮像装置における
ＶＩ変換回路は、(1) 第１入力端子、第２入力端子およ
び出力端子を有し、光電変換回路より出力された電圧信
号を第１入力端子に入力し、第１入力端子および第２入
力端子それぞれの電位の差に応じた電圧値を出力端子よ
り出力するアンプと、(2) ゲート端子、ソース端子およ
びドレイン端子を有し、ゲート端子がアンプの出力端子
と接続されたＭＯＳトランジスタと、(3) 一端がアンプ
の第２入力端子およびＭＯＳトランジスタのドレイン端
子それぞれと接続され、他端が第１基準電位とされた抵
抗素子と、(4)一端がＭＯＳトランジスタのソース端子
と接続され、他端が第２基準電位とされたスイッチ素子
と、を含むものであるのが好適である。そして、このと
き、ＶＩ変換回路は、光電変換回路より出力された電圧
信号を電流信号に変換して、この電流信号をＭＯＳトラ
ンジスタのソース端子より出力する。このようにＶＩ変
換回路が抵抗素子を含んで構成されることで、この抵抗
素子の抵抗値をＲとすると、ＶＩ変換回路より出力され
る電流値Ｉは、ＶＩ変換回路へ入力する電圧値Ｖに対し
て、「Ｉ＝Ｖ／Ｒ」なる式で表される比例関係とするこ
とができる。
【００５１】また、本発明に係る固体撮像装置における
ＶＩ変換回路は、選択回路によりＩＶ変換回路と接続さ
れる時刻より一定時間前の時刻から、選択回路によりＩ
Ｖ変換回路との接続が解除される時刻までの期間では、
アンプがＯＮ状態にあり、その他の期間にアンプがＯＦ
Ｆ状態となるのが好適である。このようにすることで、
選択回路によりＶＩ変換回路とＩＶ変換回路とが接続さ
れる期間より前の一定時間の時刻からＶＩ変換回路のア
ンプがＯＮ状態となっているので、上記期間におけるＶ
Ｉ変換回路の動作が早期に立ち上がる。また、その他の
期間にＶＩ変換回路のアンプがＯＦＦ状態であるので、
消費電力が低減される。
【図面の簡単な説明】
【図１】第１実施形態に係る固体撮像装置１の構成図で
ある。
【図２】第１実施形態に係る固体撮像装置１の具体的な
回路図である。
【図３】第１実施形態に係る固体撮像装置１の動作を説
明するタイミングチャートである。
【図４】第２実施形態に係る固体撮像装置の具体的な回
路図である。
【図５】第２実施形態に係る固体撮像装置の動作を説明
するタイミングチャートである。
【図６】第３実施形態に係る固体撮像装置３の構成図で
ある。
【符号の説明】
１，３…固体撮像装置、１０…積分回路、２０…ＣＤＳ
回路、３０…ホールド回路、４０…ＶＩ変換回路、６０
…ＩＶ変換回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高 哲也 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 (72)発明者 鈴木 高志 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 Ｆターム(参考） 4M118 AA10 AB01 AB10 CA02 DD09 5B047 BB01 BC01 CA06 CB05 DA10 5C024 CX27 CX41 GX03 GX19 GY31 HX01 HX17 HX28 HX31 HX44 HX48 5C051 AA01 BA02 DB01 DB07 DC03 DC07 DE02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 抵抗素子を含み、入力した電圧信号を前
    記抵抗素子の抵抗値に基づいて電流信号に変換して、こ
    の電流信号を出力端子より出力するＶＩ変換回路と、 前記ＶＩ変換回路の前記出力端子より出力された電流信
    号を入力端子に入力して、この電流信号を電圧信号に変
    換し、この電圧信号を出力するＩＶ変換回路と、 複数の前記ＶＩ変換回路の前記出力端子それぞれを順次
    に選択して前記ＩＶ変換回路の前記入力端子と接続する
    選択回路と、 を備えることを特徴とする信号処理回路。
  2. 【請求項２】 入射光強度に応じた値の電圧信号を出力
    する光電変換回路と、 抵抗素子を含み、前記光電変換回路より出力された電圧
    信号を前記抵抗素子の抵抗値に基づいて電流信号に変換
    して、この電流信号を出力端子より出力するＶＩ変換回
    路と、 前記ＶＩ変換回路の前記出力端子より出力された電流信
    号を入力端子に入力して、この電流信号を電圧信号に変
    換し、この電圧信号を出力するＩＶ変換回路と、 複数の前記ＶＩ変換回路の前記出力端子それぞれを順次
    に選択して前記ＩＶ変換回路の前記入力端子と接続する
    選択回路と、 を備えることを特徴とする固体撮像装置。
  3. 【請求項３】 前記ＶＩ変換回路は、 第１入力端子、第２入力端子および出力端子を有し、前
    記光電変換回路より出力された電圧信号を前記第１入力
    端子に入力し、前記第１入力端子および前記第２入力端
    子それぞれの電位の差に応じた電圧値を前記出力端子よ
    り出力するアンプと、 ゲート端子、ソース端子およびドレイン端子を有し、前
    記ゲート端子が前記アンプの前記出力端子と接続された
    ＭＯＳトランジスタと、 一端が前記アンプの前記第２入力端子および前記ＭＯＳ
    トランジスタの前記ドレイン端子それぞれと接続され、
    他端が第１基準電位とされた抵抗素子と、 一端が前記ＭＯＳトランジスタの前記ソース端子と接続
    され、他端が第２基準電位とされたスイッチ素子と、 を含み、 前記光電変換回路より出力された電圧信号を電流信号に
    変換して、この電流信号を前記ＭＯＳトランジスタの前
    記ソース端子より出力する、 ことを特徴とする請求項２記載の固体撮像装置。
  4. 【請求項４】 前記ＶＩ変換回路は、前記選択回路によ
    り前記ＩＶ変換回路と接続される時刻より一定時間前の
    時刻から、前記選択回路により前記ＩＶ変換回路との接
    続が解除される時刻までの期間では、前記アンプがＯＮ
    状態にあり、その他の期間に前記アンプがＯＦＦ状態と
    なる、ことを特徴とする請求項３記載の固体撮像装置。
JP2001160735A 2001-05-29 2001-05-29 信号処理回路および固体撮像装置 Pending JP2002354195A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001160735A JP2002354195A (ja) 2001-05-29 2001-05-29 信号処理回路および固体撮像装置
EP02773990A EP1416711A4 (en) 2001-05-29 2002-05-15 SIGNAL PROCESSING CIRCUIT AND SEMICONDUCTOR IMAGE ANALYSIS DEVICE
PCT/JP2002/004689 WO2002098125A1 (en) 2001-05-29 2002-05-15 Signal processing circuit and solid-state image pickup device
US10/479,241 US7372489B2 (en) 2001-05-29 2002-05-15 Signal processing circuit and solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001160735A JP2002354195A (ja) 2001-05-29 2001-05-29 信号処理回路および固体撮像装置

Publications (1)

Publication Number Publication Date
JP2002354195A true JP2002354195A (ja) 2002-12-06

Family

ID=19004101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001160735A Pending JP2002354195A (ja) 2001-05-29 2001-05-29 信号処理回路および固体撮像装置

Country Status (4)

Country Link
US (1) US7372489B2 (ja)
EP (1) EP1416711A4 (ja)
JP (1) JP2002354195A (ja)
WO (1) WO2002098125A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003069288A1 (en) * 2002-02-12 2003-08-21 Hamamatsu Photonics K.K. Optical sensor
JP2005321313A (ja) * 2004-05-10 2005-11-17 Hamamatsu Photonics Kk 光検出装置
WO2008105094A1 (ja) * 2007-02-28 2008-09-04 Hamamatsu Photonics K.K. 固体撮像装置
US7446806B2 (en) * 2003-12-19 2008-11-04 Symbol Technologies, Inc. Single chip, noise-resistant, one-dimensional, CMOS sensor for target imaging
JP2009268095A (ja) * 2008-04-29 2009-11-12 Xerox Corp イメージセンサ及びその読出システム
WO2020252756A1 (zh) * 2019-06-20 2020-12-24 深圳市汇顶科技股份有限公司 像素电路、图像传感器和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008076064A (ja) * 2006-09-19 2008-04-03 Olympus Corp 光学式エンコーダの信号処理回路
DE102007030985B4 (de) * 2007-07-04 2009-04-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor, Verfahren zum Betreiben eines Bildsensors und Computerprogramm

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5672350A (en) * 1979-11-19 1981-06-16 Advantest Corp Variable current source
JPS6234066A (ja) 1985-08-08 1987-02-14 Toshiba Corp 電圧電流変換回路
JPH07236091A (ja) * 1994-02-21 1995-09-05 Sony Corp 固体撮像装置
JP2917877B2 (ja) * 1995-10-11 1999-07-12 日本電気株式会社 基準電流発生回路
JP2891297B2 (ja) 1996-09-30 1999-05-17 日本電気株式会社 電圧電流変換回路
JPH10126696A (ja) 1996-10-17 1998-05-15 Nikon Corp 光電変換素子および固体撮像装置
JP2000270154A (ja) * 1999-01-12 2000-09-29 Matsushita Electric Ind Co Ltd イメージセンサ、イメージセンサ列、及びイメージセンサユニット
US6570371B1 (en) * 2002-01-02 2003-05-27 Intel Corporation Apparatus and method of mirroring a voltage to a different reference voltage point

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1473553A1 (en) * 2002-02-12 2004-11-03 Hamamatsu Photonics K.K. Optical sensor
EP1473553A4 (en) * 2002-02-12 2007-03-21 Hamamatsu Photonics Kk OPTICAL SENSOR
US7336808B2 (en) 2002-02-12 2008-02-26 Hamamatsu Photonics K.K. Optical sensor
WO2003069288A1 (en) * 2002-02-12 2003-08-21 Hamamatsu Photonics K.K. Optical sensor
US7446806B2 (en) * 2003-12-19 2008-11-04 Symbol Technologies, Inc. Single chip, noise-resistant, one-dimensional, CMOS sensor for target imaging
JP4589030B2 (ja) * 2004-05-10 2010-12-01 浜松ホトニクス株式会社 光検出装置
JP2005321313A (ja) * 2004-05-10 2005-11-17 Hamamatsu Photonics Kk 光検出装置
WO2005108938A1 (ja) * 2004-05-10 2005-11-17 Hamamatsu Photonics K.K. 光検出装置
US7501611B2 (en) 2004-05-10 2009-03-10 Hamamatsu Photonics K.K. Photo detector apparatus
WO2008105094A1 (ja) * 2007-02-28 2008-09-04 Hamamatsu Photonics K.K. 固体撮像装置
CN101632297B (zh) * 2007-02-28 2012-01-18 浜松光子学株式会社 固体摄像装置
US8537258B2 (en) 2007-02-28 2013-09-17 Hamamatsu Photonics K.K. Solid-state imaging device with transimpedance and integrating circuits
KR101332536B1 (ko) * 2007-02-28 2013-11-22 하마마츠 포토닉스 가부시키가이샤 고체 촬상 장치
JP2009268095A (ja) * 2008-04-29 2009-11-12 Xerox Corp イメージセンサ及びその読出システム
WO2020252756A1 (zh) * 2019-06-20 2020-12-24 深圳市汇顶科技股份有限公司 像素电路、图像传感器和电子设备

Also Published As

Publication number Publication date
EP1416711A1 (en) 2004-05-06
US20040239788A1 (en) 2004-12-02
WO2002098125A1 (en) 2002-12-05
US7372489B2 (en) 2008-05-13
EP1416711A4 (en) 2007-07-25

Similar Documents

Publication Publication Date Title
US11595600B2 (en) Method, apparatus and system providing a storage gate pixel with high dynamic range
US6927884B2 (en) Solid-state image sensing device
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US5898168A (en) Image sensor pixel circuit
US8754357B2 (en) Pixel having two cascade-connected sample stages, pixel array, and method of operating same
US7674648B2 (en) Extended dynamic range using variable sensitivity pixels
JP3944829B2 (ja) 固体撮像装置およびその駆動方法
US7046238B2 (en) Solid state imaging apparatus and method for driving the same
US20060181624A1 (en) Wide dynamic range operation for CMOS sensor with freeze-frame shutter
JP4366846B2 (ja) 固体撮像装置
JPH05207220A (ja) 固体撮像装置及びその駆動方式
KR20030067490A (ko) 상관 이중 샘플링 회로와 이 상관 이중 샘플링 회로를구비한 ｃｍｏｓ 이미지 센서
EP1580987A1 (en) Solid-state imaging device
JP4770618B2 (ja) 固体撮像装置
JP2005269471A (ja) 固体撮像装置および固体撮像装置の駆動方法
JPH114385A (ja) Ｃｍｏｓを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのｃｍｏｓを基礎とするピクセル構造
JP2004297546A (ja) 撮像装置
EP3871407B1 (en) Ultra-high dynamic range cmos sensor
JP2002354195A (ja) 信号処理回路および固体撮像装置
JPH10257389A (ja) 増幅型固体撮像装置及びその動作方法
JP2001036822A (ja) 固体撮像装置
JP2001036059A (ja) 固体撮像装置
JP2006262070A (ja) 光電変換装置及びｃｍｏｓイメージセンサ
JP2001036817A (ja) 固体撮像装置
JP2001285718A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006