JP2002217304A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002217304A JP2002217304A JP2001316701A JP2001316701A JP2002217304A JP 2002217304 A JP2002217304 A JP 2002217304A JP 2001316701 A JP2001316701 A JP 2001316701A JP 2001316701 A JP2001316701 A JP 2001316701A JP 2002217304 A JP2002217304 A JP 2002217304A
- Authority
- JP
- Japan
- Prior art keywords
- mos capacitor
- charge pump
- capacitor
- region
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H01L29/41758—
-
- H01L27/0222—
-
- H01L27/0805—
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チャージポンプ用コンデンサをＭＯＳキャパ
シタで形成したチャージポンプ用半導体装置において、
ＭＯＳキャパシタの周波数応答性を改善し、高周波数の
スイッチングを行う場合でも、ＭＯＳキャパシタの容量
の電圧依存性により昇圧能力が制限されることを無くす
こと。 【解決手段】 チャージポンプ用ＭＯＳキャパシタとし
て、基板側の１つのチャネル領域中に、複数の第１電極
を設け、この複数の第１電極の上方に絶縁層と、複数の
第２電極とを備えて構成する。この複数の第１及び第２
電極によりＭＯＳキャパシタの抵抗値を低減して、ＭＯ
Ｓキャパシタの容量の電圧依存性を低減し、その周波数
応答性を改善する。
シタで形成したチャージポンプ用半導体装置において、
ＭＯＳキャパシタの周波数応答性を改善し、高周波数の
スイッチングを行う場合でも、ＭＯＳキャパシタの容量
の電圧依存性により昇圧能力が制限されることを無くす
こと。 【解決手段】 チャージポンプ用ＭＯＳキャパシタとし
て、基板側の１つのチャネル領域中に、複数の第１電極
を設け、この複数の第１電極の上方に絶縁層と、複数の
第２電極とを備えて構成する。この複数の第１及び第２
電極によりＭＯＳキャパシタの抵抗値を低減して、ＭＯ
Ｓキャパシタの容量の電圧依存性を低減し、その周波数
応答性を改善する。
Description
【０００１】
【発明の属する技術分野】本発明は、チャージポンプ回
路を有し、そのチャージポンプ用キャパシタをＭＯＳキ
ャパシタで形成した半導体装置に関する。
路を有し、そのチャージポンプ用キャパシタをＭＯＳキ
ャパシタで形成した半導体装置に関する。
【０００２】
【従来の技術】ＬＣＤドライバのような、低電圧ロジッ
ク部と高電圧ロジック部を１チップ上に形成する半導体
装置においては、低電圧電源をチャージポンプ回路で昇
圧して高電圧電源を得るように構成されている。
ク部と高電圧ロジック部を１チップ上に形成する半導体
装置においては、低電圧電源をチャージポンプ回路で昇
圧して高電圧電源を得るように構成されている。
【０００３】Ｆｉｇ．７は、チャージポンプ回路の一例
を示す図であり、チャ−ジポンプ回路７１で低電圧電源
７３の電圧Ｖｃｃ（３Ｖ）を、負荷７２が必要とする電
圧Ｖｏ（１５Ｖ）に昇圧する。このチャ−ジポンプ回路
７１は、図のように、入力端子ＩＮと出力端子ＯＵＴ間
に直列接続されたＰ型ＭＯＳＦＥＴＱ１〜Ｑｎと、この
ＭＯＳＦＥＴＱ１〜Ｑｎのゲートにゲート電圧を供給す
る直列接続された反転バッファ回路Ｂ１〜Ｂｎと、各Ｍ
ＯＳＦＥＴＱ１〜Ｑｎ及び出力端子間に一端が接続され
たキャパシタＣ１〜Ｃｎと、キャパシタＣ１〜Ｃｎ−１
の他端に所定の電位を印加する直列接続された反転バッ
ファ回路Ｂ１ａ〜Ｂｎ−１ａと、反転バッファ回路Ｂ１
〜Ｂｎ、反転バッファ回路Ｂ１ａ〜Ｂｎ−１ａに所定の
高／低レベルのクロック出力を供給する発振回路ＯＳＣ
と、から構成される（キャパシタＣｎ−１、反転バッフ
ァ回路Ｂｎ−１ａは、図示省略している）。なお、最終
段のキャパシタＣｎは、負荷に供給する電力が大きい場
合には、図示のようにチャージポンプ回路の外付け部品
とされる。
を示す図であり、チャ−ジポンプ回路７１で低電圧電源
７３の電圧Ｖｃｃ（３Ｖ）を、負荷７２が必要とする電
圧Ｖｏ（１５Ｖ）に昇圧する。このチャ−ジポンプ回路
７１は、図のように、入力端子ＩＮと出力端子ＯＵＴ間
に直列接続されたＰ型ＭＯＳＦＥＴＱ１〜Ｑｎと、この
ＭＯＳＦＥＴＱ１〜Ｑｎのゲートにゲート電圧を供給す
る直列接続された反転バッファ回路Ｂ１〜Ｂｎと、各Ｍ
ＯＳＦＥＴＱ１〜Ｑｎ及び出力端子間に一端が接続され
たキャパシタＣ１〜Ｃｎと、キャパシタＣ１〜Ｃｎ−１
の他端に所定の電位を印加する直列接続された反転バッ
ファ回路Ｂ１ａ〜Ｂｎ−１ａと、反転バッファ回路Ｂ１
〜Ｂｎ、反転バッファ回路Ｂ１ａ〜Ｂｎ−１ａに所定の
高／低レベルのクロック出力を供給する発振回路ＯＳＣ
と、から構成される（キャパシタＣｎ−１、反転バッフ
ァ回路Ｂｎ−１ａは、図示省略している）。なお、最終
段のキャパシタＣｎは、負荷に供給する電力が大きい場
合には、図示のようにチャージポンプ回路の外付け部品
とされる。
【０００４】さて、このように構成されるチャージポン
プ回路７１の動作は、まず、発振回路ＯＳＣの出力がＨ
レベルのとき、反転バッファ回路Ｂ１の出力はＬレベル
でありＭＯＳＦＥＴＱ１はオンし、反転バッファ回路Ｂ
２の出力はＨレベルでありＭＯＳＦＥＴＱ２はオフす
る。また、反転バッファ回路Ｂ１ａの出力はＬレベルに
あり、反転バッファ回路Ｂ２ａの出力はＨレベルにあ
る。このため、キャパシタＣ１に電源電圧Ｖｃｃが蓄積
されるように作用する。
プ回路７１の動作は、まず、発振回路ＯＳＣの出力がＨ
レベルのとき、反転バッファ回路Ｂ１の出力はＬレベル
でありＭＯＳＦＥＴＱ１はオンし、反転バッファ回路Ｂ
２の出力はＨレベルでありＭＯＳＦＥＴＱ２はオフす
る。また、反転バッファ回路Ｂ１ａの出力はＬレベルに
あり、反転バッファ回路Ｂ２ａの出力はＨレベルにあ
る。このため、キャパシタＣ１に電源電圧Ｖｃｃが蓄積
されるように作用する。
【０００５】次に、発振回路ＯＳＣの出力がＬレベルに
なると、反転バッファ回路Ｂ１の出力はＨレベルであり
ＭＯＳＦＥＴＱ１はオフし、反転バッファ回路Ｂ２の出
力はＬレベルでありＭＯＳＦＥＴＱ２はオンする。この
とき、反転バッファ回路Ｂ１ａの出力はＨレベルにあ
り、反転バッファ回路Ｂ２ａの出力はＬレベルにある。
このため、電荷保存側によりキャパシタＣ１に蓄積され
ている電源電圧Ｖｃｃに、反転バッファ回路Ｂ１ａの出
力のＨレベル（電源電圧Ｖｃｃとしている）が重畳され
て、キャパシタＣ２に電源電圧Ｖｃｃの２倍の電圧が蓄
積されるように作用する。
なると、反転バッファ回路Ｂ１の出力はＨレベルであり
ＭＯＳＦＥＴＱ１はオフし、反転バッファ回路Ｂ２の出
力はＬレベルでありＭＯＳＦＥＴＱ２はオンする。この
とき、反転バッファ回路Ｂ１ａの出力はＨレベルにあ
り、反転バッファ回路Ｂ２ａの出力はＬレベルにある。
このため、電荷保存側によりキャパシタＣ１に蓄積され
ている電源電圧Ｖｃｃに、反転バッファ回路Ｂ１ａの出
力のＨレベル（電源電圧Ｖｃｃとしている）が重畳され
て、キャパシタＣ２に電源電圧Ｖｃｃの２倍の電圧が蓄
積されるように作用する。
【０００６】このような蓄積動作が、発振回路ＯＳＣの
出力信号のＨ／Ｌレベルの反転ごとに繰り返され、キャ
パシタＣｎの電圧は負荷７２の必要とする電圧Ｖｏに向
かって上昇していく。
出力信号のＨ／Ｌレベルの反転ごとに繰り返され、キャ
パシタＣｎの電圧は負荷７２の必要とする電圧Ｖｏに向
かって上昇していく。
【０００７】このような、チャージポンプ回路を、図示
していない低電圧回路等とともに、１チップ上に形成す
る場合には、キャパシタＣ１〜Ｃｎ−１を、他のＭＯＳ
トランジスタ等と整合させるように、ＭＯＳキャパシタ
で形成することが多い。
していない低電圧回路等とともに、１チップ上に形成す
る場合には、キャパシタＣ１〜Ｃｎ−１を、他のＭＯＳ
トランジスタ等と整合させるように、ＭＯＳキャパシタ
で形成することが多い。
【０００８】このＭＯＳキャパシタについて、図８，図
９の模式図を参照して説明する。Ｐ形半導体基板（以
下、基板）８０にＮウエル領域８１を形成する。そのＮ
ウエル領域８１内の両端側に、不純物を多く入れて導電
度を高くしたＮ+領域８２−１，８２−２を形成する。
このＮ+領域８２−１，８２−２に挟まれた、Ｎウエル
領域の上に絶縁酸化膜（図示省略）を介してゲート電極
８３を形成する。もし、Ｎウエル領域８１にＰ型ＭＯＳ
ＦＥＴを形成すると仮定した場合に、Ｎ+領域８２−
１，８２−２は、Ｐ+のドレイン領域、ソース領域とな
る領域に相当し、また、Ｎ+領域８２−１，８２−２に
挟まれたＮウエル領域はチャネル領域に相当する。（以
下、この領域を、チャネル領域と称する場合がある。）
９の模式図を参照して説明する。Ｐ形半導体基板（以
下、基板）８０にＮウエル領域８１を形成する。そのＮ
ウエル領域８１内の両端側に、不純物を多く入れて導電
度を高くしたＮ+領域８２−１，８２−２を形成する。
このＮ+領域８２−１，８２−２に挟まれた、Ｎウエル
領域の上に絶縁酸化膜（図示省略）を介してゲート電極
８３を形成する。もし、Ｎウエル領域８１にＰ型ＭＯＳ
ＦＥＴを形成すると仮定した場合に、Ｎ+領域８２−
１，８２−２は、Ｐ+のドレイン領域、ソース領域とな
る領域に相当し、また、Ｎ+領域８２−１，８２−２に
挟まれたＮウエル領域はチャネル領域に相当する。（以
下、この領域を、チャネル領域と称する場合がある。）
【０００９】そして、ゲート電極８３は配線８４（図９
ではアルミ配線層８６で表示）で端子Ｔ１に引き出さ
れ、またＮ+領域８２−１，８２−２は配線８５（図９
ではアルミ配線層８７で表示）で同電位に接続され、端
子Ｔ２に引き出される。これにより、ゲート電極８３と
Ｎ+領域８２−１，８２−２との間に静電容量（以下、
容量）が形成され、ＭＯＳキャパシタとして機能する。
また、配線層８６，８７間、配線層８７とゲート電極８
３との間にも容量が形成されるが、その値はそれほど大
きいものとはならない。なお、素子分離用の酸化膜８８
−１，８８−２が設けられている。
ではアルミ配線層８６で表示）で端子Ｔ１に引き出さ
れ、またＮ+領域８２−１，８２−２は配線８５（図９
ではアルミ配線層８７で表示）で同電位に接続され、端
子Ｔ２に引き出される。これにより、ゲート電極８３と
Ｎ+領域８２−１，８２−２との間に静電容量（以下、
容量）が形成され、ＭＯＳキャパシタとして機能する。
また、配線層８６，８７間、配線層８７とゲート電極８
３との間にも容量が形成されるが、その値はそれほど大
きいものとはならない。なお、素子分離用の酸化膜８８
−１，８８−２が設けられている。
【００１０】このＭＯＳキャパシタの容量値はそれほど
大きくはないので、負荷７２の消費する電力が大きい場
合にはその分を常時供給するために、発振回路ＯＳＣの
周波数、即ちＭＯＳＦＥＴＱ１〜Ｑｎをオン・オフする
スイッチング周波数を高く設定することになる。
大きくはないので、負荷７２の消費する電力が大きい場
合にはその分を常時供給するために、発振回路ＯＳＣの
周波数、即ちＭＯＳＦＥＴＱ１〜Ｑｎをオン・オフする
スイッチング周波数を高く設定することになる。
【００１１】
【発明が解決しようとする課題】しかし、図８，図９に
示されるような、ＭＯＳキャパシタは、その印加電圧の
変化に伴って容量が変化してしまう、いわゆる電圧依存
性を有している。これは、ＭＯＳキャパシタの容量は、
ゲート酸化膜を誘電体とする容量とチャネル領域の状態
に応じた容量（例えば、空乏層容量）とを加えた値（直
列和）で与えられる。ゲート酸化膜容量は膜圧に関係す
るものの電圧依存性が無く固定値であるが、チャネル領
域の状態に応じた容量は、チャネルの形成の有無やその
深さ（基板内部への深さ）等に依存する性質がある。し
たがって、チャネルの領域の状態は、印加する電圧に対
応して変化するから、ＭＯＳキャパシタの容量は電圧依
存性を持つことになる。
示されるような、ＭＯＳキャパシタは、その印加電圧の
変化に伴って容量が変化してしまう、いわゆる電圧依存
性を有している。これは、ＭＯＳキャパシタの容量は、
ゲート酸化膜を誘電体とする容量とチャネル領域の状態
に応じた容量（例えば、空乏層容量）とを加えた値（直
列和）で与えられる。ゲート酸化膜容量は膜圧に関係す
るものの電圧依存性が無く固定値であるが、チャネル領
域の状態に応じた容量は、チャネルの形成の有無やその
深さ（基板内部への深さ）等に依存する性質がある。し
たがって、チャネルの領域の状態は、印加する電圧に対
応して変化するから、ＭＯＳキャパシタの容量は電圧依
存性を持つことになる。
【００１２】ＭＯＳキャパシタの容量が電圧依存性を持
っていても、充分な電圧が印加できれば問題はないわけ
であるが、チャージポンプ用のＭＯＳキャパシタでは、
充放電により、その電圧が常に変動する。特に、初段の
ＭＯＳキャパシタに印加される電圧は低く、チャネル領
域を形成するＮウエル領域８１の抵抗値が高いことか
ら、印加される電圧レベルが変化してから所定の容量に
なるまでに時間を必要とし、周波数応答性が悪くなって
しまう。
っていても、充分な電圧が印加できれば問題はないわけ
であるが、チャージポンプ用のＭＯＳキャパシタでは、
充放電により、その電圧が常に変動する。特に、初段の
ＭＯＳキャパシタに印加される電圧は低く、チャネル領
域を形成するＮウエル領域８１の抵抗値が高いことか
ら、印加される電圧レベルが変化してから所定の容量に
なるまでに時間を必要とし、周波数応答性が悪くなって
しまう。
【００１３】この状態の特性の例を、図１０に示してい
る。この図１０は、スイッチング周波数ＳＷ．ｆが１Ｍ
Ｈｚの場合についての例を示すもので、横軸に各ＭＯＳ
キャパシタ端子Ｔ１，Ｔ２間に印加される電圧Ｖｇを取
り、縦軸にそのＭＯＳキャパシタの容量Ｃを取ってい
る。この印加電圧Ｖｇは、端子Ｔ１、Ｔ２間に印加され
る電圧のうち、端子Ｔ１側を正電位として示している。
る。この図１０は、スイッチング周波数ＳＷ．ｆが１Ｍ
Ｈｚの場合についての例を示すもので、横軸に各ＭＯＳ
キャパシタ端子Ｔ１，Ｔ２間に印加される電圧Ｖｇを取
り、縦軸にそのＭＯＳキャパシタの容量Ｃを取ってい
る。この印加電圧Ｖｇは、端子Ｔ１、Ｔ２間に印加され
る電圧のうち、端子Ｔ１側を正電位として示している。
【００１４】このＭＯＳキャパシタの容量値は、静特性
の値が例えば図中１点鎖線で示すように、大きさが約７
５０ｐＦであり、その電圧依存性も通常は２Ｖ〜３Ｖで
飽和する。しかし、スイッチング周波数が高いことによ
って、その立ち上がり特性が悪くなっており、また容量
値の大きさも低くなっていることが分かる。この特性
は、スイッチング周波数の高低にしたがって、変化する
ことになる。
の値が例えば図中１点鎖線で示すように、大きさが約７
５０ｐＦであり、その電圧依存性も通常は２Ｖ〜３Ｖで
飽和する。しかし、スイッチング周波数が高いことによ
って、その立ち上がり特性が悪くなっており、また容量
値の大きさも低くなっていることが分かる。この特性
は、スイッチング周波数の高低にしたがって、変化する
ことになる。
【００１５】なお、製造時の工程を追加して電極の抵抗
を小さくしたり、Ｎウエルの特性を変更することで、周
波数応答性などを改善することは可能である。けれど
も、ＭＯＳキャパシタは、ＭＯＳＦＥＴの製造工程を併
用して形成されるため、ＭＯＳキャパシタのみの事情で
電極やＮウエルの特性を変更することは容易でない。ま
た、変更できたとしても、製造工程におけるコストや時
間の点で問題となる。
を小さくしたり、Ｎウエルの特性を変更することで、周
波数応答性などを改善することは可能である。けれど
も、ＭＯＳキャパシタは、ＭＯＳＦＥＴの製造工程を併
用して形成されるため、ＭＯＳキャパシタのみの事情で
電極やＮウエルの特性を変更することは容易でない。ま
た、変更できたとしても、製造工程におけるコストや時
間の点で問題となる。
【００１６】このように、ＭＯＳキャパシタの容量値の
電圧依存性により、チャージポンプ回路としての昇圧能
力が制限されてしまうという問題がある。
電圧依存性により、チャージポンプ回路としての昇圧能
力が制限されてしまうという問題がある。
【００１７】そこで、本発明は、チャージポンプ用コン
デンサをＭＯＳキャパシタで形成したチャージポンプ用
半導体装置において、ＭＯＳキャパシタの周波数応答性
を改善し、高周波数のスイッチングを行う場合でも、Ｍ
ＯＳキャパシタの容量の電圧依存性により昇圧能力が制
限されることを低減することを目的とする。
デンサをＭＯＳキャパシタで形成したチャージポンプ用
半導体装置において、ＭＯＳキャパシタの周波数応答性
を改善し、高周波数のスイッチングを行う場合でも、Ｍ
ＯＳキャパシタの容量の電圧依存性により昇圧能力が制
限されることを低減することを目的とする。
【００１８】
【課題を解決するための手段】請求項１の半導体装置
は、同一基板上に形成されたＭＯＳＦＥＴ及びＭＯＳキ
ャパシタを含むチャージポンプ回路を有し、前記ＭＯＳ
キャパシタの少なくとも１つは、前記基板上の１つの領
域中の複数箇所に設けられた複数の第１電極と、これら
複数の第１電極の上方で、かつ少なくとも前記各第１電
極間領域上に設けた絶縁層と、この絶縁層上に設けた複
数の第２電極とを備えて構成されていることを特徴とす
る。
は、同一基板上に形成されたＭＯＳＦＥＴ及びＭＯＳキ
ャパシタを含むチャージポンプ回路を有し、前記ＭＯＳ
キャパシタの少なくとも１つは、前記基板上の１つの領
域中の複数箇所に設けられた複数の第１電極と、これら
複数の第１電極の上方で、かつ少なくとも前記各第１電
極間領域上に設けた絶縁層と、この絶縁層上に設けた複
数の第２電極とを備えて構成されていることを特徴とす
る。
【００１９】請求項２の半導体装置は、請求項１の半導
体装置において、前記１つの領域は、素子間分離部によ
り他の領域と分離されている特定導電型の半導体領域で
あることを特徴とする。
体装置において、前記１つの領域は、素子間分離部によ
り他の領域と分離されている特定導電型の半導体領域で
あることを特徴とする。
【００２０】請求項３の半導体装置は、請求項２の半導
体装置において、前記第１電極は、前記特定導電型の半
導体領域の導電度を高くして電極として形成されている
ことを特徴とする。
体装置において、前記第１電極は、前記特定導電型の半
導体領域の導電度を高くして電極として形成されている
ことを特徴とする。
【００２１】請求項４の半導体装置は、請求項１の半導
体装置において、前記絶縁層は、絶縁酸化膜であること
を特徴とする。
体装置において、前記絶縁層は、絶縁酸化膜であること
を特徴とする。
【００２２】請求項５の半導体装置は、請求項１の半導
体装置において、前記第１電極は各々、平行にかつ細長
く形成されており、前記第２電極は前記各第１電極間領
域に略対応して平行に且つ長方形に形成されていること
を特徴とする。
体装置において、前記第１電極は各々、平行にかつ細長
く形成されており、前記第２電極は前記各第１電極間領
域に略対応して平行に且つ長方形に形成されていること
を特徴とする。
【００２３】請求項６の半導体装置は、請求項１の半導
体装置において、前記ＭＯＳキャパシタは、前記チャー
ジポンプ回路の初段のチャージポンプ用キャパシタとし
て用いられ、少なくとも終段のチャージポンプ用キャパ
シタとは形状が異なることを特徴とする。
体装置において、前記ＭＯＳキャパシタは、前記チャー
ジポンプ回路の初段のチャージポンプ用キャパシタとし
て用いられ、少なくとも終段のチャージポンプ用キャパ
シタとは形状が異なることを特徴とする。
【００２４】このように、本発明によれば、チャージポ
ンプ用ＭＯＳキャパシタの基板側の１つの領域中の複数
箇所に電極を形成して、このＭＯＳキャパシタの抵抗値
を低減しているから、ＭＯＳキャパシタの容量が電圧依
存性を持っていても、その周波数応答性が改善され、高
周波数のスイッチングを行う場合でも、チャージポンプ
回路としての昇圧能力を確保できる。
ンプ用ＭＯＳキャパシタの基板側の１つの領域中の複数
箇所に電極を形成して、このＭＯＳキャパシタの抵抗値
を低減しているから、ＭＯＳキャパシタの容量が電圧依
存性を持っていても、その周波数応答性が改善され、高
周波数のスイッチングを行う場合でも、チャージポンプ
回路としての昇圧能力を確保できる。
【００２５】また、前記１つの領域は、素子間分離部に
より他の領域と分離されている特定導電型の半導体領域
である。また、前記第１電極は、前記特定導電型の半導
体領域の導電度を高くして電極として形成されている。
さらに、前記絶縁層は、絶縁酸化膜である。また、前記
第１電極は各々、平行にかつ細長く形成されており、前
記第２電極は前記各第１電極間領域に略対応して平行に
且つ長方形に形成されている。したがって、ＭＯＳキャ
パシタを、ＭＯＳＦＥＴなど他の素子と同一の工程で製
造することができる。
より他の領域と分離されている特定導電型の半導体領域
である。また、前記第１電極は、前記特定導電型の半導
体領域の導電度を高くして電極として形成されている。
さらに、前記絶縁層は、絶縁酸化膜である。また、前記
第１電極は各々、平行にかつ細長く形成されており、前
記第２電極は前記各第１電極間領域に略対応して平行に
且つ長方形に形成されている。したがって、ＭＯＳキャ
パシタを、ＭＯＳＦＥＴなど他の素子と同一の工程で製
造することができる。
【００２６】また、本発明のＭＯＳキャパシタは、チャ
ージポンプ回路の初段のチャージポンプ用キャパシタと
して用いられている。これにより、使用される電圧にお
いて、電圧依存性を有している初段のキャパシタの特性
が改善するから、チャージポンプ回路の昇圧能力を向上
することができる。
ージポンプ回路の初段のチャージポンプ用キャパシタと
して用いられている。これにより、使用される電圧にお
いて、電圧依存性を有している初段のキャパシタの特性
が改善するから、チャージポンプ回路の昇圧能力を向上
することができる。
【００２７】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。図１、図２は、本発明の
実施形態に係り、ＭＯＳＦＥＴなど他の素子とともに１
チップの半導体装置の同一基板上に作り込まれるチャー
ジポンプ用ＭＯＳキャパシタの構成例を示す図である。
図１はその上面図を模式的に示す図であり、図２はその
断面図を模式的に示す図である。図３は動作を説明する
ための等価回路図であり、図４は、本発明の半導体装置
におけるチャージポンプ用ＭＯＳキャパシタの電圧−容
量特性を、従来例と対比して示す図である。
実施の形態について説明する。図１、図２は、本発明の
実施形態に係り、ＭＯＳＦＥＴなど他の素子とともに１
チップの半導体装置の同一基板上に作り込まれるチャー
ジポンプ用ＭＯＳキャパシタの構成例を示す図である。
図１はその上面図を模式的に示す図であり、図２はその
断面図を模式的に示す図である。図３は動作を説明する
ための等価回路図であり、図４は、本発明の半導体装置
におけるチャージポンプ用ＭＯＳキャパシタの電圧−容
量特性を、従来例と対比して示す図である。
【００２８】図１、図２において、Ｐ形基板１０にＮウ
エル領域１１を形成し、このＮウエル領域１１の外側に
素子分離用酸化膜１８−１，１８−２が形成されてい
る。この素子分離用酸化膜１８−１，１８−２によっ
て、ＭＯＳキャパシタの領域が他の素子の領域と分離さ
れている。素子間分離部としては、この素子分離用酸化
膜の外、溝分離などの種々の素子分離法が採用できる。
エル領域１１を形成し、このＮウエル領域１１の外側に
素子分離用酸化膜１８−１，１８−２が形成されてい
る。この素子分離用酸化膜１８−１，１８−２によっ
て、ＭＯＳキャパシタの領域が他の素子の領域と分離さ
れている。素子間分離部としては、この素子分離用酸化
膜の外、溝分離などの種々の素子分離法が採用できる。
【００２９】そして、Ｎウエル領域１１の表面部に、従
来例と同様の、電極であるＮ+領域１２−１，１２−６
に加えて、他に４つの電極であるＮ+領域１２−２〜１
２−５を細長く形成している。したがって、Ｎウエル領
域１１には、この合計６つのＮ+領域１２−１〜１２−
６によって、図示のように５つの電極間領域（ｎ＝５）
が形成される。これらのＮ+領域１２−１〜１２−６
は、それぞれ一方端部で配線１５（図２ではアルミ配線
層１７で表示）により同電位に並列接続され、端子Ｔ２
に引き出される。
来例と同様の、電極であるＮ+領域１２−１，１２−６
に加えて、他に４つの電極であるＮ+領域１２−２〜１
２−５を細長く形成している。したがって、Ｎウエル領
域１１には、この合計６つのＮ+領域１２−１〜１２−
６によって、図示のように５つの電極間領域（ｎ＝５）
が形成される。これらのＮ+領域１２−１〜１２−６
は、それぞれ一方端部で配線１５（図２ではアルミ配線
層１７で表示）により同電位に並列接続され、端子Ｔ２
に引き出される。
【００３０】一方、Ｎ+領域１２−１〜１２−６により
形成されたそれぞれの電極間領域（Ｎウエル領域）の上
に、絶縁酸化膜（図示省略）を介して５つのゲート電極
１３−１〜１３−５が形成されている。これらのゲート
電極１３−１〜１３−５は、一部がＮ+領域１２−１〜
１２−６と絶縁酸化膜（図示省略）を介して重なり合っ
ていることが望ましい。これらのゲート電極１３−１〜
１３−５は、それぞれ他方端部で配線１４（図２ではア
ルミ配線層１６で表示）により同電位に接続され、端子
Ｔ１に引き出されている。なお、図１で、■印はコンタ
クトポイントを示している。
形成されたそれぞれの電極間領域（Ｎウエル領域）の上
に、絶縁酸化膜（図示省略）を介して５つのゲート電極
１３−１〜１３−５が形成されている。これらのゲート
電極１３−１〜１３−５は、一部がＮ+領域１２−１〜
１２−６と絶縁酸化膜（図示省略）を介して重なり合っ
ていることが望ましい。これらのゲート電極１３−１〜
１３−５は、それぞれ他方端部で配線１４（図２ではア
ルミ配線層１６で表示）により同電位に接続され、端子
Ｔ１に引き出されている。なお、図１で、■印はコンタ
クトポイントを示している。
【００３１】これにより、ゲート電極１３−１とＮ+領
域１２−１，１２−２との間、ゲート電極１３−２とＮ
+領域１２−２，１２−３との間、ゲート電極１３−３
とＮ+領域１２−３，１２−４との間、ゲート電極１３
−４とＮ+領域１２−４，１２−５との間、およびゲー
ト電極１３−５とＮ+領域１２−５，１２−６との間に
それぞれ容量が形成され、それらが並列接続されて、端
子Ｔ１，Ｔ２間でＭＯＳキャパシタとして機能する。な
お、配線層１６，１７間、配線層１７とゲート電極１３
−１〜１３−５との間にも容量が形成されるが、その値
はそれほど大きいものとはならない。
域１２−１，１２−２との間、ゲート電極１３−２とＮ
+領域１２−２，１２−３との間、ゲート電極１３−３
とＮ+領域１２−３，１２−４との間、ゲート電極１３
−４とＮ+領域１２−４，１２−５との間、およびゲー
ト電極１３−５とＮ+領域１２−５，１２−６との間に
それぞれ容量が形成され、それらが並列接続されて、端
子Ｔ１，Ｔ２間でＭＯＳキャパシタとして機能する。な
お、配線層１６，１７間、配線層１７とゲート電極１３
−１〜１３−５との間にも容量が形成されるが、その値
はそれほど大きいものとはならない。
【００３２】さて、以上のように構成される、本発明の
実施の形態に係る、チャージポンプ用ＭＯＳキャパシタ
の作用について、従来例のものと対比しながら、説明す
る。
実施の形態に係る、チャージポンプ用ＭＯＳキャパシタ
の作用について、従来例のものと対比しながら、説明す
る。
【００３３】図１，図２のＭＯＳキャパシタにおいて、
ゲート電極１３−１〜１３−５の抵抗に比べて、チャネ
ル領域のＮウエル１１の抵抗は遙かに大きい。この１例
をシート抵抗で表すと、ゲート電極１３−１〜１３−５
のシート抵抗は１０Ω／□であり、Ｎウエル１１のシー
ト抵抗は１ｋΩ／□である。
ゲート電極１３−１〜１３−５の抵抗に比べて、チャネ
ル領域のＮウエル１１の抵抗は遙かに大きい。この１例
をシート抵抗で表すと、ゲート電極１３−１〜１３−５
のシート抵抗は１０Ω／□であり、Ｎウエル１１のシー
ト抵抗は１ｋΩ／□である。
【００３４】この例に基づいて、従来例のＭＯＳキャパ
シタの抵抗と、本実施の形態のＭＯＳキャパシタの抵抗
を計算する。まず、従来例のものでは、ＭＯＳキャパシ
タの幅をＬ、奥行きをＨとすると、 ゲート抵抗Ｒｇ：（Ｈ／Ｌ）×１０Ω Ｎウエル抵抗Ｒｎ／ｗ：（Ｌ／Ｈ）×（１／２）×１ｋ
Ω、であり、簡単化のために、Ｈ＝Ｌとした場合には、
ゲート抵抗Ｒｇ＝１０Ω、Ｎウエル抵抗Ｒｎ／ｗ＝５０
０Ωとなる。この等価回路が図３（ａ）に示されてい
る。Ｃは、ＭＯＳキャパシタの容量である。なお、ｗは
電極数で、２である。
シタの抵抗と、本実施の形態のＭＯＳキャパシタの抵抗
を計算する。まず、従来例のものでは、ＭＯＳキャパシ
タの幅をＬ、奥行きをＨとすると、 ゲート抵抗Ｒｇ：（Ｈ／Ｌ）×１０Ω Ｎウエル抵抗Ｒｎ／ｗ：（Ｌ／Ｈ）×（１／２）×１ｋ
Ω、であり、簡単化のために、Ｈ＝Ｌとした場合には、
ゲート抵抗Ｒｇ＝１０Ω、Ｎウエル抵抗Ｒｎ／ｗ＝５０
０Ωとなる。この等価回路が図３（ａ）に示されてい
る。Ｃは、ＭＯＳキャパシタの容量である。なお、ｗは
電極数で、２である。
【００３５】一方、本実施の形態のＭＯＳキャパシタで
は、同様に、幅をＬ、奥行きをＨとし、ＭＯＳキャパシ
タが５つに分割されているから、各分割されたキャパシ
タについてみると、 ゲート抵抗Ｒｇ１：｛Ｈ／（Ｌ／５）｝×１０Ω Ｎウエル抵抗Ｒｎ／ｗ１：｛（Ｌ／５）／Ｈ｝×（１／
２）×１ｋΩ、である。簡単化のために、Ｈ＝Ｌとした
場合には、ゲート抵抗Ｒｇ１＝５０Ω、Ｎウエル抵抗Ｒ
ｎ／ｗ１＝１００Ωとなる。この等価回路が図３（ｂ）
に示されている。Ｃ１は、分割されたＭＯＳキャパシタ
の容量である。なお、ＭＯＳキャパシタが５つに分割さ
れ、且つそれらが並列に接続されているから、ゲート抵
抗Ｒｇ１、分割されたＭＯＳキャパシタの容量Ｃ１、Ｎ
ウエル抵抗Ｒｎ／ｗ１の直列回路が、５回路分並列接続
される。このＭＯＳキャパシタの周波数応答特性など
は、１つの回路も合成回路も全く同じであるから、１回
路について検討すればよい。勿論、容量値については、
並列回路数分だけ加算されることになる。
は、同様に、幅をＬ、奥行きをＨとし、ＭＯＳキャパシ
タが５つに分割されているから、各分割されたキャパシ
タについてみると、 ゲート抵抗Ｒｇ１：｛Ｈ／（Ｌ／５）｝×１０Ω Ｎウエル抵抗Ｒｎ／ｗ１：｛（Ｌ／５）／Ｈ｝×（１／
２）×１ｋΩ、である。簡単化のために、Ｈ＝Ｌとした
場合には、ゲート抵抗Ｒｇ１＝５０Ω、Ｎウエル抵抗Ｒ
ｎ／ｗ１＝１００Ωとなる。この等価回路が図３（ｂ）
に示されている。Ｃ１は、分割されたＭＯＳキャパシタ
の容量である。なお、ＭＯＳキャパシタが５つに分割さ
れ、且つそれらが並列に接続されているから、ゲート抵
抗Ｒｇ１、分割されたＭＯＳキャパシタの容量Ｃ１、Ｎ
ウエル抵抗Ｒｎ／ｗ１の直列回路が、５回路分並列接続
される。このＭＯＳキャパシタの周波数応答特性など
は、１つの回路も合成回路も全く同じであるから、１回
路について検討すればよい。勿論、容量値については、
並列回路数分だけ加算されることになる。
【００３６】このように、本実施の形態では、Ｎウエル
抵抗Ｒｎ／ｗ１が小さくなり（５００Ω→１００Ω）、
またゲート抵抗Ｒｇ１とＮウエル抵抗Ｒｎ／ｗ１とを加
算した抵抗も小さくなる（５１０Ω→１５０Ω）。
抵抗Ｒｎ／ｗ１が小さくなり（５００Ω→１００Ω）、
またゲート抵抗Ｒｇ１とＮウエル抵抗Ｒｎ／ｗ１とを加
算した抵抗も小さくなる（５１０Ω→１５０Ω）。
【００３７】次に、図３（ａ）のように、従来の、電圧
依存性を有するＭＯＳキャパシタの容量Ｃと、ゲート抵
抗Ｒｇ及びＮウエル抵抗Ｒｎ／ｗの直列回路の周波数特
性について検討する。まず第１に、端子Ｔ１，Ｔ２間に
電圧が印加された際に、ゲート抵抗Ｒｇ及びＮウエル抵
抗Ｒｎ／ｗの電圧降下によりＭＯＳキャパシタの容量Ｃ
への電荷の蓄積が遅れる。この遅れの程度は、ゲート抵
抗Ｒｇ及びＮウエル抵抗Ｒｎ／ｗの値に依存する。次に
第２に、その電荷蓄積の遅れにより、ＭＯＳキャパシタ
の容量Ｃの値が電圧依存領域に留まる時間が長くなる。
依存性を有するＭＯＳキャパシタの容量Ｃと、ゲート抵
抗Ｒｇ及びＮウエル抵抗Ｒｎ／ｗの直列回路の周波数特
性について検討する。まず第１に、端子Ｔ１，Ｔ２間に
電圧が印加された際に、ゲート抵抗Ｒｇ及びＮウエル抵
抗Ｒｎ／ｗの電圧降下によりＭＯＳキャパシタの容量Ｃ
への電荷の蓄積が遅れる。この遅れの程度は、ゲート抵
抗Ｒｇ及びＮウエル抵抗Ｒｎ／ｗの値に依存する。次に
第２に、その電荷蓄積の遅れにより、ＭＯＳキャパシタ
の容量Ｃの値が電圧依存領域に留まる時間が長くなる。
【００３８】これを図１，図２の本発明の実施の形態の
ＭＯＳキャパシタについて、図８，図９の従来例のもの
に比較すると、ゲート抵抗Ｒｇ１とＮウエル抵抗Ｒｎ／
ｗ１とを加算した抵抗が小さくなる（５１０Ω→１５０
Ω）とともに、これにより充電される分割されたＭＯＳ
キャパシタの容量Ｃ１も小さくなる。したがってＭＯＳ
キャパシタの充電時定数は小さくなり、電荷の蓄積は早
くなる。また、ＭＯＳキャパシタの容量Ｃ１の値が電圧
依存領域にとどまる時間が短くなる。なお、これらの点
は、各々のゲート抵抗Ｒｇ１、Ｎウエル抵抗Ｒｎ／ｗ１
及びＭＯＳキャパシタの容量Ｃ１の条件が同じと仮定す
ると、図３（ｂ）に破線で示したように同電位点同志を
接続できるから、合成した回路で見ても同じ結果とな
る。
ＭＯＳキャパシタについて、図８，図９の従来例のもの
に比較すると、ゲート抵抗Ｒｇ１とＮウエル抵抗Ｒｎ／
ｗ１とを加算した抵抗が小さくなる（５１０Ω→１５０
Ω）とともに、これにより充電される分割されたＭＯＳ
キャパシタの容量Ｃ１も小さくなる。したがってＭＯＳ
キャパシタの充電時定数は小さくなり、電荷の蓄積は早
くなる。また、ＭＯＳキャパシタの容量Ｃ１の値が電圧
依存領域にとどまる時間が短くなる。なお、これらの点
は、各々のゲート抵抗Ｒｇ１、Ｎウエル抵抗Ｒｎ／ｗ１
及びＭＯＳキャパシタの容量Ｃ１の条件が同じと仮定す
ると、図３（ｂ）に破線で示したように同電位点同志を
接続できるから、合成した回路で見ても同じ結果とな
る。
【００３９】以上のように、本発明の実施の形態では、
チャージポンプ用ＭＯＳキャパシタにおいて、一方の電
極である６つのＮ＋領域１２−１〜１２−６により、Ｎ
ウエル１１のチャネル領域に５つの電極間領域を形成
し、この５つの領域に略対応して５つのゲート電極１３
−１〜１３−５を設け、それぞれ電極間領域とゲート電
極との間でＭＯＳキャパシタ素子を形成し、それらを並
列接続して合成したＭＯＳキャパシタとしている。
チャージポンプ用ＭＯＳキャパシタにおいて、一方の電
極である６つのＮ＋領域１２−１〜１２−６により、Ｎ
ウエル１１のチャネル領域に５つの電極間領域を形成
し、この５つの領域に略対応して５つのゲート電極１３
−１〜１３−５を設け、それぞれ電極間領域とゲート電
極との間でＭＯＳキャパシタ素子を形成し、それらを並
列接続して合成したＭＯＳキャパシタとしている。
【００４０】これにより、周波数応答の悪化の要因であ
るＭＯＳキャパシタの抵抗値、即ちゲート抵抗ＲｇとＮ
ウエル抵抗Ｒｎ／ｗを加算した抵抗を低減している。し
たがって、ＭＯＳキャパシタの容量が電圧依存性を持っ
ていても、その周波数応答性が改善され、高周波数のス
イッチングを行う場合でも、チャージポンプ回路として
の昇圧能力を確保することができる。
るＭＯＳキャパシタの抵抗値、即ちゲート抵抗ＲｇとＮ
ウエル抵抗Ｒｎ／ｗを加算した抵抗を低減している。し
たがって、ＭＯＳキャパシタの容量が電圧依存性を持っ
ていても、その周波数応答性が改善され、高周波数のス
イッチングを行う場合でも、チャージポンプ回路として
の昇圧能力を確保することができる。
【００４１】図４は、本発明の実施の形態における特性
の例を実線で示している。なお、破線で示した特性は、
対比のために示した従来例のものである。この図４は、
図１０と同様に、スイッチング周波数が１ＭＨｚの場合
についての例を示すもので、横軸に印加電圧Ｖｇを取
り、縦軸にＭＯＳキャパシタの容量Ｃを取っている。こ
の印加電圧Ｖｇは、端子Ｔ１、Ｔ２間に印加される電圧
を、端子Ｔ１側を正電位として示している。
の例を実線で示している。なお、破線で示した特性は、
対比のために示した従来例のものである。この図４は、
図１０と同様に、スイッチング周波数が１ＭＨｚの場合
についての例を示すもので、横軸に印加電圧Ｖｇを取
り、縦軸にＭＯＳキャパシタの容量Ｃを取っている。こ
の印加電圧Ｖｇは、端子Ｔ１、Ｔ２間に印加される電圧
を、端子Ｔ１側を正電位として示している。
【００４２】このＭＯＳキャパシタの容量値は、少しの
電圧依存性は有するものの、スイッチング周波数が１Ｍ
Ｈｚと高い周波数であるにもかかわらず、比較的低い印
加電圧（２Ｖ程度）で、図中１点鎖線で示す静特性の値
（約７５０ｐＦ）に近い容量値に達している。この特性
は、ほぼ静特性（スイッチング周波数が０）に近くなっ
ている。
電圧依存性は有するものの、スイッチング周波数が１Ｍ
Ｈｚと高い周波数であるにもかかわらず、比較的低い印
加電圧（２Ｖ程度）で、図中１点鎖線で示す静特性の値
（約７５０ｐＦ）に近い容量値に達している。この特性
は、ほぼ静特性（スイッチング周波数が０）に近くなっ
ている。
【００４３】以上の実施の形態においては、電極である
Ｎ+領域間の領域ｎを５としているが、勿論この数５は
例示であり、２以上の任意の数ｎとすることができる。
Ｎ+領域間の領域ｎを５としているが、勿論この数５は
例示であり、２以上の任意の数ｎとすることができる。
【００４４】また、Ｎ+領域１２−１〜１２−６は各
々、平行にかつ細長く形成されているが、これらＮ+領
域１２−１〜１２−６を図５のように、一端側で結合す
るように同様のＮ＋領域１２Ａを設けてもよい。
々、平行にかつ細長く形成されているが、これらＮ+領
域１２−１〜１２−６を図５のように、一端側で結合す
るように同様のＮ＋領域１２Ａを設けてもよい。
【００４５】また、ゲート電極１３−１〜１３−５を配
線１４により１側で共通に接続する外、図５のように、
各ゲート電極上で図示長手方向に配線１４を延長し、複
数の点でコンタクトを取るようにしてもよい。
線１４により１側で共通に接続する外、図５のように、
各ゲート電極上で図示長手方向に配線１４を延長し、複
数の点でコンタクトを取るようにしてもよい。
【００４６】また、さらに、図６に示すように、Ｎ+領
域１２−１〜１２−６の間に小さいスポット状Ｎ+領域
１２Ｂが電極として複数設けられ、それらスポット状Ｎ
+領域上のゲート電極部１３−１〜１３−５が切りかか
れている。そして、各ゲート電極上方で図示長手方向に
配線１５を延長し、スポット状Ｎ+領域１２Ｂにコンタ
クトを取るようにしてもよい。
域１２−１〜１２−６の間に小さいスポット状Ｎ+領域
１２Ｂが電極として複数設けられ、それらスポット状Ｎ
+領域上のゲート電極部１３−１〜１３−５が切りかか
れている。そして、各ゲート電極上方で図示長手方向に
配線１５を延長し、スポット状Ｎ+領域１２Ｂにコンタ
クトを取るようにしてもよい。
【００４７】以上の、図５、図６のように、Ｎ+領域１
２−１〜１２−６を一端側で結合するように、さらにＮ
+領域１２Ａを形成すること、各ゲート電極１３−１〜
１３−５上で長手方向に配線１４を延長し複数の点でコ
ンタクトを取ること、また、Ｎ+領域１２−１〜１２−
６の間に小さいスポット状Ｎ+領域１２Ｂを電極として
複数設けることにより、ＭＯＳキャパシタの周波数応答
性をさらに改善することができる。
２−１〜１２−６を一端側で結合するように、さらにＮ
+領域１２Ａを形成すること、各ゲート電極１３−１〜
１３−５上で長手方向に配線１４を延長し複数の点でコ
ンタクトを取ること、また、Ｎ+領域１２−１〜１２−
６の間に小さいスポット状Ｎ+領域１２Ｂを電極として
複数設けることにより、ＭＯＳキャパシタの周波数応答
性をさらに改善することができる。
【００４８】なお、これらのＮ+領域の追加により、ゲ
ート電極の有効面積は小さくなるので、その分だけ従来
のＭＯＳキャパシタより面積を大きくする必要がある。
したがって、チャージポンプ回路の中段以降、少なくと
も終段のチャージポンプ用キャパシタには、本発明のＭ
ＯＳキャパシタとは異なる他の構成のキャパシタを用い
るようにしてもよい。
ート電極の有効面積は小さくなるので、その分だけ従来
のＭＯＳキャパシタより面積を大きくする必要がある。
したがって、チャージポンプ回路の中段以降、少なくと
も終段のチャージポンプ用キャパシタには、本発明のＭ
ＯＳキャパシタとは異なる他の構成のキャパシタを用い
るようにしてもよい。
【００４９】本実施の形態におけるＭＯＳキャパシタ
を、図７のようなチャージポンプ回路へ適用するに際
し、使用される電圧において、電圧Ｖｇ−容量Ｃの特性
が、ほぼ飽和する以前、即ち容量Ｃが電圧依存性を有し
ているキャパシタに適用することが有効である。したが
って、本発明のＭＯＳキャパシタを、少なくとももっと
も電圧が低い初段のチャージポンプ用キャパシタとして
用いることが望ましい。
を、図７のようなチャージポンプ回路へ適用するに際
し、使用される電圧において、電圧Ｖｇ−容量Ｃの特性
が、ほぼ飽和する以前、即ち容量Ｃが電圧依存性を有し
ているキャパシタに適用することが有効である。したが
って、本発明のＭＯＳキャパシタを、少なくとももっと
も電圧が低い初段のチャージポンプ用キャパシタとして
用いることが望ましい。
【００５０】
【発明の効果】本発明の半導体装置によれば、チャージ
ポンプ用ＭＯＳキャパシタの基板側の１つの領域中の複
数箇所に電極を形成して、このＭＯＳキャパシタの抵抗
値を低減しているから、ＭＯＳキャパシタの容量が電圧
依存性を持っていても、その周波数応答性が改善され、
高周波数のスイッチングを行う場合でも、チャージポン
プ回路としての昇圧能力を確保できる。
ポンプ用ＭＯＳキャパシタの基板側の１つの領域中の複
数箇所に電極を形成して、このＭＯＳキャパシタの抵抗
値を低減しているから、ＭＯＳキャパシタの容量が電圧
依存性を持っていても、その周波数応答性が改善され、
高周波数のスイッチングを行う場合でも、チャージポン
プ回路としての昇圧能力を確保できる。
【００５１】また、前記１つの領域は、素子間分離部に
より他の領域と分離されている特定導電型の半導体領域
である。また、前記第１電極は、前記特定導電型の半導
体領域の導電度を高くして電極として形成されている。
さらに、前記絶縁層は、絶縁酸化膜である。また、前記
第１電極は各々、平行にかつ細長く形成されており、前
記第２電極は前記各第１電極間領域に略対応して平行に
且つ長方形に形成されている。したがって、ＭＯＳキャ
パシタを、ＭＯＳＦＥＴなど他の素子と同一の工程で製
造することができる。
より他の領域と分離されている特定導電型の半導体領域
である。また、前記第１電極は、前記特定導電型の半導
体領域の導電度を高くして電極として形成されている。
さらに、前記絶縁層は、絶縁酸化膜である。また、前記
第１電極は各々、平行にかつ細長く形成されており、前
記第２電極は前記各第１電極間領域に略対応して平行に
且つ長方形に形成されている。したがって、ＭＯＳキャ
パシタを、ＭＯＳＦＥＴなど他の素子と同一の工程で製
造することができる。
【００５２】また、本発明のＭＯＳキャパシタは、チャ
ージポンプ回路の初段のチャージポンプ用キャパシタと
して用いられている。これにより、使用される電圧にお
いて、電圧依存性を有している初段のキャパシタの特性
が改善するから、チャージポンプ回路の昇圧能力を向上
することができる。
ージポンプ回路の初段のチャージポンプ用キャパシタと
して用いられている。これにより、使用される電圧にお
いて、電圧依存性を有している初段のキャパシタの特性
が改善するから、チャージポンプ回路の昇圧能力を向上
することができる。
【図１】本発明の実施形態に係るチャージポンプ用ＭＯ
Ｓキャパシタの上面図。
Ｓキャパシタの上面図。
【図２】本発明の実施形態に係るチャージポンプ用ＭＯ
Ｓキャパシタの断面図。
Ｓキャパシタの断面図。
【図３】動作を説明するための等価回路図。
【図４】本発明のチャージポンプ用ＭＯＳキャパシタの
電圧−容量特性を示す図。
電圧−容量特性を示す図。
【図５】本発明の他の実施形態に係るチャージポンプ用
ＭＯＳキャパシタの上面図。
ＭＯＳキャパシタの上面図。
【図６】本発明のさらに他の実施形態に係るチャージポ
ンプ用ＭＯＳキャパシタの上面図。
ンプ用ＭＯＳキャパシタの上面図。
【図７】チャージポンプ回路の一例の構成図。
【図８】従来のチャージポンプ用ＭＯＳキャパシタの上
面図。
面図。
【図９】従来のチャージポンプ用ＭＯＳキャパシタの断
面図。
面図。
【図１０】従来のチャージポンプ用ＭＯＳキャパシタの
電圧−容量特性を示す図。
電圧−容量特性を示す図。
１０ Ｐ形基板 １１ Ｎウエル １２−１〜１２−６、１２Ａ、１２Ｂ Ｎ+領域 １３−１〜１３−５ ゲート電極 １４，１５ 配線 １６，１７ アルミ配線層 １８−１，１８−２ 素子分離用酸化膜
Claims (6)
- 【請求項１】 同一基板上に形成されたＭＯＳＦＥＴ及
びＭＯＳキャパシタを含むチャージポンプ回路を有し、 前記ＭＯＳキャパシタの少なくとも１つは、 前記基板上の１つの領域中の複数箇所に設けられた複数
の第１電極と、これら複数の第１電極の上方で、かつ少
なくとも前記各第１電極間領域上に設けた絶縁層と、こ
の絶縁層上に設けた複数の第２電極とを備えて構成され
ている、 ことを特徴とする半導体装置。 - 【請求項２】 前記１つの領域は、素子間分離部により
他の領域と分離されている特定導電型の半導体領域であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第１電極は、前記特定導電型の半導
体領域の導電度を高くして電極として形成されているこ
とを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記絶縁層は、絶縁酸化膜であることを
特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記第１電極は各々、平行にかつ細長く
形成されており、前記第２電極は前記各第１電極間領域
に略対応して平行に且つ長方形に形成されていることを
特徴とする請求項１記載の半導体装置。 - 【請求項６】 前記ＭＯＳキャパシタは、前記チャージ
ポンプ回路の初段のチャージポンプ用キャパシタとして
用いられ、少なくとも終段のチャージポンプ用キャパシ
タとは形状が異なることを特徴とする請求項１記載の半
導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316701A JP2002217304A (ja) | 2000-11-17 | 2001-10-15 | 半導体装置 |
| US09/991,307 US6693316B2 (en) | 2000-11-17 | 2001-11-13 | Semiconductor apparatus having a charge pump circuit |
| US10/734,834 US7215003B2 (en) | 2000-11-17 | 2003-12-12 | Driver for driving a load using a charge pump circuit |
| US11/695,533 US7436015B2 (en) | 2000-11-17 | 2007-04-02 | Driver for driving a load using a charge pump circuit |
| US12/205,633 US8441054B2 (en) | 2000-11-17 | 2008-09-05 | Driver for driving a load using a charge pump circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-350896 | 2000-11-17 | ||
| JP2000350896 | 2000-11-17 | ||
| JP2001316701A JP2002217304A (ja) | 2000-11-17 | 2001-10-15 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005373652A Division JP2006140517A (ja) | 2000-11-17 | 2005-12-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217304A true JP2002217304A (ja) | 2002-08-02 |
Family
ID=26604163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316701A Pending JP2002217304A (ja) | 2000-11-17 | 2001-10-15 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6693316B2 (ja) |
| JP (1) | JP2002217304A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208101A (ja) * | 2006-02-03 | 2007-08-16 | Toshiba Corp | 半導体装置 |
| JP2013110428A (ja) * | 2006-12-28 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8791517B2 (en) | 2010-08-04 | 2014-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080311306A1 (en) * | 1997-08-22 | 2008-12-18 | Inframat Corporation | Superfine ceramic thermal spray feedstock comprising ceramic oxide grain growth inhibitor and methods of making |
| US7131714B2 (en) * | 2003-09-04 | 2006-11-07 | Lexmark International, Inc. | N-well and other implanted temperature sense resistors in inkjet print head chips |
| US7645932B2 (en) * | 2003-09-10 | 2010-01-12 | Ixys Corporation | Solar cell device having a charge pump |
| JP2006059939A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | Ｍｉｓキャパシタおよびｍｉｓキャパシタ作成方法 |
| US7741670B2 (en) * | 2005-09-30 | 2010-06-22 | Broadcom Corporation | Semiconductor decoupling capacitor |
| EP1863090A1 (en) * | 2006-06-01 | 2007-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US7535281B2 (en) * | 2006-09-29 | 2009-05-19 | Micron Technology, Inc. | Reduced time constant charge pump and method for charging a capacitive load |
| US8040174B2 (en) * | 2008-06-19 | 2011-10-18 | Sandisk Il Ltd. | Charge coupled pump-efficient charge pump regulator with MOS capacitor |
| US20110168782A1 (en) * | 2010-01-12 | 2011-07-14 | Nxp B.V. | Capacitance under a fringe capacitor of a radio frquency integrated circuit |
| US20150137201A1 (en) * | 2013-11-20 | 2015-05-21 | Qualcomm Incorporated | High density linear capacitor |
| US9640532B2 (en) * | 2014-02-14 | 2017-05-02 | Qualcomm Incorporated | Stacked metal oxide semiconductor (MOS) and metal oxide metal (MOM) capacitor architecture |
| FR3080948A1 (fr) * | 2018-05-02 | 2019-11-08 | Stmicroelectronics (Rousset) Sas | Circuit integre comprenant un element capacitif, et procede de fabrication |
| US10939525B2 (en) | 2019-04-18 | 2021-03-02 | Goodrich Lighting Systems, Inc. | Driving light emitting diodes and display apparatus |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58159367A (ja) | 1982-03-17 | 1983-09-21 | Matsushita Electronics Corp | Ｍｏｓ容量装置 |
| JPH0258365A (ja) | 1988-08-24 | 1990-02-27 | New Japan Radio Co Ltd | 集積回路 |
| JP2851757B2 (ja) * | 1992-12-18 | 1999-01-27 | 三菱電機株式会社 | 半導体装置および半導体記憶装置 |
| JPH06283667A (ja) | 1993-03-26 | 1994-10-07 | Toshiba Corp | 高電圧発生回路 |
| JP3369296B2 (ja) * | 1994-03-25 | 2003-01-20 | 三菱電機株式会社 | Ｍｏｓ型コンデンサ |
| JP3290563B2 (ja) | 1995-06-26 | 2002-06-10 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置及び電子機器 |
| JP3406127B2 (ja) * | 1995-09-04 | 2003-05-12 | 三菱電機株式会社 | 半導体装置 |
| US6303957B1 (en) * | 1997-03-24 | 2001-10-16 | Seiko Epson Corporation | Semiconductor capacitance device and semiconductor devices using the same |
| JP2000057790A (ja) | 1998-08-05 | 2000-02-25 | Ricoh Co Ltd | 電圧発生回路 |
-
2001
- 2001-10-15 JP JP2001316701A patent/JP2002217304A/ja active Pending
- 2001-11-13 US US09/991,307 patent/US6693316B2/en not_active Expired - Lifetime
-
2003
- 2003-12-12 US US10/734,834 patent/US7215003B2/en not_active Expired - Lifetime
-
2007
- 2007-04-02 US US11/695,533 patent/US7436015B2/en not_active Expired - Lifetime
-
2008
- 2008-09-05 US US12/205,633 patent/US8441054B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208101A (ja) * | 2006-02-03 | 2007-08-16 | Toshiba Corp | 半導体装置 |
| US7557400B2 (en) | 2006-02-03 | 2009-07-07 | Kabushiki Kaisha Toshiba | Semiconductor device in which capacitance of a MOS capacitor is complemented with the capacitance of a wiring capacitor |
| JP2013110428A (ja) * | 2006-12-28 | 2013-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8791517B2 (en) | 2010-08-04 | 2014-07-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7215003B2 (en) | 2007-05-08 |
| US8441054B2 (en) | 2013-05-14 |
| US20090065839A1 (en) | 2009-03-12 |
| US20020060333A1 (en) | 2002-05-23 |
| US20040124498A1 (en) | 2004-07-01 |
| US7436015B2 (en) | 2008-10-14 |
| US20070170519A1 (en) | 2007-07-26 |
| US6693316B2 (en) | 2004-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436015B2 (en) | Driver for driving a load using a charge pump circuit | |
| US7557400B2 (en) | Semiconductor device in which capacitance of a MOS capacitor is complemented with the capacitance of a wiring capacitor | |
| KR20020025885A (ko) | 결합된 트랜지스터 및 캐패시터 구조물 | |
| US20040155692A1 (en) | Power device with bi-directional level shift circuit | |
| KR20090091777A (ko) | 탄소 나노튜브 트랜지스터를 이용한 로직 회로 | |
| US20160064373A1 (en) | Semiconductor device | |
| US10211205B2 (en) | Field effect transistor structure for reducing contact resistance | |
| US10431647B2 (en) | Apparatuses and methods for semiconductor circuit layout | |
| US5598106A (en) | Semiconductor integrated circuit for preventing deterioration of the characteristics of an N-channel type transistor | |
| JPH0897362A (ja) | 半導体集積回路の電源保護回路 | |
| US6858916B2 (en) | Semiconductor memory device with series-connected antifuse-components | |
| US6934171B2 (en) | Semiconductor integrated circuit having voltage-down circuit regulator and charge sharing | |
| US11049855B2 (en) | Tunable capacitive compensation for RF switch FET stacks | |
| US6760204B2 (en) | Semiconductor integrated circuit device and method for designing the same | |
| US5083179A (en) | CMOS semiconductor integrated circuit device | |
| US5528061A (en) | Semiconductor integrated circuit device having multi-contact wiring structure | |
| JPH07298607A (ja) | 半導体昇圧回路 | |
| JP2006140517A (ja) | 半導体装置 | |
| JP2000150789A (ja) | 半導体集積回路 | |
| US7570103B2 (en) | Semiconductor device including capacitive circuit and short-circuit preventing circuit connected in series | |
| JPH1187679A (ja) | オンチップソースフォロアアンプを有する固体撮像素子 | |
| US6348723B1 (en) | Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire | |
| JP4884760B2 (ja) | 半導体装置 | |
| JPH06350026A (ja) | 集積半導体装置 | |
| US7157752B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060623 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060811 |