JP2002298518A - フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 - Google Patents
フルレスポンスチャネルシステムに用いられるデータエラー訂正方法Info
- Publication number
- JP2002298518A JP2002298518A JP2001332155A JP2001332155A JP2002298518A JP 2002298518 A JP2002298518 A JP 2002298518A JP 2001332155 A JP2001332155 A JP 2001332155A JP 2001332155 A JP2001332155 A JP 2001332155A JP 2002298518 A JP2002298518 A JP 2002298518A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- error correction
- data
- correction method
- data error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】ビタビ計算法をＩＳＩ影響のないフルレスポン
スチャネルシステム中のデータエラー訂正に応用する。 【解決手段】 本発明のデータエラー訂正方法は、フル
レスポンスチャネルシステム中に使用され、記録メディ
ア上から読取信号を得るとともに、この読取信号をビッ
トデータにコンバートし、ビットデータはNRZIフォーマ
ットにて、DVDディスクなど前記記録メディアに記録さ
れる。そして、ビタビ検出方式により、前記ビットデー
タにおけるビット状態のコンバートが所定連続長さ制限
区間内にて発生したか否かを決定し、もし所定連続長さ
制限区間内のコンバート発生に違反した場合、ビットデ
ータの前記所定連続長さ制限区間内にて発生したビット
状態コンバートのビット値を訂正する。
スチャネルシステム中のデータエラー訂正に応用する。 【解決手段】 本発明のデータエラー訂正方法は、フル
レスポンスチャネルシステム中に使用され、記録メディ
ア上から読取信号を得るとともに、この読取信号をビッ
トデータにコンバートし、ビットデータはNRZIフォーマ
ットにて、DVDディスクなど前記記録メディアに記録さ
れる。そして、ビタビ検出方式により、前記ビットデー
タにおけるビット状態のコンバートが所定連続長さ制限
区間内にて発生したか否かを決定し、もし所定連続長さ
制限区間内のコンバート発生に違反した場合、ビットデ
ータの前記所定連続長さ制限区間内にて発生したビット
状態コンバートのビット値を訂正する。
Description
【０００１】
【発明が属する技術分野】本発明はチャネルにおける信
号処理の分野に関し、さらに明確に説明するならば、本
発明はフルレスポンスチャネルにおけるデータ処理のエ
ラー訂正方法である。
号処理の分野に関し、さらに明確に説明するならば、本
発明はフルレスポンスチャネルにおけるデータ処理のエ
ラー訂正方法である。
【０００２】
【従来の技術】一般的な回転式記録メディアを基礎とす
る記録システムにおいて、情報コードは連続した同心状
の「トラック」を有するディスク上の記録されている。
これらトラックは読取りヘッドが前記ディスク表面上を
検索することで、データのアクセスを行っている。前記
読取りヘッドはポジショニングサーボ機構の制御の下、
ディスクのラジアル前後方向に移動することにより、読
取りヘッドを選択的にその中のトラック上に位置決めす
る。読取りヘッドがトラック上に一旦位置決めされる
と、ポジショニングサーボ機構は、読取りヘッドを選択
されたトラックをトラッキングさせる。
る記録システムにおいて、情報コードは連続した同心状
の「トラック」を有するディスク上の記録されている。
これらトラックは読取りヘッドが前記ディスク表面上を
検索することで、データのアクセスを行っている。前記
読取りヘッドはポジショニングサーボ機構の制御の下、
ディスクのラジアル前後方向に移動することにより、読
取りヘッドを選択的にその中のトラック上に位置決めす
る。読取りヘッドがトラック上に一旦位置決めされる
と、ポジショニングサーボ機構は、読取りヘッドを選択
されたトラックをトラッキングさせる。
【０００３】記録システムは、ある時にはアナログピー
ク検出を用いて進入した読取りデータを処理する。しか
しながら、記録密度が増加した場合、アナログピーク検
出方式では信頼性が低くなる。これはなぜならば、信号
伝送の過程において、チャネルの帯域幅が伝送する信号
の帯域よりも小さくなった場合、受信側信号中の前後ビ
ット間に符号間干渉（ISI）が発生し、そしてISIが深刻
になるとジッタを招来するため、ディスク記録密度の高
密度化に伴い、ISIが引き起こすジッタは益々深刻にな
り、フェーズロックの難度が増すからである。
ク検出を用いて進入した読取りデータを処理する。しか
しながら、記録密度が増加した場合、アナログピーク検
出方式では信頼性が低くなる。これはなぜならば、信号
伝送の過程において、チャネルの帯域幅が伝送する信号
の帯域よりも小さくなった場合、受信側信号中の前後ビ
ット間に符号間干渉（ISI）が発生し、そしてISIが深刻
になるとジッタを招来するため、ディスク記録密度の高
密度化に伴い、ISIが引き起こすジッタは益々深刻にな
り、フェーズロックの難度が増すからである。
【０００４】ディスク上に記録されているデータコード
には様々なフォーマットがある。例えば、NRZ（non-ret
urn-to-zero）、NRZI（non-return-to-zero-inverse）
などがあり、DVDディスクの記録フォーマットはNRZI形
式である。
には様々なフォーマットがある。例えば、NRZ（non-ret
urn-to-zero）、NRZI（non-return-to-zero-inverse）
などがあり、DVDディスクの記録フォーマットはNRZI形
式である。
【０００５】CD/DVD記録システムにおいて、従来技術の
チャネル読取りに依れば、通常は２種類の構成があり、
つまりいわゆるパーシャルレスポンス最尤（Partial re
sponse maximum likelihood、PRML）チャネルとフルレ
スポンスチャネルである。そのうち、PRMLチャネルは確
かに記録密度を増加できるものの、しかしながら、この
方式では非常に良好な信号等化で、その形状を所定のパ
ーシャルレスポンス目標波形に符号させる必要があり、
しかもPRチャネルではチャネル信号からISIを除去する
ことはできない。チャネル信号は等化により、目標パル
ス波形を提供し、前記目標パルス波形は特定のサンプリ
ングポイントにて所定値を備えている。目標パルス波形
上のISIは予期される形式で制御されしかも編入された
パルス検出方式に影響する。この方式は信号パルスの発
生を決定する。
チャネル読取りに依れば、通常は２種類の構成があり、
つまりいわゆるパーシャルレスポンス最尤（Partial re
sponse maximum likelihood、PRML）チャネルとフルレ
スポンスチャネルである。そのうち、PRMLチャネルは確
かに記録密度を増加できるものの、しかしながら、この
方式では非常に良好な信号等化で、その形状を所定のパ
ーシャルレスポンス目標波形に符号させる必要があり、
しかもPRチャネルではチャネル信号からISIを除去する
ことはできない。チャネル信号は等化により、目標パル
ス波形を提供し、前記目標パルス波形は特定のサンプリ
ングポイントにて所定値を備えている。目標パルス波形
上のISIは予期される形式で制御されしかも編入された
パルス検出方式に影響する。この方式は信号パルスの発
生を決定する。
【０００６】また、PRMLチャネルでは、各クロック周期
期間においてデータサンプリング信号に対してML検出に
より正確なデータを再現する必要がある。このML検出は
通常ビタビ検出器により実行される。ビタビ検出器はビ
タビ計算法を実現する装置であって、アンドリュー・ビ
タビ（Andrew Viterbi）が１９６７年この計算法を開発
した。従来技術において、ビタビ検出器はPRMLチャネル
構造に用いられることは公知となっており、米国特許
５，７８１，５９０号で、発明名称「Partial response
maximum likelihood (PRML) signal processing appar
atus」を参照でき、そしてフルレスポンスチャネル中の
信号は干渉を受けることなく再現されており、つまりフ
ルレスポンスチャネルシステムにおける信号処理はISI
の影響を受けない。
期間においてデータサンプリング信号に対してML検出に
より正確なデータを再現する必要がある。このML検出は
通常ビタビ検出器により実行される。ビタビ検出器はビ
タビ計算法を実現する装置であって、アンドリュー・ビ
タビ（Andrew Viterbi）が１９６７年この計算法を開発
した。従来技術において、ビタビ検出器はPRMLチャネル
構造に用いられることは公知となっており、米国特許
５，７８１，５９０号で、発明名称「Partial response
maximum likelihood (PRML) signal processing appar
atus」を参照でき、そしてフルレスポンスチャネル中の
信号は干渉を受けることなく再現されており、つまりフ
ルレスポンスチャネルシステムにおける信号処理はISI
の影響を受けない。
【０００７】PRMLシステムでは、光信号読取りシステム
を通じてディスクから得られた再生信号が、PR等化器と
ビタビ検出器の再生信号とにより処理されている。図１
に示すビタビ検出器の構成ブロック図を参照されたい。
このビタビ検出器は、等化器が出力した信号を受信する
とともに、枝メトリック値B0001、B0002、B0011、B01
11、B1001、B1101、B1111、B1112とを計算する枝メトリ
ック計算回路１０と、前記の枝メトリック値に基づき、
パス制御信号H000とH111を得る加算法比較選択回路１１
と、パス制御信号H000とH111により制御されるととも
に、検出器出力信号を出力するパスメモリ１２とを備え
ている。
を通じてディスクから得られた再生信号が、PR等化器と
ビタビ検出器の再生信号とにより処理されている。図１
に示すビタビ検出器の構成ブロック図を参照されたい。
このビタビ検出器は、等化器が出力した信号を受信する
とともに、枝メトリック値B0001、B0002、B0011、B01
11、B1001、B1101、B1111、B1112とを計算する枝メトリ
ック計算回路１０と、前記の枝メトリック値に基づき、
パス制御信号H000とH111を得る加算法比較選択回路１１
と、パス制御信号H000とH111により制御されるととも
に、検出器出力信号を出力するパスメモリ１２とを備え
ている。
【０００８】枝メトリック計算回路１０は、等化器出力
信号Jと少なくとも1個以上の0ではない等化目標値を計
算しなければならない。例えば、４つの等化目標値は
｛0,0.25,0.75,1｝であり、それぞれ枝メトリック値B00
01、B0002、B0011、B0111、B1001、B1101、B1111、B111
2とを出力する。そのうち、各時刻の枝メトリック値は
それぞれ以下のとおりである。
信号Jと少なくとも1個以上の0ではない等化目標値を計
算しなければならない。例えば、４つの等化目標値は
｛0,0.25,0.75,1｝であり、それぞれ枝メトリック値B00
01、B0002、B0011、B0111、B1001、B1101、B1111、B111
2とを出力する。そのうち、各時刻の枝メトリック値は
それぞれ以下のとおりである。
【０００９】B0001＝B0002＝(0-J)2 B0011＝B1001＝(0.25-J)2 B0111＝B1101＝(0075-J)2 B1111＝B1112＝(1.0-J)2
【００１０】したがって、枝メトリック計算回路１０の
実行は、それぞれJ-0、J-0.25、J-0.75、J-1を計算する
４個の減算器、４個の乗算器、４組の一時メモリとを備
えている。続いて、乗算器で処理した後、算出された二
乗値を一時メモリに保存する。
実行は、それぞれJ-0、J-0.25、J-0.75、J-1を計算する
４個の減算器、４個の乗算器、４組の一時メモリとを備
えている。続いて、乗算器で処理した後、算出された二
乗値を一時メモリに保存する。
【００１１】これら枝メトリック値は引続き加算法比較
選択回路１１に入力される。そして枝メトリック値は、
実際に得られた再生信号が等化器の等化動作により処理
された後における等化器出力信号を意味し、理想的な状
況下における等化処理後の信号との相似と近似とを表し
ている。
選択回路１１に入力される。そして枝メトリック値は、
実際に得られた再生信号が等化器の等化動作により処理
された後における等化器出力信号を意味し、理想的な状
況下における等化処理後の信号との相似と近似とを表し
ている。
【００１２】また、加算法比較選択回路１１において
は、P000、P001、P011、P100、P110、P111の６個のパス
メトリック値とを使用している。加算法比較選択回路１
１は、時刻tのB0001、B0002、B0011、B0111、B1001、B1
101、B1111、B1112とを受信することで、現時点での時
刻tのパスメトリック値を得るとともに、加算法、比
較、選択操作を行いパス制御信号H000(t+1)とH111(t+1)
の値を得る。
は、P000、P001、P011、P100、P110、P111の６個のパス
メトリック値とを使用している。加算法比較選択回路１
１は、時刻tのB0001、B0002、B0011、B0111、B1001、B1
101、B1111、B1112とを受信することで、現時点での時
刻tのパスメトリック値を得るとともに、加算法、比
較、選択操作を行いパス制御信号H000(t+1)とH111(t+1)
の値を得る。
【００１３】PRMLチャネルにおいて、ビタビ検出器のメ
トリック計算回路１０と加算法比較選択回路１１の演算
には浮動小数点演算が含まれるため、ハードウェア回路
の設計には浮動小数点のビット数を表示することを考慮
する必要がある。これは減算器、乗算器、加算器、比較
器の複雑さ、およびVLSI実施の占有面積サイズに影響を
及ぼす。
トリック計算回路１０と加算法比較選択回路１１の演算
には浮動小数点演算が含まれるため、ハードウェア回路
の設計には浮動小数点のビット数を表示することを考慮
する必要がある。これは減算器、乗算器、加算器、比較
器の複雑さ、およびVLSI実施の占有面積サイズに影響を
及ぼす。
【００１４】図２に示す光ディスクシステム読取りチャ
ネルの構成図にて、例えばCD/DVDシステムのフルレスポ
ンスチャネルシステム２０においては、記録メディア６
から光信号読取りシステム（図示せず）により得られた
再生信号は等化器１に送信され、EMF+変復調を実行する
ため、データスライサ２、フェーズロック回路３、サン
プラー手段４を経た後、NRZI信号を生成する。前記NRZI
信号が場合によって含むエラーは、RLL符号化コードに
より容易に検査される。RLL符号とはデータコード中の
「1」に間に介在する連続「0」の長さに対してデータを
符号化するものであり、通常は２種類のパラメータdと
ｋとを備えており、データストリームにて連続する1と0
の最小と最大連続長さを規定するもので、そのうちdは
データストリーム制御の高周波内容を制限し、一方kは
データストリーム制御の低周波内容を制限している。し
たがって、RLL符号はデータ伝送中における断続的な遷
移の回数を減少させる。
ネルの構成図にて、例えばCD/DVDシステムのフルレスポ
ンスチャネルシステム２０においては、記録メディア６
から光信号読取りシステム（図示せず）により得られた
再生信号は等化器１に送信され、EMF+変復調を実行する
ため、データスライサ２、フェーズロック回路３、サン
プラー手段４を経た後、NRZI信号を生成する。前記NRZI
信号が場合によって含むエラーは、RLL符号化コードに
より容易に検査される。RLL符号とはデータコード中の
「1」に間に介在する連続「0」の長さに対してデータを
符号化するものであり、通常は２種類のパラメータdと
ｋとを備えており、データストリームにて連続する1と0
の最小と最大連続長さを規定するもので、そのうちdは
データストリーム制御の高周波内容を制限し、一方kは
データストリーム制御の低周波内容を制限している。し
たがって、RLL符号はデータ伝送中における断続的な遷
移の回数を減少させる。
【００１５】図３を参照されたい。エラーを含む再生信
号の例であり、データコード、記録データ波形、光ディ
スクの対応ピット、理想再生信号、理想NRZI、実際再生
信号および実際NRZI相互間の対応関係を説明している。
実際再生信号のNRZIにおいて、位置aとcで発生したエラ
ーは簡単に検出できるが、位置bで発生したエラーは検
出することができない。なぜならば前記信号は位置aとc
でRLL符号に違反しているが、位置bでは違反がないから
である。
号の例であり、データコード、記録データ波形、光ディ
スクの対応ピット、理想再生信号、理想NRZI、実際再生
信号および実際NRZI相互間の対応関係を説明している。
実際再生信号のNRZIにおいて、位置aとcで発生したエラ
ーは簡単に検出できるが、位置bで発生したエラーは検
出することができない。なぜならば前記信号は位置aとc
でRLL符号に違反しているが、位置bでは違反がないから
である。
【００１６】一般的なデジタルデータにおける伝送、保
存、受信と再現時に発生したエラーには２種類のタイプ
がある。第１のタイプはランダムエラーであり、ビット
値がその対応値に置換された時に単一ビット上で発生す
るものである。第２のタイプはバーストエラーであり、
バーストシリアルに隣接するビットで発生し、バースト
エラーの長さと頻度は恐らくランダムまたは規律的なも
のである。いずれのタイプにおいても、これらエラーの
相対的な発生は通常用いられるメディアまたはチャネル
により決まるので、RLL符号化に対するエラー訂正は、
例えばテーブルを用いて実施するものであり、全てのRL
L符号化違反の不具合を列挙することはできない。
存、受信と再現時に発生したエラーには２種類のタイプ
がある。第１のタイプはランダムエラーであり、ビット
値がその対応値に置換された時に単一ビット上で発生す
るものである。第２のタイプはバーストエラーであり、
バーストシリアルに隣接するビットで発生し、バースト
エラーの長さと頻度は恐らくランダムまたは規律的なも
のである。いずれのタイプにおいても、これらエラーの
相対的な発生は通常用いられるメディアまたはチャネル
により決まるので、RLL符号化に対するエラー訂正は、
例えばテーブルを用いて実施するものであり、全てのRL
L符号化違反の不具合を列挙することはできない。
【００１７】EFM+符号化規則は少なくとも２である必要
を規定するが、１０を超えないビット区間中では遷移で
きず、つまりピット−ランド（pit-to-land）またはラ
ンド−ピット（land -to- pit）の遷移である。そして
これらバースト長さの限度は通常（d,k）＝（2,10）と
表示される。もし、RLL符号化の特徴を使用できるなら
ば、NRZI信号は変復調の前にエラーを訂正し、システム
機能の改善ができる。
を規定するが、１０を超えないビット区間中では遷移で
きず、つまりピット−ランド（pit-to-land）またはラ
ンド−ピット（land -to- pit）の遷移である。そして
これらバースト長さの限度は通常（d,k）＝（2,10）と
表示される。もし、RLL符号化の特徴を使用できるなら
ば、NRZI信号は変復調の前にエラーを訂正し、システム
機能の改善ができる。
【００１８】
【発明が解決しようとする課題】本発明の主な目的は、
ビタビ計算法をISI影響のないフルレスポンスチャネル
システム中のデータエラー訂正に応用するものであり、
特にCD/DVDシステムのあらゆるRLL符号化を備えたフル
レスポンスチャネルシステムにある。
ビタビ計算法をISI影響のないフルレスポンスチャネル
システム中のデータエラー訂正に応用するものであり、
特にCD/DVDシステムのあらゆるRLL符号化を備えたフル
レスポンスチャネルシステムにある。
【００１９】本発明のもう一つの目的は、ビタビ計算法
により作動するデータエラー訂正回路により、テーブル
を用いてRLL符号化違反を含む全て不具合を列挙できな
いものを解決するものである。
により作動するデータエラー訂正回路により、テーブル
を用いてRLL符号化違反を含む全て不具合を列挙できな
いものを解決するものである。
【００２０】
【課題を解決するための手段】これに鑑み、本発明では
CD/DVDシステムのフルレスポンスチャネルシステムにお
いて、ビタビ検出器によりRLL符号化データエラー訂正
回路を作動させることにより、NRZIのエラーを改善す
る。本発明では、PRMLシステムにおけるビタビ計算法の
観念をフルレスポンスチャネルシステムに応用するもの
であり、しかも本発明の実施例は、RLL符号化の符合制
限をd=2とすることにより、NRZI信号中のランダムエラ
ーを訂正するものである。
CD/DVDシステムのフルレスポンスチャネルシステムにお
いて、ビタビ検出器によりRLL符号化データエラー訂正
回路を作動させることにより、NRZIのエラーを改善す
る。本発明では、PRMLシステムにおけるビタビ計算法の
観念をフルレスポンスチャネルシステムに応用するもの
であり、しかも本発明の実施例は、RLL符号化の符合制
限をd=2とすることにより、NRZI信号中のランダムエラ
ーを訂正するものである。
【００２１】CD/DVD d=2 RLL符号化の制限により、ビタ
ビ検出器に入った入力シリアルは８種類の可能チャネル
状態から、６種類の可能チャネル状態にまで減少する。
なぜならば、そのうちの２種類の可能チャネルはRLL符
号化の制限が不許可であるからである。フルレスポンス
チャネルシステムにおいて、NRZIのビット値は僅かに０
または１であるので、したがって、ビタビ検出器により
RLL符号化データエラー訂正回路を作動させる場合、基
準振幅の簡略化により、その枝メトリック値計算回路と
加算法比較選択回路との複雑度を、PRMLシステムにおけ
るビタビ検出器よりも簡単にすると同時に、VLSIにより
本発明の実施例を実現し、より一層の効果を得ることが
できる。
ビ検出器に入った入力シリアルは８種類の可能チャネル
状態から、６種類の可能チャネル状態にまで減少する。
なぜならば、そのうちの２種類の可能チャネルはRLL符
号化の制限が不許可であるからである。フルレスポンス
チャネルシステムにおいて、NRZIのビット値は僅かに０
または１であるので、したがって、ビタビ検出器により
RLL符号化データエラー訂正回路を作動させる場合、基
準振幅の簡略化により、その枝メトリック値計算回路と
加算法比較選択回路との複雑度を、PRMLシステムにおけ
るビタビ検出器よりも簡単にすると同時に、VLSIにより
本発明の実施例を実現し、より一層の効果を得ることが
できる。
【００２２】本発明のデータエラー訂正方法およびその
数々の長所と特徴は、下記の詳細な説明および別紙の図
面からより一層理解できる。
数々の長所と特徴は、下記の詳細な説明および別紙の図
面からより一層理解できる。
【００２３】
【発明の実施の形態】本発明では、閲読するとおり、本
発明の好ましい実施例に図面を付した十分な記述を含ん
でいるが、この記述以前に当業者が本文中における記述
の発明を改変すると同時に、本発明の効果を得られるは
ずである。したがって、以下の記述は当業者にとって広
汎な記述であり、しかもその内容は本発明を限定するも
のではないことを理解する必要がある。
発明の好ましい実施例に図面を付した十分な記述を含ん
でいるが、この記述以前に当業者が本文中における記述
の発明を改変すると同時に、本発明の効果を得られるは
ずである。したがって、以下の記述は当業者にとって広
汎な記述であり、しかもその内容は本発明を限定するも
のではないことを理解する必要がある。
【００２４】読取りチャネルにおいて、DVDディスクか
ら得られた読取り信号、その再生信号NRZI信号を3Tから
11Tにコンバートするが、エラーはこの何らかの位置に
発生する可能性がある。RLL符号化エラーの訂正の実現
において、テーブルを用いてRLL符号化規則に違反した
全ての不具合を列挙することは難しい。したがって、NR
ZIエラー訂正回路を設計するために、本発明ではPRMLシ
ステムにおけるビタビ計算法の概念をフルレスポンスチ
ャネルシステム中に応用するものである。
ら得られた読取り信号、その再生信号NRZI信号を3Tから
11Tにコンバートするが、エラーはこの何らかの位置に
発生する可能性がある。RLL符号化エラーの訂正の実現
において、テーブルを用いてRLL符号化規則に違反した
全ての不具合を列挙することは難しい。したがって、NR
ZIエラー訂正回路を設計するために、本発明ではPRMLシ
ステムにおけるビタビ計算法の概念をフルレスポンスチ
ャネルシステム中に応用するものである。
【００２５】本発明では、フルレスポンスチャネルシス
テムに使用されるデータエラーの訂正方法であって、記
録メディアから読取り信号を得るとともに、この読取り
信号を、NRZIフォーマットでDVDディスクなど前記記録
メディア中に記録されたビットデータにコンバートし、
ビタビ検出手段にて前記ビットデータにおけるビット状
態のコンバートが所定の連続長さ制限区間内にてコンバ
ートしたかの当否を決定し、もし所定の連続長さ制限区
間内でのコンバートに違反した場合、ビットデータにお
ける前記所定の連続長さ区間におけるビット状態コンバ
ートのビット値を訂正する、ものを備えたデータエラー
訂正方法を提供するものである。
テムに使用されるデータエラーの訂正方法であって、記
録メディアから読取り信号を得るとともに、この読取り
信号を、NRZIフォーマットでDVDディスクなど前記記録
メディア中に記録されたビットデータにコンバートし、
ビタビ検出手段にて前記ビットデータにおけるビット状
態のコンバートが所定の連続長さ制限区間内にてコンバ
ートしたかの当否を決定し、もし所定の連続長さ制限区
間内でのコンバートに違反した場合、ビットデータにお
ける前記所定の連続長さ区間におけるビット状態コンバ
ートのビット値を訂正する、ものを備えたデータエラー
訂正方法を提供するものである。
【００２６】そのうち、ビット状態のコンバートとは、
ロジック「H」をロジック「L」またはロジック「L」を
ロジック「H」にコンバートすることを指し、一方、所
定の連続長さ制限区間は、ビット状態がd個連続したビ
ット区間にてロジック状態の不変を維持するものであ
り、本発明の好ましい実施例においては、CD/DVDのd値
を2として例示し、その再生するNRZI信号3Tの発生確率
は最高となる。
ロジック「H」をロジック「L」またはロジック「L」を
ロジック「H」にコンバートすることを指し、一方、所
定の連続長さ制限区間は、ビット状態がd個連続したビ
ット区間にてロジック状態の不変を維持するものであ
り、本発明の好ましい実施例においては、CD/DVDのd値
を2として例示し、その再生するNRZI信号3Tの発生確率
は最高となる。
【００２７】そのうち、ビタビ検出手段の状態図には、
所定連続長さ制限区間内にてビット状態のコンバートの
発生は含まれない。つまり、ビタビ検出処理するビット
データのチャネル状態はNRZI信号中にて連続d+1個ビッ
ト区間がロジック状態の不変を満足するものである。
所定連続長さ制限区間内にてビット状態のコンバートの
発生は含まれない。つまり、ビタビ検出処理するビット
データのチャネル状態はNRZI信号中にて連続d+1個ビッ
ト区間がロジック状態の不変を満足するものである。
【００２８】フルレスポンスチャネルにおいて、NRZIの
ビット値は0または1であるので、NRZIデータエラー訂正
を実行するビタビ検出器の回路設計において大幅に簡略
化でき、特に、その枝メトリック計算回路１０はインバ
ータにより実行され、しかも加算法比較選択回路１１に
おける演算結果データの表示は少数のビット数の使用で
十分である。
ビット値は0または1であるので、NRZIデータエラー訂正
を実行するビタビ検出器の回路設計において大幅に簡略
化でき、特に、その枝メトリック計算回路１０はインバ
ータにより実行され、しかも加算法比較選択回路１１に
おける演算結果データの表示は少数のビット数の使用で
十分である。
【００２９】引続き、図４を参照されたい。これは本発
明におけるデータエラー訂正の好ましい実施例のシステ
ム構成図である。本発明ではサンプラー手段４と変復調
手段７の間にてRLL符号化エラー訂正回路を加設するこ
とにより、NRZI中の一部エラーを訂正する。本発明の好
ましい実施例において、データエラー訂正回路は、RLL
符号化のコード制限d=2の状況に対して、NRZI信号中の
ランダムエラーを訂正する。したがって、入力シリアル
がもし全く構造化されていない場合、これは8種類の可
能なチャネル状態があること、つまり（S000,S001,S01
0,S011,S100,S110,S111）であることを意味し、コード
制限d=2のRLL符号化を満足している状況下で、2種類の
状態S010とS101は不許可であり、そして6種類の可能な
チャネルのみが残される。
明におけるデータエラー訂正の好ましい実施例のシステ
ム構成図である。本発明ではサンプラー手段４と変復調
手段７の間にてRLL符号化エラー訂正回路を加設するこ
とにより、NRZI中の一部エラーを訂正する。本発明の好
ましい実施例において、データエラー訂正回路は、RLL
符号化のコード制限d=2の状況に対して、NRZI信号中の
ランダムエラーを訂正する。したがって、入力シリアル
がもし全く構造化されていない場合、これは8種類の可
能なチャネル状態があること、つまり（S000,S001,S01
0,S011,S100,S110,S111）であることを意味し、コード
制限d=2のRLL符号化を満足している状況下で、2種類の
状態S010とS101は不許可であり、そして6種類の可能な
チャネルのみが残される。
【００３０】図５は、本発明における好ましい実施例を
示す状態図である。RLL符号化（2,k）の条件を満足して
おり、NRZI=0である場合、状態S000維持、状態S100の状
態S000への遷移、状態S110の状態S100への遷移、状態S1
11の状態S110への遷移となる。NRZI=1である場合、状態
S111維持、状態S011の状態111への遷移、状態S001の状
態S011への遷移、状態S000の状態S001への遷移となる。
図６は図５における状態図の等価表示トレリスを示すも
のであり、そのうち時間tの状態Sは、基準振幅値に基づ
き、時間t+1でビット値を出力するとともに、次の状態S
に遷移する。
示す状態図である。RLL符号化（2,k）の条件を満足して
おり、NRZI=0である場合、状態S000維持、状態S100の状
態S000への遷移、状態S110の状態S100への遷移、状態S1
11の状態S110への遷移となる。NRZI=1である場合、状態
S111維持、状態S011の状態111への遷移、状態S001の状
態S011への遷移、状態S000の状態S001への遷移となる。
図６は図５における状態図の等価表示トレリスを示すも
のであり、そのうち時間tの状態Sは、基準振幅値に基づ
き、時間t+1でビット値を出力するとともに、次の状態S
に遷移する。
【００３１】以下において、本発明の好ましい実施例に
てビタビ検出器によりRLL符号化エラー訂正回路を実現
し、上記のトレリス図にて得られた信号上に使用するも
のについて、詳細に説明する。
てビタビ検出器によりRLL符号化エラー訂正回路を実現
し、上記のトレリス図にて得られた信号上に使用するも
のについて、詳細に説明する。
【００３２】A．枝メトリック値計算 本発明における好ましい実施例中において、NRZI信号の
値は僅かに0または1であるので、ビタビ検出器の枝メト
リック値計算回路１０のPRMLシステムに相対してかなり
簡単に設計できる。各時点の枝メトリック値はそれぞれ
以下のとおりである。
値は僅かに0または1であるので、ビタビ検出器の枝メト
リック値計算回路１０のPRMLシステムに相対してかなり
簡単に設計できる。各時点の枝メトリック値はそれぞれ
以下のとおりである。
【００３３】B0001＝B0002＝B1001＝B1101＝NRZI B0001＝B0111＝B1111＝B1112＝not NRZI…（１） そして、図７に示すものを参照されたい。枝メトリック
計算回路１０の回路ブロック図は単にインバータ１０１
のみで実施でき、減算器と乗算器などは必要ない。
計算回路１０の回路ブロック図は単にインバータ１０１
のみで実施でき、減算器と乗算器などは必要ない。
【００３４】B．加算比較選択 加算法比較選択回路１１にて使用されるパスメトリック
値P000、P001、P011、P100、P110、P111のイニシャライ
ズは以下のとおりである。
値P000、P001、P011、P100、P110、P111のイニシャライ
ズは以下のとおりである。
【００３５】P000=P001=P011=P100=P110=P111=0 イニシャライズ動作は再生操作の前に実行すればよく、
再生操作の下、図８に示すものを併せて参照しながら説
明を進めると、加算法比較選択回路１１は枝メトリック
計算回路１０から、式（１）の計算前時点の枝メトリッ
ク値B0001、B0002、B0011、B0111、B1001、B1101、B111
1、B1112を得るが、これらの値は僅かに0または1であ
り、しかもこれら枝メトリック値から現時点のパスメト
リック値を得て、かつ加算法比較選択回路１１がP000
(t)+B0001(t)とP100(t)+B0002(t)、P011(t)+B111１(t)
とP111(t)+B1112(t)とを比較し、パス制御信号H000(t)
とH111(t)の出力値を以下のとおり決定する。
再生操作の下、図８に示すものを併せて参照しながら説
明を進めると、加算法比較選択回路１１は枝メトリック
計算回路１０から、式（１）の計算前時点の枝メトリッ
ク値B0001、B0002、B0011、B0111、B1001、B1101、B111
1、B1112を得るが、これらの値は僅かに0または1であ
り、しかもこれら枝メトリック値から現時点のパスメト
リック値を得て、かつ加算法比較選択回路１１がP000
(t)+B0001(t)とP100(t)+B0002(t)、P011(t)+B111１(t)
とP111(t)+B1112(t)とを比較し、パス制御信号H000(t)
とH111(t)の出力値を以下のとおり決定する。
【式１】
【００３６】加算法比較選択回路１１はパス制御信号H0
00とH111とをパスメモリ１２に出力するとともに、P000
(t+1)、P001(t+1)、P011(t+1)、P100(t+1)、P110(t+
1)、P111(t+1)の6個のパスメトリック値に対してリフレ
ッシュ動作を行う。その計算式は以下のとおりである。
00とH111とをパスメモリ１２に出力するとともに、P000
(t+1)、P001(t+1)、P011(t+1)、P100(t+1)、P110(t+
1)、P111(t+1)の6個のパスメトリック値に対してリフレ
ッシュ動作を行う。その計算式は以下のとおりである。
【００３７】P000(t+1)=min｛P000(t)+B0001(t),P100
(t)+B0002(t)｝； P001(t+1)=P000(t)+B0011(t)； P011(t+1)=P001(t)+B0111(t)； P100(t+1)=P110(t)+B1001(t)； P110(t+1)=P111(t)+B1101(t)；および P111(t+1)= min｛P011(t)+B1111(t),P111(t)+B111
2(t)｝；
(t)+B0002(t)｝； P001(t+1)=P000(t)+B0011(t)； P011(t+1)=P001(t)+B0111(t)； P100(t+1)=P110(t)+B1001(t)； P110(t+1)=P111(t)+B1101(t)；および P111(t+1)= min｛P011(t)+B1111(t),P111(t)+B111
2(t)｝；
【００３８】そのうち、加算法比較選択回路１１で加算
器１１１、コンパレータ１１２とセレクタ１１３は、演
算データ表示のビット数が減少していることから、その
回路の複雑度と占有する回路面積を大幅に減少させるこ
とができる。
器１１１、コンパレータ１１２とセレクタ１１３は、演
算データ表示のビット数が減少していることから、その
回路の複雑度と占有する回路面積を大幅に減少させるこ
とができる。
【００３９】C．パスメモリ 図９ではパスメモリ１２の回路ブロック図を示してい
る。パスメモリ１２は、n個の検出系列切換器２１１か
ら２１ｎと、それぞれ近接した検出系列切換器の間に介
在する6(n-1)個の遅延素子２２１から２２n-1とを備え
る。各遅延素子の出力は素子の遅延時間においてもう一
レベル下の検出系列切換器の入力とされる。パス制御信
号H000とH111は加算法比較選択回路１１から得て、各検
出系列切換器２１１から２１ｎとに入力される。そのう
ち、検出系列切換器は図６に示すトレリスフォームに基
づき切換えられる。
る。パスメモリ１２は、n個の検出系列切換器２１１か
ら２１ｎと、それぞれ近接した検出系列切換器の間に介
在する6(n-1)個の遅延素子２２１から２２n-1とを備え
る。各遅延素子の出力は素子の遅延時間においてもう一
レベル下の検出系列切換器の入力とされる。パス制御信
号H000とH111は加算法比較選択回路１１から得て、各検
出系列切換器２１１から２１ｎとに入力される。そのう
ち、検出系列切換器は図６に示すトレリスフォームに基
づき切換えられる。
【００４０】本発明の好ましい実施例の詳細な説明の
後、当業者がはっきりと理解できるとともに、後述する
特許請求の範囲と思想を逸脱しない範囲の下、各種の変
化と改変でき、しかも本発明は明細書の実施例の実施方
式に制限されるものでもない。例えば、ビタビ検出のビ
ットデータ処理のチャネル状態は、連続d+1個ビット区
間はロジック状態の不変の維持を満たすものであり、d=
2は本発明の実施例の条件を制限するものではない。
後、当業者がはっきりと理解できるとともに、後述する
特許請求の範囲と思想を逸脱しない範囲の下、各種の変
化と改変でき、しかも本発明は明細書の実施例の実施方
式に制限されるものでもない。例えば、ビタビ検出のビ
ットデータ処理のチャネル状態は、連続d+1個ビット区
間はロジック状態の不変の維持を満たすものであり、d=
2は本発明の実施例の条件を制限するものではない。
【００４１】
【発明の効果】本発明の好ましい実施例によれば、フル
レスポンスチャネルシステムにおいて、ビタビ検出器を
もって制限d=2を満たすRLL符号化エラー訂正回路を作動
させ、読取りチャネルにおけるNRZI信号のランダムエラ
ーが減少または回復可能にするとともに、実験結果にお
いて、ビタビ検出器は約15％のエラーを減少させること
ができた。
レスポンスチャネルシステムにおいて、ビタビ検出器を
もって制限d=2を満たすRLL符号化エラー訂正回路を作動
させ、読取りチャネルにおけるNRZI信号のランダムエラ
ーが減少または回復可能にするとともに、実験結果にお
いて、ビタビ検出器は約15％のエラーを減少させること
ができた。
【００４２】また、本発明はビタビ検出器をISI影響の
ないフルレスポンスチャネルシステム中に応用し、枝メ
トリック値計算と加算法比較選択回路の入力値を0また
は1とし、回路設計の複雑度を大幅に減少させ、回路中
のビット表示の数量を減少し、ひいてはVLSIにより本発
明の実施例を実現し、更に多くの実益が得られるもので
ある。
ないフルレスポンスチャネルシステム中に応用し、枝メ
トリック値計算と加算法比較選択回路の入力値を0また
は1とし、回路設計の複雑度を大幅に減少させ、回路中
のビット表示の数量を減少し、ひいてはVLSIにより本発
明の実施例を実現し、更に多くの実益が得られるもので
ある。
【００４３】本発明の好ましい実施例はCD/DVDシステム
に使用できるのみならず、あらゆるRLL符号化フルレス
ポンスチャネルシステムに応用しても本発明と同一の効
果が得られる。
に使用できるのみならず、あらゆるRLL符号化フルレス
ポンスチャネルシステムに応用しても本発明と同一の効
果が得られる。
【００４４】
【図面の簡単な説明】
【図１】ビタビ検出器の構成ブロック図である。
【図２】光ディスクシステムの読取りチャネルの構成図
である。
である。
【図３】エラーを含んだRLL符号化の再現信号の概略図
である。データコード、記録データ波形、ディスクの対
応ピット、理想再生信号、理想NRZI、実際再生信号およ
び実際NRZI相互間の対応関係を説明している。
である。データコード、記録データ波形、ディスクの対
応ピット、理想再生信号、理想NRZI、実際再生信号およ
び実際NRZI相互間の対応関係を説明している。
【図４】本発明のデータエラー訂正の好ましい実施例に
おけるシステム構成図である。
おけるシステム構成図である。
【図５】本発明の好ましい実施例の状態図である。その
うち、RLL符号化はコード制限d=2の制限を満たしてい
る。
うち、RLL符号化はコード制限d=2の制限を満たしてい
る。
【図６】図５にて示す状態のトレリス図である。
【図７】本発明の好ましい実施例における枝メトリック
値計算回路の回路ブロック図である。
値計算回路の回路ブロック図である。
【図８】本発明の好ましい実施例における加算法比較選
択回路の回路ブロック図である。
択回路の回路ブロック図である。
【図９】本発明の好ましい実施例におけるパスメモリの
回路ブロック図である。
回路ブロック図である。
１ 等化器 ２ データスライサ ３ フェーズロック回路 ４ サンプラー手段 ５ RLL符号化エラー訂正回路 ６ 記録メディア ７ 変復調手段 １０ 枝メトリック計算回路 １１ 加算法比較選択回路 １２ パスメモリ ２０ フルレスポンスチャネルシステム １０１ インバータ １１１ 加算器 １１２ コンパレータ １１３ セレクタ ２１１〜２１n 検出系列切換器 ２２１〜２１n-1 遅延素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/10 ３４１ Ｇ１１Ｂ 20/10 ３４１Ｂ Ｈ０３Ｍ 13/41 Ｈ０３Ｍ 13/41 Ｆターム(参考） 5B001 AA13 AB02 AC02 AD03 AE02 5D044 AB05 AB07 BC02 CC04 DE68 GL02 GL13 GL28 GL50 5J065 AC03 AG05 AH02 AH23
Claims (20)
- 【請求項１】 記録メディア上から読取信号を得るとと
もに、前記読取信号をビットデータにコンバートし、か
つ前記ビットデータをNRZIフォーマットにて前記記録メ
ディアに記録し、 ビタビ検出方式により、前記ビットデータにおけるビッ
ト状態のコンバートが所定連続長さ制限区間内にて発生
したか否かを決定することを特徴としたフルレスポンス
チャネルシステムに用いられるデータエラー訂正方法。 - 【請求項２】 前記ビット状態のコンバートは、ロジッ
ク「H」をロジック「L」に転換することであることを特
徴とした請求項１に記載のデータエラー訂正方法。 - 【請求項３】 前記ビット状態のコンバートは、ロジッ
ク「L」をロジック「H」に転換することであることを特
徴とした請求項１に記載のデータエラー訂正方法。 - 【請求項４】 前記所定連続長さ制限区間はビット状態
が連続してd+1個ビットロジック「H」の状態を維持して
不変であることを特徴とした請求項１または２または３
に記載のデータエラー訂正方法。 - 【請求項５】 前記d=2であることを特徴とした請求項
４に記載のデータエラー訂正方法。 - 【請求項６】 前記ビットデータの値は0または1である
ことを特徴とした請求項１に記載のデータエラー訂正方
法。 - 【請求項７】 前記ビタビ検出方式には枝メトリック値
が含まれることを特徴とした請求項６に記載のデータエ
ラー訂正方法。 - 【請求項８】 前記枝メトリック値は0または1であるこ
とを特徴とした請求項７に記載のデータエラー訂正方
法。 - 【請求項９】 前記枝メトリック値を計算する回路はイ
ンバータにより動作することを特徴とした請求項７に記
載のデータエラー訂正方法。 - 【請求項１０】 前記ビットデータの値と前記枝メトリ
ック値とは１個のビットにより表示されることを特徴と
した請求項６または８に記載のデータエラー訂正方法。 - 【請求項１１】 記録メディア上から読取信号を得ると
ともに、前記読取信号をビットデータにコンバートし、 ビタビ検出方式により、前記ビットデータにおけるビッ
ト状態のコンバートが所定連続長さ制限区間内にて発生
したか否かを決定することを特徴としたフルレスポンス
チャネルシステムに用いられるデータエラー訂正方法。 - 【請求項１２】 前記所定連続長さ制限区間はビット状
態がd+1個連続したビット区間においてロジック状態を
維持して不変であることを特徴とした請求項１１に記載
のデータエラー訂正方法。 - 【請求項１３】 前記d=2であることを特徴とした請求
項１１に記載のデータエラー訂正方法。 - 【請求項１４】 前記ビタビ検出方式で処理される前記
ビットデータ値は0または1であることを特徴とした請求
項１１に記載のデータエラー訂正方法。 - 【請求項１５】 前記ビタビ検出方式の状態図には、前
記所定連続長さ制限区間内にて発生したビット状態のコ
ンバートを含まないことを特徴とした請求項１１または
１２または１４に記載のデータエラー訂正方法。 - 【請求項１６】 前記ビットデータが前記所定連続長さ
制限区間内にて発生したビット状態コンバートのビット
値を訂正することを含むことを特徴とした請求項１５に
記載のデータエラー訂正方法。 - 【請求項１７】 前記ビタビ検出方式の枝メトリック値
は0または1であることを特徴とした請求項１４に記載の
データエラー訂正方法。 - 【請求項１８】 前記枝メトリック値を計算する回路は
インバータにより動作することを特徴とした請求項１７
に記載のデータエラー訂正方法。 - 【請求項１９】 前記ビットデータはNRZIフォーマット
であることを特徴とした請求項１１に記載のデータエラ
ー訂正方法。 - 【請求項２０】 前記ビットデータの値と前記枝メトリ
ック値とは１個のビットにより表示されることを特徴と
した請求項１４または１７に記載のデータエラー訂正方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090107694 | 2001-03-30 | ||
| TW090107694A TW518845B (en) | 2001-03-30 | 2001-03-30 | Method of erroneous data correction for full response channel system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002298518A true JP2002298518A (ja) | 2002-10-11 |
Family
ID=21677821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332155A Pending JP2002298518A (ja) | 2001-03-30 | 2001-10-30 | フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6904559B2 (ja) |
| JP (1) | JP2002298518A (ja) |
| TW (1) | TW518845B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008140110A1 (ja) * | 2007-05-15 | 2008-11-20 | Nec Corporation | ビタビ検出器、及び、情報再生装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW543301B (en) * | 2000-12-22 | 2003-07-21 | Mediatek Inc | Decoding circuit and method of Vieterbi decoder |
| US20030165208A1 (en) * | 2002-03-04 | 2003-09-04 | Andrew Carter | Non-linear decision feedback phase locked loop filter |
| US7164371B2 (en) * | 2004-07-30 | 2007-01-16 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for data coding for high density recording channels exhibiting low frequency contents |
| KR100694125B1 (ko) * | 2005-06-10 | 2007-03-12 | 삼성전자주식회사 | 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법 |
| US8788848B2 (en) * | 2007-03-22 | 2014-07-22 | Microsoft Corporation | Optical DNA |
| US8837721B2 (en) * | 2007-03-22 | 2014-09-16 | Microsoft Corporation | Optical DNA based on non-deterministic errors |
| US9135948B2 (en) * | 2009-07-03 | 2015-09-15 | Microsoft Technology Licensing, Llc | Optical medium with added descriptor to reduce counterfeiting |
| US20100214894A1 (en) * | 2009-02-20 | 2010-08-26 | Microsoft Corporation | Optical Medium with Added Descriptor to Reduce Counterfeiting |
| US9195810B2 (en) | 2010-12-28 | 2015-11-24 | Microsoft Technology Licensing, Llc | Identifying factorable code |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1004814A3 (nl) * | 1991-05-08 | 1993-02-02 | Bell Telephone Mfg | Decodeerinrichting. |
| US5563864A (en) * | 1993-12-24 | 1996-10-08 | Seiko Epson Corporation | Information recording and reproducing apparatus |
| US5859601A (en) * | 1996-04-05 | 1999-01-12 | Regents Of The University Of Minnesota | Method and apparatus for implementing maximum transition run codes |
| US5771127A (en) * | 1996-07-29 | 1998-06-23 | Cirrus Logic, Inc. | Sampled amplitude read channel employing interpolated timing recovery and a remod/demod sequence detector |
| JPH10150370A (ja) * | 1996-11-19 | 1998-06-02 | Sony Corp | ビタビ復号器およびビタビ復号方法 |
| US5949357A (en) * | 1997-01-13 | 1999-09-07 | Quantum Corporation | Time-varying maximum-transition-run codes for data channels |
| US6052248A (en) * | 1998-01-30 | 2000-04-18 | Cirrus Logic, Inc. | Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel |
-
2001
- 2001-03-30 TW TW090107694A patent/TW518845B/zh not_active IP Right Cessation
- 2001-10-30 JP JP2001332155A patent/JP2002298518A/ja active Pending
- 2001-10-31 US US09/984,745 patent/US6904559B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008140110A1 (ja) * | 2007-05-15 | 2008-11-20 | Nec Corporation | ビタビ検出器、及び、情報再生装置 |
| JP2008287763A (ja) * | 2007-05-15 | 2008-11-27 | Nec Corp | ビタビ検出器、及び、情報再生装置 |
| JP4501960B2 (ja) * | 2007-05-15 | 2010-07-14 | 日本電気株式会社 | ビタビ検出器、及び、情報再生装置 |
| US8599670B2 (en) | 2007-05-15 | 2013-12-03 | Nec Corporation | Viterbi detector and information reproducing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| TW518845B (en) | 2003-01-21 |
| US20020166096A1 (en) | 2002-11-07 |
| US6904559B2 (en) | 2005-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101034771B1 (ko) | 데이터 검출 방법 | |
| JP3533315B2 (ja) | 信号処理回路 | |
| US6678862B1 (en) | Detection apparatus | |
| US5774286A (en) | Magnetic disk drive in which read data is demodulated using maximum likelihood detection method | |
| US7339500B2 (en) | Encoding method and decoding method | |
| KR100661761B1 (ko) | 데이터 디코딩 장치 및 데이터 디코딩 방법 | |
| JP2002298518A (ja) | フルレスポンスチャネルシステムに用いられるデータエラー訂正方法 | |
| US6850573B1 (en) | Coding apparatus and method, decoding apparatus and method, and recording medium | |
| JP3861409B2 (ja) | ディジタル信号再生装置 | |
| JPH05234279A (ja) | 最尤復号装置及びこれを用いた再生データ復調装置 | |
| US6347390B1 (en) | Data encoding method and device, data decoding method and device, and data supply medium | |
| US6532337B1 (en) | Digital-signal playback apparatus | |
| JPH08116275A (ja) | ディジタル信号復号化処理装置 | |
| JP3716421B2 (ja) | 復調装置および復調方法 | |
| JP3331818B2 (ja) | ディジタル情報再生装置 | |
| JP3539091B2 (ja) | データ復号方法及びデータ復号装置 | |
| JP3646684B2 (ja) | パーシャルレスポンス復調方法を用いたデータ記録再生装置 | |
| JP3216609B2 (ja) | 再生データ検出装置 | |
| US6026507A (en) | Decoder for suppressing error propagation | |
| JP3000938B2 (ja) | データ検出再生方法および装置 | |
| KR100664006B1 (ko) | 디지털 신호 처리 장치 및 방법 | |
| JP3301691B2 (ja) | デジタル情報再生装置 | |
| JP3645478B2 (ja) | 制御データ列符号化方法およびその装置 | |
| JP2953385B2 (ja) | ディジタル記録符号化方法及び再生データ検出方法 | |
| KR19990038679A (ko) | 비터비 검출방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040428 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040728 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050224 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050224 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |