JP2002290172A - ボルテージフォロア回路および表示装置用駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 ボルテージフォロア回路において、消費電流
を増加させることなく、出力電圧を入力電圧に迅速に追
従させることができるようにする。 【解決手段】 第１差動段１０１と、第１差動段１０１
の電流変化に応じて電流を外部に出力するＰ型トランジ
スタ２１１と、第１差動段１０１に対してオフセット電
圧を持つ第２差動段１０２と、第２差動段１０２の電流
変化に応じて電流を外部から引き込むＮ型トランジスタ
２１４と、定電流源としてのＮ型トランジスタ２１５
と、第１差動段１０１の正相入力端子と第２差動段１０
２の正相入力端子との両方が接続されて、入力電圧を入
力される入力端子と、Ｐ型トランジスタ２１１、Ｎ型ト
ランジスタ２１４およびＮ型トランジスタ２１５が接続
されるとともに、そこから出力される出力電圧が第１差
動段１０１の逆相入力端子と第２差動段１０２の逆相入
力端子とに帰還される出力端子とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インピーダンス変
換器などに用いられるボルテージフォロア回路および表
示装置用駆動装置に関するものである。

【０００２】

【従来の技術】例えば液晶表示装置などにおいて、ソー
スドライバ（信号線駆動回路）内の基準電圧発生回路の
出力にボルテージフォロア回路を接続することが一般に
行われている。

【０００３】図７に、差動増幅回路を使ったボルテージ
フォロア回路の例を示す。このボルテージフォロア回路
は、出力電圧が入力電圧に追従し、出力インピーダンス
を低くするためのインピーダンス変換器として用いられ
る。

【０００４】図７のボルテージフォロア回路をトランジ
スタレベルで表した一般的な回路構成を図８、図９に示
す。

【０００５】図８は、Ｐ型のトランジスタで差動段の入
力部１１０６、１１０７を構成した差動増幅回路の例で
ある。

【０００６】定電流源としてのＰ型トランジスタ１１０
３のゲートには定電圧ＶＢＰを供給し、Ｐ型トランジス
タ１１０３には定電流Ｉが流れる。Ｎ型トランジスタ１
１０８、１１０９で構成されるカレントミラー回路によ
り、定電流ＩはＩａとＩｂとに分割される。

【０００７】本差動増幅回路の出力部は、定電流源とし
て働くＰ型トランジスタ１１０５（負荷回路として作
用）と、Ｎ型トランジスタ１１２１とで構成されてい
る。

【０００８】出力端子は、差動段の入力部を構成する一
方の逆相入力端子（Ｐ型トランジスタ１１０７のゲー
ト）と接続され、もう一方の正相入力端子（Ｐ型トラン
ジスタ１１０６のゲート）が入力端子となり、ボルテー
ジフォロア回路を構成している。

【０００９】本回路は、入力端子の電圧Ｖｉｎと出力端
子の電圧Ｖｏｕｔとの関係が Ｖｉｎ＜Ｖｏｕｔの場合 Ｉａ＞Ｉｂとなり、ポイントＡの電位は下がり、Ｎ型ト
ランジスタ１１０８および１１０９がオフする方向に向
かうので、ポイントＢの電位が上がる。このため、Ｎ型
トランジスタ１１２１がオンする方向となり、Ｎ型トラ
ンジスタ１１２１に流れる電流が多くなり、Ｖｏｕｔの
電位は下がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推
移する。

【００１０】Ｖｉｎ＞Ｖｏｕｔの場合 Ｉａ＜Ｉｂとなり、ポイントＡの電位は上がり、Ｎ型ト
ランジスタ１１０８および１１０９がオンする方向に向
かうので、ポイントＢの電位が下がる。このため、Ｎ型
トランジスタ１１２１がオフする方向となり、Ｎ型トラ
ンジスタ１１２１に流れる電流が少なくなり、Ｐ型トラ
ンジスタ１１０５の流す定電流によりＶｏｕｔの電位は
上がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推移す
る。

【００１１】このように、カレントミラー回路に流れる
電流ＩａとＩｂとの電流バランスにより、入力電圧と等
しい電圧が出力される。

【００１２】差動増幅回路の差動段の入力部をＮ型のト
ランジスタで構成した回路を図９に示す。

【００１３】定電流源としてのＮ型トランジスタ１２０
３のゲートには定電圧ＶＢＮを供給し、Ｎ型トランジス
タ１２０３には定電流Ｉが流れる。Ｐ型トランジスタ１
２０８、１２０９で構成されるカレントミラー回路によ
り、定電流ＩはＩａとＩｂとに分割される。

【００１４】本差動増幅回路の出力部は、定電流源とし
て働くＮ型トランジスタ１２０５（負荷回路として作
用）と、Ｐ型トランジスタ１２２１とで構成されてい
る。

【００１５】出力端子は、差動段の入力部を構成する一
方の逆相入力端子（Ｎ型トランジスタ１２０７のゲー
ト）と接続され、もう一方の正相入力端子（Ｎ型トラン
ジスタ１２０６のゲート）が入力端子となり、ボルテー
ジフォロア回路を構成している。

【００１６】本回路は、入力端子の電圧Ｖｉｎと出力端
子の電圧Ｖｏｕｔとの関係が Ｖｉｎ＞Ｖｏｕｔの場合 Ｉａ＞Ｉｂとなり、ポイントＡの電位は上がり、Ｐ型ト
ランジスタ１２０８および１２０９がオフする方向に向
かうので、ポイントＢの電位が下がる。このため、Ｐ型
トランジスタ１２２１がオンする方向となり、Ｐ型トラ
ンジスタ１２２１に流れる電流が多くなり、Ｖｏｕｔの
電位は上がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推
移する。

【００１７】Ｖｉｎ＞Ｖｏｕｔの場合 Ｉａ＜Ｉｂとなり、ポイントＡの電位は下がり、Ｐ型ト
ランジスタ１２０８および１２０９がオンする方向に向
かうので、ポイントＢの電位が上がる。このため、Ｐ型
トランジスタ１２２１がオフする方向となり、Ｐ型トラ
ンジスタ１２２１に流れる電流が少なくなり、Ｎ型トラ
ンジスタ１２０５の流す定電流によりＶｏｕｔの電位は
下がる。その結果、Ｖｉｎ＝Ｖｏｕｔの状態に推移す
る。

【００１８】このように、カレントミラー回路に流れる
電流ＩａとＩｂとの電流バランスにより、入力電圧と等
しい電圧が出力される。

【００１９】特開平１１−２４２５２８号公報には、以
下のような開示がなされている。すなわち、図１０に示
すように、ボルテージフォロア回路１３０１の出力と電
源ＶＤＤとの間にＮ型のトランジスタＮＭＯＳ１が設け
られ、出力とＧＮＤとの間にＰ型のトランジスタＰＭＯ
Ｓ１が設けられており、それぞれのトランジスタのゲー
トは、ボルテージフォロア回路１３０１の入力に接続さ
れている。ボルテージフォロア回路１３０１の入力と出
力との電圧が同じである場合、出力に設けられているＮ
型およびＰ型トランジスタのゲート−ドレイン間の電圧
（Ｖｇｓ）は０Ｖであり、両方のトランジスタはオンす
ることがなく、通常のボルテージフォロア回路の動作と
なる。入力もしくは出力の電圧変動がトランジスタのし
きい値電圧Ｖｔｈの電圧を超えた場合、入力の電圧と出
力の電圧との関係でＰ型もしくはＮ型のトランジスタの
いずれかがオンし、出力と入力との電圧差をなくすよう
になっている。

【００２０】上記図１０の構成においてはトランジスタ
のしきい値電圧Ｖｔｈ以下の電圧変動に対しては通常の
ボルテージフォロア回路の動作しかできないのに対し、
図１１の構成では、抵抗器Ｒ１２、Ｒ２１とにより、ト
ランジスタのゲートに掛かる電圧とボルテージフォロア
回路１３０１の出力電圧との間にしきい値電圧Ｖｔｈほ
どの電圧差をあらかじめ設けている。

【００２１】上記図１１の構成では、両トランジスタＰ
ＭＯＳ２およびＮＭＯＳ２の各しきい値電圧Ｖｔｈは製
造条件によりばらつきが生じる。抵抗器Ｒ１２や抵抗器
Ｒ２１による電圧降下がしきい値電圧Ｖｔｈを超えてし
まえば、ＰＭＯＳ２およびＮＭＯＳ２を介して常に貫通
電流が流れることになる。逆に、抵抗器Ｒ１２や抵抗器
Ｒ２１による電圧降下がしきい値電圧Ｖｔｈを大きく下
回れば、Ｖｉｎ＝Ｖｏｕｔの状態に推移するのに時間を
要することになる。したがって、微小な電圧変動に対応
できるようにするためには、製造後、抵抗器Ｒ１２およ
びＲ２１の値をレーザートリミング等で調整するか、Ｐ
ＭＯＳ２あるいはＮＭＯＳ２のチャネル領域にイオン注
入を行い、しきい値電圧Ｖｔｈを調整する必要がある。

【００２２】

【発明が解決しようとする課題】図８に示す回路の場
合、出力段は、Ｖｉｎ＝Ｖｏｕｔの定常状態では、Ｐ型
トランジスタ１１０５のゲートに印加されるバイアス電
圧（定電圧ＶＢＰ）により決定される定電流が流れてい
る。

【００２３】前述のように、定電流は常時流れている電
流となるので、できるだけ少ない定電流にて差動増幅回
路を動作させることが低消費電力化のうえで好ましいこ
とになる。

【００２４】ここで、一般に、出力段のＮ型トランジス
タ１１２１は、オンすることによって、定常状態の電流
の数倍の電流を流すことができる能力を持っている（な
お、設計によりその電流値は異なる）。

【００２５】そのため、Ｖｉｎ＜Ｖｏｕｔの場合は、前
述のようにＮ型トランジスタ１１２１の流す電流により
定常状態に推移する。このため、Ｎ型トランジスタ１１
２１の流すことのできる電流を多くする回路設計にする
ことにより、定常状態に推移するスピードを速くするこ
とができる。

【００２６】しかし、Ｖｉｎ＞Ｖｏｕｔの場合は、前述
のようにＰ型トランジスタ１１０５の流す電流（定電
流）により定常状態に推移する。このため、上記のよう
に出力段の定電流を少なくするように設定すると、流す
ことのできる電流が少ないことから、定常状態に推移す
るスピードが遅くなってしまう。

【００２７】逆に、スピードを速くしようとすると、定
電流値を大きくしなければならない。

【００２８】図９に示す回路の場合も同様である。すな
わち、Ｎ型トランジスタ１２０５は、バイアス電圧（定
電圧ＶＢＮ）により決まる定電流源となっている。図８
の回路で説明したように、消費電流を少なくするため、
できるだけ少ない定電流にて差動増幅回路を動作させた
場合、Ｐ型トランジスタ１２２１の流す電流により定常
状態に推移するＶｉｎ＞Ｖｏｕｔの場合に比べ、Ｎ型ト
ランジスタ１２０５の流す定電流により定常状態に推移
するＶｉｎ＜Ｖｏｕｔの場合は、定常状態に推移するス
ピードが遅くなる。

【００２９】このように、回路の動作スピードを上げる
ためには、多くの電流を定電流として流し続ける必要が
ある。このため、回路の動作スピードを上げると消費電
流が多くなってしまう。

【００３０】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、消費電流を増加させることなく、
出力電圧を入力電圧に迅速に追従させることができるボ
ルテージフォロア回路および表示装置用駆動装置を提供
することにある。

【００３１】

【課題を解決するための手段】上記の課題を解決するた
め、本発明のボルテージフォロア回路は、第１差動段
と、上記第１差動段に対してオフセット電圧を持つ第２
差動段と、上記第１差動段および上記第２差動段のうち
の一方を放出側差動段として、その出力電流変化に応じ
て電流を外部に出力する電流放出部と、上記第１差動段
および上記第２差動段のうちの他方を引き込み側差動段
として、その出力電流変化に応じて電流を外部から引き
込む電流引き込み部と、定電流源としての定電流供給部
と、上記第１差動段の正相入力端子と上記第２差動段の
正相入力端子との両方が接続されて、入力電圧を入力さ
れる入力端子と、上記電流放出部、電流引き込み部およ
び定電流供給部が接続されるとともに、そこから出力さ
れる出力電圧が上記第１差動段の逆相入力端子と上記第
２差動段の逆相入力端子とに帰還される出力端子とを備
えたことを特徴としている。

【００３２】上記の構成により、出力電圧が入力電圧よ
りも小さく、出力電圧を上げる必要がある場合は、放出
側差動段および電流放出部により、電流を外部に出力す
る方向に動作する。逆に、出力電圧が入力電圧よりも大
きく、出力電圧を下げる必要がある場合は、引き込み側
差動段および電流引き込み部により、電流を外部から引
き込む方向に動作する。

【００３３】したがって、出力電圧が入力電圧よりも小
さい場合および大きい場合のいずれの場合においても、
入力電圧と出力電圧とが等しい定常状態に出力端子に定
電流源から流れる定電流を大きくしなくても、迅速に定
常状態に推移させることができる。それゆえ、消費電流
を増加させることなく、出力電圧を入力電圧に迅速に追
従させることができる。

【００３４】上記第２差動段は、上記第１差動段に対し
てオフセット電圧を持っているため、定常状態に推移し
た後も、定電流供給部において回路を貫く貫通電流が発
生しない。

【００３５】すなわち、出力電圧の増加に対して、電流
放出部が十分なオフ状態になってから、上記オフセット
電圧分隔てた後、電流引き込み部が十分なオン状態にな
る。これによって、電流放出部と電流引き込み部との両
方が十分オンになるような出力電圧範囲が存在しないよ
うにしている。なお、ここで、十分オンになるとは、そ
れによってどの程度貫通電流を防止したいかによって決
めればよく、貫通電流を完全に避けたい場合は、一方が
完全にオフになってから他方がオン方向へ向かい始める
ように、オフセット電圧を設定すればよい。

【００３６】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、上記第１差動段と第２差動段
とで、回路構成が同一で、それらを構成するトランジス
タのうちの少なくとも一つが、トランジスタのチャネル
長またはチャネル幅の少なくとも一つが異なっているこ
とを特徴としている。

【００３７】上記の構成により、上記第１差動段と第２
差動段を構成するトランジスタのうちの少なくとも一つ
が、チャネル長またはチャネル幅の少なくとも一つが異
なっている。

【００３８】したがって、より簡素な構成で、上記第１
差動段と上記第２差動段との間にオフセット電圧を持た
せることができる。それゆえ、上記の構成による効果に
加えて、より簡素な構成で、定電流供給部において回路
を貫く貫通電流の発生を防ぐことができる。

【００３９】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、上記チャネル長またはチャネ
ル幅の少なくとも一つが異なっているトランジスタは、
上記正相入力端子または逆相入力端子の少なくとも一つ
がゲートに入力されるトランジスタであることを特徴と
している。

【００４０】上記の構成により、上記チャネル長または
チャネル幅の少なくとも一つが異なっているトランジス
タは、上記正相入力端子または逆相入力端子の少なくと
も一つがゲートに入力されるトランジスタである。この
ため、一方のトランジスタのしきい値電圧は他方のトラ
ンジスタのしきい値電圧と比べて大きくまたは小さくな
る。

【００４１】したがって、より簡素な構成で、上記第１
差動段と上記第２差動段との間にオフセット電圧を持た
せることができる。それゆえ、上記の構成による効果に
加えて、より簡素な構成で、定電流供給部において回路
を貫く貫通電流の発生を防ぐことができる。

【００４２】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、定常状態においては、上記定
電流供給部を負荷として、上記電流放出部または上記電
流引き込み部のいずれか一方のみが動作することを特徴
としている。

【００４３】上記の構成により、入力電圧と出力電圧と
が等しい定常状態においては、上記定電流供給部を負荷
として、上記電流放出部または上記電流引き込み部のい
ずれか一方のみが動作する。

【００４４】したがって、定常状態における電流の流れ
を簡素化することができる。それゆえ、上記の構成によ
る効果に加えて、回路の構成や設計をより簡素化するこ
とができる。

【００４５】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、上記入力電圧と上記出力電圧
とが互いに異なっている変遷期間において、上記出力電
圧が上記入力電圧より小さい場合は、上記電流放出部が
動作し、上記出力電圧が上記入力電圧より大きい場合
は、上記電流引き込み部が動作することを特徴としてい
る。

【００４６】上記の構成により、出力電圧が入力電圧よ
り小さい場合は、電流放出部のみが動作し、出力電圧が
入力電圧より大きい場合は、電流引き込み部のみが動作
する。言い換えれば、出力電圧が入力電圧より小さい場
合は、電流引き込み部は動作せず、出力電圧が入力電圧
より大きい場合は、電流放出部は動作しない。

【００４７】したがって、定常状態へ向けて変遷する期
間における電流の流れの変化の様子を簡素化することが
できる。それゆえ、上記の構成による効果に加えて、回
路の構成や設計をより簡素化することができる。

【００４８】また、本発明の表示装置用駆動装置は、上
記の構成のボルテージフォロア回路を用いて、表示素子
駆動電圧供給回路および出力回路の少なくとも一つを構
成したことを特徴としている。

【００４９】上記の構成により、上記の構成のボルテー
ジフォロア回路を用いて、表示素子駆動電圧供給回路お
よび出力回路の少なくとも一つが構成される。

【００５０】したがって、表示素子駆動電圧供給回路や
出力回路において、出力電圧が入力電圧よりも小さい場
合および大きい場合のいずれの場合においても、入力電
圧と出力電圧とが等しい定常状態に出力端子に定電流源
から流れる定電流を大きくしなくても、迅速に定常状態
に推移させることができる。それゆえ、表示装置用駆動
装置において、消費電流を増加させることなく、出力電
圧を入力電圧に迅速に追従させることができる。

【００５１】なお、本発明は、低インピーダンス変換回
路として、第１の差動段と第２の差動段とを有し、出力
段は上記第１の差動段の電流変化に応じて電流を外部に
出力する第１の出力段と上記第２の差動段の電流変化に
応じて外部から電流を引き込む第２の出力段と負荷回路
としての第３の出力段を有し、上記第１の差動段と上記
第２の差動段の正相入力端子から入力電圧値を入力し、
上記出力段の電圧値を上記第１の差動段と上記第２の差
動段の逆相入力端子に帰還させる差動増幅回路で構成さ
れた低インピーダンス変換回路であって、上記第１の差
動段と上記第２の差動段とは異なるオフセット電圧を持
つように構成してもよい。

【００５２】上記の構成によれば、入力電圧と出力電圧
とのバランスが変化した場合、すばやく入力電圧に追従
する出力を持ち、なおかつ、低消費電力な回路を実現す
ることができる。

【００５３】すなわち、入力と出力とのバランスがどの
ような場合であっても、定電流源の動作を行うトランジ
スタで出力を駆動しないように、入力と出力とのバラン
スが互いに反対の条件のときに動作する差動増幅回路
（オペアンプ）の差動段を２系統設け、電位の高い側の
電源と出力との間を駆動する出力段と、電位の低い側の
電源と出力との間を駆動する出力段とを、各々の差動段
で動作させる。

【００５４】このとき、上記２系統の差動段の回路を同
一回路で構成するが、各々の出力段を通して、電位の高
い側の電源と低い側の電源との間に貫通電流が流れない
ようにするために、構成するトランジスタのうち、１つ
ないし複数個について、チャネル幅またはチャネル長を
変更した回路構成とし、差動段間でオフセット電圧を持
たせるようにする。

【００５５】このオフセットにより、オフセット電圧を
持った側の差動段は、オフセットの電圧分、動作しない
電圧範囲が発生する。したがって、このオフセットは、
プロセスのばらつき、動作環境の変化などを考慮して、
最小限に抑えることが好ましい。

【００５６】また、本発明は、低インピーダンス変換回
路として、上記構成において、上記第１の差動段と上記
第２の差動段の回路構成は同じであるが、それぞれ構成
するトランジスタのうちの少なくとも一つはトランジス
タのチャネル長またはチャネル幅が異なっているように
構成してもよい。

【００５７】また、本発明は、低インピーダンス変換回
路として、上記構成において、チャネル長またはチャネ
ル幅が異なるトランジスタは、差動段の正相もしくは逆
相入力端子がゲートに入力するトランジスタであるよう
に構成してもよい。

【００５８】また、本発明は、低インピーダンス変換回
路として、上記構成において、定常状態においては、上
記第３の出力段を負荷として、上記第１の出力段か上記
第２の出力段のいずれか一方のみ動作するように構成し
てもよい。

【００５９】また、本発明は、低インピーダンス変換回
路として、上記構成において、上記入力電圧値もしくは
上記出力段の電圧値が変化する変遷期間において、上記
第３の出力段とは別に、上記出力段の電圧値が上記入力
電圧値より高く変化した場合は上記第２の出力段が動作
し、逆に上記出力段の電圧値が上記入力電圧値より低く
変化した場合は上記第１の差動段が動作するように構成
してもよい。

【００６０】また、本発明は、表示装置用駆動装置とし
て、上記いずれかの構成の低インピーダンス変換回路を
含んで、表示素子駆動電圧供給回路もしくは出力回路を
形成するように構成してもよい。

【００６１】また、本発明は、半導体集積回路として、
差動増幅回路を含む差動段と、差動段の電流変化により
動作する出力段とを備え、出力を帰還させることにより
入力と出力との電圧を等しくする回路において、第１の
差動段と出力段とにより、入力電圧に比べて出力電圧が
高くなった場合には、出力と出力電圧より低い電源との
間に電流を流して出力電圧を下げ、入力電圧に比べて出
力電圧が低くなった場合には、上記の出力と出力電圧よ
り低い電源との間に設けた回路を動作しないようにする
手段を備えた、第１の差動段と出力段との組み合わせを
備え、第２の差動段と出力段とにより、入力電圧に比べ
て出力電圧が低くなった場合には、出力と出力電圧より
高い電源との間に電流を流して出力電圧を上げ、入力電
圧に比べて出力電圧が高くなった場合には、上記の出力
と出力電圧より高い電源との間に設けた回路を動作しな
いようにする手段を備えた、第２の差動段と出力段との
組み合わせを備えるように構成してもよい。

【００６２】また、本発明は、半導体集積回路として、
上記構成において、第１および第２の差動段の少なくと
も１つにオフセット電圧を持たせ、入力電圧と出力電圧
とが等しい場合、第１および第２の差動段と出力段との
組み合わせのどちらか一方を動作しないようにすること
により、第１と第２の出力段に流れる貫通電流を防止
し、定常電流により出力を保持するように構成してもよ
い。

【００６３】また、本発明は、半導体集積回路として、
上記構成において、第１および第２の差動段の構成は同
じにするが、構成するトランジスタのうち少なくとも一
つは、上記第１および第２の差動段のそれぞれでサイズ
が異なるように構成してもよい。

【００６４】

【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１および図２に基づいて説明すれば、
以下の通りである。

【００６５】図１は、Ｎ型トランジスタで差動段の入力
部を構成したアンプ（ボルテージフォロア回路）であ
り、図中、１０１と１０２との２つの差動段を持つ。

【００６６】第１差動段（放出側差動段）１０１は、ソ
ースが接地電圧ＧＮＤにつながり、ゲートが、バイアス
発生回路（図示せず）から出力される定電圧源ＶＢＮに
つながるＮ型トランジスタ２０５と、Ｎ型トランジスタ
２０５のドレインと各々ソースがつながるＮ型トランジ
スタ２０３と２０４とにより入力部としての差動入力回
路を構成している。また、各々のドレインを上記Ｎ型ト
ランジスタ２０３と２０４のドレインに接続し、各々の
ゲートを互いに接続し、ソースを電源（Ｖｄｄ）に接続
したＰ型トランジスタ２０１と２０２とによりカレント
ミラー回路を構成している。

【００６７】差動入力回路のＮ型トランジスタ２０３の
ゲートが入力ａとなり、Ｎ型トランジスタ２０４のゲー
トが入力ｂとなっている。また、カレントミラー回路の
ゲートは、入力ａがゲート入力となるＮ型トランジスタ
２０３のドレインへ接続されている。

【００６８】第２差動段（引き込み側差動段）１０２
は、ソースがＧＮＤにつながり、ゲートが、バイアス発
生回路（図示せず）から出力される定電圧源ＶＢＮにつ
ながるＮ型トランジスタ２１０と、Ｎ型トランジスタ２
１０のドレインと各々ソースがつながるＮ型トランジス
タ２０８と２０９とにより入力部としての差動入力回路
を構成している。また、各々のドレインを上記Ｎ型トラ
ンジスタ２０８と２０９のドレインに接続し、各々のゲ
ートを互いに接続し、ソースを電源（Ｖｄｄ）に接続し
たＰ型トランジスタ２０６と２０７とによりカレントミ
ラー回路を構成している。

【００６９】差動入力回路のＮ型トランジスタ２０８の
ゲートが入力ａとなり、Ｎ型トランジスタ２０９のゲー
トが入力ｂとなっている。また、カレントミラー回路の
ゲートは、入力ｂがゲート入力となるＮ型トランジスタ
２０９のドレインへ接続されている。

【００７０】第１差動段１０１の入力ｂがゲートに入力
されるＮ型トランジスタ２０４のドレインと、Ｐ型トラ
ンジスタ２０２のドレインと、電流放出部としてのＰ型
トランジスタ２１１のゲートが互いにつながっており、
Ｐ型トランジスタ２１１のソースは電源（Ｖｄｄ）につ
ながり、ドレインは出力につながっている。

【００７１】第２差動段１０２の入力ａがゲートに入力
されるＮ型トランジスタ２０８のドレインと、Ｐ型トラ
ンジスタ２０６のドレインと、Ｐ型トランジスタ２１２
のゲートが互いにつながっており、Ｐ型トランジスタ２
１２のソースは電源（Ｖｄｄ）につながり、ドレインは
Ｎ型トランジスタ２１３のゲートおよびドレイン、およ
び電流引き込み部としてのＮ型トランジスタ２１４のゲ
ートにつながっている。Ｎ型トランジスタ２１３、２１
４のソースはＧＮＤにつながり、Ｎ型トランジスタ２１
４のドレインは出力につながっている。

【００７２】また、出力には、前述の定電圧源ＶＢＮが
ゲートにつながるとともにソースがＧＮＤとなる、定電
流供給部としてのＮ型トランジスタ２１５のドレインが
つながっている。

【００７３】入力ａが逆相入力端子であり、入力ｂが正
相入力端子となる。

【００７４】図２に、図１の回路を、出力を入力ａに帰
還させ、入力ｂを入力として、ボルテージフォロア回路
として使用した時の回路を示す。

【００７５】なお、本回路は、入力電圧と出力電圧とが
釣り合った状態（定常状態）での貫通電流すなわちＰ型
トランジスタ２１１とＮ型トランジスタ２１４とを通じ
て流れる、電源とＧＮＤとの間の電流を防ぐため、第２
差動段１０２にオフセットと持たせておく。例えば、Ｐ
型トランジスタ２０６のチャネル幅を狭くするか、チャ
ネル長を長くし、Ｎ型トランジスタ２０９のチャネル幅
を広くするかチャネル長を短くする。

【００７６】これにより、Ｐ型トランジスタ２０６のし
きい値電圧は他のＰ型トランジスタと比較して大きく設
定され、一方、Ｎ型トランジスタ２０９のしきい値電圧
は他のＮ型トランジスタと比較して小さく設定されるこ
とになる。

【００７７】このときのボルテージフォロア回路の動作
について以下に説明する。

【００７８】第１差動段１０１において定電圧源ＶＢＮ
がゲートに入力されるＮ型トランジスタ２０５に流れる
定電流をＩ１とし、Ｐ型トランジスタ２０１およびＮ型
トランジスタ２０３に流れる電流をＩｂとし、Ｐ型トラ
ンジスタ２０２およびＮ型トランジスタ２０４に流れる
電流をＩａとする。

【００７９】第２差動段１０２において定電圧源ＶＢＮ
がゲートに入力されるＮ型トランジスタ２１０に流れる
定電流をＩ２とし、Ｐ型トランジスタ２０６およびＮ型
トランジスタ２０８に流れる電流をＩｄとし、Ｐ型トラ
ンジスタ２０７およびＮ型トランジスタ２０９に流れる
電流をＩｃとする。

【００８０】・入力電圧＞出力電圧の場合 第１差動段１０１は、Ｉａ＞Ｉｂとなり、ポイントＡの
電位は下がり、Ｐ型トランジスタ２１１がオンする方向
となり、Ｐ型トランジスタ２１１に流れる電流が多くな
り、出力の電位は上がる。その結果、入力電圧＝出力電
圧の状態に推移する。

【００８１】一方、第２差動段１０２は、Ｉｃ＞Ｉｄと
なり、ポイントＢの電位は上がり、Ｐ型トランジスタ２
１２がオフする方向となり、ポイントＣの電位は下が
る。そのため、Ｎ型トランジスタ２１４はオフする方向
に向かい、出力の電位に影響を与えない。したがって、
上記Ｐ型トランジスタ２１１からの電圧がそのまま出力
される。

【００８２】なお、定電流源としてのＮ型トランジスタ
２１５を介しての電流も存在するが、値が小さい。

【００８３】・入力電圧＜出力電圧の場合 第１差動段１０１は、Ｉａ＜Ｉｂとなり、ポイントＡの
電位は上がり、Ｐ型トランジスタ２１１がオフする方向
となり、出力の電位に影響を与えなくなる。

【００８４】一方、第２差動段１０２は、Ｉｃ＜Ｉｄと
なり、ポイントＢの電位は下がり、Ｐ型トランジスタ２
１２がオンする方向となり、ポイントＣの電位は上が
る。そのため、Ｎ型トランジスタ２１４に流れる電流が
多くなり、出力はＧＮＤへ引き込まれるため、出力の電
位は下がる。その結果、入力電圧＝出力電圧の状態に推
移する。

【００８５】・入力電圧＝出力電圧の場合 第１差動段１０１は、Ｉａ＝Ｉｂとなるため、定常状態
となる。

【００８６】一方、第２差動段１０２は、上述したよう
に、他のＰ型トランジスタ、Ｎ型トランジスタに対し
て、Ｐ型トランジスタ２０６のしきい値電圧を大きく、
Ｎ型トランジスタ２０９のしきい値電圧を小さくなるよ
うに設定しているため、入力電圧＝出力電圧のときで
も、Ｉｃ＞Ｉｄのようにオフセット電圧を持った状態と
なっている。そのため、ポイントＢの電位は高い状態と
なっているので、Ｐ型トランジスタ２１２はオフの方向
に向かっている。したがって、上述したように、Ｎ型ト
ランジスタ２１４もオフの方向に向かったままである。

【００８７】したがって、出力電圧は、Ｐ型トランジス
タ２１１と、定電流源として働いているＮ型トランジス
タ２１５とを介して流れる、定電流にて決定される。よ
って、Ｐ型トランジスタ２１１とＮ型トランジスタ２１
４を介しての貫通電流を防止することができる。

【００８８】このように、本実施形態では、出力の電圧
を上げるには、Ｐ型トランジスタ２１１を介しての電源
電圧Ｖｄｄからの電流供給を行い、一方、出力の電圧を
下げるには、Ｎ型トランジスタ２１４を介しての接地電
圧ＧＮＤへの電流引き込みにより行っている。

【００８９】したがって、すでに述べたように、Ｐ型ト
ランジスタ２１１およびＮ型トランジスタ２１４の駆動
能力を上げておくことで、電圧変動に対する追従（追
随）能力を高めておくことに、支障がなくなる。またそ
の結果、図示していないが、出力に大きい負荷が接続さ
れていても良好に駆動することができるようになる。

【００９０】また、入力電圧＝出力電圧のときには、Ｐ
型トランジスタ２１１から流れる電流は、Ｎ型トランジ
スタ２１５により、所定の定電流しか流れないようにな
っている。すなわち、定常状態（入力電圧＝出力電圧）
においては、流れる電流は、定電流源として働くＮ型ト
ランジスタ２１５により規定される。そして、このＮ型
トランジスタ２１５の駆動能力は、上述の電圧変動に対
する追従には全く無関係となっている。それにより、定
電圧源ＶＢＮの電圧値を下げて、電流値を小さくして
も、良好に追従動作を行うことができるようになる。

【００９１】よって、常に流れている定電流値を小さく
できることから、本ボルテージフォロア回路のように、
２つの差動段間にオフセット電圧を持たせることで、ボ
ルテージフォロア回路の低消費電力化と高速追従（追
随）性とを両立させることができる。

【００９２】なお、一般に、差動段の入力部のトランジ
スタの製造時のばらつきでトランジスタ特性にばらつき
が生じるため、１つの差動段の正相および逆相でもオフ
セット電圧（ここでは、「差動段内オフセット電圧」と
称する）が存在するが、本願における「オフセット電
圧」とは、２つの差動段間にオフセット電圧（差動段間
オフセット電圧）を持たせるということを意味してい
る。

【００９３】本実施形態では、電流の放出側（電流放出
部側）では、Ｉａ＝Ｉｂとなるのは入力電圧＝出力電圧
のときであるが、電流を引き込む側（電流引き込み部
側）では、それよりも出力電圧が上記オフセット電圧分
だけ大きくなったときに初めてＩｃ＝Ｉｄとなる。その
結果、出力電圧の増加に対して、電流放出部（Ｐ型トラ
ンジスタ２１１）が十分なオフ状態になってから、上記
オフセット電圧分隔てた後、電流引き込み部（Ｎ型トラ
ンジスタ２１４）が十分なオン状態になる。これによっ
て、電流放出部と電流引き込み部との両方が十分オンに
なるような出力電圧範囲が存在しないようにしている。

【００９４】〔実施の形態２〕本発明の他の実施の形態
について図３に基づいて説明すれば、以下の通りであ
る。なお、説明の便宜上、前記の実施の形態の図面に示
した部材と同一の機能を有する部材には、同一の符号を
付記してその説明を省略する。

【００９５】図３は、Ｐ型トランジスタで差動段の入力
部を構成したアンプ（ボルテージフォロア回路）であ
り、図中、３０１と３０２との２つの差動段を持つ。

【００９６】第１差動段（引き込み側差動段）３０１
は、ソースが電源（Ｖｄｄ）につながり、ゲートが、バ
イアス発生回路（図示せず）から出力される定電圧源Ｖ
ＢＰにつながるＰ型トランジスタ４０５と、Ｐ型トラン
ジスタ４０５のドレインと各々ソースがつながるＰ型ト
ランジスタ４０３と４０４とにより入力部としての差動
入力回路を構成している。また、各々のドレインを上記
Ｐ型トランジスタ４０３と４０４のドレインに接続し、
各々のゲートを互いに接続し、ソースを接地電圧ＧＮＤ
に接続したＮ型トランジスタ４０１と４０２とによりカ
レントミラー回路を構成している。

【００９７】差動入力回路のＰ型トランジスタ４０３の
ゲートが入力ｂとなり、Ｐ型トランジスタ４０４のゲー
トが入力ａとなっている。また、カレントミラー回路の
ゲートは、入力ａがゲート入力となるＰ型トランジスタ
４０４のドレインへ接続されている。

【００９８】第２差動段（放出側差動段）３０２は、ソ
ースが電源（Ｖｄｄ）につながり、ゲートが、バイアス
発生回路（図示せず）から出力される定電圧源ＶＢＰに
つながるＰ型トランジスタ４１０と、Ｐ型トランジスタ
４１０のドレインと各々ソースがつながるＰ型トランジ
スタ４０８と４０９とにより入力部としての差動入力回
路を構成している。また、各々のドレインを上記Ｐ型ト
ランジスタ４０８と４０９のドレインに接続し、各々の
ゲートを互いに接続し、ソースをＧＮＤに接続したＮ型
トランジスタ４０６と４０７とによりカレントミラー回
路を構成している。

【００９９】差動入力回路のＰ型トランジスタ４０８の
ゲートが入力ｂとなり、Ｐ型トランジスタ４０９のゲー
トが入力ａとなっている。また、カレントミラー回路の
ゲートは、入力ｂがゲート入力となるＰ型トランジスタ
４０８のドレインへ接続されている。

【０１００】第１差動段３０１の入力ｂがゲートに入力
されるＰ型トランジスタ４０３のドレインと、Ｎ型トラ
ンジスタ４０１のドレインと、電流引き込み部としての
Ｎ型トランジスタ４１１のゲートが互いにつながってお
り、Ｎ型トランジスタ４１１のソースはＧＮＤにつなが
り、ドレインは出力につながっている。

【０１０１】第２差動段３０２の入力ａがゲートに入力
されるＰ型トランジスタ４０９のドレインと、Ｎ型トラ
ンジスタ４０７のドレインと、Ｎ型トランジスタ４１２
のゲートが互いにつながっており、Ｎ型トランジスタ４
１２のソースはＧＮＤにつながり、ドレインはＰ型トラ
ンジスタ４１３のゲートおよびドレイン、および、電流
放出部としてのＰ型トランジスタ４１４のゲートにつな
がっている。Ｐ型トランジスタ４１３、４１４のソース
は電源（Ｖｄｄ）につながり、Ｐ型トランジスタ４１４
のドレインは出力につながっている。

【０１０２】また、出力には、前述の定電圧源ＶＢＰが
ゲートにつながるとともにソースが電源（Ｖｄｄ）とな
る、定電流供給部としてのＰ型トランジスタ４１５のド
レインがつながっている。

【０１０３】入力ａが逆相入力端子であり、入力ｂが正
相入力端子となる。

【０１０４】図３の回路を、出力を入力ａに帰還させ、
入力ｂを入力として、ボルテージフォロア回路として使
用した時の回路は、実施形態１同様、図２のようにな
る。

【０１０５】なお、本回路は、入力電圧と出力電圧とが
釣り合った状態（定常状態）での貫通電流すなわちＮ型
トランジスタ４１１とＰ型トランジスタ４１４とを通じ
て流れる、電源とＧＮＤとの間の電流を防ぐため、第２
差動段３０２にオフセットと持たせておく。例えば、Ｎ
型トランジスタ４０７のチャネル幅を狭くするか、チャ
ネル長を長くし、Ｐ型トランジスタ４０８のチャネル幅
を広くするかチャネル長を短くする。

【０１０６】これにより、Ｎ型トランジスタ４０７のし
きい値電圧は他のＮ型トランジスタと比較して大きく設
定され、一方、Ｐ型トランジスタ４０８のしきい値電圧
は他のＰ型トランジスタと比較して小さく設定されるこ
とになる。

【０１０７】このときのボルテージフォロア回路の動作
について以下に説明する。

【０１０８】第１差動段３０１において定電圧源ＶＢＰ
がゲートに入力されるＰ型トランジスタ４０５に流れる
定電流をＩ１とし、Ｎ型トランジスタ４０１およびＰ型
トランジスタ４０３に流れる電流をＩａとし、Ｎ型トラ
ンジスタ４０２およびＰ型トランジスタ４０４に流れる
電流をＩｂとする。

【０１０９】第２差動段３０２において定電圧源ＶＢＰ
がゲートに入力されるＰ型トランジスタ４１０に流れる
定電流をＩ２とし、Ｎ型トランジスタ４０６およびＰ型
トランジスタ４０８に流れる電流をＩｃとし、Ｎ型トラ
ンジスタ４０７およびＰ型トランジスタ４０９に流れる
電流をＩｄとする。

【０１１０】・入力電圧＜出力電圧の場合 第１差動段３０１は、Ｉａ＞Ｉｂとなり、ポイントＡの
電位は上がり、Ｎ型トランジスタ４１１がオンする方向
となり、Ｎ型トランジスタ４１１に流れる電流が多くな
り、出力から接地電圧ＧＮＤに電流を引き込むため、出
力の電位は下がる。その結果、入力電圧＝出力電圧の状
態に推移する。

【０１１１】一方、第２差動段３０２は、Ｉｃ＞Ｉｄと
なり、ポイントＢの電位は下がり、Ｎ型トランジスタ４
１２がオフする方向となり、ポイントＣの電位は上が
る。そのため、Ｐ型トランジスタ４１４はオフする方向
に向かい、出力の電位に影響を与えない。したがって、
上記Ｎ型トランジスタ４１１により出力の電圧が決めら
れる。

【０１１２】なお、定電流源としてのＰ型トランジスタ
４１５を介しての電流も存在するが、値が小さい。

【０１１３】・入力電圧＞出力電圧の場合 第１差動段３０１は、Ｉａ＜Ｉｂとなり、ポイントＡの
電位は下がり、Ｎ型トランジスタ４１１がオフする方向
となり、出力の電位に影響を与えなくなる。

【０１１４】一方、第２差動段３０２は、Ｉｃ＜Ｉｄと
なり、ポイントＢの電位は上がり、Ｎ型トランジスタ４
１２がオンする方向となり、ポイントＣの電位は下が
る。そのため、Ｐ型トランジスタ４１４に流れる電流が
多くなり、出力の電位は上がる。その結果、入力電圧＝
出力電圧の状態に推移する。

【０１１５】・入力電圧＝出力電圧の場合 第１差動段３０１は、Ｉａ＝Ｉｂとなるため、定常状態
となる。

【０１１６】一方、第２差動段３０２は、上述したよう
に、他のＰ型トランジスタ、Ｎ型トランジスタに対し
て、Ｐ型トランジスタ４０８のしきい値電圧を小さく、
Ｎ型トランジスタ４０７のしきい値電圧を大きくなるよ
うに設定しているため、入力電圧＝出力電圧のときで
も、Ｉｃ＞Ｉｄのようにオフセット電圧を持った状態と
なっている。そのため、ポイントＢの電位は低い状態と
なっているので、Ｎ型トランジスタ４１２はオフの方向
に向かっている。したがって、上述したように、Ｐ型ト
ランジスタ４１４もオフの方向に向かったままである。

【０１１７】したがって、出力電圧は、Ｎ型トランジス
タ４１１と、定電流源として働いているＰ型トランジス
タ４１５とを介して流れる、定電流にて決定される。よ
って、Ｎ型トランジスタ４１１とＰ型トランジスタ４１
４を介しての貫通電流を防止することができる。

【０１１８】このように、本実施形態では、出力の電圧
を上げるには、Ｐ型トランジスタ４１４を介しての電源
電圧Ｖｄｄからの電流供給を行い、一方、出力の電圧を
下げるには、Ｎ型トランジスタ４１１を介しての接地電
圧ＧＮＤへの電流引き込みにより行っている。

【０１１９】したがって、すでに述べたように、Ｐ型ト
ランジスタ４１４およびＮ型トランジスタ４１１の駆動
能力を上げておくことで、電圧変動に対する追従（追
随）能力を高めておくことに、支障がなくなる。またそ
の結果、図示していないが、出力に大きい負荷が接続さ
れていても良好に駆動することができるようになる。

【０１２０】また、入力電圧＝出力電圧のときには、Ｎ
型トランジスタ４１１に引き込まれる電流は、Ｐ型トラ
ンジスタ４１５により、所定の定電流しか流れないよう
になっている。すなわち、定常状態（入力電圧＝出力電
圧）においては、流れる電流は、定電流源として働くＰ
型トランジスタ４１５により規定される。そして、この
Ｐ型トランジスタ４１５の駆動能力は、上述の電圧変動
に対する追従には全く無関係となっている。それによ
り、定電圧源ＶＢＰの電圧値を上げて、電流値を小さく
しても、良好に追従動作を行うことができるようにな
る。

【０１２１】よって、常に流れている定電流値を小さく
できることから、本ボルテージフォロア回路のように、
２つの差動段間にオフセット電圧を持たせることで、ボ
ルテージフォロア回路の低消費電力化と高速追従（追
随）性とを両立させることができる。

【０１２２】本実施形態では、電流を引き込む側（電流
引き込み部側）では、Ｉａ＝Ｉｂとなるのは入力電圧＝
出力電圧のときであるが、電流の放出側（電流放出部
側）では、それよりも出力電圧が上記オフセット電圧分
だけ小さくなったときに初めてＩｃ＝Ｉｄとなる。その
結果、出力電圧の増加に対して、電流放出部（Ｐ型トラ
ンジスタ４１４）が十分なオフ状態になってから、上記
オフセット電圧分隔てた後、電流引き込み部（Ｎ型トラ
ンジスタ４１１）が十分なオン状態になる。これによっ
て、電流放出部と電流引き込み部との両方が十分オンに
なるような出力電圧範囲が存在しないようにしている。

【０１２３】〔実施の形態３〕本発明のさらに他の実施
の形態について図４ないし図６に基づいて説明すれば、
以下の通りである。なお、説明の便宜上、前記の実施の
形態の図面に示した部材と同一の機能を有する部材には
同一の符号を付記してその説明を省略する。

【０１２４】本発明によるボルテージフォロア回路を用
いた応用例の一例として、液晶表示装置の液晶素子駆動
用の各種電圧を発生させる基準電圧発生回路の中の低イ
ンピーダンス変換回路に使用した事例を示す。

【０１２５】まず、図４に、アクティブマトリクス方式
の一つであるＴＦＴ（薄膜トランジスタ）を用いた液晶
表示装置のブロック構成を示す。

【０１２６】この液晶表示装置は、液晶表示部とこれを
駆動する液晶駆動装置（表示装置用駆動装置）とを備え
ている。液晶表示部は、各画素ごとにＴＦＴ方式の液晶
パネル６０１からなり、液晶パネル６０１内には、対向
電極（共通電極）６０６と、図示しない液晶表示素子
（画素）とが設けられている。

【０１２７】一方、液晶駆動装置は、それぞれＩＣ（In
tegrated Circuit）からなるソースドライバ６０２、ゲ
ートドライバ６０３、コントローラ６０４および液晶駆
動電源６０５を備えている。液晶駆動電源６０５は、ソ
ースドライバ６０２およびゲートドライバ６０３へ液晶
パネルでの表示用の参照電圧ＶＲを供給するものであ
る。

【０１２８】コントローラ６０４は、ソースドライバ６
０２に、デジタル化された表示データおよび各種制御信
号を出力するとともに、ゲートドライバ６０３へも各種
制御信号を出力している。

【０１２９】ソースドライバ６０２への主な制御信号
は、水平同期信号、スタートパルス信号およびソースド
ライバ用クロック信号などがあり、一方、ゲートドライ
バ６０３への主な制御信号は、垂直同期信号やゲートド
ライバ用クロック信号などがある。

【０１３０】外部から入力されたデジタル表示データ
は、コントローラ６０４でタイミングなどを調整した
後、ソースドライバ６０２にデジタル表示データＤとし
て出力される。

【０１３１】図５に、ソースドライバ６０２の回路ブロ
ックの一例を示す。ソースドライバ６０２は、入力ラッ
チ回路７０１から入力されたデジタル表示データＤ（Ｄ
Ｒ、ＤＧ、ＤＢ）を、スタートパルス信号ＳＰおよびク
ロック信号ＣＫに基づき内部のシフトレジスタ回路７０
２で転送し、サンプリングメモリ回路７０３で時分割で
サンプリングして記憶する。その後、ホールドメモリ回
路７０４で、コントローラ６０４から入力される表示画
面の水平同期信号に同期してラッチする。その後、レベ
ルシフタ回路７０５で信号をレベル変換する。次いで、
ＤＡ（デジタルアナログ）変換回路７０６にて、基準電
圧発生回路７０９から出力された複数の階調表示用電圧
の中から表示データに応じた階調表示用電圧を選択し
て、出力回路７０７の液晶駆動電圧出力端子７０８か
ら、液晶パネル６０１の画素のソースラインに出力す
る。

【０１３２】図６に、基準電圧発生回路７０９の回路構
成例を示す。基準電圧発生回路７０９は、表示素子とし
ての液晶表示素子を駆動する電圧を供給する表示素子駆
動電圧供給回路であり、抵抗が直列に接続された抵抗分
割回路７１０と、低インピーダンス変換回路７１１とか
ら構成されている。

【０１３３】デジタル表示データ（Ｒ、Ｇ、Ｂ）が各々
６ビットで構成されている例を考えると、６４通りの階
調表示、つまり６４種類のアナログ電圧が必要となる。

【０１３４】抵抗分割回路７１０には、液晶駆動電源６
０５から、Ｖ０とＶ６４との電源ラインが入力されてい
る。中間調電圧として、９種類の参照電圧Ｖ０’、Ｖ
８’、…、Ｖ５６’、Ｖ６４’用の各中間調電圧線に対
して、低インピーダンス変換回路７１１として、本発明
のボルテージフォロア回路（図２の構成）が採用されて
いる。

【０１３５】そして、低インピーダンス変換回路７１１
の出力間をさらに抵抗分割回路にて各８分割（図面では
各抵抗部分は簡略化して記載）して、Ｖ０’、Ｖ１’、
Ｖ２’、…、Ｖ６２’、Ｖ６３’、Ｖ６４’の電圧値を
生成して、ＤＡ変換回路７０６に入力している。

【０１３６】ここで、液晶パネルの画素は容量性負荷で
あり、階調表示を行うためにはその都度画素容量を充電
もしくは放電する必要がある。画面の高品位化を図るた
めには、液晶素子への印加電圧は、画素容量への充電も
しくは放電による電圧変動を急峻に回復させる駆動能力
が必要である。

【０１３７】一方、液晶駆動装置は、その低消費電力性
によって、携帯電話などに備えられる携帯用表示装置に
使用されることが多い。したがって、液晶表示装置用駆
動装置の低消費電力化も強く望まれている。したがっ
て、駆動装置のなかでも特に電力を費やすアナログ回路
部であるボルテージフォロア回路に、本発明の構成を採
用することで、低消費電力化のうえで大きな効果をあげ
ることができる。

【０１３８】また、ここでは、基準電圧発生回路７０９
の出力段に本発明のボルテージフォロア回路の構成を採
用した例について述べたが、ソースドライバ６０２の出
力回路７０７に使用してもよい。また、液晶駆動電源６
０５の出力バッファ回路に使ってもよい。

【０１３９】本発明のボルテージフォロア回路は、負荷
が容量性であり急速な充放電を行う必要がある一方、低
消費電力化も併せて要求される低インピーダンス変換回
路として有効であり、特に携帯用表示装置に採用する
と、その効果は絶大である。

【０１４０】

【発明の効果】以上のように、本発明のボルテージフォ
ロア回路は、第１差動段と、上記第１差動段に対してオ
フセット電圧を持つ第２差動段と、上記第１差動段およ
び上記第２差動段のうちの一方を放出側差動段として、
その出力電流変化に応じて電流を外部に出力する電流放
出部と、上記第１差動段および上記第２差動段のうちの
他方を引き込み側差動段として、その出力電流変化に応
じて電流を外部から引き込む電流引き込み部と、定電流
源としての定電流供給部と、上記第１差動段の正相入力
端子と上記第２差動段の正相入力端子との両方が接続さ
れて、入力電圧を入力される入力端子と、上記電流放出
部、電流引き込み部および定電流供給部が接続されると
ともに、そこから出力される出力電圧が上記第１差動段
の逆相入力端子と上記第２差動段の逆相入力端子とに帰
還される出力端子とを備えた構成である。

【０１４１】これにより、出力電圧が入力電圧よりも小
さい場合および大きい場合のいずれの場合においても、
入力電圧と出力電圧とが等しい定常状態に出力端子に定
電流源から流れる定電流を大きくしなくても、迅速に定
常状態に推移させることができる。それゆえ、消費電流
を増加させることなく、出力電圧を入力電圧に迅速に追
従させることができるという効果を奏する。

【０１４２】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、上記第１差動段と第２差動段
とで、回路構成が同一で、それらを構成するトランジス
タのうちの少なくとも一つが、トランジスタのチャネル
長またはチャネル幅の少なくとも一つが異なっている構
成である。

【０１４３】これにより、より簡素な構成で、第１差動
段と第２差動段との間にオフセット電圧を持たせること
ができる。それゆえ、上記の構成による効果に加えて、
より簡素な構成で、定電流供給部において回路を貫く貫
通電流の発生を防ぐことができるという効果を奏する。

【０１４４】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、上記チャネル長またはチャネ
ル幅の少なくとも一つが異なっているトランジスタは、
上記正相入力端子または逆相入力端子の少なくとも一つ
がゲートに入力されるトランジスタである構成である。

【０１４５】これにより、より簡素な構成で、第１差動
段と第２差動段との間にオフセット電圧を持たせること
ができる。それゆえ、上記の構成による効果に加えて、
より簡素な構成で、定電流供給部において回路を貫く貫
通電流の発生を防ぐことができるという効果を奏する。

【０１４６】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、定常状態においては、上記定
電流供給部を負荷として、上記電流放出部または上記電
流引き込み部のいずれか一方のみが動作する構成であ
る。

【０１４７】これにより、定常状態における電流の流れ
を簡素化することができる。それゆえ、上記の構成によ
る効果に加えて、回路の構成や設計をより簡素化するこ
とができるという効果を奏する。

【０１４８】また、本発明のボルテージフォロア回路
は、上記の構成に加えて、上記入力電圧と上記出力電圧
とが互いに異なっている変遷期間において、上記出力電
圧が上記入力電圧より小さい場合は、上記電流放出部が
動作し、上記出力電圧が上記入力電圧より大きい場合
は、上記電流引き込み部が動作する構成である。

【０１４９】これにより、定常状態へ向けて変遷する期
間における電流の流れの変化の様子を簡素化することが
できる。それゆえ、上記の構成による効果に加えて、回
路の構成や設計をより簡素化することができる定常状態
へ向けて変遷する期間における電流の流れの変化の様子
を簡素化することができる。それゆえ、上記の構成によ
る効果に加えて、回路の構成や設計をより簡素化するこ
とができるという効果を奏する。

【０１５０】また、本発明の表示装置用駆動装置は、上
記の構成のボルテージフォロア回路を用いて、表示素子
駆動電圧供給回路および出力回路の少なくとも一つを構
成した構成である。

【０１５１】これにより、表示素子駆動電圧供給回路や
出力回路において、出力電圧が入力電圧よりも小さい場
合および大きい場合のいずれの場合においても、入力電
圧と出力電圧とが等しい定常状態に出力端子に定電流源
から流れる定電流を大きくしなくても、迅速に定常状態
に推移させることができる。それゆえ、表示装置用駆動
装置において、消費電流を増加させることなく、出力電
圧を入力電圧に迅速に追従させることができるという効
果を奏する。

【図面の簡単な説明】

【図１】本発明に係るボルテージフォロア回路の構成例
を示す回路図である。

【図２】ボルテージフォロア回路の概略の構成例を示す
ブロック図である。

【図３】本発明に係るボルテージフォロア回路の構成例
を示す回路図である。

【図４】本発明に係るボルテージフォロア回路を用いた
液晶表示装置の一構成例を示すブロック図である。

【図５】ソースドライバの一構成例を示すブロック図で
ある。

【図６】基準電圧発生回路の一構成例を示すブロック図
である。

【図７】従来のボルテージフォロア回路の概略の構成例
を示すブロック図である。

【図８】従来のボルテージフォロア回路の構成例を示す
回路図である。

【図９】従来のボルテージフォロア回路の構成例を示す
回路図である。

【図１０】従来のボルテージフォロア回路の構成例を示
す回路図である。

【図１１】従来のボルテージフォロア回路の構成例を示
す回路図である。

【符号の説明】

１０１ 第１差動段（放出側差動段） １０２ 第２差動段（引き込み側差動段） ２０１、２０２ Ｐ型トランジスタ ２０３、２０４、２０５ Ｎ型トランジスタ ２０６、２０７ Ｐ型トランジスタ ２０８、２０９、２１０ Ｎ型トランジスタ ２１１ Ｐ型トランジスタ（電流放出部） ２１２ Ｐ型トランジスタ ２１３ Ｎ型トランジスタ ２１４ Ｎ型トランジスタ（電流引き込み部） ２１５ Ｎ型トランジスタ（定電流供給部） ３０１ 第１差動段（引き込み側差動段） ３０２ 第２差動段（放出側差動段） ４０１、４０２ Ｎ型トランジスタ ４０３、４０４、４０５ Ｐ型トランジスタ ４０６、４０７ Ｎ型トランジスタ ４０８、４０９、４１０ Ｐ型トランジスタ ４１１ Ｎ型トランジスタ（電流引き込み部） ４１２ Ｎ型トランジスタ ４１３ Ｐ型トランジスタ ４１４ Ｐ型トランジスタ（電流放出部） ４１５ Ｐ型トランジスタ（定電流供給部） ６０１ 液晶パネル ６０２ ソースドライバ ６０３ ゲートドライバ ６０４ コントローラ ６０５ 液晶駆動電源 ６０６ 対向電極 ７０１ 入力ラッチ回路 ７０２ シフトレジスタ回路 ７０３ サンプリングメモリ回路 ７０４ ホールドメモリ回路 ７０５ レベルシフタ回路 ７０６ ＤＡ変換回路 ７０７ 出力回路 ７０８ 液晶駆動電圧出力端子 ７０９ 基準電圧発生回路（表示素子駆動電圧供給回
路） ７１０ 抵抗分割回路 ７１１ 低インピーダンス変換回路 ＣＫ クロック信号 Ｄ、ＤＲ、ＤＧ、ＤＢ デジタル表示データ ＧＮＤ 接地電圧 Ｉ１、Ｉ２ 定電流 Ｉａ、Ｉｂ、Ｉｃ、Ｉｄ 電流 ＳＰ スタートパルス信号 ＶＢＮ 定電圧源 ＶＢＰ 定電圧源 Ｖｄｄ 電源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 3/45 Ｈ０３Ｆ 3/45 Ａ ５Ｊ０９１ 3/68 3/68 Ｆターム(参考） 5C006 AF69 BB16 BC06 BC13 BF25 FA47 5C080 AA10 BB05 DD26 DD30 JJ02 JJ03 5J066 AA01 AA12 AA18 CA36 CA65 CA92 FA15 HA10 HA16 HA17 KA02 KA09 KA11 KA18 KA33 KA34 KA67 MA05 MA11 MA21 ND01 ND14 ND22 ND23 PD01 SA08 TA01 5J069 AA01 AA12 AA18 CA36 CA65 FA15 HA10 HA16 HA17 KA02 KA09 KA11 KA18 KA33 KA34 KA67 MA05 MA11 MA21 SA08 TA01 5J090 AA01 AA12 AA18 CA36 CA65 DN02 FA15 HA10 HA16 HA17 KA02 KA09 KA11 KA18 KA33 KA34 KA67 MA05 MA11 MA21 SA08 TA01 5J091 AA01 AA12 AA18 CA36 CA65 FA15 HA10 HA16 HA17 KA02 KA09 KA11 KA18 KA33 KA34 KA67 MA05 MA11 MA21 SA08 TA01 UW09

Claims (6)

【特許請求の範囲】
1. 【請求項１】第１差動段と、 上記第１差動段に対してオフセット電圧を持つ第２差動
   段と、 上記第１差動段および上記第２差動段のうちの一方を放
   出側差動段として、その出力電流変化に応じて電流を外
   部に出力する電流放出部と、 上記第１差動段および上記第２差動段のうちの他方を引
   き込み側差動段として、その出力電流変化に応じて電流
   を外部から引き込む電流引き込み部と、 定電流源としての定電流供給部と、 上記第１差動段の正相入力端子と上記第２差動段の正相
   入力端子との両方が接続されて、入力電圧を入力される
   入力端子と、 上記電流放出部、電流引き込み部および定電流供給部が
   接続されるとともに、そこから出力される出力電圧が上
   記第１差動段の逆相入力端子と上記第２差動段の逆相入
   力端子とに帰還される出力端子とを備えたことを特徴と
   するボルテージフォロア回路。
2. 【請求項２】上記第１差動段と第２差動段とで、回路構
   成が同一で、それらを構成するトランジスタのうちの少
   なくとも一つが、トランジスタのチャネル長またはチャ
   ネル幅の少なくとも一つが異なっていることを特徴とす
   る請求項１記載のボルテージフォロア回路。
3. 【請求項３】上記チャネル長またはチャネル幅の少なく
   とも一つが異なっているトランジスタは、上記正相入力
   端子または逆相入力端子の少なくとも一つがゲートに入
   力されるトランジスタであることを特徴とする請求項２
   記載のボルテージフォロア回路。
4. 【請求項４】定常状態においては、上記定電流供給部を
   負荷として、上記電流放出部または上記電流引き込み部
   のいずれか一方のみが動作することを特徴とする請求項
   １ないし３のいずれかに記載のボルテージフォロア回
   路。
5. 【請求項５】上記入力電圧と上記出力電圧とが互いに異
   なっている変遷期間において、上記出力電圧が上記入力
   電圧より小さい場合は、上記電流放出部が動作し、上記
   出力電圧が上記入力電圧より大きい場合は、上記電流引
   き込み部が動作することを特徴とする請求項１ないし４
   のいずれかに記載のボルテージフォロア回路。
6. 【請求項６】請求項１ないし５のいずれかに記載のボル
   テージフォロア回路を用いて、表示素子駆動電圧供給回
   路および出力回路の少なくとも一つを構成したことを特
   徴とする表示装置用駆動装置。