[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002290053A - Multilayer wiring board - Google Patents

Multilayer wiring board

Info

Publication number
JP2002290053A
JP2002290053A JP2001093564A JP2001093564A JP2002290053A JP 2002290053 A JP2002290053 A JP 2002290053A JP 2001093564 A JP2001093564 A JP 2001093564A JP 2001093564 A JP2001093564 A JP 2001093564A JP 2002290053 A JP2002290053 A JP 2002290053A
Authority
JP
Japan
Prior art keywords
layer
dielectric constant
high dielectric
constant layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001093564A
Other languages
Japanese (ja)
Other versions
JP4623851B2 (en
Inventor
Shinichi Suzuki
晋一 鈴木
Kenichi Nagae
謙一 永江
Yoshihiro Nakao
吉宏 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001093564A priority Critical patent/JP4623851B2/en
Publication of JP2002290053A publication Critical patent/JP2002290053A/en
Application granted granted Critical
Publication of JP4623851B2 publication Critical patent/JP4623851B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the increase in capacitance of a built-in capacitor due to simultaneous baking by adjusting the material composition of a high dielectric layer and low dielectric layer. SOLUTION: In a multilayer wiring board in which a conductive wiring layer 2 is arranged on the surface of the inside of a ceramic insulating substrate 1 which is a laminate of a high dielectric layer 1b and low dielectric layers 1a and 1c, the layer 1b contains CaTiO3 and the amount of Ca in the layers 1a and 1c is set at 20% or more of the total amount of Ca in the layer 1b. By the way, both layers 1a and 1c are preferably made of sintered bodies obtained by adding an inorganic filler to an SiO2 -BaO-CaO-Al2 O3 -B2 O3 based glass and sintering the resulting bodies.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高誘電率層と低誘
電率層とを具備した多層配線基板に関するものであり、
より詳細には、高誘電率層をコンデンサとして機能させ
ることのできる多層配線基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board having a high dielectric constant layer and a low dielectric constant layer,
More specifically, the present invention relates to a multilayer wiring board that allows a high dielectric layer to function as a capacitor.

【0002】[0002]

【従来技術】従来、多層配線基板は、絶縁層が多層に積
層された絶縁基板の表面または内部に導体配線層が配設
された構造からなり、代表的な例として、LSI等の半
導体素子収納用パッケージが挙げられる。このようなパ
ッケージとしては、絶縁層がアルミナ等のセラミックか
らなるものが多用されて来たが、最近では、銅メタライ
ズとの同時焼成を可能にしたガラスセラミック焼結体を
絶縁基板とするものも実用化されている。
2. Description of the Related Art Conventionally, a multilayer wiring board has a structure in which a conductor wiring layer is disposed on the surface or inside of an insulating substrate in which insulating layers are stacked in multiple layers. Package. As such a package, a package in which an insulating layer is made of a ceramic such as alumina has been widely used, but recently, a package in which a glass ceramic sintered body capable of being co-fired with copper metallization is used as an insulating substrate. Has been put to practical use.

【0003】一方、携帯電話、ノートパソコン等の携帯
用情報端末の急激な普及に伴い、内蔵される電子部品の
小型化が強く望まれている。一例として、携帯電話のス
イッチング回路、及びパワーアンプ回路は、複数の抵抗
体およびコンデンサにより構成され、従来、これらの素
子は個々に電気回路基板上に設置されており、小型化、
及び製造コスト削減の妨げとなっていた。このため、最
近では絶縁層の上下に対向する電極を配置することによ
りコンデンサを形成してなる多層配線基板が提案されて
いる。その際、電極層間の絶縁層を高誘電率の絶縁層に
よって形成することによって高容量のコンデンサを形成
することが提案されている。
On the other hand, with the rapid spread of portable information terminals such as mobile phones and notebook personal computers, there is a strong demand for miniaturization of built-in electronic components. As an example, a switching circuit and a power amplifier circuit of a mobile phone are configured by a plurality of resistors and capacitors, and conventionally, these elements are individually installed on an electric circuit board, so that miniaturization,
And reduction of manufacturing costs. For this reason, a multilayer wiring board has recently been proposed in which a capacitor is formed by arranging opposing electrodes above and below an insulating layer. At that time, it has been proposed to form a high-capacity capacitor by forming an insulating layer between the electrode layers with an insulating layer having a high dielectric constant.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、多層配
線基板内に内蔵されるコンデンサの容量精度が実装型の
コンデンサチップより劣るために、コンデンサ内蔵の多
層配線基板は実用化が進んでいない。この内蔵コンデン
サの容量ばらつきの要因としては、電極層の寸法ばらつ
き、高誘電率層の厚みばらつきに加え、低誘電率層との
同時焼成による高誘電率層の誘電率低下が挙げられる。
このうち、電極の寸法ばらつきは、電極層の印刷精度、
積層精度といった機械的精度の影響が大きく、高誘電率
層の厚みばらつきも、機械的精度であるグリーンシート
成形精度に依存するために、これらの精度を高めること
によって解消できるが、高誘電率層の誘電率低下は、低
誘電率層と同時焼成することにより生じるため、材料組
成に起因するものであるために、材料組成を制御しない
と解消できない。
However, the multilayer wiring board with a built-in capacitor has not been put into practical use because the capacitance accuracy of the capacitor built in the multilayer wiring board is inferior to that of the mounted capacitor chip. Factors of the capacity variation of the built-in capacitor include a dimensional variation of the electrode layer, a thickness variation of the high dielectric constant layer, and a decrease in the dielectric constant of the high dielectric constant layer due to simultaneous firing with the low dielectric constant layer.
Among them, the dimensional variation of the electrodes is due to the printing accuracy of the electrode layer,
The effect of mechanical accuracy such as lamination accuracy is large, and the thickness variation of the high dielectric constant layer depends on the mechanical accuracy of green sheet molding. Since the decrease in the dielectric constant is caused by co-firing with the low dielectric constant layer, it is caused by the material composition and cannot be eliminated without controlling the material composition.

【0005】従って、本発明は、高誘電率層および低誘
電率層の材料組成を調整することにより、同時焼成によ
る内蔵コンデンサの容量低下を防ぐことのできる多層配
線基板を提供することを目的とするものである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multilayer wiring board capable of preventing a reduction in the capacity of a built-in capacitor due to simultaneous firing by adjusting the material composition of the high dielectric constant layer and the low dielectric constant layer. Is what you do.

【0006】[0006]

【課題を解決するための手段】本発明者らは、上記の課
題に対して種々検討を重ねた結果、例えば、ガラス成分
と無機フィラー成分を混合、成形、焼成することにより
得られるガラスセラミックスによって、高誘電率層およ
び低誘電率層を形成した場合において、高誘電率層がC
aTiO3を含有するとともに、低誘電率層に所定の比
率でCaを含有せしめることによって上記目的を達し得
ることを見出した。
Means for Solving the Problems The present inventors have made various studies on the above-mentioned problems, and as a result, for example, a glass ceramic obtained by mixing, molding, and firing a glass component and an inorganic filler component. , When a high dielectric constant layer and a low dielectric constant layer are formed,
It has been found that the above object can be achieved by containing aTiO 3 and Ca in the low dielectric constant layer at a predetermined ratio.

【0007】即ち、本発明の多層配線基板は、高誘電率
層と低誘電率層が積層されたセラミック絶縁基板の表面
あるいは内部に導体配線層を配設してなる多層配線基板
において、前記高誘電率層がCaTiO3を含み、また
低誘電率層もCaを含み、前記低誘電率層に含まれるC
a量が、前記高誘電率層に含まれる総Ca量の20%以
上とすることによって、同時焼成における高誘電率層か
ら低誘電率層へのCa成分の拡散を防ぐことができ、高
誘電率層の組成の変動を抑制することができる。
That is, the multilayer wiring board of the present invention is a multilayer wiring board having a conductor wiring layer disposed on or inside a ceramic insulating substrate having a high dielectric constant layer and a low dielectric constant layer laminated thereon. The dielectric layer contains CaTiO 3 , the low dielectric layer also contains Ca, and the C contained in the low dielectric layer is
When the amount of a is not less than 20% of the total amount of Ca contained in the high dielectric constant layer, diffusion of the Ca component from the high dielectric constant layer to the low dielectric constant layer in simultaneous firing can be prevented, Variations in the composition of the rate layer can be suppressed.

【0008】前記高誘電率層と前記低誘電率層は、Si
2−BaO−CaO−Al23−B23系のガラス
に、無機フィラーを添加して焼成することにより得られ
る焼結体からなることが望ましく、前記高誘電率層の上
下に一対の電極層を設けることによって高誘電率層をコ
ンデンサとして機能させ、所望の静電容量を取り出すこ
とができる。
The high dielectric constant layer and the low dielectric constant layer are formed of Si
It is desirable to use a sintered body obtained by adding an inorganic filler to an O 2 —BaO—CaO—Al 2 O 3 —B 2 O 3 -based glass and firing it. By providing the pair of electrode layers, the high dielectric constant layer can function as a capacitor, and a desired capacitance can be obtained.

【0009】尚、高誘電率層と低誘電率層を同時焼成す
るためには、両方の熱膨張係数を合わせる必要があり、
より詳細には、熱膨張係数の差を小さくすることが必要
があり、ガラスセラミックスでは、熱膨張係数の制御を
容易に行うことができる。即ち、低誘電率層の無機フィ
ラーとして、例えば、熱膨張係数が高いクォーツと、熱
膨張係数が低いフォルステライトを用い、その比率を調
整することにより、熱膨張係数を高誘電率層に合わせる
ことが可能である。これにより、低誘電率層と高誘電率
層の同時焼成が可能であるのみならず、使用時に熱サイ
クルが印加されても、熱膨張差に起因する熱応力の発生
を抑制することができる結果、高い長期信頼性が得られ
る。
In order to simultaneously sinter the high dielectric layer and the low dielectric layer, it is necessary to match both thermal expansion coefficients.
More specifically, it is necessary to reduce the difference in the coefficient of thermal expansion, and the glass ceramic can easily control the coefficient of thermal expansion. That is, as the inorganic filler of the low dielectric constant layer, for example, quartz having a high coefficient of thermal expansion and forsterite having a low coefficient of thermal expansion are used, and the coefficient of thermal expansion is adjusted to that of the high dielectric constant layer by adjusting the ratio. Is possible. This not only enables simultaneous firing of the low-k layer and the high-k layer, but also suppresses the generation of thermal stress due to the difference in thermal expansion even when a thermal cycle is applied during use. , High long-term reliability is obtained.

【0010】かかる本発明により、任意の誘電率を有す
る高誘電率層と、該高誘電率層と同時焼成可能な低誘電
率層を用いることにより、設計値通りの容量を有するコ
ンデンサを内蔵した多層配線基板の作成が可能となる。
According to the present invention, by using a high dielectric constant layer having an arbitrary dielectric constant and a low dielectric constant layer which can be fired simultaneously with the high dielectric constant layer, a capacitor having a capacitance as designed is built in. It becomes possible to create a multilayer wiring board.

【0011】[0011]

【発明の実施の形態】本発明の多層配線基板は、図1に
示すように、セラミック絶縁層1a、1b、1cが多層
に積層されたセラミック絶縁基板1の表面および、また
は内部に導体配線層2が配設されており、セラミック絶
縁層のうち少なくとも1層1bを高誘電率のセラミック
焼結体からなる高誘電率層とし、絶縁層1a、1cを低
誘電率層によって形成し、高誘電率層1bの上下にCu
などの導体から成る電極層3、3を形成し、スルホール
導体4、4などを経由して基板表面の導体配線層2と接
続することにより、配線層2、2間で所定の静電容量を
取り出すことができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, a multilayer wiring board according to the present invention comprises a ceramic insulating substrate 1 having ceramic insulating layers 1a, 1b and 1c laminated in multiple layers on the surface and / or inside thereof. 2, at least one of the ceramic insulating layers 1b is a high dielectric constant layer made of a ceramic sintered body having a high dielectric constant, and the insulating layers 1a and 1c are formed by low dielectric constant layers. Cu above and below the rate layer 1b
By forming the electrode layers 3 and 3 made of a conductor such as, for example, and connecting with the conductor wiring layer 2 on the substrate surface via the through-hole conductors 4 and 4, etc., a predetermined capacitance between the wiring layers 2 and 2 is obtained. Can be taken out.

【0012】本発明の多層配線基板においては、高誘電
率層1b、および低誘電率層1a、1cはいずれも、ガ
ラス成分と無機フィラー成分との混合物を成形し、焼成
した焼結体からなることが高誘電率層や低誘電率層の焼
結性、誘電率、熱膨張係数などの特性の制御のしやすさ
の点で望ましい。
In the multilayer wiring board of the present invention, each of the high dielectric constant layer 1b and the low dielectric constant layers 1a and 1c is formed of a sintered body obtained by molding and firing a mixture of a glass component and an inorganic filler component. This is desirable from the viewpoint of easy control of characteristics such as sinterability, dielectric constant, and coefficient of thermal expansion of the high dielectric constant layer and the low dielectric constant layer.

【0013】ガラス成分としては、SiO2−BaO−
CaO−Al23−B23からなるガラスの使用が好適
であり、CaOを5重量%以上含有し、非晶質ガラス、
または焼成後にCaを含有する酸化物系結晶、具体的に
はCaO・2SiO2、CaAl2Si28、CaB2
28などの結晶相を析出する結晶化ガラスが採用され
る。とりわけ、ガラス組成としては、SiO2を25〜
60重量%、CaOを2〜18重量%、Al234〜1
0重量%、BaO20〜27重量%、B2311〜15
重量%の割合で含む、さらに望ましくはZr化合物をZ
rO2換算で0.1〜30重量%の割合で含有すること
によって、耐薬品性を改善することができる。
As the glass component, SiO 2 —BaO—
It is preferable to use a glass composed of CaO—Al 2 O 3 —B 2 O 3 , containing 5% by weight or more of CaO, an amorphous glass,
Or oxide-based crystal containing Ca after firing, specifically CaO · 2SiO 2, CaAl 2 Si 2 O 8, CaB 2 S
Crystallized glass that precipitates a crystal phase such as i 2 O 8 is employed. In particular, as a glass composition, SiO 2
60 wt%, 2-18 wt% of CaO, Al 2 O 3 4~1
0 wt%, BaO20~27 wt%, B 2 O 3 11~15
% By weight, and more desirably the Zr compound
By containing 0.1 to 30% by weight in terms of rO 2 , chemical resistance can be improved.

【0014】さらに、上記ガラスの屈伏点は、400〜
800℃、特に400〜700℃であることが望まし
い。これは、ガラスおよび無機フィラーからなる混合物
を成形する場合、有機樹脂などの成形用バインダーを添
加するが、このバインダーを効率的に除去するととも
に、絶縁基体と同時に焼成されるメタライズと焼成条件
のマッチングを図るために必要であり、屈伏点が400
℃より低いと、ガラスが低い温度で焼結を開始するた
め、例えば、Ag、Cuなどの焼結温度が600〜80
0℃のメタライズとの同時焼成ができず、また成形体の
緻密化が低温で開始するためにバインダーは分解揮発で
きなくなり、バインダー成分が残留し、特性に影響を及
ぼす結果になるためである。一方、屈伏点が800℃よ
り高いと、ガラス量を多くしないと焼結しにくくなり、
相対的に高価なガラスの使用量が増加するため、コスト
削減の妨げとなる。
Further, the sag point of the above glass is 400-400.
The temperature is desirably 800 ° C, particularly 400 to 700 ° C. This is because when molding a mixture consisting of glass and an inorganic filler, a molding binder such as an organic resin is added. This binder is efficiently removed, and the metallization, which is fired simultaneously with the insulating substrate, and matching of firing conditions. Required to achieve a yield point of 400
If the temperature is lower than 0 ° C, the glass starts sintering at a low temperature.
This is because simultaneous firing with metallization at 0 ° C. cannot be performed, and densification of the molded article starts at a low temperature, so that the binder cannot be decomposed and volatilized, and the binder component remains, resulting in affecting the properties. On the other hand, if the yield point is higher than 800 ° C., sintering becomes difficult unless the amount of glass is increased,
The use of relatively expensive glass increases, which hinders cost reduction.

【0015】一方、上記のガラス成分に対して配合する
無機フィラー成分としては、まず、高誘電率層を形成す
る場合には、ガラス成分との焼結性が良好であり、1M
Hzにおける比誘電率が13以上、特に20以上である
ことが望ましい。
On the other hand, as the inorganic filler component to be mixed with the above-mentioned glass component, first, when a high dielectric constant layer is formed, sinterability with the glass component is good, and 1M
It is desirable that the relative dielectric constant at Hz is 13 or more, particularly 20 or more.

【0016】用いるフィラーとしては、これに限定する
ものではないが、BaTiO3(ε=13000)、C
aTiO3(ε=180)、La2Ti27(ε=4
5)、SrTiO3(ε=300)、TiO2(ε=8
0)、ZrO2(ε=30)の群から選ばれる少なくと
も1種が挙げられる。
The filler used is not limited to this, but may be BaTiO 3 (ε = 13000), C
aTiO 3 (ε = 180), La 2 Ti 2 O 7 (ε = 4
5), SrTiO 3 (ε = 300), TiO 2 (ε = 8)
0) and ZrO 2 (ε = 30).

【0017】上記のSiO2−BaO−CaO−Al2
3−B23系ガラスとの焼結性は、CaTiO3、La2
Ti27、ZrO2の群から選ばれる少なくとも1種、
特にCaTiO3を少なくとも含むことが望ましい。
The above SiO 2 —BaO—CaO—Al 2 O
The sinterability with the 3- B 2 O 3 glass is CaTiO 3 , La 2
At least one selected from the group consisting of Ti 2 O 7 and ZrO 2 ;
In particular, it is desirable to include at least CaTiO 3 .

【0018】上記ガラス成分、およびフィラー成分は、
ガラス成分:30〜70重量%と、フィラー成分:30
〜70重量%の割合で調合する。これは、ガラス成分が
30重量%よりも少なく、フィラー成分が70重量%よ
りも多いと、銅と同時焼成可能な温度域において良好な
緻密体が得られにくく、ガラス成分が70体積%よりも
多く、フィラー成分が30体積%よりも少ない場合、焼
結体としての誘電率を高めることが難しくなるためであ
る。
The above glass component and filler component are:
Glass component: 30 to 70% by weight, filler component: 30
It is prepared at a ratio of 7070% by weight. This is because when the glass component is less than 30% by weight and the filler component is more than 70% by weight, it is difficult to obtain a good dense body in a temperature range where co-firing with copper is possible, and the glass component is less than 70% by volume. If the content of the filler component is less than 30% by volume, it is difficult to increase the dielectric constant of the sintered body.

【0019】こうして、高誘電率層の電気特性を得る為
にガラスおよびフィラーの組成を調整した場合、得られ
るガラスセラミックスの熱膨張係数は必然的に決定され
る。このため、かかる高誘電率ガラスセラミックを内層
としてコンデンサを形成するためには、低誘電率層の熱
膨張係数を、高誘電率層に合わせることが望ましい。
When the composition of glass and filler is adjusted in order to obtain the electrical characteristics of the high dielectric constant layer, the coefficient of thermal expansion of the obtained glass ceramic is inevitably determined. For this reason, in order to form a capacitor using such a high-permittivity glass ceramic as an inner layer, it is desirable to match the thermal expansion coefficient of the low-permittivity layer with that of the high-permittivity layer.

【0020】これは、各層の熱膨張係数の差が1×10
-6/℃より大きい場合、焼成段階で層内、または層間に
おいて破壊が起こり、各層の熱膨張係数の差が0.5〜
1×10-6/℃の場合、同時焼成は可能であるものの、
層内、または層間において局所的にクラックが発生しや
すくなることから、熱膨張差は0.5×10-6/℃以下
であることが望ましい。
This is because the difference in the coefficient of thermal expansion of each layer is 1 × 10
If it is higher than −6 / ° C., destruction occurs in a layer or between layers in the firing step, and the difference in thermal expansion coefficient of each layer is 0.5 to
In the case of 1 × 10 −6 / ° C., simultaneous firing is possible,
Since cracks tend to occur locally in the layer or between layers, the difference in thermal expansion is desirably 0.5 × 10 −6 / ° C. or less.

【0021】低誘電率層中のフィラー成分としては、ク
ォーツおよび/またはフォルステライトを用い、これら
のフィラーの成分比率の調整により、高誘電率層との熱
膨張係数の整合を容易に行うことができる。
As the filler component in the low dielectric constant layer, quartz and / or forsterite is used, and by adjusting the component ratio of these fillers, it is possible to easily match the thermal expansion coefficient with the high dielectric constant layer. it can.

【0022】上記によって、高誘電率層と低誘電率層と
の同時焼成が可能となるが、CaTiO3をフィラーと
する高誘電率層の上下に電極層を形成し内蔵コンデンサ
を形成した場合、コンデンサの容量が、設計値より低く
なる傾向が見られる。
The above allows simultaneous firing of the high dielectric constant layer and the low dielectric constant layer. However, when the electrode layers are formed above and below the high dielectric constant layer using CaTiO 3 as a filler to form a built-in capacitor, There is a tendency that the capacitance of the capacitor is lower than the design value.

【0023】この傾向について種々検討を行った結果、
高誘電率層中のCaTiO3のCaが低誘電率層側に拡
散することによって、高誘電率層の組成が変動すること
によるものであり、低誘電率層中のCa量が高誘電率層
中の総Ca量の15%以下で非常に顕著であり、より拡
散を防止するために、低誘電率層中のCa量を高誘電率
層中の総Ca量中の20%以上、特に30%以上とする
ことが重要である。
As a result of various studies on this tendency,
This is because the composition of the high dielectric constant layer changes due to the diffusion of Ca of CaTiO 3 in the high dielectric constant layer to the low dielectric constant layer side. It is very remarkable at 15% or less of the total amount of Ca in the medium, and in order to further prevent the diffusion, the amount of Ca in the low dielectric constant layer is set to 20% or more, particularly 30%, of the total amount of Ca in the high dielectric constant layer. % Is important.

【0024】このように、高誘電率層や低誘電率層中の
Ca量を制御するには、CaTiO 3量、およびSiO2
−BaO−CaO−Al23−B23系ガラス量、およ
びガラス中のCaO量を調整することが必要である。
As described above, in the high dielectric constant layer and the low dielectric constant layer,
To control the amount of Ca, use CaTiO ThreeQuantity, and SiOTwo
-BaO-CaO-AlTwoOThree-BTwoOThreeGlass content and
It is necessary to adjust the amount of CaO in the glass and glass.

【0025】本発明である多層配線基板を製造する方法
としては、高誘電率層、低誘電率層ともに、まず、所定
の比率で調合したガラス成分とフィラー成分の混合物に
適当な溶剤、および有機樹脂バインダーを添加した後、
従来周知のドクターブレード法、リップコーター法など
によりセラミックグリーンシートを成形する。次に、導
体配線層として、適当な金属粉末に有機バインダー、溶
剤、可塑材を添加混合して得た金属ペーストを前記グリ
ーンシートに周知のスクリーン印刷法により、所定のパ
ターンに印刷塗布する。また、場合によっては、前記グ
リーンシートに適当な打ち抜き加工を行いスルーホール
を形成し、このホール内にもメタライズペーストを充填
する。以上の加工の後、高誘電率層グリーンシートと低
誘電率層グリーンシートとを積層し、グリーンシート積
層体とメタライズを同時焼成することにより、コンデン
サを内蔵する多層配線基板を得る。
In the method of manufacturing the multilayer wiring board of the present invention, first, for both the high dielectric constant layer and the low dielectric constant layer, an appropriate solvent for the mixture of the glass component and the filler component prepared at a predetermined ratio, and an organic solvent. After adding the resin binder,
A ceramic green sheet is formed by a conventionally known doctor blade method, lip coater method or the like. Next, as a conductor wiring layer, a metal paste obtained by adding and mixing an appropriate metal powder with an organic binder, a solvent, and a plasticizer is printed and applied in a predetermined pattern on the green sheet by a known screen printing method. In some cases, the green sheet is appropriately punched to form a through hole, and the hole is filled with a metallizing paste. After the above processing, the high-permittivity layer green sheet and the low-permittivity layer green sheet are laminated, and the green sheet laminate and metallization are simultaneously fired to obtain a multilayer wiring board with a built-in capacitor.

【0026】上記の成形体の焼成にあたっては、まず、
成形のために配合したバインダー成分を除去する。バイ
ンダーの除去は700℃前後の大気雰囲気中で行われる
が、配線層用の導体として、例えばCuを用いる場合に
は、100〜750℃の水蒸気を含有する窒素雰囲気中
で行われる。この時、成形体の収縮開始温度は700〜
850℃程度であることが望ましく、かかる収縮開始温
度がこれより低いとバインダーの除去が困難となるた
め、成形体中の結晶化ガラスの特性、特に屈伏点を前述
したように制御することが必要となる。
In firing the above-mentioned molded body, first,
The binder component blended for molding is removed. The binder is removed in an air atmosphere at about 700 ° C., but when, for example, Cu is used as the conductor for the wiring layer, the removal is performed in a nitrogen atmosphere containing water vapor at 100 to 750 ° C. At this time, the shrinkage start temperature of the molded body is 700 to
It is desirable to be about 850 ° C., and if the shrinkage onset temperature is lower than this, it is difficult to remove the binder. Becomes

【0027】焼成は、850〜1050℃の酸化性雰囲
気または非酸化性雰囲気中で行われ、これにより相対密
度90%以上まで緻密化される。この時の焼成温度が8
50℃より低いと緻密化することができず、1050℃
を超えると導体配線層との同時焼成でメタライズ層が溶
融してしまう。本発明のガラスセラミック焼結体は、8
50〜1050℃の焼成温度で焼成可能であるため、C
u等の低抵抗金属との同時焼成が可能である。但し、C
uを配線用導体として用いて同時焼成する場合には、非
酸化性雰囲気中で焼成される。
The calcination is performed in an oxidizing atmosphere or a non-oxidizing atmosphere at 850 to 1050 ° C., whereby the relative density is increased to 90% or more. The firing temperature at this time is 8
If it is lower than 50 ° C., it cannot be densified, and
If it exceeds 300, the metallized layer will be melted by simultaneous firing with the conductor wiring layer. The glass-ceramic sintered body of the present invention has 8
Since it can be fired at a firing temperature of 50 to 1050 ° C., C
Simultaneous firing with a low-resistance metal such as u is possible. Where C
In the case of simultaneous firing using u as a wiring conductor, firing is performed in a non-oxidizing atmosphere.

【0028】[0028]

【実施例】実施例1 高誘電率材料の評価実施例を示す。ガラス粉末として、
SiO2:43.9重量%−BaO:23.2重量%−
CaO:12.3重量%−Al23:7重量%−B
23:13.6重量%から成るガラス、および、フィラ
ーとしてCaTiO 3、La2Ti27、ZrO2を表1
に示す割合にて、秤量調合し、溶剤を加えてボールミル
を用いて粉砕混合した後、アクリル系バインダー、可塑
材を加えて重分混合させてスラリーを作製し、ドクター
ブレード法により厚み300μmのグリーンシートを作
製した。
EXAMPLE 1 An evaluation example of a high dielectric constant material will be described. As glass powder,
SiOTwo: 43.9% by weight-BaO: 23.2% by weight-
CaO: 12.3% by weight-AlTwoOThree: 7% by weight-B
TwoOThreeGlass and filler consisting of 13.6% by weight
As CaTiO Three, LaTwoTiTwoO7, ZrOTwoTable 1
Weigh and mix at the ratio shown in
After pulverizing and mixing using acrylic binder, plastic
Add materials and mix by weight to make a slurry,
A green sheet with a thickness of 300 μm is created by the blade method.
Made.

【0029】得られたグリーンシートを5枚密着させ、
50mm×50mmのサンプルを作成し、700℃にお
いて水蒸気を含有する窒素雰囲気中で脱バインダー後、
910℃において窒素雰囲気中で焼成を行った。得られ
た焼結体中のCaO換算のCa量、3.2GHzにおけ
る比誘電率、および40〜400℃における熱膨張係数
を合わせて表1に示す。
Five sheets of the obtained green sheet are brought into close contact with each other,
After preparing a sample of 50 mm x 50 mm and removing the binder in a nitrogen atmosphere containing water vapor at 700 ° C,
The firing was performed at 910 ° C. in a nitrogen atmosphere. Table 1 shows the Ca content in terms of CaO in the obtained sintered body, the relative dielectric constant at 3.2 GHz, and the coefficient of thermal expansion at 40 to 400 ° C.

【0030】[0030]

【表1】 [Table 1]

【0031】実施例2 低誘電率材料の評価実施例を示す。ガラス粉末の構成
は、高誘電率材料と同じSiO2−BaO−CaO−A
23−B23系であるが、CaOとBaOを置換する
ことにより、ガラス中のCa量をCaO換算で表2に示
す割合とし、フィラーとしてクォーツおよびフォルステ
ライト、ZrO2を表2に示す割合にて秤量調合し、上
記高誘電率材料と同手法にてサンプルの作成、および評
価を行った。得られた焼結体単体におけるCaO換算の
Ca量、3.2GHzにおける比誘電率、および40〜
400℃における熱膨張係数を合わせて表2に示す。
Example 2 An evaluation example of a low dielectric constant material will be described. The composition of the glass powder is the same as that of the high dielectric constant material, SiO 2 -BaO-CaO-A.
Although it is l 2 O 3 -B 2 O 3 system, by replacing CaO and BaO, the amount of Ca in the glass is set to the ratio shown in Table 2 in terms of CaO, and quartz and forsterite, and ZrO 2 are used as fillers. Samples were weighed and prepared at the ratio shown in 2, and samples were prepared and evaluated in the same manner as for the high dielectric constant material. Ca amount in terms of CaO in the obtained sintered body alone, relative dielectric constant at 3.2 GHz, and 40 to
Table 2 also shows the thermal expansion coefficient at 400 ° C.

【0032】[0032]

【表2】 [Table 2]

【0033】この結果より40〜400における熱膨張
係数はいずれも、8.8〜9×10 -6/℃であるため、
表1に示す全ての高誘電率材料との熱膨張係数の差は
0.5×10-6/℃以下であり、任意の組合せにて同時
焼成が可能である。 実施例3 表1に示す高誘電率材料と、表2に示す低誘電率材料を
用いて、容量30pFのコンデンサを内蔵した配線基板
を試作した結果を表3に示す。
The results show that the thermal expansion in the range of 40 to 400
The coefficients are 8.8 to 9 × 10 -6/ ° C,
The difference between the coefficients of thermal expansion of all high dielectric materials shown in Table 1 is
0.5 × 10-6/ ° C or lower, simultaneous in any combination
Baking is possible. Example 3 A high dielectric constant material shown in Table 1 and a low dielectric constant material shown in Table 2 were used.
PCB with built-in capacitor of capacitance 30pF
Is shown in Table 3.

【0034】また、本実施例では、表1に示す高誘電率
材料を用いて、電極寸法、高誘電率層厚みを調整するこ
とにより、容量が30pFとなる構成を設計した。
Further, in this embodiment, a configuration was designed in which the capacitance was 30 pF by adjusting the electrode dimensions and the high dielectric constant layer thickness using the high dielectric constant materials shown in Table 1.

【0035】配線基板に内蔵されるコンデンサの作製方
法としては、まず、高誘電率層、低誘電率層ともに実施
例1と同様の手法にてスラリーを作成し、グリーンシー
トを成形する。尚、グリーンシートの厚みは、高誘電率
層用は、焼成後に表3に示す所定の値となる厚みとし、
低誘電率層用は、すべて120μmとした。
As a method of manufacturing a capacitor incorporated in a wiring board, first, a slurry is prepared for both the high dielectric constant layer and the low dielectric constant layer in the same manner as in Example 1, and a green sheet is formed. In addition, the thickness of the green sheet for the high dielectric constant layer has a predetermined value shown in Table 3 after firing,
The thickness for the low dielectric constant layer was 120 μm.

【0036】次に、2枚の低誘電率層用グリーンシート
の所定位置にスルーホール加工を行い、メタライズペー
ストを充填する。つぎに、かかる加工を施した低誘電率
層用グリーンシートにコンデンサの電極となる所定面積
のメタライズペーストを印刷して、同面に密着液を塗布
する。
Next, through holes are formed in predetermined positions of the two green sheets for a low dielectric constant layer, and metallized paste is filled. Next, a metallized paste having a predetermined area serving as an electrode of a capacitor is printed on the green sheet for a low dielectric constant layer that has been subjected to such processing, and an adhesion liquid is applied to the same surface.

【0037】次に、かかる加工を施した2枚の低誘電率
層用グリーンシートの電極プリント面が高誘電率層用グ
リーンシートと接するように、高誘電率層用グリーンシ
ートを挟み、加圧密着する。
Next, the high-permittivity layer green sheet is sandwiched so that the electrode printed surfaces of the two processed low-permittivity layer green sheets are in contact with the high-permittivity layer green sheet. To wear.

【0038】尚、両電極の重なり面積は、焼成後に表3
の電極寸法となるように設計する。得られた成形体を電
極の重なり部が中央となる位置にて12mm×12mm
に切断し、焼成した。
Incidentally, the overlapping area of both electrodes is shown in Table 3 after firing.
Is designed to have the electrode dimensions of The obtained molded body is 12 mm × 12 mm at a position where the overlapping portion of the electrodes is at the center.
And fired.

【0039】焼成は、700℃において水蒸気を含有す
る窒素雰囲気中で脱バインダー後、910℃において窒
素雰囲気中で焼成を行った。
The calcination was carried out at 700 ° C. in a nitrogen atmosphere containing water vapor, followed by debinding in a nitrogen atmosphere at 910 ° C.

【0040】得られたコンデンサ内蔵配線基板の上下面
の電極層と接続されたスルーホール導体にリード線を接
合し、内蔵コンデンサの静電容量を測定した。また、同
試料を切断し、断面のEPMA分析を行うことにより、
高誘電率層に含まれるCa量(c1)に対する、低誘電
率層に含まれるCa量(c2)の比率(=c2×100
/c1(%))をCa含有比として表3に示した。
Lead wires were joined to the through-hole conductors connected to the electrode layers on the upper and lower surfaces of the obtained wiring board with a built-in capacitor, and the capacitance of the built-in capacitor was measured. Also, by cutting the same sample and conducting EPMA analysis of the cross section,
Ratio of Ca amount (c2) contained in low dielectric constant layer to Ca amount (c1) contained in high dielectric constant layer (= c2 × 100
/ C1 (%)) is shown in Table 3 as a Ca content ratio.

【0041】また、評価基準としては、内蔵コンデンサ
容量の設計値30pFに対し、実測値のずれが設計値の
3%以下の場合を○、3%より大きく5%以下の場合を
△、5%より大きい場合を×とし、合わせて表3に示
す。
The evaluation criteria are as follows: when the deviation of the actually measured value is 3% or less of the design value with respect to the design value of the built-in capacitor of 30 pF; Table 3 shows the case where the value is larger than the above.

【0042】[0042]

【表3】 [Table 3]

【0043】この結果、高誘電率層の誘電率および厚
み、および内蔵コンデンサの電極寸法等によらず、高誘
電率層に含まれる総Ca量に対する低誘電率層に含まれ
るCa量の比率を20%以上とすることによって、コン
デンサ容量の設計値からのずれを3%以下に抑制するこ
とが可能となった。
As a result, the ratio of the amount of Ca contained in the low dielectric constant layer to the total amount of Ca contained in the high dielectric constant layer is independent of the dielectric constant and thickness of the high dielectric layer and the electrode dimensions of the built-in capacitor. By setting it to 20% or more, it is possible to suppress the deviation of the capacitor capacitance from the design value to 3% or less.

【0044】[0044]

【発明の効果】以上詳述した通り、本発明によれば、高
誘電率層および低誘電率層に含まれるCa量を調整する
ことによって、高誘電率層、低誘電率層、および導体配
線層を同時焼成しても、Caの拡散による内蔵コンデン
サの容量低下が抑えられ、設計値からのずれが3%以内
の容量を有するコンデンサを得ることが出来る。また、
精度の高いコンデンサを配線基板内に形成することがで
きるために、この配線基板を実装するプリント基板など
外部電気回路基板の小型化、およびコンデンサ実装コス
トの削減が可能である。
As described in detail above, according to the present invention, by adjusting the amount of Ca contained in the high dielectric constant layer and the low dielectric constant layer, the high dielectric constant layer, the low dielectric constant layer, and the conductor wiring are adjusted. Even if the layers are fired simultaneously, a reduction in the capacity of the built-in capacitor due to the diffusion of Ca can be suppressed, and a capacitor having a deviation from the designed value within 3% can be obtained. Also,
Since a highly accurate capacitor can be formed in the wiring board, it is possible to reduce the size of an external electric circuit board such as a printed board on which the wiring board is mounted, and to reduce the cost of mounting the capacitor.

【0045】[0045]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層配線基板における一実施例を説明
するための概略断面図である。
FIG. 1 is a schematic sectional view for explaining one embodiment of a multilayer wiring board of the present invention.

【0046】[0046]

【符号の説明】[Explanation of symbols]

1 絶縁基板 1a、1b、1c 絶縁層 2 導体配線層 3 電極層 4 スルーホール導体 DESCRIPTION OF SYMBOLS 1 Insulating board 1a, 1b, 1c Insulating layer 2 Conductor wiring layer 3 Electrode layer 4 Through-hole conductor

フロントページの続き Fターム(参考) 5E346 AA13 AA43 BB20 CC17 CC18 CC21 CC32 DD13 DD45 EE27 EE29 FF18 HH22 HH31 Continuation of the front page F term (reference) 5E346 AA13 AA43 BB20 CC17 CC18 CC21 CC32 DD13 DD45 EE27 EE29 FF18 HH22 HH31

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】高誘電率層と低誘電率層が積層されたセラ
ミック絶縁基板の表面あるいは内部に導体配線層を配設
してなる多層配線基板において、前記高誘電率層がCa
TiO3を含有するとともに、前記低誘電率層が、前記
高誘電率層中の総Ca量の20%以上のCaを含有する
ことを特徴とする多層配線基板。
1. A multilayer wiring board having a conductor wiring layer disposed on or in a surface of a ceramic insulating substrate on which a high dielectric layer and a low dielectric layer are laminated.
A multilayer wiring board containing TiO 3 , wherein the low dielectric layer contains 20% or more of the total Ca in the high dielectric layer.
【請求項2】前記高誘電率層と前記低誘電率層が、Si
2−BaO−CaO−Al23−B23系のガラス
に、無機フィラーを添加して焼成することにより得られ
る焼結体からなることを特徴とする請求項1記載の多層
配線基板。
2. The method according to claim 1, wherein the high dielectric constant layer and the low dielectric constant layer are formed of Si.
O 2 to -BaO-CaO-Al 2 O 3 -B 2 O 3 based glass, a multilayer wiring according to claim 1, characterized by comprising a sintered body obtained by firing the addition of an inorganic filler substrate.
【請求項3】前記低誘電率層が、無機フィラーとして、
少なくともクォーツおよび/またはフォルステライトを
含むことを特徴とする請求項2記載の多層配線基板。
3. The low dielectric constant layer as an inorganic filler,
3. The multilayer wiring board according to claim 2, comprising at least quartz and / or forsterite.
【請求項4】前記高誘電率層の上下に一対の電極層を設
けてなることを特徴とする請求項1乃至請求項3のいず
れか記載の多層配線基板。
4. The multilayer wiring board according to claim 1, wherein a pair of electrode layers are provided above and below said high dielectric constant layer.
JP2001093564A 2001-03-28 2001-03-28 Multilayer wiring board Expired - Fee Related JP4623851B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001093564A JP4623851B2 (en) 2001-03-28 2001-03-28 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001093564A JP4623851B2 (en) 2001-03-28 2001-03-28 Multilayer wiring board

Publications (2)

Publication Number Publication Date
JP2002290053A true JP2002290053A (en) 2002-10-04
JP4623851B2 JP4623851B2 (en) 2011-02-02

Family

ID=18947881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001093564A Expired - Fee Related JP4623851B2 (en) 2001-03-28 2001-03-28 Multilayer wiring board

Country Status (1)

Country Link
JP (1) JP4623851B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018494B2 (en) 2002-08-28 2006-03-28 Kyocera Corporation Method of producing a composite sheet and method of producing a laminate by using the composite sheet

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983147A (en) * 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd Capacitor-containing glass ceramic substrate
JPH0992983A (en) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk Manufacture of ceramic multilayer board
JPH11330705A (en) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd Substrate containing capacitor and manufacture thereof
JP2000208943A (en) * 1999-01-13 2000-07-28 Matsushita Electric Ind Co Ltd Multilayer wiring board with built-in passive component and manufacture thereof
JP2001015930A (en) * 1999-06-30 2001-01-19 Kyocera Corp Multilayer printed wiring board and manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992983A (en) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk Manufacture of ceramic multilayer board
JPH0983147A (en) * 1995-09-08 1997-03-28 Ngk Spark Plug Co Ltd Capacitor-containing glass ceramic substrate
JPH11330705A (en) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd Substrate containing capacitor and manufacture thereof
JP2000208943A (en) * 1999-01-13 2000-07-28 Matsushita Electric Ind Co Ltd Multilayer wiring board with built-in passive component and manufacture thereof
JP2001015930A (en) * 1999-06-30 2001-01-19 Kyocera Corp Multilayer printed wiring board and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018494B2 (en) 2002-08-28 2006-03-28 Kyocera Corporation Method of producing a composite sheet and method of producing a laminate by using the composite sheet

Also Published As

Publication number Publication date
JP4623851B2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
JP5056528B2 (en) Insulator ceramic composition and insulator ceramic using the same
JP2753887B2 (en) Composite circuit board with built-in capacitor
EP1981046B1 (en) Method for regulating capacitance value of built-in capacitor in multilayered ceramic substrate, and multilayered ceramic substrate and process for producing the same
JP2000264724A (en) Dielectric ceramic composition and ceramic multilayered substrate
JP4077625B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JP4623851B2 (en) Multilayer wiring board
JP3805173B2 (en) Glass ceramic sintered body and multilayer wiring board using the same
JP2753892B2 (en) Composite circuit board with built-in capacitor
JP2003040670A (en) High thermal expansion ceramic composition, high thermal expansion ceramic and its manufacturing method, and multilayer wiring substrate and its mounting structure
JP4044752B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JP2002043759A (en) Multilayer wiring board
JP3793557B2 (en) Glass ceramic sintered body and multilayer wiring board using the same
JP3231892B2 (en) Method for manufacturing multilayer substrate
JPH02121392A (en) Capacitor built-in composite circuit board and manufacture thereof
JP2000226255A (en) Dielectric ceramic composition and ceramic multi-layered substrate
JP2003026472A (en) Method for producing multilayer ceramic electronic parts, multilayer ceramic electronic parts and raw composite multilayer body for producing multilayer ceramic electronic parts
JP2700921B2 (en) Composite circuit board with built-in capacitor
JP2700920B2 (en) Composite circuit board with built-in capacitor
JP4514301B2 (en) Manufacturing method of multilayer wiring board
JP4129384B2 (en) Dielectric porcelain and multilayer wiring board using the same
JP2003165773A (en) High dielectric constant glass ceramic and wiring board using the same
JP2979527B2 (en) Composite circuit board with built-in capacitor
Murata et al. Development of a novel low temperature co-fired ceramics system composed of two different co-firable low temperature co-fired ceramics materials
JP4761647B2 (en) Ceramic composition and multilayer wiring board using the same
JP2002068832A (en) Glass ceramic sintered compact and multi-layered wiring board using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees