[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002289991A - Low emi circuit board - Google Patents

Low emi circuit board

Info

Publication number
JP2002289991A
JP2002289991A JP2001092183A JP2001092183A JP2002289991A JP 2002289991 A JP2002289991 A JP 2002289991A JP 2001092183 A JP2001092183 A JP 2001092183A JP 2001092183 A JP2001092183 A JP 2001092183A JP 2002289991 A JP2002289991 A JP 2002289991A
Authority
JP
Japan
Prior art keywords
circuit board
board
digital
semiconductor
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001092183A
Other languages
Japanese (ja)
Inventor
Shiyouichi Mimura
詳一 三村
Tatsuya Ina
達也 伊奈
Koichiro Nagata
晃一郎 永田
Masaki Watanabe
正樹 渡辺
Hideyuki Kawashima
秀之 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001092183A priority Critical patent/JP2002289991A/en
Publication of JP2002289991A publication Critical patent/JP2002289991A/en
Pending legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that the conventional digital circuit board is intended to connect digital wirings on a circuit surface between boards, without taking account of the IC layout or terminal order, resulting in that board interconnections are located away from ICs because of cross wiring processes, and if the most portion of the board is occupied by digital circuits including multi-terminal and narrow pitched ICs occupy the most portion of the board, the wirings are concentrated to make digital wirings run long around. SOLUTION: A double-sided circuit board 13 having at least a first semiconductor IC mounted thereon is connected to a multilayer circuit board 11 having four layers or more and at least one semiconductor IC mounted thereon with avoidable cross wirings through a board interconnection 40. The interconnection 40 is composed of digital signal terminal lines arranged so that the terminal order coincides with that of the semiconductor IC and ground lines facing the digital signal terminal lines, laid to face the signal terminals of the semiconductor IC every semiconductor IC and connected with each semiconductor IC, without forming any cross wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、内蔵するデジタル
回路からの放射ノイズを低減するための回路基板、およ
びその回路基板を使用した電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board for reducing radiated noise from a built-in digital circuit, and an electronic device using the circuit board.

【0002】[0002]

【従来の技術】近年、電子機器のデジタル回路において
は、処理速度の高速化とともに半導体ICの端子数が増
加し、半導体IC間の配線数も増加の一途をたどってい
る。端子数の多い半導体ICは、回路基板での配線接続
が複雑で、配線の交差や長い引き回しが生じることによ
り放射ノイズの発生源となり易い。このように、デジタ
ル回路を内蔵する回路基板においては、信号周波数の高
周波化とあいまって不要輻射ノイズ対策が難しくなって
来ている。
2. Description of the Related Art In recent years, in digital circuits of electronic equipment, the number of terminals of semiconductor ICs has increased along with the increase in processing speed, and the number of wirings between semiconductor ICs has also continued to increase. A semiconductor IC having a large number of terminals has a complicated wiring connection on a circuit board, and is likely to be a source of radiated noise due to crossing of wiring and long wiring. As described above, in a circuit board having a built-in digital circuit, it is becoming difficult to take measures against unnecessary radiation noise in combination with an increase in signal frequency.

【0003】従来、片面回路基板や両面回路基板などの
低価格基板は、デジタル信号の帰路となるデジタルグラ
ンドを信号線近傍や直下に形成して不要輻射ノイズを低
減していた。つまり、デジタル信号線とデジタルグラン
ドをペアで形成することにより、不要輻射ノイズの発生
を抑止していた。しかし、近年の複雑で配線パターンが
非常に多いデジタル回路では、ビアで配線層を変更する
交差配線が増加し、信号線近傍や直下へのデジタルグラ
ンドパターンの形成が困難となり、配線長も長くなって
不要輻射ノイズ特性の悪化が避けられなくなって来てい
る。さらに、BGAに代表される格子状端子配列の半導
体ICや多端子かつ狭ピッチの半導体ICは、半導体I
C端子からの配線引出しに複数層を必要とするため4層
以上の多層基板が必須である。このため、低価格基板が
使用できる機会が少なくなり、基板のコストを増加させ
ている。
Conventionally, low-cost boards such as a single-sided circuit board and a double-sided circuit board have formed a digital ground, which is a return path for a digital signal, near or immediately below a signal line to reduce unnecessary radiation noise. That is, by forming a digital signal line and a digital ground as a pair, generation of unnecessary radiation noise has been suppressed. However, in a digital circuit having a complicated and extremely large number of wiring patterns in recent years, the number of cross wirings in which wiring layers are changed with vias increases, making it difficult to form a digital ground pattern near or directly below a signal line, and increasing the wiring length. As a result, the deterioration of the unnecessary radiation noise characteristics has become unavoidable. Further, a semiconductor IC having a lattice-like terminal arrangement represented by a BGA or a semiconductor IC having multiple terminals and a narrow pitch is a semiconductor IC.
Since a plurality of layers are required for drawing out the wiring from the C terminal, a multilayer substrate having four or more layers is essential. For this reason, the opportunity that a low-cost substrate can be used is reduced, and the cost of the substrate is increased.

【0004】これに対し、デジタル回路と電源回路やア
ナログ回路とが混在する回路基板において、高速信号を
扱うデジタル回路部を、信号帰路となるデジタルグラン
ドの形成が容易な別の4層回路基板に分離した構成が特
開平11−119862号公報に開示されている。この
構成では、デジタル回路部を4層回路基板に分離し、デ
ジタル信号配線を短くすることで不要輻射ノイズの発生
を抑えている。更に、電源回路やアナログ回路などの残
りの回路を片面回路基板や両面回路基板に配置し、基板
のコストダウンを図っている。
On the other hand, in a circuit board in which a digital circuit and a power supply circuit or an analog circuit are mixed, a digital circuit section for handling a high-speed signal is provided on another four-layer circuit board in which a digital ground serving as a signal return path is easily formed. A separated configuration is disclosed in Japanese Patent Application Laid-Open No. H11-119862. In this configuration, the generation of unnecessary radiation noise is suppressed by separating the digital circuit section into four-layer circuit boards and shortening the digital signal wiring. Further, the remaining circuits such as a power supply circuit and an analog circuit are arranged on a single-sided circuit board or a double-sided circuit board to reduce the cost of the board.

【0005】図13にその構造図を示す。図13におけ
る回路基板は、両面回路基板107と、4層回路基板1
06と、コネクタ108から構成される。4層回路基板
106には、高速デジタル信号を処理する半導体IC1
01、102と、半導体IC101、102とコネクタ
108を接続する接続配線109とが設けられている。
[0005] Fig. 13 shows a structural diagram thereof. The circuit board in FIG. 13 includes a double-sided circuit board 107 and a four-layer circuit board 1.
06 and a connector 108. The four-layer circuit board 106 includes a semiconductor IC 1 for processing high-speed digital signals.
01 and 102 and connection wiring 109 for connecting the semiconductor ICs 101 and 102 and the connector 108 are provided.

【0006】両面回路基板107には、半導体IC10
1、102とデジタル信号の入出力を行う半導体IC1
03、104、105と、半導体IC103、104、
105とコネクタ108とを接続する接続配線110と
が設けられている。
The double-sided circuit board 107 includes a semiconductor IC 10
Semiconductor IC 1 for inputting / outputting digital signals to / from digital signal generators 1 and 102
03, 104, 105, and semiconductor ICs 103, 104,
A connection wiring 110 for connecting the connector 105 and the connector 108 is provided.

【0007】コネクタ108は、両面回路基板107と
4層回路基板106との間に設けられ、両者を電気的に
接続している。
[0007] The connector 108 is provided between the double-sided circuit board 107 and the four-layer circuit board 106, and electrically connects the two.

【0008】[0008]

【発明が解決しようとする課題】しかし、図13に示す
ような基板構成であっても高速信号を扱う多端子かつ狭
ピッチの半導体ICを含むデジタル回路が基板の大部分
を占める場合には、デジタル回路を実装する多層基板が
大きくなり、コストが上昇する。逆にコストダウンを図
るために、デジタル回路の一部を低価格の両面回路基板
に実装すると、半導体IC回路の交差配線が増加し、信
号線近傍や直下へのデジタルグランドパターンの形成が
困難となる。更に、配線長も長くなり不要輻射ノイズ特
性が劣化してしまうという課題があった。
However, even when a digital circuit including a multi-terminal and narrow-pitch semiconductor IC that handles high-speed signals occupies a large part of the substrate, even if the substrate has a configuration as shown in FIG. The size of the multilayer substrate on which the digital circuit is mounted increases, and the cost increases. Conversely, if part of the digital circuit is mounted on a low-cost double-sided circuit board in order to reduce costs, the number of cross wirings of the semiconductor IC circuit increases, and it is difficult to form a digital ground pattern near or directly below the signal line. Become. Further, there has been a problem that the length of the wiring is long and the unnecessary radiation noise characteristics are deteriorated.

【0009】上記課題の解決策として、端子間の配線数
が多く交差配線が避けられない多端子かつ狭ピッチ半導
体ICの少なくとも1つ以上を低価格の片面回路基板や
両面回路基板に、残りの半導体ICを半導体ICに係わ
る交差部分を全て配線した4層以上の小型多層基板に分
離実装し、コネクタで接続して構成する図14に示すデ
ジタル回路基板がある。これにより、低価格の片面回路
基板や両面回路基板上の半導体ICと、多層基板との接
続を無交差配線で配置することが可能となった。
As a solution to the above problem, at least one of a multi-terminal and narrow-pitch semiconductor IC having a large number of wires between terminals and inevitable cross wiring is mounted on a low-cost single-sided circuit board or a double-sided circuit board. There is a digital circuit board shown in FIG. 14 in which a semiconductor IC is separately mounted on a small multilayer board of four or more layers in which all intersections related to the semiconductor IC are wired and connected by connectors. As a result, it has become possible to arrange the connection between the semiconductor IC on the low-cost single-sided circuit board or the double-sided circuit board and the multilayer board by non-intersecting wiring.

【0010】図14におけるデジタル回路基板は、片面
回路基板207と、多層回路基板206と、コネクタ2
08から構成される。多層回路基板206には、高速デ
ジタル信号を処理する半導体IC201、202と、半
導体IC201と半導体IC202とを多層配線で接続
する半導体IC間配線211と、半導体IC201、2
02とコネクタ208とを多層配線で接続する接続配線
209が設けられている。
A digital circuit board shown in FIG. 14 includes a single-sided circuit board 207, a multilayer circuit board 206, and a connector 2
08. The multi-layer circuit board 206 includes semiconductor ICs 201 and 202 that process high-speed digital signals, a wiring 211 between semiconductor ICs that connects the semiconductor IC 201 and the semiconductor IC 202 by multi-layer wiring, a semiconductor IC 201 and a semiconductor IC 201.
There is provided a connection wiring 209 that connects the connector 02 and the connector 208 by a multilayer wiring.

【0011】片面回路基板207には、半導体IC20
1、202とデジタル信号の入出力を行う半導体IC2
03、204、205と半導体IC203、204、2
05との間をそれぞれ無交差で接続する半導体IC間配
線212と、半導体IC203、204、205とコネ
クタ208とを無交差で接続する接続配線210が設け
られている。
The single-sided circuit board 207 includes a semiconductor IC 20
A semiconductor IC 2 for inputting / outputting digital signals to / from the IC 202
03, 204, 205 and semiconductor ICs 203, 204, 2
And a connection wiring 210 for connecting the semiconductor ICs 203, 204, and 205 and the connector 208 without crossing each other.

【0012】コネクタ208は、多層回路基板206と
片面回路基板207の間に設けられ、両者を電気的に接
続している。しかしながら、上記構成のデジタル回路基
板は、半導体ICの配置や端子順序を考慮せず、回路図
上のデジタル配線を基板間で接続することのみを目的と
していた。このため、コネクタ208が交差配線処理の
ために半導体ICから離れた位置に配置され、配線が集
中して第1の接続配線209及び第2の接続配線210
が長く引き回されてしまうという課題があった。
The connector 208 is provided between the multilayer circuit board 206 and the single-sided circuit board 207, and electrically connects the two. However, the digital circuit board having the above-described configuration is intended only to connect the digital wiring on the circuit diagram between the boards without considering the arrangement and the terminal order of the semiconductor ICs. Therefore, the connector 208 is disposed at a position away from the semiconductor IC for the cross wiring processing, and the wiring is concentrated and the first connection wiring 209 and the second connection wiring 210
However, there is a problem that the wire is drawn around for a long time.

【0013】更に、コネクタ208におけるデジタルグ
ランドは、デジタル信号端子毎に配置されておらず、複
数のデジタル信号端子により共有されていた。このよう
なコネクタ208の端子構成では、各デジタル信号端子
とデジタルグランドとの距離が異なる。これによりデジ
タル信号の帰路となるデジタルグランドへの経路が引き
まわされ、不要輻射ノイズが発生してしまうという課題
も有していた。
Further, the digital ground in the connector 208 is not arranged for each digital signal terminal, but is shared by a plurality of digital signal terminals. In such a terminal configuration of the connector 208, the distance between each digital signal terminal and the digital ground is different. As a result, the path to the digital ground, which is the return path of the digital signal, is routed, and there is also a problem that unnecessary radiation noise is generated.

【0014】そこで本発明の目的は、片面回路基板や両
面回路基板上の半導体ICとのデジタル配線が短く、多
端子かつ狭ピッチの半導体ICを含むデジタル回路が基
板の大部分を占める場合にも不要輻射ノイズ特性の劣化
を招くことのない低価格なデジタル回路基板を提供する
ことにある。
Therefore, an object of the present invention is to provide a digital circuit including a semiconductor IC on a single-sided circuit board or a double-sided circuit board having a short digital wiring and a multi-terminal and narrow-pitch semiconductor IC occupying most of the substrate. An object of the present invention is to provide a low-cost digital circuit board that does not cause deterioration of unnecessary radiation noise characteristics.

【0015】[0015]

【課題を解決するための手段】本発明の低EMIデジタ
ル回路基板は、複数の信号端子を有する少なくとも1つ
の集積回路を実装した第1の回路基板と、前記第1の回
路基板に実装された集積回路との接続において、交差配
線が避けられない少なくとも1つの集積回路を実装した
第2の回路基板と、前記第1の回路基板と前記第2の回
路基板とを電気的に接続する基板間接続部とからなり、
前記基板間接続部は、前記第1の回路基板に実装された
集積回路毎に対向するように前記第1の回路基板と前記
第2の回路基板との間に設けられており、かつ、前記所
定の信号を伝達する複数の信号端子と、少なくとも該信
号端子毎の近傍に設けられ、基準電位を与える接地部に
接続された複数のグランド端子とを備え、第1の回路基
板上に実装された集積回路の各信号端子と、該集積回路
に対応した基板間接続部の各信号端子とを接続する各配
線が交差しないように配置したことを特徴とする。
A low EMI digital circuit board according to the present invention includes a first circuit board on which at least one integrated circuit having a plurality of signal terminals is mounted, and a low EMI digital circuit board mounted on the first circuit board. In connection with an integrated circuit, between a second circuit board on which at least one integrated circuit in which cross wiring is unavoidable is mounted, and a board for electrically connecting the first circuit board and the second circuit board It consists of a connection part,
The board-to-board connection portion is provided between the first circuit board and the second circuit board so as to face each integrated circuit mounted on the first circuit board, and A plurality of signal terminals for transmitting a predetermined signal, and a plurality of ground terminals provided at least in the vicinity of each of the signal terminals and connected to a ground unit for providing a reference potential, and mounted on the first circuit board And a wiring connecting the signal terminals of the integrated circuit and the signal terminals of the inter-substrate connection portion corresponding to the integrated circuit.

【0016】前記基板間接続部に、コネクタを用いるこ
とを特徴とする。
A connector is used for the board-to-board connection.

【0017】前記基板間接続部の各信号端子と各グラン
ド端子は、導電性の金属球からなることを特徴とする。
Each of the signal terminals and each of the ground terminals of the inter-substrate connection portion are made of a conductive metal ball.

【0018】前記金属球は、前記第1の回路基板と第2
の回路基板とに導電性の金属を介して蝋付けされている
ことを特徴とする。
The metal ball is provided between the first circuit board and the second circuit board.
And a circuit board is brazed via a conductive metal.

【0019】前記基板間接続部に、シールド付きのフラ
ットケーブルを用いることを特徴とする。
The invention is characterized in that a shielded flat cable is used for the board-to-board connection part.

【0020】前記第1の回路基板は、両面回路基板であ
ることを特徴とする。
The first circuit board is a double-sided circuit board.

【0021】前記第1の回路基板は、4層以上の多層回
路基板であることを特徴とする。
The first circuit board is a multilayer circuit board having four or more layers.

【0022】前記第2の回路基板は、4層以上の多層回
路基板であることを特徴とする。
The second circuit board is a multilayer circuit board having four or more layers.

【0023】前記第1の回路基板に実装された集積回路
を少なくとも覆うように設けられ、前記基板間接続部の
複数のグランド端子に電気的に接続された導電性の金属
箱を有することを特徴とする。前記第2の回路基板に実
装された集積回路が、前記第1の回路基板との間に設け
られ、かつ、前記基板間接続部の複数のグランド端子が
該集積回路の周りを取り囲むように連続的に配置されて
いることを特徴とする。
[0023] A conductive metal box is provided so as to cover at least the integrated circuit mounted on the first circuit board, and is electrically connected to a plurality of ground terminals of the inter-board connection portion. And An integrated circuit mounted on the second circuit board is provided between the integrated circuit and the first circuit board, and a plurality of ground terminals of the inter-substrate connecting portion are continuously arranged so as to surround the integrated circuit. It is characterized by being arranged regularly.

【0024】前記基板間接続部の複数のグランド端子
は、前記基板間接続部の複数の信号端子の周りを取り囲
むように連続的に配置されていることを特徴とする。
[0024] The plurality of ground terminals of the inter-substrate connecting portion are continuously arranged so as to surround the plurality of signal terminals of the inter-substrate connecting portion.

【0025】前記第2の回路基板に実装された集積回路
に設けられ、前記グランドに接続された導電性かつ伝熱
性のシートを有することを特徴とする。
[0025] A conductive and heat conductive sheet provided on the integrated circuit mounted on the second circuit board and connected to the ground is provided.

【0026】前記第2の回路基板は、チップサイズパッ
ケージであることを特徴とする。請求項1に記載された
低EMIデジタル回路基板を用いることを特徴とする電
子機器。
The second circuit board is a chip size package. An electronic apparatus using the low EMI digital circuit board according to claim 1.

【0027】[0027]

【発明の実施の形態】本発明は、デジタル回路基板を比
較的高価ではあるが、交差配線による不要輻射ノイズの
発生の抑止に有効な多層回路基板と、交差配線による不
要輻射ノイズの発生の抑止に有効ではないが、低価格で
ある両面回路基板とに分割し、交差配線を多層回路基板
に集中させ、両面回路基板の配線を無交差とすることに
より、低価格で、かつ不要輻射ノイズの抑止に有効な低
EMI回路基板を実現する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a multilayer circuit board which suppresses the generation of unnecessary radiation noise due to cross wiring, although the digital circuit board is relatively expensive, and the generation of unnecessary radiation noise due to cross wiring. Although it is not effective, it is divided into a low-cost double-sided circuit board, the cross wiring is concentrated on the multilayer circuit board, and the wiring of the double-sided circuit board is made non-crossing, so that it is low-cost and unnecessary radiation noise A low EMI circuit board effective for suppression is realized.

【0028】なお、回路基板に配置される配線が交差す
るとは、回路基板上にある複数の配線が回路基板のビア
により回路面を変えて配置され、各配線が回路基板にお
いて立体交差することをいい、交差配線とは、そのよう
に配置される配線のことをいう。また、無交差とは、複
数の配線が回路基板において立体交差しないことをい
い、無交差配線とは、そのように配置される配線のこと
をいう。以下、本発明の実施の形態について図1から図
12を用いて説明する。
It should be noted that the term "intersection of the wirings arranged on the circuit board" means that a plurality of wirings on the circuit board are arranged with their circuit surfaces changed by vias of the circuit board, and each wiring crosses three-dimensionally on the circuit board. Good, cross wiring means wiring arranged in such a manner. In addition, non-intersecting means that a plurality of wirings do not cross three-dimensionally on a circuit board, and non-intersecting wiring means wiring arranged as such. Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 12.

【0029】(実施の形態1)図1は、本発明における
実施の形態1のデジタル回路基板10を示す概略構成図
である。
(Embodiment 1) FIG. 1 is a schematic configuration diagram showing a digital circuit board 10 according to Embodiment 1 of the present invention.

【0030】本発明のデジタル回路基板10は、多層回
路基板11と、両面回路基板13と、これらの多層回路
基板11と両面回路基板13とを接続する基板間接続部
41、42、43とから構成される。なお、図1におい
て、多層回路基板11及び両面回路基板13には、説明
の便宜上、半導体ICのみを描いているが、他の電子部
品が実装されていることは言うまでもない。以下、半導
体ICの接続を中心に説明していく。
The digital circuit board 10 of the present invention comprises a multilayer circuit board 11, a double-sided circuit board 13, and board-to-board connecting portions 41, 42, 43 for connecting the multilayer circuit board 11 and the double-sided circuit board 13. Be composed. In FIG. 1, only the semiconductor IC is illustrated on the multilayer circuit board 11 and the double-sided circuit board 13 for convenience of explanation, but it goes without saying that other electronic components are mounted. Hereinafter, the connection of the semiconductor IC will be mainly described.

【0031】多層回路基板11には、半導体IC1、3
が実装されており、これら半導体IC1と半導体IC3
とは、半導体IC接続配線2を介して電気的に接続され
ている。多層回路基板11では、交差することが避けら
れない配線の全てを設置する。
On the multilayer circuit board 11, semiconductor ICs 1, 3
Are mounted, and these semiconductor IC1 and semiconductor IC3
Are electrically connected via the semiconductor IC connection wiring 2. In the multilayer circuit board 11, all of the wirings that are inevitable to intersect are provided.

【0032】半導体IC1は、デジタル信号を高速で処
理する半導体ICであり、挟ピッチで多数のデジタル信
号端子を有する。このため、信号端子からの配線接続に
4層以上の多層回路基板を必要とする。半導体IC3
は、半導体IC1とデジタル信号を授受する半導体メモ
リのような半導体ICである。半導体IC1と半導体I
C3との接続では、一般的に配線が交差することを避け
ることができない。従って、両者を接続する半導体IC
接続配線2は、交差配線により配置される。
The semiconductor IC 1 is a semiconductor IC for processing digital signals at a high speed, and has a large number of digital signal terminals at a narrow pitch. For this reason, a multilayer circuit board having four or more layers is required for wiring connection from the signal terminals. Semiconductor IC3
Is a semiconductor IC such as a semiconductor memory that exchanges digital signals with the semiconductor IC 1. Semiconductor IC1 and Semiconductor I
In the connection with C3, it is generally unavoidable that the wires cross. Therefore, a semiconductor IC connecting them
The connection wiring 2 is arranged by cross wiring.

【0033】多層回路基板11には、更に、基板間配線
17が設けられ、半導体IC1、3と基板間接続部4
1、42、43とを電気的に接続している。基板間配線
17は、各配線が交差配線により配置される。
The multi-layer circuit board 11 is further provided with inter-substrate wiring 17, and the semiconductor ICs 1 and 3 and the inter-substrate connection 4
1, 42 and 43 are electrically connected. In the inter-substrate wiring 17, each wiring is arranged by cross wiring.

【0034】両面回路基板13には、半導体IC5、
7、9が実装されており、各半導体IC間は、半導体I
C接続配線8を介して電気的に接続されている。また、
両面回路基板13上には、基板間接続部41、42、4
3を介して多層回路基板11が設けられている。両面回
路基板13では、半導体IC間を接続する配線を全て無
交差配線により行う。更に、両面回路基板13には、基
板間接続部40を介して多層回路基板11が設けられて
いる。
A semiconductor IC 5,
7 and 9 are mounted, and a semiconductor IC is provided between each semiconductor IC.
They are electrically connected via the C connection wiring 8. Also,
On the double-sided circuit board 13, board-to-board connecting portions 41, 42, 4
3, a multilayer circuit board 11 is provided. In the double-sided circuit board 13, all the wirings connecting the semiconductor ICs are performed by non-crossing wirings. Further, the double-sided circuit board 13 is provided with a multilayer circuit board 11 via a board-to-board connection portion 40.

【0035】半導体IC5、7、9は、半導体IC1又
は半導体IC3とデジタル信号を授受する半導体ICで
あり、多層回路基板11を配置する位置とは別の両面回
路基板13上に設けられる。又、半導体IC5、7、9
は、半導体IC接続配線8の各配線が交差しないように
配置される。
The semiconductor ICs 5, 7, 9 are semiconductor ICs for transmitting and receiving digital signals to and from the semiconductor IC 1 or the semiconductor IC 3, and are provided on a double-sided circuit board 13 different from the position where the multilayer circuit board 11 is arranged. Also, semiconductor ICs 5, 7, 9
Are arranged so that the wirings of the semiconductor IC connection wiring 8 do not cross each other.

【0036】両面回路基板13には、更に、基板間配線
19が設けられており、半導体IC5、7、9と基板間
接続部41、42、43とをそれぞれ電気的に接続して
いる。基板間配線19は、各配線が交差することなく直
線的に配置される。基板間接続部41、42、43は、
両面回路基板13上の半導体IC5、7、9毎に、多層
回路基板11と両面回路基板13の間に設けられ、多層
回路基板11上の半導体IC1、3と両面回路基板13
上の半導体IC5、7、9とを電気的に接続する。例え
ば、基板間接続部41は、両面回路基板13上の半導体
IC5に対応する接続部であり、半導体IC5と多層回
路基板11上の半導体IC1とを接続する。図2に基板
間接続部41の拡大図を示す。
The double-sided circuit board 13 is further provided with inter-substrate wiring 19, and electrically connects the semiconductor ICs 5, 7, 9 with the inter-substrate connecting portions 41, 42, 43, respectively. The inter-substrate wiring 19 is arranged linearly without crossing each wiring. The inter-substrate connection portions 41, 42, 43
The semiconductor ICs 5, 7, 9 on the double-sided circuit board 13 are provided between the multilayer circuit board 11 and the double-sided circuit board 13.
The upper semiconductor ICs 5, 7, 9 are electrically connected. For example, the board-to-board connection section 41 is a connection section corresponding to the semiconductor IC 5 on the double-sided circuit board 13, and connects the semiconductor IC 5 to the semiconductor IC 1 on the multilayer circuit board 11. FIG. 2 is an enlarged view of the inter-substrate connecting portion 41.

【0037】基板間接続部41は、半導体IC5に大略
対向するように設けられる。なお、本実施の形態におい
て、基板間接続部41にはコネクタを用いる。基板間接
続部41は、デジタル信号端子列41aとグランド端子
列41bとを有する。
The inter-substrate connecting portion 41 is provided so as to substantially face the semiconductor IC 5. In this embodiment, a connector is used as the board-to-board connecting portion 41. The board-to-board connection section 41 has a digital signal terminal row 41a and a ground terminal row 41b.

【0038】デジタル信号端子列41aは、所定のデジ
タル信号を伝送する信号線に接続される端子である。デ
ジタル信号端子列41aの各端子は、半導体IC5と半
導体IC1とを基板間配線19と基板間配線17とを介
して接続する。デジタル信号端子列41aは、半導体I
C5のデジタル信号端子5aと大略対向した位置に設け
られてもよい。このとき、デジタル信号端子列41a
は、両面回路基板13において半導体IC5とを結ぶ基
板間配線19ができるだけ短くなるように配置されるほ
うがよい。これは、配線長が短いほど輻射ノイズの発生
をより抑えることができるからである。デジタル信号端
子列41aの各端子は、信号端子5aの各端子とを接続
する各配線が互いに交差することがないように対応づけ
される。つまり、デジタル信号端子列41aの端子順序
がデジタル信号端子5aの端子配列と一致するように対
応付けされる。このように対応付けされたデジタル信号
端子列41aの各端子は、半導体IC5のデジタル信号
端子5aの各端子と基板間配線19を介して直線的に接
続される。更に、デジタル信号端子列41aの各端子
は、多層回路基板11において、基板間配線17の各配
線を介して所定のデジタル信号端子1aの各端子に接続
される。
The digital signal terminal row 41a is a terminal connected to a signal line for transmitting a predetermined digital signal. Each terminal of the digital signal terminal row 41a connects the semiconductor IC 5 and the semiconductor IC 1 via the inter-board wiring 19 and the inter-board wiring 17. The digital signal terminal row 41a is a semiconductor I
It may be provided at a position substantially facing the digital signal terminal 5a of C5. At this time, the digital signal terminal row 41a
It is preferable that the inter-substrate wiring 19 connecting the semiconductor IC 5 in the double-sided circuit board 13 is arranged as short as possible. This is because the shorter the wiring length, the more the generation of radiation noise can be suppressed. The terminals of the digital signal terminal row 41a are associated with each other so that the wires connecting the terminals of the signal terminal 5a do not cross each other. That is, the terminal sequence of the digital signal terminal row 41a is associated with the terminal arrangement of the digital signal terminal 5a. Each terminal of the digital signal terminal row 41a thus associated is linearly connected to each terminal of the digital signal terminal 5a of the semiconductor IC 5 via the wiring 19 between the substrates. Further, each terminal of the digital signal terminal row 41a is connected to each terminal of a predetermined digital signal terminal 1a via each wiring of the inter-board wiring 17 in the multilayer circuit board 11.

【0039】グランド端子列41bは、デジタル信号端
子列41aの各端子毎に、各端子の近傍に配置された端
子である。グランド端子列41bの各端子は、デジタル
信号端子列41aの各端子に対向するように配置され
る。更に、グランド端子列41bの各端子は、対向する
デジタル信号端子列41aの各端子が半導体IC5側に
近い位置になるように配置される。グランド端子列41
bの各端子は、多層回路基板11と両面回路基板13の
デジタルグランド(図示せず)に接続される。
The ground terminal row 41b is a terminal arranged near each terminal for each terminal of the digital signal terminal row 41a. Each terminal of the ground terminal row 41b is arranged so as to face each terminal of the digital signal terminal row 41a. Further, each terminal of the ground terminal row 41b is arranged such that each terminal of the opposing digital signal terminal row 41a is located closer to the semiconductor IC 5 side. Ground terminal row 41
Each terminal b is connected to a digital ground (not shown) of the multilayer circuit board 11 and the double-sided circuit board 13.

【0040】なお、他の基板間接続部42、43も基板
間接続部41と同様の構成を有し、基板間接続部42が
半導体IC7に対応し、基板間接続部43が半導体IC
9に対応する。
The other inter-substrate connecting portions 42 and 43 have the same configuration as the inter-substrate connecting portion 41. The inter-substrate connecting portion 42 corresponds to the semiconductor IC 7, and the inter-substrate connecting portion 43 corresponds to the semiconductor IC 7.
9 corresponds.

【0041】以上のように構成された本実施の形態1に
おけるデジタル回路基板10は、交差することが避けら
れない配線を全て配置した多層回路基板11と、配線が
交差しない両面回路基板13とに分割し、両者を基板間
接続部40を介して接続している。特に、デジタル信号
配線に対応するデジタルグランドを容易に形成できる多
層回路基板11に交差配線を全て配置することにより、
不要輻射ノイズの発生を抑止することが可能となる。
The digital circuit board 10 according to the first embodiment configured as described above has a multi-layer circuit board 11 in which all the wirings that cannot be avoided intersect and a double-sided circuit board 13 in which the wirings do not intersect. It is divided, and both are connected via the inter-substrate connection part 40. In particular, by arranging all the cross wirings on the multilayer circuit board 11 which can easily form the digital ground corresponding to the digital signal wiring,
Generation of unnecessary radiation noise can be suppressed.

【0042】基板間接続部41、42、43は、それぞ
れ半導体IC5、IC7、IC9の近傍に大略対向し、
かつ平行となるように個別に設けられる。これにより、
基板間接続部40に配線が集中することを回避すること
ができ、配線の引きまわしを低減することができる。結
果、不要輻射ノイズの発生を抑止することが可能とな
る。
The inter-substrate connecting portions 41, 42, and 43 substantially face the vicinity of the semiconductor ICs 5, 7, and 9, respectively.
And they are individually provided so as to be parallel. This allows
Concentration of the wiring on the inter-substrate connecting portion 40 can be avoided, and the routing of the wiring can be reduced. As a result, it is possible to suppress the generation of unnecessary radiation noise.

【0043】また、基板間接続部41、42、43は、
半導体IC5、7、9のデジタル信号端子の配列順序と
一致するように対応付けされたデジタル信号端子列41
a、42a、43aを有する。これにより、基板間配線
19を無交差配線で配置することが容易となり、不要輻
射ノイズの発生を抑止することが可能となる。
The inter-substrate connecting portions 41, 42, 43
Digital signal terminal array 41 associated with the arrangement order of the digital signal terminals of the semiconductor ICs 5, 7, and 9
a, 42a and 43a. This makes it easy to arrange the inter-substrate wiring 19 in a non-intersecting wiring, thereby suppressing the generation of unnecessary radiation noise.

【0044】更に、基板間接続部41、42、43は、
デジタル信号端子列41a、42a、43aの各端子の
個別のデジタルグランドとなるグランド端子列41b、
42b、43cを有する。これにより、従来、コネクタ
におけるデジタル信号用の端子がデジタルグランドとな
る端子を共有していたことにより発生していた不要輻射
ノイズを低減することが可能となる。以上説明した通
り、本発明のデジタル回路基板10は、デジタル信号配
線近傍や意面へ信号帰路となるデジタルグランドが形成
されたデジタル回路基板とすることが可能となる。結
果、不要輻射ノイズを大幅に低減したデジタル回路基板
を実現することが可能となる。
Further, the inter-substrate connecting portions 41, 42, 43
A ground terminal row 41b that is an individual digital ground for each terminal of the digital signal terminal rows 41a, 42a, 43a;
42b and 43c. As a result, it is possible to reduce unnecessary radiation noise that has been generated because the terminal for digital signals in the connector has conventionally shared the terminal serving as the digital ground. As described above, the digital circuit board 10 of the present invention can be a digital circuit board in which a digital ground serving as a signal return path is formed in the vicinity of a digital signal wiring or on a desired surface. As a result, it is possible to realize a digital circuit board in which unnecessary radiation noise is significantly reduced.

【0045】なお、両面回路基板13に配置された配線
は、全て交差されていないが、不要輻射ノイズの影響が
少ない範囲であれば、両面回路基板13に交差配線が設
けられていてもよいことはいうまでもない。
The wirings arranged on the double-sided circuit board 13 do not all intersect, but the double-sided circuit board 13 may be provided with crossed wirings as long as the influence of unnecessary radiation noise is small. Needless to say.

【0046】また、基板間接続部41、42、43の替
わりにシールド付きのフラットケーブルを用いれば、多
層回路基板11よりも広い範囲の両面回路基板13上の
半導体ICとの接続を短い配線長かつ無交差配線で配置
することができ、不要輻射ノイズの発生をより抑えるこ
とができる
If a flat cable with a shield is used instead of the inter-substrate connecting portions 41, 42, 43, the connection with the semiconductor IC on the double-sided circuit substrate 13 in a wider range than the multilayer circuit substrate 11 can be shortened. In addition, they can be arranged with no crossing wiring, and the occurrence of unnecessary radiation noise can be further suppressed.

【0047】更に、両面回路基板13を4層回路基板に
置き換え、その内の一層を広い内層デジタルグランドと
すれば、基板間接続部41、42、43と接続された以
外の交差配線にも信号帰路を形成することが可能とな
り、不要輻射ノイズの発生をより抑えることができる
Further, if the double-sided circuit board 13 is replaced with a four-layer circuit board, one of which is a wide inner-layer digital ground, signals can also be supplied to the cross wiring other than those connected to the board-to-board connection portions 41, 42, and 43. A return path can be formed, and the generation of unnecessary radiation noise can be further suppressed.

【0048】また、基板間配線19を両面回路基板13
の一方の回路面のみで配線し、他方の回路面の全面を広
いデジタルグランドとすることで、不要輻射ノイズの発
生をより抑えることができる。
The inter-substrate wiring 19 is connected to the double-sided circuit board 13.
Wiring is performed only on one of the circuit surfaces and the entire surface of the other circuit surface is set to a wide digital ground, so that generation of unnecessary radiation noise can be further suppressed.

【0049】また、多層回路基板11をチップサイズパ
ッケージで構成し、小型化することにより不要輻射ノイ
ズの発生をより抑えることができる。
Further, by forming the multilayer circuit board 11 in a chip size package and miniaturizing it, it is possible to further suppress the generation of unnecessary radiation noise.

【0050】なお、図1において、デジタル信号配線の
帰路となるデジタルグランドは、図面をわかりやすくす
るため省略しているが、概ねデジタル信号配線の近傍や
直下の回路面に形成されているものとする。更に、多層
回路基板11と、両面回路基板13とは、分離されて描
かれているが、実際は、多層回路基板11が両面回路基
板13に基板間接続部41、42、43を介して設置さ
れている。(以下の図についても同様とする。)
In FIG. 1, a digital ground, which is a return path of the digital signal wiring, is omitted for the sake of simplicity of the drawing. However, it is assumed that the digital ground is formed near the digital signal wiring or on a circuit surface immediately below. I do. Furthermore, although the multilayer circuit board 11 and the double-sided circuit board 13 are drawn separately, in practice, the multilayer circuit board 11 is installed on the double-sided circuit board 13 via the inter-substrate connection portions 41, 42, 43. ing. (The same applies to the following figures.)

【0051】また、このようなデジタル回路基板10
は、例えば、テレビ、ビデオなどのデジタル回路を必須
とするあらゆるデジタル電子機器に応用可能であるとい
う効果も有している。
Also, such a digital circuit board 10
Has an effect that it can be applied to all digital electronic devices that require a digital circuit such as a television and a video.

【0052】(実施の形態2)図3は、本発明における
実施の形態2のデジタル回路基板50を示す概略構成図
である。更に、図5は、図3におけるA−A線に沿って
切断した概略断面図である。
(Embodiment 2) FIG. 3 is a schematic configuration diagram showing a digital circuit board 50 according to Embodiment 2 of the present invention. FIG. 5 is a schematic sectional view taken along the line AA in FIG.

【0053】図3に示すように、本実施の形態のデジタ
ル回路基板50は、基本的に実施の形態1のものと同様
であるが、基板間接続部41、42、43の替わりに、
基板間接続部51、52、53を設ける点、基板間グラ
ンド接続部55を設ける点が異なる。なお、図3におい
て、基板接続部51、52、53及び基板間グランド接
続部55を多層回路基板11と両面回路基板13の両方
に描いているが、これは、説明の便宜上のためであり、
実際は、多層回路基板11と両面回路基板13との間に
設けられた一構成要素である。(以下の図についても同
様とする。)以下、実施の形態1と異なる点ついて詳細
に説明する。
As shown in FIG. 3, the digital circuit board 50 of the present embodiment is basically the same as that of the first embodiment, but instead of the inter-board connection portions 41, 42, and 43,
The difference is that inter-substrate connection portions 51, 52, and 53 are provided, and inter-substrate ground connection portion 55 is provided. In FIG. 3, the board connecting portions 51, 52, 53 and the inter-board ground connecting portion 55 are drawn on both the multilayer circuit board 11 and the double-sided circuit board 13, but this is for convenience of explanation.
Actually, it is a component provided between the multilayer circuit board 11 and the double-sided circuit board 13. (The same applies to the following drawings.) Hereinafter, differences from the first embodiment will be described in detail.

【0054】基板間接続部51、52、53は、多層回
路基板11上の電子部品と両面回路基板13上の電子部
品とを電気的に接続する。例えば、基板間接続部51
は、多層回路基板11上の半導体IC1と両面回路基板
13上の半導体IC5とを接続する。
The inter-board connection portions 51, 52 and 53 electrically connect the electronic components on the multilayer circuit board 11 and the electronic components on the double-sided circuit board 13. For example, the board-to-board connection 51
Connects the semiconductor IC 1 on the multilayer circuit board 11 and the semiconductor IC 5 on the double-sided circuit board 13.

【0055】図4に基板間接続部51の拡大図を示す。
基板間接続部51は、デジタル信号端子列51aとグラ
ンド端子列51bとから構成される。
FIG. 4 is an enlarged view of the inter-substrate connecting portion 51.
The board-to-board connection unit 51 includes a digital signal terminal row 51a and a ground terminal row 51b.

【0056】デジタル信号端子列51aは、所定のデジ
タル信号を伝送する信号線に接続される端子である。デ
ジタル信号端子列51aは、半導体IC5と半導体IC
1とを基板間配線19と基板間配線17とを介して接続
する。デジタル信号端子列51aは、基板間配線17と
基板間配線19とに導電性の金属で蝋付けされた金属球
の列である。この金属球がデジタル信号端子列51aの
端子となる。ここで用いられる金属球は、導電性の金属
からなり、直径が0.9から1.0mmのものが用いら
れるが、これに限定されるものではない。つまり、基板
間配線17と基板間配線19との間の導通が可能なもの
であればよい。また、デジタル信号端子列51aは、図
5に示すように、多層回路基板11を両面回路基板13
に配置する際の支持体の役割も果たしている。従って、
デジタル信号端子列51aの端子に用いる素材には、所
定の強度を有するものを用いるほうがよい。
The digital signal terminal row 51a is a terminal connected to a signal line for transmitting a predetermined digital signal. The digital signal terminal row 51a is composed of a semiconductor IC5 and a semiconductor IC
1 is connected via an inter-board wiring 19 and an inter-board wiring 17. The digital signal terminal row 51a is a row of metal balls brazed to the inter-board wiring 17 and the inter-board wiring 19 with a conductive metal. This metal ball becomes a terminal of the digital signal terminal row 51a. The metal sphere used here is made of conductive metal and has a diameter of 0.9 to 1.0 mm, but is not limited thereto. In other words, any material can be used as long as conduction between the inter-substrate wiring 17 and the inter-substrate wiring 19 is possible. Further, as shown in FIG. 5, the digital signal terminal row 51a is formed by connecting the multilayer circuit board 11 to the double-sided circuit board 13.
It also plays the role of a support when arranging it. Therefore,
It is better to use a material having a predetermined strength as the material used for the terminals of the digital signal terminal row 51a.

【0057】デジタル信号端子列51aの各端子は、金
属球を半導体IC5のデジタル信号端子5aの各端子に
大略対向するように一列で配置する。このとき、デジタ
ル信号端子列51aの各端子は、両面回路基板13にお
いて半導体IC5とを結ぶ基板間配線19ができるだけ
短くなるように配置されるほうがよい。これは、配線長
が短いほど輻射ノイズの発生をより抑えることができる
からである。更に、デジタル信号端子列51aの各端子
は、信号端子5aの各端子とを接続する各配線が互いに
交差することがないように対応づけされる。つまり、デ
ジタル信号端子列51aの端子順序がデジタル信号端子
5aの端子配列と一致するように対応付けされる。この
ように対応付けされたデジタル信号端子列51aの各端
子は、半導体IC5のデジタル信号端子5aの各端子と
基板間配線19を介して直線的に接続される。更に、デ
ジタル信号端子列51aの各端子は、多層回路基板11
においては、基板間配線17の各配線を介して半導体I
C1の所定のデジタル信号端子1aに接続される。
In each terminal of the digital signal terminal row 51a, a metal ball is arranged in a row so as to substantially face each of the digital signal terminals 5a of the semiconductor IC 5. At this time, it is preferable that the terminals of the digital signal terminal row 51a are arranged so that the inter-board wiring 19 connecting the semiconductor IC 5 in the double-sided circuit board 13 is as short as possible. This is because the shorter the wiring length, the more the generation of radiation noise can be suppressed. Further, the terminals of the digital signal terminal row 51a are associated with each other so that the wires connecting the terminals of the signal terminal 5a do not cross each other. That is, the terminal order of the digital signal terminal row 51a is associated with the terminal arrangement of the digital signal terminals 5a. Each terminal of the digital signal terminal row 51a thus associated is linearly connected to each terminal of the digital signal terminal 5a of the semiconductor IC 5 via the inter-substrate wiring 19. Furthermore, each terminal of the digital signal terminal row 51a is connected to the multilayer circuit board 11
In the above, the semiconductor I
C1 is connected to a predetermined digital signal terminal 1a.

【0058】なお、好ましくは、デジタル信号端子列5
1aを設ける際、金属球間のピッチを、半導体IC5の
デジタル信号端子5aのピッチと一致させる。これによ
り、デジタル信号端子列51aの各端子と半導体IC5
の各デジタル信号端子5aと接続する際、基板間配線1
9の各配線を直線的に配線することができ、配線長をよ
り短くすることが可能となる。
Preferably, the digital signal terminal row 5
When providing 1a, the pitch between the metal balls is made to match the pitch of the digital signal terminals 5a of the semiconductor IC5. Thereby, each terminal of the digital signal terminal row 51a and the semiconductor IC 5
When connecting to each digital signal terminal 5a,
9 can be wired linearly, and the wiring length can be further reduced.

【0059】グランド端子列51bは、デジタル信号端
子列51aと同様な金属球からなり、この金属球がグラ
ンド端子列51bの端子となる。グランド端子列51b
の各端子は、デジタル信号端子列51aの各端子毎に所
定の間隔を保ちつつ、その近傍に対向するように設けら
れ、デジタルグランドに接続される。更に、グランド端
子列51bの各端子は、対向するデジタル信号端子列5
1aの各端子が半導体IC5側に位置付けられるように
配置される。
The ground terminal row 51b is made of a metal ball similar to the digital signal terminal row 51a, and this metal ball becomes a terminal of the ground terminal row 51b. Ground terminal row 51b
Are provided so as to face each other in the vicinity thereof while maintaining a predetermined interval for each terminal of the digital signal terminal row 51a, and are connected to a digital ground. Further, each terminal of the ground terminal row 51b is connected to the opposing digital signal terminal row 5
The terminals 1a are arranged so as to be positioned on the semiconductor IC 5 side.

【0060】なお、他の基板間接続部42、43も基板
間接続部41と同様の構成を有する。基板間グランド接
続部55は、グランド端子列51b、52b、53cと
同様の金属球からなる。基板間グランド接続部55は、
多層回路基板11と両面回路基板13との間の多層回路
基板11における四隅に設けられ、多層回路基板11の
デジタルグランドと両面回路基板13のデジタルグラン
ドとを接続している。
The other inter-substrate connecting portions 42 and 43 have the same configuration as the inter-substrate connecting portion 41. The board-to-board ground connection portion 55 is made of the same metal sphere as the ground terminal rows 51b, 52b, and 53c. The board-to-board ground connection 55
It is provided at four corners of the multilayer circuit board 11 between the multilayer circuit board 11 and the double-sided circuit board 13, and connects the digital ground of the multilayer circuit board 11 to the digital ground of the double-sided circuit board 13.

【0061】このように多層回路基板11と両面回路基
板13とを接続する手段を、導電性の金属球で形成する
ことにより、実施の形態1のようなコネクタを用いる場
合よりも、基板間を接続する手段の長さを大幅に短くす
ることができる。つまり、デジタル信号端子列51a、
52a、53a及びグランド端子列51b、52b、5
3bの端子ピッチを小さくすることが可能になる。これ
により、基板間配線19をより直線的に配線することが
可能となり、不要輻射ノイズの発生をより抑えることが
できる。
By forming the means for connecting the multilayer circuit board 11 and the double-sided circuit board 13 with conductive metal spheres, the distance between the boards can be reduced as compared with the case of using the connector as in the first embodiment. The length of the connecting means can be greatly reduced. That is, the digital signal terminal row 51a,
52a, 53a and ground terminal rows 51b, 52b, 5
3b can be reduced in terminal pitch. Thus, the inter-substrate wiring 19 can be wired more linearly, and the occurrence of unnecessary radiation noise can be further suppressed.

【0062】更に、基板間接続部51、52、53の基
板配置にリフロー工程が利用できるため、端子当りのコ
ストをコネクタよりも安価にすることができるという効
果も有する。
Further, since the reflow process can be used for arranging the board connecting portions 51, 52 and 53, the cost per terminal can be made lower than that of the connector.

【0063】また、ダミーグランド端子である基板間グ
ランド接続部55を両面回路基板13と多層回路基板1
1との間の多層回路基板11における四隅にあたる位置
に配置しているため、多層回路基板11のデジタルグラ
ンドが強化され、不要輻射ノイズの発生をより抑えるこ
とが可能となる。
The board-to-board ground connection portion 55 as a dummy ground terminal is connected to the double-sided circuit board 13 and the multilayer circuit board 1.
1, the digital ground of the multilayer circuit board 11 is strengthened, and the generation of unnecessary radiation noise can be further suppressed.

【0064】(実施の形態3)図6は、本発明の実施の
形態3を示す概略構成図であり、図7は、図6のB−B
線に沿って切断した概略断面図である。なお、図6、7
において、実施の形態1、2と同様の符号を付したもの
については同様のものである。
(Embodiment 3) FIG. 6 is a schematic configuration diagram showing Embodiment 3 of the present invention, and FIG.
It is the schematic sectional drawing cut | disconnected along the line. 6 and 7
, The same reference numerals as in the first and second embodiments are the same.

【0065】図6、7に示すように、本実施の形態のデ
ジタル回路基板60は、基本的に実施の形態2のものと
同様であるが、半導体IC1、3が、両面回路基板13
と対向する多層回路基板11の表面回路面11bに設け
られている点、多層回路基板11に対向する両面回路基
板の表面回路面13aの一部にデジタルグランド面13
bが形成されている点、基板間グランド接続部65を設
けている点が異なる。なお、図6において、基板接続部
51、52、53及び基板間グランド接続部65を多層
回路基板11と両面回路基板13の両方に描いている
が、これは、説明の便宜上のためであり、実際は、多層
回路基板11と両面回路基板13との間に設けられた一
構成要素である。
As shown in FIGS. 6 and 7, the digital circuit board 60 of this embodiment is basically the same as that of the second embodiment.
The digital ground plane 13 is provided on a part of the surface circuit surface 13a of the double-sided circuit board facing the multilayer circuit board 11,
The difference is that b is formed and the ground connection portion 65 between the substrates is provided. In FIG. 6, the board connecting portions 51, 52, 53 and the board-to-board ground connecting portion 65 are drawn on both the multilayer circuit board 11 and the double-sided circuit board 13, but this is for convenience of explanation. Actually, it is a component provided between the multilayer circuit board 11 and the double-sided circuit board 13.

【0066】以下、実施の形態2と異なる点について詳
細に説明する。本実施の形態におけるデジタル回路基板
60は、半導体IC1、3を多層回路基板11及び両面
回路基板13のデジタルグランドと、半導体IC1、3
を取り囲むように設けられたデジタルグランドを接続す
る手段でシールドすることにより、不要輻射ノイズの発
生を低減する。
Hereinafter, differences from the second embodiment will be described in detail. The digital circuit board 60 according to the present embodiment includes the semiconductor ICs 1 and 3 and the digital grounds of the multilayer circuit board 11 and the double-sided circuit board 13 and the semiconductor ICs 1 and 3.
Is shielded by a means for connecting a digital ground provided so as to surround the signal, thereby reducing the generation of unnecessary radiation noise.

【0067】図6、7に示すように、多層回路基板11
に設けられる半導体IC1、3は、両面回路基板13と
対向する多層回路基板11の表面回路面11bに実装さ
れている。両面回路基板13には、多層回路基板11と
対向する一方の表面回路面13aの一部に広いデジタル
グランドであるデジタルグランド面13bが形成されて
いる。つまり、半導体IC1、3が多層回路基板のデジ
タルグランドとデジタルグランド面13bとの間に配置
されるようにする。
As shown in FIGS. 6 and 7, the multilayer circuit board 11
Are mounted on the surface circuit surface 11 b of the multilayer circuit board 11 facing the double-sided circuit board 13. On the double-sided circuit board 13, a digital ground plane 13b which is a wide digital ground is formed on a part of one surface circuit plane 13a facing the multilayer circuit board 11. That is, the semiconductor ICs 1 and 3 are arranged between the digital ground of the multilayer circuit board and the digital ground plane 13b.

【0068】基板間グランド接続部65は、グランド端
子列51b、52b、53bと同様の導電性を有する金
属球からなる列であり、多層回路基板11と両面回路基
板13の間に設けられる。また、基板間グランド接続部
65は、グランド端子列51b、52b、53bをその
一部に含み、半導体IC1、3を取り囲むように連続し
て設けられている。基板間グランド接続部65は、図7
に示すように両面回路基板13に形成されたデジタルグ
ランド面13bと、多層回路基板11のデジタルグラン
ドとを接続する。
The board-to-board ground connection portion 65 is a row made of metal balls having the same conductivity as the ground terminal rows 51b, 52b, 53b, and is provided between the multilayer circuit board 11 and the double-sided circuit board 13. The inter-substrate ground connection portion 65 includes the ground terminal rows 51b, 52b, and 53b in a part thereof, and is provided continuously so as to surround the semiconductor ICs 1 and 3. The board-to-board ground connection portion 65 is the same as that shown in FIG.
The digital ground plane 13b formed on the double-sided circuit board 13 and the digital ground of the multilayer circuit board 11 are connected as shown in FIG.

【0069】以上のように、半導体IC1、3を多層回
路基板11のデジタルグランドとデジタルグランド面1
3bの間に設け、その半導体IC1、3等の電子部品を
取り囲むようにデジタルグランドとデジタルグランド面
13bとに接続された基板間グランド接続部65を設け
たことにより、半導体IC1、3が、デジタルグランド
面13bと多層回路基板11のデジタルグランドとによ
りシールドされ、この結果、不要輻射ノイズの放射を抑
えることが可能となる。
As described above, the semiconductor ICs 1 and 3 are connected to the digital ground of the multilayer circuit board 11 and the digital ground plane 1.
3b, and the inter-substrate ground connection portion 65 connected to the digital ground and the digital ground surface 13b so as to surround the electronic components such as the semiconductor ICs 1, 3 and the like. It is shielded by the ground plane 13b and the digital ground of the multilayer circuit board 11, and as a result, it is possible to suppress the emission of unnecessary radiation noise.

【0070】なお、デジタル回路基板60では、基板間
接続部51、52、53に用いる金属球の直径が実施の
形態2のものより大きいものを用いてもよい。これは、
多層回路基板11と両面回路基板13との間の距離を稼
ぎ、放熱効果を上げるためである。ここで用いる金属球
の直径は、4〜7mmくらいの直径のものが好ましい
が、これに限定されるものではない。
In the digital circuit board 60, the diameter of the metal sphere used for the board-to-board connection portions 51, 52, 53 may be larger than that of the second embodiment. this is,
This is to increase the distance between the multilayer circuit board 11 and the double-sided circuit board 13 and increase the heat radiation effect. The diameter of the metal sphere used here is preferably about 4 to 7 mm, but is not limited thereto.

【0071】更に、図8に示すように、半導体IC1と
デジタルグランド面13bとの間に、半導体IC1とデ
ジタルグランド面13bとを接続するシート21aと、
半導体IC3とデジタルグランド面13bとの間に、半
導体IC3とデジタルグランド面13bとを接続するシ
ート21bとを設けてもよい。図6、7に示される構成
では、半導体IC1、3が基板間グランド接続部65と
デジタルグランド面13bと多層回路基板11とにより
囲われた狭い空間に存在する。このような狭い空間に放
射熱を発する半導体IC1、3を配置すると、この空間
に熱がこもり、半導体IC1、3にダメージを与える場
合がある。このような現象に対処するため、導電性で、
かつ伝熱性の素材からなるシート21a、21bを設け
る。これにより、半導体IC1、3は、シート21a、
21bを介して直接デジタルグランド面13bに接触す
ることになり、半導体IC1、3とから発生する放射熱
の放熱をより効率よく行うことが可能となる。
Further, as shown in FIG. 8, a sheet 21a for connecting the semiconductor IC 1 and the digital ground plane 13b is provided between the semiconductor IC 1 and the digital ground plane 13b.
A sheet 21b for connecting the semiconductor IC 3 to the digital ground plane 13b may be provided between the semiconductor IC 3 and the digital ground plane 13b. In the configuration shown in FIGS. 6 and 7, the semiconductor ICs 1 and 3 exist in a narrow space surrounded by the board-to-board ground connection portion 65, the digital ground plane 13b, and the multilayer circuit board 11. If the semiconductor ICs 1 and 3 that emit radiant heat are arranged in such a narrow space, heat may be trapped in this space and the semiconductor ICs 1 and 3 may be damaged. To cope with such a phenomenon,
Further, sheets 21a and 21b made of a heat conductive material are provided. As a result, the semiconductor ICs 1 and 3 are
The direct contact with the digital ground plane 13b via 21b makes it possible to more efficiently dissipate the radiant heat generated from the semiconductor ICs 1 and 3.

【0072】(実施の形態4)図9は、本発明の実施の
形態4を示す概略構成図であり、図10は、図9におけ
るC−C線に沿って切断した概略断面図である。なお、
図9、10において、実施の形態3と同様の符号を付し
たものについては、同様のものである。
(Embodiment 4) FIG. 9 is a schematic configuration diagram showing Embodiment 4 of the present invention, and FIG. 10 is a schematic sectional view taken along line CC in FIG. In addition,
9 and 10, the same reference numerals as in the third embodiment denote the same components.

【0073】図9、10に示すように、本発明のデジタ
ル回路基板70は、基本的に実施の形態3のものと同様
であるが、多層回路基板の異なる回路面に半導体IC
1、3が実装されている点と、実施の形態3の構成に加
えて金属箱23を設ける点が異なっている。なお、図9
において、基板接続部51、52、53及び基板間グラ
ンド接続部65を多層回路基板11と両面回路基板13
の両方に描いているが、これは、説明の便宜上のためで
あり、実際は、多層回路基板11と両面回路基板13と
の間に設けられた一構成要素である。
As shown in FIGS. 9 and 10, a digital circuit board 70 of the present invention is basically the same as that of the third embodiment, but a semiconductor IC is mounted on a different circuit surface of a multilayer circuit board.
1 and 3 are different from the third embodiment in that a metal box 23 is provided in addition to the configuration of the third embodiment. Note that FIG.
, The board connecting portions 51, 52, 53 and the board-to-board ground connecting portion 65 are connected to the multilayer circuit board 11 and the double-sided circuit board 13
However, this is for convenience of explanation, and is actually one component provided between the multilayer circuit board 11 and the double-sided circuit board 13.

【0074】以下、実施の形態3と異なる点について詳
細に説明する。本実施の形態におけるデジタル回路基板
70は、多層回路基板11及び両面回路基板13のデジ
タルグランドと、半導体IC1、3を取り囲むように設
けられたデジタルグランドを接続する手段と、半導体I
C1、3を覆うように設けられた金属箱とで半導体IC
1、3をシールドすることにより、不要輻射ノイズの発
生を低減する。
Hereinafter, differences from the third embodiment will be described in detail. The digital circuit board 70 according to the present embodiment includes a means for connecting the digital grounds of the multilayer circuit board 11 and the double-sided circuit board 13 to the digital ground provided so as to surround the semiconductor ICs 1 and 3;
A semiconductor IC with a metal box provided to cover C1 and C3
By shielding 1 and 3, the occurrence of unnecessary radiation noise is reduced.

【0075】図9、10に示すように、両面回路基板1
3と対向する多層回路基板11の一方の表面回路面を1
1bとし、他方の表面回路面を11aとすると、多層回
路基板11に設けられる半導体IC1、3は、表面回路
面を11aに実装されている。
As shown in FIGS. 9 and 10, the double-sided circuit board 1
3 and the one surface circuit surface of the multilayer circuit board 11 facing 1
1b and the other surface circuit surface 11a, the semiconductor ICs 1, 3 provided on the multilayer circuit board 11 have the surface circuit surface mounted on 11a.

【0076】金属箱23は、表面回路面11aを覆うよ
うに設けられた金属箱であり、多層回路基板11のデジ
タルグランドに接続されている。
The metal box 23 is a metal box provided so as to cover the surface circuit surface 11a, and is connected to the digital ground of the multilayer circuit board 11.

【0077】以上のように、半導体IC1、3が配置さ
れた表面回路面11aを覆うように金属箱23を設ける
ことにより、金属箱23のシールド効果により半導体I
C1、3から発生する不要輻射ノイズを抑止することが
可能となる。
As described above, the metal box 23 is provided so as to cover the surface circuit surface 11a on which the semiconductor ICs 1 and 3 are arranged.
Unnecessary radiation noise generated from C1 and C3 can be suppressed.

【0078】更に、金属箱23は、多層回路基板11の
デジタルグランドと接続されている。従って、金属箱2
3は、多数の接続端子からなる基板間グランド接続部6
5を介してデジタルグランド面13bと接続される。こ
れにより、金属箱23のシールド効果が更に向上し、不
要輻射ノイズの発生を低減することが可能となる。
Further, the metal box 23 is connected to the digital ground of the multilayer circuit board 11. Therefore, metal box 2
3 is an inter-substrate ground connection portion 6 comprising a large number of connection terminals.
5 and connected to the digital ground plane 13b. As a result, the shielding effect of the metal box 23 is further improved, and the occurrence of unnecessary radiation noise can be reduced.

【0079】(実施の形態5)図11は本発明の実施の
形態5を示す概略構成図であり、図12は、図11のD
−D線に沿って切断した概略断面図である。なお、図1
1、12において、実施の形態3と同様の符号を付した
ものについては、同様のものである。
(Embodiment 5) FIG. 11 is a schematic configuration diagram showing Embodiment 5 of the present invention, and FIG.
It is the schematic sectional drawing cut | disconnected along the -D line. FIG.
In the first and twelfth embodiments, the same components as those in the third embodiment are denoted by the same reference numerals.

【0080】図11、12に示すように、本発明のデジ
タル回路基板80は、基本的に実施の形態2のものと同
様であるが、多層回路基板の異なる回路面に半導体IC
1、3が実装されている点と、基板間接続部51におい
て異なった端子配列のグランド端子列51aを設ける点
が異なっている。なお、図11において、基板接続部5
1、52、53を多層配線基板11と両面配線基板13
の両方に描いているが、これは、説明の便宜上のためで
あり、実際は、多層配線基板11と両面配線基板13と
の間に設けられた一構成要素である。
As shown in FIGS. 11 and 12, a digital circuit board 80 of the present invention is basically the same as that of the second embodiment, but a semiconductor IC is mounted on a different circuit surface of a multilayer circuit board.
1 and 3 are different in that ground terminal rows 51 a having different terminal arrangements are provided in the board-to-board connection portion 51. Note that, in FIG.
1, 52 and 53 are a multilayer wiring board 11 and a double-sided wiring board 13
However, this is for convenience of explanation, and is actually one component provided between the multilayer wiring board 11 and the double-sided wiring board 13.

【0081】以下、実施の形態2と異なる点について詳
細に説明する。本実施の形態におけるデジタル回路基板
80は、デジタル信号端子51a、52a、53aをそ
れぞれ取り囲むようにグランド端子列51b、52b、
53bを配置することにより、基板を接続する手段にお
いて発生する不要輻射ノイズを低減する。
Hereinafter, differences from the second embodiment will be described in detail. The digital circuit board 80 according to the present embodiment includes the ground terminal rows 51b, 52b, so as to surround the digital signal terminals 51a, 52a, 53a, respectively.
By arranging 53b, unnecessary radiation noise generated in the means for connecting the substrates is reduced.

【0082】例えば、実施の形態2では、グランド端子
列51bの各端子は、デジタル信号端子列51aの各端
子と大略対向するように一列で配置されている。これに
対し、本実施の形態では、グランド端子列51bの各端
子が、図11に示すようにデジタル信号端子列51aの
周囲を囲むように連続して配置される。つまり、本実施
の形態におけるグランド端子列51bを、実施の形態2
において一列で配置されていた金属球の列に、デジタル
信号端子列51aを囲むように更に金属球を連続的に配
置した構成とする。なお、他の基板間接続部52、53
も基板間接続部51と同様の構成を有する。
For example, in the second embodiment, each terminal of the ground terminal row 51b is arranged in a row so as to substantially face each terminal of the digital signal terminal row 51a. On the other hand, in the present embodiment, each terminal of the ground terminal row 51b is continuously arranged so as to surround the digital signal terminal row 51a as shown in FIG. That is, the ground terminal row 51b in the present embodiment is replaced by the second embodiment.
, The metal balls are arranged continuously in a row of the metal balls arranged in a line so as to surround the digital signal terminal row 51a. In addition, other inter-substrate connection parts 52 and 53
Also has the same configuration as the inter-substrate connection unit 51.

【0083】以上のようにグランド端子列51b、52
b、53bを、デジタル信号端子列51a、52a、5
3aのそれぞれを個別に取り囲むように連続して設ける
構成とすることにより、デジタル信号端子列51a、5
2a、53aに発生する不要輻射ノイズがグランド端子
列51b、52b、53bに吸収され、結果、不要輻射
ノイズを低減することが可能となる。
As described above, the ground terminal rows 51b, 52
b, 53b are replaced with digital signal terminal rows 51a, 52a, 5
3a is provided continuously so as to individually surround each of the digital signal terminal arrays 51a, 51a,
Unnecessary radiation noise generated in 2a and 53a is absorbed by the ground terminal rows 51b, 52b and 53b, and as a result, unnecessary radiation noise can be reduced.

【0084】[0084]

【発明の効果】本発明のデジタル回路基板は、少なくと
も1つの集積回路を実装した第1の回路基板と、第1の
回路基板に実装された集積回路との接続において交差配
線を避けられない少なくとも1つの集積回路を実装した
4層以上の第2の回路基板とに分割し、交差配線を全て
第2の回路基板に形成する。第1の回路基板と第2の回
路基板とは、複数の信号端子と、少なくともその信号端
子ごとの近傍に配置されたグランド端子とからなり、第
1の回路基板に実装された集積回路毎に第1の回路基板
と第2の回路基板との間に設けられる基板間接続部を介
して接続される。これにより交差配線を多層回路基板の
みで行うことにより、不要輻射ノイズの発生を抑止する
ことが可能となる。
According to the digital circuit board of the present invention, at least a cross wiring cannot be avoided in connecting a first circuit board on which at least one integrated circuit is mounted and an integrated circuit mounted on the first circuit board. It is divided into four or more layers of a second circuit board on which one integrated circuit is mounted, and all the cross wirings are formed on the second circuit board. Each of the first circuit board and the second circuit board includes a plurality of signal terminals and at least a ground terminal disposed in the vicinity of each of the signal terminals. Each of the integrated circuit mounted on the first circuit board has The first and second circuit boards are connected via an inter-board connection portion provided between the first and second circuit boards. This makes it possible to suppress the generation of unnecessary radiation noise by performing the cross wiring only on the multilayer circuit board.

【0085】基板間接続部の複数の信号端子は、所定の
配列順序で配置された信号端子を有する第1の回路基板
に実装された集積回路の信号端子と大略対向するように
一列で配置される。このように構成された信号端子は、
第1の回路基板に実装された集積回路毎に設けられる。
第1の回路基板に実装された集積回路の各信号端子と、
これに対応づけて設けられた基板間接続部の信号端子の
各端子は、交差することなく接続される。これにより、
第1の回路基板のデジタル配線を短く、かつ無交差配線
で配置することが可能となる。
The plurality of signal terminals of the board-to-board connection portion are arranged in a row so as to substantially face the signal terminals of the integrated circuit mounted on the first circuit board having the signal terminals arranged in a predetermined arrangement order. You. The signal terminal thus configured is
It is provided for each integrated circuit mounted on the first circuit board.
Each signal terminal of the integrated circuit mounted on the first circuit board;
The respective terminals of the signal terminals of the inter-substrate connection portion provided in correspondence with this are connected without crossing. This allows
The digital wiring of the first circuit board can be arranged short and without crossover wiring.

【0086】また、グランド端子は、信号端子毎の近傍
に対向するように配置される。更に、複数のグランド端
子は、複数の信号端子が第1の回路基板に実装された集
積回路側に位置付けられるように配置される。このよう
に配置された複数のグランド端子は、対向する信号端子
のデジタルグランドとなり、従来、第1の回路基板と第
2の回路基板との接続部で発生していた輻射ノイズを低
減することが可能となる。
The ground terminals are arranged so as to face each other in the vicinity of each signal terminal. Further, the plurality of ground terminals are arranged such that the plurality of signal terminals are positioned on the side of the integrated circuit mounted on the first circuit board. The plurality of ground terminals arranged in this manner serve as digital grounds for opposing signal terminals, and can reduce radiation noise that has conventionally occurred at the connection between the first circuit board and the second circuit board. It becomes possible.

【0087】以上のように構成された本発明のデジタル
回路基板により、多端子かつ狭ピッチの半導体ICを含
むデジタル回路が基板の大部分を占める場合において
も、コストアップと不要輻射ノイズ特性の劣化を防ぐこ
とが可能となる。
With the digital circuit board of the present invention configured as described above, even when a digital circuit including a multi-terminal and narrow-pitch semiconductor IC occupies most of the board, the cost increases and the unnecessary radiation noise characteristic deteriorates. Can be prevented.

【0088】また、本発明のデジタル回路基板は、例え
ば、テレビ、ビデオなどのデジタル回路を必須とするあ
らゆるデジタル電子機器に応用可能であるという効果も
有している。
Further, the digital circuit board of the present invention has an effect that it can be applied to any digital electronic equipment that requires a digital circuit such as a television and a video.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明における実施の形態1のデジタル回路基
板を示す概略構造図
FIG. 1 is a schematic structural diagram illustrating a digital circuit board according to a first embodiment of the present invention.

【図2】本発明における実施の形態1の基板間接続部の
拡大図
FIG. 2 is an enlarged view of a connection portion between substrates according to the first embodiment of the present invention.

【図3】本発明における実施の形態2のデジタル回路基
板を示す概略構造図
FIG. 3 is a schematic structural diagram showing a digital circuit board according to a second embodiment of the present invention.

【図4】本発明における実施の形態2の基板間接続部の
拡大図
FIG. 4 is an enlarged view of a connection portion between substrates according to a second embodiment of the present invention.

【図5】図3におけるA−A線に沿って切断したデジタ
ル回路基板を示す概略断面
FIG. 5 is a schematic cross section showing the digital circuit board taken along line AA in FIG. 3;

【図6】本発明における実施の形態3のデジタル回路基
板を示す概略構造図
FIG. 6 is a schematic structural diagram showing a digital circuit board according to a third embodiment of the present invention.

【図7】図6におけるB−B線に沿って切断したデジタ
ル回路基板を示す概略断面
FIG. 7 is a schematic sectional view showing the digital circuit board taken along the line BB in FIG. 6;

【図8】図6におけるB−B線に沿って切断したデジタ
ル回路基板の他の構成を示す概略断面
FIG. 8 is a schematic cross-section showing another configuration of the digital circuit board taken along the line BB in FIG. 6;

【図9】本発明における実施の形態4のデジタル回路基
板を示す概略構造図
FIG. 9 is a schematic structural diagram showing a digital circuit board according to a fourth embodiment of the present invention.

【図10】図9におけるC−C線に沿って切断したデジ
タル回路基板を示す概略断面
FIG. 10 is a schematic cross section showing the digital circuit board taken along the line CC in FIG. 9;

【図11】本発明における実施の形態5のデジタル回路
基板を示す概略構造図
FIG. 11 is a schematic structural diagram showing a digital circuit board according to a fifth embodiment of the present invention.

【図12】図11におけるD−D線に沿って切断したデ
ジタル回路基板を示す概略断面
FIG. 12 is a schematic cross section showing the digital circuit board taken along the line DD in FIG. 11;

【図13】従来のデジタル回路基板を示す概略構造図FIG. 13 is a schematic structural view showing a conventional digital circuit board.

【図14】本発明の前におけるデジタル回路基板の検討
例を示す構造図
FIG. 14 is a structural diagram showing a study example of a digital circuit board before the present invention.

【符号の説明】[Explanation of symbols]

1 半導体IC 1a 信号端子 2 半導体IC接続配線 3 半導体IC 5 半導体IC 5a 信号端子 7 半導体IC 8 半導体IC接続配線 9 半導体IC 10、50、60、70、80 デジタル回路基板 11 多層回路基板 11a、11b 表面回路面 13 両面回路基板 13a 回路面 13b デジタルグランド面 17 第1の基板間配線 19 第2の基板間配線 21 導電性かつ伝熱性のシート 23 導電性の金属箱 41、42、43 コネクタ 41a、42a、43a、51a、52a、53a、8
1a、82a、83aデジタル信号端子列 41b、42b、43b、51b、52b、53b、8
1b、82b、83bグランド端子列 51、52、53、81、82、83 基板間接続部 55、65 基板間グランド接続部
DESCRIPTION OF SYMBOLS 1 Semiconductor IC 1a Signal terminal 2 Semiconductor IC connection wiring 3 Semiconductor IC 5 Semiconductor IC 5a Signal terminal 7 Semiconductor IC 8 Semiconductor IC connection wiring 9 Semiconductor IC 10, 50, 60, 70, 80 Digital circuit board 11 Multilayer circuit board 11a, 11b Surface circuit surface 13 Double-sided circuit board 13a Circuit surface 13b Digital ground plane 17 First inter-board wiring 19 Second inter-board wiring 21 Conductive and heat conductive sheet 23 Conductive metal box 41, 42, 43 Connector 41a, 42a, 43a, 51a, 52a, 53a, 8
1a, 82a, 83a Digital signal terminal row 41b, 42b, 43b, 51b, 52b, 53b, 8
1b, 82b, 83b Ground terminal row 51, 52, 53, 81, 82, 83 Board-to-board connection 55, 65 Board-to-board ground connection

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永田 晃一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 渡辺 正樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川島 秀之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E321 AA17 GG05 5E338 AA02 AA03 CC01 CC06 EE13 5E344 AA01 AA22 BB02 BB06 BB15 CC23 CD12 CD13 CD18 DD02 DD03 EE07  ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Koichiro Nagata 1006 Kadoma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. 72) Inventor Hideyuki Kawashima 1006 Kazuma, Kadoma, Osaka Pref.F-term in Matsushita Electric Industrial Co., Ltd. (Reference)

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 複数の信号端子を有する少なくとも1つ
の集積回路を実装した第1の回路基板と、 前記第1の回路基板に実装された集積回路との接続にお
いて、交差配線が避けられない少なくとも1つの集積回
路を実装した第2の回路基板と、 前記第1の回路基板と前記第2の回路基板とを電気的に
接続する基板間接続部とからなり、 前記基板間接続部は、前記第1の回路基板に実装された
集積回路毎に対向するように前記第1の回路基板と前記
第2の回路基板との間に設けられており、かつ、前記所
定の信号を伝達する複数の信号端子と、少なくとも該信
号端子毎の近傍に設けられ、基準電位を与えるグランド
に接続された複数のグランド端子とを備え、 第1の回路基板上に実装された集積回路の各信号端子
と、該集積回路に対応した基板間接続部の各信号端子と
を接続する各配線が交差しないように配置したことを特
徴とする低EMIデジタル回路基板。
1. A connection between a first circuit board on which at least one integrated circuit having a plurality of signal terminals is mounted and an integrated circuit mounted on the first circuit board, at least cross wiring is inevitable. A second circuit board on which one integrated circuit is mounted; and a board-to-board connection section for electrically connecting the first circuit board and the second circuit board. A plurality of integrated circuits are provided between the first circuit board and the second circuit board so as to face each integrated circuit mounted on the first circuit board, and transmit the predetermined signal. A signal terminal; a plurality of ground terminals provided at least in the vicinity of each of the signal terminals and connected to a ground for providing a reference potential; each signal terminal of the integrated circuit mounted on the first circuit board; A board corresponding to the integrated circuit Low EMI digital circuit board each wiring is characterized in that it is arranged so as not to cross connecting the signal terminals between connections.
【請求項2】 前記基板間接続部に、コネクタを用いる
ことを特徴とする請求項1に記載された低EMIデジタ
ル回路基板。
2. The low EMI digital circuit board according to claim 1, wherein a connector is used for the board-to-board connection part.
【請求項3】 前記基板間接続部の各信号端子と各グラ
ンド端子は、導電性の金属球からなることを特徴とする
請求項1に記載された低EMIデジタル回路基板。
3. The low EMI digital circuit board according to claim 1, wherein each of the signal terminals and each of the ground terminals of the board-to-board connection portion are formed of conductive metal balls.
【請求項4】 前記金属球は、前記第1の回路基板と第
2の回路基板とに導電性の金属を介して蝋付けされてい
ることを特徴とする請求項3に記載された低EMIデジ
タル回路基板。
4. The low EMI according to claim 3, wherein the metal sphere is brazed to the first circuit board and the second circuit board via a conductive metal. Digital circuit board.
【請求項5】 前記基板間接続部に、シールド付きのフ
ラットケーブルを用いることを特徴とする請求項1に記
載された低EMIデジタル回路基板。
5. The low EMI digital circuit board according to claim 1, wherein a flat cable with a shield is used for the board-to-board connection part.
【請求項6】 前記第1の回路基板は、両面回路基板で
あることを特徴とする請求項1に記載された低EMIデ
ジタル回路基板。
6. The low EMI digital circuit board according to claim 1, wherein the first circuit board is a double-sided circuit board.
【請求項7】 前記第1の回路基板は、4層以上の多層
回路基板であることを特徴とする請求項1に記載された
低EMIデジタル回路基板。
7. The low EMI digital circuit board according to claim 1, wherein the first circuit board is a multilayer circuit board having four or more layers.
【請求項8】 前記第2の回路基板は、4層以上の多層
回路基板であることを特徴とする請求項1に記載された
低EMIデジタル回路基板。
8. The low EMI digital circuit board according to claim 1, wherein the second circuit board is a multilayer circuit board having four or more layers.
【請求項9】 前記第1の回路基板に実装された集積回
路を少なくとも覆うように設けられ、前記基板間接続部
の複数のグランド端子に電気的に接続された導電性の金
属箱を有することを特徴とする請求項3に記載された低
EMIデジタル回路基板。
9. A conductive metal box provided so as to cover at least an integrated circuit mounted on the first circuit board, and electrically connected to a plurality of ground terminals of the inter-board connection portion. The low EMI digital circuit board according to claim 3, wherein:
【請求項10】 前記第2の回路基板に実装された集積
回路が、前記第1の回路基板との間に設けられ、かつ、
前記基板間接続部の複数のグランド端子が該集積回路の
周りを取り囲むように連続的に配置されていることを特
徴とする請求項3に記載された低EMIデジタル回路基
板。
10. An integrated circuit mounted on the second circuit board is provided between the integrated circuit and the first circuit board, and
4. The low EMI digital circuit board according to claim 3, wherein a plurality of ground terminals of the board-to-board connection are continuously arranged so as to surround the integrated circuit.
【請求項11】 前記基板間接続部の複数のグランド端
子は、前記基板間接続部の複数の信号端子の周りを取り
囲むように連続的に配置されていることを特徴とする請
求項3に記載された低EMIデジタル回路基板。
11. The device according to claim 3, wherein the plurality of ground terminals of the inter-substrate connection are continuously arranged so as to surround the plurality of signal terminals of the inter-substrate connection. Low EMI digital circuit board.
【請求項12】 前記第2の回路基板に実装された集積
回路に設けられ、前記グランドに接続された導電性かつ
伝熱性のシートを有することを特徴とする請求項1に記
載された低EMIデジタル回路基板。
12. The low EMI according to claim 1, further comprising a conductive and heat conductive sheet provided on an integrated circuit mounted on the second circuit board and connected to the ground. Digital circuit board.
【請求項13】 前記第2の回路基板は、チップサイズ
パッケージであることを特徴とする請求項1に記載され
た低EMIデジタル回路基板。
13. The low EMI digital circuit board according to claim 1, wherein the second circuit board is a chip size package.
【請求項14】 請求項1に記載された低EMIデジタ
ル回路基板を用いることを特徴とする電子機器。
14. An electronic apparatus using the low EMI digital circuit board according to claim 1.
JP2001092183A 2001-03-28 2001-03-28 Low emi circuit board Pending JP2002289991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001092183A JP2002289991A (en) 2001-03-28 2001-03-28 Low emi circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001092183A JP2002289991A (en) 2001-03-28 2001-03-28 Low emi circuit board

Publications (1)

Publication Number Publication Date
JP2002289991A true JP2002289991A (en) 2002-10-04

Family

ID=18946691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001092183A Pending JP2002289991A (en) 2001-03-28 2001-03-28 Low emi circuit board

Country Status (1)

Country Link
JP (1) JP2002289991A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361524A (en) * 2003-06-02 2004-12-24 Seiko Epson Corp Electro-optical module, power source board, wiring board, and electronic equipment
JP2007067279A (en) * 2005-09-01 2007-03-15 Mitsubishi Electric Corp Shield structure
JP2010187090A (en) * 2009-02-10 2010-08-26 Canon Inc Electronic apparatus
JP2013153207A (en) * 2013-04-04 2013-08-08 Canon Inc Electronic device
WO2016167006A1 (en) * 2015-04-17 2016-10-20 株式会社ソシオネクスト Ultrasonic probe
JP2019042259A (en) * 2017-09-05 2019-03-22 株式会社三共 Game machine
JP2023095325A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095327A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095328A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095324A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095326A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361524A (en) * 2003-06-02 2004-12-24 Seiko Epson Corp Electro-optical module, power source board, wiring board, and electronic equipment
JP2007067279A (en) * 2005-09-01 2007-03-15 Mitsubishi Electric Corp Shield structure
WO2007029355A1 (en) * 2005-09-01 2007-03-15 Mitsubishi Denki Kabushiki Kaisha Shield structure
JP4527035B2 (en) * 2005-09-01 2010-08-18 三菱電機株式会社 Shield structure
JP2010187090A (en) * 2009-02-10 2010-08-26 Canon Inc Electronic apparatus
US8553102B2 (en) 2009-02-10 2013-10-08 Canon Kabushiki Kaisha Electronic apparatus including multiple differential signal lines
JP2013153207A (en) * 2013-04-04 2013-08-08 Canon Inc Electronic device
WO2016167006A1 (en) * 2015-04-17 2016-10-20 株式会社ソシオネクスト Ultrasonic probe
JP2016202387A (en) * 2015-04-17 2016-12-08 株式会社ソシオネクスト Ultrasonic probe
US10143441B2 (en) 2015-04-17 2018-12-04 Socionext Inc. Ultrasonic probe
JP2019042259A (en) * 2017-09-05 2019-03-22 株式会社三共 Game machine
JP2023095325A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095327A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095328A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095324A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP2023095326A (en) * 2021-12-24 2023-07-06 株式会社藤商事 game machine
JP7406536B2 (en) 2021-12-24 2023-12-27 株式会社藤商事 gaming machine
JP7406537B2 (en) 2021-12-24 2023-12-27 株式会社藤商事 gaming machine
JP7469288B2 (en) 2021-12-24 2024-04-16 株式会社藤商事 Gaming Machines
JP7508439B2 (en) 2021-12-24 2024-07-01 株式会社藤商事 Gaming Machines
JP7508438B2 (en) 2021-12-24 2024-07-01 株式会社藤商事 Gaming Machines

Similar Documents

Publication Publication Date Title
US7454833B2 (en) High performance chip carrier substrate
JP4746770B2 (en) Semiconductor device
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
CN1951161B (en) Shared via decoupling for area arrays components
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
JP2002289991A (en) Low emi circuit board
US20040061223A1 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
US6501664B1 (en) Decoupling structure and method for printed circuit board component
CN115101497B (en) Integrated circuit packaging body, printed circuit board, board card and electronic equipment
US9510462B2 (en) Method for fabricating circuit board structure
JPH097715A (en) Design method for multi-layered board and multi-layered board
CN114025465B (en) PCB board with isolation structure
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US20090174072A1 (en) Semiconductor system having bga package with radially ball-depopulated substrate zones and board with radial via zones
CN109509737B (en) Electronic packaging component and circuit layout structure
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
US20140021597A1 (en) High Speed Signal Conditioning Package
TWI853397B (en) Substrate and simecondutor device
CN219678793U (en) Printed circuit board and wiring structure thereof
US20230215798A1 (en) Board-level pad pattern for multi-row qfn packages
JP2646710B2 (en) SOP type SMD double-sided printed board
JP4256605B2 (en) Module circuit board, chip scale package, printed circuit board for chip scale package integration, and module circuit board design method
TWI622150B (en) Electronic device package and circuit layout structure
JPH05267459A (en) Lsi chip