[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002289634A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002289634A
JP2002289634A JP2001084208A JP2001084208A JP2002289634A JP 2002289634 A JP2002289634 A JP 2002289634A JP 2001084208 A JP2001084208 A JP 2001084208A JP 2001084208 A JP2001084208 A JP 2001084208A JP 2002289634 A JP2002289634 A JP 2002289634A
Authority
JP
Japan
Prior art keywords
electrode pad
electrode
circuit element
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001084208A
Other languages
English (en)
Inventor
Tetsuhiro Nakamura
中村  哲浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2001084208A priority Critical patent/JP2002289634A/ja
Publication of JP2002289634A publication Critical patent/JP2002289634A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 従来の半導体装置の製造方法では、無電解メ
ッキ法により半導体基板上に突起電極を形成する場合、
半導体基板上の回路素子が光に曝された場合、光起電力
効果により、電極パッドがマイナスまたはプラスに帯電
してしまい、プラスに帯電した電極パッドでは、突起電
極が形成できないという問題点があった。 【解決手段】 突起電極を形成する部分の電極パッドを
半導体基板内の回路素子と電気的に導通する第1の電極
パッド7aと回路素子から電気的に独立した第2の電極
パッド7bから構成しており、半導体基板内の回路素子
が光に曝された場合、光起電力効果により第2の電極パ
ッドがマイナスまたはプラスに帯電するという影響を受
けずに、無電解メッキ法により突起電極を形成すること
ができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上に形
成する突起電極を有する半導体装置の構造およびその製
造方法に関するものである。
【0002】
【従来の技術】半導体装置の実装方法の一つとしてフリ
ップチップ実装が行われており、半導体装置のアルミニ
ウムからなる電極パッド上に銅、金、ハンダなどの金属
で突起電極をメッキ法により形成している。
【0003】図11および図12の断面図を用いて従来
技術の突起電極の形成方法を説明する。図11に示すよ
うに、半導体基板1上には、PN接合を有する回路素子
(図示せず)およびアルミニウムからなる配線(図示せ
ず)と入出力パッド2を形成しており、入出力パッド2
が露出するように開口部を設けた絶縁層3を形成してい
る。
【0004】つぎに、入出力パッド2上に無電解メッキ
法により突起電極5を形成するが、アルミニウムからな
る入出力パッド2上に直接、無電解メッキ法により金属
を析出させることは難しいため、メッキ前処理を行い、
入出力パッド2表面に亜鉛層を置換析出させる。
【0005】その後、無電解ニッケルメッキ液に浸漬す
ることで、最初に亜鉛とニッケルの置換析出反応が起こ
り、つぎに、析出したニッケルの触媒効果によりニッケ
ルの析出反応が起こる。これにより、図12に示すよう
に、アルミニウムからなる入出力パッド2上にニッケル
が析出して突起電極5が形成され、無電解メッキ法によ
り突起電極5を有する半導体装置を得る。このとき、ニ
ッケルは絶縁層3上にも形成される。
【0006】
【発明が解決しようとする課題】電解メッキ法により半
導体基板上に突起電極を形成する場合、電解メッキの電
極となる金属薄膜をスパッタリング法や真空蒸着法で形
成しており、高価な真空装置を用いる必要がある。ま
た、電解メッキ法による突起電極の形成工程は長く、生
産性が低いものであった。
【0007】それに対して無電解メッキ法により半導体
基板1上に突起電極5を形成する場合、高価な真空装置
を用いる必要が無く、工程も短く、生産性も良好である
という利点を有する。しかしながら、半導体基板1に形
成されたダイオードやトランジスタなどから構成されて
いる回路素子が光に曝された場合、光起電力効果によ
り、入出力パッド2がマイナスまたはプラスに帯電して
しまう。
【0008】このように帯電した状態で無電解メッキ処
理を行うと、マイナスに帯電した入出力パッド2では金
属が析出しやすく、プラスに帯電した入出力パッド2で
は金属が析出しないという現象が発生する。
【0009】このことにより、無電解メッキ法により半
導体基板1上の入出力パッド2上に突起電極5を形成し
た場合、突起電極5が形成されない入出力パッド2が発
生してしまう。
【0010】〔発明の目的〕本発明の目的は、上記課題
を解決し、無電解メッキ法にて、確実に半導体基板上に
突起電極を形成することができる半導体装置およびその
製造方法を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置およびその製造方法において
は、下記記載の手段を採用する。
【0012】本発明の半導体装置は、回路素子を形成し
た半導体基板上に設けた電極パッドと、前記電極パッド
が露出する開口部を設けた絶縁層と、前記電極パッド上
に設ける突起電極を有する半導体装置であって、前記電
極パッドは、前記回路素子と電気的に接続された第1の
電極パッドと、前記回路素子と電気的に絶縁された第2
の電極パッドとを有することを特徴としている。
【0013】本発明の半導体装置の製造方法は、回路素
子を形成した半導体基板上に電極パッドを形成し、前記
電極パッド上に突起電極を形成する半導体装置の製造方
法であって、前記電極パッドが露出するように絶縁層に
開口を形成する工程と、前記電極パッドを、前記回路素
子と電気的に接続された第1の電極パッドと前記回路素
子と電気的に絶縁された第2の電極パッドとにパターン
形成する工程と、無電解メッキ処理を行うことにより、
前記第1の電極パッドと前記第2の電極パッドとの上に
前記突起電極を形成する工程を有することを特徴とす
る。
【0014】本発明の半導体装置の製造方法は、回路素
子を形成した半導体基板上に電極パッドを形成し、前記
電極パッド上に突起電極を形成する半導体装置の製造方
法であって、電極パッド材料を全面に形成し、該電極パ
ッド材料を、前記回路素子と電気的に接続された第1の
電極パッドと前記回路素子と電気的に絶縁された第2の
電極パッドとにパターン形成する工程と、全面に絶縁層
材料を形成し、該絶縁層材料を、前記第1の電極パッド
と前記第2の電極パッドが露出する開口を有する絶縁層
にパターン形成する工程と、無電解メッキ処理を行うこ
とにより、前記第1の電極パッドと前記第2の電極パッ
ドとの上に前記突起電極を形成する工程を有することを
特徴とする。
【0015】本発明の半導体装置の製造方法における無
電解メッキ処理を行うことにより、前記第1の電極パッ
ドと前記第2の電極パッドとの上に前記突起電極を形成
する工程の前に、無電解メッキ前処理を行うことを特徴
とする。
【0016】本発明の半導体装置の製造方法における前
記無電解メッキ前処理は、前記第1の電極パッドと前記
第2の電極パッド表面に亜鉛層を形成する処理であるこ
とを特徴とする。
【0017】本発明の半導体装置の製造方法における前
記無電解メッキ前処理を行う前に、前記第1の電極パッ
ドと前記第2の電極パッドとの表面の酸化膜を除去する
ことを特徴とする。
【0018】本発明の半導体装置の製造方法において
は、前記回路素子と電気的に接続された第1の電極パッ
ドと前記回路素子と電気的に絶縁された第2の電極パッ
ドとにパターン形成する工程後で、無電解メッキ処理を
行うことにより前記第1の電極パッドと前記第2の電極
パッドとの上に前記突起電極を形成する工程前に、前記
第1の電極パッドと前記第2の電極パッドとが露出する
開口を有するメッキレジストを形成する工程を行うこと
を特徴とする。
【0019】〔作用〕本発明では、回路素子を形成した
半導体基板上に電極パッドと、電極パッドが露出する開
口部を設けた絶縁層と、電極パッド上に設ける突起電極
を有する半導体装置において、電極パッドは、回路素子
と電気的に接続された第1の電極パッドと、回路素子と
電気的に絶縁された第2の電極パッドを有している。
【0020】半導体基板上に形成されたダイオードやト
ランジスタなどから構成されている回路素子が光に曝さ
れた場合、光起電力効果により回路素子と電気的に接続
している第1の電極パッドはマイナスまたはプラスに帯
電するが、回路素子から電気的に絶縁している第2の電
極パッドはマイナスまたはプラスに帯電するということ
はない。
【0021】無電解メッキを行うと、まずはじめに回路
素子と電気的に絶縁されている第2の電極パッド上にメ
ッキ膜が形成される。回路素子と電気的に絶縁されてい
る第2の電極パッド上にメッキ膜が形成されれば、その
第2の電極パッド上に形成されたメッキ膜を核として、
その後はメッキ膜は成長し続けて、回路素子と電気的に
接続されている第1の電極パッド上にも、無電解メッキ
膜が形成される。
【0022】その後は、メッキ膜が等方的に成長し、第
1の電極パッドと第2の電極パッドからなる電極パッド
上に突起電極を形成することができる。このように、半
導体基板に形成されたダイオードやトランジスタなどか
ら構成されている回路素子が光に曝されても、電極パッ
ドのマイナスまたはプラスの帯電状態に左右されずに無
電解メッキの析出反応が継続する。
【0023】このことにより、本発明の半導体装置およ
びその製造方法においては、突起電極を電極パッド上に
確実に形成することができる。
【0024】
【発明の実施の形態】以下図面を用いて本発明の最適な
実施形態における半導体装置およびその製造方法を説明
する。はじめに半導体装置の実施形態を説明する。
【0025】〔半導体装置構造の説明〕本発明の半導体
装置は、図1に示すように、回路素子(図示せず)を形
成した半導体基板1上に電極パッドと、電極パッドが露
出する開口部を設けた絶縁層3と、電極パッド上に設け
る突起電極5を有する半導体装置において、電極パッド
は、回路素子と電気的に接続された第1の電極パッド7
aと、回路素子と電気的に絶縁された第2の電極パッド
7bとを有する構造となっている。
【0026】半導体基板1上に形成されたダイオードや
トランジスタなどから構成されている回路素子が光に曝
された場合、光起電力効果により回路素子と電気的に接
続している第1の電極パッド7aはマイナスまたはプラ
スに帯電するが、回路素子から電気的に独立している第
2の電極パッド7bはマイナスまたはプラスに帯電する
ことはない。
【0027】無電解メッキを行うと、まずはじめに回路
素子と電気的に絶縁されている第2の電極パッド7b上
にメッキ膜が形成される。回路素子と電気的に絶縁され
ている第2の電極パッド7b上にメッキ膜が形成されれ
ば、その第2の電極パッド7b上に形成されたメッキ膜
を核として、その後はメッキ膜は成長し続けて、回路素
子と電気的に接続されている第1の電極パッド7a上に
も、無電解メッキ膜が形成される。
【0028】その後は、メッキ膜が等方的に成長し、第
1の電極パッド7aと第2の電極パッド7bからなる電
極パッド7上に突起電極5を形成することができる。
【0029】このように、半導体基板に形成されたダイ
オードやトランジスタなどから構成されている回路素子
が光に曝されても、電極パッド7のマイナスまたはプラ
スの帯電状態に左右されずに無電解メッキの析出反応が
継続する。
【0030】このことにより、本発明の半導体装置で
は、突起電極5を電極パッド7上に確実に形成すること
ができる。
【0031】〔半導体装置の製造方法における第1の実
施形態〕つぎに、本発明の半導体装置の製造方法におけ
る第1の実施形態について、図面を用いて説明する。
【0032】図2の断面図に示すように、半導体基板1
上にダイオードやトランジスタなどのPN接合構造をも
つ回路素子(図示せず)やアルミニウムからなる配線
(図示せず)や電極パッド7を形成しており、電極パッ
ド7が露出する開口部を形成した絶縁層3を有する。
【0033】製造方法の第1の実施形態では、この図2
に示すように、半導体基板1に電極パッド7が露出する
開口部を形成した絶縁層3が形成された状態から突起電
極形成工程を開始する実施形態である。
【0034】はじめに図3に示すように、半導体基板1
上にエッチングレジスト6となる感光性樹脂を回転塗布
法により全面に形成し、その電極パッド7のエッチング
する部分が開口するように、露光現像処理によりエッチ
ングレジスト6をパターン形成する。感光性樹脂の全面
形成と、露光現像処理による感光性樹脂のパターン形成
をフォトリソグラフィー処理という。
【0035】エッチングレジスト6としては、東京応化
工業のBMR C−1000(PM)を使用し、前乾燥
として110℃で5分間の熱処理を行った後、露光現像
処理を行い所定の形状にエッチングレジスト6をパター
ン形成する。このとき、エッチングレジスト6の厚さ
は、5μmとなるように形成した。
【0036】つぎに、図5に示すように、エッチングレ
ジスト6をエッチングマスクとして使用し、エッチング
液として水酸化ナトリウムを用いて、アルミニウムから
なる電極パッド7をエッチングするエッチング処理を行
う。
【0037】この結果、電極パッド7を、半導体基板1
に形成された回路素子と電気的に導通した第1の電極パ
ッド7aと、回路素子から電気的に独立した第2の電極
パッド7bとにパターン形成する。なお、フォトリソグ
ラフィー処理とその後のエッチング処理とを総称してフ
ォトエッチング処理という。
【0038】その後、図6に示すようにエッチングマス
クとして使用したエッチングレジスト6の除去を行う。
エッチングレジスト6を除去する剥離液としては、東京
応化工業の剥離液EGを使用し、65℃で5分揺動を行
いエッチングレジスト6を除去した。
【0039】この第2の電極パッド7bのパターン形状
は、この第2の電極パッド7bがPN接合を持つ回路素
子と電気的に導通しないような形状であればよく、多角
形や櫛歯などとくに限定されるものではない。本実施形
態では、図4に示すような、回路素子と電気的に接続し
た第1の電極パッド7aと電気的に絶縁された八角形状
の第2の電極パッド7bを形成した。
【0040】つぎに、希硝酸および水酸化ナトリウムを
用いて第1の電極パッド7aおよび第2の電極パッド7
bの表面に形成されている図示していない酸化膜(酸化
アルミニウム)を除去する酸化膜除去工程を行う。
【0041】つぎに無電解メッキ処理により突起電極を
形成する前に、無電解メッキ前処理を行う。これはアル
ミニウム上に直接無電解メッキを行うことは難しく、無
電解メッキのメッキ前処理として、第1の電極パッド7
aと第2の電極パッド7b表面に亜鉛置換メッキを行う
メッキ前処理(ジンケート処理)を行う。
【0042】本実施形態では、日本カニゼンのシューマ
ーK−102を使用し、薬液の温度を25℃にして半導
体基板1を20秒間浸漬した。この結果、第1の電極パ
ッド7aと第2の電極パッド7bの表面に、厚さが10
〜100nm程度の亜鉛層(図示せず)が形成された。
【0043】アルミニウムからなる第1の電極パッド7
aと第2の電極パッド7b表面に形成した亜鉛層は、メ
ッキ前処理工程を行った後に、第1の電極パッド7aと
第2の電極パッド7b表面に酸化膜が形成されるのを防
止するとともに、無電解ニッケルメッキ液に浸漬した際
に、はじめにニッケルが亜鉛との置換反応により析出
し、その後は析出したニッケルの触媒効果により無電解
メッキが継続する役割をもっている。
【0044】続いて半導体基板1を無電解ニッケルメッ
キ液に浸漬し、メッキ処理を行い、図1に示すように、
突起電極5を第1の電極パッド7aと第2の電極パッド
7b上に形成する。前述のように、電極パッド7は回路
素子から電気に独立した第2の電極パッド7bが形成し
てあるので、はじめに形成された第2の電極パッド7b
上のニッケル膜を核にして第1の電極パッド7aにもニ
ッケル膜が形成され、電極パッド7上にニッケルからな
る突起電極5を形成することができる。
【0045】本実施形態では無電解ニッケルメッキ液と
して、日本カニゼンの無電解ニッケルメッキ液S−68
0を使用し、メッキ液の温度を90℃にして、半導体基
板1を40分間浸漬することにより、高さが20μmの
突起電極5を形成した。
【0046】無電解ニッケルメッキを行った後に、無電
解金メッキ液に浸漬して、ニッケルからなる突起電極5
表面に金薄膜層を形成する。突起電極5表面に金薄膜層
を形成することによって、導電接着剤や異方性導電フィ
ルムを用いてフリップチップ実装を行うとき、接続抵抗
を低減させることができる。
【0047】本実施形態では、奥野製薬工業の無電解金
メッキ液フラッシュゴールドNBを使用し、メッキ液の
温度を90℃にして、半導体基板1を15分間浸漬する
ことにより、ニッケル表面に50nmの金メッキ膜を形
成した。
【0048】なお、各工程間に純水洗浄、アルカリ脱脂
洗浄、および酸洗浄などの洗浄工程を行う。
【0049】〔半導体装置の製造方法における第2の実
施形態〕以上の説明と異なる第2の実施形態における突
起電極の形成方法を以下説明する。この第2の実施形態
はアルミニウムからなる第1の電極パッド7aと第2の
電極パッド7bのパターン形成を、回路素子間を接続す
る配線のパターン形成と同時に行う製造方法である。
【0050】まずはじめに図7に示すように、半導体基
板1上の全面に、アルミニウムからなる回路素子間を接
続する配線材料ともなる電極パッド材料7cをスパッタ
リング法で形成する。その後、電極パッド材料7c上に
エッチングレジスト6となる感光性樹脂を回転塗布法に
より形成し、電極パッド材料7cのエッチングする部分
が開口したエッチングレジスト6を露光現像処理のフォ
トリソグラフィー処理によりパターン形成する。
【0051】エッチングレジスト6としては、東京応化
工業のBMR C−1000(PM)を使用し、前乾燥
として110℃5分間行った後、露光現像を行い所定の
パターンを形成した。エッチングレジスト6の厚さは、
2μmとなるように形成した。
【0052】つぎに、エッチングレジスト6をエッチン
グマスクとして使用し、エッチング液として水酸化ナト
リウムを用いて、アルミニウムからなる電極パッド材料
7cをエッチングする。この結果、半導体基板1に形成
された回路素子と電気的に導通した第1の電極パッド7
aと、回路素子から電気的に独立した第2の電極パッド
7bとをパターン形成する。このとき、同時に回路素子
間を接続する配線もパターン形成する。
【0053】その後、図8に示すようにエッチングマス
クとして使用したエッチングレジスト6の除去を行う。
エッチングレジスト6を除去する剥離液としては、東京
応化工業の剥離液EGを使用し、65℃で5分揺動を行
いエッチングレジスト6を除去した。
【0054】その電極パッド材料7cのエッチング後の
第1の電極パッド7aと第2の電極パッド7bの平面パ
ターン形状を図4に示す。電極パッドの平面パターン形
状は、第2の電極パッド7bがPN接合を持つ回路素子
と電気的に導通しないような形状であればよく、多角形
や櫛歯などとくに限定されるものではない。本実施形態
では、図4に示すような、回路素子と電気的に接続した
第1の電極パッド7aと電気的に絶縁した八角形状の第
2の電極パッド7bを形成した。
【0055】つぎに図6に示すように、不純物を含む酸
化シリコン膜または窒化シリコン膜からなる絶縁層3を
半導体基板1の全面に化学的気相成長法により形成す
る。その後、フォトエッチング処理を行い、第1の電極
パッド7aと第2の電極パッド7bが露出するように絶
縁層3に開口をパターン形成する。
【0056】その後、製造方法の第1の実施形態と同様
に、第1の電極パッド7aと第2の電極パッド7b表面
の酸化膜除去工程と、無電解メッキ前処理による亜鉛層
の形成工程と、無電解ニッケルメッキおよび無電解金メ
ッキを行うことにより、図1に示すように、半丘形状の
突起電極5を半導体基板1上に形成する。
【0057】〔半導体装置の製造方法における第3の実
施形態〕以上の説明と異なる第3の実施形態における突
起電極の形成方法を以下説明する。この第3の実施形態
は突起電極の断面形状が矩形状のいわゆるストレートウ
ォール形状の突起電極を形成する製造方法である。
【0058】突起電極5の形状をストレートウォール形
状にする場合は、製造方法の第1の実施形態または第2
の実施形態で説明した工程の第1の電極パッド7aと第
2の電極パッド7bを形成した後、図9に示すように感
光性樹脂のメッキレジスト4を、突起電極高さ以上に厚
く形成し、露光現像処理を行い突起電極5を形成する部
分が開口したメッキレジスト4を形成する。
【0059】メッキレジスト4としては、この第3の実
施形態においては、東京応化工業のBMR C−100
0(PM)を使用し、前乾燥を110℃5分間行った
後、露光現像処理を行い所定のパターンを形成する。メ
ッキレジスト4の厚さは、20μmとなるように形成し
た。
【0060】その後、第1および第2の実施形態と同様
に、第1の電極パッド7aと第2の電極パッド7b表面
の酸化膜除去工程と、メッキ前処理による亜鉛層の形成
工程と、無電解ニッケルメッキ処理工程とを行い突起電
極5を形成する。このとき形成した突起電極の高さは2
0μmとした。
【0061】無電解ニッケルメッキ処理工程後に、図1
0に示すように、剥離液に浸漬してメッキレジスト4の
除去工程を行う。
【0062】メッキレジスト4の除去には、東京応化工
業の剥離液EGを使用し、65℃で5分間揺動し、メッ
キレジスト4を除去した。
【0063】メッキレジスト4を除去した後、半導体基
板1を無電解金メッキ液に浸漬してニッケル表面に金メ
ッキ膜の形成を行い、ニッケル表面に金を形成した突起
電極5を形成した。この金メッキ処理は、第1の実施形
態と同じメッキ液およびメッキ条件で行った。金メッキ
の厚さは50nmとした。
【0064】第3の実施形態の製造方法により、寸法精
度に優れたストレートウォール形状の突起電極5を半導
体基板1上に確実に形成することができた。
【0065】また、以上の各実施形態では半導体基板1
上に形成された配線および電極パッド7の材質がアルミ
ニウムの場合について説明したが、半導体基板1上に形
成する配線および電極パッド7の材質が金や銅などの場
合、電極パッド7上に直接無電解メッキを行うことがで
き、酸化膜を除去する工程、およびジンケート処理など
のメッキ前処理を行わずに無電解メッキ法により突起電
極5を形成することができる。
【0066】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置およびその製造方法は、回路素子を形成し
た半導体基板上に電極パッドと、電極パッド部分が露出
する開口部を設けた絶縁層と、電極パッド上に設ける突
起電極を有する半導体装置において、電極パッドは、回
路素子と電気的に接続された第1の電極パッドと、回路
素子と電気的に絶縁された第2の電極パッドからなる。
【0067】半導体基板上に形成されたダイオードやト
ランジスタなどから構成されている回路素子が光に曝さ
れた場合、光起電力効果により回路素子と電気的に接続
している第1の電極パッドはマイナスまたはプラスに帯
電するが、回路素子から電気的に独立している第2の電
極パッドはマイナスまたはプラスに帯電するということ
はない。
【0068】無電解メッキ処理を行うと、まずはじめに
回路素子と電気的に絶縁されている第2の電極パッド上
にメッキ膜が形成される。回路素子と電気的に絶縁され
ている第2の電極パッド上にメッキ膜が形成されれば、
その第2の電極パッド上に形成されたメッキ膜を核とし
て、その後はメッキ膜は成長し続けて、回路素子と電気
的に接続されている第1の電極パッド上にも、無電解メ
ッキ膜を形成することができる。
【0069】その後は、メッキ膜が等方的に成長し、第
1の電極パッドと第2の電極パッドからなる電極パッド
上に突起電極を形成することができる。
【0070】このように、半導体基板に形成されたダイ
オードやトランジスタなどから構成されている回路素子
が光に曝されても、電極パッドのマイナスまたはプラス
の帯電状態に左右されずに無電解メッキの析出反応が継
続する。
【0071】このことにより、工程が簡素で、寸法精度
に優れた突起電極を電極パッド上に確実に形成すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図2】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図3】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図4】本発明の実施形態における半導体装置およびそ
の製造方法を示す平面図である。
【図5】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図6】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図7】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図8】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図9】本発明の実施形態における半導体装置およびそ
の製造方法を示す断面図である。
【図10】本発明の実施形態における半導体装置および
その製造方法を示す断面図である。
【図11】従来技術における半導体装置の製造方法を示
す断面図である。
【図12】従来技術における半導体装置を示す断面図で
ある。
【符号の説明】
1:半導体基板 2:入出力パッド
3:絶縁層 4:メッキレジスト 5:突起電極 6:エッチングレジスト 7:電極パッド 7a:第1の電極パッド 7b:第2の電極パ
ッド 7c:電極パッド材料7c

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 回路素子を形成した半導体基板上に設け
    た電極パッドと、前記電極パッドが露出する開口部を設
    けた絶縁層と、前記電極パッド上に設けた突起電極を有
    する半導体装置であって、 前記電極パッドは、前記回路素子と電気的に接続された
    第1の電極パッドと、前記回路素子と電気的に絶縁され
    た第2の電極パッドを有することを特徴とする半導体装
    置。
  2. 【請求項2】 回路素子を形成した半導体基板上に電極
    パッドを形成し、前記電極パッド上に突起電極を形成す
    る半導体装置の製造方法であって、 前記電極パッドが露出するように絶縁層に開口を形成す
    る工程と、 前記電極パッドを、前記回路素子と電気的に接続された
    第1の電極パッドと前記回路素子と電気的に絶縁された
    第2の電極パッドとにパターン形成する工程と、 無電解メッキ処理を行うことにより前記第1の電極パッ
    ドと前記第2の電極パッドとの上に前記突起電極を形成
    する工程を有することを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】 回路素子を形成した半導体基板上に電極
    パッドを形成し、前記電極パッド上に突起電極を形成す
    る半導体装置の製造方法であって、 電極パッド材料を全面に形成し、該電極パッド材料を、
    前記回路素子と電気的に接続された第1の電極パッドと
    前記回路素子と電気的に絶縁された第2の電極パッドと
    にパターン形成する工程と、 全面に絶縁層材料を形成し、該絶縁層材料を、前記第1
    の電極パッドと前記第2の電極パッドが露出する開口を
    有する絶縁層にパターン形成する工程と、 無電解メッキ処理を行うことにより前記第1の電極パッ
    ドと前記第2の電極パッドとの上に前記突起電極を形成
    する工程を有することを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】 無電解メッキ処理を行うことにより、前
    記第1の電極パッドと前記第2の電極パッドとの上に前
    記突起電極を形成する工程の前に、 無電解メッキ前処理を行うことを特徴とする請求項2ま
    たは3に記載の半導体装置の製造方法。
  5. 【請求項5】 前記無電解メッキ前処理は、 前記第1の電極パッドと前記第2の電極パッド表面に亜
    鉛層を形成する処理であることを特徴とする請求項4に
    記載の半導体装置の製造方法。
  6. 【請求項6】 前記無電解メッキ前処理を行う前に、 前記第1の電極パッドと前記第2の電極パッドとの表面
    の酸化膜を除去することを特徴とする請求項4に記載の
    半導体装置の製造方法。
  7. 【請求項7】 前記回路素子と電気的に接続された第1
    の電極パッドと、前記回路素子と電気的に絶縁された第
    2の電極パッドとにパターン形成する工程後で、無電解
    メッキ処理を行うことにより前記第1の電極パッドと前
    記第2の電極パッドとの上に前記突起電極を形成する工
    程前に、 前記第1の電極パッドと前記第2の電極パッドとが露出
    する開口を有するメッキレジストを形成する工程を行う
    ことを特徴とする請求項2または3に記載の半導体装置
    の製造方法。
JP2001084208A 2001-03-23 2001-03-23 半導体装置およびその製造方法 Pending JP2002289634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001084208A JP2002289634A (ja) 2001-03-23 2001-03-23 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001084208A JP2002289634A (ja) 2001-03-23 2001-03-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002289634A true JP2002289634A (ja) 2002-10-04

Family

ID=18939912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084208A Pending JP2002289634A (ja) 2001-03-23 2001-03-23 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002289634A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363555A (ja) * 2003-06-02 2004-12-24 Samsung Electronics Co Ltd フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
US8173895B2 (en) 2005-11-28 2012-05-08 Mitsubishi Electric Corporation Solar cell
US8884153B2 (en) * 2006-06-23 2014-11-11 Sharp Kabushiki Kaisha Photoelectric conversion element and interconnector-equipped photoelectric conversion element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363555A (ja) * 2003-06-02 2004-12-24 Samsung Electronics Co Ltd フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法
US8173895B2 (en) 2005-11-28 2012-05-08 Mitsubishi Electric Corporation Solar cell
US8884153B2 (en) * 2006-06-23 2014-11-11 Sharp Kabushiki Kaisha Photoelectric conversion element and interconnector-equipped photoelectric conversion element

Similar Documents

Publication Publication Date Title
JP3362545B2 (ja) 半導体装置の製造方法
JP3654485B2 (ja) 半導体装置の製造方法
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
JP2003338516A (ja) 半導体装置およびその製造方法
WO1991019319A1 (en) Method of producing microbump circuits for flip chip mounting
JPH07221107A (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JP2008502156A (ja) 接触抵抗が低減された半導体デバイス
JP2002289634A (ja) 半導体装置およびその製造方法
JP2002334896A (ja) 突起電極の製造方法
JP4196314B2 (ja) Ni電極層の形成方法
WO2003105207A1 (en) Feed-through process and amplifier with feed-through
JPH02253628A (ja) 半導体装置の製造方法
JPH10256258A (ja) 半導体装置の突起電極形成方法
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
JPH03198342A (ja) 半導体装置の製造方法
JP2001332577A (ja) 半導体装置の製造方法
JP3218957B2 (ja) 半導体装置及びその製造方法
JPH06302606A (ja) 突起電極の形成方法
JPH02277242A (ja) 半導体装置の製造方法
KR100530737B1 (ko) 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법
JP2003013246A (ja) 半導体装置の電極の製造方法
JPH0582524A (ja) 電極の製造方法およびその接続方法
CN118867833A (zh) 一种大功率半导体激光器的制备方法
JPH04255225A (ja) 半導体装置の製造方法
JPS59121954A (ja) 半導体装置の製造方法