[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002289356A - Luminescence equipment and its producing method - Google Patents

Luminescence equipment and its producing method

Info

Publication number
JP2002289356A
JP2002289356A JP2001091419A JP2001091419A JP2002289356A JP 2002289356 A JP2002289356 A JP 2002289356A JP 2001091419 A JP2001091419 A JP 2001091419A JP 2001091419 A JP2001091419 A JP 2001091419A JP 2002289356 A JP2002289356 A JP 2002289356A
Authority
JP
Japan
Prior art keywords
emitting device
light
film
organic compound
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001091419A
Other languages
Japanese (ja)
Other versions
JP5137279B2 (en
JP2002289356A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001091419A priority Critical patent/JP5137279B2/en
Publication of JP2002289356A publication Critical patent/JP2002289356A/en
Publication of JP2002289356A5 publication Critical patent/JP2002289356A5/ja
Application granted granted Critical
Publication of JP5137279B2 publication Critical patent/JP5137279B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an element structure, which enables to make average film resistance in a positive electrode of a light emitting element low resistance, in active-matrix type luminescence equipment. SOLUTION: By forming an upper part 107b of a bank 107, which is formed so that between a negative electrode 104 may be filled, with an electric conduction film, the average film resistance in the positive electrode 109 can be made low resistance, and the luminescence equipment of clearer picture display can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する分野】本発明は、電界を加えることで発
光が得られる有機化合物を含む膜(以下、「有機化合物
層」と記す)と、陽極と、陰極と、を有する発光素子の
作製に用いる成膜装置及び成膜方法に関する。本発明で
は特に、従来よりも劣化が起こりにくく、素子寿命の長
い発光素子の作製に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a light-emitting device having a film containing an organic compound capable of emitting light by applying an electric field (hereinafter referred to as "organic compound layer"), an anode, and a cathode. The present invention relates to a film forming apparatus and a film forming method used. In particular, the present invention relates to the manufacture of a light-emitting element which is less likely to deteriorate than a conventional one and has a long lifetime.

【0002】[0002]

【従来の技術】近年、自発光型の素子として有機発光素
子(発光素子)を有した発光装置の研究が活発化してお
り、特に、発光材料として有機化合物を用いた発光装置
が注目されている。この発光装置は、有機電界発光ディ
スプレイ(OELD:OrganicEL Display)又は有機発
光ダイオード(OLED:Organic Light Emitting Dio
de)とも呼ばれている。
2. Description of the Related Art In recent years, research on light-emitting devices having organic light-emitting elements (light-emitting elements) as self-luminous elements has been actively conducted. In particular, light-emitting devices using organic compounds as light-emitting materials have attracted attention. . This light emitting device is an organic electroluminescent display (OELD: Organic EL Display) or an organic light emitting diode (OLED: Organic Light Emitting Dio).
de).

【0003】なお、発光素子は、電場を加えることで発
生するルミネッセンス(Electro Luminescence)が得ら
れる有機化合物を含む層(以下、有機化合物層と記す)
と、陽極と、陰極とを有する。有機化合物におけるルミ
ネッセンスには、一重項励起状態から基底状態に戻る際
の発光(蛍光)と三重項励起状態から基底状態に戻る際
の発光(リン光)とがあるが、本発明の発光装置は、ど
ちらの発光を用いた場合にも適用可能である。
[0003] A light-emitting element includes a layer containing an organic compound capable of obtaining luminescence (Electro Luminescence) generated by applying an electric field (hereinafter referred to as an organic compound layer).
, An anode, and a cathode. Luminescence of an organic compound includes light emission (fluorescence) when returning from a singlet excited state to a ground state and light emission (phosphorescence) when returning to a ground state from a triplet excited state. It can be applied to the case where either light emission is used.

【0004】発光装置は、液晶表示装置と異なり自発光
型であるため視野角の問題がないという特徴がある。即
ち、屋外に用いられるディスプレイとしては、液晶ディ
スプレイよりも適しており、様々な形での使用が提案さ
れている。
[0004] Unlike a liquid crystal display device, a light emitting device is of a self-luminous type, and thus has a feature that there is no problem of a viewing angle. That is, as a display used outdoors, it is more suitable than a liquid crystal display, and its use in various forms has been proposed.

【0005】また、発光素子は一対の電極間に有機化合
物層が挟まれた構造となっているが、有機化合物層は通
常、積層構造となっている。代表的には、コダック・イ
ーストマン・カンパニーのTangらが提案した「正孔輸送
層/発光層/電子輸送層」という積層構造が挙げられ
る。この構造は非常に発光効率が高く、現在、研究開発
が進められている発光装置は殆どこの構造を採用してい
る。
[0005] The light-emitting element has a structure in which an organic compound layer is sandwiched between a pair of electrodes. The organic compound layer usually has a laminated structure. A typical example is a laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by Tang et al. Of Kodak Eastman Company. This structure has a very high luminous efficiency, and most light emitting devices currently under research and development are adopting this structure.

【0006】また、他にも陽極上に正孔注入層/正孔輸
送層/発光層/電子輸送層、または正孔注入層/正孔輸
送層/発光層/電子輸送層/電子注入層の順に積層する
構造も良い。発光層に対して蛍光性色素等をドーピング
しても良い。また、これらの層は、全て低分子系の材料
を用いて形成しても良いし、全て高分子系の材料を用い
て形成することができる。
In addition, a hole injection layer / hole transport layer / light-emitting layer / electron transport layer, or a hole injection layer / hole transport layer / light-emitting layer / electron transport layer / electron injection layer may be formed on the anode. A structure in which layers are sequentially stacked is also good. The light emitting layer may be doped with a fluorescent dye or the like. Further, these layers may be all formed using a low molecular material, or all may be formed using a high molecular material.

【0007】なお、本明細書において、陰極と陽極との
間に設けられる全ての層を総称して有機化合物層とい
う。したがって、上述した正孔注入層、正孔輸送層、発
光層、電子輸送層及び電子注入層は、全て有機化合物層
に含まれる。また、陰極、有機化合物層、及び陽極で形
成される素子を発光素子といい、これには、互いに直交
するように設けられた2種類のストライプ状の電極の間
に有機化合物層を形成する方式(単純マトリクス型)
と、TFTに接続されマトリクス状に配列された陰極と
陽極との間に有機化合物層を形成する方式(アクティブ
マトリクス型)の2種類がある。
[0007] In the present specification, all layers provided between the cathode and the anode are collectively referred to as an organic compound layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, and electron injection layer are all included in the organic compound layer. An element formed of a cathode, an organic compound layer, and an anode is called a light-emitting element, and includes a method in which an organic compound layer is formed between two types of striped electrodes provided so as to be orthogonal to each other. (Simple matrix type)
And a method of forming an organic compound layer between a cathode and an anode connected to a TFT and arranged in a matrix (active matrix type).

【0008】特にアクティブマトリクス型は、各画素内
に設けた発光素子に流れる電流を画素内部に設けたTF
Tによって制御することが可能であり、高精細な表示が
可能であることから多くの研究がされている。
Particularly, in the active matrix type, a current flowing through a light emitting element provided in each pixel is supplied to a TF provided in the pixel.
Many studies have been made because they can be controlled by T and high-definition display is possible.

【0009】また、これまでアクティブマトリクス型の
発光装置において、基板上のTFTと電気的に接続され
た電極が陽極として形成され、陽極上に有機化合物層が
形成され、有機化合物層上に陰極が形成される発光素子
を有し、有機化合物層において生じた光を透明電極であ
る陽極からTFTの方へ取り出すという構造であった。
Further, in an active matrix type light emitting device, an electrode electrically connected to a TFT on a substrate is formed as an anode, an organic compound layer is formed on the anode, and a cathode is formed on the organic compound layer. It had a light emitting element to be formed, and had a structure in which light generated in the organic compound layer was extracted from the anode, which is a transparent electrode, toward the TFT.

【0010】しかし、この構造においては、解像度を向
上させようとすると画素部におけるTFT及び配線等の
配置により開口率が制限されるという問題が生じてい
た。
However, in this structure, there is a problem that the aperture ratio is limited by the arrangement of the TFTs and the wirings in the pixel portion in order to improve the resolution.

【0011】[0011]

【発明が解決しようとする課題】そこで、上記問題を解
決するために本発明では、基板上のTFTと電気的に接
続されたTFT側の電極を陰極として形成し、陰極上に
有機化合物層を形成し、有機化合物層上に透明電極であ
る陽極を形成するという構造(以下、上面出射構造とよ
ぶ)の発光素子を有するアクティブマトリクス型の発光
装置を作製する。
Therefore, in order to solve the above-mentioned problems, in the present invention, an electrode on the TFT side electrically connected to the TFT on the substrate is formed as a cathode, and an organic compound layer is formed on the cathode. Then, an active matrix light-emitting device including a light-emitting element having a structure in which an anode which is a transparent electrode is formed over an organic compound layer (hereinafter, referred to as a top emission structure) is manufactured.

【0012】しかし、上面出射構造の発光素子を作製す
る場合において、陽極の膜抵抗が高くなるという問題が
生じる。陽極の膜抵抗が高くなると電圧降下により陽極
の面内電位分布が不均一になり、発光素子の輝度にバラ
ツキを生じるといった不具合が生じる。そこで、本発明
は、発光素子における陽極の膜抵抗を低下させる構造の
発光装置およびその作製方法を提供することを課題とす
る。そして、そのような発光装置を表示部として用いる
電気器具を提供することを課題とする。
However, when a light emitting device having a top emission structure is manufactured, a problem arises that the film resistance of the anode is increased. When the film resistance of the anode increases, the voltage drop causes the in-plane potential distribution of the anode to become non-uniform, which causes a problem that the luminance of the light emitting element varies. Therefore, an object of the present invention is to provide a light-emitting device having a structure in which the film resistance of an anode in a light-emitting element is reduced, and a manufacturing method thereof. Then, it is an object to provide an electric appliance using such a light emitting device as a display portion.

【0013】[0013]

【課題を解決するための手段】本発明は、基板上に形成
されたTFTと電気的に接続された電極を陰極とし、陰
極上に有機化合物層を形成し、有機化合物層上に陽極を
形成するという発光装置の作製において、陽極の形成前
に導電性の膜を形成し、陽極の膜抵抗の低抵抗化を図る
というものである。
According to the present invention, an electrode electrically connected to a TFT formed on a substrate is used as a cathode, an organic compound layer is formed on the cathode, and an anode is formed on the organic compound layer. In manufacturing a light emitting device, a conductive film is formed before the anode is formed, and the film resistance of the anode is reduced.

【0014】そこで、本発明における発光装置及びその
作製方法について図1を用いて説明する。図1(A)に
おいて、基板100上にTFT101が形成されてい
る。なお、基板100は絶縁体であり、表面に絶縁体を
付けた基板、もしくは絶縁基板、もしくは絶縁膜であ
る。また、TFT101は、発光素子に流れる電流を制
御するためのTFT(電流制御用TFT)である。
Therefore, a light emitting device and a method for manufacturing the same according to the present invention will be described with reference to FIGS. In FIG. 1A, a TFT 101 is formed over a substrate 100. Note that the substrate 100 is an insulator, and is a substrate having an insulator on its surface, an insulating substrate, or an insulating film. The TFT 101 is a TFT (current control TFT) for controlling a current flowing through the light emitting element.

【0015】また、TFT101を覆うように第1の絶
縁膜102が形成されている。第1の絶縁膜102を形
成する材料としては、酸化珪素、窒化珪素および酸化窒
化珪素といった珪素を含む無機材料の他、ポリイミド、
ポリアミド、アクリル、BCB(ベンゾシクロブテン)
といった有機材料を用いることが可能である。
Further, a first insulating film 102 is formed so as to cover the TFT 101. As a material for forming the first insulating film 102, in addition to inorganic materials containing silicon such as silicon oxide, silicon nitride, and silicon oxynitride, polyimide,
Polyamide, acrylic, BCB (benzocyclobutene)
It is possible to use such an organic material.

【0016】第1の絶縁膜102上に形成される陰極1
04とTFT101と電気的に接続される。なお、ここ
では、陰極104を形成すると同時にTFT101との
配線も形成される場合について示したが、陰極及び配線
をそれぞれ異なる材料で別々に形成することも可能であ
る。
The cathode 1 formed on the first insulating film 102
04 and the TFT 101 are electrically connected. Although the case where the wiring to the TFT 101 is formed at the same time as the formation of the cathode 104 is described here, the cathode and the wiring can be formed separately from different materials.

【0017】また、本発明において、陰極104は陰極
となることから仕事関数の小さいAlや、Al:Liと
いったアルミニウムの合金を用いることが望ましい。ま
た、陰極104が配線を兼ねる場合には抵抗率の低い金
属を用いて形成することが望ましい。
In the present invention, since the cathode 104 serves as a cathode, it is desirable to use aluminum having a small work function or an aluminum alloy such as Al: Li. In the case where the cathode 104 also serves as a wiring, it is preferable that the cathode 104 be formed using a metal having low resistivity.

【0018】次に、図1(B)に示すように陰極104
上に第2の絶縁膜105を形成する。なお、第2の絶縁
膜105を形成する材料としては、酸化珪素、窒化珪素
および酸化窒化珪素といった珪素を含む無機材料の他、
ポリイミド、ポリアミド、アクリル、BCB(ベンゾシ
クロブテン)といった有機材料を用いることができ、蒸
着法、CVD法、スパッタリング法、スピンコート法、
インクジェット法及び印刷法などの成膜法を用いて成膜
することができる。なお、第2の絶縁膜105は、0.
1〜3μmの膜厚で形成されるのが望ましい。
Next, as shown in FIG.
A second insulating film 105 is formed thereover. Note that as a material for forming the second insulating film 105, in addition to an inorganic material containing silicon such as silicon oxide, silicon nitride, and silicon oxynitride,
Organic materials such as polyimide, polyamide, acrylic, and BCB (benzocyclobutene) can be used, and a vapor deposition method, a CVD method, a sputtering method, a spin coating method,
The film can be formed by a film formation method such as an ink-jet method and a printing method. Note that the second insulating film 105 has a thickness of 0.
It is desirable that the film is formed to have a thickness of 1 to 3 μm.

【0019】さらに、第2の絶縁膜105上に導電膜1
06が形成される。導電膜106としては、アルミニウ
ムやチタンやタンタルなどの抵抗が低い導電性の材料を
用いれば良い。なお、導電膜は、陰極上にかかることな
く形成されるため、必ずしも透光性である必要はなく遮
光性であっても良い。ここで形成された導電膜106
は、後に形成される発光素子の陽極との接触部110に
おいて、陽極の膜抵抗を低くする導電膜として働く。
Further, the conductive film 1 is formed on the second insulating film 105.
06 is formed. As the conductive film 106, a conductive material with low resistance such as aluminum, titanium, or tantalum may be used. Note that since the conductive film is formed without covering the cathode, the conductive film does not necessarily need to be light-transmitting and may be light-blocking. The conductive film 106 formed here
Functions as a conductive film that lowers the film resistance of the anode at a contact portion 110 with the anode of the light emitting element to be formed later.

【0020】また、本明細書中において、接触部の膜抵
抗および陽極だけの膜抵抗を平均した陽極全体の膜抵
抗、すなわち陽極に電気的に接続された部分全体の膜抵
抗のことを、陽極の平均膜抵抗と呼ぶことにすると、導
電膜106を陽極の下に設けることで、陽極における平
均膜抵抗を低くすることができる。さらに、導電膜10
6が遮光性の材料で形成されていた場合には、遮光膜と
しての役割も果たす。
Further, in this specification, the film resistance of the entire anode obtained by averaging the film resistance of the contact portion and the film resistance of only the anode, that is, the film resistance of the entire portion electrically connected to the anode is referred to as the anode resistance. When the conductive film 106 is provided under the anode, the average film resistance at the anode can be reduced. Further, the conductive film 10
When 6 is made of a light-shielding material, it also functions as a light-shielding film.

【0021】なお、導電膜106の成膜法としては、ス
パッタリング法や蒸着法を用いることができる。
As a method for forming the conductive film 106, a sputtering method or an evaporation method can be used.

【0022】次に、図1(C)に示すように陰極104
上に形成された第2の絶縁膜105及び導電膜106を
それぞれエッチングすることにより、陰極上に開口部を
形成する。なお、本発明では、ドライエッチング法及び
ウエットエッチング法のいずれを用いることも可能であ
り、第2の絶縁膜105及び導電膜106を形成する材
料に応じて適宜選択すればよい。
Next, as shown in FIG.
An opening is formed on the cathode by etching the second insulating film 105 and the conductive film 106 formed thereon, respectively. Note that in the present invention, either a dry etching method or a wet etching method can be used, and the method may be appropriately selected depending on a material for forming the second insulating film 105 and the conductive film 106.

【0023】さらに、陰極上の開口部に有機化合物層1
08を形成する。有機化合物層を形成する有機化合物と
しては、低分子系の材料であっても高分子系の材料であ
っても良く、公知の材料を用いて単層、若しくはこれら
を複数組み合わせて積層して形成することができる。
Further, an organic compound layer 1 is formed in the opening on the cathode.
08 is formed. The organic compound for forming the organic compound layer may be a low molecular material or a high molecular material, and may be formed using a known material in a single layer or a combination of a plurality of these layers. can do.

【0024】また、本発明において、複数の異なる発光
を示す有機化合物層を形成するため、メタルマスクを用
いて画素毎に塗り分けが可能な蒸着法、インクジェット
法や印刷法などを用いることができる。
In the present invention, in order to form a plurality of organic compound layers that emit different light, a vapor deposition method, an ink-jet method, a printing method, or the like that can be separately applied to each pixel using a metal mask can be used. .

【0025】なお、これらの有機化合物層108を形成
する前に、全ての陰極の上にアルカリ金属もしくはアル
カリ土類金属を含む絶縁性化合物(以下、アルカリ化合
物という)を形成することも可能である。アルカリ化合
物としては、フッ化リチウム(LiF)、酸化リチウム
(Li2O)、フッ化バリウム(BaF2)、酸化バリウ
ム(BaO)、フッ化カルシウム(CaF2)、酸化カ
ルシウム(CaO)、酸化ストロンチウム(SrO)ま
たは、酸化セシウム(Cs2O)を用いることができ
る。
Before forming the organic compound layer 108, an insulating compound containing an alkali metal or an alkaline earth metal (hereinafter, referred to as an alkali compound) may be formed on all the cathodes. . Examples of the alkali compound include lithium fluoride (LiF), lithium oxide (Li 2 O), barium fluoride (BaF 2 ), barium oxide (BaO), calcium fluoride (CaF 2 ), calcium oxide (CaO), and strontium oxide. (SrO) or cesium oxide (Cs 2 O) can be used.

【0026】次に、図1(D)に示すように有機化合物
層108の上に、陽極109が形成される。なお、陽極
109には透明導電膜を用い、透明導電膜としては、酸
化インジウムと酸化スズとの化合物(ITOと呼ばれ
る)、酸化インジウムと酸化亜鉛との化合物、酸化スズ
または酸化亜鉛などを用いることが可能である。
Next, an anode 109 is formed on the organic compound layer 108 as shown in FIG. Note that a transparent conductive film is used for the anode 109, and a compound of indium oxide and tin oxide (called ITO), a compound of indium oxide and zinc oxide, tin oxide, zinc oxide, or the like is used as the transparent conductive film. Is possible.

【0027】なお、陽極109は、画素部が有する複数
の発光素子に共通の電極として形成され、陽極109と
有機化合物層108が重ならない位置で陽極109と導
電膜が接触する構造を有する。つまり、接触部110に
おいて、陽極を形成する透明導電膜の膜抵抗は下がる。
The anode 109 is formed as a common electrode for a plurality of light emitting elements included in the pixel portion, and has a structure in which the anode 109 and the conductive film are in contact at a position where the anode 109 and the organic compound layer 108 do not overlap. That is, in the contact portion 110, the film resistance of the transparent conductive film forming the anode decreases.

【0028】本発明を実施することにより有機化合物層
108で生じた光を矢印の方向に取り出す構造の発光素
子を有する発光装置を形成し、さらに陽極における膜抵
抗の低抵抗化の問題を解決することができる。
By implementing the present invention, a light emitting device having a light emitting element having a structure in which light generated in the organic compound layer 108 is taken out in the direction of the arrow is formed, and the problem of lowering the film resistance at the anode is solved. be able to.

【0029】なお、ここでは、バンクの上部が導電膜で
形成される方法について示したが、本発明は、これに限
られることはなく、絶縁材料のみで形成された第2の絶
縁膜に開口部を形成し、有機化合物層を形成した後で、
メタルマスクを用いて導電膜を第2の絶縁膜上に形成
し、その後に形成される陽極と接触するようにして、陽
極の膜抵抗を低抵抗化することも可能である。
Although the method in which the upper portion of the bank is formed of a conductive film has been described herein, the present invention is not limited to this, and the opening is formed in the second insulating film formed of only an insulating material. After forming the part and forming the organic compound layer,
A conductive film may be formed over the second insulating film using a metal mask, and may be in contact with an anode formed later, so that the film resistance of the anode can be reduced.

【0030】[0030]

【発明の実施の形態】以下に、本発明の発光装置の構
造、およびその作製方法について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a light emitting device of the present invention and a method for manufacturing the same will be described below.

【0031】図2に発光装置のブロック図の一例を示
す。図2の発光装置は、基板上に形成されたTFTによ
って画素部201、画素部の周辺に配置されたソース信
号線駆動回路202、書き込み用ゲート信号線駆動回路
(第1のゲート信号線駆動回路)203、消去用ゲート
信号線駆動回路(第2のゲート信号線駆動回路)204
を有している。なお、本実施の形態で発光装置はソース
信号線駆動回路を1つ有しているが、本発明においてソ
ース信号線駆動回路は2つあってもよい。
FIG. 2 shows an example of a block diagram of a light emitting device. The light-emitting device in FIG. 2 includes a pixel portion 201 using a TFT formed over a substrate, a source signal line driving circuit 202 arranged around the pixel portion, a writing gate signal line driving circuit (a first gate signal line driving circuit). ) 203, erase gate signal line drive circuit (second gate signal line drive circuit) 204
have. Note that although the light emitting device has one source signal line driver circuit in this embodiment mode, the present invention may have two source signal line driver circuits.

【0032】また本発明において、ソース信号側駆動回
路202、書き込み用ゲート信号側駆動回路203また
は消去用ゲート信号線駆動回路204は、画素部201
が設けられている基板上に設けられている構成にしても
良いし、ICチップ上に設けてFPCまたはTABを介
して画素部201と接続されるような構成にしても良
い。
In the present invention, the source signal side driving circuit 202, the writing gate signal side driving circuit 203 or the erasing gate signal line driving circuit 204 includes the pixel section 201.
May be provided on a substrate provided with, or may be provided on an IC chip and connected to the pixel portion 201 via FPC or TAB.

【0033】ソース信号線駆動回路202は基本的にシ
フトレジスタ202a、ラッチ(A)202b、ラッチ
(B)202cを有している。
The source signal line drive circuit 202 basically has a shift register 202a, a latch (A) 202b, and a latch (B) 202c.

【0034】ソース信号線駆動回路202において、シ
フトレジスタ202aにクロック信号(CLK)および
スタートパルス(SP)が入力される。シフトレジスタ
202aは、これらのクロック信号(CLK)およびス
タートパルス(SP)に基づきタイミング信号を順に発
生させ、バッファ等(図示せず)を通して後段の回路へ
タイミング信号を順次供給する。
In the source signal line driving circuit 202, a clock signal (CLK) and a start pulse (SP) are input to the shift register 202a. The shift register 202a sequentially generates a timing signal based on the clock signal (CLK) and the start pulse (SP), and sequentially supplies the timing signal to a subsequent circuit through a buffer or the like (not shown).

【0035】シフトレジスタ202aからのタイミング
信号は、バッファ等によって緩衝増幅される。タイミン
グ信号が供給される配線には、多くの回路あるいは素子
が接続されているために負荷容量(寄生容量)が大き
い。この負荷容量が大きいために生ずるタイミング信号
の立ち上がりまたは立ち下がりの”鈍り”を防ぐため
に、このバッファが設けられる。
The timing signal from the shift register 202a is buffer-amplified by a buffer or the like. The wiring to which the timing signal is supplied has a large load capacitance (parasitic capacitance) because many circuits or elements are connected. This buffer is provided to prevent "dulling" of the rise or fall of the timing signal caused by the large load capacitance.

【0036】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ(A)202bに供給される。ラッチ
(A)202bは、デジタルデータ信号(digital data
signals)を処理する複数のステージのラッチを有して
いる。ラッチ(A)202bは、前記タイミング信号が
入力されると、時分割階調データ信号発生回路206か
ら供給されるデジタルデータ信号を順次取り込み、保持
する。
The timing signal buffer-amplified by the buffer is supplied to the latch (A) 202b. The latch (A) 202b outputs a digital data signal (digital data signal).
signals) for processing a plurality of stages. When the timing signal is input, the latch (A) 202b sequentially captures and holds the digital data signal supplied from the time-division grayscale data signal generation circuit 206.

【0037】なお、ラッチ(A)202bにデジタルデ
ータ信号を取り込む際に、ラッチ(A)202bが有す
る複数のステージのラッチに、順にデジタルデータ信号
を入力しても良い。しかし本発明はこの構成に限定され
ない。
When a digital data signal is taken into the latch (A) 202b, the digital data signal may be sequentially input to a plurality of stages of latches of the latch (A) 202b. However, the present invention is not limited to this configuration.

【0038】ラッチ(A)202bの全てのステージの
ラッチにデジタルデータ信号の書き込みが一通り終了す
るまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ
(A)202b中で一番左側のステージのラッチにデジ
タルデータ信号の書き込みが開始される時点から、一番
右側のステージのラッチにデジタルデータ信号の書き込
みが終了する時点までの時間間隔がライン期間である。
実際には、上記ライン期間に水平帰線期間が加えられた
期間をライン期間に含むことがある。
The time until the writing of the digital data signal to the latches of all the stages of the latch (A) 202b is completed is called a line period. That is, a time interval from the time when the writing of the digital data signal to the latch of the leftmost stage in the latch (A) 202b starts to the time when the writing of the digital data signal to the latch of the rightmost stage ends. Is a line period.
Actually, the line period may include a period obtained by adding the horizontal retrace period to the line period.

【0039】1ライン期間が終了すると、ラッチ(B)
202cにラッチシグナル(LatchSignal)が供給され
る。この瞬間、ラッチ(A)202bに書き込まれ保持
されているデジタルデータ信号は、ラッチ(B)202
cに一斉に送出され、ラッチ(B)202cの全ステー
ジのラッチに書き込まれ、保持される。
When one line period ends, the latch (B)
A latch signal (LatchSignal) is supplied to 202c. At this moment, the digital data signal written and held in the latch (A) 202b is
c, and is written to and held in the latches of all the stages of the latch (B) 202c.

【0040】デジタルデータ信号をラッチ(B)202
cに送出し終えたラッチ(A)202bには、シフトレ
ジスタ202aからのタイミング信号に基づき、再び時
分割階調データ信号発生回路206から供給されるデジ
タルデータ信号の書き込みが順次行われる。
The digital data signal is latched (B) 202
The digital data signal supplied from the time-division grayscale data signal generation circuit 206 is sequentially written into the latch (A) 202b which has finished sending the data to the latch (A) 202b, based on the timing signal from the shift register 202a.

【0041】この2順目の1ライン期間中には、ラッチ
(B)202bに書き込まれ、保持されているデジタル
データ信号がソース信号線に入力される。
During the second one line period, the digital data signal written and held in the latch (B) 202b is input to the source signal line.

【0042】一方、書き込み用ゲート信号線駆動回路2
03及び消去用ゲート信号線駆動回路204は、それぞ
れシフトレジスタ、バッファ(いずれも図示せず)を有
している。また場合によっては、書き込み用ゲート信号
線駆動回路203及び消去用ゲート信号線駆動回路20
4が、シフトレジスタ、バッファの他にレベルシフトを
有していても良い。
On the other hand, the write gate signal line drive circuit 2
03 and the erase gate signal line drive circuit 204 each have a shift register and a buffer (both not shown). In some cases, the write gate signal line drive circuit 203 and the erase gate signal line drive circuit 20
4 may have a level shift in addition to the shift register and the buffer.

【0043】書き込み用ゲート信号線駆動回路203及
び消去用ゲート信号線駆動回路204において、シフト
レジスタ(図示せず)からのタイミング信号がバッファ
(図示せず)に供給され、対応するゲート信号線(走査
線とも呼ぶ)に供給される。ゲート信号線には、1ライ
ン分の画素TFTのゲート電極が接続されており、1ラ
イン分全ての画素TFTを同時にONにしなくてはなら
ないので、バッファは大きな電流を流すことが可能なも
のが用いられる。
In the write gate signal line drive circuit 203 and the erase gate signal line drive circuit 204, a timing signal from a shift register (not shown) is supplied to a buffer (not shown), and a corresponding gate signal line ( Scan lines). The gate signal lines are connected to the gate electrodes of pixel TFTs for one line, and all pixel TFTs for one line must be turned on at the same time. Used.

【0044】時分割階調データ信号発生回路206にお
いては、アナログまたはデジタルのビデオ信号(画像情
報を含む信号)が時分割階調を行うためのデジタルデー
タ信号(Digital Data Signals)
に変換され、ラッチ(A)202bに入力される。また
この時分割階調データ信号発生回路206は、時分割階
調表示を行うために必要なタイミングパルス等を発生さ
せる回路でもある。
In the time division gray scale data signal generation circuit 206, an analog or digital video signal (a signal including image information) is used to perform a time division gray scale by a digital data signal (Digital Data Signals).
And input to the latch (A) 202b. The time-division grayscale data signal generation circuit 206 is also a circuit that generates timing pulses and the like necessary for performing time-division grayscale display.

【0045】また、ここでは図示しないが、画素部20
1には、ソース信号線駆動回路202のラッチ(B)2
02cに接続されたソース信号線、FPCを介して発光
装置の外部の電源に接続された電流供給線、書き込み用
ゲート信号線駆動回路203に接続された書き込み用ゲ
ート信号線(第1のゲート信号線)、消去用ゲート信号
線駆動回路204に接続された消去用ゲート信号線(第
2のゲート信号線)が画素部201に設けられている。
Although not shown here, the pixel section 20
1 is a latch (B) 2 of the source signal line driving circuit 202.
02c, a current supply line connected to a power supply external to the light emitting device via the FPC, and a write gate signal line (first gate signal) connected to the write gate signal line driving circuit 203. Line) and an erasing gate signal line (a second gate signal line) connected to the erasing gate signal line driving circuit 204 are provided in the pixel portion 201.

【0046】なお、ソース信号線と、電流供給線と、書
き込み用ゲート信号線と、消去用ゲート信号線とを備え
た領域が画素205である。つまり、画素部201には
マトリクス状に複数の画素205が配列されることにな
る。
Note that a region provided with a source signal line, a current supply line, a write gate signal line, and an erase gate signal line is the pixel 205. That is, a plurality of pixels 205 are arranged in a matrix in the pixel portion 201.

【0047】本発明は、以上に説明した構成を有する発
光装置において、画素部201に複数の画素205を形
成する際に陽極と接触するように導電膜を形成し、陽極
の膜抵抗を低抵抗化させる方法に関するものである。な
お、図1の領域206には、画素部201が有する複数
の画素205が形成されている。なお、本発明の発光素
子およびこの作製方法について領域206の拡大図であ
る図3及び図4を用いて説明する。
According to the present invention, in a light emitting device having the above-described structure, a conductive film is formed so as to be in contact with an anode when a plurality of pixels 205 are formed in the pixel portion 201, and the film resistance of the anode is reduced. It is related to a method for making it. Note that a plurality of pixels 205 included in the pixel portion 201 are formed in the region 206 in FIG. Note that the light-emitting element of the present invention and a method for manufacturing the light-emitting element will be described with reference to FIGS.

【0048】図3(A)には、領域206の上面図を示
し、図3(B)には、図3(A)をP−P’で切断した
際の断面図を示す。
FIG. 3A is a top view of the region 206, and FIG. 3B is a cross-sectional view of FIG. 3A taken along the line PP ′.

【0049】図3(A)において、複数の画素が形成さ
れており、その最上部には、陰極となる陰極301が形
成されている。点線で示される302は、ソース信号線
であり、ソース信号線駆動回路と接続されている。ま
た、点線で示される303は、電流供給線であり、FP
Cを介して発光装置の外部の電源に接続される。
In FIG. 3A, a plurality of pixels are formed, and a cathode 301 serving as a cathode is formed at the uppermost portion. Reference numeral 302 shown by a dotted line denotes a source signal line, which is connected to the source signal line driving circuit. Reference numeral 303 indicated by a dotted line denotes a current supply line,
It is connected to a power supply external to the light emitting device via C.

【0050】なお、本発明において陰極と配線は同時に
形成することができるため、Al、Ti、W、Al−S
i、の他、Al:Li等の合金といった材料を用いて形
成され、基板300上に形成された電流制御用TFT3
04と電気的に接続される。なお、電流制御用TFT
は、各画素にそれぞれ形成されており、電流供給線から
の電流を発光素子に供給する役割を果たす。なお、ここ
では図示しないが、各画素には、スイッチング用TFT
や消去用TFTも形成されている。
In the present invention, since the cathode and the wiring can be formed simultaneously, Al, Ti, W, Al-S
i, and a current controlling TFT 3 formed on a substrate 300 using a material such as an alloy such as Al: Li.
04 is electrically connected. The current control TFT
Are formed in each pixel, and serve to supply a current from a current supply line to a light emitting element. Although not shown here, each pixel has a switching TFT.
And an erasing TFT are also formed.

【0051】また、陰極301間の隙間を埋めるように
バンク305が形成されている。なお、バンク305
は、絶縁材料からなる層と導電性材料からなる層との積
層構造を有している。
A bank 305 is formed so as to fill a gap between the cathodes 301. The bank 305
Has a laminated structure of a layer made of an insulating material and a layer made of a conductive material.

【0052】バンク305の作製方法としては、陰極ま
で形成された基板上に絶縁材料を0.5〜5μmの膜厚
に成膜し、次に、金属等の導電性材料を10〜300n
m(好ましくは40〜80nm)の膜厚とするのが望ま
しい。
As a method for manufacturing the bank 305, an insulating material is formed to a thickness of 0.5 to 5 μm on a substrate formed up to the cathode, and then a conductive material such as metal is coated for 10 to 300 nm.
m (preferably 40 to 80 nm).

【0053】なお、絶縁材料としては、酸化珪素、窒化
珪素および酸化窒化珪素といった珪素を含む無機材料の
他、アクリル、ポリイミド、ポリアミド、BCB(ベン
ゾシクロブテン)といった有機材料を用いることができ
る。
As the insulating material, besides inorganic materials containing silicon such as silicon oxide, silicon nitride and silicon oxynitride, organic materials such as acrylic, polyimide, polyamide and BCB (benzocyclobutene) can be used.

【0054】なお、絶縁材料の成膜方法としては、無機
材料の場合には、蒸着法、CVD法の他スパッタリング
法が望ましいが、有機材料の場合には、スピンコート法
やインクジェット法などを用いることができる。
As a method of forming the insulating material, in the case of an inorganic material, a vapor deposition method, a CVD method, or a sputtering method is preferable. In the case of an organic material, a spin coating method, an ink jet method, or the like is used. be able to.

【0055】また、導電性材料としては、抵抗率(比抵
抗ともいう)の低い材料を用いる。なお、本明細書にお
いて抵抗率の低い導電性材料としては、シート抵抗値が
0.01〜1Ω/□である材料をいう。具体的には、チ
タン(Ti)、アルミニウム(Al)、タンタル(T
a)、タングステン(W)、クロム(Cr)、銅(C
u)または銀(Ag)等の材料を用いることができる。
なお、導電膜の材料および膜厚は、導電膜の膜抵抗が陽
極309の膜抵抗よりも低抵抗となるように適宜選択し
て用いるとよい。
As the conductive material, a material having low resistivity (also referred to as specific resistance) is used. In this specification, a conductive material having a low resistivity refers to a material having a sheet resistance of 0.01 to 1 Ω / □. Specifically, titanium (Ti), aluminum (Al), tantalum (T
a), tungsten (W), chromium (Cr), copper (C
u) or a material such as silver (Ag) can be used.
Note that the material and the thickness of the conductive film may be appropriately selected and used so that the film resistance of the conductive film is lower than the film resistance of the anode 309.

【0056】なお、導電性材料の成膜方法としては、蒸
着法若しくはスパッタリング法で形成することが望まし
い。
It is preferable that the conductive material is formed by a vapor deposition method or a sputtering method.

【0057】第2の層間絶縁膜306及び導電膜307
を成膜したところで、第2の層間絶縁膜306及び導電
膜307をエッチングすることにより陰極301に対応
する位置に開口部を形成する。
Second interlayer insulating film 306 and conductive film 307
Is formed, an opening is formed at a position corresponding to the cathode 301 by etching the second interlayer insulating film 306 and the conductive film 307.

【0058】なお、ここでのエッチングには、ICPエ
ッチング法やRIE(反応性イオンエッチング)法とい
ったドライエッチング法やウエットエッチング法を用い
ることができる。
The etching here can be a dry etching method such as an ICP etching method or an RIE (reactive ion etching) method or a wet etching method.

【0059】また、エッチングガスとしては、フッ素系
のガスや塩素系のガスの他、Ar、O2、He等のガス
を用い、これらのガスを複数混合し、また、これらの流
量比を調節することによりエッチングを行う。
As an etching gas, a gas such as Ar, O 2 , He or the like is used in addition to a fluorine-based gas or a chlorine-based gas, and a plurality of these gases are mixed. Then, etching is performed.

【0060】そして、開口部を形成するエッチング後に
残された第2の絶縁膜306及び導電膜307を本明細
書中では、バンク305と呼ぶことにする。
Then, the second insulating film 306 and the conductive film 307 left after the etching for forming the opening are referred to as a bank 305 in this specification.

【0061】次に、図4(A)および図4(B)で示す
ように陰極301上に有機化合物層308(308R、
308G、308B)を形成する。ここでは、3種類の
発光を示す有機化合物層が紙面に向かって縦方向にそれ
ぞれ形成される様子を示している。なお、図4(B)
は、図4(A)をP−P’で切断した際の断面図であ
る。
Next, as shown in FIGS. 4A and 4B, an organic compound layer 308 (308R,
308G, 308B) are formed. Here, an aspect is shown in which three types of organic compound layers that emit light are formed in the vertical direction toward the paper surface. FIG. 4B
FIG. 4 is a cross-sectional view taken along a line PP ′ in FIG.

【0062】これらの有機化合物層は、電子輸送性の有
機化合物、ブロッキング性の有機化合物、発光性の有機
化合物、ホスト材料、正孔輸送性の有機化合物および正
孔注入性の有機化合物といった公知の有機化合物を自由
に組み合わせて用いることができる。
These organic compound layers are formed of known organic compounds such as an organic compound having an electron transporting property, an organic compound having a blocking property, an organic compound having a light emitting property, a host material, an organic compound having a hole transporting property and an organic compound having a hole injecting property. Organic compounds can be freely combined and used.

【0063】なお、ここでは、3種類の発光を示す有機
化合物層が紙面に向かって縦方向にそれぞれ形成される
場合について示したが、本発明はこれに限られることは
なく、縦方向に異なる有機化合物層を形成することも可
能である。
Here, the case where the organic compound layers showing three kinds of light emission are formed in the vertical direction toward the paper surface is shown. However, the present invention is not limited to this, and differs in the vertical direction. It is also possible to form an organic compound layer.

【0064】また、有機化合物層308の形成方法とし
ては、蒸着法、インクジェット法、および印刷法等を用
いることができる。
As a method for forming the organic compound layer 308, a vapor deposition method, an ink jet method, a printing method, or the like can be used.

【0065】有機化合物層308を形成した基板上に発
光素子の陽極309を形成する。なお、この時の断面図
を図4(C)に示す。
An anode 309 of a light emitting element is formed on a substrate on which an organic compound layer 308 is formed. A cross-sectional view at this time is shown in FIG.

【0066】陽極309として、透明導電膜を80〜1
20nmの膜厚で成膜する。例えば、酸化インジウム・ス
ズ(ITO)膜や酸化インジウムに2〜20[%]の酸化
亜鉛(ZnO)を混合した透明導電膜などを用いること
ができる。また、成膜方法としては、蒸着法やスパッタ
リング法の他イオンプレーティング法により成膜するこ
とが可能であるが、有機化合物層を形成した後で陽極を
形成することから、蒸着法もしくはイオンプレーティン
グ法を用いるのが望ましい。
As the anode 309, a transparent conductive film of 80 to 1
The film is formed with a thickness of 20 nm. For example, an indium tin oxide (ITO) film or a transparent conductive film in which indium oxide is mixed with 2 to 20% of zinc oxide (ZnO) can be used. In addition, as a film forming method, a film can be formed by an ion plating method in addition to a vapor deposition method or a sputtering method. However, since an anode is formed after an organic compound layer is formed, a vapor deposition method or an ion plating method is used. It is desirable to use the marking method.

【0067】[0067]

【実施例】〔実施例1〕本実施例では、同一基板上に画
素部と、画素部の周辺に設ける駆動回路のTFT(nチ
ャネル型TFT及びpチャネル型TFT)を同時に作製
し、さらに、画素部にはTFTと電気的に接続された発
光素子を形成して、素子基板を作製する方法について図
5〜図8を用いて説明する。
[Embodiment 1] In this embodiment, a pixel portion and a driving circuit TFT (an n-channel TFT and a p-channel TFT) provided around the pixel portion are simultaneously formed on the same substrate. A method for forming a light-emitting element electrically connected to a TFT in a pixel portion and manufacturing an element substrate will be described with reference to FIGS.

【0068】まず、本実施例ではコーニング社の#70
59ガラスや#1737ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板600を用いる。なお、基板
600としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
First, in this embodiment, Corning # 70
A substrate 600 made of glass such as barium borosilicate glass represented by 59 glass or # 1737 glass, or aluminoborosilicate glass is used. Note that the substrate 600 is not limited as long as it is a light-transmitting substrate, and a quartz substrate may be used. Further, a plastic substrate having heat resistance enough to withstand the processing temperature of this embodiment may be used.

【0069】次いで、基板600上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜601を形成する。本実施例では下地膜601として
2層構造を用いるが、前記絶縁膜の単層膜または2層以
上積層させた構造を用いても良い。下地膜601の一層
目としては、プラズマCVD法を用い、SiH4、N
3、及びN2Oを反応ガスとして成膜される酸化窒化珪
素膜601aを10〜200nm(好ましくは50〜10
0nm)形成する。
Next, a base film 601 made of an insulating film such as a silicon oxide film, a silicon nitride film or a silicon oxynitride film is formed on the substrate 600. Although a two-layer structure is used as the base film 601 in this embodiment, a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. As the first layer of the base film 601, a plasma CVD method is used, and SiH 4 , N
A silicon oxynitride film 601a formed by using H 3 and N 2 O as a reaction gas is formed to a thickness of 10 to 200 nm (preferably 50 to 10 nm).
0 nm).

【0070】本実施例では、膜厚50nmの酸化窒化珪
素膜601a(組成比Si=32%、O=27%、N=
24%、H=17%)を形成した。次いで、下地膜60
1のニ層目としては、プラズマCVD法を用い、SiH
4、及びN2Oを反応ガスとして成膜される酸化窒化珪素
膜301bを50〜200nm(好ましくは100〜1
50nm)の厚さに積層形成する。本実施例では、膜厚1
00nmの酸化窒化珪素膜301b(組成比Si=32
%、O=59%、N=7%、H=2%)を形成する。
In this embodiment, a 50 nm-thick silicon oxynitride film 601a (composition ratio: Si = 32%, O = 27%, N =
24%, H = 17%). Next, the base film 60
As the first second layer, a plasma CVD
4 and a silicon oxynitride film 301b formed using N 2 O as a reaction gas to a thickness of 50 to 200 nm (preferably 100 to 1 nm).
(50 nm). In this embodiment, the film thickness 1
00 nm silicon oxynitride film 301b (composition ratio Si = 32
%, O = 59%, N = 7%, H = 2%).

【0071】次いで、下地膜上に半導体層602〜60
5を形成する。半導体層602〜605は、非晶質構造
を有する半導体膜を公知の手段(スパッタ法、LPCV
D法、またはプラズマCVD法等)により成膜した後、
公知の結晶化処理(レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等)を行っ
て得られた結晶質半導体膜を所望の形状にパターニング
して形成する。この半導体層602〜605の厚さは2
5〜80nm(好ましくは30〜60nm)の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くは珪素(シリコン)またはシリコンゲルマニウム(S
XGe1-X(X=0.0001〜0.02))合金など
で形成すると良い。
Next, the semiconductor layers 602 to 60 are formed on the underlying film.
5 is formed. The semiconductor layers 602 to 605 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCV
D method or plasma CVD method)
A crystalline semiconductor film obtained by performing a known crystallization treatment (such as a laser crystallization method, a thermal crystallization method, or a thermal crystallization method using a catalyst such as nickel) is patterned and formed into a desired shape. . The thickness of the semiconductor layers 602 to 605 is 2
It is formed with a thickness of 5 to 80 nm (preferably 30 to 60 nm). The material of the crystalline semiconductor film is not limited, but is preferably silicon (silicon) or silicon germanium (S
i X Ge 1-X (X = 0.0001~0.02)) may be formed such as an alloy.

【0072】本実施例では、プラズマCVD法を用い、
55nmの非晶質珪素膜を成膜した後、ニッケルを含む
溶液を非晶質珪素膜上に保持させる。この非晶質珪素膜
に脱水素化(500℃、1時間)を行った後、熱結晶化
(550℃、4時間)を行い、さらに結晶化を改善する
ためのレーザーアニ―ル処理を行って結晶質珪素膜を形
成する。そして、この結晶質珪素膜をフォトリソグラフ
ィ−法によるパターニング処理によって、半導体層60
2〜605を形成する。
In this embodiment, the plasma CVD method is used.
After forming a 55 nm amorphous silicon film, a solution containing nickel is held on the amorphous silicon film. After dehydrogenation (500 ° C., 1 hour) of this amorphous silicon film, thermal crystallization (550 ° C., 4 hours) is performed, and further, a laser annealing process for improving crystallization is performed. To form a crystalline silicon film. The crystalline silicon film is patterned by photolithography to form a semiconductor layer 60.
2 to 605 are formed.

【0073】また、半導体層602〜605を形成する
前、もしくは、形成した後、TFTのしきい値を制御す
るために微量な不純物元素(ボロンまたはリン)のドー
ピングを行ってもよい。
Before or after the formation of the semiconductor layers 602 to 605, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0074】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやYAGレーザー、YVO4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
300Hzとし、レーザーエネルギー密度を100〜4
00mJ/cm2(代表的には200〜300mJ/cm2)とする。
また、YAGレーザーを用いる場合にはその第2高調波
を用いパルス発振周波数30〜300Hzとし、レーザ
ーエネルギー密度を300〜600mJ/cm2(代表的には
350〜500mJ/cm2)とすると良い。そして幅100
〜1000μm、例えば400μmで線状に集光したレ
ーザー光を基板全面に渡って照射し、この時の線状レー
ザー光の重ね合わせ率(オーバーラップ率)を50〜9
0%として行えばよい。
When a crystalline semiconductor film is formed by a laser crystallization method, a pulse oscillation type or continuous emission type excimer laser, a YAG laser, or a YVO 4 laser can be used. In the case of using these lasers, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly condensed by an optical system and irradiated on a semiconductor film. The crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is set to 300 Hz, and the laser energy density is set to 100 to 4.
(Typically 200~300mJ / cm 2) 00mJ / cm2 to.
When a YAG laser is used, it is preferable that the second harmonic is used, the pulse oscillation frequency is 30 to 300 Hz, and the laser energy density is 300 to 600 mJ / cm 2 (typically 350 to 500 mJ / cm 2 ). And width 100
A laser beam condensed linearly at ~ 1000 μm, for example 400 μm, is irradiated over the entire surface of the substrate, and the superposition rate (overlap rate) of the linear laser light at this time is 50-9.
What is necessary is just to set it as 0%.

【0075】次いで、半導体層602〜605を覆うゲ
ート絶縁膜607を形成する。ゲート絶縁膜607はプ
ラズマCVD法またはスパッタ法を用い、厚さを40〜
150nmとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマCVD法により110nmの厚さで酸
化窒化珪素膜(組成比Si=32%、O=59%、N=
7%、H=2%)で形成する。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
Next, a gate insulating film 607 covering the semiconductor layers 602 to 605 is formed. The gate insulating film 607 is formed by a plasma CVD method or a sputtering method and has a thickness of 40 to
The insulating film containing silicon is formed to have a thickness of 150 nm. In this embodiment, a silicon oxynitride film (composition ratio: Si = 32%, O = 59%, N =
7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0076】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Ortho silicat
e)とO2とを混合し、反応圧力40Pa、基板温度300
〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することができ
る。このようにして作製される酸化珪素膜は、その後4
00〜500℃の熱アニールによりゲート絶縁膜として
良好な特性を得ることができる。
When a silicon oxide film is used, TEOS (Tetraethyl Ortho Silica t
e) and O 2 were mixed, the reaction pressure was 40 Pa, and the substrate temperature was 300.
It can be formed by discharging at a high-frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm 2 . The silicon oxide film thus produced is
Good characteristics as a gate insulating film can be obtained by thermal annealing at 00 to 500 ° C.

【0077】次いで、図5(A)に示すように、ゲート
絶縁膜607上に膜厚20〜100nmの第1の導電膜
608と、膜厚100〜400nmの第2の導電膜60
9とを積層形成する。本実施例では、膜厚30nmのT
aN膜からなる第1の導電膜608と、膜厚370nm
のW膜からなる第2の導電膜609を積層形成する。T
aN膜はスパッタ法で形成し、Taのターゲットを用
い、窒素を含む雰囲気内でスパッタする。また、W膜
は、Wのターゲットを用いたスパッタ法で形成する。そ
の他に6フッ化タングステン(WF6)を用いる熱CV
D法で形成することもできる。
Next, as shown in FIG. 5A, a first conductive film 608 having a thickness of 20 to 100 nm and a second conductive film 60 having a thickness of 100 to 400 nm are formed on the gate insulating film 607.
9 are laminated. In this embodiment, a 30 nm-thick T
a first conductive film 608 made of an aN film and a film thickness of 370 nm
A second conductive film 609 made of a W film is formed by lamination. T
The aN film is formed by a sputtering method, and is sputtered using a Ta target in an atmosphere containing nitrogen. The W film is formed by a sputtering method using a W target. Thermal CV using tungsten hexafluoride (WF6)
It can also be formed by Method D.

【0078】いずれにしてもゲート電極として使用する
ためには低抵抗化を図る必要があり、W膜の抵抗率は2
0μΩcm以下にすることが望ましい。W膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、W
膜中に酸素などの不純物元素が多い場合には結晶化が阻
害され高抵抗化する。従って、本実施例では、高純度の
W(純度99.9999%)のターゲットを用いたスパ
ッタ法で、さらに成膜時に気相中からの不純物の混入が
ないように十分配慮してW膜を形成することにより、抵
抗率9〜20μΩcmを実現することができる。
In any case, in order to use the gate electrode as a gate electrode, it is necessary to lower the resistance.
It is desirable to set it to 0 μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains.
When there are many impurity elements such as oxygen in the film, crystallization is hindered and the resistance is increased. Therefore, in this embodiment, the W film is formed by a sputtering method using a high-purity W (purity of 99.9999%) target, and further taking care not to mix impurities from the gas phase during film formation. By forming, a resistivity of 9 to 20 μΩcm can be realized.

【0079】なお、本実施例では、第1の導電膜608
をTaN、第2の導電膜609をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜を用いてもよい。また、Ag、
Pd、Cuからなる合金を用いてもよい。
In this embodiment, the first conductive film 608 is used.
Is TaN and the second conductive film 609 is W. However, the present invention is not particularly limited, and any of Ta, W, Ti, Mo, Al, Cu,
It may be formed of an element selected from Cr and Nd, or an alloy material or a compound material containing the element as a main component.
Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Also, Ag,
An alloy made of Pd and Cu may be used.

【0080】また、第1の導電膜をタンタル(Ta)膜
で形成し、第2の導電膜をW膜とする組み合わせ、第1
の導電膜を窒化チタン(TiN)膜で形成し、第2の導
電膜をW膜とする組み合わせ、第1の導電膜を窒化タン
タル(TaN)膜で形成し、第2の導電膜をAl膜とす
る組み合わせ、第1の導電膜を窒化タンタル(TaN)
膜で形成し、第2の導電膜をCu膜とする組み合わせ、
第1の導電膜をW、Mo、もしくはWとMoからなる膜
で形成し、第2の導電膜をAlとSi、AlとTi、A
lとSc、もしくはAlとNdとからなる膜で形成し、
第3の導電膜をTi、TiN、もしくはTiとTiNか
らなる膜で形成する組み合わせとしてもよい。
The first conductive film is formed of a tantalum (Ta) film, and the second conductive film is formed of a W film.
Is formed by a titanium nitride (TiN) film, the second conductive film is a W film, the first conductive film is formed by a tantalum nitride (TaN) film, and the second conductive film is an Al film. And the first conductive film is made of tantalum nitride (TaN).
A combination of a film and a second conductive film as a Cu film;
The first conductive film is formed of W, Mo or a film made of W and Mo, and the second conductive film is formed of Al and Si, Al and Ti, A
formed of a film comprising l and Sc or Al and Nd;
The third conductive film may be formed of Ti, TiN, or a combination of Ti and TiN.

【0081】次に、図5(B)に示すようにフォトリソ
グラフィ−法を用いてレジストからなるマスク610〜
613を形成し、電極及び配線を形成するための第1の
エッチング処理を行う。第1のエッチング処理では第1
及び第2のエッチング条件で行う。本実施例では第1の
エッチング条件として、ICP(Inductively Coupled
Plasma:誘導結合型プラズマ)エッチング法を用い、エ
ッチング用ガスにCF 4とCl2とO2とを用い、それぞ
れのガス流量比を25/25/10(sccm)とし、
1Paの圧力でコイル型の電極に500WのRF(13.56M
Hz)電力を投入してプラズマを生成してエッチングを行
う。ここでは、松下電器産業(株)製のICPを用いた
ドライエッチング装置(Model E645−□ICP)
を用いる。基板側(試料ステージ)にも150WのRF
(13.56MHz)電力を投入し、実質的に負の自己バイアス
電圧を印加する。
Next, as shown in FIG.
A mask 610 made of a resist using a graphic method
613, and a first for forming electrodes and wiring.
Perform an etching process. In the first etching process, the first
And under the second etching condition. In this embodiment, the first
Etching conditions are ICP (Inductively Coupled).
Plasma: Inductively coupled plasma) etching method
CF for gas for etching FourAnd ClTwoAnd OTwoAnd use
The gas flow ratio is 25/25/10 (sccm),
500W RF (13.56M) on coil type electrode at 1Pa pressure
Hz) Apply power and generate plasma to perform etching.
U. Here, ICP manufactured by Matsushita Electric Industrial Co., Ltd. was used.
Dry etching equipment (Model E645- □ ICP)
Is used. 150W RF on substrate side (sample stage)
(13.56MHz) power on, virtually negative self-bias
Apply voltage.

【0082】この第1のエッチング条件によりW膜をエ
ッチングして第1の導電層の端部をテーパー形状とす
る。第1のエッチング条件でのWに対するエッチング速
度は200.39nm/min、TaNに対するエッチ
ング速度は80.32nm/minであり、TaNに対
するWの選択比は約2.5である。また、この第1のエ
ッチング条件によって、Wのテーパー角は、約26°と
なる。
The W film is etched under the first etching conditions to make the end of the first conductive layer tapered. The etching rate for W under the first etching condition is 200.39 nm / min, the etching rate for TaN is 80.32 nm / min, and the selectivity ratio of W to TaN is about 2.5. Further, the taper angle of W is about 26 ° under the first etching condition.

【0083】この後、図5(B)に示すようにレジスト
からなるマスク610〜613を除去せずに第2のエッ
チング条件に変え、エッチング用ガスにCF4とCl2
を用い、それぞれのガス流量比を30/30(scc
m)とし、1Paの圧力でコイル型の電極に500WのR
F(13.56MHz)電力を投入してプラズマを生成して約3
0秒程度のエッチングを行う。基板側(試料ステージ)
にも20WのRF(13.56MHz)電力を投入し、実質的に
負の自己バイアス電圧を印加する。CF4とCl2を混合
した第2のエッチング条件ではW膜及びTaN膜とも同
程度にエッチングされる。
After that, as shown in FIG. 5B, the second etching condition is changed without removing the masks 610 to 613 made of resist, and CF 4 and Cl 2 are used as etching gases, respectively. Gas flow ratio 30/30 (scc
m) and 500 W of R on the coil-type electrode at a pressure of 1 Pa
F (13.56 MHz) power is applied to generate plasma and about 3
Etching is performed for about 0 seconds. Substrate side (sample stage)
Also, a 20 W RF (13.56 MHz) power is applied to apply a substantially negative self-bias voltage. Under the second etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent.

【0084】第2のエッチング条件でのWに対するエッ
チング速度は58.97nm/min、TaNに対する
エッチング速度は66.43nm/minである。な
お、ゲート絶縁膜上に残渣を残すことなくエッチングす
るためには、10〜20%程度の割合でエッチング時間
を増加させると良い。
The etching rate for W under the second etching condition is 58.97 nm / min, and the etching rate for TaN is 66.43 nm / min. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time is preferably increased by about 10 to 20%.

【0085】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°とすればよい。こうし
て、第1のエッチング処理により第1の導電層と第2の
導電層から成る第1の形状の導電層615〜618(第
1の導電層615a〜618aと第2の導電層615b
〜618b)を形成する。620はゲート絶縁膜であ
り、第1の形状の導電層615〜618で覆われない領
域は20〜50nm程度エッチングされ薄くなった領域が
形成される。
In the first etching process, by making the shape of the mask made of resist suitable,
The ends of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion may be 15 to 45 degrees. In this manner, the first shape conductive layers 615 to 618 (the first conductive layers 615 a to 618 a and the second conductive layer 615 b) including the first conductive layer and the second conductive layer are formed by the first etching process.
To 618b). Reference numeral 620 denotes a gate insulating film, and a region which is not covered with the first shape conductive layers 615 to 618 is etched by about 20 to 50 nm to form a thinned region.

【0086】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、半導体層にn型を付
与する不純物元素を添加する。(図5(B))ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を1×1013
〜5×1015atoms/cm2とし、加速電圧を60〜100
keVとして行う。本実施例ではドーズ量を1.5×1
15atoms/cm2とし、加速電圧を80keVとして行
う。
Then, a first doping process is performed without removing the resist mask to add an n-type impurity element to the semiconductor layer. (FIG. 5B) The doping treatment may be performed by an ion doping method or an ion implantation method. The condition of the ion doping method is that the dose is 1 × 10 13
Up to 5 × 10 15 atoms / cm 2 and an acceleration voltage of 60 to 100
Performed as keV. In this embodiment, the dose is 1.5 × 1
This is performed at 0 15 atoms / cm 2 and an acceleration voltage of 80 keV.

【0087】n型を付与する不純物元素として15族に
属する元素、典型的にはリン(P)または砒素(As)
を用いるが、ここではリン(P)を用いる。この場合、
導電層615〜618がn型を付与する不純物元素に対
するマスクとなり、自己整合的に高濃度不純物領域62
1〜624が形成される。高濃度不純物領域621〜6
24には1×1020〜1×1021atoms/cm3の濃度範囲
でn型を付与する不純物元素を添加する。
An element belonging to Group 15 as an impurity element imparting n-type, typically, phosphorus (P) or arsenic (As)
Here, phosphorus (P) is used. in this case,
The conductive layers 615 to 618 serve as a mask for the impurity element imparting n-type, and are self-aligned with the high concentration impurity region 62.
1 to 624 are formed. High concentration impurity regions 621-6
24 is doped with an impurity element imparting n-type in a concentration range of 1 × 10 20 to 1 × 10 21 atoms / cm 3 .

【0088】次いで、図5(C)に示すようにレジスト
からなるマスクを除去せずに第2のエッチング処理を行
う。第2のエッチング処理では第3及び第4のエッチン
グ条件で行う。ここでは、第3のエッチング条件とし
て、エッチング用ガスにCF4とCl2とを用い、それぞ
れのガス流量比を30/30(sccm)とし、1Paの
圧力でコイル型の電極に500WのRF(13.56MHz)電
力を投入してプラズマを生成して約60秒程度のエッチ
ングを行う。基板側(試料ステージ)にも20WのRF
(13.56MHz)電力を投入し、実質的に負の自己バイアス
電圧を印加する。CF4とCl2を混合した第3のエッチ
ング条件ではW膜及びTaN膜とも同程度にエッチング
される。
Next, as shown in FIG. 5C, a second etching process is performed without removing the resist mask. The second etching process is performed under the third and fourth etching conditions. Here, as a third etching condition, CF 4 and Cl 2 are used as etching gases, the respective gas flow ratios are 30/30 (sccm), and 500 W of RF ( (13.56 MHz) Power is supplied to generate plasma, and etching is performed for about 60 seconds. 20W RF on substrate side (sample stage)
(13.56 MHz) Power is applied and a substantially negative self-bias voltage is applied. Under the third etching condition in which CF 4 and Cl 2 are mixed, the W film and the TaN film are etched to the same extent.

【0089】第3のエッチング条件でのWに対するエッ
チング速度は58.97nm/min、TaNに対する
エッチング速度は66.43nm/minである。な
お、ゲート絶縁膜上に残渣を残すことなくエッチングす
るためには、10〜20%程度の割合でエッチング時間
を増加させると良い。
The etching rate for W under the third etching condition is 58.97 nm / min, and the etching rate for TaN is 66.43 nm / min. Note that in order to perform etching without leaving a residue on the gate insulating film, the etching time is preferably increased by about 10 to 20%.

【0090】この後、図5(C)に示すようにレジスト
からなるマスク610〜613を除去せずに第4のエッ
チング条件に変え、エッチング用ガスにCF4とCl2
2とを用い、それぞれのガス流量比を20/20/2
0(sccm)とし、1Paの圧力でコイル型の電極に5
00WのRF(13.56MHz)電力を投入してプラズマを生
成して、約20秒程度のエッチングを行う。基板側(試
料ステージ)にも20WのRF(13.56MHz)電力を投入
し、実質的に負の自己バイアス電圧を印加する。
Thereafter, as shown in FIG. 5C, the fourth etching condition was changed without removing the resist masks 610 to 613, and CF 4 , Cl 2 and O 2 were used as etching gases. , Each gas flow ratio is 20/20/2
0 (sccm) and a pressure of 1 Pa, 5
An RF (13.56 MHz) power of 00 W is supplied to generate plasma, and etching is performed for about 20 seconds. A 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage) and a substantially negative self-bias voltage is applied.

【0091】第4のエッチング処理でのTaNに対する
エッチング速度は14.83nm/minである。従っ
て、W膜が選択的にエッチングされる。この第4のエッ
チング処理により第2の導電層626〜629(第1の
導電層626a〜629aと第2の導電層626b〜6
29b)を形成する。
The etching rate for TaN in the fourth etching process is 14.83 nm / min. Therefore, the W film is selectively etched. By the fourth etching process, the second conductive layers 626 to 629 (the first conductive layers 626a to 629a and the second conductive layers 626b to 626b
29b) is formed.

【0092】次いで、図6(A)に示すように第2のド
ーピング処理を行う。ドーピングは第2の導電層626
b〜629bを不純物元素に対するマスクとして用い、
第1の導電層におけるテーパー部下方の半導体層に不純
物元素が添加されるようにドーピングする。本実施例で
は、不純物元素としてP(リン)を用い、ドーズ量1.
5×1014、電流密度0.5μA、加速電圧90keV
にてプラズマドーピングを行う。
Next, a second doping process is performed as shown in FIG. Doping is performed on the second conductive layer 626
b to 629b are used as masks for impurity elements,
The semiconductor layer below the tapered portion in the first conductive layer is doped so that an impurity element is added. In this embodiment, P (phosphorus) is used as the impurity element, and the dose amount is 1.
5 × 10 14 , current density 0.5 μA, acceleration voltage 90 keV
Performs plasma doping.

【0093】こうして、第1の導電層と重なる低濃度不
純物領域631a〜634a、第1の導電層と重ならな
い低濃度不純物領域631b〜634bを自己整合的に
形成する。なお、この低濃度不純物領域631〜634
へ添加されるリン(P)の濃度は、1×1017〜5×1
18atoms/cm3である。また、高濃度不純物領域621
〜624にも不純物元素が添加され、高濃度不純物領域
635〜638を形成する。
Thus, low concentration impurity regions 631a to 634a overlapping with the first conductive layer and low concentration impurity regions 631b to 634b not overlapping with the first conductive layer are formed in a self-aligned manner. The low concentration impurity regions 631 to 634
The concentration of phosphorus (P) added to the solution is 1 × 10 17 to 5 × 1
0 18 atoms / cm 3 . Further, the high concentration impurity region 621
To 624 are also doped with impurity elements to form high concentration impurity regions 635 to 638.

【0094】次いで、図6(B)に示すようにレジスト
(639、640)からなるマスクを形成して第3のド
ーピング処理を行う。この第3のドーピング処理によ
り、pチャネル型TFTの活性層となる半導体層に前記
一導電型(n型)とは逆の導電型(p型)を付与する不
純物元素が添加された不純物領域641、642を形成
する。第1の導電層627a、および第2の導電層62
7bを不純物元素に対するマスクとして用い、p型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。
Next, as shown in FIG. 6B, a mask made of resists (639, 640) is formed, and a third doping process is performed. By the third doping process, the impurity region 641 in which the impurity element imparting the conductivity type (p-type) opposite to the one conductivity type (n-type) is added to the semiconductor layer serving as the active layer of the p-channel TFT. , 642. First conductive layer 627a and second conductive layer 62
7b is used as a mask for the impurity element, and an impurity element imparting p-type is added to form an impurity region in a self-aligned manner.

【0095】本実施例では、不純物領域641、642
はジボラン(B26)を用いたイオンドープ法で形成す
る。第1のドーピング処理及び第2のドーピング処理に
よって、不純物領域641、642にはそれぞれ異なる
濃度でリンが添加されているが、そのいずれの領域にお
いてもp型を付与する不純物元素の濃度が2×1020
2×1021atoms/cm3となるようにドーピング処理する
ことにより、pチャネル型TFTのソース領域およびド
レイン領域として機能するために何ら問題は生じない。
In this embodiment, the impurity regions 641 and 642
Is formed by an ion doping method using diborane (B 2 H 6 ). Phosphorus is added at different concentrations to the impurity regions 641 and 642 by the first doping process and the second doping process, and the concentration of the impurity element imparting p-type is 2 × in each of the regions. 10 20 ~
By performing the doping treatment at 2 × 10 21 atoms / cm 3 , there is no problem because it functions as a source region and a drain region of a p-channel TFT.

【0096】次いで、レジストからなるマスク639、
640を除去して図6(C)に示すように第1の層間絶
縁膜643を形成する。本実施例では、第1の層間絶縁
膜643として、珪素を含む第1の絶縁膜643aと有
機絶縁材料からなる第2の絶縁膜643bとの積層膜を
形成する。
Next, a resist mask 639,
640 is removed to form a first interlayer insulating film 643 as shown in FIG. In this embodiment, as the first interlayer insulating film 643, a stacked film of a first insulating film 643a containing silicon and a second insulating film 643b made of an organic insulating material is formed.

【0097】まず、珪素を含む第1の絶縁膜643aと
しては、プラズマCVD法またはスパッタ法を用い、厚
さを100〜200nmとして珪素を含む絶縁膜で形成
する。本実施例では、プラズマCVD法により膜厚50
nmの酸化窒化珪素膜と膜厚100nmの窒化珪素膜の
積層膜を形成する。勿論、第1の絶縁膜643aは上述
した積層膜に限定されるものでなく、他の珪素を含む絶
縁膜を単層または積層構造として用いても良い。
First, the first insulating film 643a containing silicon is formed with a thickness of 100 to 200 nm by a plasma CVD method or a sputtering method using an insulating film containing silicon. In this embodiment, the film thickness is 50
A stacked film of a silicon oxynitride film with a thickness of 100 nm and a silicon nitride film with a thickness of 100 nm is formed. Needless to say, the first insulating film 643a is not limited to the above-described stacked film, and another insulating film containing silicon may be used as a single layer or a stacked structure.

【0098】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程はファーネスアニール炉を用いる熱アニール法で行
う。熱アニール法としては、酸素濃度が1ppm以下、
好ましくは0.1ppm以下の窒素雰囲気中で400〜
700℃、代表的には500〜550℃で行えばよく、
本実施例では550℃、4時間の熱処理で活性化処理を
行った。なお、熱アニール法の他に、レーザーアニール
法、またはラピッドサーマルアニール法(RTA法)を
適用することができる。
Next, a step of activating the impurity element added to each semiconductor layer is performed. This activation step is performed by a thermal annealing method using a furnace annealing furnace. As a thermal annealing method, the oxygen concentration is 1 ppm or less,
Preferably in a nitrogen atmosphere of 0.1 ppm or less 400 ~
700 ° C., typically at 500-550 ° C.
In this embodiment, the activation treatment is performed by heat treatment at 550 ° C. for 4 hours. Note that, other than the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.

【0099】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域(635、637、638)
にゲッタリングされ、主にチャネル形成領域となる半導
体層中のニッケル濃度が低減される。このようにして作
製したチャネル形成領域を有するTFTはオフ電流値が
下がり、結晶性が良いことから高い電界効果移動度が得
られ、良好な特性を達成することができる。
In this embodiment, at the same time as the activation treatment, the nickel used as a catalyst during the crystallization is doped with an impurity region (635, 637, 638) containing a high concentration of phosphorus.
And the nickel concentration in the semiconductor layer which mainly becomes a channel formation region is reduced. A TFT having a channel formation region manufactured in this manner has a low off-current value and high crystallinity, so that a high field-effect mobility can be obtained and favorable characteristics can be achieved.

【0100】また、第1の絶縁膜を形成する前に活性化
処理を行っても良い。ただし、用いた配線材料が熱に弱
い場合には、本実施例のように配線等を保護するため層
間絶縁膜(シリコンを主成分とする絶縁膜、例えば窒化
珪素膜)を形成した後で活性化処理を行うことが好まし
い。
The activation treatment may be performed before the formation of the first insulating film. However, when the wiring material used is weak to heat, after forming an interlayer insulating film (an insulating film containing silicon as a main component, for example, a silicon nitride film) for protecting the wiring and the like as in this embodiment, the active material is activated. It is preferable to carry out a chemical treatment.

【0101】その他、活性化処理を行った後でドーピン
グ処理を行い、第1の絶縁膜を形成させても良い。
Alternatively, a doping process may be performed after the activation process to form the first insulating film.

【0102】さらに、3〜100%の水素を含む雰囲気
中で、300〜550℃で1〜12時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約3%の含む窒素雰囲気中で410℃、1時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化(プラズ
マにより励起された水素を用いる)を行っても良い。
Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% of hydrogen to hydrogenate the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for one hour in a nitrogen atmosphere containing about 3% of hydrogen. In this step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the interlayer insulating film. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

【0103】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやYAGレーザー等のレーザー光を照射するこ
とが望ましい。
In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after the hydrogenation.

【0104】次いで、第1の絶縁膜643a上に有機絶
縁材料から成る第2の絶縁膜643bを形成する。本実
施例では膜厚1.0μmのアクリル樹脂膜を形成する。
Next, a second insulating film 643b made of an organic insulating material is formed on the first insulating film 643a. In this embodiment, an acrylic resin film having a thickness of 1.0 μm is formed.

【0105】第2の絶縁膜643bとしては、有機絶縁
材料としては、ポリイミド、ポリアミド、BCB(ベン
ゾシクロブテン)などの有機樹脂を用いることができ
る。
As the organic insulating material for the second insulating film 643b, an organic resin such as polyimide, polyamide, or BCB (benzocyclobutene) can be used.

【0106】以上により、第1の絶縁膜と第2の絶縁膜
からなる第1の層間絶縁膜を形成することができる。
As described above, a first interlayer insulating film including the first insulating film and the second insulating film can be formed.

【0107】次いで、各不純物領域635、636、6
37、638に達するコンタクトホールを形成するため
のパターニングを行う。
Next, each of the impurity regions 635, 636, 6
Patterning for forming contact holes reaching 37 and 638 is performed.

【0108】本実施例では、第1の絶縁膜としてプラズ
マCVD法により珪素を含む絶縁膜を形成し、第2の絶
縁膜としてアクリルからなる絶縁膜を形成していること
から、コンタクトホールの形成には、ドライエッチング
またはウエットエッチングを用いることができるが、本
実施例では、RIE装置を用いた、ドライエッチングを
行う。
In this embodiment, since an insulating film containing silicon is formed as the first insulating film by the plasma CVD method and an insulating film made of acrylic is formed as the second insulating film, a contact hole is formed. For this, dry etching or wet etching can be used, but in this embodiment, dry etching using an RIE apparatus is performed.

【0109】はじめに、第2の絶縁膜のエッチングを行
う。この時、エッチングガス用にCF4とO2とHeとを
用い、それぞれのガス流量比を5/95/40(scc
m)とし、66.5Paの圧力で電極に500WのRF
電力を投入する。
First, the second insulating film is etched. At this time, CF 4 , O 2, and He are used for the etching gas, and the respective gas flow ratios are 5/95/40 (scc).
m) and 500 W RF at the electrode at a pressure of 66.5 Pa
Turn on the power.

【0110】次に第1の絶縁膜のエッチングを行う。こ
の時には、第1の絶縁膜の時と同様のエッチングガスを
用い、それぞれのガスの流量比を60/40/35(s
ccm)に変えて、66.5Paの圧力で電極に400
WのRF電力を投入することによりエッチングを行う。
Next, the first insulating film is etched. At this time, the same etching gas as that for the first insulating film was used, and the flow ratio of each gas was set to 60/40/35 (s).
ccm), and the pressure of 66.5 Pa
Etching is performed by supplying RF power of W.

【0111】そして、各高濃度不純物領域635、63
6、637、638とそれぞれ電気的に接続する配線6
40〜646と陰極649を形成する。本実施例では、
Alを用い、500nmの膜厚に成膜した後、これをパ
ターニングして形成するが、TiやAl:Siの他、A
l:Liなどの合金、またはこれらの積層膜を導電膜と
して用いても良い。
Then, each high-concentration impurity region 635, 63
6, 637, 638 and wiring 6 electrically connected to each other
40 to 646 and a cathode 649 are formed. In this embodiment,
After forming a film with a thickness of 500 nm using Al, this is patterned and formed. In addition to Ti and Al: Si,
l: An alloy such as Li or a stacked film of these may be used as the conductive film.

【0112】なお、本実施例では、陰極649を陰極と
して形成することから、高濃度不純物領域638との配
線を兼ねて形成される。しかし、本発明は、これに限ら
れることはなく、配線と陰極を異なる材料で別々に形成
しても良い。
In this embodiment, since the cathode 649 is formed as a cathode, the cathode 649 is formed also as a wiring to the high-concentration impurity region 638. However, the present invention is not limited to this, and the wiring and the cathode may be separately formed of different materials.

【0113】次に、図7(B)に示すように、第2の層
間絶縁膜650を1μmの厚さに成膜し、さらに導電性
の材料からなる導電膜651を10〜10nm(好まし
くは10〜50nm)の厚さに成膜する。
Next, as shown in FIG. 7B, a second interlayer insulating film 650 is formed to a thickness of 1 μm, and a conductive film 651 made of a conductive material is further formed to a thickness of 10 to 10 nm (preferably, 10 to 10 nm). (10 to 50 nm).

【0114】なお、本実施例においては、第2の層間絶
縁膜として酸化珪素からなる膜を用いているが、場合に
よっては、窒化珪素および酸化窒化珪素といった珪素を
含む絶縁膜の他、ポリイミド、ポリアミド、アクリル、
BCB(ベンゾシクロブテン)といった有機樹脂膜を用
いることもできる。
In this embodiment, although a film made of silicon oxide is used as the second interlayer insulating film, depending on the case, in addition to an insulating film containing silicon such as silicon nitride and silicon oxynitride, polyimide, Polyamide, acrylic,
An organic resin film such as BCB (benzocyclobutene) can also be used.

【0115】また、導電膜651を形成する材料として
は、抵抗率(比抵抗ともいう)の低い金属材料を用いる
ことが望ましい。なお、本明細書において抵抗率の低い
導電性材料としては、シート抵抗値が0.01〜1Ω/
□である材料をいう。具体的には、チタン(Ti)、ア
ルミニウム(Al)、タンタル(Ta)、タングステン
(W)、クロム(Cr)、銅(Cu)または銀(Ag)
等を用いることが可能であり、蒸着法若しくはスパッタ
リング法で形成することが望ましい。
[0115] As a material for forming the conductive film 651, it is preferable to use a metal material having low resistivity (also referred to as specific resistance). In this specification, a conductive material having a low resistivity has a sheet resistance of 0.01 to 1 Ω /.
The material that is □. Specifically, titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), chromium (Cr), copper (Cu), or silver (Ag)
And the like can be used, and it is preferable that the film be formed by an evaporation method or a sputtering method.

【0116】第2の層間絶縁膜650及び導電膜651
を成膜したところで、第3のエッチング処理を行うこと
により陰極649に対応する位置に開口部を形成して、
第2の層間絶縁膜652a及び導電膜652bからなる
バンク652を形成する(図8(A))。
Second interlayer insulating film 650 and conductive film 651
Is formed, an opening is formed at a position corresponding to the cathode 649 by performing a third etching process.
A bank 652 including the second interlayer insulating film 652a and the conductive film 652b is formed (FIG. 8A).

【0117】はじめにフォトリソグラフィ−法を用いて
レジストからなるマスクを形成し、バンクを形成するた
めの第3のエッチング処理を行う。第3のエッチング処
理においてもICPエッチング法を用い、第5及び第6
のエッチング条件で行う。
First, a mask made of a resist is formed by photolithography, and a third etching process for forming a bank is performed. Also in the third etching process, the fifth and sixth ICP etching methods are used.
The etching conditions are as follows.

【0118】本実施例では第5のエッチング条件とし
て、エッチング用ガスにCl2とBCl3とを用い、それ
ぞれのガス流量比を40/40(sccm)とし、1.
2Paの圧力でコイル型の電極に450WのRF(13.56M
Hz)電力を投入してプラズマを生成してエッチングを行
い、基板側(試料ステージ)にも100WのRF(13.5
6MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加する。
In the present embodiment, as the fifth etching condition, Cl 2 and BCl 3 are used as the etching gas, and the respective gas flow ratios are 40/40 (sccm).
RF of 450W (13.56M) is applied to the coil type electrode at a pressure of 2Pa.
Hz) power is applied to generate plasma to perform etching, and the substrate side (sample stage) also has a 100 W RF (13.5
6MHz) Power is applied and a substantially negative self-bias voltage is applied.

【0119】この第5のエッチング条件により導電膜で
あるAl膜の一部をエッチングすることができる。
Under the fifth etching condition, a part of the Al film as the conductive film can be etched.

【0120】この後、第6のエッチング条件に変え、エ
ッチング用ガスにCHF3とArとを用い、それぞれの
ガス流量比を30/30(sccm)とし、1Paの圧力
でコイル型の電極に500WのRF(13.56MHz)電力を
投入してプラズマを生成して約30秒程度のエッチング
を行う。基板側(試料ステージ)にも20WのRF(1
3.56MHz)電力を投入し、実質的に負の自己バイアス電
圧を印加する。これにより第2の層間絶縁膜の一部がエ
ッチングされる。
Thereafter, the sixth etching condition was changed, CHF 3 and Ar were used as etching gases, the respective gas flow rates were set to 30/30 (sccm), and 500 W was applied to the coil-type electrode at a pressure of 1 Pa. RF (13.56 MHz) power is applied to generate plasma and perform etching for about 30 seconds. 20W RF (1) on the substrate side (sample stage)
3.56MHz) Power is applied and a substantially negative self-bias voltage is applied. Thereby, a part of the second interlayer insulating film is etched.

【0121】以上により、図8(A)に示すように第2
の層間絶縁膜652a及び導電膜652bからなるバン
ク652が形成される。
As described above, as shown in FIG.
Of the interlayer insulating film 652a and the conductive film 652b are formed.

【0122】次に、図8(B)で示すように陰極649
上に有機化合物層654を蒸着法により形成する。ここ
では、本実施例において赤、緑、青の3種類の発光を示
す有機化合物により形成される有機化合物層のうちの一
種類が形成される様子を示すが、3種類の有機化合物層
を形成する有機化合物の組み合わせについて、以下に詳
細に説明する。
Next, as shown in FIG.
An organic compound layer 654 is formed thereover by an evaporation method. Here, it is shown that one kind of the organic compound layer formed by the organic compound which emits three kinds of light of red, green and blue is formed in this embodiment. The combination of the organic compounds will be described in detail below.

【0123】はじめに、赤色発光を示す有機化合物層を
形成する。本実施例における赤色発光の有機化合物層
は、電子輸送性の有機化合物、ブロッキング性の有機化
合物、発光性の有機化合物、ホスト材料、正孔輸送性の
有機化合物および正孔注入性の有機化合物から形成され
る。
First, an organic compound layer that emits red light is formed. The red-emitting organic compound layer in this example is formed of an organic compound having an electron transporting property, an organic compound having a blocking property, an organic compound having a light emitting property, a host material, an organic compound having a hole transporting property and an organic compound having a hole injecting property. It is formed.

【0124】具体的には、電子輸送性の有機化合物であ
る、トリス(8−キノリノラト)アルミニウム(以下、
Alq3と示す)を25nmの膜厚に成膜し、ブロッキ
ング性の有機化合物である、バソキュプロイン(以下、
BCPと示す)を8nmの膜厚に成膜し、発光性の有機
化合物である、2,3,7,8,12,13,17,1
8−オクタエチル−21H、23H−ポルフィリン−白
金(以下、PtOEPと示す)をホストとなる有機化合
物(以下、ホスト材料という)である4,4’−ジカル
バゾール−ビフェニル(以下、CBPと示す)と共に共
蒸着させて25〜40nmの膜厚に成膜し、正孔輸送性
の有機化合物である、4,4'−ビス[N−(1−ナフ
チル)−N−フェニル−アミノ]−ビフェニル(以下、
α−NPDと示す)を40nmの膜厚に成膜し、正孔注
入性の有機化合物である、銅フタロシアニン(以下、C
u−Pcと示す)を15nmの膜厚に成膜することによ
り赤色発光の有機化合物層を形成することができる。
Specifically, tris (8-quinolinolato) aluminum (hereinafter, referred to as an organic compound having an electron transporting property)
Alq 3 is formed to a thickness of 25 nm, and bathocuproin (hereinafter, referred to as an organic compound having blocking properties) is formed.
BCP) is formed to a thickness of 8 nm, and 2,3,7,8,12,13,17,1
8-octaethyl-21H, 23H-porphyrin-platinum (hereinafter, referred to as PtOEP) together with 4,4'-dicarbazole-biphenyl (hereinafter, referred to as CBP) which is an organic compound (hereinafter, referred to as a host material) serving as a host A film having a thickness of 25 to 40 nm is formed by co-evaporation, and 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (hereinafter referred to as an organic compound having a hole transporting property) is used. ,
α-NPD) is formed into a film having a thickness of 40 nm, and copper phthalocyanine (hereinafter referred to as C), which is an organic compound capable of injecting holes, is formed.
(shown as u-Pc) to a thickness of 15 nm, whereby a red-emitting organic compound layer can be formed.

【0125】なお、ここでは赤色発光の有機化合物層と
して、6種類の機能の異なる有機化合物を用いて形成す
る場合について説明したが、本発明はこれに限られるこ
とはなく、赤色発光を示す有機化合物として公知の材料
を用いることができる。
Here, the case where the organic compound layer emitting red light is formed using six kinds of organic compounds having different functions has been described. However, the present invention is not limited to this, and the organic compound layer emitting red light can be used. Known materials can be used as the compound.

【0126】次に、緑色発光を示す有機化合物層を形成
する。本実施例における緑色発光の有機化合物層は、電
子輸送性の有機化合物、ブロッキング性の有機化合物、
発光性の有機化合物、ホスト材料、正孔輸送性の有機化
合物および正孔注入性の有機化合物から形成される。
Next, an organic compound layer which emits green light is formed. The organic compound layer emitting green light in this embodiment is an organic compound having an electron transporting property, an organic compound having a blocking property,
It is formed from a light-emitting organic compound, a host material, a hole-transporting organic compound, and a hole-injecting organic compound.

【0127】具体的には、電子輸送性の有機化合物であ
る、Alq3を40nmの膜厚で成膜し、ブロッキング
性の有機化合物である、BCPを10nmの膜厚で成膜
し、正孔輸送性のホスト材料としてCBPを用い、発光
性の有機化合物であるトリス(2−フェニルピリジン)
イリジウム(Ir(ppy)3)と共に共蒸着すること
により5〜40nmの膜厚で成膜し、正孔輸送性の有機
化合物である、α−NPDを10nmの膜厚で成膜し、
正孔輸送性の有機化合物である、MTDATAを20n
mの膜厚で成膜し、正孔注入性の有機化合物である、C
u−Pcを10nmの膜厚で成膜することにより緑色発
光の有機化合物を形成することができる。
More specifically, an electron-transporting organic compound, Alq 3 , is formed to a thickness of 40 nm, and a blocking organic compound, BCP, is formed to a thickness of 10 nm. Tris (2-phenylpyridine) which is a luminescent organic compound using CBP as a transporting host material
A film is formed in a thickness of 5 to 40 nm by co-evaporation with iridium (Ir (ppy) 3 ), and a film of α-NPD, which is an organic compound having a hole transporting property, is formed in a thickness of 10 nm.
MTDATA which is an organic compound having a hole transporting property
m, and a hole-injecting organic compound, C
A green light-emitting organic compound can be formed by forming u-Pc to a thickness of 10 nm.

【0128】なお、ここでは緑色発光の有機化合物層と
して、7種類の機能の異なる有機化合物を用いて形成す
る場合について説明したが、本発明はこれに限られるこ
とはなく、緑色発光を示す有機化合物として公知の材料
を用いることができる。
Here, the case where the organic compound layer emitting green light is formed using seven kinds of organic compounds having different functions has been described. However, the present invention is not limited to this. Known materials can be used as the compound.

【0129】次に、青色発光を示す有機化合物層を形成
する。本実施例における青色発光の有機化合物層は、電
子輸送性の有機化合物、ブロッキング性の有機化合物、
発光性の有機化合物、および正孔注入性の有機化合物か
ら形成される。
Next, an organic compound layer which emits blue light is formed. The organic compound layer emitting blue light in this example is an organic compound having an electron transporting property, an organic compound having a blocking property,
It is formed from a light-emitting organic compound and a hole-injecting organic compound.

【0130】具体的には、電子輸送性の有機化合物であ
る、Alq3を40nmの膜厚で成膜し、ブロッキング
性の有機化合物である、BCPを10nmの膜厚に成膜
し、発光性の有機化合物である、α−NPDを40nm
の膜厚で成膜し、正孔注入性の有機化合物である、Cu
−Pcを20nmの膜厚に成膜することにより青色発光
の有機化合物層を形成することができる。
Specifically, an electron transporting organic compound, Alq 3, was formed to a thickness of 40 nm, and a blocking organic compound, BCP, was formed to a thickness of 10 nm. Α-NPD which is an organic compound of 40 nm
Is a hole injecting organic compound, Cu
By forming -Pc to a thickness of 20 nm, an organic compound layer emitting blue light can be formed.

【0131】なお、ここでは青色発光の有機化合物層と
して、4種類の機能の異なる有機化合物を用いて形成す
る場合について説明したが、本発明はこれに限られるこ
とはなく、青色発光を示す有機化合物として公知の材料
を用いることができる。
Although the case where the organic compound layer emitting blue light is formed using four kinds of organic compounds having different functions has been described above, the present invention is not limited to this, and the organic compound layer emitting blue light can be used. Known materials can be used as the compound.

【0132】以上に示した有機化合物を陰極上に形成す
ることにより画素部において、赤色発光、緑色発光及び
青色発光を示す有機化合物層を形成することができる。
By forming the organic compound described above on the cathode, an organic compound layer which emits red, green and blue light can be formed in the pixel portion.

【0133】次に、有機化合物層654及びバンク65
2を覆って、透明導電膜からなる陽極655を形成す
る。本実施例では、透明電極として酸化インジウム・ス
ズ(ITO)膜や酸化インジウムに2〜20[%]の酸化
亜鉛(ZnO)を混合した透明導電膜を80〜120n
mの膜厚に成膜して用いる。なお、本実施例では発光素
子の陽極655として透明性の導電膜であれば、公知の
他の材料を用いることができる。
Next, the organic compound layer 654 and the bank 65
2, an anode 655 made of a transparent conductive film is formed. In this embodiment, an indium tin oxide (ITO) film or a transparent conductive film obtained by mixing 2 to 20% of zinc oxide (ZnO) with indium oxide is used as a transparent electrode for 80 to 120 n.
m to be used. In this embodiment, another known material can be used as long as it is a transparent conductive film as the anode 655 of the light emitting element.

【0134】なお、ITO膜は、蒸着法を用いて形成す
ることができる。本実施例では特にイオンプレーティン
グ法を用いて形成する場合について説明する。
Note that the ITO film can be formed by using an evaporation method. In this embodiment, a case in which an ion plating method is used is particularly described.

【0135】イオンプレーティング法は、蒸着法に分類
される気相表面処理技術の1つであり、何らかの方法で
蒸発させた蒸着物質を、高周波プラズマあるいは真空放
電でイオン化または励起させ、蒸着させる基板に負電位
を与えることで該イオンを加速し、基板に付着させる方
法である。
The ion plating method is one of gas phase surface treatment techniques classified as a vapor deposition method. A substrate to be vaporized is ionized or excited by a high-frequency plasma or vacuum discharge to deposit a vapor-deposited substance by any method. Is applied to the substrate by applying a negative potential to the ions to accelerate the ions.

【0136】イオンプレーティング法を用いて陽極を形
成する際の具体的な条件として、0.01〜1Paの不
活性ガス雰囲気下において、基板温度を100〜300
℃に保って蒸着させることが望ましい。そして70%以
上の焼結密度を有する蒸発源としてのITOを用いるこ
とが望ましい。なお、イオンプレーティング法を用いる
際の最適な条件は、実施者が適宜選択することができ
る。
As a specific condition for forming the anode by using the ion plating method, the substrate temperature is set to 100 to 300 in an inert gas atmosphere of 0.01 to 1 Pa.
It is desirable to carry out vapor deposition while keeping the temperature at ° C. It is desirable to use ITO as an evaporation source having a sintering density of 70% or more. The optimum conditions for using the ion plating method can be appropriately selected by a practitioner.

【0137】また高周波プラズマを用いて蒸着物質をイ
オン化または励起することで、より蒸着物質のイオン化
する率または励起する率を高めることができ、なおかつ
イオン化または励起された蒸着物質が高いエネルギー状
態にあるので、速い蒸発速度を有したままで酸素との結
合を十分に行うことができる。このため、高速度で良質
な膜の形成が可能である。
By ionizing or exciting the deposition material using high-frequency plasma, the rate of ionization or excitation of the deposition material can be increased, and the ionized or excited deposition material is in a high energy state. Therefore, it is possible to sufficiently bond with oxygen while maintaining a high evaporation rate. Therefore, a high-quality film can be formed at a high speed.

【0138】なお本実施例の陽極655の形成方法は、
上述したイオンプレーティング法に限定されない。ただ
し、イオンプレーティング法を用いて形成された膜は密
着性が高く、また比較的低い温度でも結晶性の高いIT
O膜を成膜することができるので、ITOの抵抗を低く
することができ、さらに比較的広い面積における均一な
成膜が可能であり、基板の大型化に適しているといえ
る。
The method of forming the anode 655 of this embodiment is as follows.
It is not limited to the ion plating method described above. However, a film formed by using the ion plating method has a high adhesion and has a high crystallinity even at a relatively low temperature.
Since an O film can be formed, the resistance of ITO can be reduced, and a uniform film can be formed over a relatively large area, which is suitable for increasing the size of a substrate.

【0139】こうして図8(B)に示すように、電流制
御用TFT704に電気的に接続された陰極649と、
陰極間の隙間に形成されたバンク652と、バンク65
2及び陰極649上に形成された有機化合物層654
と、有機化合物層654とバンク652上に形成された
陽極からなる発光装置の素子基板を形成することができ
る。なお、本実施例における発光装置の作製工程におい
ては、回路の構成および工程の関係上、ゲート電極を形
成している材料を用いてソース信号線を形成し、ソー
ス、ドレイン電極を形成している配線材料を用いてゲー
ト信号線を形成しているが、それぞれ異なる材料を用い
ることは可能である。
Thus, as shown in FIG. 8B, the cathode 649 electrically connected to the current controlling TFT 704,
A bank 652 formed in the gap between the cathodes;
2 and the organic compound layer 654 formed on the cathode 649
Thus, an element substrate of a light emitting device including the organic compound layer 654 and the anode formed over the bank 652 can be formed. In the manufacturing process of the light emitting device in this embodiment, a source signal line is formed using a material for forming a gate electrode, and a source and a drain electrode are formed due to a relationship between a circuit configuration and a process. Although the gate signal lines are formed using a wiring material, different materials can be used.

【0140】また、nチャネル型TFT701及びpチ
ャネル型TFT702を有する駆動回路705と、スイ
ッチング用TFT703、電流制御用TFT704とを
有する画素部706を同一基板上に形成することができ
る。
Further, a driver circuit 705 having an n-channel TFT 701 and a p-channel TFT 702 and a pixel portion 706 having a switching TFT 703 and a current control TFT 704 can be formed over the same substrate.

【0141】駆動回路705のnチャネル型TFT70
1はチャネル形成領域501、ゲート電極の一部を構成
する第1の導電層626aと重なる低濃度不純物領域6
31(GOLD領域)とソース領域またはドレイン領域
として機能する高濃度不純物領域635を有している。
pチャネル型TFT702にはチャネル形成領域50
2、ソース領域またはドレイン領域として機能する不純
物領域641および642を有している。
The n-channel TFT 70 of the drive circuit 705
Reference numeral 1 denotes a low-concentration impurity region 6 overlapping the channel formation region 501 and the first conductive layer 626a forming a part of the gate electrode.
31 (GOLD region) and a high-concentration impurity region 635 functioning as a source region or a drain region.
The channel formation region 50 is provided in the p-channel TFT 702.
2. It has impurity regions 641 and 642 functioning as a source region or a drain region.

【0142】画素部706のスイッチング用TFT70
3にはチャネル形成領域503、ゲート電極を形成する
第1の導電層628aと重なる低濃度不純物領域633
a(LDD領域)、第1の導電層628aと重ならない
低濃度不純物領域633b(LDD領域)及びソース領
域またはドレイン領域として機能する高濃度不純物領域
637を有している。
The switching TFT 70 of the pixel portion 706
3 includes a channel formation region 503 and a low-concentration impurity region 633 overlapping with the first conductive layer 628a for forming a gate electrode.
a (LDD region), a low-concentration impurity region 633b (LDD region) which does not overlap with the first conductive layer 628a, and a high-concentration impurity region 637 functioning as a source or drain region.

【0143】画素部706の電流制御用TFT704に
はチャネル形成領域504、ゲート電極を形成する第1
の導電層629aと重なる低濃度不純物領域634a
(LDD領域)、第1の導電層628aと重ならない低
濃度不純物領域634b(LDD領域)及びソース領域
またはドレイン領域として機能する高濃度不純物領域6
38を有している。
The current controlling TFT 704 of the pixel portion 706 has a channel forming region 504 and a first forming a gate electrode.
Low-concentration impurity region 634a overlapping conductive layer 629a of FIG.
(LDD region), a low-concentration impurity region 634b (LDD region) which does not overlap with the first conductive layer 628a, and a high-concentration impurity region 6 functioning as a source region or a drain region.
38.

【0144】なお、本実施例では、消去用TFTについ
て図示しないが、電流制御用TFTと同様に形成され、
同様の構造を有している。
In this embodiment, although the erasing TFT is not shown, it is formed in the same manner as the current controlling TFT.
It has a similar structure.

【0145】なお、本実施例において、TFTの駆動電
圧は、1.2〜10Vであり、好ましくは、2.5〜
5.5Vである。
In this embodiment, the driving voltage of the TFT is 1.2 to 10 V, preferably 2.5 to 10 V.
5.5V.

【0146】また、画素部の表示が動作しているとき
(動画表示の場合)には、発光素子が発光している画素
により背景の表示を行い、発光素子が非発光となる画素
により文字表示を行えばよいが、画素部の動画表示があ
る一定期間以上静止している場合(本明細書中では、ス
タンバイ時と呼ぶ)には、電力を節約するために、表示
方法が切り替わる(反転する)ようにしておくと良い。
具体的には、発光素子が発光している画素により文字を
表示し(文字表示ともいう)、発光素子が非発光となる
画素により背景を表示(背景表示ともいう)するように
する。
When the display of the pixel portion is operating (in the case of displaying a moving image), the background display is performed by the pixels emitting the light emitting elements, and the character display is performed by the pixels where the light emitting elements do not emit light. However, in the case where the moving image display of the pixel portion is stationary for a certain period of time or more (referred to as a standby state in this specification), the display method is switched (inverted) to save power. It is good to keep it.
Specifically, characters are displayed by pixels in which the light emitting element emits light (also referred to as character display), and the background is displayed by pixels in which the light emitting element does not emit light (also referred to as background display).

【0147】以上のようにして、基板(素子基板)上に
発光素子が形成された素子基板の上面図を図9に示す。
FIG. 9 is a top view of an element substrate in which light emitting elements are formed on a substrate (element substrate) as described above.

【0148】基板600に、画素部706、ゲート信号
線駆動回路901、ソース信号線駆動回路902、端子
903が形成された状態を示している。端子903と各
駆動回路、画素部に形成されている電流供給線及び陽極
は、引き回し配線904で接続されている。
[0148] A state in which a pixel portion 706, a gate signal line driver circuit 901, a source signal line driver circuit 902, and a terminal 903 are formed on a substrate 600 is shown. The terminal 903 is connected to each drive circuit, a current supply line formed in a pixel portion, and an anode by a lead wiring 904.

【0149】また、必要に応じてCPU、メモリーなど
を形成したICチップがCOG(Chip on Glass)法な
どにより素子基板に実装されていても良い。
Further, an IC chip on which a CPU, a memory, and the like are formed as necessary may be mounted on the element substrate by a COG (Chip on Glass) method or the like.

【0150】なお、発光素子656は、第2の層間絶縁
膜650及び導電膜651からなるバンク652の間に
形成される。まず、陰極649が形成され、その上には
有機化合物層654が形成される。そして、複数の有機
化合物層654及びバンク652上を覆うように、画素
部全体に陽極655が形成される。なお、この時、陽極
655は、導電膜653と接するように形成される。
Note that the light emitting element 656 is formed between the second interlayer insulating film 650 and the bank 652 including the conductive film 651. First, a cathode 649 is formed, and an organic compound layer 654 is formed thereon. Then, an anode 655 is formed over the entire pixel portion so as to cover the plurality of organic compound layers 654 and the banks 652. Note that, at this time, the anode 655 is formed to be in contact with the conductive film 653.

【0151】引き回し配線904はゲート信号線(図示
せず)と同じ層に形成されており、導電膜653とは直
接接触していない。そして引き回し配線904と陽極6
55は、引き回し配線904上に陽極655が重ねて形
成される部分においてコンタクトを取っている。
The wiring 904 is formed in the same layer as the gate signal line (not shown), and is not in direct contact with the conductive film 653. Then, the routing wiring 904 and the anode 6
Reference numeral 55 designates a contact at a portion where the anode 655 is formed on the routing wiring 904 so as to overlap.

【0152】〔実施例2〕次に、図9に示した素子基板
を発光装置として完成させる方法について図10を用い
て説明する。
[Embodiment 2] Next, a method of completing the element substrate shown in FIG. 9 as a light emitting device will be described with reference to FIG.

【0153】図10(A)は、発光装置を示す上面図、
図10(B)は図10(A)をA−A’で切断した断面
図である。点線で示された1001はソース信号線駆動
回路、1002は画素部、1003はゲート信号線駆動
回路である。また、1004はカバー材、1005はシ
ール剤であり、シール剤1005で囲まれた内側は、空
間になっている。
FIG. 10A is a top view showing a light emitting device.
FIG. 10B is a cross-sectional view taken along line AA ′ of FIG. 1001 shown by a dotted line is a source signal line driving circuit, 1002 is a pixel portion, and 1003 is a gate signal line driving circuit. 1004 is a cover material, 1005 is a sealant, and the inside surrounded by the sealant 1005 is a space.

【0154】なお、1008はソース信号線駆動回路1
001及びゲート信号線駆動回路1003に入力される
信号を伝送するための配線であり、外部入力端子となる
FPC(フレキシブルプリントサーキット)1009か
らビデオ信号やクロック信号を受け取る。なお、ここで
はFPCしか図示されていないが、このFPCにはプリ
ント配線基盤(PWB)が取り付けられていても良い。
本明細書における発光装置には、発光装置本体だけでな
く、それにFPCもしくはPWBが取り付けられた状態
をも含むものとする。
Incidentally, reference numeral 1008 denotes a source signal line driving circuit 1
001 and a wiring for transmitting a signal input to the gate signal line driver circuit 1003, and receives a video signal and a clock signal from an FPC (flexible print circuit) 1009 serving as an external input terminal. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC.
The light-emitting device in this specification includes not only the light-emitting device main body but also a state in which an FPC or a PWB is attached thereto.

【0155】次に、断面構造について図10(B)を用
いて説明する。基板1010の上方には画素部100
2、ソース信号線駆動回路1001が形成されており、
画素部1002は電流制御用TFT1011とそのドレ
インに電気的に接続された陰極1012を含む複数の画
素により形成される。また、ソース信号線駆動回路10
01はnチャネル型TFT1013とpチャネル型TF
T1014とを組み合わせたCMOS回路(図8参照)
を用いて形成される。
Next, the sectional structure will be described with reference to FIG. The pixel portion 100 is provided above the substrate 1010.
2, a source signal line driving circuit 1001 is formed;
The pixel portion 1002 is formed by a plurality of pixels including a current control TFT 1011 and a cathode 1012 electrically connected to a drain thereof. Also, the source signal line driving circuit 10
01 is an n-channel TFT 1013 and a p-channel TF
CMOS circuit combined with T1014 (see FIG. 8)
It is formed by using.

【0156】陰極1012は発光素子の陰極として機能
する。また、陰極1012の両端にはバンク1015が
形成され、陰極1012上には有機化合物層1016が
形成される。なお、本発明において、バンク1015
は、絶縁膜1015aと導電膜1015bとの積層によ
り形成されている。さらに、バンク1015と有機化合
物層1016上には発光素子の陽極1017が形成され
る。
The cathode 1012 functions as a cathode of the light emitting element. Banks 1015 are formed at both ends of the cathode 1012, and an organic compound layer 1016 is formed on the cathode 1012. In the present invention, the bank 1015
Is formed by stacking an insulating film 1015a and a conductive film 1015b. Further, an anode 1017 of a light emitting element is formed over the bank 1015 and the organic compound layer 1016.

【0157】陽極1017は全画素に共通の配線として
も機能し、配線1008を経由してFPC1009に電
気的に接続されている。
The anode 1017 also functions as a common wiring for all pixels, and is electrically connected to the FPC 1009 via the wiring 1008.

【0158】また、シール剤1005によりカバー材1
004が貼り合わされている。なお、カバー材1004
と発光素子との間隔を確保するために樹脂膜からなるス
ペーサを設けても良い。そして、シール剤1005の内
側の空間1007には窒素等の不活性気体が充填されて
いる。なお、シール剤1005としてはエポキシ系樹脂
を用いるのが好ましい。また、シール剤1005はでき
るだけ水分や酸素を透過しない材料であることが望まし
い。さらに、空間1007の内部に吸湿効果をもつ物質
や酸化を防止する効果をもつ物質を含有させても良い。
Further, the cover material 1 was
004 is attached. The cover material 1004
A spacer made of a resin film may be provided to secure an interval between the light emitting element and the light emitting element. The space 1007 inside the sealant 1005 is filled with an inert gas such as nitrogen. Note that an epoxy resin is preferably used as the sealant 1005. Further, it is preferable that the sealant 1005 be a material that does not transmit moisture and oxygen as much as possible. Further, a substance having a moisture absorbing effect or a substance having an effect of preventing oxidation may be contained in the space 1007.

【0159】また、本実施例ではカバー材1004を構
成する材料としてガラス基板や石英基板の他、FRP
(Fiberglass-Reinforced Plastics)、PVF(ポリビ
ニルフロライド)、マイラー、ポリエステルまたはアク
リル等からなるプラスチック基板を用いることができ
る。
In this embodiment, as a material for forming the cover member 1004, in addition to a glass substrate and a quartz substrate, FRP
(Fiberglass-Reinforced Plastics), a plastic substrate made of PVF (polyvinyl fluoride), mylar, polyester, acrylic, or the like can be used.

【0160】また、シール剤1005を用いてカバー材
1004を接着した後、さらに側面(露呈面)を覆うよ
うにシール剤で封止することも可能である。
Further, after the cover material 1004 is bonded using the sealant 1005, it is also possible to seal with a sealant so as to further cover the side surface (exposed surface).

【0161】以上のようにして発光素子を空間1007
に封入することにより、発光素子を外部から完全に遮断
することができ、外部から水分や酸素といった有機化合
物層の劣化を促す物質が侵入することを防ぐことができ
る。従って、信頼性の高い発光装置を得ることができ
る。
As described above, the light emitting element is placed in the space 1007.
The light-emitting element can be completely shut off from the outside by encapsulating the organic compound layer, and a substance such as moisture or oxygen, which promotes deterioration of the organic compound layer, can be prevented from entering from the outside. Therefore, a highly reliable light-emitting device can be obtained.

【0162】なお、本実施例の構成は、実施例1のいず
れの構成とも自由に組み合わせて実施することが可能で
ある。
The structure of this embodiment can be implemented by freely combining with any structure of the first embodiment.

【0163】〔実施例3〕ここで画素の詳細な上面構造
を図11(A)に、回路図を図11(B)に示す。図1
1において、基板上に設けられたスイッチング用TFT
1100は図8のスイッチング用(nチャネル型)TF
T701を用いて形成される。従って、構造の説明はス
イッチング用(nチャネル型)TFT701の説明を参
照すれば良い。また、1102で示される配線は、スイ
ッチング用TFT1100のゲート電極1101(11
01a、1101b)を電気的に接続するゲート配線で
ある。
[Embodiment 3] FIG. 11A shows a detailed top structure of a pixel, and FIG. 11B shows a circuit diagram. Figure 1
In 1, the switching TFT provided on the substrate
1100 is a switching (n-channel type) TF shown in FIG.
It is formed using T701. Therefore, for the description of the structure, the description of the switching (n-channel) TFT 701 may be referred to. The wiring denoted by 1102 is a gate electrode 1101 (11
01a and 1101b).

【0164】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。
Although the present embodiment has a double gate structure in which two channel forming regions are formed, a single gate structure in which one channel forming region is formed or a triple gate structure in which three channel forming regions are formed. good.

【0165】また、スイッチング用TFT1100のソ
ースはソース配線1103に接続され、ドレインはドレ
イン配線1104に接続される。また、ドレイン配線1
104は電流制御用TFT1105のゲート電極110
6に電気的に接続される。なお、電流制御用TFT11
05は図8の電流制御用(nチャネル型)TFT704
を用いて形成される。従って、構造の説明は電流制御用
(nチャネル型)TFT704の説明を参照すれば良
い。なお、本実施例ではシングルゲート構造としている
が、ダブルゲート構造もしくはトリプルゲート構造であ
っても良い。
The source of the switching TFT 1100 is connected to the source wiring 1103, and the drain is connected to the drain wiring 1104. Also, the drain wiring 1
104 is a gate electrode 110 of the current controlling TFT 1105
6 is electrically connected. The current controlling TFT 11
05 is a current control (n-channel type) TFT 704 shown in FIG.
It is formed by using. Therefore, for the description of the structure, the description of the current control (n-channel type) TFT 704 may be referred to. Although the present embodiment has a single gate structure, it may have a double gate structure or a triple gate structure.

【0166】また、電流制御用TFT1105のソース
は電流供給線1107に電気的に接続され、ドレインは
ドレイン配線1108に電気的に接続される。また、ド
レイン配線1108は点線で示される陰極1109に電
気的に接続される。
The source of the current control TFT 1105 is electrically connected to the current supply line 1107, and the drain is electrically connected to the drain wiring 1108. Further, the drain wiring 1108 is electrically connected to a cathode 1109 shown by a dotted line.

【0167】また、1110で示される配線は、消去用
TFT1111のゲート電極1112と電気的に接続す
るゲート配線である。なお、消去用TFT1111のソ
ースは、電流供給線1107に電気的に接続され、ドレ
インはドレイン配線1104に電気的に接続される。
The wiring denoted by reference numeral 1110 is a gate wiring electrically connected to the gate electrode 1112 of the erasing TFT 1111. Note that the source of the erasing TFT 1111 is electrically connected to the current supply line 1107, and the drain is electrically connected to the drain wiring 1104.

【0168】なお、消去用TFT1111は図8の電流
制御用(nチャネル型)TFT704と同様にして形成
される。従って、構造の説明は電流制御用(nチャネル
型)TFT704の説明を参照すれば良い。なお、本実
施例ではシングルゲート構造としているが、ダブルゲー
ト構造もしくはトリプルゲート構造であっても良い。
The erasing TFT 1111 is formed in the same manner as the current controlling (n-channel type) TFT 704 in FIG. Therefore, for the description of the structure, the description of the current control (n-channel type) TFT 704 may be referred to. Although the present embodiment has a single gate structure, it may have a double gate structure or a triple gate structure.

【0169】また、1113で示される領域には保持容
量(コンデンサ)が形成される。コンデンサ1113
は、電流供給線1107と電気的に接続された半導体膜
1114、ゲート絶縁膜と同一層の絶縁膜(図示せず)
及びゲート電極1106との間で形成される。また、ゲ
ート電極1106、第1層間絶縁膜と同一の層(図示せ
ず)及び電流供給線1107で形成される容量も保持容
量として用いることが可能である。
A storage capacitor (capacitor) is formed in a region indicated by reference numeral 1113. Capacitor 1113
Is a semiconductor film 1114 electrically connected to the current supply line 1107, and an insulating film (not shown) in the same layer as the gate insulating film
And the gate electrode 1106. In addition, a capacitor formed by the gate electrode 1106, the same layer (not shown) as the first interlayer insulating film, and the current supply line 1107 can be used as a storage capacitor.

【0170】なお、図11(B)の回路図で示す発光素
子1115は、陰極1109と、陰極1109上に形成
される有機化合物層(図示せず)と有機化合物層上に形
成される陽極(図示せず)からなる。本発明において、
陰極1109は、電流制御用TFT1105のソース領
域またはドレイン領域と接続している。
The light emitting element 1115 shown in the circuit diagram of FIG. 11B has a cathode 1109, an organic compound layer (not shown) formed on the cathode 1109, and an anode (not shown) formed on the organic compound layer. (Not shown)). In the present invention,
The cathode 1109 is connected to the source region or the drain region of the current controlling TFT 1105.

【0171】発光素子1115の陽極には対向電位が与
えられている。また電流供給線Vは電源電位が与えられ
ている。そして対向電位と電源電位の電位差は、電源電
位が陰極に与えられたときに発光素子が発光する程度の
電位差に常に保たれている。電源電位と対向電位は、本
発明の発光装置に、外付けのIC等により設けられた電
源によって与えられる。なお対向電位を与える電源を、
本明細書では特に対向電源1116と呼ぶ。
A counter potential is applied to the anode of the light emitting element 1115. The power supply potential is applied to the current supply line V. The potential difference between the counter potential and the power supply potential is always kept at such a level that the light emitting element emits light when the power supply potential is applied to the cathode. The power supply potential and the counter potential are provided to the light emitting device of the present invention by a power supply provided by an external IC or the like. The power supply for giving the opposite potential is
In this specification, it is particularly referred to as a counter power supply 1116.

【0172】なお、本実施例の構成は、実施例1及び実
施例2のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
The structure of this embodiment can be implemented by freely combining with any of the structures of the first and second embodiments.

【0173】〔実施例4〕本実施例では、実施例1で示
したのとは異なる構造の発光素子を作製する方法につい
て図12、図13を用いて説明する。なお、実施例1の
図7(A)における陰極649の作製までは同様の工程
なので省略する。
[Embodiment 4] In this embodiment, a method for manufacturing a light emitting element having a structure different from that shown in Embodiment 1 will be described with reference to FIGS. Note that the steps up to the production of the cathode 649 in FIG.

【0174】図12(A)に示すように、陰極649上
にアクリルからなる第2の層間絶縁膜1201を1μm
の厚さに成膜する。
As shown in FIG. 12A, a second interlayer insulating film 1201 made of acrylic is formed on the cathode 649 by 1 μm.
To a thickness of

【0175】なお、本実施例においては、第2の層間絶
縁膜1201としてアクリルを用いているが、場合によ
っては、ポリイミド、ポリアミド、BCB(ベンゾシク
ロブテン)といった有機樹脂の他、酸化珪素、窒化珪素
および酸化窒化珪素といった珪素を含む無機材料を用い
ることもできる。
In this embodiment, acrylic is used for the second interlayer insulating film 1201. In some cases, in addition to organic resins such as polyimide, polyamide, and BCB (benzocyclobutene), silicon oxide and nitride are used. An inorganic material containing silicon such as silicon and silicon oxynitride can also be used.

【0176】第2の層間絶縁膜1201を成膜したとこ
ろで、これをエッチングすることにより陰極649に対
応する位置に開口部を形成する。
After the second interlayer insulating film 1201 is formed, an opening is formed at a position corresponding to the cathode 649 by etching.

【0177】なお、ここでのエッチングには、ICPエ
ッチング法やRIE(反応性イオンエッチング)法とい
ったドライエッチング法やウエットエッチング法を用い
ることができるが、本実施例では、RIE装置を用い
た、ドライエッチングを行う。
In this case, a dry etching method such as an ICP etching method or a RIE (reactive ion etching) method or a wet etching method can be used for etching, but in this embodiment, an RIE apparatus is used. Perform dry etching.

【0178】エッチングガスとしてCF4とO2とHeと
を用い、それぞれのガス流量比を5/95/40(sc
cm)とし、66.5Paの圧力で電極に500WのR
F電力を投入する。これにより、陰極上に形成された第
2層間絶縁膜をエッチングすることができ、バンク12
03を形成することができる。
Using CF 4 , O 2, and He as the etching gas, the respective gas flow rates were 5/95/40 (sc).
cm) and 500 W of R at the electrode at a pressure of 66.5 Pa.
Apply F power. As a result, the second interlayer insulating film formed on the cathode can be etched, and the bank 12 can be etched.
03 can be formed.

【0179】次に、第2層間絶縁膜の開口部に蒸着法を
用いて、有機化合物層1202形成する。なお、本実施
例では、赤、緑、青の3種類の発光を示す有機化合物に
より形成される有機化合物層を形成することからメタル
マスクを用いて異なる有機化合物層毎に成膜を行う。な
お、図12(B)には、3種類の有機化合物層のうち1
種類が形成される様子を示すが、3種類の有機化合物層
が形成されている。なお、本実施例において形成される
有機化合物層は、実施例1において説明した有機化合物
を用いることができる。
Next, an organic compound layer 1202 is formed in the opening of the second interlayer insulating film by using an evaporation method. Note that in this embodiment, an organic compound layer formed of an organic compound which emits three kinds of light of red, green, and blue is formed, so that a film is formed for each different organic compound layer using a metal mask. FIG. 12B shows one of the three types of organic compound layers.
Although the manner in which the types are formed is shown, three types of organic compound layers are formed. Note that the organic compound layer described in Embodiment 1 can be used for the organic compound layer formed in this embodiment.

【0180】次に、図13(A)に示すように画素部の
第2の層間絶縁膜上及び有機化合物層の一部を覆うよう
に導電膜1204が形成される。
Next, as shown in FIG. 13A, a conductive film 1204 is formed so as to cover the second interlayer insulating film in the pixel portion and a part of the organic compound layer.

【0181】導電膜1204を形成する金属材料として
は、抵抗率(比抵抗ともいう)の低い金属材料を用いる
ことが望ましい。なお、本明細書において抵抗率の低い
導電性材料としては、シート抵抗値が0.01〜1Ω/
□である材料をいう。具体的には、チタン(Ti)、ア
ルミニウム(Al)、タンタル(Ta)、タングステン
(W)、クロム(Cr)、銅(Cu)または銀(Ag)
等を用いることが可能である。
[0181] As a metal material for forming the conductive film 1204, a metal material having low resistivity (also referred to as specific resistance) is preferably used. In this specification, a conductive material having a low resistivity has a sheet resistance of 0.01 to 1 Ω /.
The material that is □. Specifically, titanium (Ti), aluminum (Al), tantalum (Ta), tungsten (W), chromium (Cr), copper (Cu), or silver (Ag)
Etc. can be used.

【0182】また、導電膜1204は、陰極649と有
機化合物層が積層されている部分に形成されることがな
いようにメタルマスクを用いて蒸着法、もしくはスパッ
タリング法で形成することが望ましい。なお、膜厚は3
0〜100nm(好ましくは40〜80nm)とすれば
良い。
It is preferable that the conductive film 1204 be formed by an evaporation method or a sputtering method using a metal mask so as not to be formed in a portion where the cathode 649 and the organic compound layer are stacked. The thickness is 3
The thickness may be 0 to 100 nm (preferably 40 to 80 nm).

【0183】さらに、導電膜1204が形成されたとこ
ろで、蒸着法により陽極1205を形成する。なお、そ
の他の陽極の形成方法としては、イオンプレーティング
法やスパッタリング法を用いることができる。また、陽
極1205としては、透明導電膜を80〜120nmの膜
厚で成膜する。
Further, after the conductive film 1204 is formed, the anode 1205 is formed by an evaporation method. Note that as other methods for forming the anode, an ion plating method or a sputtering method can be used. As the anode 1205, a transparent conductive film is formed with a thickness of 80 to 120 nm.

【0184】なお、本実施例では、陽極1205として
酸化インジウム・スズ(ITO)膜や酸化インジウムに
2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電
膜を用いる。なお、本実施例では発光素子の陽極120
5として透明性の導電膜であれば、公知の他の材料を用
いることができる。
In this embodiment, as the anode 1205, an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% of zinc oxide (ZnO) is mixed with indium oxide is used. In this embodiment, the anode 120 of the light emitting element is used.
Other known materials can be used as long as the conductive film 5 is a transparent conductive film.

【0185】以上のようにして、本発明の発光装置を形
成することができる。なお、本実施例の発光装置は、実
施例2による封止構造とすることができ、実施例3で示
す回路構成で実施することが可能である。
As described above, the light emitting device of the present invention can be formed. Note that the light emitting device of this embodiment can have the sealing structure of Embodiment 2 and can be implemented with the circuit configuration shown in Embodiment 3.

【0186】〔実施例5〕発光素子を用いた発光装置は
自発光型であるため、液晶表示装置に比べ、明るい場所
での視認性に優れ、視野角が広い。従って、様々な電気
器具の表示部に用いることができる。
[Embodiment 5] Since a light emitting device using a light emitting element is a self-luminous type, it has better visibility in a bright place and a wider viewing angle than a liquid crystal display device. Therefore, it can be used for display portions of various electric appliances.

【0187】本発明により作製した発光装置を用いた電
気器具として、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ(ヘッドマウントディスプレイ)、ナ
ビゲーションシステム、音響再生装置(カーオーディ
オ、オーディオコンポ等)、ノート型パーソナルコンピ
ュータ、ゲーム機器、携帯情報端末(モバイルコンピュ
ータ、携帯電話、携帯型ゲーム機または電子書籍等)、
記録媒体を備えた画像再生装置(具体的にはデジタルビ
デオディスク(DVD)等の記録媒体を再生し、その画
像を表示しうる表示装置を備えた装置)などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報
端末は、視野角の広さが重要視されるため、発光素子を
有する発光装置を用いることが好ましい。それら電気器
具の具体例を図14に示す。
Electric appliances using the light emitting device manufactured according to the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproducing device (car audio, audio component, etc.), a notebook type personal computer. Computers, game consoles, personal digital assistants (mobile computers, mobile phones, portable game consoles, electronic books, etc.),
An image reproducing device provided with a recording medium (specifically, a device provided with a display device capable of reproducing a recording medium such as a digital video disk (DVD) and displaying the image) is provided. In particular, in a portable information terminal in which a screen is often viewed from an oblique direction, since a wide viewing angle is regarded as important, it is preferable to use a light emitting device having a light emitting element. FIG. 14 shows specific examples of these electric appliances.

【0188】図14(A)は表示装置であり、筐体20
01、支持台2002、表示部2003、スピーカー部
2004、ビデオ入力端子2005等を含む。本発明に
より作製した発光装置は、表示部2003に用いること
ができる。発光素子を有する発光装置は自発光型である
ためバックライトが必要なく、液晶表示装置よりも薄い
表示部とすることができる。なお、表示装置は、パソコ
ン用、TV放送受信用、広告表示用などの全ての情報表
示用表示装置が含まれる。
FIG. 14A shows a display device,
01, a support base 2002, a display unit 2003, a speaker unit 2004, a video input terminal 2005, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2003. Since a light-emitting device having a light-emitting element is a self-luminous type, it does not require a backlight and can have a thinner display portion than a liquid crystal display device. The display device includes all information display devices for personal computers, TV broadcast reception, advertisement display, and the like.

【0189】図14(B)はデジタルスチルカメラであ
り、本体2101、表示部2102、受像部2103、
操作キー2104、外部接続ポート2105、シャッタ
ー2106等を含む。本発明により作製した発光装置は
表示部2102に用いることができる。
FIG. 14B shows a digital still camera, which includes a main body 2101, a display portion 2102, an image receiving portion 2103,
An operation key 2104, an external connection port 2105, a shutter 2106, and the like are included. The light-emitting device manufactured according to the present invention can be used for the display portion 2102.

【0190】図14(C)はノート型パーソナルコンピ
ュータであり、本体2201、筐体2202、表示部2
203、キーボード2204、外部接続ポート220
5、ポインティングマウス2206等を含む。本発明に
より作製した発光装置は表示部2203に用いることが
できる。
FIG. 14C shows a notebook personal computer, which includes a main body 2201, a housing 2202, and a display section 2.
203, keyboard 2204, external connection port 220
5, including a pointing mouse 2206 and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2203.

【0191】図14(D)はモバイルコンピュータであ
り、本体2301、表示部2302、スイッチ230
3、操作キー2304、赤外線ポート2305等を含
む。本発明により作製した発光装置は表示部2302に
用いることができる。
FIG. 14D shows a mobile computer, which includes a main body 2301, a display portion 2302, and a switch 230.
3, an operation key 2304, an infrared port 2305, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2302.

【0192】図14(E)は記録媒体を備えた携帯型の
画像再生装置(具体的にはDVD再生装置)であり、本
体2401、筐体2402、表示部A2403、表示部
B2404、記録媒体(DVD等)読み込み部240
5、操作キー2406、スピーカー部2407等を含
む。表示部A2403は主として画像情報を表示し、表
示部B2404は主として文字情報を表示するが、本発
明により作製した発光装置はこれら表示部A、B240
3、2404に用いることができる。なお、記録媒体を
備えた画像再生装置には家庭用ゲーム機器なども含まれ
る。
FIG. 14E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, and includes a main body 2401, a housing 2402, a display portion A 2403, a display portion B 2404, a recording medium ( DVD, etc.) reading unit 240
5, operation keys 2406, a speaker unit 2407, and the like. The display portion A2403 mainly displays image information and the display portion B2404 mainly displays character information. The light-emitting device manufactured according to the present invention employs these display portions A and B240.
3, 2404. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0193】図14(F)はゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)であり、本体250
1、表示部2502、アーム部2503を含む。本発明
により作製した発光装置は表示部2502に用いること
ができる。
FIG. 14F shows a goggle-type display (head-mounted display).
1, including a display unit 2502 and an arm unit 2503. The light-emitting device manufactured according to the present invention can be used for the display portion 2502.

【0194】図14G)はビデオカメラであり、本体2
601、表示部2602、筐体2603、外部接続ポー
ト2604、リモコン受信部2605、受像部260
6、バッテリー2607、音声入力部2608、操作キ
ー2609等を含む。本発明により作製した発光装置は
表示部2602に用いることができる。
FIG. 14G) shows a video camera,
Reference numeral 601, display unit 2602, housing 2603, external connection port 2604, remote control receiving unit 2605, image receiving unit 260
6, a battery 2607, a voice input unit 2608, operation keys 2609, and the like. The light-emitting device manufactured according to the present invention can be used for the display portion 2602.

【0195】ここで図14(H)は携帯電話であり、本
体2701、筐体2702、表示部2703、音声入力
部2704、音声出力部2705、操作キー2706、
外部接続ポート2707、アンテナ2708等を含む。
本発明により作製した発光装置は、表示部2703に用
いることができる。なお、表示部2703は黒色の背景
に白色の文字を表示することで携帯電話の消費電力を抑
えることができる。
FIG. 14H shows a mobile phone, which includes a main body 2701, a housing 2702, a display portion 2703, a voice input portion 2704, a voice output portion 2705, operation keys 2706,
An external connection port 2707, an antenna 2708, and the like are included.
The light-emitting device manufactured according to the present invention can be used for the display portion 2703. Note that the display portion 2703 displays white characters on a black background, so that power consumption of the mobile phone can be suppressed.

【0196】なお、将来的に有機材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
If the emission luminance of the organic material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front-type or rear-type projector.

【0197】また、上記電気器具はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
[0197] The above-mentioned electric appliances are available on the Internet or C
Information distributed through an electronic communication line such as an ATV (cable television) is frequently displayed, and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic material is extremely high, the light-emitting device is preferable for displaying moving images.

【0198】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが好ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが好ましい。
In the light emitting device, since the light emitting portion consumes power, it is preferable to display information so that the light emitting portion is reduced as much as possible. Therefore, when a light emitting device is used for a portable information terminal, particularly a display portion mainly for character information such as a mobile phone or a sound reproducing device, the light emitting portion is driven to form character information with a non-light emitting portion as a background. Is preferred.

【0199】以上の様に、本発明により作製された発光
装置の適用範囲は極めて広く、あらゆる分野の電気器具
に用いることが可能である。また、本実施例の電気器具
は実施例1〜実施例4において作製された発光装置をそ
の表示部に用いることができる。
As described above, the application range of the light emitting device manufactured according to the present invention is extremely wide, and it can be used for electric appliances in various fields. Further, in the electric appliance of this embodiment, the light emitting devices manufactured in Embodiments 1 to 4 can be used for the display portion.

【0200】[0200]

【発明の効果】本発明を実施することで、陽極と接する
ように設けられた導電膜により陽極の平均膜抵抗を低く
することが可能となる。これにより陽極における面内電
位分布を均一にすることができ、発光素子の輝度を均一
にすることができるため、より鮮明な画像表示の発光装
置を得ることができる。また、本発明の発光装置を表示
部として用いることにより、視認性の高い電気器具を得
ることができる。
According to the present invention, the average film resistance of the anode can be reduced by the conductive film provided in contact with the anode. Thus, the in-plane potential distribution at the anode can be made uniform, and the luminance of the light-emitting element can be made uniform, so that a light-emitting device that displays clearer images can be obtained. In addition, by using the light-emitting device of the present invention as a display portion, an electric appliance with high visibility can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の発光素子について説明する図。FIG. 1 illustrates a light-emitting element of the present invention.

【図2】 本発明の発光装置の上面ブロック図。FIG. 2 is a top block diagram of the light emitting device of the present invention.

【図3】 本発明の発光装置の画素部を説明する図。FIG. 3 illustrates a pixel portion of a light-emitting device of the present invention.

【図4】 本発明の発光装置画素部を説明する図。FIG. 4 is a diagram illustrating a pixel portion of a light emitting device of the present invention.

【図5】 本発明の発光装置の作製行程を説明する
図。
FIG. 5 illustrates a manufacturing process of a light-emitting device of the present invention.

【図6】 本発明の発光装置の作製行程を説明する
図。
FIG. 6 illustrates a manufacturing process of a light-emitting device of the present invention.

【図7】 本発明の発光装置の作製行程を説明する
図。
FIG. 7 illustrates a manufacturing process of a light-emitting device of the present invention.

【図8】 本発明の発光装置の作製行程を説明する
図。
FIG. 8 illustrates a manufacturing process of a light-emitting device of the present invention.

【図9】 本発明の発光装置の素子基板について説明
する図。
FIG. 9 illustrates an element substrate of a light emitting device of the present invention.

【図10】 本発明の発光装置の封止構造について説明
する図。
FIG. 10 illustrates a sealing structure of a light emitting device of the present invention.

【図11】 本発明の発光装置の画素の上面図。FIG. 11 is a top view of a pixel of a light emitting device of the present invention.

【図12】 本発明の発光装置の作製行程を説明する
図。
FIG. 12 illustrates a manufacturing process of a light-emitting device of the present invention.

【図13】 本発明の発光装置の作製行程を説明する
図。
FIG. 13 illustrates a manufacturing process of a light-emitting device of the present invention.

【図14】 本発明の発光装置を用いた電気器具の図。FIG. 14 is a diagram of an electric appliance using the light-emitting device of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/10 H05B 33/14 A 33/12 H01L 29/78 612Z 33/14 Fターム(参考) 3K007 AB02 AB05 BA06 BB07 CA03 CB01 DA02 EB00 FA01 5C094 AA02 AA21 BA03 BA27 CA19 CA24 DA15 EA04 EA05 EA07 EB05 5F110 AA30 BB02 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE09 EE14 EE23 EE28 EE44 EE45 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG35 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ18 HJ23 HL03 HL05 HL06 HM15 NN03 NN22 NN24 NN27 NN35 NN72 NN73 PP01 PP03 PP05 PP06 PP10 PP34 QQ11 QQ24 QQ25 QQ28 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/10 H05B 33/14 A 33/12 H01L 29/78 612Z 33/14 F-term (Reference) 3K007 AB02 AB05 BA06 BB07 CA03 CB01 DA02 EB00 FA01 5C094 AA02 AA21 BA03 BA27 CA19 CA24 DA15 EA04 EA05 EA07 EB05 5F110 AA30 BB02 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 FF23 FF23 FF23 FF23 GG32 GG35 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ18 HJ23 HL03 HL05 HL06 HM15 NN03 NN22 NN24 NN27 NN35 NN72 NN73 PP01 PP03 PP05 PP06 PP10 PP34 QQ11 QQ24 QQ25 QQ28

Claims (35)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面上に形成されたTFTと、前記T
FTと電気的に接続された複数の陰極と、前記陰極間に
形成されたバンクと、前記陰極上に形成された有機化合
物層と、前記有機化合物層上及び前記バンク上に形成さ
れた陽極とを有する発光装置であって、前記バンクは、
絶縁膜と導電膜とからなり、前記絶縁膜上に前記導電膜
が積層される構造を有することを特徴とする発光装置。
A TFT formed on an insulating surface;
A plurality of cathodes electrically connected to the FT; a bank formed between the cathodes; an organic compound layer formed on the cathode; and an anode formed on the organic compound layer and the bank. Wherein the bank comprises:
A light-emitting device comprising an insulating film and a conductive film, wherein the light-emitting device has a structure in which the conductive film is stacked over the insulating film.
【請求項2】絶縁表面上に形成されたTFTと、前記T
FTと電気的に接続された陰極と、前記陰極の端部に接
して形成されたバンクと、前記陰極上に形成された有機
化合物層と、前記バンク及び前記有機化合物層上に形成
された陽極とを有する発光装置であって、前記バンク
は、絶縁膜上に導電膜が積層された構造を有しているこ
とを特徴とする発光装置。
2. A TFT formed on an insulating surface;
A cathode electrically connected to the FT; a bank formed in contact with an end of the cathode; an organic compound layer formed on the cathode; and an anode formed on the bank and the organic compound layer And wherein the bank has a structure in which a conductive film is stacked on an insulating film.
【請求項3】請求項1または請求項2に記載の発光装置
において、前記有機化合物層上及び前記バンク上に形成
される前記陽極は、同一の膜からなることを特徴とする
発光装置。
3. The light emitting device according to claim 1, wherein the anode formed on the organic compound layer and the bank is formed of the same film.
【請求項4】絶縁表面上に形成されたTFTと、前記T
FTと電気的に接続された複数の陰極と、前記複数の陰
極間に形成された絶縁膜と、前記絶縁膜上に形成された
導電膜と、前記陰極上に形成された有機化合物層と、前
記導電膜上及び前記有機化合物層上に形成された陽極と
を有することを特徴とする発光装置。
4. A TFT formed on an insulating surface;
A plurality of cathodes electrically connected to the FT; an insulating film formed between the plurality of cathodes; a conductive film formed on the insulating film; and an organic compound layer formed on the cathode. A light emitting device comprising: an anode formed on the conductive film and the organic compound layer.
【請求項5】請求項1乃至請求項4のいずれか一に記載
の発光装置において、前記陽極は透明導電膜からなるこ
とを特徴とする発光装置。
5. The light emitting device according to claim 1, wherein said anode is made of a transparent conductive film.
【請求項6】請求項1乃至請求項5のいずれか一に記載
の発光装置において、前記絶縁膜とは、無機材料からな
ることを特徴とする発光装置。
6. The light emitting device according to claim 1, wherein said insulating film is made of an inorganic material.
【請求項7】請求項6に記載の発光装置において、前記
無機材料とは、酸化珪素、窒化珪素及び酸化窒化珪素か
らなることを特徴とする発光装置。
7. The light emitting device according to claim 6, wherein said inorganic material is made of silicon oxide, silicon nitride, and silicon oxynitride.
【請求項8】請求項1乃至請求項7のいずれか一におい
て、前記導電膜とは、シート抵抗値が0.01〜1Ω/
□である導電性材料からなることを特徴とする発光装
置。
8. The conductive film according to claim 1, wherein the conductive film has a sheet resistance of 0.01 to 1 Ω /.
A light-emitting device comprising a conductive material of □.
【請求項9】請求項1乃至請求項8のいずれか一に記載
の発光装置において、前記導電膜とは、チタン、アルミ
ニウム、タンタル、タングステン、クロム、銅、銀、ま
たはこれらを含む合金からなることを特徴とする発光装
置。
9. The light emitting device according to claim 1, wherein the conductive film is made of titanium, aluminum, tantalum, tungsten, chromium, copper, silver, or an alloy containing these. A light-emitting device characterized by the above-mentioned.
【請求項10】絶縁表面上に形成されたTFTと、前記
TFTと電気的に接続された複数の陰極と、前記陰極間
に形成された絶縁膜からなるバンクと、前記陰極上に形
成された有機化合物層と、前記バンク上に形成された導
電膜と、前記有機化合物層上及び前記導電膜上に形成さ
れた陽極とを有することを特徴とする発光装置。
10. A TFT formed on an insulating surface, a plurality of cathodes electrically connected to the TFT, a bank of an insulating film formed between the cathodes, and a bank formed on the cathode. A light-emitting device comprising: an organic compound layer; a conductive film formed on the bank; and an anode formed on the organic compound layer and the conductive film.
【請求項11】絶縁表面上に形成されたTFTと、前記
TFTと電気的に接続された複数の陰極と、前記複数の
陰極間に形成された絶縁膜と、前記陰極上に形成された
有機化合物層と、前記絶縁膜上に形成された導電膜と、
前記導電膜上及び前記有機化合物層上に形成された陽極
とを有することを特徴とする発光装置。
11. A TFT formed on an insulating surface, a plurality of cathodes electrically connected to the TFT, an insulating film formed between the plurality of cathodes, and an organic film formed on the cathode. A compound layer, a conductive film formed on the insulating film,
A light emitting device comprising: an anode formed on the conductive film and the organic compound layer.
【請求項12】請求項10または請求項11に記載の発
光装置において、前記有機化合物層、および前記導電膜
上に形成される前記陽極は、同一の膜からなることを特
徴とする発光装置。
12. The light emitting device according to claim 10, wherein said organic compound layer and said anode formed on said conductive film are made of the same film.
【請求項13】請求項10乃至請求項12のいずれか一
に記載の発光装置において、前記陽極は透明導電膜から
なることを特徴とする発光装置。
13. A light emitting device according to claim 10, wherein said anode is made of a transparent conductive film.
【請求項14】請求項10乃至請求項13のいずれか一
に記載の発光装置において、前記絶縁膜とは、無機材料
からなることを特徴とする発光装置。
14. The light emitting device according to claim 10, wherein the insulating film is made of an inorganic material.
【請求項15】請求項14に記載の発光装置において、
前記無機材料とは、酸化珪素、窒化珪素及び酸化窒化珪
素からなることを特徴とする発光装置。
15. The light emitting device according to claim 14, wherein
The light emitting device according to claim 1, wherein the inorganic material includes silicon oxide, silicon nitride, and silicon oxynitride.
【請求項16】請求項10乃至請求項15のいずれか一
において、前記導電膜とは、シート抵抗値が0.01〜
1Ω/□である導電性材料からなることを特徴とする発
光装置。
16. The conductive film according to claim 10, wherein the conductive film has a sheet resistance of 0.01 to 0.01.
A light-emitting device comprising a conductive material of 1 Ω / □.
【請求項17】請求項10乃至請求項16のいずれか一
に記載の発光装置において、前記導電膜とは、チタン、
アルミニウム、タンタル、タングステン、クロム、銅、
銀、またはこれらを含む合金からなることを特徴とする
発光装置。
17. The light emitting device according to claim 10, wherein the conductive film is made of titanium,
Aluminum, tantalum, tungsten, chromium, copper,
A light-emitting device comprising silver or an alloy containing these.
【請求項18】請求項1乃至請求項17のいずれか一に
記載の発光装置を用いたことを特徴とする電気器具。
18. An electric appliance using the light emitting device according to claim 1. Description:
【請求項19】絶縁表面上にTFTを形成し、前記TF
Tと電気的に接続された複数の陰極を形成し、前記複数
の陰極間にバンクを形成し、前記陰極上に有機化合物層
を形成し、前記有機化合物層上及び前記バンク上に、陽
極を形成する発光装置の作製方法であって、前記バンク
は、絶縁膜上に導電膜を積層して形成することを特徴と
する発光装置の作製方法。
19. A method for forming a TFT on an insulating surface, comprising:
Forming a plurality of cathodes electrically connected to T, forming a bank between the plurality of cathodes, forming an organic compound layer on the cathode, forming an anode on the organic compound layer and on the bank; A method for manufacturing a light-emitting device to be formed, wherein the bank is formed by stacking a conductive film on an insulating film.
【請求項20】絶縁表面上にTFTを形成し、前記TF
Tと電気的に接続された陰極を形成し、前記陰極の端部
に接してバンクを形成し、前記陰極上に有機化合物層を
形成し、前記バンク上及び前記有機化合物層上に陽極を
形成する発光装置の作製方法であって、前記バンクは、
絶縁膜上に導電膜を積層して形成することを特徴とする
発光装置の作製方法。
20. forming a TFT on an insulating surface;
Forming a cathode electrically connected to T; forming a bank in contact with an end of the cathode; forming an organic compound layer on the cathode; and forming an anode on the bank and the organic compound layer A light emitting device manufacturing method, wherein the bank comprises:
A method for manufacturing a light-emitting device, comprising forming a conductive film over an insulating film.
【請求項21】請求項19または請求項20において、
前記有機化合物層上および前記バンク上に、前記陽極を
同一の膜で形成することを特徴とする発光装置の作製方
法。
21. The method according to claim 19, wherein
The method for manufacturing a light-emitting device, wherein the anode is formed of the same film on the organic compound layer and the bank.
【請求項22】絶縁表面上にTFTを形成し、前記TF
Tと電気的に接続された複数の陰極を形成し、前記複数
の陰極間に絶縁膜を形成し、前記絶縁膜上に導電膜を形
成し、前記陰極上に有機化合物層を形成し、前記導電膜
上及び前記有機化合物層上に陽極を形成することを特徴
とする発光装置の作製方法。
22. A method of forming a TFT on an insulating surface, comprising:
Forming a plurality of cathodes electrically connected to T, forming an insulating film between the plurality of cathodes, forming a conductive film on the insulating film, forming an organic compound layer on the cathode, A method for manufacturing a light-emitting device, comprising forming an anode over a conductive film and over the organic compound layer.
【請求項23】請求項19乃至請求項22のいずれか一
において、前記陽極を透明導電膜で形成することを特徴
とする発光装置の作製方法。
23. The method for manufacturing a light emitting device according to claim 19, wherein the anode is formed of a transparent conductive film.
【請求項24】請求項19乃至請求項23のいずれか一
において、前記絶縁膜を無機材料で形成することを特徴
とする発光装置の作製方法。
24. The method for manufacturing a light-emitting device according to claim 19, wherein the insulating film is formed of an inorganic material.
【請求項25】請求項24において、前記無機材料は、
酸化珪素、窒化珪素及び酸化窒化珪素からなることを特
徴とする発光装置の作製方法。
25. The method according to claim 24, wherein the inorganic material comprises:
A method for manufacturing a light-emitting device, which includes silicon oxide, silicon nitride, and silicon oxynitride.
【請求項26】請求項19乃至請求項25のいずれか一
において、前記導電膜は、シート抵抗値が0.01〜1
Ω/□の導電性材料であることを特徴とする発光装置の
作製方法。
26. The conductive film according to claim 19, wherein the conductive film has a sheet resistance of 0.01 to 1.
A method for manufacturing a light-emitting device, which is a conductive material of Ω / □.
【請求項27】請求項19乃至請求項26のいずれか一
において、前記導電膜は、チタン、アルミニウム、タン
タル、タングステン、クロム、銅、銀、またはこれらを
含む合金からなることを特徴とする発光装置の作製方
法。
27. The light-emitting device according to claim 19, wherein the conductive film is made of titanium, aluminum, tantalum, tungsten, chromium, copper, silver, or an alloy containing these. Method for manufacturing the device.
【請求項28】絶縁表面上にTFTを形成し、前記TF
Tと電気的に接続された複数の陰極を形成し、前記複数
の陰極間にバンクを形成し、前記陰極上に有機化合物層
を形成し、前記バンク上に導電膜を形成し、前記有機化
合物層上及び前記導電膜上に陽極を形成することを特徴
とする発光装置の作製方法。
28. A method of forming a TFT on an insulating surface, comprising:
Forming a plurality of cathodes electrically connected to T; forming a bank between the plurality of cathodes; forming an organic compound layer on the cathode; forming a conductive film on the bank; A method for manufacturing a light-emitting device, comprising forming an anode over a layer and over the conductive film.
【請求項29】絶縁表面上にTFTを形成し、前記TF
Tと電気的に接続された複数の陰極を形成し、前記複数
の陰極間に絶縁膜を形成し、前記陰極上に有機化合物層
を形成し、前記絶縁膜上に導電膜を形成し、前記有機化
合物層上及び前記導電膜上に陽極を形成することを特徴
とする発光装置の作製方法。
29. forming a TFT on an insulating surface,
Forming a plurality of cathodes electrically connected to T, forming an insulating film between the plurality of cathodes, forming an organic compound layer on the cathode, forming a conductive film on the insulating film, A method for manufacturing a light-emitting device, wherein an anode is formed over an organic compound layer and the conductive film.
【請求項30】請求項28または請求項29において、
前記陽極を同一の膜で形成することを特徴とする発光装
置の作製方法。
30. The method according to claim 28 or 29,
A method for manufacturing a light-emitting device, wherein the anode is formed of the same film.
【請求項31】請求項28乃至請求項30のいずれか一
において、前記陽極は、透明導電膜からなることを特徴
とする発光装置の作製方法。
31. The method for manufacturing a light emitting device according to claim 28, wherein the anode is formed of a transparent conductive film.
【請求項32】請求項28乃至請求項31のいずれか一
において、前記絶縁膜は、無機材料からなることを特徴
とする発光装置の作製方法。
32. The method for manufacturing a light-emitting device according to claim 28, wherein the insulating film is made of an inorganic material.
【請求項33】請求項32において、前記無機材料は、
酸化珪素、窒化珪素及び酸化窒化珪素からなることを特
徴とする発光装置の作製方法。
33. The method according to claim 32, wherein the inorganic material comprises:
A method for manufacturing a light-emitting device, comprising silicon oxide, silicon nitride, and silicon oxynitride.
【請求項34】請求項28乃至請求項33のいずれか一
において、前記導電膜は、シート抵抗値が0.01〜1
Ω/□の導電性材料であることを特徴とする発光装置の
作製方法。
34. The conductive film according to claim 28, wherein the conductive film has a sheet resistance of 0.01 to 1.
A method for manufacturing a light-emitting device, which is a conductive material of Ω / □.
【請求項35】請求項28乃至請求項34のいずれか一
において、前記導電膜は、チタン、アルミニウム、タン
タル、タングステン、クロム、銅、銀、またはこれらを
含む合金からなることを特徴とする発光装置の作製方
法。
35. The light-emitting device according to claim 28, wherein the conductive film is made of titanium, aluminum, tantalum, tungsten, chromium, copper, silver, or an alloy containing these. Method for manufacturing the device.
JP2001091419A 2001-03-27 2001-03-27 Method for manufacturing light emitting device Expired - Fee Related JP5137279B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001091419A JP5137279B2 (en) 2001-03-27 2001-03-27 Method for manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001091419A JP5137279B2 (en) 2001-03-27 2001-03-27 Method for manufacturing light emitting device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2011144461A Division JP2011187459A (en) 2011-06-29 2011-06-29 Light emitting device
JP2012093745A Division JP5600704B2 (en) 2012-04-17 2012-04-17 Light emitting device

Publications (3)

Publication Number Publication Date
JP2002289356A true JP2002289356A (en) 2002-10-04
JP2002289356A5 JP2002289356A5 (en) 2008-04-17
JP5137279B2 JP5137279B2 (en) 2013-02-06

Family

ID=18946036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001091419A Expired - Fee Related JP5137279B2 (en) 2001-03-27 2001-03-27 Method for manufacturing light emitting device

Country Status (1)

Country Link
JP (1) JP5137279B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235138A (en) * 2003-01-09 2004-08-19 Hitachi Ltd Method for manufacturing organic el panel, and organic el panel
KR100625994B1 (en) * 2004-02-04 2006-09-20 삼성에스디아이 주식회사 Organic electro-luminescent display device and method therefor
KR100684835B1 (en) * 2004-11-30 2007-02-20 삼성에스디아이 주식회사 Flat pixel array panel, method thereof and flat display device using the same
KR100684834B1 (en) 2004-11-30 2007-02-20 삼성에스디아이 주식회사 Flat pixel array panel, method thereof and flat display device using the same
KR100736577B1 (en) * 2006-04-07 2007-07-06 엘지전자 주식회사 Light emitting diode and method for manufacturing the same
KR20080014328A (en) * 2006-08-10 2008-02-14 삼성에스디아이 주식회사 Organic light emitting display apparatus and method of manufacturing the same
JP2012209251A (en) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd Light-emitting element, light-emitting device, and method for manufacturing light-emitting element
JP2014222341A (en) * 2004-04-16 2014-11-27 株式会社半導体エネルギー研究所 Image display device, module and electronic apparatus
US9112170B2 (en) 2006-03-21 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
CN110796949A (en) * 2019-11-08 2020-02-14 京东方科技集团股份有限公司 Display substrate, manufacturing method thereof, mother board, display panel and display device
JP7061240B1 (en) 2004-09-16 2022-04-27 株式会社半導体エネルギー研究所 Display device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08108568A (en) * 1994-10-11 1996-04-30 Tdk Corp Linear light-emission device
JPH08180974A (en) * 1994-12-26 1996-07-12 Nippondenso Co Ltd El element and manufacture thereof
JPH1165487A (en) * 1997-08-21 1999-03-05 Seiko Epson Corp Active matrix type display device
JPH11251059A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Color display device
JP2000089691A (en) * 1998-09-11 2000-03-31 Casio Comput Co Ltd Luminous display device
JP2000172198A (en) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd Electroluminescence display device
JP2000214799A (en) * 1999-01-25 2000-08-04 Canon Inc Liquid crystal element and its production
JP2000260572A (en) * 1999-03-04 2000-09-22 Sumitomo Electric Ind Ltd Organic electroluminescence panel
JP2000331783A (en) * 1999-05-21 2000-11-30 Tohoku Pioneer Corp Organic el display panel and manufacture thereof
JP2001067018A (en) * 1999-06-21 2001-03-16 Semiconductor Energy Lab Co Ltd El display device, driving method therefor and electronic device
JP2001076868A (en) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd El display device and electronic device
JP2001230086A (en) * 2000-02-16 2001-08-24 Idemitsu Kosan Co Ltd Active drive organic electroluminescence device and its manufacturing method
WO2001063975A1 (en) * 2000-02-25 2001-08-30 Seiko Epson Corporation Organic el device and method of manufacture thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08108568A (en) * 1994-10-11 1996-04-30 Tdk Corp Linear light-emission device
JPH08180974A (en) * 1994-12-26 1996-07-12 Nippondenso Co Ltd El element and manufacture thereof
JPH1165487A (en) * 1997-08-21 1999-03-05 Seiko Epson Corp Active matrix type display device
JPH11251059A (en) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd Color display device
JP2000089691A (en) * 1998-09-11 2000-03-31 Casio Comput Co Ltd Luminous display device
JP2000172198A (en) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd Electroluminescence display device
JP2000214799A (en) * 1999-01-25 2000-08-04 Canon Inc Liquid crystal element and its production
JP2000260572A (en) * 1999-03-04 2000-09-22 Sumitomo Electric Ind Ltd Organic electroluminescence panel
JP2000331783A (en) * 1999-05-21 2000-11-30 Tohoku Pioneer Corp Organic el display panel and manufacture thereof
JP2001067018A (en) * 1999-06-21 2001-03-16 Semiconductor Energy Lab Co Ltd El display device, driving method therefor and electronic device
JP2001076868A (en) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd El display device and electronic device
JP2001230086A (en) * 2000-02-16 2001-08-24 Idemitsu Kosan Co Ltd Active drive organic electroluminescence device and its manufacturing method
WO2001063975A1 (en) * 2000-02-25 2001-08-30 Seiko Epson Corporation Organic el device and method of manufacture thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235138A (en) * 2003-01-09 2004-08-19 Hitachi Ltd Method for manufacturing organic el panel, and organic el panel
KR100625994B1 (en) * 2004-02-04 2006-09-20 삼성에스디아이 주식회사 Organic electro-luminescent display device and method therefor
JP2014222341A (en) * 2004-04-16 2014-11-27 株式会社半導体エネルギー研究所 Image display device, module and electronic apparatus
JP2022163027A (en) * 2004-09-16 2022-10-25 株式会社半導体エネルギー研究所 Display device
JP7166480B2 (en) 2004-09-16 2022-11-07 株式会社半導体エネルギー研究所 Display device
JP7061240B1 (en) 2004-09-16 2022-04-27 株式会社半導体エネルギー研究所 Display device
JP2022070278A (en) * 2004-09-16 2022-05-12 株式会社半導体エネルギー研究所 Display device
KR100684835B1 (en) * 2004-11-30 2007-02-20 삼성에스디아이 주식회사 Flat pixel array panel, method thereof and flat display device using the same
KR100684834B1 (en) 2004-11-30 2007-02-20 삼성에스디아이 주식회사 Flat pixel array panel, method thereof and flat display device using the same
US9112170B2 (en) 2006-03-21 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and electronic device
KR100736577B1 (en) * 2006-04-07 2007-07-06 엘지전자 주식회사 Light emitting diode and method for manufacturing the same
KR20080014328A (en) * 2006-08-10 2008-02-14 삼성에스디아이 주식회사 Organic light emitting display apparatus and method of manufacturing the same
JP2012209251A (en) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd Light-emitting element, light-emitting device, and method for manufacturing light-emitting element
CN110796949A (en) * 2019-11-08 2020-02-14 京东方科技集团股份有限公司 Display substrate, manufacturing method thereof, mother board, display panel and display device

Also Published As

Publication number Publication date
JP5137279B2 (en) 2013-02-06

Similar Documents

Publication Publication Date Title
US7880378B2 (en) Luminous device
US7488986B2 (en) Light emitting device
US6861710B2 (en) Light emitting device and method of manufacturing the same
US7759686B2 (en) Light emitting device
US6956240B2 (en) Light emitting device
US6965124B2 (en) Light-emitting device and method of fabricating the same
JP5137279B2 (en) Method for manufacturing light emitting device
JP4809544B2 (en) Light emitting device
JP5600704B2 (en) Light emitting device
JP2011187459A (en) Light emitting device
JP4244126B2 (en) Method for manufacturing light emitting device
JP2004079452A (en) Light-emitting device
JP2002244590A (en) Light emitting device and method for manufacturing the same
JP3691475B2 (en) Light emitting device
JP2004146198A (en) Light emitting device
JP2004127592A6 (en) Method for manufacturing light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees