JP2002280558A

JP2002280558A - 相補型スイッチ回路

Info

Publication number: JP2002280558A
Application number: JP2001074764A
Authority: JP
Inventors: Motoshi Maruno; 元志丸野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-03-15
Filing date: 2001-03-15
Publication date: 2002-09-27

Abstract

(57)【要約】【課題】ｎ型とｐ型のトランジスタからなる相補型ス
イッチにおいて、回路面積を増大させることなく、出力
電位の変動を相殺する。【解決手段】ｎ型とｐ型トランジスタ１１、１２を並
列接続し、且つ各トランジスタゲートに極性の異なるゲ
ート制御電圧を同時に印加する相補型スイッチ１０の上
部に、絶縁膜を介して、ｐ型とｎ型トランジスタ２１、
２２を並列接続すると共に、両トランジスタの入力側と
出力側を短絡し、且つ各トランジスタゲートに極性の異
なるゲート制御電圧を同時に印加する補助回路２０を形
成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はカラー液晶表示装置
のアレイ基板や半導体のＩＣなどの半導体製品に係り、
特にデジタル、アナログ変換回路などに使用される相補
型スイッチ回路に関する。

【０００２】

【従来の技術】従来より、多結晶シリコン薄膜トタンジ
スタを用いたカラー液晶表示装置のアレイ基板や半導体
ＩＣなどの半導体製品には、電界効果トランジスタによ
って構成される電子回路が組み込まれている。この電子
回路内のスイッチとしては、ｎ型とｐ型の電界効果トラ
ンジスタを並列に組み合わせた相補型スイッチ（ＣＭＯ
Ｓスイッチ）がよく用いられる。

【０００３】この相補型スイッチは、ｎ型又はｐ型のト
ランジスタを単独で使ったスイッチに比べてハイレベル
からローレベルに至る全ての電位を入力側から出力側に
確実に伝達でき、また消費電力が少ないことから、頻繁
に用いられている。

【０００４】しかし、相補型スイッチのｎ型のトランジ
スタのゲート電極の電位変化と出力電圧の関係は、図４
に示すように、スイッチが導通し、所望の信号電位（入
力電位Ｖａ）が出力側に書き込まれた後、スイッチが切
れる瞬間（ｎ型のトランジスタのゲート電圧Ｖｇがハイ
レベルからローレベルになる瞬間）にトランジスタの電
極の電位が変化することにより、トランジスタの容量と
負荷容量との間に貯えられている電荷の再分配が起こ
り、出力側の負荷容量に書き込まれたはずの電位が出力
波形（Ｖｏｕｔ）に示すようにΔＶだけ変動してしまう
という問題があった。但し、図４において、ΔＶ＝Ｖｏ
ｕｔ−Ｖａとなる。

【０００５】図４はｎ型のトランジスタについて示して
あるが、ｐ型のトランジスタも同様で、出力電位が同様
に変動するが、その変動はｎ型とｐ型では反対である。
そのため、センターの入力電位では変動がキャンセルさ
れるが、他の入力電位では出力電位に変動が残ってしま
う。

【０００６】これを解決するために、図５に示した相補
型スイッチ回路が公知となっている。図５に示す相補型
スイッチ回路は、相補型スイッチ１と、この相補型スイ
ッチ１の出力側に接続され、相補型スイッチ１の出力電
位の変動をキャンセルする補助回路２から構成されてい
る。相補型スイッチ１はｎ型とｐ型のトランジスタ１
１、１２が並列接続されて形成されている。補助回路２
はｐ型とｎ型のトランジスタ２１、２２が並列接続され
て形成され、且つｐ型とｎ型のトランジスタ２１、２２
の共通接続されたソースＳとドレインＤが短絡されてい
る。ｎ型のトランジスタ１１のゲートＧとＰ型のトラン
ジスタ２１のゲートＧが配線３により共通接続され、ｐ
型のトランジスタ１２のゲートＧとｎ型のトランジスタ
２２のゲートＧが配線４により共通接続されている。相
補型スイッチ１の共通ドレインＤを入力としてＶｉｎが
入力され、相補型スイッチ１の共通ソースＳを出力とし
てＶｏｕｔが出力され、これが補助回路２の共通ソース
Ｓに入力されると共に、負荷容量Ｃに入力される。

【０００７】以下、ｎ型とｐ型のトランジスタ１１、１
２は適宜にトランジスタ１１、１２といい、ｐ型とｎ型
のトランジスタ２１、２２は適宜にトランジスタ２１、
２２という。

【０００８】上記構成においては、相補型スイッチ１の
トランジスタ１１、１２がオンした時、補助回路２のト
ランジスタ２１、２２がオフし、相補型スイッチ１のト
ランジスタ１１、１２がオフした時、補助回路２のトラ
ンジスタ２１、２２がオンする関係にある。

【０００９】ここで、Ｃｇｓｎ（ＯＮ）をｎ型のトラン
ジスタ１１がオンの時のゲート、ソース間容量、Ｃｇｓ
ｐ（ＯＮ）をｐ型のトランジスタ１２がオンの時のゲー
ト、ソース間容量、Ｃｇｓｎｏ（ＯＮ）をｎ型のトラン
ジスタ２２がオンの時のゲート、ソース間容量、Ｃｇｓ
ｐｏ（ＯＮ）をｐ型のトランジスタ２１がオンの時のゲ
ート、ソース間容量、Ｃｇｓｎ（ＯＦＦ）をｎ型のトラ
ンジスタ１１がオフの時のゲート、ソース間容量、Ｃｇ
ｓｐ（ＯＦＦ）をｐ型のトランジスタ１２がオフの時の
ゲート、ソース間容量、Ｃｇｓｎｏ（ＯＦＦ）をｎ型の
トランジスタ２２がオフの時のゲート、ソース間容量、
Ｃｇｓｐｏ（ＯＦＦ）をｐ型のトランジスタ２１がオフ
の時のゲート、ソース間容量、Ｃを負荷容量、Ｖａを入
力電圧、Ｖｄｄを各トランジスタのゲートがハイレベル
の時の電圧とすると、図４で説明した出力電位の変動Δ
Ｖは、以下の（１）式の関係が成り立つ。

【００１０】 ΔＶ＝Ｖｏｕｔ−Ｖｉｎ＝Ｖｏｕｔ−Ｖａ＝｛α（Ｖｄｄ−Ｖａ）＋βＶａ｝／｛Ｃ＋Ｃｇｓｎ（ＯＦＦ）＋Ｃｇｓｐ（ＯＦＦ）＋２Ｃｇｓｐｏ（ＯＮ）＋２Ｃｇｓｎｏ（ＯＮ）｝ …（１）但し、α＝Ｃｇｓｐ（ＯＦＦ）−２Ｃｇｓｐｏ（ＯＦ
Ｆ）＋２Ｃｇｓｎｏ（ＯＮ）−Ｃｇｓｎ（ＯＮ）、β＝
Ｃｇｓｐ（ＯＮ）−２Ｃｇｓｐｏ（ＯＮ）＋２Ｃｇｓｎ
ｏ（ＯＦＦ）−Ｃｇｓｎ（ＯＦＦ）とする。

【００１１】図６は、図５に示した相補型スイッチ回路
のｎ型とｐ型のトランジスタの容量特性を説明する特性
図である。ｐ型のトランジスタは図６（Ａ）で示すよう
な特性を有し、ゲート電圧がハイレベルになってオフに
なると、Ｃｇｓｐ（ＯＦＦ）が小さくなる。一方、ｎ型
のトランジスタは図６（Ｂ）で示すような特性を有し、
ゲート電圧がローレベルになってオフになると、Ｃｇｓ
ｎ（ＯＦＦ）が小さくなる。

【００１２】従って、相補型スイッチ１のｎ型のトラン
ジスタ１１がオフになる時、補助回路２のｐ型のトラン
ジスタ２１がオンになるが、この時、トランジスタ１１
で小さくなったゲート、ソース間容量がトランジスタ２
１では大きくなるため、ｎ型のトランジスタ１１がオフ
した時に生じる電荷の再配分がトランジスタ２１のオン
でキャンセルされる。これと同様のことは、ｐ型のトラ
ンジスタ１２とｎ型のトランジスタ２２との間でも起こ
り、結局、相補型スイッチ１の出力側の電位変動ΔＶは
０になる。

【００１３】図７は、図５に示した従来の相補型スイッ
チ回路のレイアウト例を示した平面図である。図中、破
線で囲んだ部分が図５で示したｎ型のトランジスタ１
１、ｐ型のトランジスタ１２、ｐ型のトランジスタ２
１、ｎ型のトランジスタ２２であり、ｎ型のトランジス
タ１１とｐ型のトランジスタ１２のドレインＤが配線６
１で共通接続され、相補型スイッチ１の入力部を形成し
ている。一方、補助回路２のｐ型のトランジスタ２１と
ｎ型のトランジスタ２２のソースＳとドレインＤが配線
６２で共通接続されると共に、ソースＳとドレインＤが
短絡されている。相補型スイッチ１の出力側と補助回路
２の入力側は負荷容量Ｃを形成する電極板６３を介して
接続されている。上記構成により、補助回路２を、相補
型スイッチ１の出力側に接続することにより、相補型ス
イッチ１が切れる瞬間に生じる出力電位の変動を相殺す
ることができる。

【００１４】

【発明が解決しようとする課題】しかしながら、従来の
技術で述べた補助回路２を、回路中の全ての相補型スイ
ッチ１に設けた場合、図７に示すように一つの相補型ス
イッチ１の回路面積が倍になるという問題が生じる。近
年、低温ポリシリコン薄膜トランジスタの駆動能力を活
かし、ガラス基板上に液晶を駆動するための回路や、デ
ジタル信号とアナログ信号を変換するための回路などを
組み込む技術が開発されているが、デイスプレイ全体の
面積のうち、画面以外の、上記の周辺回路が組み込まれ
た領域（額縁）の占める面積はできるだけ小さい方が望
ましい。しかし、デジタル信号をアナログ信号に変換す
るための回路などはスイッチが多数設けられているた
め、従来の技術で述べた手法を用いたのでは回路の占め
る面積が倍になり、結果的に額縁の占める面積が大きく
なるという問題を生じることになる。

【００１５】本発明の目的は、回路面積を増大させるこ
となしに、補助回路により相補型スイッチの出力電位の
変動を相殺することができる相補型スイッチ回路を提供
することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、第１のｎ型トランジスタ
と第１のｐ型トランジスタとを並列に接続し、且つ各ト
ランジスタのゲートに極性の異なるゲート制御電圧を同
時に印加して両トランジスタを同時にオン／オフする相
補型スイッチと、第２のｎ型トランジスタと第２のｐ型
のトランジスタとを並列に接続すると共に、両トランジ
スタの入力側と出力側を短絡し、且つ各トランジスタの
ゲートに極性の異なるゲート制御電圧を同時に印加して
両トランジスタを同時にオン／オフする補助回路とを備
え、前記相補型スイッチの出力側に前記補助回路を接続
して、前記相補型スイッチがオンした時、前記補助回路
を構成する両トランジスタをオフし、前記相補型スイッ
チがオフした時、前記補助回路を構成する両トランジス
タをオンする相補型スイッチ回路において、前記相補型
スイッチの上部に絶縁膜を介して前記補助回路を形成す
ることにある。

【００１７】請求項２の発明は、請求項１において、前
記相補型スイッチを構成する両トランジスタはトップゲ
ート型の電界効果トランジスタで構成され、前記補助回
路を構成する両トランジスタはボトムゲート型の電解効
果トランジスタで構成され、前記第１のｎ型トランジス
タの上に絶縁膜を介して前記第２のｐ型トランジスタを
形成し、且つ、これら両トランジスタのゲート電極は共
通とし、前記第１のｐ型トランジスタの上に絶緑膜を介
して前記第２のｎ型トランジスタを形成し、更に、これ
ら両トランジスタのゲート電極は共通であることを特徴
とする。

【００１８】請求項３の発明は、請求項２において、前
記相補型スイッチを構成する両電界効果トランジスタの
高濃度イオンドープ領域の面積は、前記補助回路を構成
する両電界効果トランジスタの高濃度イオンドープ領域
の面積より広いことを特徴とする。

【００１９】請求項４の発明は、請求項２又は３におい
て、前記相補型スイッチを構成する両電界効果トランジ
スタのソース電極及びドレイン電極と、前記補助回路を
構成する両電界効果トランジスタのソース電極及びドレ
イン電極と、本回路を構成する他の配線が全て一層に形
成されていることを特徴とする。

【００２０】請求項５の発明は、請求項２、３又は４に
おいて、前記相補型スイッチを構成する両電界効果トラ
ンジスタのゲート絶縁膜の厚さが、前記補助回路を構成
する両電界効果トランジスタのゲート絶縁膜の厚さの２
倍であることを特徴とする。

【００２１】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本実施形態に係わる相補型
スイッチ回路の構成を示した平面図である。但し、従来
例と同等部分には同一符号を用いて説明する。また、あ
る部分の特定領域を示したり、同一部分を他の名称で呼
ぶ場合、或いは説明の都合上、適宜に（）を付した符
号を用いる。

【００２２】本実施形態では、トランジスタ１１とトラ
ンジスタ１２で形成された相補型スイッチ１０の上部
に、絶縁膜（図示せず）を介してトランジスタ２１とト
ランジスタ２２で形成された補助回路２０が配置されて
いる（図１では相補型スイッチ１０と補助回路２０が重
なっているため、符号は付していない）。

【００２３】トランジスタ１１のドレインＤ１１とトラ
ンジスタ１２のドレインＤ１２は配線１０１により接続
され、相補型スイッチ１０の入力部１００を形成してい
る。トランジスタ１１のソースＳ１１とトランジスタ１
２のソースＳ１２は配線１０２により接続され、相補型
スイッチ１０の出力部（出力電極５０）を形成してい
る。トランジスタ２１のソースＳ２１とトランジスタ２
２のソースＳ２２はＩ型の配線１０３により接続され、
補助回路２０の入力部（入力電極４９）を形成してい
る。この配線１０３は配線１０２に配線領域１２１で連
結しているため、相補型スイッチ１０の出力部（５０）
と補助回路２０の入力部（４９）が接続されている。な
お、配線１０３は入力電極４９、出力電極４８及び配線
領域１２０より形成されている。

【００２４】トランジスタ２１のドレインＤ２１とトラ
ンジスタ２２のドレインＤ２２は配線１０３により接続
され、補助回路２０の出力部（出力電極４８）を形成し
ているが、配線領域１２０により、補助回路２０の入力
部（４９）と出力部（４８）は接続されている。又、相
補型スイッチ１０の出力部（５０）は負荷容量Ｃを形成
する極板１０４に接続され、極板１０５は負荷容量Ｃの
グランド側の対向電極である。

【００２５】次に、本実施形態に係わる相補型スイッチ
回路の構造を、図２を用いて更に詳しく説明する。

【００２６】相補型スイッチ１０を形成するトランジス
タ１１は下側の半導体２０１と中間のゲート電極２０５
により形成され、トランジスタ１２は下側の半導体２０
２と中間のゲート電極２０６により形成されている。

【００２７】一方、補助回路２０を形成するトランジス
タ２１は上側の半導体２０３と中間のゲート電極２０５
により形成され、トランジスタ２２は上側の半導体２０
４と中間のゲート電極２０６により形成されている。半
導体２０１には活性層を挟んで両側にドレインＤ１１と
ソースＳ１１の領域が形成されている。

【００２８】図３は、上記構造の相補型スイッチ回路の
下側の相補型スイッチ１０と上側の補助回路２０の電気
的な接続配線の構造を示した断面図である。下側のトラ
ンジスタ１１とトランジスタ１２により相補型スイッチ
１０が形成され、上側のトランジスタ２１とトランジス
タ２２により補助回路２０が形成されている。トランジ
スタ１１のドレインＤ１１とトランジスタ１２のドレイ
ンＤ１２はコンタクトホール３０１、３０４により配線
１０１に接続されている。トランジスタ１１のソースＳ
１１とトランジスタ１２のソースＳ１２はコンタクトホ
ール３０２、３０３を通して配線１０２に接続されて出
力部を形成している。トランジスタ２１のドレインＤ２
１とソースＳ２１はコンタクトホール３０５、３０６を
通して図１に示した配線１０３に接続されている。トラ
ンジスタ２２のドレインＤ２２とソースＳ２２はコンタ
クトホール３０７、３０８を通して同配線１０３に接続
されている。なお、本例のアルミ配線領域は一番上部に
一層だけある構造である。

【００２９】本実施形態の構成によれば、補助回路２０
を絶縁膜（図示せず）を介して相補型スイッチ１０の上
部に配置している。これにより、相補型スイッチ１０が
遮断するときに生ずる出力電位の変動を補助回路２０で
相殺することができるだけでなく、回路の占める面積を
増やさなくて済むという利点がある。

【００３０】ただし、単純にトランジスタを上下に形成
したのでは製造工程が増えすぎてしまう。そこで、図
２、図３に示すように、相補型スイッチ１０を構成する
トランジスタと、補助回路２０を構成するトランジスタ
の各々のゲートを共通にしている。即ち、トランジスタ
１１、１２はトップゲート型とし、トランジスタ２１、
２２はボトムゲート型とする。

【００３１】更に、図２、図３に示すように、補助回路
２０のｎ型のトランジスタ２２は相補型スイッチ１０の
ｐ型のトランジスタ１２の上部に形成し、補助回路２０
のｐ型のトランジスタ２１は相補型スイッチ１０のｎ型
のトランジスタ１１の上部に形成する。そうすれば、ト
ップゲート型のｐ型のトランジスタ１２とボトムゲート
型のｎ型のトランジスタ２２のゲートＧ１２、２２及び
トップゲート型のｎ型のトランジスタ１１とボトムゲー
ト型のｐ型のトランジスタ２１のゲートＧ１１、２１を
共通とすることができる。このようにゲートを共通化す
ることにより、従来必要であったゲート同士を接続する
配線構造を無くすことができ、製造工程の増加を防ぐこ
とができる。

【００３２】また、トランジスタ１１及び１２の各ソー
ス電極、ドレイン電極のコンタクトホール３０１、３０
２及び３０３、３０４とトランジスタ２１及び２２のソ
ース電極、ドレイン電極のコンタクトホール３０５、３
０６及び３０７、３０８とを独立にし、各々のコンタク
トホールから伸びる配線１０１、１０２を同層で形成す
るために、下側に位置するトランジスタ１１、１２の高
濃度イオンドープ領域であるＳ１１、Ｓ１２領域の方を
上側に位置するトランジスタ２１、２２の高濃度イオン
ドープ領域Ｓ２１、Ｓ２２よりサイズ的に大きくしてあ
る。即ち、半導体２０１、２０２のほうが半導体２０
３、２０４より長くなっている。

【００３３】ところで、従来例で示した図５の回路図に
示す負荷容量Ｃ及びトランジスタの容量に蓄積される全
電荷が、相補型スイッチ１０が切れる前後で保存される
ことから、スイッチが切れたときに生ずる出力電位の変
動ΔＶは前述した如く式（１）のように表される。トラ
ンジスタがオフしたときの容量がほぼゼロであると仮定
すると、任意の入力電圧に対し、このΔＶが０となるた
めには、以下の関係が成立することが必要である。

【００３４】２Ｃｇｓｎｏ（ＯＮ）＝Ｃｇｓｎ（ＯＮ）２Ｃｇｓｐｏ（ＯＮ）＝Ｃｇｓｐ（ＯＮ） …（２）ところで、トランジスタがオンしているときの容量は以
下のように表される。Ｃｇｓ（ＯＮ）＝εｒＷＬ／（２Ｔｏｘ） …（３）但し、εｒは酸化膜の誘電率、Ｗはチャネル幅、Ｌはチ
ャネル長、Ｔｏｘは酸化膜厚である。

【００３５】トランジスタ１１とトランジスタ２１或い
はトランジスタ１２とトランジスタ２２はゲート電極を
共通としているので、Ｗ及びＬはすべてのトランジスタ
で同じである。従って、式（２）を実現するためにはト
ランジスタ２１、２２のゲート酸化膜厚をトランジスタ
１１、１２のゲート酸化膜厚の２倍にすればよい。この
ため、図３において、ゲートＧ１１、２１は半導体２０
１と２０３の中央にはなく、半導体２０１側に近くなっ
ている。同様に、ゲートＧ２１、２２は半導体２０２と
２０４の中央にはなく、半導体２０２側に近くなってい
る。

【００３６】次に、低温ポリシリコン薄膜トランジスタ
の液晶デイスプレイのアレイ基板上に、上記した本実施
形態の相補型スイッチ回路で構成される回路を組み込む
ことを想定し、以下にその製法の具体例を説明する。

【００３７】図３において、ガラス基板（１１０）上に
絶縁膜（１１２）、及び半導体（活性層）２０１、２０
２となる非晶質シリコン膜をＰＥ−ＣＶＤ（プラズマケ
ミカルベーパディポジション）法を用いて真空中におい
て連続成膜する。その後、５００℃、で熱処理を行う事
で絶縁膜中に存在する水素を脱離する。ここで、絶縁膜
は酸化珪素膜であり膜厚は５００Å、活性層となる非晶
質シリコン膜の膜厚は５００Å、である。次に、ＥＬＡ
（エキシマレーザーアニール）法により活性層となる非
晶質シリコン膜を多結晶化する。次に、多結晶シリコン
膜をＣＦ_４とＯ_２の混合ガスを用いたＣＤＥ（ケミ
カルドライエッチング）法で加工する事により、図２に
示した如くアイランド状の領域（２０１、２０２）を得
る。

【００３８】次に、ＰＥ−ＣＶＤ（プラズマケミカルベ
ーパディポジション）法によりゲート絶縁膜（５１）と
なる酸化膜を成膜する。なお、膜厚は１０００Åであ
る。その後、ｎ型のトランジスタ１１の高濃度イオンド
ープ領域となる部分Ｓ１１、Ｄ１１以外の領域をレジス
トでマスクし、イオンドーピング法を用いてドナーとな
るＰＨ３を注入する。注入条件は、加速電圧１０Ｋｅ
Ｖ、ドーズ量ＩＥ１５／ｃｍ^２である。

【００３９】次に、レジストを剥離した後、ｐ型のトラ
ンジスタ１２の高濃度イオンドープ領域となる部分（Ｓ
１２、Ｄ１２）以外の領域をレジストでマスクし、イオ
ンドーピング法を用いてドナーとなる、ジボラン（Ｂ
_２Ｈ_６）を注入する。注入条件は、加速電圧１０Ｋ
ｅＶ、ドーズ量ＩＥ１５／ｃｍ^２である。次に、レジ
ストを剥離した後、ゲートＧ１１、１２とゲートＧ１
２、２２、負荷容量電極（下側）１０４となるＭｏＷ
（モリブデンタングテン合金）をスパッタ法により成膜
した後、ＣＤＥ法を用いて加工する。なお、ＭｏＷの膜
厚は２５００Åである。その後、５００℃で活性化アニ
ールを行う。この時、不純物は活性化され、薄膜トラン
ジスターのドレインＤ１１、Ｄ１２及びソースＳ１１、
Ｓ１２が形成される。

【００４０】次に、トランジスタ２１、２２のゲート絶
緑膜（５２）を成膜温度３５０℃、で成膜する。膜厚は
トランジスタ１１、１２の前記ゲート絶縁膜の２倍であ
る２０００Åである。次に、補助回路２０を構成するト
ランジスタ２１、２２の活性層（２０２、２０３）とな
る非晶質シリコン膜をＰＥ−ＣＶＤ（プラズマケミカル
ベーバディポジション）法を用いて真空中において成膜
する。

【００４１】その後、５００℃、で熱処理を行う事で非
晶質シリコン膜中に存在する水素を脱離する。ここで、
非晶質シリコン膜の膜厚は５００Å、である。

【００４２】次に、ＥＬＡ（エキシマレーザーアニー
ル）法により活性層となる非晶質シリコン膜を多結晶化
する。

【００４３】次に、多結晶シリコン膜をＣＦ_４とΟ
_２の混合ガスを用いたＣＤＥ（ケミカルドライエッチ
ング）法で加工する事により、図２に示した如くアイラ
ンド状の領域（２０３、２０４）を得る。

【００４４】但し、その大きさはトランジスタ１１、１
２の多結晶シリコン膜より、ソース、ドレインに対応す
る領域Ｓ２１、Ｓ２２、Ｄ２１、Ｄ２２がＳ１１、Ｓ１
２、Ｄ１１、Ｄ１２に比べて小さい。

【００４５】その後、ｐ型のトランジスタ２１の高濃度
イオンドープ領域となる部分（Ｓ２１、Ｄ２１）以外の
領域をレジストでマスクし、イオンドーピング法を用い
てドナーとなるＰＨ３を注入する。注入条件は、加速電
圧１０ＫｅＶ、ドーズ量ＩＥ１５／ｃｍ^２である。さ
らに、レジストを剥離した後、ｐ型のトランジスタ２１
の高濃度イオンドープ領域となる部分（Ｓ２１、Ｄ２
１）以外の領域をレジストでマスクし、イオンドーピン
グ法を用いてドナーとなる、ジボラン（Ｂ_２Ｈ _６）
を注入した後、レジストを剥離する。注入条件は、加速
電圧１０ＫｅＶ、ドーズ量ＩＥＩ５／ｃｍ^２である。

【００４６】次に、層間絶縁膜（５３）を成膜温度４０
０℃で成膜する。この時、トランジスタ２１、２２の不
純物は活性化され、薄膜トランジスタのドレインＤ２
１、Ｄ２２及びソースＳ２１、Ｓ２２が形成される。

【００４７】なお、層間絶縁膜は酸化膜であり、膜厚は
５０００Åである。次に、ふっ酸を用い、コンタクトホ
ール３０１、３０２、３０３、３０４を開口した後、Ａ
ｌから成る負荷容量Ｃと電極及び配線をスパッタ法を用
いて成膜した後、ウエット法を用いて加工する。なお成
膜したＡｌの膜厚は４５００Åである。また、電極及び
配線とは、回路の入力電極１０１、出力電極（２３）、
相補型スイッチ１０の出力電極（５０）と補助回路２０
の入力電極（４９）とを接続するための配線（１２
１）、補助回路の入力電極（４９）と出力電極（４８）
とを接続するための配線（１２０）である。

【００４８】次に、アレイの保護膜（５４）をＰＥ−Ｃ
ＶＤ法で成膜する。なお、保護膜は窒化珪素膜であり膜
厚は２０００Åである。

【００４９】本実施形態によれば、相補型スイッチ１０
の上部に補助回路２０を形成することにより、回路の面
積を増大させることがなく、またスイッチが切れるとき
に生ずる出力電位の変動を相殺することができるため、
スイッチ回路特性を向上させることができる。したがっ
て、このスイッチで構成されるデジタル、アナログ変換
回路をカラー液晶表示装置等のアレイ基板上に組み込め
ば、額縁が狭いままで、表示性能を向上させることがで
きる。

【００５０】また、相補型スイッチ１０を構成するトラ
ンジスタと補助回路２０を構成するトランジスタのゲー
トを共通に形成することにより、相補型スイッチ回路の
工程を簡略化することができる。

【００５１】更に、アルミ配線領域を一層としているた
め、工程を簡略化できると共に、寄生容量などの問題を
少なくすることができる。

【００５２】

【発明の効果】以上説明したように、本発明の相補型ス
イッチ回路によれば、回路面積を増大させることなし
に、補助回路により相補型スイッチの出力電位の変動を
相殺することができる。したがって、本発明の相補型ス
イッチ回路で構成される電子回路を表示装置のアレイ基
板上に組み込むことにより、狭額縁でありながら優れた
表示性能を得ることができる。

【図面の簡単な説明】

【図１】本実施形態に係わる相補型スイッチ回路の構成
を示した平面図。

【図２】図１の相補型スイッチ回路の相補型スイッチと
補助回路を構成するトランジスタの位置関係を示した斜
視図。

【図３】図１に示した相補型スイッチ回路の下側の相補
型スイッチと上側の補助回路の電気的な接続配線の構造
を示した断面図。

【図４】相補型スイッチのｎ型のトランジスタのゲート
電極の電位変化と出力電圧の関係示した特性図。

【図５】従来の相補型スイッチ回路の構成を示した回路
図。

【図６】（Ａ）は図５に示した相補型スイッチ回路のｐ
型トランジスタの容量特性を説明する特性図。（Ｂ）は
図５に示した相補型スイッチ回路のｎ型のトランジスタ
の容量特性を説明する特性図。

【図７】図５に示した従来の相補型スイッチ回路のレイ
アウト例を示した平面図。

【符号の説明】

１１、２２…ｎ型のトランジスタ１２、２１…ｐ型のトランジスタＤ１１、Ｄ１２、Ｄ２１、Ｄ２２…ドレインＳ１１、Ｓ１２、Ｓ２１、Ｓ２２…ソースＧ１１、２１、Ｇ１２，２２…ゲートＣ…負荷容量

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F048 AA01 AB10 AC04 BA16 BB01 BB16 BC01 BC03 BC16 BF16 BG06 CB01 CB04 CB10 5F110 AA04 BB02 BB04 BB11 CC02 CC08 DD02 EE06 EE44 FF02 FF30 GG02 GG13 GG25 GG30 HJ01 HJ12 HJ23 HL03 HL23 NN03 NN04 NN23 NN24 NN35 NN77 NN78 PP03 PP35

Claims

【特許請求の範囲】

【請求項１】第１のｎ型トランジスタと第１のｐ型ト
ランジスタとを並列に接続し、且つ各トランジスタのゲ
ートに極性の異なるゲート制御電圧を同時に印加して両
トランジスタを同時にオン／オフする相補型スイッチ
と、第２のｎ型トランジスタと第２のｐ型のトランジス
タとを並列に接続すると共に、両トランジスタの入力側
と出力側を短絡し、且つ各トランジスタのゲートに極性
の異なるゲート制御電圧を同時に印加して両トランジス
タを同時にオン／オフする補助回路とを備え、前記相補型スイッチの出力側に前記補助回路を接続し
て、前記相補型スイッチがオンした時、前記補助回路を
構成する両トランジスタをオフし、前記相補型スイッチ
がオフした時、前記補助回路を構成する両トランジスタ
をオンする相補型スイッチ回路において、前記相補型スイッチの上部に絶縁膜を介して前記補助回
路を形成したことを特徴とする相補型スイッチ回路。
【請求項２】前記相補型スイッチを構成する両トラン
ジスタはトップゲート型の電界効果トランジスタで構成
され、前記補助回路を構成する両トランジスタはボトム
ゲート型の電解効果トランジスタで構成され、前記第１のｎ型トランジスタの上に絶縁膜を介して前記
第２のｐ型トランジスタを形成し、且つ、これら両トラ
ンジスタのゲート電極は共通とし、前記第１のｐ型トラ
ンジスタの上に絶緑膜を介して前記第２のｎ型トランジ
スタを形成し、更に、これら両トランジスタのゲート電
極は共通であることを特徴とする請求項１に記載の相補
型スイッチ回路。
【請求項３】前記相補型スイッチを構成する両電界効
果トランジスタの高濃度イオンドープ領域の面積は、前
記補助回路を構成する両電界効果トランジスタの高濃度
イオンドープ領域の面積より広いことを特徴とする請求
項２に記載の相補型スイッチ回路。
【請求項４】前記相補型スイッチを構成する両電界効
果トランジスタのソース電極及びドレイン電極と、前記
補助回路を構成する両電界効果トランジスタのソース電
極及びドレイン電極と、本回路を構成する他の配線が全
て一層に形成されていることを特徴とする請求項２又は
３に記載の相補型スイッチ回路。
【請求項５】前記相補型スイッチを構成する両電界効
果トランジスタのゲート絶縁膜の厚さが、前記補助回路
を構成する両電界効果トランジスタのゲート絶縁膜の厚
さの２倍であることを特徴とする請求項２、３又は４に
記載の相補型スイッチ回路。