JP2002270687A

JP2002270687A - 半導体装置及びその製造方法

Info

Publication number: JP2002270687A
Application number: JP2001062511A
Authority: JP
Inventors: Hiroyuki Kubo; 博之久保
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-03-06
Filing date: 2001-03-06
Publication date: 2002-09-20

Abstract

(57)【要約】【課題】配線部材と不純物拡散層間での寄生容量を大
幅に低減できるようにすると共に、配線部材の電圧によ
る不純物拡散層の反転を確実に阻止できるようにする。【解決手段】基板１と、基板１内の所定位置に設けら
れた拡散抵抗層３と、拡散抵抗層３を覆うようにして基
板１上に設けられた層間絶縁膜１０と、層間絶縁膜１０
を挟んで拡散抵抗層３の上方に所定の形状を有する配線
７とを備え、拡散抵抗層３上の層間絶縁膜１０と配線７
との間には、空隙部２０を有するものである。従来の半
導体装置と比べて、拡散抵抗層３と配線７との間の誘電
率は確実に小さくなり、当該間の寄生容量は大幅に低減
されて、配線７の電圧による拡散抵抗層３の反転は確実
に阻止するようなされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、層間絶縁膜を介し
て拡散抵抗層の上方に配線を備えるＧａＡｓ化合物半導
体素子等に適用して好適な半導体装置及びその製造方法
に関するものである。詳しくは、不純物拡散層上の絶縁
性の膜と、その上方の配線部材との間に空隙部を有し、
不純物拡散層と配線部材との間の寄生容量を大幅に低減
できるようにすると共に、配線部材の電圧による不純物
拡散層の反転を確実に阻止できるようにした半導体装置
及びその製造方法に関するものである。

【０００２】

【従来の技術】近年、ＩＣの小型化に伴いＦＥＴや抵
抗、インダクタンスといった素子の縮小化やパターンレ
イアウトによるチップ面積の有効利用が進められてい
る。この中で、ＩＣの拡散抵抗は、その上方に取り出し
電極以外何もパターニングされないので、一対の取り出
し電極間には抵抗の長さに応じたスペースができる。こ
のスペースを有効に利用するために、拡散抵抗の上方に
金属配線を形成し、限られたチップ面積を有効に利用す
る方法が取られる。

【０００３】図７Ａ〜Ｃは従来例に係る半導体装置９０
の構成例を示す平面図、並びにそのＹ５−Ｙ６及びＸ５
−Ｘ６矢視断面図である。図７Ａ〜Ｃに示す半導体装置
９０は、ＧａＡｓ化合物半導体からなる基板９１を有し
ている。基板９１は、例えば直径１５０ｍｍ、厚さ５０
０μｍ程度の大きさを有するウェハーである。

【０００４】次に、半導体装置９０は、基板９１の表面
部の一部とその近傍に拡散抵抗層９２を有している。こ
の拡散抵抗層９２は、ドナー不純物としてＳｉイオンを
基板９１に注入して成されたものである。これにより、
拡散抵抗層９２の抵抗値は、基板９１と比べて低く成さ
れている。

【０００５】さらに、半導体装置９０は拡散抵抗層９２
を覆う層間絶縁膜９３を有している。この層間絶縁膜９
３は、拡散抵抗層９２と、この拡散抵抗層９２の上部に
設けられる他の部材とを絶縁するものである。層間絶縁
膜９３は、第１のＳｉＮ膜９４及び第２のＳｉＮ膜９５
から構成されている。ＳｉＮ膜９４は約３００ｎｍ、Ｓ
ｉＮ膜９５は約２００ｎｍの厚さを有している。

【０００６】さらに、半導体装置９０は層間絶縁膜９３
上に配線９６を有している。この配線９６は、拡散抵抗
層９２の上方を通るよう成されている。この配線９６は
その下側からＴｉ／Ｐｔ／Ａｕの各金属からなる多層構
造を有している。配線９６の厚さはＴｉ／Ｐｔ／Ａｕの
各層で、それぞれ５０ｎｍ／５０ｎｍ／６００ｎｍ程度
である。

【０００７】

【発明が解決しようとする課題】ところで、従来方式に
係る半導体装置によれば、図８Ａに示すように、配線９
６に一定の大きさ以上の（−）電圧が印加されると、配
線９６の下方に設けられた拡散抵抗層９２の表面及びそ
の近傍に正孔（＋）が集まって反転し、拡散抵抗層９２
の抵抗値が高くなってしまう。また、図８Ｂに示すよう
に、配線９６に一定の大きさ以上の（＋）電圧が印加さ
れると、配線９６の下方に設けられた拡散抵抗層９２の
表面及びその近傍に電子（−）が集まって蓄積し、拡散
抵抗層９２の抵抗値が低くなってしまう。

【０００８】このように、配線９６に一定以上の電圧が
印加されると、配線９６（以下、配線部材ともいう）の
下方にある拡散抵抗層９２（以下、不純物拡散層ともい
う）に意図しない抵抗値の変動が生じて、半導体装置９
０のトランジスタの動作に悪影響を及ぼすという問題が
ある。

【０００９】そこで、本発明はそのような問題を解決し
たものであって、配線部材と不純物拡散層間での寄生容
量を大幅に低減できるようにすると共に、配線部材の電
圧による不純物拡散層の反転を確実に阻止できるように
した半導体装置及びその製造方法の提供を目的とする。

【００１０】

【課題を解決するための手段】上述した課題は、所定の
下地部材と、下地部材内の所定位置に設けられた不純物
拡散層と、不純物拡散層を覆うようにして下地部材上に
設けられた絶縁性の膜と、この絶縁性の膜を挟んで不純
物拡散層の上方に所定の形状を有する配線部材とを備
え、不純物拡散層上の絶縁性の膜と配線部材との間に
は、空隙部を有することを特徴とする半導体装置によっ
て解決される。

【００１１】本発明に係る半導体装置によれば、不純物
拡散層と配線部材との間に絶縁膜のみを有する場合と比
べて、不純物拡散層と配線部材との間の誘電率を確実に
小さくできるので、当該間の寄生容量を大幅に低減でき
る。それゆえ、従来の半導体装置と比べて、配線部材の
電圧による不純物拡散層の反転を確実に阻止できる。

【００１２】本発明に係る半導体装置の製造方法は、所
定の下地部材内に成された不純物拡散層の上方に所定の
形状を有する配線部材を形成する方法において、下地部
材内の所定位置に不純物拡散層を形成した後、この不純
物拡散層を覆うようにして、下地部材上に絶縁性の膜を
形成し、この不純物拡散層上の絶縁性の膜上に所定の間
隔保持部材を形成し、この間隔保持部材上に配線部材を
形成して所定の形状に加工し、その後、配線部材下の間
隔保持部材を除去することを特徴とするものである。

【００１３】本発明に係る半導体装置の製造方法によれ
ば、配線部材と不純物拡散層上の絶縁性の膜との間に空
隙部を形成できるので、配線部材と不純物拡散層との間
に絶縁性の膜のみを形成する場合と比べて、配線部材と
不純物拡散層との間の誘電率を確実に小さくでき、当該
間での寄生容量を大幅に低減できる。それゆえ、従来と
比べて、配線部材の電圧による不純物拡散層の反転を確
実に阻止できるようにした半導体装置を製造することが
できる。

【００１４】

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施形態に係る半導体装置及びその製造方法につ
いて詳しく説明する。図１Ａ〜Ｃは本発明の実施形態に
係る半導体装置１００の構成例を示す平面図、並びにＹ
１−Ｙ２及びＸ１−Ｘ２矢視断面図である。

【００１５】この実施形態では、不純物拡散層上の絶縁
性の膜と、その上方の配線部材との間に空隙部を有し、
不純物拡散層と配線部材との間に絶縁性の膜のみを有す
る場合と比べて、不純物拡散層と配線部材との間の誘電
率を確実に小さくできるようにし、従来の半導体装置と
比べて、不純物拡散層と配線部材との間の寄生容量を大
幅に低減できるようにすると共に、配線部材の電圧によ
る不純物拡散層の反転を確実に阻止できるようにしたも
のである。

【００１６】図１Ａ〜Ｃに示す半導体装置１００は、所
定の下地部材の一例としてＧａＡｓ化合物半導体からな
る基板１を有している。ＧａＡｓ化合物半導体は、その
結晶中での電子の移動度がＳｉと比べて大きく、特に高
速動作を要する半導体装置の基板部材として用いられる
ものである。基板１は、例えば直径１５０ｍｍ、厚さ５
００μｍ程度の大きさを有するウェハーである。

【００１７】また、半導体装置１００は、基板１の表面
部の一部及びその近傍に不純物拡散層の一例として拡散
抵抗層３を有している。この拡散抵抗層３は、ドナー不
純物としてＳｉイオンを基板１に注入して成されたもの
である。Ｓｉイオンを有することにより、拡散抵抗層３
の抵抗値は基板１と比べて低く成されている。基板１へ
注入されたＳｉイオンの量は、例えば４・１０¹²atoms
／cm²程度である。

【００１８】さらに、半導体装置１００は、図１Ｃに示
すように、拡散抵抗層３の両側にＮ ⁺コンタクト部９を
有している。このＮ⁺コンタクト部９は、拡散抵抗層３
と同様に、ドナー不純物としてＳｉイオンを注入して成
されたものである。Ｎ⁺コンタクト部９に注入されたＳ
ｉイオンは、例えば３・１０¹³atoms／cm²程度であり、
Ｎ⁺コンタクト部９は拡散抵抗層３よりも抵抗値が低く
成されている。

【００１９】さらに、半導体装置１００は、Ｎ⁺コンタ
クト部９の上面に接するようにして、電極１１を有して
いる。この電極１１は、図１Ｃにおいて下側からＡｕＧ
ｅ／Ｎｉの多層構造を有している。電極１１の厚さは、
ＡｕＧｅ／Ｎｉの各層で、それぞれ１７０ｎｍ／４０ｎ
ｍに成されている。この電極１１は、基板１のＮ⁺コン
タクト部９と合金化されて、その接触抵抗の低減化が図
られている。

【００２０】また、半導体装置１００は絶縁性の膜の一
例として層間絶縁膜１０を有している。この層間絶縁膜
１０は拡散抵抗層３を覆うようにして基板１上に設けら
れている。これにより、拡散抵抗層３はその上方に設け
られている配線部材と絶縁するようなされている。

【００２１】この層間絶縁膜１０は第１のＳｉＮ膜５及
び第２のＳｉＮ膜６から構成されている。ＳｉＮ膜５は
拡散抵抗層３上に設けられおり、その厚さは約３００ｎ
ｍ程度である。ＳｉＮ膜６は、ＳｉＮ膜５上及び電極１
１上に設けられており、その厚さは約２００ｎｍ程度で
ある。ＳｉＮ膜６には電極１１とその上方の配線部材を
連接せしめるコンタクトホール１５が設けられている。

【００２２】さらに、半導体装置１００は、層間絶縁膜
１０を挟んで拡散抵抗層３の上方に、配線部材の一例と
して配線７を有している。配線７は拡散抵抗層３の上方
を通って、所定方向と電気信号を送受するよう成されて
いる。図１Ｃにおいて、配線７は下側からＴｉ／Ｐｔ／
Ａｕからなる多層構造を有している。Ｔｉは、層間絶縁
膜１０や拡散抵抗層３へのＰｔ及びＡｕの拡散を防ぐバ
リヤメタル層である。Ｐｔは、ＴｉとＡｕの密着性を高
める接合層であり、Ａｕは電気信号を送受する配線層で
ある。配線７の厚さはＴｉ／Ｐｔ／Ａｕの各層で、それ
ぞれ５０ｎｍ／５０ｎｍ／６００ｎｍ程度に成されてい
る。

【００２３】また、半導体装置１００は、配線７とは別
に層間絶縁膜１０上に設けられ、コンタクトホール１５
を介して電極１１と接する配線１３も有している。この
配線１３は電極１１と連接された拡散抵抗層３を通し
て、所定方向と電気信号を送受するよう成されている。
配線１３は、配線７と同様に、その下側からＴｉ／Ｐｔ
／Ａｕからなる多層構造を有している。配線１３の厚さ
は、Ｔｉ／Ｐｔ／Ａｕの各層で、それぞれ５０ｎｍ／５
０ｎｍ／６００ｎｍ程度である。

【００２４】そして、半導体装置１００は、層間絶縁膜
１０と配線７との間に空隙部２０を有している。この空
隙部２０は、配線７に印加された電圧による拡散抵抗層
３の反転や蓄積を阻止し、拡散抵抗層３の抵抗値を一定
に保持するものである。この空隙部２０と拡散抵抗層３
の抵抗値との関係は以下の通りである。

【００２５】空隙部２０の比誘電率は層間絶縁膜１０の
比誘電率よりも著しく小さい。例えば、空気の比誘電率
は層間絶縁膜１０を構成するＳｉＮの比誘電率の約１／
７である。また、層間絶縁膜１０と配線７との間に空隙
部２０を設けたことにより、拡散抵抗層３と配線７の距
離は空隙部２０の高さだけ延長される。

【００２６】ここで、拡散抵抗層３と配線７との間の比
誘電率をεｓ、真空の誘電率をε０、拡散抵抗層３と配
線７との距離をｄ、拡散抵抗層３の上方にある配線７の
面積をｓとすると、拡散抵抗層３と配線７との間の寄生
容量Ｃは（１）式で示される。Ｃ＝εｓ・ε０・ｓ／ｄ・・・（１）（１）式において、層間絶縁膜１０と配線７との間に空
隙部２０を設けた場合、εｓは小さくなり、ｄは大きく
なるので、寄生容量Ｃは小さくなる。

【００２７】次に、配線７に印加される電圧をＶとする
と、寄生容量Ｃに蓄積される電荷Ｑは（２）式で示され
る。Ｑ＝ＣＶ・・・（２）（２）式において、配線７に印加される電圧Ｖが一定の
場合、寄生容量Ｃが小さくなると、この寄生容量Ｃに蓄
積される電荷Ｑは減少する。

【００２８】以上より、層間絶縁膜１０と配線７との間
に空隙部２０を設けた場合、拡散抵抗層３と配線７との
間の寄生容量Ｃに蓄積できる電荷Ｑは減少するので、配
線７の下方にある拡散抵抗層３の表面及びその近傍には
電荷が集まりにくくなる。即ち、拡散抵抗層３の表面及
びその近傍で反転層及び蓄積層は形成されにくくなる。
それゆえ、層間絶縁膜１０上に配線７を直接設ける場合
と比べて、拡散抵抗層３の抵抗値をより一定に保持する
ことができる。

【００２９】次に、図２〜図６を参照しながら、この半
導体装置１００の製造方法について説明する。ここで
は、基板１内に成された拡散抵抗層３の上方に所定の形
状を有する配線７を形成する場合を想定する。まず、図
２Ａに示すように、ＧａＡｓ化合物半導体からなる基板
１上にＳｉＮからなるスルー膜２２を形成する。このス
ルー膜２２は、基板１に不純物を導入する際に、基板１
の表面部が非晶質化しないように保護するものである。
スルー膜２２はＣＶＤ装置を用いて、約５０ｎｍの厚さ
に形成する。使用する反応ガスはＳｉＨ₂Ｃｌ₂及びＮＨ
₃の混合ガスであり、反応温度は約８００℃である。

【００３０】次に、図２Ｂに示すように、フォトリソグ
ラフィによって、スルー膜２２上に拡散抵抗層３の形成
領域を露出するようなレジストパターン２４を形成す
る。フォトリソグラフィによるレジストパターン２４の
形成方法は以下の通りである。まず、スルー膜２２の上
にレジスト部材を塗布する。レジスト部材にはポジ型、
或いはネガ型のいずれを使用しても良いが、微細加工の
点で優れているポジ型のレジスト部材を使用する。レジ
スト部材の塗布装置には、半導体製造工程で一般的に使
用されているレジストスピンコータを用いる。

【００３１】次に、拡散抵抗層３の形成領域上のレジス
ト部材を露光する。この露光は、塗布したレジスト部材
の上方に、拡散抵抗層３の形成領域に光線を透過するよ
うなレチクルを設け、このレチクルの上方から紫外線等
を照射して行う。使用する装置は縮小投影露光装置であ
る。

【００３２】そして、コータデベロッパを用いて、露光
したレジスト部材に現像液を施して、現像する。このよ
うにして、拡散抵抗層３の形成領域を露出するようなレ
ジストパターン２４をスルー膜２２上に形成する。形成
したレジストパターン２４の膜厚は、例えば１０μｍ程
度である。

【００３３】レジストパターン２４を形成した後、この
レジストパターン２４をマスクにして、基板１にＳｉイ
オンを注入し、拡散抵抗層３を形成する。Ｓｉイオンの
注入はイオン打込み装置を用いて行う。打込むイオンの
量は、例えば４・１０¹²atoms／cm²程度である。

【００３４】次に、レジストパターン２４をウエットま
たはドライエッチングによって除去する。ウエットエッ
チングにより除去する場合には、例えば、エッチング液
として１０４剥離液やＭＳ−２０００等の有機溶剤を用
いる。また、ドライエッチングにより除去する場合に
は、例えば、Ｏ₂ガスを用いてアッシングする。

【００３５】レジストパターン２４を除去した後、図２
Ｃに示すように、スルー膜２２上にＮ⁺コンタクト部９
の形成領域を露出するようなレジストパターン２６をフ
ォトリソグラフィにより形成する。そして、このレジス
トパターン２６をマスクにして、基板１にＳｉイオンを
注入する。これにより、拡散抵抗層３の両側にＮ⁺コン
タクト部９を形成できる。Ｓｉイオンの注入は、拡散抵
抗層３と同様に、イオン打込み装置を用いて行う。打込
むイオンの量は、例えば３・１０¹³atoms／cm²程度であ
る。

【００３６】Ｎ⁺コンタクト部９を形成した後、図２Ｄ
に示すように、レジストパターンをウエットまたはドラ
イエッチングにより除去する。次に、スルー膜をウエッ
トまたはドライエッチングによって除去する。ＳｉＮか
らなるスルー膜をウエットエッチングにより除去する場
合には、例えば、Ｈ₃ＰＯ₄水溶液を用いる。また、ドラ
イエッチングにより除去する場合には、例えば、ＣＦ₄
及びＯ₂の混合ガスを用いたプラズマエッチングを行
う。

【００３７】スルー膜を除去した後、図２Ｄに示す基板
１をＡｓ雰囲気中で加熱し、拡散抵抗層３及びＮ⁺コン
タクト部９に注入されたＳｉイオンを活性化する。これ
により、拡散抵抗層３及びＮ⁺コンタクト部９のＳｉイ
オンはＧａＡｓと結合し、拡散抵抗層３及びＮ⁺コンタ
クト部９は所定の抵抗値を有するように成される。基板
１の加熱温度は、例えば約８００℃である。

【００３８】基板１の拡散抵抗層３及びＮ⁺コンタクト
部９中のＳｉイオンを活性化した後、図３Ａに示すよう
に、基板１上に第１のＳｉＮ膜５を形成する。このＳｉ
Ｎ膜５は層間絶縁膜の一部を成すものである。ＳｉＮ膜
５は、例えばＣＶＤ装置を用いて約３００ｎｍの厚さに
形成する。ＣＶＤ装置の製膜条件は、ＳｉＮからなるス
ルー膜と同様である。

【００３９】次に、図３Ｂに示すように、Ｎ⁺コンタク
ト部９を露出するようなレジストパターン２８を、フォ
トリソグラフィによりＳｉＮ膜５上に形成する。そし
て、このレジストパターン２８をマスクにして、Ｎ⁺コ
ンタクト部９上のＳｉＮ膜５をドライエッチングにより
除去する。このドライエッチングは、例えば、ＣＦ₄及
びＯ₂の混合ガスを用いるプラズマエッチングにより行
う。また、ＳｉＮ膜５の除去はウエットエッチングによ
って行っても良い。この場合、レジストパターン２８を
侵すことなくＳｉＮ膜を除去できるような、ＨＦ／ＮＨ
₄Ｆ（フッ酸／フッ化アンモニウム混合液）等を用いれ
ば良い。

【００４０】図３Ｃに示すように、ＳｉＮ膜５を選択的
に除去した後、レジストパターン２８を残したまま、基
板１の全面にＡｕＧｅを約１７０ｎｍ、次いでＮｉを約
４０ｎｍ程度堆積して、電極形成用の金属膜を形成す
る。ＡｕＧｅ／Ｎｉの堆積にはスパッタ装置、または蒸
着装置等を用いる。

【００４１】レジストパターン２８を残した基板１上
に、電極形成用の金属膜を堆積した後、図４Ａに示すよ
うに、レジストパターン２８上の当該金属膜をリフトオ
フにより除去して、多層構造を有する電極１１を形成す
る。即ち、基板１の全面に純水を噴射し、レジストパタ
ーン２８と当該レジストパターン２８上の金属膜を一括
して除去し、Ｎ⁺コンタクト部９上にのみ多層構造を有
する金属膜を残して、電極１１を形成する。

【００４２】次に、図４Ｂに示すように、基板１をＮ２
雰囲気下で約４８０℃に熱し、Ｎ＋コンタクト部９と電
極１１を合金化する。これにより、Ｎ⁺コンタクト部９
と電極１１の接触抵抗は低減化される。電極１１を合金
化した後、図４Ｃに示すように、基板１の全面に層間絶
縁膜１０の一部を成す第２のＳｉＮ膜６を形成する。こ
のＳｉＮ膜６は、ＳｉＮ膜５と同様の製膜条件で、約２
００ｎｍの厚さに形成する。

【００４３】ＳｉＮ膜６を形成した後、図５Ａに示すよ
うに、フォトリソグラフィによりコンタクトホール３２
形成用のレジストパターン３０を、ＳｉＮ膜６上に形成
する。そして、レジストパターン３０をマスクにして、
ＳｉＮ膜６を選択的に除去し、コンタクトホール３２を
形成する。

【００４４】コンタクトホール３２を形成した後、レジ
ストパターン３２をウエットまたはドライエッチングに
より除去する。そして、形成したコンタクトホール３２
を埋め込むようにして、基板１の全面に、Ｔｉを約５０
ｎｍ、次いでＰｔを約５０ｎｍ、そしてＡｕを約６００
ｎｍ程度堆積して、配線形成用の金属膜を形成する。こ
の配線形成用の、多層構造を有する金属膜は、スパッタ
装置または蒸着装置を用いて形成する。

【００４５】基板１上に配線形成用の金属膜を堆積した
後、Ｂ５に示すように、当該金属膜上に配線形成用のレ
ジストパターン３４をフォトリソグラフィにより形成
し、このレジストパターン３４をマスクにして、金属膜
を選択的にエッチングする。これにより、コンタクトホ
ール３２を通して電極１１と連接する配線１３を形成で
きる。配線１３形成時の金属膜のエッチングは、例えば
Ａｒイオンミリングにより行う。

【００４６】次に、レジストパターン３２をウエットま
たはドライエッチングによって除去する。そして、図１
Ｂ及びＣに示した空隙部２０を形成するために、拡散抵
抗層３の上方のＳｉＮ膜６上に、図５Ｃに示すような、
間隔保持部材の一例となるレジストパターン３６をフォ
トリソグラフィにより形成する。レジストパターン３６
を形成した後、当該レジストパターン３６を窒素雰囲気
下で約１６０℃に熱して、その表面部を球面状に加工す
る。

【００４７】レジストパターン３６の表面部を球面状に
加工した後、このレジストパターン３６を覆うようにし
て基板１の全面に、例えば，Ｔｉを約５０ｎｍ、続いて
Ｐｔを約５０ｎｍ、そしてＡｕを約６００ｎｍ堆積し
て、配線形成用の金属膜を形成する。この配線形成用
の、多層構造を有する金属膜の形成は、スパッタ装置ま
たは蒸着装置等を用いて行う。

【００４８】次に、この金属膜上に配線形成用のレジス
トパターンをフォトリソグラフィにより形成し、形成し
たレジストパターンをマスクにして金属膜をエッチング
し、図６Ａ及びＢに示す配線７を形成する。配線７形成
時の金属膜のエッチングは、例えばＡｒイオンミリング
により行う。拡散抵抗層３の上方に位置する配線７は、
下地であるレジストパターン３６がその表面部を球面状
に加工されているので、段切れ等の不良を生じることな
く拡散抵抗層３の上方で弧状に成される。

【００４９】配線７を形成した後、レジストパターン３
６をウエットまたはドライエッチングによって除去す
る。ウエットエッチングの場合は、例えば、エッチング
液として１０４剥離液やＭＳ−２０００等の有機溶剤を
用いてレジストパターン３６を溶解して除去する。ま
た、ドライエッチングの場合は、例えば、Ｏ₂ガスを用
いてレジストパターン３６をアッシングして除去する。
このように、配線７下のレジストパターン３６を除去し
て、図１に示す半導体装置１００を完成する。

【００５０】尚、本実施形態では配線１３を形成した後
に配線７を形成したが、配線１３と配線７は一括して形
成することもできる。この場合、先ずレジストパターン
３６をＳｉＮ膜６上に形成し、形成したレジストパター
ン３６の表面部を球面状に加工する。次に、例えばＴｉ
／Ｐｔ／Ａｕをそれぞれ約５０ｎｍ／５０ｎｍ／６００
ｎｍ程度堆積して多層構造を有する金属膜を形成する。
そして、形成した金属膜上に配線７及び配線１３形成用
のレジストパターンを形成し、このレジストパターンを
マスクにして金属膜をエッチングする。このようにし
て、配線１３と配線７とを一括して形成できる。

【００５１】このように本発明に係る半導体装置１００
によれば、拡散抵抗層３上の層間絶縁膜１０と、その上
方の配線７との間に、空隙部２０を有するようなされた
ものである。従って、拡散抵抗層３と配線７との間に層
間絶縁膜１０のみを有する場合と比べて、拡散抵抗層３
と配線７との間の誘電率を確実に小さくできるので、当
該間の寄生容量を大幅に低減できる。これにより、従来
の半導体装置と比べて、配線７の電圧による拡散抵抗層
３の反転を確実に阻止できるので、半導体装置のトラン
ジスタ動作の信頼性をより向上できる。

【００５２】尚、本実施形態では、層間絶縁膜を挟んで
拡散抵抗層の上方に配線を備えるＧａＡｓ化合物半導体
素子の場合について説明したが、これに限られることは
なく、例えばバイポーラＩＣやＣＣＤ等の半導体装置及
びその製造方法等について広く適用することができる。

【００５３】

【発明の効果】本発明に係る半導体装置によれば、不純
物拡散層上の絶縁性の膜と、その上方の配線部材との間
に、空隙部を有するようなされたものである。この構成
によって、不純物拡散層と配線部材との間に絶縁性の膜
のみを有する場合と比べて、不純物拡散層と配線部材と
の間の誘電率を確実に小さくできるので、当該間の寄生
容量を大幅に低減できる。従って、従来の半導体装置と
比べて、配線部材の電圧による不純物拡散層の反転を確
実に阻止できるので、半導体装置のトランジスタ動作の
信頼性をより向上できる。

【００５４】本発明に係る半導体装置の製造方法によれ
ば、不純物拡散層上の絶縁性の膜上に所定の間隔保持部
材を形成し、この間隔保持部材上に配線部材を形成して
所定の形状に加工し、その後、配線部材下の間隔保持部
材を除去するものである。この構成によって、配線部材
と不純物拡散層上の絶縁性の膜との間に空隙部を形成で
きるので、配線部材と不純物拡散層との間に絶縁性の膜
のみを形成する場合と比べて、配線部材と不純物拡散層
との間の誘電率を確実に小さくでき、当該間での寄生容
量を大幅に低減できる。

【００５５】従って、従来と比べて、配線部材の電圧に
よる不純物拡散層の反転を確実に阻止できるようにした
半導体装置を、歩留まり良く、かつ再現性良く製造する
ことができる。さらに、不純物拡散層の反転を考慮せず
に不純物拡散層の上方に配線部材を形成できるので、半
導体装置のチップ面積を有効に利用でき、より縮小化し
た半導体装置を製造できる。この発明は、拡散抵抗層を
有して、その上方に配線を備えるＧａＡｓ化合物半導体
素子に適用して好適である。

【図面の簡単な説明】

【図１】Ａ〜Ｃは本発明の実施形態に係る半導体装置１
００の構成例を示す平面図、並びにＹ１−Ｙ２及びＸ１
−Ｘ２矢視断面図である。

【図２】Ａ〜Ｄは半導体装置１００の製造方法を示す工
程図（その１）である。

【図３】Ａ〜Ｃは半導体装置１００の製造方法を示す工
程図（その２）である。

【図４】Ａ〜Ｃは半導体装置１００の製造方法を示す工
程図（その３）である。

【図５】Ａ〜Ｃは半導体装置１００の製造方法を示す工
程図（その４）である。

【図６】Ａは半導体装置１００の製造方法を示す工程図
（その５）及びＢはそのＸ３−Ｘ４矢視断面図である。

【図７】Ａ〜Ｃは従来例に係る半導体装置９０の構成例
を示す平面図、並びにそのＹ５−Ｙ６及びＸ５−Ｘ６矢
視断面図である。

【図８】Ａ及びＢは問題点を説明する半導体装置９０の
動作例を示す断面図である。

【符号の説明】

１・・・基板、３・・・拡散抵抗層（不純物拡散層）、
５，６・・・ＳｉＮ膜、７・・・配線、９・・・Ｎ⁺コ
ンタクト部、１０・・・層間絶縁膜（絶縁性の膜）、１
１・・・電極、２０・・・空隙部、３６・・・レジスト
パターン（間隔保持部材）、１００・・・半導体装置

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M104 AA05 BB11 BB15 CC01 DD08 DD09 DD17 DD34 DD37 DD65 DD68 DD78 FF04 GG19 HH18 5F033 GG02 HH07 HH13 HH18 JJ01 JJ07 JJ13 JJ18 KK07 KK13 KK18 MM05 MM08 NN06 PP15 PP19 QQ08 QQ09 QQ12 QQ14 QQ19 QQ37 QQ41 QQ58 QQ62 QQ69 QQ73 RR06 RR30 SS11 TT02 XX09 XX23 XX24

Claims

【特許請求の範囲】

【請求項１】所定の下地部材と、前記下地部材内の所定位置に設けられた不純物拡散層
と、前記不純物拡散層を覆うようにして前記下地部材上に設
けられた絶縁性の膜と、前記絶縁性の膜を挟んで前記不純物拡散層の上方に所定
の形状を有する配線部材とを備え、前記不純物拡散層上の前記絶縁性の膜と前記配線部材と
の間には、空隙部を有することを特徴とする半導体装
置。
【請求項２】前記所定の下地部材は、ＧａＡｓからな
る化合物半導体基板であることを特徴とする請求項１に
記載の半導体装置。
【請求項３】前記不純物拡散層を拡散抵抗層とするこ
とを特徴とする請求項１に記載の半導体装置。
【請求項４】所定の下地部材内に成された不純物拡散
層の上方に所定の形状を有する配線部材を形成する方法
において、前記下地部材内の所定位置に前記不純物拡散層を形成し
た後、前記不純物拡散層を覆うようにして、前記下地部材上に
絶縁性の膜を形成し、前記不純物拡散層上の絶縁性の膜上に所定の間隔保持部
材を形成し、前記間隔保持部材上に配線部材を形成して所定の形状に
加工し、その後前記配線部材下の間隔保持部材を除去す
ることを特徴とする半導体装置の製造方法。
【請求項５】前記下地部材にはＧａＡｓからなる化合
物半導体基板を使用することを特徴とする請求項４に記
載の半導体装置の製造方法。
【請求項６】前記下地部材内に成された不純物拡散層
を、拡散抵抗層とすることを特徴とする請求項４に記載
の半導体装置の製造方法。
【請求項７】前記間隔保持部材にはレジストパターン
を使用することを特徴とする請求項４に記載の半導体装
置の製造方法。
【請求項８】前記間隔保持部材の表面を球面状に加工
することを特徴とする請求項４に記載の半導体装置の製
造方法。
【請求項９】前記間隔保持部材をＯ₂ガスを用いてア
ッシングして除去することを特徴とする請求項４に記載
の半導体装置の製造方法。
【請求項１０】前記間隔保持部材を有機溶剤でウエッ
トエッチングして除去することを特徴とする請求項４に
記載の半導体装置の製造方法。