JP2002252124A - チップ型電子部品及びその製造方法 - Google Patents
チップ型電子部品及びその製造方法Info
- Publication number
- JP2002252124A JP2002252124A JP2001046071A JP2001046071A JP2002252124A JP 2002252124 A JP2002252124 A JP 2002252124A JP 2001046071 A JP2001046071 A JP 2001046071A JP 2001046071 A JP2001046071 A JP 2001046071A JP 2002252124 A JP2002252124 A JP 2002252124A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- chip
- external electrode
- type electronic
- conductive member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【課題】 プリント基板のランド部との実装性が良好
な、さらに容易に製造可能なチップ型電子部品及びその
製造方法を提供することを目的とする。 【解決手段】 基体２１に埋設された導電部材と、基体
２１に設けられ、導電部材と接触した外部電極４１とを
備えた電子部品２０であって、外部電極４１の表面に曲
面を有し、曲面の一部に凹凸、または山形形状の電極領
域を設けた。
な、さらに容易に製造可能なチップ型電子部品及びその
製造方法を提供することを目的とする。 【解決手段】 基体２１に埋設された導電部材と、基体
２１に設けられ、導電部材と接触した外部電極４１とを
備えた電子部品２０であって、外部電極４１の表面に曲
面を有し、曲面の一部に凹凸、または山形形状の電極領
域を設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器等に好適
に使用され、特にノイズ対策に使用することが可能なチ
ップ型電子部品及びその製造方法に関するものである。
に使用され、特にノイズ対策に使用することが可能なチ
ップ型電子部品及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、フェライト燒結体の貫通孔に内部
導体を設けたチップ型インピーダンス素子やフェライト
グリーンシートと内部導体を積層し燒結体とした電子部
品がノイズ対策部品として小型、薄型化されたデジタル
機器に数多く使用されている。
導体を設けたチップ型インピーダンス素子やフェライト
グリーンシートと内部導体を積層し燒結体とした電子部
品がノイズ対策部品として小型、薄型化されたデジタル
機器に数多く使用されている。
【０００３】以下、従来の積層型のチップ型インピーダ
ンス素子について説明する。図７は、従来の電子部品の
内部構造を示す透視斜視図である。図７において１１は
磁性フェライト、１２は内部導体、１３は内部導体と導
通する外部電極である。以上のように構成された従来の
積層型のチップ型インピーダンス素子は、複数枚の磁性
フェライトシート上に内部導体１２を印刷しラミネート
等によって積層し、焼成一体化して燒結体端面に導電ペ
ーストを塗布、焼付けて外部電極を形成して製造してい
る。
ンス素子について説明する。図７は、従来の電子部品の
内部構造を示す透視斜視図である。図７において１１は
磁性フェライト、１２は内部導体、１３は内部導体と導
通する外部電極である。以上のように構成された従来の
積層型のチップ型インピーダンス素子は、複数枚の磁性
フェライトシート上に内部導体１２を印刷しラミネート
等によって積層し、焼成一体化して燒結体端面に導電ペ
ーストを塗布、焼付けて外部電極を形成して製造してい
る。
【０００４】しかしながら、上記従来の構成で素子形状
が小さくなると燒結体端面への導電ペーストの塗布が困
難となり、また外部電極が片面２端子以上になると端子
間および端子間距離を一定に保持しながら塗布する必要
があり、小型化を難しくしている。
が小さくなると燒結体端面への導電ペーストの塗布が困
難となり、また外部電極が片面２端子以上になると端子
間および端子間距離を一定に保持しながら塗布する必要
があり、小型化を難しくしている。
【０００５】そこでチップ型インピーダンス素子の構成
を改善した次のような従来の技術（特開平２−３３９０
８号公報）が提案されている。この従来の技術は、磁性
フェライト基体と内部導電部材が焼成一体化している燒
結体端面に凹版印刷により導電ペーストを複数箇所塗布
し、焼付けて電子部品を得ようとするものである。
を改善した次のような従来の技術（特開平２−３３９０
８号公報）が提案されている。この従来の技術は、磁性
フェライト基体と内部導電部材が焼成一体化している燒
結体端面に凹版印刷により導電ペーストを複数箇所塗布
し、焼付けて電子部品を得ようとするものである。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の構成では、シリコンゴム製の凹版に導体ペーストの
有機溶剤成分が浸透するために、導電ペーストが燒結体
端面に均一の厚みで塗布されず外部電極１３と磁性フェ
ライト基体１１の接合強度が十分でなかったり、また、
外部電極の厚みムラによるプリント基板等での実装不良
が発生するという問題点があった。
来の構成では、シリコンゴム製の凹版に導体ペーストの
有機溶剤成分が浸透するために、導電ペーストが燒結体
端面に均一の厚みで塗布されず外部電極１３と磁性フェ
ライト基体１１の接合強度が十分でなかったり、また、
外部電極の厚みムラによるプリント基板等での実装不良
が発生するという問題点があった。
【０００７】そこで本発明は上記の従来の問題点を解決
するもので、プリント基板のランド部への実装性を安定
した、さらに容易に製造可能なチップ型電子部品及びそ
の製造方法を提供することを目的としている。
するもので、プリント基板のランド部への実装性を安定
した、さらに容易に製造可能なチップ型電子部品及びそ
の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、基体に埋設された導電部材と、基体に設けられ、導
電部材と接触した外部電極とを備えた電子部品であっ
て、外部電極の表面に曲面を有し、しかも外部電極幅Ａ
と曲面を有する電極表面高さＢの比率Ｂ／Ａが０．０１
〜０．５０とし、あるいは曲面の一部が凹凸、または山
形形状の電極領域を設けた。
に、基体に埋設された導電部材と、基体に設けられ、導
電部材と接触した外部電極とを備えた電子部品であっ
て、外部電極の表面に曲面を有し、しかも外部電極幅Ａ
と曲面を有する電極表面高さＢの比率Ｂ／Ａが０．０１
〜０．５０とし、あるいは曲面の一部が凹凸、または山
形形状の電極領域を設けた。
【０００９】
【発明の実施の形態】請求項１記載の発明は、基体と、
前記基体に埋設された導電部材と前記基体に設けられ、
前記導電部材と接触した外部電極とを備え、導電部材と
接触した外部電極表面が曲面を有するチップ型電子部品
であって、外部電極幅Ａと曲面を有する電極表面高さＢ
の比率Ｂ／Ａが０．０１〜０．５０とした事を特徴とす
るチップ型電子部品とするによって、素子の外部電極と
プリント基板との実装性を向上させることができ、導電
性接着剤（例えば、クリーム半田）の溶融時の半田濡れ
性を高めることができる。
前記基体に埋設された導電部材と前記基体に設けられ、
前記導電部材と接触した外部電極とを備え、導電部材と
接触した外部電極表面が曲面を有するチップ型電子部品
であって、外部電極幅Ａと曲面を有する電極表面高さＢ
の比率Ｂ／Ａが０．０１〜０．５０とした事を特徴とす
るチップ型電子部品とするによって、素子の外部電極と
プリント基板との実装性を向上させることができ、導電
性接着剤（例えば、クリーム半田）の溶融時の半田濡れ
性を高めることができる。
【００１０】請求項２記載の発明は、導電部材と接触し
た外部電極表面が曲面を有し、その曲面の一部に凹凸の
形状を有する領域を設ける事を特徴とする請求項１記載
のチップ型電子部品とすることによって、導電性接着剤
がリフロー炉での溶融時に強固に溶融接着されるのでプ
リント基板との実装性を向上させることができる。
た外部電極表面が曲面を有し、その曲面の一部に凹凸の
形状を有する領域を設ける事を特徴とする請求項１記載
のチップ型電子部品とすることによって、導電性接着剤
がリフロー炉での溶融時に強固に溶融接着されるのでプ
リント基板との実装性を向上させることができる。
【００１１】請求項３記載の発明は、請求項１におい
て、曲面の一部に山形形状の領域を設ける事によって、
導電性接着剤がリフロー炉での溶融時に強固に溶融接着
されるのでプリント基板との実装性を向上させることが
できる。
て、曲面の一部に山形形状の領域を設ける事によって、
導電性接着剤がリフロー炉での溶融時に強固に溶融接着
されるのでプリント基板との実装性を向上させることが
できる。
【００１２】請求項４記載の発明は、基体を磁性材料で
構成した請求項１記載のチップ型電子部品とすること
で、ノイズ除去機能を持たせることができる。
構成した請求項１記載のチップ型電子部品とすること
で、ノイズ除去機能を持たせることができる。
【００１３】請求項５記載の発明は、基体を略直方体形
状とし、対向する一対の面にそれぞれ複数の外部電極を
設けたことを特徴とする請求項１記載のチップ型電子部
品とすることで、部品の転がりなどを防止でき、実装性
を向上させることができる。
状とし、対向する一対の面にそれぞれ複数の外部電極を
設けたことを特徴とする請求項１記載のチップ型電子部
品とすることで、部品の転がりなどを防止でき、実装性
を向上させることができる。
【００１４】請求項６記載の発明は、基体中に複数の導
電部材を設けたことを特徴とする請求項１記載のチップ
型電子部品とすることで、一つの部品で複数の機能を持
たせることができる。
電部材を設けたことを特徴とする請求項１記載のチップ
型電子部品とすることで、一つの部品で複数の機能を持
たせることができる。
【００１５】請求項７記載の発明は、基体中にコイル状
の導電部材を埋設した請求項１記載のチップ型電子部品
とすることで、インダクタ成分を構成でき、ノイズ対策
等の機能を持たせることができる。
の導電部材を埋設した請求項１記載のチップ型電子部品
とすることで、インダクタ成分を構成でき、ノイズ対策
等の機能を持たせることができる。
【００１６】請求項８記載の発明は、フェライト粉末と
樹脂バインダーを含むフェライトシートを設ける第１の
工程と、前記シートに印刷等により導電部材による導体
パターンを設ける第２の工程と、前記シートに前記導体
パターンを電気的に接続させる導体スルーホールを設け
る第３の工程と、フェライトシートと導体パターンを設
けたシートおよび導体スルーホールを形成したシートを
積層させる第４の工程と、積層した積層体を所定の寸法
に切断する第５の工程と、前記切断した積層体を８００
℃〜１２００℃にて焼成する第６の工程と、積層体内の
導体パターンと接触した外部電極を設ける第７の工程
と、前記外部電極を多層構造にする第８の工程と、前記
外部電極の多層構造部分を溶融する第９の工程と、前記
外部電極の一部を加工する第１０の工程を備えた電子部
品の製造方法とすることで、素子の形状や外観が品質的
に安定するので、簡便な工程で連続的に大量に製造でき
るという作用を有する。
樹脂バインダーを含むフェライトシートを設ける第１の
工程と、前記シートに印刷等により導電部材による導体
パターンを設ける第２の工程と、前記シートに前記導体
パターンを電気的に接続させる導体スルーホールを設け
る第３の工程と、フェライトシートと導体パターンを設
けたシートおよび導体スルーホールを形成したシートを
積層させる第４の工程と、積層した積層体を所定の寸法
に切断する第５の工程と、前記切断した積層体を８００
℃〜１２００℃にて焼成する第６の工程と、積層体内の
導体パターンと接触した外部電極を設ける第７の工程
と、前記外部電極を多層構造にする第８の工程と、前記
外部電極の多層構造部分を溶融する第９の工程と、前記
外部電極の一部を加工する第１０の工程を備えた電子部
品の製造方法とすることで、素子の形状や外観が品質的
に安定するので、簡便な工程で連続的に大量に製造でき
るという作用を有する。
【００１７】以下、本発明の実施の形態について具体例
を図面を参照しながら説明する。
を図面を参照しながら説明する。
【００１８】図１〜図３はそれぞれ本発明の実施の形態
における電子部品の斜視図、上面図、透視斜視図であ
る。
における電子部品の斜視図、上面図、透視斜視図であ
る。
【００１９】図１〜図３において、２１は基体で、基体
２１は略直方体もしくは略立方体に形成され、特に好ま
しくは、略直方体状の形状にすることが実装性の面で優
れており、しかも断面形状を長方形状とすることが、回
路基板等に実装した際に取り付け高さを低くすることが
できるので、電子機器等の小型化を行うことができる。
２１は略直方体もしくは略立方体に形成され、特に好ま
しくは、略直方体状の形状にすることが実装性の面で優
れており、しかも断面形状を長方形状とすることが、回
路基板等に実装した際に取り付け高さを低くすることが
できるので、電子機器等の小型化を行うことができる。
【００２０】また、基体２１は磁性材料や非磁性材料で
構成されているが、特に高いインピーダンス値が必要な
電子部品の場合には磁性材料が好適に用いられ、低いイ
ンピーダンス値が必要な場合には、非磁性材料が好適に
用いられる。
構成されているが、特に高いインピーダンス値が必要な
電子部品の場合には磁性材料が好適に用いられ、低いイ
ンピーダンス値が必要な場合には、非磁性材料が好適に
用いられる。
【００２１】基体２１に磁性材料を用いる場合には、フ
ェライト等の酸化物磁性材料の焼成体が好適に用いら
れ、特にフェライト材料の中でも、Ｎｉ―Ｚｎ系のフェ
ライトを用いる事が好ましく、Ｆｅ2Ｏ3―ＮｉＯ−Ｚｎ
Ｏ系のフェライト材料の具体的構成では、４０〜６０ｍ
ｏｌ％：１０〜３０ｍｏｌ％：２０〜４０ｍｏｌ％と
し、時にはこの組成で構成された材料に所定の添加物
（Ｃｕ等）を外割で所定量配合しても良く、比透磁率が
約４００、固有抵抗値が１０6Ω・ｃｍと大きく良好な
インピーダンス値を得ることができる。
ェライト等の酸化物磁性材料の焼成体が好適に用いら
れ、特にフェライト材料の中でも、Ｎｉ―Ｚｎ系のフェ
ライトを用いる事が好ましく、Ｆｅ2Ｏ3―ＮｉＯ−Ｚｎ
Ｏ系のフェライト材料の具体的構成では、４０〜６０ｍ
ｏｌ％：１０〜３０ｍｏｌ％：２０〜４０ｍｏｌ％と
し、時にはこの組成で構成された材料に所定の添加物
（Ｃｕ等）を外割で所定量配合しても良く、比透磁率が
約４００、固有抵抗値が１０6Ω・ｃｍと大きく良好な
インピーダンス値を得ることができる。
【００２２】３１は基体２１の端面４Ａと端面４Ｂの間
に設けられた導電部材で、導電部材３１は、銀、銅、ニ
ッケル、金の少なくとも一つから構成することが好まし
い。特にこの中でも、銀単体か銀合金（例えば、銀―パ
ラジウム）で構成することが好ましい。また導電部材３
１は、コイル状に構成され、線幅が３〜２００μｍ、線
厚み１〜８０μｍの略長方形状の線材が好適に用いられ
ており、このコイル状の導電部材３１は、導体スルーホ
ール６を介在して複数枚接続されている。
に設けられた導電部材で、導電部材３１は、銀、銅、ニ
ッケル、金の少なくとも一つから構成することが好まし
い。特にこの中でも、銀単体か銀合金（例えば、銀―パ
ラジウム）で構成することが好ましい。また導電部材３
１は、コイル状に構成され、線幅が３〜２００μｍ、線
厚み１〜８０μｍの略長方形状の線材が好適に用いられ
ており、このコイル状の導電部材３１は、導体スルーホ
ール６を介在して複数枚接続されている。
【００２３】４１は基体２１の両端面４Ａ、４Ｂにそれ
ぞれ設けられ、導電部材３１と電気的に接触した外部電
極で、外部電極４１は端面４Ａ、４Ｂと上下面４ｃ、４
ｄの一部に設けられた構成となっており、この構成によ
って回路基板等との接触面積を大きくすることができ、
ランドなどとの接合性を向上させることができる。さら
に、外部電極４１の表面が曲面を有しているので、半田
等の溶融接合が良好となる。
ぞれ設けられ、導電部材３１と電気的に接触した外部電
極で、外部電極４１は端面４Ａ、４Ｂと上下面４ｃ、４
ｄの一部に設けられた構成となっており、この構成によ
って回路基板等との接触面積を大きくすることができ、
ランドなどとの接合性を向上させることができる。さら
に、外部電極４１の表面が曲面を有しているので、半田
等の溶融接合が良好となる。
【００２４】ここで、導電部材３１と接触した外部電極
幅Ａと曲面を有する電極表面高さＢの比率Ｂ／Ａが０．
０１〜０．５０が好ましい。０．０１以下では半田の溶
融接合が悪く、０．５０以上ではプリント基板への実装
時に個々の端子間で半田のぬれ性が不均一になり、その
結果素子がプリント基板上のランド面に立つという現象
が生じ好ましくない。
幅Ａと曲面を有する電極表面高さＢの比率Ｂ／Ａが０．
０１〜０．５０が好ましい。０．０１以下では半田の溶
融接合が悪く、０．５０以上ではプリント基板への実装
時に個々の端子間で半田のぬれ性が不均一になり、その
結果素子がプリント基板上のランド面に立つという現象
が生じ好ましくない。
【００２５】また、外部電極４１の曲面の一部に図４に
示す凹凸形状の領域を設けることが好ましい。この構成
によって、半田との溶融接合面積が増して実装性が向上
する。
示す凹凸形状の領域を設けることが好ましい。この構成
によって、半田との溶融接合面積が増して実装性が向上
する。
【００２６】また、外部電極４１の曲面の一部に図５に
示す山形形状の領域を設けることが好ましい。この構成
によって、半田との溶融接合面積が増して実装性が向上
する。
示す山形形状の領域を設けることが好ましい。この構成
によって、半田との溶融接合面積が増して実装性が向上
する。
【００２７】特に、この様に外部電極４１の形状を規定
することで、対向する側面にそれぞれ複数の外部電極４
１を形成する場合に有効である。すなわち、外部電極４
１がたくさん存在することによって、一つのチップ型電
子部品を実装した場合に、接合ポイントが増加し、その
結果各接合ポイントにおける確実な接合が要求される。
従って上述のとおり、外部電極４１の形状を規定するこ
とで、確実な外部電極４１とランドとの接合を実現で
き、例えば４つ以上の外部電極４１を有するチップ部品
において、確実な実装を行うことができ、実装不良を低
減させることができる。
することで、対向する側面にそれぞれ複数の外部電極４
１を形成する場合に有効である。すなわち、外部電極４
１がたくさん存在することによって、一つのチップ型電
子部品を実装した場合に、接合ポイントが増加し、その
結果各接合ポイントにおける確実な接合が要求される。
従って上述のとおり、外部電極４１の形状を規定するこ
とで、確実な外部電極４１とランドとの接合を実現で
き、例えば４つ以上の外部電極４１を有するチップ部品
において、確実な実装を行うことができ、実装不良を低
減させることができる。
【００２８】ここで、プリント基板上のランド部での半
田との密着強度、および半田のぬれ性の値を（表１）、
（表２）に示す。
田との密着強度、および半田のぬれ性の値を（表１）、
（表２）に示す。
【００２９】
【表１】
【００３０】（表１）の結果より、本実施の形態の電子
部品が比較例のものに較べ、電極密着強度が約３０％向
上していることから、優れた実装性を有する電子部品を
得ることができた。
部品が比較例のものに較べ、電極密着強度が約３０％向
上していることから、優れた実装性を有する電子部品を
得ることができた。
【００３１】また、半田のぬれ性は、メニスコグラフ法
によりゼロクロスタイムを測定し評価した。測定には、
本実施の形態の電子部品、および比較例の素子を予め１
２０℃、２気圧にて２．５時間前処理を行い電極表面を
酸化させたものを試験した。
によりゼロクロスタイムを測定し評価した。測定には、
本実施の形態の電子部品、および比較例の素子を予め１
２０℃、２気圧にて２．５時間前処理を行い電極表面を
酸化させたものを試験した。
【００３２】
【表２】
【００３３】（表２）の結果から本実施の形態の電子部
品が通常比較例の素子に較べゼロクロスタイムが短いこ
とがわかる。これは、半田ぬれ性が良好であることを示
している。
品が通常比較例の素子に較べゼロクロスタイムが短いこ
とがわかる。これは、半田ぬれ性が良好であることを示
している。
【００３４】外部電極４１の構成材料としては、銀、
金、銅、ニッケル、スズの少なくとも一つかそれらの合
金が好適に用いられる。更に、半田等の接合材や、Ｓｎ
単体もしくはＳｎとＡｇ、Cｕ、Ｚｎ、Ｂｉ、Ｉｎの少
なくとも一つから構成される鉛フリー半田等も好適に用
いられる。また、外部電極４１を多層構造とすることも
できる。例えば、銀などの導電性金属を塗布して焼き付
け、その上に、耐食性を向上させるためにＮｉ−Ｓｎや
Ｎｉ−Ｃｒ膜を設け、その上に半田や鉛フリー半田等を
設ける。
金、銅、ニッケル、スズの少なくとも一つかそれらの合
金が好適に用いられる。更に、半田等の接合材や、Ｓｎ
単体もしくはＳｎとＡｇ、Cｕ、Ｚｎ、Ｂｉ、Ｉｎの少
なくとも一つから構成される鉛フリー半田等も好適に用
いられる。また、外部電極４１を多層構造とすることも
できる。例えば、銀などの導電性金属を塗布して焼き付
け、その上に、耐食性を向上させるためにＮｉ−Ｓｎや
Ｎｉ−Ｃｒ膜を設け、その上に半田や鉛フリー半田等を
設ける。
【００３５】最も一般的に用いられるものが、銀単体或
いは銀と他の合金を端面４Ａ、４Ｂ、４ｃ、４ｄに塗布
して焼き付ける方法が用いられ、この様な構成によっ
て、製法が簡単で、生産性などを向上させることができ
る。
いは銀と他の合金を端面４Ａ、４Ｂ、４ｃ、４ｄに塗布
して焼き付ける方法が用いられ、この様な構成によっ
て、製法が簡単で、生産性などを向上させることができ
る。
【００３６】以上の様に構成された、電子部品につい
て、以下その製造方法について説明する。
て、以下その製造方法について説明する。
【００３７】まず、第１の工程としてブチラール等の樹
脂とフタール酸系の可塑剤等と酢酸ブチル等の溶剤とを
溶解させたビークルとＮｉ、Ｚｎ、Ｃｕ、系等のフェラ
イト粉末とを混練してなる磁性体スラリーをＰＥＴ等の
支持体の上面にドクターブレード法等のシート成形方法
により塗布し、その後連続して乾燥を行い図６のセラミ
ックシート７Ａを得る。
脂とフタール酸系の可塑剤等と酢酸ブチル等の溶剤とを
溶解させたビークルとＮｉ、Ｚｎ、Ｃｕ、系等のフェラ
イト粉末とを混練してなる磁性体スラリーをＰＥＴ等の
支持体の上面にドクターブレード法等のシート成形方法
により塗布し、その後連続して乾燥を行い図６のセラミ
ックシート７Ａを得る。
【００３８】次に第２の工程として、セラミックシート
７Ａに銀または銀パラジウム等の導電材料をスクリーン
印刷等の方法により所定のパターンを形成し、導体パタ
ーン７７が形成されたセラミックシート７Ｂ得る。
７Ａに銀または銀パラジウム等の導電材料をスクリーン
印刷等の方法により所定のパターンを形成し、導体パタ
ーン７７が形成されたセラミックシート７Ｂ得る。
【００３９】次に第３の工程として、セラミックシート
７Ａにパンチング等により直径約０．１ｍｍの貫通孔を
形成する。この貫通孔に銀または銀パラジウム等の導電
材料をスクリーン印刷等で充填し、その後乾燥し図６の
導体スルーホール７０が形成されたセラミックシート７
ｃを得る。
７Ａにパンチング等により直径約０．１ｍｍの貫通孔を
形成する。この貫通孔に銀または銀パラジウム等の導電
材料をスクリーン印刷等で充填し、その後乾燥し図６の
導体スルーホール７０が形成されたセラミックシート７
ｃを得る。
【００４０】また、導体スルーホール７０が形成された
セラミックシート７ｃにも銀または銀パラジウム等の導
電材料をスクリーン印刷等の方法により所定のパターン
を形成し、導体パターン７７を形成する。このとき導体
スルーホール７０と導体パターン７７は電気的に接合さ
れている。
セラミックシート７ｃにも銀または銀パラジウム等の導
電材料をスクリーン印刷等の方法により所定のパターン
を形成し、導体パターン７７を形成する。このとき導体
スルーホール７０と導体パターン７７は電気的に接合さ
れている。
【００４１】次に第４の工程として、約１３０℃で発泡
する粘着シート上に導体が形成されていないセラミック
シート７Ａを積層しＰＥＴ等の支持体を剥離する。その
上にセラミックシート同士が接するようにセラミックシ
ート７Ａを置き約６０℃から１２０℃で熱圧着して積層
しＰＥＴ等の支持体を剥離する。この積層を数回繰り返
した後、導体スルーホール７０が形成されたセラミック
シート７ｃの導体パターン７７を形成したセラミックシ
ート７Ａを同様の方法にて積層する。
する粘着シート上に導体が形成されていないセラミック
シート７Ａを積層しＰＥＴ等の支持体を剥離する。その
上にセラミックシート同士が接するようにセラミックシ
ート７Ａを置き約６０℃から１２０℃で熱圧着して積層
しＰＥＴ等の支持体を剥離する。この積層を数回繰り返
した後、導体スルーホール７０が形成されたセラミック
シート７ｃの導体パターン７７を形成したセラミックシ
ート７Ａを同様の方法にて積層する。
【００４２】次に導体パターン７７を形成したセラミッ
クシート７Ｂを同様の方法にて積層する。このとき下部
の導体パターン７７と導体スルーホール７０は電気的に
接合されている。
クシート７Ｂを同様の方法にて積層する。このとき下部
の導体パターン７７と導体スルーホール７０は電気的に
接合されている。
【００４３】次にそれらが積層された上にセラミックシ
ート７Ａを同様の方法で圧着積層させ、積層体を得る。
ート７Ａを同様の方法で圧着積層させ、積層体を得る。
【００４４】以上、図６での製造方法は、わかりやすく
説明するために１個の素子を解体した場合であり、実際
の製造では、素子を複数個取りできるように導体パター
ン７７、導体スルーホール７０がそれぞれ複数個取りで
きるようにして設計製造している。
説明するために１個の素子を解体した場合であり、実際
の製造では、素子を複数個取りできるように導体パター
ン７７、導体スルーホール７０がそれぞれ複数個取りで
きるようにして設計製造している。
【００４５】次に第５の工程として、複数個取りされる
この積層体を所定のサイズの個片に切断し、発泡シート
を約１３０℃で約５分間加熱発泡させた後、個片にばら
し、これらをセラミック等のさやに所定量入れ、約９０
０℃で３時間焼成した。
この積層体を所定のサイズの個片に切断し、発泡シート
を約１３０℃で約５分間加熱発泡させた後、個片にばら
し、これらをセラミック等のさやに所定量入れ、約９０
０℃で３時間焼成した。
【００４６】次に第６の工程として、焼結体の対向する
端面に図６の導電パターン７７と電気的に接続するよう
に銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成
して図１に示すような外部電極４１を形成する。
端面に図６の導電パターン７７と電気的に接続するよう
に銀等の導電ペーストを塗布・乾燥し約８５０℃で焼成
して図１に示すような外部電極４１を形成する。
【００４７】次に第７の工程として、必要に応じて外部
電極を覆うようにニッケル−スズめっき、半田めっき等
を施して外部電極を多層構造にした。
電極を覆うようにニッケル−スズめっき、半田めっき等
を施して外部電極を多層構造にした。
【００４８】次に第８の工程として、リフロー炉で約２
６０℃にて外部電極の多層構造部分を溶融して曲面を有
する外部電極を得た。
６０℃にて外部電極の多層構造部分を溶融して曲面を有
する外部電極を得た。
【００４９】次に第９の工程として、外部電極の曲面の
一部を凹凸、山形形状に加工して、電子部品２０を作製
した。
一部を凹凸、山形形状に加工して、電子部品２０を作製
した。
【００５０】
【発明の効果】本発明は、基体に埋設された導電部材
と、基体に設けられ、導電部材と接触した外部電極とを
備えた電子部品であって、外部電極の表面に曲面を有
し、曲面の一部に凹凸、または山形形状の電極領域を設
けたことによって、導電性接着剤（クリーム半田、鉛フ
リー半田）がリフロー炉での溶融時に強固に外部電極の
曲面、および凹凸部分、山形形状部分に溶融接着される
のでプリント基板との実装性を向上させることができ
る。
と、基体に設けられ、導電部材と接触した外部電極とを
備えた電子部品であって、外部電極の表面に曲面を有
し、曲面の一部に凹凸、または山形形状の電極領域を設
けたことによって、導電性接着剤（クリーム半田、鉛フ
リー半田）がリフロー炉での溶融時に強固に外部電極の
曲面、および凹凸部分、山形形状部分に溶融接着される
のでプリント基板との実装性を向上させることができ
る。
【図１】本発明の実施の形態における電子部品の斜視図
【図２】本発明の実施の形態における電子部品の上面図
【図３】本発明の表面実施の形態における電子部品の透
視斜視図
視斜視図
【図４】本発明の実施の形態における電子部品の外部電
極を示す上面図
極を示す上面図
【図５】本発明の実施の形態における電子部品の外部電
極を示す上面図
極を示す上面図
【図６】本発明の実施の形態における製造方法の積層体
の分解斜視図
の分解斜視図
【図７】従来の電子部品の内部構造を示す透視斜視図
７Ａ セラミックシート ７Ｂ 導体パターンを形成したセラミックシート ７ｃ 導体スルーホールを形成したセラミックシート ２１ 基体 ３１ 導電部材 ４１ 外部電極
フロントページの続き (72)発明者 磯▲崎▼ 賢蔵 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E062 DD04 5E070 AA01 AB01 BA12 CB03 CB13 CB17 EA01
Claims (8)
- 【請求項１】基体と、前記基体に埋設された導電部材と
前記基体に設けられ、前記導電部材と接触した外部電極
とを備え、導電部材と接触した外部電極表面が曲面を有
するチップ型電子部品であって、外部電極幅Ａと曲面を
有する電極表面高さＢの比率Ｂ／Ａが０．０１〜０．５
０とした事を特徴とするチップ型電子部品。 - 【請求項２】導電部材と接触した外部電極表面が曲面を
有し、その曲面の一部に凹凸の形状を有する領域を設け
る事を特徴とする請求項１記載のチップ型電子部品。 - 【請求項３】導電部材と接触した外部電極表面が曲面を
有し、その曲面の一部が山形の形状を有する領域を設け
る事を特徴とする請求項１記載のチップ型電子部品。 - 【請求項４】基体を磁性材料で構成した事を特徴とする
請求項１記載のチップ型電子部品。 - 【請求項５】基体を略直方体形状とし、対向する一対の
面にそれぞれ複数の外部電極を設けた事を特徴とする請
求項１記載のチップ型電子部品。 - 【請求項６】基体中に複数の導電部材を設けた事を特徴
とする請求項１記載のチップ型電子部品。 - 【請求項７】基体中にコイル状の導電部材を埋設した事
を特徴とする請求項１記載のチップ型電子部品。 - 【請求項８】フェライト粉末と樹脂バインダーを含むフ
ェライトシートを設ける第１の工程と、前記シートに印
刷等により導電部材による導体パターンを設ける第２の
工程と、前記シートに前記導体パターンを電気的に接続
させる導体スルーホールを設ける第３の工程と、フェラ
イトシートと導体パターンを設けたシートおよび導体ス
ルーホールを形成したシートを積層させる第４の工程
と、積層した積層体を所定の寸法に切断する第５の工程
と、前記切断した積層体を８００℃〜１２００℃にて焼
成する第６の工程と、積層体内の導体パターンと接触し
た外部電極を設ける第７の工程と、前記外部電極を多層
構造にする第８の工程と、前記外部電極の多層構造部分
を溶融する第９の工程と、前記外部電極の一部を加工す
る第１０の工程を備えた事を特徴とするチップ型電子部
品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001046071A JP4715000B2 (ja) | 2001-02-22 | 2001-02-22 | チップ型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001046071A JP4715000B2 (ja) | 2001-02-22 | 2001-02-22 | チップ型電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252124A true JP2002252124A (ja) | 2002-09-06 |
| JP4715000B2 JP4715000B2 (ja) | 2011-07-06 |
Family
ID=18907763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001046071A Expired - Fee Related JP4715000B2 (ja) | 2001-02-22 | 2001-02-22 | チップ型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4715000B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072241A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
| WO2016171261A1 (ja) * | 2015-04-24 | 2016-10-27 | 京セラ株式会社 | 積層セラミックコンデンサおよび実装構造体 |
| CN106298239A (zh) * | 2015-06-24 | 2017-01-04 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| JP2019046936A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社村田製作所 | コイル部品 |
| JP2022185134A (ja) * | 2019-08-07 | 2022-12-13 | 株式会社村田製作所 | インダクタ部品 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737233U (ja) * | 1980-08-13 | 1982-02-27 | ||
| JPS57148838U (ja) * | 1981-03-12 | 1982-09-18 | ||
| JPS6477916A (en) * | 1987-09-18 | 1989-03-23 | Matsushita Electric Ind Co Ltd | Manufacture of capacitor |
| JPH0270402U (ja) * | 1988-11-17 | 1990-05-29 | ||
| JPH0629144A (ja) * | 1992-07-08 | 1994-02-04 | Tdk Corp | セラミック電子部品 |
| JPH08148367A (ja) * | 1994-11-24 | 1996-06-07 | Tokin Corp | 表面実装型電子部品 |
| JPH1022164A (ja) * | 1996-07-04 | 1998-01-23 | Murata Mfg Co Ltd | セラミック電子部品 |
| JPH1116746A (ja) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | 電子部品及び電子部品の外部電極形成方法 |
| JPH1116760A (ja) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | 電子部品の外部電極形成方法 |
| JP2000049015A (ja) * | 1998-07-30 | 2000-02-18 | Matsushita Electric Ind Co Ltd | インダクタアレイ |
| JP2000216026A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Ind Co Ltd | チップ形インダクタアレイおよびその製造方法 |
| JP2001015342A (ja) * | 1999-06-29 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 電子部品及び無線端末装置 |
-
2001
- 2001-02-22 JP JP2001046071A patent/JP4715000B2/ja not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737233U (ja) * | 1980-08-13 | 1982-02-27 | ||
| JPS57148838U (ja) * | 1981-03-12 | 1982-09-18 | ||
| JPS6477916A (en) * | 1987-09-18 | 1989-03-23 | Matsushita Electric Ind Co Ltd | Manufacture of capacitor |
| JPH0270402U (ja) * | 1988-11-17 | 1990-05-29 | ||
| JPH0629144A (ja) * | 1992-07-08 | 1994-02-04 | Tdk Corp | セラミック電子部品 |
| JPH08148367A (ja) * | 1994-11-24 | 1996-06-07 | Tokin Corp | 表面実装型電子部品 |
| JPH1022164A (ja) * | 1996-07-04 | 1998-01-23 | Murata Mfg Co Ltd | セラミック電子部品 |
| JPH1116746A (ja) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | 電子部品及び電子部品の外部電極形成方法 |
| JPH1116760A (ja) * | 1997-06-20 | 1999-01-22 | Taiyo Yuden Co Ltd | 電子部品の外部電極形成方法 |
| JP2000049015A (ja) * | 1998-07-30 | 2000-02-18 | Matsushita Electric Ind Co Ltd | インダクタアレイ |
| JP2000216026A (ja) * | 1999-01-26 | 2000-08-04 | Matsushita Electric Ind Co Ltd | チップ形インダクタアレイおよびその製造方法 |
| JP2001015342A (ja) * | 1999-06-29 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 電子部品及び無線端末装置 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014072241A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品 |
| WO2016171261A1 (ja) * | 2015-04-24 | 2016-10-27 | 京セラ株式会社 | 積層セラミックコンデンサおよび実装構造体 |
| JPWO2016171261A1 (ja) * | 2015-04-24 | 2018-02-15 | 京セラ株式会社 | 積層セラミックコンデンサおよび実装構造体 |
| CN106298239A (zh) * | 2015-06-24 | 2017-01-04 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| KR101794753B1 (ko) * | 2015-06-24 | 2017-11-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| US9947473B2 (en) | 2015-06-24 | 2018-04-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP2019046936A (ja) * | 2017-08-31 | 2019-03-22 | 株式会社村田製作所 | コイル部品 |
| JP2022185134A (ja) * | 2019-08-07 | 2022-12-13 | 株式会社村田製作所 | インダクタ部品 |
| JP7384259B2 (ja) | 2019-08-07 | 2023-11-21 | 株式会社村田製作所 | インダクタ部品 |
| US12020846B2 (en) | 2019-08-07 | 2024-06-25 | Murata Manufacturing Co., Ltd. | Inductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4715000B2 (ja) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3612963A (en) | Multilayer ceramic capacitor and process | |
| US6661639B1 (en) | Single layer capacitor | |
| JP2007281400A (ja) | 表面実装型セラミック電子部品 | |
| KR101031111B1 (ko) | 표면 실장 가능한 복합 세라믹 칩 부품 | |
| WO2007148556A1 (ja) | 積層型セラミック電子部品 | |
| JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
| US4953273A (en) | Process for applying conductive terminations to ceramic components | |
| JPH0837127A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPH10223409A (ja) | 積層チップバリスタ及びその製造方法 | |
| JP3446713B2 (ja) | リード端子付きセラミック電子部品 | |
| JP2004200373A (ja) | 電子部品および製造方法 | |
| JP3115713B2 (ja) | セラミック電子部品 | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP4544896B2 (ja) | 電子部品 | |
| JP2000200731A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2003243246A (ja) | 積層セラミック電子部品 | |
| JPH0563928B2 (ja) | ||
| JP2002164257A (ja) | 積層セラミック電子部品 | |
| JP2003297646A (ja) | チップ型電子部品 | |
| JP2003037010A (ja) | チップ積層型電子部品およびその製造方法 | |
| JPH10149945A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JPH08203769A (ja) | セラミック電子部品 | |
| JPH04206910A (ja) | 積層コイルの製造方法 | |
| JP6260169B2 (ja) | セラミック電子部品 | |
| JPH09312232A (ja) | 積層チップインダクタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110314 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |