[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002251954A - Electron emission element, electron source and manufacturing method for image forming device - Google Patents

Electron emission element, electron source and manufacturing method for image forming device

Info

Publication number
JP2002251954A
JP2002251954A JP2001047956A JP2001047956A JP2002251954A JP 2002251954 A JP2002251954 A JP 2002251954A JP 2001047956 A JP2001047956 A JP 2001047956A JP 2001047956 A JP2001047956 A JP 2001047956A JP 2002251954 A JP2002251954 A JP 2002251954A
Authority
JP
Japan
Prior art keywords
electron
conductive film
manufacturing
substrate
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001047956A
Other languages
Japanese (ja)
Inventor
Miki Tamura
美樹 田村
Keisuke Yamamoto
敬介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001047956A priority Critical patent/JP2002251954A/en
Publication of JP2002251954A publication Critical patent/JP2002251954A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To secure the stability and quality of an electron emission characteristic and thereby to restrain element deterioration by discharge. SOLUTION: This manufacturing method comprises, a process for preparing an insulating substrate 1, a process for forming a pair of element electrodes 2 and 3 on a surface of the board 1, a process for forming a conductive film 4 containing a metal oxide as a main constituent for connecting the pair of element electrodes 2 and 3 with each other, a process for forming a space 5 in the conductive film 4 by carrying a current to the conductive film 4 containing the metal oxide as the main constituent in an atmosphere containing a gas having reducibility to the metal oxide, and a process for disposing a conductive film 6 having higher resistance than that of the conductive film 4 having the space 5 formed, on the conductive film 4 having the space 5 formed and on the surface of the substrate 1 exposed to the circumference of the conductive film 4 with the space 5 formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子、複
数の電子放出素子を備える電子源、及び電子源を応用し
た画像形成装置の製造方法に関するものである。
The present invention relates to an electron-emitting device, an electron source having a plurality of electron-emitting devices, and a method of manufacturing an image forming apparatus using the electron source.

【0002】[0002]

【従来の技術】従来、電子放出素子としては、大別して
熱陰極電子放出素子と冷陰極電子放出素子の2種類のも
のが知られている。
2. Description of the Related Art Conventionally, electron emitters are roughly classified into two types, a hot cathode electron emitter and a cold cathode electron emitter.

【0003】冷陰極電子放出素子には電界放出型(以
下、「FE型」という。)、金属/絶縁層/金属型(以
下、「MIM型」という。)や表面伝導型電子放出素子
等がある。
[0003] Cold cathode electron-emitting devices include a field emission type (hereinafter, referred to as "FE type"), a metal / insulating layer / metal type (hereinafter, referred to as "MIM type"), and a surface conduction type electron-emitting device. is there.

【0004】表面伝導型電子放出素子の基本的な構成、
製造方法などは、例えば特開平7-235255号公報、特開平
8-7749号公報などに開示されている。以下ではその要点
を簡単に説明する。
[0004] The basic structure of a surface conduction electron-emitting device,
Manufacturing methods and the like, for example, JP-A-7-235255,
It is disclosed in JP-A-8-7749. The following is a brief description of the points.

【0005】図13(a) 及び図13(b)に、表面伝導
型電子放出素子の例を示す。図13(a) は平面模式図で
あり、図13(b)は図13(a) の断面模式図である。
電子放出素子は、基板1上に対向する幅Wの一対の素子
電極2,3と、該素子電極2,3に接続され、その一部
に間隙5を有する幅W’の導電性膜4とを備えており、
素子電極2,3間に電圧を印加することにより、間隙5
の近傍より電子が放出される。また、間隙5内、及びそ
の周辺の導電性膜4上には、炭素及び/あるいは炭素化
合物を主成分とする膜が形成される場合もある。
FIGS. 13A and 13B show examples of a surface conduction electron-emitting device. FIG. 13A is a schematic plan view, and FIG. 13B is a schematic cross-sectional view of FIG.
The electron-emitting device includes a pair of device electrodes 2 and 3 having a width W facing each other on a substrate 1, and a conductive film 4 having a width W ′ connected to the device electrodes 2 and 3 and having a gap 5 in a part thereof. With
By applying a voltage between the device electrodes 2 and 3, the gap 5
Are emitted from the vicinity of. Further, a film containing carbon and / or a carbon compound as a main component may be formed in the gap 5 and on the conductive film 4 around the gap 5.

【0006】導電性膜4の一部に配置される間隙5は、
素子電極2,3間に電圧を印加し、導電性膜4に電流を
流すことにより、導電性膜4の一部に形成することがで
きる。この工程を“フォーミング”工程と称する。“フ
ォーミング”工程については、例えば、特開平06-01299
7 号公報や特開平09-298029 号公報などに開示されてい
る。
The gap 5 arranged in a part of the conductive film 4 is
By applying a voltage between the device electrodes 2 and 3 and passing a current through the conductive film 4, the conductive film 4 can be formed on a part of the conductive film 4. This step is called a "forming" step. The “forming” step is described in, for example, JP-A-06-01299.
No. 7, JP-A-09-298029 and the like.

【0007】次に、“フォーミング”工程により形成さ
れた間隙5内、及びその周辺の導電性膜4上に、炭素及
び/または炭素化合物を主成分とする膜を配置する場合
には、“活性化”工程を行う。“活性化”工程は、炭素
化合物ガスを含有する雰囲気下で、上記“フォーミン
グ”工程に続いて、電極2,3間に電圧を印加すること
により行われる。この“活性化”工程は例えば前述の特
開平7-235255号公報などに開示されている。この“活性
化”工程により、雰囲気中に存在する炭素化合物に由来
する炭素及び/または炭素化合物の膜が間隙5の近傍に
配置される。この“活性化”工程により、間隙5の近傍
から放出される放出電流を大幅に増大させることができ
る。
Next, when a film containing carbon and / or a carbon compound as a main component is disposed in the gap 5 formed by the "forming" step and on the conductive film 4 around the gap 5, the "active" Process. The “activation” step is performed by applying a voltage between the electrodes 2 and 3 following the “forming” step in an atmosphere containing a carbon compound gas. This "activation" step is disclosed, for example, in the above-mentioned JP-A-7-235255. By this “activation” step, a film of carbon and / or carbon compound derived from the carbon compound present in the atmosphere is arranged near the gap 5. By this “activation” step, the emission current emitted from the vicinity of the gap 5 can be greatly increased.

【0008】このような電子放出素子は、その構成が単
純であり、しかもその製造が容易である。そのため、大
面積にわたり多数の電子放出素子を配列形成できる。そ
こで基板上に複数の電子放出素子を形成し、各電子放出
素子間を配線で電気的に接続することにより、大面積の
電子源を形成することができる。また、この電子源を用
いた荷電ビーム源、表示装置等の画像形成装置への応用
が挙げられる。
Such an electron-emitting device has a simple structure and is easy to manufacture. Therefore, a large number of electron-emitting devices can be arranged and formed over a large area. Therefore, a large-area electron source can be formed by forming a plurality of electron-emitting devices on a substrate and electrically connecting the electron-emitting devices with wiring. Further, application to an image forming apparatus such as a charged beam source and a display device using the electron source can be given.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、前述の
ような従来技術の場合には、下記のような問題が生じて
いた。従来、電子源を用いた画像表示装置においては、
電子放出素子より放出された電子を、蛍光体が形成され
たアノードに衝突させて発光させている。
However, in the case of the above-mentioned prior art, the following problems have occurred. Conventionally, in an image display device using an electron source,
The electrons emitted from the electron-emitting devices collide with the anode on which the phosphor is formed to emit light.

【0010】これらの電子放出素子においては、電子放
出部近傍に絶縁性基板表面が露出していると、例えば特
許2630988 号公報や特許第2748128 号公報、特開平11-3
17149 号公報などに記載されているように、その表面の
電位が不安定となり、電子放出が不安定となる場合があ
った。すなわち、入力信号に応じて応答する画像形成装
置においては、各電子放出素子を電気的に分離する必要
があるので、絶縁性の基板が通常用いられる。
In these electron-emitting devices, if the surface of the insulating substrate is exposed in the vicinity of the electron-emitting portion, for example, JP-A-2630988, JP-A-2748128, and JP-A-11-3
As described in, for example, Japanese Patent No. 17149, the potential of the surface becomes unstable, and the electron emission sometimes becomes unstable. That is, in an image forming apparatus that responds in response to an input signal, it is necessary to electrically isolate each electron-emitting device, and an insulating substrate is usually used.

【0011】しかし、蛍光体が形成されたアノードに高
電位を印加すると、対向する電子放出素子の周りの絶縁
面は真空と絶縁体の誘電率で決まる容量分割による電位
が発生する。この電位は、基板の絶縁性が高いほど長期
に渡って、帯電したままとなる。更に、この状態で電子
放出素子から電子を放出すると、放出された電子は帯電
した絶縁面にも衝突する場合がある。この結果、絶縁面
の帯電した電位にもよるが、絶縁性基板表面から2次電
子が発生する。
However, when a high potential is applied to the anode on which the fluorescent material is formed, a potential is generated on the insulating surface around the opposing electron-emitting device by capacitance division determined by vacuum and the dielectric constant of the insulator. This potential remains charged for a longer time as the insulating property of the substrate is higher. Furthermore, if electrons are emitted from the electron-emitting device in this state, the emitted electrons may collide with the charged insulating surface. As a result, secondary electrons are generated from the surface of the insulating substrate, depending on the charged potential of the insulating surface.

【0012】特に平板型の画像形成装置のように、内部
が高電界に維持される環境下では、上記帯電現象に起因
するとみられる異常放電に至る場合がある。そのため、
素子の電子放出特性が著しく低下し、最悪の場合、素子
が破壊する場合がある。この異常放電現象については未
だ不明な点があるが、素子から放出された電子、イオン
等の注入により絶縁性基板表面の帯電、あるいは帯電し
た絶縁性基板表面での2次電子放出をきっかけにした雪
崩的な電子の大幅増加が行われ、異常放電に至ることが
考えられる。
In particular, in an environment where the inside is maintained at a high electric field, such as a flat plate type image forming apparatus, an abnormal discharge which may be caused by the charging phenomenon may occur. for that reason,
The electron emission characteristics of the device are significantly reduced, and in the worst case, the device may be broken. Although there is still no clear point about this abnormal discharge phenomenon, it was triggered by charging of the surface of the insulating substrate by injection of electrons and ions emitted from the element or secondary electron emission on the surface of the charged insulating substrate. It is considered that the avalanche-like electrons are greatly increased, leading to abnormal discharge.

【0013】また、別の要因としては、電子放出素子か
ら放出された電子が蛍光体の形成されたアノードに衝突
する際に、アノードに印加する電位が高い場合に、アノ
ードにおいてX線や紫外線を放射する場合があるが、こ
のようなX線や紫外線が絶縁性基板表面を照射して、絶
縁性基板表面を帯電させることも考えられる。例えば、
X線が絶縁性基板表面に照射されることにより、光電効
果の結果、光電子が放出され、該光電子がアノードに引
き寄せられることにより、絶縁性基板表面が正の電位に
帯電することが考えられる。
Another factor is that when electrons emitted from the electron-emitting device collide with the anode on which the phosphor is formed, if the potential applied to the anode is high, X-rays or ultraviolet rays are emitted at the anode. In some cases, such X-rays or ultraviolet rays may irradiate the surface of the insulating substrate to charge the surface of the insulating substrate. For example,
It is conceivable that X-rays are emitted to the surface of the insulating substrate, photoelectrons are emitted as a result of the photoelectric effect, and the photoelectrons are attracted to the anode, so that the surface of the insulating substrate is charged to a positive potential.

【0014】そこで、上記した電子放出特性の不安定
性、素子の放電劣化を抑制するためには、絶縁性基板の
表面を適度に高抵抗な導電性膜で被覆することが効果的
である。そこで、例えば以下のような製造方法により、
電子放出素子を作成することが提案されていた。すなわ
ち、絶縁性の基体上に、一対の素子電極と、該素子電極
間を接続する導電性膜を形成した後、絶縁性基体上に高
抵抗な導電性膜(帯電抑制膜)を形成する。その後、素
子電極間に電圧を印可し、前述の“フォーミング”工程
を行う、という方法である。
Therefore, in order to suppress the above-mentioned instability of the electron emission characteristics and the deterioration of discharge of the element, it is effective to cover the surface of the insulating substrate with a conductive film having a moderately high resistance. Therefore, for example, by the following manufacturing method,
It has been proposed to make electron-emitting devices. That is, a pair of element electrodes and a conductive film connecting the element electrodes are formed on an insulating substrate, and then a high-resistance conductive film (charge suppression film) is formed on the insulating substrate. Thereafter, a voltage is applied between the device electrodes, and the above-described “forming” step is performed.

【0015】あるいは、絶縁性の基体上に、予め高抵抗
な導電性膜(帯電抑制膜)を形成した後、その上に、一
対の素子電極と、該素子電極間を接続する導電性膜を形
成した後、素子電極間に電圧を印加し、前述の“フォー
ミング”工程を行う、という方法である。
Alternatively, after a conductive film (charge suppressing film) having a high resistance is formed in advance on an insulating substrate, a pair of device electrodes and a conductive film connecting the device electrodes are formed thereon. After the formation, a voltage is applied between the device electrodes, and the above-described “forming” step is performed.

【0016】これらの製造方法により得られた素子にお
いては、素子付近に露出していた絶縁性基体表面の帯電
が抑制されるために、電子放出特性の安定性向上や素子
の放電抑制に効果があった。
In the devices obtained by these manufacturing methods, the charging of the surface of the insulating substrate exposed near the device is suppressed, so that the effect of improving the stability of the electron emission characteristics and suppressing the discharge of the device is obtained. there were.

【0017】しかしながら、これらの製造方法において
は、電子放出部を形成する際に生じる熱などによって、
電子放出部間に形成されていた導電性膜(帯電防止膜)
が溶解、蒸発したり、変質して抵抗値が高くなる場合が
あり、そのため電子放出部間で微小な帯電領域が形成さ
れ、これが電子放出特性の不安定性や素子の放電の原因
となる場合があった。
However, in these manufacturing methods, heat generated at the time of forming the electron-emitting portion or the like causes
Conductive film (antistatic film) formed between electron-emitting parts
May dissolve, evaporate or change in quality, resulting in a high resistance value.Therefore, a minute charged area is formed between the electron emission portions, which may cause instability of the electron emission characteristics and element discharge. there were.

【0018】本発明は、前述の従来技術の課題を解決す
るためになされたものであって、その目的とするところ
は、電子放出特性の安定性に優れ、放電による素子劣化
を抑制し、優れた品質の電子放出素子、電子源及び画像
形成装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and it is an object of the present invention to provide a device having excellent stability of electron emission characteristics, suppressing element deterioration due to discharge, and The present invention provides a method for manufacturing an electron-emitting device, an electron source, and an image forming apparatus having high quality.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するため
に本発明は、基体と、該基体上に設けられた対向する一
対の素子電極と、該素子電極間に配置された間隙を有し
金属を主成分とする導電性膜と、該導電性膜上及び前記
基体上に配置され、前記導電性膜よりも高抵抗な導電性
膜を有する電子放出素子の製造方法であって、前記基体
を用意する工程と、前記基体の表面上に前記一対の素子
電極を形成する工程と、前記一対の素子電極間を接続し
金属酸化物を主成分とする導電性膜を形成する工程と、
前記金属酸化物に対して還元性を有する気体を含有する
雰囲気中にて、前記金属酸化物を主成分とする導電性膜
に電流を流すことで、該導電性膜に間隙を形成する工程
と、前記間隙が形成された導電性膜上、及び前記間隙が
形成された導電性膜の周囲に露出する前記基体表面上
に、前記間隙が形成された導電性膜よりも高抵抗な導電
性膜を配置する工程と、を有することを特徴とする。
In order to achieve the above object, the present invention comprises a substrate, a pair of opposing element electrodes provided on the substrate, and a gap disposed between the element electrodes. A method for manufacturing an electron-emitting device comprising: a conductive film containing a metal as a main component; and a conductive film disposed on the conductive film and the base, and having a higher resistance than the conductive film. Preparing, and forming the pair of device electrodes on the surface of the base, and forming a conductive film containing metal oxide as a main component by connecting the pair of device electrodes,
A step of forming a gap in the conductive film by flowing a current through a conductive film containing the metal oxide as a main component in an atmosphere containing a gas having a reducing property with respect to the metal oxide; A conductive film having a higher resistance than the conductive film in which the gap is formed, on the conductive film in which the gap is formed, and on the surface of the base exposed around the conductive film in which the gap is formed. And a step of disposing.

【0020】この場合、炭素化合物のガスを含有する雰
囲気中で前記電子放出素子に活性化処理を施す工程と、
該活性化処理時に導入した炭素化合物の残留物を排出す
る工程とを含むことが望ましく、前記間隙は前記基体の
表面に対し交差する面に形成されてもよい。
In this case, a step of activating the electron-emitting device in an atmosphere containing a carbon compound gas;
Discharging the residue of the carbon compound introduced during the activation treatment, and the gap may be formed on a surface intersecting the surface of the base.

【0021】また、本発明は、基体上に、複数の電子放
出素子を備える電子源の製造方法であって、前記電子放
出素子が前記いずれかの製造方法により製造される電子
源の製造方法にも適用可能であり、基体上に複数の電子
放出素子を備えた電子源と、画像形成部材を備えた基板
とを対向させて配置した画像形成装置の製造方法であっ
て、前記電子源が前記製造方法により製造される画像形
成装置の製造方法にも適用可能である。
The present invention also relates to a method of manufacturing an electron source having a plurality of electron-emitting devices on a substrate, wherein the electron-emitting device is manufactured by any one of the above-described methods. A method for manufacturing an image forming apparatus in which an electron source having a plurality of electron-emitting devices on a substrate and a substrate having an image forming member are arranged to face each other, wherein the electron source is The present invention is also applicable to a method for manufacturing an image forming apparatus manufactured by the manufacturing method.

【0022】本発明に係る製造方法によれば、電子放出
素子近傍の絶縁性表面の帯電を抑制することができる。
そのため、電子放出特性の安定性を向上させ、放電の発
生を抑制することができる。
According to the manufacturing method of the present invention, the charging of the insulating surface near the electron-emitting device can be suppressed.
Therefore, the stability of the electron emission characteristics can be improved, and the occurrence of discharge can be suppressed.

【0023】[0023]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。図1〜図4を参照して、本発明の実
施の形態に係る電子放出素子の製造方法の一例について
説明する。
Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. However, the dimensions of the components described in this embodiment,
The materials, shapes, relative arrangements, and the like are not intended to limit the scope of the present invention only to them unless otherwise specified. An example of a method for manufacturing an electron-emitting device according to an embodiment of the present invention will be described with reference to FIGS.

【0024】まず、図1は、本発明の実施の形態に係る
電子放出素子の製造方法について説明するための図であ
る。また、図2は本発明の製造方法により製造される電
子放出素子の構成を示す図であって、図2(a)が平面
模式図、(b)がその断面模式図である。
FIG. 1 is a view for explaining a method of manufacturing an electron-emitting device according to an embodiment of the present invention. FIGS. 2A and 2B are diagrams showing a configuration of an electron-emitting device manufactured by the manufacturing method of the present invention, wherein FIG. 2A is a schematic plan view and FIG. 2B is a schematic cross-sectional view thereof.

【0025】図1において、1は基体としての絶縁性基
板、2と3は素子電極、4は導電性膜、5は導電性膜4
に形成した間隙、6は導電性膜4よりも高抵抗の導電性
膜である。なお、図2においても、図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。図2に示す電子放出素子は、以下に説明する方法で
製造される。
In FIG. 1, 1 is an insulating substrate as a base, 2 and 3 are device electrodes, 4 is a conductive film, 5 is a conductive film 4
Is a conductive film having a higher resistance than the conductive film 4. In FIG. 2, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG. The electron-emitting device shown in FIG. 2 is manufactured by a method described below.

【0026】1)基体を用意する工程において、洗剤、
純水及び有機溶剤等を用い、基板1を十分に洗浄する。
そして、素子電極を形成する工程では、真空蒸着法また
はスパッタリング法等により素子電極材料を堆積後に、
例えばフォトリソグラフィ技術を用いて、素子電極2,
3を基板1の片側表面に形成する(図1(a))。
1) In the step of preparing a substrate, a detergent,
The substrate 1 is sufficiently washed using pure water and an organic solvent.
Then, in the step of forming the element electrode, after depositing the element electrode material by a vacuum evaporation method or a sputtering method,
For example, using photolithography technology, the device electrodes 2
3 is formed on one surface of the substrate 1 (FIG. 1A).

【0027】基板1としては、石英ガラス、Na等の不
純物含有量を減少したガラス、青板ガラス、青板ガラス
にスパッタリング法等により形成したSiO2 を積層し
たガラス基板、アルミナ等のセラミックス及びSi基板
等のいずれかから選定して用いることができる。
Examples of the substrate 1 include quartz glass, glass having a reduced content of impurities such as Na, blue plate glass, a glass substrate obtained by laminating a blue plate glass with SiO 2 formed by a sputtering method, ceramics such as alumina, and a Si substrate. It can be used by selecting from any of the above.

【0028】素子電極2,3の材料としては、一般的な
導体材料を用いることができる。これは例えば 、N
i、Cr、Au、Mo、W、Pt、Ti、Al、Cu、
Pd等の金属あるいは合金及びPd、Ag、Au、Ru
2 、Pd−Ag等の金属或は金属酸化物とガラス等か
ら構成される印刷導体、In23 −SnO2 等の透明
導電体及びポリシリコン等の半導体材料等から適宜選択
することができる。
As a material for the device electrodes 2 and 3, a general conductor material can be used. This is, for example, N
i, Cr, Au, Mo, W, Pt, Ti, Al, Cu,
Metals or alloys such as Pd and Pd, Ag, Au, Ru
It can be appropriately selected from a printed conductor composed of a metal such as O 2 or Pd-Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon. it can.

【0029】素子電極間隔L、素子電極幅W等は、応用
される形態等を考慮して、設定される。素子電極間隔L
は、好ましくは、数百nmから数百μmの範囲とするこ
とができ、より好ましくは、数μmから数十μmの範囲
とすることができる。
The element electrode interval L, the element electrode width W, and the like are set in consideration of the applied form and the like. Element electrode interval L
Can be preferably in the range of several hundred nm to several hundred μm, and more preferably in the range of several μm to several tens μm.

【0030】素子電極幅Wは、電極の抵抗値、及び電子
放出特性を考慮して、数μmから数百μmの範囲とする
ことができる。素子電極2,3の膜厚dは、数十nmか
ら数μmの範囲とすることができる。
The element electrode width W can be in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.

【0031】2)次に、導電性膜を形成する工程におい
ては、まず素子電極2,3を設けた基板1上に、有機金
属溶液を塗布し乾燥して、有機金属膜を形成する。な
お、有機金属溶液には、金属酸化物を主成分とする導電
性膜4の前記金属酸化物を構成する金属を主元素とする
有機金属化合物の溶液を用いることができる。
2) Next, in the step of forming a conductive film, first, an organic metal solution is applied and dried on the substrate 1 provided with the device electrodes 2 and 3 to form an organic metal film. Note that, as the organic metal solution, a solution of an organic metal compound containing the metal constituting the metal oxide of the conductive film 4 containing the metal oxide as a main component as a main element can be used.

【0032】その後、前記有機金属膜を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングし、
金属酸化物を主成分とする導電性膜4を形成する(図1
(b))。なお、ここでは、有機金属溶液の塗布法を挙
げて説明したが、導電性膜4の形成法はこれに限られる
ものでなく、真空蒸着法、スパッタリング法、化学的気
相堆積法、分散塗布法、ディッピング法、スピンコート
法、インクジェット法等を用いることもできる。上記導
電性膜4の主成分となる金属酸化物は、PdO、SnO
2 、In23、PbO、Sb23 などの中から適宜
選択される。
Thereafter, the organic metal film is subjected to a heating and baking treatment, and is patterned by lift-off, etching, or the like.
A conductive film 4 containing a metal oxide as a main component is formed (FIG. 1).
(B)). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, or the like. Method, dipping method, spin coating method, ink jet method and the like can also be used. The metal oxide which is the main component of the conductive film 4 is PdO, SnO
2 , In 2 O 3 , PbO, Sb 2 O 3 and the like.

【0033】ここで、導電性膜4は、107 Ω/□以下
のシート抵抗値を示すのが好ましい。なお、シート抵抗
値とは、幅w、長さlの薄膜の抵抗をRとした場合に、
R=Rs (l/w)を満たすRs をいう。
Here, the conductive film 4 preferably has a sheet resistance of 10 7 Ω / □ or less. Note that the sheet resistance value is defined assuming that the resistance of a thin film having a width w and a length 1 is R.
Rs that satisfies R = Rs (l / w).

【0034】この金属酸化物を主成分とする導電性膜4
のシート抵抗値は、後述する“フォーミング”工程にお
いて、良好な間隙5を形成するために、103 Ω/□以
上であって107 Ω/□以下の抵抗値であることが好ま
しい。
The conductive film 4 containing the metal oxide as a main component
Is preferably not less than 10 3 Ω / □ and not more than 10 7 Ω / □ in order to form a good gap 5 in the “forming” step described later.

【0035】一方、間隙5を形成した後は、素子電極
2,3を通じて印加される電圧が十分に間隙部に印加さ
れるのが好ましく、最終的に電子放出素子として駆動さ
れる際の導電性膜4の抵抗値は、できるだけ低い方が好
ましい。
On the other hand, after the gap 5 is formed, it is preferable that the voltage applied through the device electrodes 2 and 3 is sufficiently applied to the gap, and the conductivity when finally driven as an electron-emitting device is obtained. The resistance of the film 4 is preferably as low as possible.

【0036】3)次に、“フォーミング”工程(導電性
膜に間隙を形成する工程)を施す。本発明における“フ
ォーミング”工程は、前記導電性膜4の主成分である金
属酸化物に対して還元性を有するガス(例えば水素)を
含む雰囲気中において、素子電極2,3間に、不図示の
電源を用いてパルス電圧を印加することで行われる。こ
の工程により、導電性膜4は還元されつつ、その一部
に、間隙5が形成される(図1(c))。換言すると、
金属酸化物を主成分とする導電性膜4の抵抗値を低減し
つつ、該導電性膜4の一部に間隙5を形成する。この様
にすることで、パルス電圧の印加により導電性膜4中に
発生する熱が集中する部分から間隙が徐々に形成され始
めるため、最終的に形成される間隙5の幅を狭くするこ
とができる。また、“フォーミング”に要する電力を低
減することもできる。そして、導電性膜4の主成分であ
る金属酸化物を“フォーミング”を終えた後には、金属
を主成分とする導電性膜とすることができ、素子を駆動
する際の寄生抵抗成分を低減することができる。
3) Next, a "forming" step (a step of forming a gap in the conductive film) is performed. The “forming” step according to the present invention is performed between the device electrodes 2 and 3 in an atmosphere containing a gas (for example, hydrogen) having a reducing property for the metal oxide as a main component of the conductive film 4. This is performed by applying a pulse voltage using the power supply of (1). By this step, the conductive film 4 is reduced, and a gap 5 is formed in a part thereof (FIG. 1C). In other words,
The gap 5 is formed in a part of the conductive film 4 while reducing the resistance value of the conductive film 4 containing a metal oxide as a main component. By doing so, the gap gradually starts to be formed from the portion where heat generated in the conductive film 4 is concentrated by application of the pulse voltage, so that the width of the finally formed gap 5 can be reduced. it can. Also, the power required for “forming” can be reduced. After the “forming” of the metal oxide, which is the main component of the conductive film 4, is completed, the conductive film can be made to be a metal-based conductive film, thereby reducing the parasitic resistance component when driving the element. can do.

【0037】図4に、“フォーミング”工程で用いられ
る電圧波形の一例を示す。電圧波形は、パルス波形が好
ましく、これにはパルス波高値を定電圧としたパルスを
連続的に印加する図4(a)に示した手法と、パルス波
高値を増加させながら、電圧パルスを印加する図4
(b)に示した手法がある。
FIG. 4 shows an example of a voltage waveform used in the "forming" step. The voltage waveform is preferably a pulse waveform. The method shown in FIG. 4A in which a pulse having a constant pulse height is applied as a constant voltage is applied to the voltage waveform, and a voltage pulse is applied while increasing the pulse peak value. Figure 4
There is a method shown in FIG.

【0038】図4(a)におけるT1及びT2は、それ
ぞれ電圧波形のパルス幅及びパルス間隔である。通常、
パルス幅T1は1μsec.〜10msec.の範囲
で、また、パルス間隔T2は10μsec.〜1se
c.の範囲で設定される。三角波の波高値(通電フォー
ミング時のピーク電圧)は、電子放出素子の形態に応じ
て適宜選択され、このような条件のもと、例えば、数秒
から数十分間電圧を印加する。なお、パルス波形は三角
波に限定されるものではなく、矩形波など所望の波形を
採用することができる。
T1 and T2 in FIG. 4A are the pulse width and pulse interval of the voltage waveform, respectively. Normal,
The pulse width T1 is 1 μsec. -10 msec. , And the pulse interval T2 is 10 μsec. ~ 1se
c. Is set in the range. The peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the form of the electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens of minutes. Note that the pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.

【0039】また、図4(b)におけるパルス幅T1及
びパルス間隔T2の値については、図4(a)に示した
のと同様とすることができる。三角波の波高値(通電フ
ォーミング時のピーク電圧)は、例えば0.1Vステッ
プ程度ずつ、増加させることができる。
The values of the pulse width T1 and the pulse interval T2 in FIG. 4B can be the same as those shown in FIG. 4A. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.

【0040】4)次に、高抵抗な導電性膜を配置する工
程へ進む。即ち、前記“フォーミング”工程を終えて、
還元された、金属を主成分とする導電性膜4よりも高抵
抗の導電性膜6を形成する(図1(d))。ここで導電
性膜6の材料としては、容易にかつ大面積に均一な膜が
得られるものが好ましく、例えば、炭素材料や酸化ス
ズ、酸化クロム、酸化アンチモン、ITO等の金属酸化
物や、或いは導電性材料が酸化シリコンなどに分散され
たものなどを好適に用いることができる。
4) Next, proceed to the step of arranging a high-resistance conductive film. That is, after the “forming” step,
A reduced conductive film 6 having a higher resistance than the conductive film 4 containing a metal as a main component is formed (FIG. 1D). Here, as the material of the conductive film 6, a material that can easily and uniformly form a large area is preferable. For example, a carbon material, a metal oxide such as tin oxide, chromium oxide, antimony oxide, and ITO, or A material in which a conductive material is dispersed in silicon oxide or the like can be preferably used.

【0041】本発明では、還元性ガスを含む雰囲気中に
おいて“フォーミング”工程を行う。そのため、金属酸
化物を主成分とする導電性膜4上に、上記帯電抑制用の
導電性膜6を形成した上で、上記還元性ガスを含む雰囲
気中において“フォーミング”工程を行うと、帯電抑制
用の導電性膜6の材料(例えば金属酸化物)によって
は、上記還元性ガスにより変質してしまい、後述する所
望の抵抗値の制御性が困難になる場合がある。ところ
が、本発明では、還元性ガスを含む雰囲気中において
“フォーミング”工程を行った後に、帯電抑制用の導電
性膜6を形成しているので、上記還元性ガスの影響を考
慮せずに、所望の材料を選択することができ、その結
果、良好な帯電抑制効果を得られる。
In the present invention, the "forming" step is performed in an atmosphere containing a reducing gas. Therefore, if the “forming” step is performed in an atmosphere containing the reducing gas after forming the conductive film 6 for suppressing charge on the conductive film 4 containing metal oxide as a main component, Depending on the material (for example, metal oxide) of the conductive film 6 for suppression, the quality may be changed by the reducing gas, and it may be difficult to control a desired resistance value described later. However, in the present invention, after performing the “forming” step in an atmosphere containing a reducing gas, the conductive film 6 for suppressing charging is formed. Therefore, without considering the influence of the reducing gas, A desired material can be selected, and as a result, a favorable charge suppressing effect can be obtained.

【0042】上記導電性膜6は、導電性が高いと、素子
電極2,3間を流れる素子電流Ifが増大する。素子の
電子放出特性においては、素子電流Ifは小さい方が好
ましく、特に電子放出に寄与しない無効電流はできる限
り小さい方が好ましい。そのため、導電性膜6は、1×
109 Ω/□以上であって1×1013Ω/□以下のシー
ト抵抗値を有するのが好ましく、さらには、5×1010
Ω/□以上であって5×1012Ω/□以下のシート抵抗
値を有するのがより好ましい。
When the conductive film 6 has high conductivity, the device current If flowing between the device electrodes 2 and 3 increases. Regarding the electron emission characteristics of the device, it is preferable that the device current If is small, and it is particularly preferable that the reactive current that does not contribute to electron emission is as small as possible. Therefore, the conductive film 6 is 1 ×
It preferably has a sheet resistance of 10 9 Ω / □ or more and 1 × 10 13 Ω / □ or less, and more preferably 5 × 10 10 Ω / □.
More preferably, it has a sheet resistance value of not less than Ω / □ and not more than 5 × 10 12 Ω / □.

【0043】導電性膜6の形成方法としては、スパッタ
リング法、真空蒸着法、ディッピング法、スプレーコー
ト法、スピンコート法、炭素系ガスによる電子ビームに
よる重合法、あるいはプラズマ重合法、CVD法等が挙
げられる。
Examples of the method for forming the conductive film 6 include a sputtering method, a vacuum evaporation method, a dipping method, a spray coating method, a spin coating method, a polymerization method using an electron beam with a carbon-based gas, a plasma polymerization method, and a CVD method. No.

【0044】また、導電性膜6の膜厚は、帯電を抑制す
るために必要な導電性が得られる膜厚以上である一方、
電子放出部からの電子放出を妨げない膜厚以下であるこ
とが好ましい。そのため、導電性膜6の膜厚は、1nm
以上であって、100nm以下であることが好ましく、
さらには、2nm以上であって、50nm以下であるこ
とがより好ましい。
The thickness of the conductive film 6 is equal to or greater than the thickness at which the conductivity required to suppress charging is obtained.
The thickness is preferably not more than a thickness that does not hinder electron emission from the electron emitting portion. Therefore, the thickness of the conductive film 6 is 1 nm.
Or more and preferably 100 nm or less,
Further, the thickness is more preferably 2 nm or more and 50 nm or less.

【0045】5)続いて、前述した“活性化”工程を施
すのが好ましい。この工程は、例えば真空中に適当な炭
素化合物のガスを導入し、素子電極2,3間にパルス電
圧を印加することによって得られる。このときの好まし
い炭素化合物のガス圧は、前述の応用の形態、真空容器
の形状や、炭素化合物の種類などにより異なるため、場
合に応じて適宜設定される。
5) Subsequently, it is preferable to perform the above-mentioned "activation" step. This step can be obtained, for example, by introducing a gas of an appropriate carbon compound into a vacuum and applying a pulse voltage between the device electrodes 2 and 3. The preferable gas pressure of the carbon compound at this time varies depending on the above-mentioned application form, the shape of the vacuum vessel, the type of the carbon compound, and the like, and is appropriately set according to the case.

【0046】適当な炭素化合物としては、アルカン、ア
ルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素
類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、カルボン、スルホン酸等の有機酸類等
を挙げることが出来、具体的には、メタン、エタン、プ
ロパンなどCn2n+2で表される飽和炭化水素、エチレ
ン、プロピレンなどCn2n等の組成式で表される不飽
和炭化水素、ベンゼン、トルエン、メタノール、エタノ
ール、ホルムアルデヒド、アセトアルデヒド、アセト
ン、メチルエチルケトン、メチルアミン、エチルアミ
ン、フェノール、蟻酸、酢酸、プロピオン酸等あるいは
これらの混合物を使用できる。
Suitable carbon compounds include organic acids such as aliphatic hydrocarbons of alkane, alkene and alkyne, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, phenols, carboxylic acids, sulfonic acids and the like. Specific examples thereof include saturated hydrocarbons represented by C n H 2n + 2 such as methane, ethane, and propane, and unsaturated hydrocarbons represented by a composition formula such as C n H 2n such as ethylene and propylene. Hydrocarbon, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid, and the like, or a mixture thereof can be used.

【0047】この処理により、雰囲気中に存在する炭素
化合物から、炭素及び/あるいは炭素化合物からなる膜
が、前記“フォーミング”工程により形成した間隙内及
び該間隙近傍の導電性膜4上に形成される。
By this treatment, a film made of carbon and / or a carbon compound is formed from the carbon compound present in the atmosphere on the conductive film 4 in and near the gap formed by the “forming” step. You.

【0048】“活性化”工程は、素子電流Ifまたは放
出電流Ieを測定しながら行い、素子電流Ifまたは放
出電流Ieが所望の値になったところで、終了とするこ
とができる。なお、印加するパルス電圧のパルス幅、パ
ルス間隔、パルス波高値などは、適宜設定される。
The "activation" step is performed while measuring the device current If or the emission current Ie, and can be terminated when the device current If or the emission current Ie reaches a desired value. Note that the pulse width, pulse interval, pulse crest value, and the like of the applied pulse voltage are appropriately set.

【0049】上記炭素及び/あるいは炭素化合物とは、
例えばグラファイト(いわゆるHOPG,PG,GCを
包含するものであり、HOPGはほぼ完全なグラファイ
トの結晶構造、PGは結晶粒が20nm程度で結晶構造
がやや乱れたもの、GCは結晶粒が2nm程度になり結
晶構造の乱れがさらに大きくなったものを指す。)、及
び非晶質カーボン(アモルファスカーボン、及びアモル
ファスカーボンと前記グラファイトの微結晶の混合物を
指す)である。
The carbon and / or carbon compound is
For example, graphite (which includes so-called HOPG, PG, and GC), HOPG has a crystal structure of almost perfect graphite, PG has a crystal grain of about 20 nm and has a slightly disordered crystal structure, and GC has a crystal grain of about 2 nm. And amorphous carbon (refer to amorphous carbon and a mixture of amorphous carbon and the fine crystals of graphite).

【0050】6)上記工程を経て電子放出部が形成され
た電子放出素子は、さらに安定化工程を行うことが好ま
しい。この工程は、真空容器内に残留する有機物質を排
気する工程である。
6) It is preferable that the electron-emitting device in which the electron-emitting portion is formed through the above-described process further perform a stabilizing process. This step is a step of exhausting organic substances remaining in the vacuum vessel.

【0051】ここで、真空容器を排気する真空排気装置
については、装置から発生するオイルが素子の特性に影
響を与えないように、オイルを使用しないものを用いる
のが好ましい。具体的には、ソープションポンプ、イオ
ンポンプ等の真空排気装置を挙げることが出来る。
Here, it is preferable to use a vacuum evacuation device for evacuating the vacuum vessel, which does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.

【0052】また、上記活性化の工程で、排気装置とし
て油拡散ポンプやロータリーポンプを用いて、これから
発生するオイル成分に由来する有機ガスを用いた場合
は、この成分の分圧を極力低く抑える必要がある。
In the above activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component is used, the partial pressure of this component is kept as low as possible. There is a need.

【0053】真空容器内の有機成分の分圧は、上記の炭
素及び炭素化合物がほぼ新たに堆積しない分圧で1×1
-6Pa以下が好ましく、さらには1×10-8Pa以下
が特に好ましい。
The partial pressure of the organic component in the vacuum vessel is a partial pressure of 1 × 1 at which the carbon and the carbon compound are hardly newly deposited.
The pressure is preferably 0 -6 Pa or less, more preferably 1 × 10 -8 Pa or less.

【0054】さらに、真空容器内を排気するときには、
真空容器全体を加熱して、真空容器内壁や、電子放出素
子に吸着した有機物質分子を排気しやすくするのが好ま
しい。
Further, when evacuating the vacuum chamber,
It is preferable that the entire vacuum vessel is heated so that the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device are easily exhausted.

【0055】このときの加熱条件は、80〜250℃の
範囲が適しており、好ましくは150℃以上にして、で
きるだけ長時間処理するのが望ましいが、特にこの条件
に限るものではなく、真空容器の大きさや形状、電子放
出素子の構成などの諸条件により適宜選ばれる条件によ
り行う。
The heating conditions at this time are suitably in the range of 80 to 250 ° C., preferably at 150 ° C. or higher, and it is desirable to carry out the treatment for as long as possible. This is performed under conditions appropriately selected according to various conditions such as the size and shape of the device and the configuration of the electron-emitting device.

【0056】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少低下しても十分安定な
特性を維持することが出来る。
The atmosphere at the time of driving after the stabilization step is preferably the same as that at the end of the stabilization treatment, but is not limited to this. If the organic substance is sufficiently removed, Even if the degree of vacuum itself is slightly reduced, sufficiently stable characteristics can be maintained.

【0057】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したH2 O、O2 なども
除去でき、結果として素子電流If及び放出電流Ieが
安定する。
By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed.
Further, H 2 O, O 2 , and the like adsorbed on a vacuum vessel or a substrate can be removed, and as a result, the element current If and the emission current Ie are stabilized.

【0058】以上が、本発明に係る電子放出素子の基本
的な製造方法であるが、本発明の製造方法によれば、電
子放出部間の微小隙間部分を含む、絶縁性表面全域に高
抵抗の導電性膜6を容易に形成することが可能である。
The above is a basic method of manufacturing an electron-emitting device according to the present invention. According to the manufacturing method of the present invention, high resistance is provided over the entire insulating surface, including minute gaps between electron-emitting portions. Can be easily formed.

【0059】なお、電子放出素子の構成は、図2に示し
た構成に限るものではなく、例えば、図3に示すような
構成にしても良い。図3は、垂直型の表面伝導型電子放
出素子を示す図であり、電子放出部(間隙)5が基板1
に垂直に形成されている点を除いて、図2に示した電子
放出素子と同様である。図3において、31は素子電極
2,3間の電気的な絶縁性を確保するために基板1の表
面の部分に設けた層間絶縁層である。
The structure of the electron-emitting device is not limited to the structure shown in FIG. 2, but may be, for example, a structure shown in FIG. FIG. 3 is a view showing a vertical surface conduction electron-emitting device, in which an electron-emitting portion (gap) 5 is provided on a substrate 1.
2 except that it is formed perpendicular to the electron-emitting device shown in FIG. In FIG. 3, reference numeral 31 denotes an interlayer insulating layer provided on a surface portion of the substrate 1 to secure electrical insulation between the device electrodes 2 and 3.

【0060】この電子放出素子は、素子電極2が基板1
の表面の部分に、素子電極3が層間絶縁層31の表面に
配置され、金属酸化物を主成分とする導電性膜4及び高
抵抗な導電性膜6が基板1の表面と層間絶縁層31の表
面とに渡って形成され、導電性膜4の間隙5が基板1の
表面に対し交差する層間絶縁層31の面に形成されてい
る。この場合も基本的には、図1に示した製造方法と同
様の製造方法を適用することができる。
In this electron-emitting device, the device electrode 2 is
The element electrode 3 is disposed on the surface of the interlayer insulating layer 31 and the conductive film 4 mainly composed of a metal oxide and the high-resistance conductive film 6 are formed on the surface of the substrate 1 and the interlayer insulating layer 31. The gap 5 of the conductive film 4 is formed on the surface of the interlayer insulating layer 31 intersecting with the surface of the substrate 1. In this case, basically, the same manufacturing method as the manufacturing method shown in FIG. 1 can be applied.

【0061】次に、上述の製造方法により得られた電子
放出素子の基本特性について、図5及び図6を参照しな
がら説明する。
Next, the basic characteristics of the electron-emitting device obtained by the above-described manufacturing method will be described with reference to FIGS.

【0062】図5は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。なお、図5においても、図2に示
した部位と同じ部位には図2に付した符号と同一の符号
を付している。
FIG. 5 is a schematic diagram showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. In FIG. 5, the same portions as those shown in FIG. 2 are denoted by the same reference numerals as those in FIG.

【0063】図5において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子74が配されている。
In FIG. 5, reference numeral 55 denotes a vacuum vessel;
Reference numeral 6 denotes an exhaust pump. An electron-emitting device 74 is provided in the vacuum vessel 55.

【0064】また、51は電子放出素子74に素子電圧
Vfを印加するための電源、50は素子電極2,3間の
導電性膜4を流れる素子電流Ifを測定するための電流
計、54は素子の電子放出部より放出される放出電流I
eを捕捉するためのアノード電極である。また、53は
アノード電極54に電圧を印加するための高圧電源、5
2は素子の電子放出部5より放出される放出電流Ieを
測定するための電流計である。
Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device 74; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; Emission current I emitted from the electron emission portion of the device
This is an anode electrode for capturing e. Reference numeral 53 denotes a high-voltage power supply for applying a voltage to the anode electrode 54;
Reference numeral 2 denotes an ammeter for measuring an emission current Ie emitted from the electron emission portion 5 of the device.

【0065】ここで、一例として、アノード電極54の
電圧を1kV〜10kVの範囲とし、アノード電極54
と電子放出素子74との距離Hを2mm〜8mmの範囲
として測定を行うことができる。
Here, as an example, the voltage of the anode electrode 54 is set in the range of 1 kV to 10 kV,
The measurement can be performed with the distance H between the electron emitter 74 and the electron emitter 74 in the range of 2 mm to 8 mm.

【0066】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。
In the vacuum vessel 55, equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown) is provided.
The measurement and evaluation can be performed in a desired vacuum atmosphere.

【0067】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ、またはこれらの組み合わせのいずれかから
なる通常の高真空装置系と、更に、イオンポンプ等から
なる超高真空装置系とにより構成されている。
The exhaust pump 56 is composed of a normal high vacuum device system composed of any one of a turbo pump, a rotary pump, or a combination thereof, and an ultrahigh vacuum device system composed of an ion pump or the like.

【0068】ここに示した電子放出素子74を配した真
空処理装置の全体は、不図示のヒーターにより加熱でき
る。
The entire vacuum processing apparatus provided with the electron-emitting device 74 can be heated by a heater (not shown).

【0069】図6は、図5に示した真空処理装置を用い
て測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図6においては、
放出電流Ieが素子電流Ifに比べて著しく小さいの
で、任意単位で示している。なお、縦・横軸ともリニア
スケールである。図6からも明らかなように、上述のよ
うに構成された電子放出素子は、放出電流Ieに関し
て、以下のような三つ(i)〜(iii)の特徴的性質を有
する。 (i)本素子は、ある電圧(しきい値電圧と呼ぶ、図6
中のVth)以上の素子電圧を印加すると急激に放出電
流Ieが増加し、一方しきい値電圧Vth以下では放出
電流Ieがほとんど検出されない。つまり、放出電流I
eに対する明確なしきい値電圧Vthを持った非線形素
子である。 (ii)放出電流Ieが素子電圧Vfに単調増加依存する
ため、放出電流Ieは素子電圧Vfで制御できる。 (iii)アノード電極54に捕捉される放出電荷は、素子
電圧Vfを印加する時間に依存する。つまり、アノード
電極54に捕捉される電荷量は、素子電圧Vfを印加す
る時間により制御できる。
FIG. 6 shows emission current Ie, device current If, and device voltage V measured using the vacuum processing apparatus shown in FIG.
It is the figure which showed the relationship of f typically. In FIG.
Since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales. As is clear from FIG. 6, the electron-emitting device configured as described above has the following three characteristic properties (i) to (iii) with respect to the emission current Ie. (I) The present element has a certain voltage (referred to as a threshold voltage,
When an element voltage equal to or higher than Vth) is applied, the emission current Ie sharply increases. On the other hand, when the element voltage is equal to or lower than the threshold voltage Vth, the emission current Ie is hardly detected. That is, the emission current I
This is a non-linear element having a clear threshold voltage Vth for e. (Ii) Since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf. (Iii) The emission charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0070】以上の説明より理解されるように、上述の
ように構成される電子放出素子は、入力信号に応じて、
電子放出特性を容易に制御できることになる。また、本
発明に係る製造方法により製造した電子放出素子におい
ては、電子放出部5を形成した後に導電性膜6を設ける
ことにより、電子放出素子近傍の絶縁性基板表面のみな
らず、電子放出部間の微小隙間領域における帯電をも抑
制することができる。
As can be understood from the above description, the electron-emitting device configured as described above responds to an input signal by
The electron emission characteristics can be easily controlled. In the electron-emitting device manufactured by the manufacturing method according to the present invention, by providing the conductive film 6 after forming the electron-emitting portion 5, not only the surface of the insulating substrate near the electron-emitting device but also the electron-emitting portion is provided. It is also possible to suppress charging in the minute gap region between them.

【0071】このため、絶縁性表面の電位不安定性に起
因した電子放出特性の不安定性や、素子近傍とアノード
間での放電が抑制されるために、長時間の安定な電子放
出特性が得られる。
For this reason, the instability of the electron emission characteristics due to the potential instability of the insulating surface, and the discharge between the vicinity of the element and the anode are suppressed, so that stable electron emission characteristics for a long time can be obtained. .

【0072】以上のように、本発明の実施形態に係る電
子放出素子は、長時間にわたって安定な電子放出特性、
即ち、素子電流If、放出電流Ieの素子印加電圧に対
する単調増加特性を有するため、電子源、画像形成装置
等、多方面への応用が可能となる。すなわち、上述のよ
うに構成される電子放出素子の複数個を基板上に配列
し、例えば電子源あるいは、画像形成装置を構成するこ
とができる。
As described above, the electron-emitting device according to the embodiment of the present invention has stable electron emission characteristics for a long time,
That is, since the device current If and the emission current Ie have a monotonically increasing characteristic with respect to the device applied voltage, application to various fields such as an electron source and an image forming apparatus becomes possible. That is, by arranging a plurality of the electron-emitting devices configured as described above on a substrate, for example, an electron source or an image forming apparatus can be configured.

【0073】次に、本発明に係る電子放出素子を応用し
た電子源及び画像形成装置、並びにそれらの製造方法に
ついて説明する。
Next, an electron source and an image forming apparatus to which the electron-emitting device according to the present invention is applied, and a method of manufacturing them will be described.

【0074】まず、複数個の電子放出素子を配した電子
源、及びその製造方法について説明する。電子放出素子
の配列については、種々のものを採用できるが、その一
例として、電子放出素子をX方向及びY方向に行列状に
複数個配し、同じ行に配された複数の電子放出素子の電
極の一方を、X方向の配線に共通に接続し、同じ列に配
された複数の電子放出素子の電極の他方を、Y方向の配
線に共通に接続するものが挙げられる。このようなもの
は所謂単純マトリクス配置である。
First, an electron source having a plurality of electron-emitting devices and a method of manufacturing the electron source will be described. Various arrangements of the electron-emitting devices can be adopted. As an example, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and a plurality of electron-emitting devices arranged in the same row are arranged. One of the electrodes is commonly connected to a wiring in the X direction, and the other electrode of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement.

【0075】以下、単純マトリクス配置の電子源及びそ
の製造方法について、図7及び図8を用いて説明する。
Hereinafter, an electron source having a simple matrix arrangement and a method of manufacturing the same will be described with reference to FIGS.

【0076】図7は、単純マトリクス配置の電子源の模
式図である。図7において、71は電子放出素子を備え
た電子源基板、72はX方向配線、73はY方向配線、
74は電子放出素子である。また、X方向配線72及び
Y方向配線73の交点においては不図示の層間絶縁層が
設けられている。
FIG. 7 is a schematic view of an electron source having a simple matrix arrangement. 7, reference numeral 71 denotes an electron source substrate provided with electron-emitting devices, 72 denotes an X-direction wiring, 73 denotes a Y-direction wiring,
74 is an electron-emitting device. At the intersection of the X-directional wiring 72 and the Y-directional wiring 73, an interlayer insulating layer (not shown) is provided.

【0077】以下、図8を用いて、本発明の実施形態に
係る電子源の製造方法を説明する。図8において、1は
電子放出素子を備えてない基板であり、2,3は素子電
極、4は導電性膜、5は電子放出部、6は高抵抗の導電
性膜、71は電子放出素子を備えた電子源基板、72は
X方向配線、73はY方向配線、74は電子放出素子、
75は層間絶縁層である。
Hereinafter, a method for manufacturing an electron source according to an embodiment of the present invention will be described with reference to FIG. 8, reference numeral 1 denotes a substrate having no electron-emitting device, reference numerals 2 and 3 denote device electrodes, 4 a conductive film, 5 an electron-emitting portion, 6 a high-resistance conductive film, and 71 an electron-emitting device. An electron source substrate provided with: 72, an X-direction wiring, 73, a Y-direction wiring, 74, an electron-emitting device,
75 is an interlayer insulating layer.

【0078】1)基体を用意する工程において、基板1
を洗剤、純水及び有機溶剤等を用いて十分に洗浄する。
素子電極を形成する工程では、真空蒸着法やスパッタリ
ング法とフォトリソグラフィ技術との組み合わせ、また
は印刷法等を用いて、金属などの導電性材料からなる素
子電極2,3を形成する(図8(a))。
1) In the step of preparing the base, the substrate 1
Is sufficiently washed with a detergent, pure water, an organic solvent and the like.
In the step of forming the device electrodes, the device electrodes 2 and 3 made of a conductive material such as a metal are formed by using a combination of a vacuum evaporation method, a sputtering method, and a photolithography technique, a printing method, or the like (see FIG. a)).

【0079】2)素子電極2,3を設けた基板1上に、
真空蒸着法やスパッタリング法とフォトリソグラフィ技
術との組み合わせ、または印刷法等を用いて、金属など
の導電性材料からなるY方向配線73を形成する(図8
(b))。
2) On the substrate 1 provided with the device electrodes 2 and 3,
The Y-directional wiring 73 made of a conductive material such as a metal is formed by using a combination of a vacuum evaporation method, a sputtering method, and a photolithography technique, a printing method, or the like (FIG. 8).
(B)).

【0080】3)次に、真空蒸着法やスパッタリング法
とフォトリソグラフィ技術との組み合わせ、または印刷
法等を用いて、酸化シリコン等の絶縁性材料からなる層
間絶縁層75を形成する(図8(c))。層間絶縁層7
5は、X方向配線72とY方向配線73の交差部の電位
差に耐え得るように、材料、膜厚、製法が適宜設定され
る。
3) Next, an interlayer insulating layer 75 made of an insulating material such as silicon oxide is formed by using a combination of a vacuum evaporation method, a sputtering method, and a photolithography technique, a printing method, or the like (FIG. 8 ( c)). Interlayer insulating layer 7
For No. 5, the material, film thickness, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-directional wiring 72 and the Y-directional wiring 73.

【0081】4)層間絶縁層75の上に、Y方向配線7
3と同様にして、X方向配線72を形成する(図8
(d))。X方向配線72とY方向配線73は、図8
(f)に示す電子放出素子74の一対の素子電極3,2
にそれぞれ電気的に接続されている。
4) On the interlayer insulating layer 75, the Y-direction wiring 7
8, the X-direction wiring 72 is formed.
(D)). The X direction wiring 72 and the Y direction wiring 73 are shown in FIG.
A pair of device electrodes 3 and 2 of the electron-emitting device 74 shown in FIG.
Are electrically connected to each other.

【0082】5)次に、導電性膜を形成する工程によ
り、素子電極2,3間に導電性膜4を形成する(図8
(e))。導電性膜4の材料、製法等は前述の電子放出
素子と同様のものを適用することができる。
5) Next, a conductive film 4 is formed between the device electrodes 2 and 3 by a process of forming a conductive film (FIG. 8).
(E)). As the material and manufacturing method of the conductive film 4, the same materials as those of the above-described electron-emitting device can be applied.

【0083】6)次に、前述した“フォーミング”工程
を施す。“フォーミング”工程は、X方向配線72とY
方向配線73を通じて、各電子放出素子74の素子電極
2,3間に電圧を印加することにより行うことができ
る。これにより各電子放出素子74の導電性膜4に、間
隙5が形成される(図8(f))。印加する電圧等は前
述の電子放出素子の製造方法と同様の方法を適用するこ
とができる。
6) Next, the above-mentioned "forming" step is performed. The “forming” step includes the X-direction wiring 72 and the Y
This can be performed by applying a voltage between the device electrodes 2 and 3 of each electron-emitting device 74 through the directional wiring 73. Thereby, the gap 5 is formed in the conductive film 4 of each electron-emitting device 74 (FIG. 8F). For the applied voltage and the like, a method similar to the above-described method for manufacturing an electron-emitting device can be applied.

【0084】7)次に、“フォーミング”が施された導
電性膜4、X方向配線72、Y方向配線73及び層間絶
縁層75が形成され、電子放出素子74を備えた電子源
基板71上に、前述した高抵抗の導電性膜6を形成する
(図8(g))。ここで導電性膜6の材料、膜厚及び製
造方法は、前述の電子放出素子と同様のものを適用する
ことができる。導電性膜6のシート抵抗値は、前述の電
子放出素子と同様、1×109 Ω/□以上であって、1
×1013Ω/□以下であることが好ましく、さらには、
5×1010Ω/□以上であって、5×1012Ω/□以下
であることがより好ましい。
7) Next, the conductive film 4 which has been subjected to “forming”, the X-directional wiring 72, the Y-directional wiring 73, and the interlayer insulating layer 75 are formed, and on the electron source substrate 71 having the electron-emitting devices 74. Then, the above-described high-resistance conductive film 6 is formed (FIG. 8G). Here, the same material, thickness and manufacturing method of the conductive film 6 as those of the above-described electron-emitting device can be applied. The sheet resistance of the conductive film 6 is equal to or more than 1 × 10 9 Ω / □ as in the case of the above-described electron-emitting device.
× 10 13 Ω / □ or less.
It is more preferably 5 × 10 10 Ω / □ or more and 5 × 10 12 Ω / □ or less.

【0085】8)次に、好ましくは前述した“活性化”
工程を施す。活性化工程は、炭素化合物のガスを含有す
る雰囲気下で、X方向配線72とY方向配線73を通じ
て、各電子放出素子74の素子電極2,3間に電圧を印
加することにより行うことができる。使用する炭素化合
物や印加する電圧等は前述の“活性化”工程と同様の方
法を適用することができる。
8) Next, preferably, the above-mentioned "activation"
Perform the process. The activation step can be performed by applying a voltage between the device electrodes 2 and 3 of each electron-emitting device 74 through the X-direction wiring 72 and the Y-direction wiring 73 in an atmosphere containing a carbon compound gas. . The same method as in the above-mentioned "activation" step can be applied to the carbon compound to be used, the voltage to be applied, and the like.

【0086】9)続いて、好ましくは前述の電子放出素
子の製造方法と同様にして安定化工程を行う。
9) Subsequently, a stabilization step is preferably performed in the same manner as in the above-described method for manufacturing an electron-emitting device.

【0087】以上のようにして製造される単純マトリク
ス配列の電子源においては、X方向配線72には、X方
向に配列した電子放出素子74の行を選択するための走
査信号を印加する不図示の走査信号印加手段が接続され
る。
In the electron source of the simple matrix array manufactured as described above, the scanning signal for selecting the row of the electron-emitting devices 74 arranged in the X direction is applied to the X-direction wiring 72 (not shown). Are connected.

【0088】一方、Y方向配線73には、Y方向に配列
した電子放出素子74の各列を入力信号に応じて変調す
るための不図示の変調信号発生手段が接続される。各電
子放出素子74に印加される駆動電圧は、当該素子に印
加される走査信号と変調信号の差電圧として供給され
る。上記構成においては、単純なマトリクス配線を用い
て、個別の素子を選択し、独立に駆動可能とすることが
できる。
On the other hand, a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The drive voltage applied to each electron-emitting device 74 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device. In the above configuration, individual elements can be selected and driven independently using a simple matrix wiring.

【0089】以上のようにして製造される単純マトリク
ス配列の電子源においては、絶縁性基板表面、及び層間
絶縁層表面、さらに電子放出部間の微小隙間領域におい
て、帯電を抑制することができる。
In the electron source having the simple matrix arrangement manufactured as described above, charging can be suppressed on the surface of the insulating substrate, the surface of the interlayer insulating layer, and the minute gap region between the electron emitting portions.

【0090】このため、絶縁性表面の電位不安定性に起
因した電子放出特性の不安定性や、素子近傍とアノード
間での放電が抑制されるために、長時間の安定な電子放
出特性が得られる。なお、電子放出素子74の配列につ
いては、上述の単純マトリクス配列に限られるものでは
ない。
For this reason, the instability of the electron emission characteristics due to the potential instability of the insulating surface, and the discharge between the vicinity of the element and the anode are suppressed, so that stable electron emission characteristics for a long time can be obtained. . The arrangement of the electron-emitting devices 74 is not limited to the above-described simple matrix arrangement.

【0091】図9に、その他の配列の一例として、はし
ご状配列の電子源の例を示す。図9において、90は複
数の電子放出素子を備えた電子源基板、91は電子放出
素子、92は各電子放出素子91を電気的に接続する共
通配線である。電子放出素子91は、図2に示したよう
に、一対の素子電極2,3、及び電子放出部5を含む導
電性膜4から構成される。各電子放出素子91の上方に
は不図示の制御電極(グリッドとも呼ぶ)が設けられ、
各電子放出素子91から放出された電子の軌道を制御す
る構成となっている。
FIG. 9 shows a ladder-like arrangement of electron sources as another arrangement. In FIG. 9, reference numeral 90 denotes an electron source substrate provided with a plurality of electron-emitting devices, 91 denotes an electron-emitting device, and 92 denotes a common wiring for electrically connecting the electron-emitting devices 91. As shown in FIG. 2, the electron-emitting device 91 includes a pair of device electrodes 2 and 3 and the conductive film 4 including the electron-emitting portion 5. A control electrode (not shown) (not shown) is provided above each electron-emitting device 91.
The trajectory of electrons emitted from each electron-emitting device 91 is controlled.

【0092】このようなはしご状配列の電子源において
も、本発明の製造方法を適用することができる。基本的
には、基板1上にX方向配線72、層間絶縁層75及び
Y方向配線73を形成する代わりに、共通配線92を形
成する以外は、前述のマトリクス配列の電子源の製造方
法と同様とすることができる。すなわち、基板1上に素
子電極2,3、共通配線92、及び導電性膜4を形成し
た後、フォーミング工程により、各電子放出素子91の
導電性膜4に電子放出部5を形成する。次に電子放出素
子91を備えた基板90上に高抵抗の導電性膜6を形成
する。続いて、好ましくは活性化工程及び安定化工程を
施す、というものである。
The manufacturing method of the present invention can be applied to such a ladder-shaped electron source. Basically, it is the same as the above-described method of manufacturing an electron source in a matrix arrangement except that a common wiring 92 is formed instead of forming the X-directional wiring 72, the interlayer insulating layer 75, and the Y-directional wiring 73 on the substrate 1. It can be. That is, after the device electrodes 2 and 3, the common wiring 92, and the conductive film 4 are formed on the substrate 1, the electron emission portions 5 are formed in the conductive film 4 of each electron emission device 91 by a forming process. Next, a high-resistance conductive film 6 is formed on the substrate 90 provided with the electron-emitting devices 91. Subsequently, an activation step and a stabilization step are preferably performed.

【0093】以上のようにして製造されるはしご状配列
の電子源においては、絶縁性基板表面のみならず、電子
放出部間の微小隙間領域においても帯電を抑制すること
ができる。
In the ladder-shaped electron source manufactured as described above, charging can be suppressed not only in the surface of the insulating substrate but also in the minute gap region between the electron emission portions.

【0094】このため、絶縁性表面の電位不安定性に起
因した電子放出特性の不安定性や、素子近傍とアノード
間での放電が抑制されるために、長時間の安定な電子放
出特性が得られる。
Therefore, the instability of the electron emission characteristics due to the potential instability of the insulating surface, and the discharge between the vicinity of the element and the anode are suppressed, so that stable electron emission characteristics for a long time can be obtained. .

【0095】次に、このようにして製造される電子源を
用いて構成した画像形成装置について、図10及び図1
1を用いて説明する。
Next, an image forming apparatus constituted by using the electron source manufactured as described above will be described with reference to FIGS.
1 will be described.

【0096】図10は、本発明に係る製造方法により製
造される単純マトリクス配列の電子源を用いた画像形成
装置の実施形態の一例を示す図である。図10におい
て、71は電子放出素子74を複数配した電子源基板、
101は基板71を固定したリアプレート、106はガ
ラス基板103の内面に蛍光膜104とメタルバック1
05等が形成されたフェースプレートである。102は
支持枠であり、この支持枠102には、リアプレート1
01、フェースプレート106が低融点のフリットガラ
スなどを用いて、接合される。107は高圧端子、72
はX方向配線、73はY方向配線であり、これらの配線
は電子放出素子74の一対の素子電極と接続されてい
る。
FIG. 10 is a diagram showing an example of an embodiment of an image forming apparatus using a simple matrix array of electron sources manufactured by the manufacturing method according to the present invention. In FIG. 10, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices 74 are arranged;
101 is a rear plate to which a substrate 71 is fixed, 106 is a fluorescent film 104 and a metal back 1 on the inner surface of a glass substrate 103.
Reference numeral 05 denotes a face plate formed thereon. Reference numeral 102 denotes a support frame.
01, the face plate 106 is bonded using low melting point frit glass or the like. 107 is a high voltage terminal, 72
Is an X-direction wiring, and 73 is a Y-direction wiring. These wirings are connected to a pair of device electrodes of the electron-emitting device 74.

【0097】外囲器108は、上述の如く、フェースプ
レート106、支持枠102及びリアプレート101で
構成される。リアプレート101は、主に電子源基板7
1の強度を補強する目的で設けられるため、電子源基板
71自体で十分な強度を持つ場合は、別体のリアプレー
ト101は不要とすることができる。
The envelope 108 includes the face plate 106, the support frame 102, and the rear plate 101, as described above. The rear plate 101 mainly includes the electron source substrate 7.
Since it is provided for the purpose of reinforcing the strength of the first substrate 1, if the electron source substrate 71 itself has sufficient strength, the separate rear plate 101 can be unnecessary.

【0098】すなわち、電子源基板71に直接支持枠1
02を封着し、フェースプレート106,支持枠102
及び基板71で外囲器108を構成しても良い。
That is, the support frame 1 is directly mounted on the electron source substrate 71.
02, the face plate 106, the support frame 102
In addition, the envelope 108 may be constituted by the substrate 71.

【0099】一方、フェースプレート106とリアプレ
ート101との間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器108を構成することもできる。
On the other hand, by providing a support (not shown) called a spacer between the face plate 106 and the rear plate 101, the envelope 108 having sufficient strength against atmospheric pressure can be formed. Can also.

【0100】このような画像形成装置の製造において、
電子源を上述の本発明に係る製造方法により製造するこ
とにより、絶縁性基板表面及び層間絶縁層表面、さらに
電子放出部間の微小隙間領域において、帯電を抑制する
ことができる。
In manufacturing such an image forming apparatus,
By manufacturing the electron source by the above-described manufacturing method according to the present invention, charging can be suppressed on the surface of the insulating substrate and the surface of the interlayer insulating layer, and on the minute gap region between the electron emission portions.

【0101】このため、絶縁性表面の電位不安定性に起
因した電子放出特性の不安定性や、素子近傍とアノード
(フェースプレート)間での放電が抑制されるので、長
時間の安定な電子放出特性が得られ、高品質の画像を提
供することができる。
As a result, the instability of the electron emission characteristic due to the potential instability of the insulating surface and the discharge between the vicinity of the element and the anode (face plate) are suppressed. And high quality images can be provided.

【0102】また、図11は、本発明に係る製造方法に
より製造されるはしご状配列の電子源を用いた画像形成
装置の実施形態の一例である。図11において、110
はグリッド電極、111は電子が通過するための開口
部、112はDox1,Dox2,...Doxm よりなる容器外端子で
ある。113は、グリッド電極110と接続されたG
1、G2 、....Gn からなる容器外端子、90は各素子
行間の共通配線を同一配線とした電子源基板である。図
11においては、図9及び図10に示した部位と同じ部
位には、これらの図に付したのと同一の符号を付してい
る。ここに示した画像形成装置と、図10に示した単純
マトリクス配置の画像形成装置との大きな違いは、電子
源基板90とフェースプレート106の間にグリッド電
極110を備えているか否かである。
FIG. 11 shows an example of an embodiment of an image forming apparatus using ladder-shaped electron sources manufactured by the manufacturing method according to the present invention. In FIG. 11, 110
Is a grid electrode, 111 is an opening through which electrons pass, and 112 is an external terminal made of Dox1, Dox2,... Doxm. 113 is a G connected to the grid electrode 110
An external terminal 90 consisting of 1, G2,... Gn is an electron source substrate in which the common wiring between the element rows is the same. In FIG. 11, the same parts as those shown in FIGS. 9 and 10 are denoted by the same reference numerals as those shown in these figures. A major difference between the image forming apparatus shown here and the image forming apparatus having the simple matrix arrangement shown in FIG. 10 is whether or not the grid electrode 110 is provided between the electron source substrate 90 and the face plate 106.

【0103】図11においては、電子源基板90とフェ
−スプレ−ト106の間には、グリッド電極110が設
けられている。グリッド電極110は、電子放出素子9
1から放出された電子ビームを変調するためのものであ
り、はしご型配置の素子行と直交して設けられたストラ
イプ状の電極に電子ビ−ムを通過せるため、各素子に対
応して1個ずつ円形の開口部111が設けられている。
グリッドの形状や設置位置は、図11に示したものに限
定されるものではない。例えば、開口部111としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
を電子放出素子91の周囲や近傍に設けることもでき
る。容器外端子112及びグリッド容器外端子113
は、不図示の制御回路と電気的に接続されている。
In FIG. 11, a grid electrode 110 is provided between the electron source substrate 90 and the face plate 106. The grid electrode 110 is connected to the electron-emitting device 9.
For modulating the electron beam emitted from 1, the electron beam passes through a stripe-shaped electrode provided orthogonally to the ladder-type arrangement of element rows. A circular opening 111 is provided for each piece.
The shape and installation position of the grid are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as the openings 111, and a grid may be provided around or near the electron-emitting device 91. Outer container terminal 112 and grid outer terminal 113
Are electrically connected to a control circuit (not shown).

【0104】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)していくのと同期して、グリッド電
極列に画像1ライン分の変調信号を同時に印加する。こ
れにより、各電子ビ−ムの蛍光体への照射を制御し、画
像を1ラインずつ表示することができる。
In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. Thus, the irradiation of each electron beam to the phosphor can be controlled, and the image can be displayed line by line.

【0105】このような画像形成装置の製造において、
電子源を上述の本発明の製造方法により製造することに
より、絶縁性基板表面のみならず、電子放出部間の微小
隙間領域においても、帯電を抑制することができる。
In manufacturing such an image forming apparatus,
By manufacturing the electron source by the above-described manufacturing method of the present invention, charging can be suppressed not only on the surface of the insulating substrate but also in a minute gap region between the electron emission portions.

【0106】このため、絶縁性表面の電位不安定性に起
因した電子放出特性の不安定性や、素子近傍とアノード
(フェースプレート)間での放電が抑制されるために、
長時間の安定な電子放出特性が得られ、高品質の画像を
提供することができる。
Therefore, the instability of the electron emission characteristics due to the potential instability of the insulating surface and the discharge between the vicinity of the element and the anode (face plate) are suppressed.
Long-term stable electron emission characteristics can be obtained, and a high-quality image can be provided.

【0107】[0107]

【実施例】以下、より具体的な例を基に、本発明に係る
電子放出素子、電子源及び画像形成装置の製造方法につ
いて順次説明する。 (実施例1)本実施例に係る電子放出素子の構成は、上
述した図2に示した構成と同様であり、その製造方法
は、基本的には上述の図1を参照して説明したものと同
様である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, based on more specific examples, a method of manufacturing an electron-emitting device, an electron source, and an image forming apparatus according to the present invention will be sequentially described. (Embodiment 1) The configuration of the electron-emitting device according to the present embodiment is the same as the configuration shown in FIG. 2 described above, and the manufacturing method is basically the same as that described with reference to FIG. Is the same as

【0108】以下、順を追って製造方法について説明す
る。 工程(a) 清浄化した青板ガラス上に厚さ0.5ミクロンのシリコ
ン酸化膜をCVD法で形成した基板1上に、素子電極
2,3のリフトオフ用パターンをフォトレジスト(RD
−2000N−41 日立化成社製)で形成し、真空蒸
着法により、厚さ5nmのTi、厚さ100nmのPt
を順次堆積した。そして、フォトレジストパターンを有
機溶剤で溶解し、Pt/Ti堆積膜をリフトオフし、素
子電極間隔10ミクロン、素子電極の幅300ミクロン
の素子電極2,3を形成した。
The manufacturing method will be described below step by step. Step (a) A lift-off pattern for the device electrodes 2 and 3 is formed on a substrate 1 in which a 0.5-micron-thick silicon oxide film is formed on a cleaned blue plate glass by a CVD method.
-2000N-41 manufactured by Hitachi Chemical Co., Ltd.) and 5 nm thick Ti, 100 nm thick Pt by vacuum evaporation.
Were sequentially deposited. Then, the photoresist pattern was dissolved with an organic solvent, and the Pt / Ti deposited film was lifted off to form device electrodes 2 and 3 having a device electrode interval of 10 μm and a device electrode width of 300 μm.

【0109】工程(b) 次に、素子電極2,3の電極ギャップ上に、バブルジェ
ット(登録商標)方式の噴射装置を用い、パラジウム錯
体溶液(酢酸パラジウムモノエタノールアミン錯体をI
PAと水の混合溶液に溶解したもの)を滴下した後、3
00℃で15分間加熱焼成処理をして、酸化パラジウム
を主成分とする導電性膜4を形成した。また、こうして
形成された導電性膜4の膜厚は10nmであった。
Step (b) Next, a palladium complex solution (palladium acetate monoethanolamine complex was added to the electrode gap between the device electrodes 2 and 3 using an injector of a bubble jet (registered trademark) type).
After dissolving in a mixed solution of PA and water)
Heating and baking treatment was performed at 00 ° C. for 15 minutes to form a conductive film 4 mainly containing palladium oxide. The thickness of the conductive film 4 thus formed was 10 nm.

【0110】工程(c) 素子電極2,3及び導電性膜4を形成した基板1を、図
5に示したような真空容器内に設置し、容器内を真空ポ
ンプにて排気した。容器内の圧力が2×10-3Paに到
達したところで排気用のバルブを閉め、容器内に還元性
ガスとして、2%のH2 を混合したN2 ガスを導入し、
電源51より、素子電極2,3間に電圧を印加し、“フ
ォーミング”工程を行った。“フォーミング”の電圧波
形は図4(a)に示した波形とし、本実施例ではパルス
幅T1を0.1msec、パルス間隔T2を10mse
cとし、波高値(“フォーミング”時のピーク電圧)は
10Vとした。“フォーミング”処理中は、同時に、
0.1Vの電圧で、T2間に抵抗測定パルスを挿入して
抵抗を測定し、抵抗測定パルスでの測定値が、約1MΩ
以上になった時に、電圧の印加を終了した。以上によ
り、間隙5を有し、Pd を主成分とする導電性膜4を形
成した。上記抵抗測定において、導電性膜4の抵抗が十
分に低減していない場合(導電性膜4の還元が不十分で
ある場合)には、容器内に2%のH2 を混合したN2
スを2×104 Paまで導入した後、電子放出素子を容
器内に30分間保持して、導電性膜4を完全に還元する
工程を付加することもある。
Step (c) The substrate 1 on which the device electrodes 2 and 3 and the conductive film 4 were formed was placed in a vacuum vessel as shown in FIG. 5, and the inside of the vessel was evacuated by a vacuum pump. When the pressure in the container reached 2 × 10 −3 Pa, the exhaust valve was closed, and N 2 gas mixed with 2% H 2 was introduced into the container as a reducing gas.
A voltage was applied between the element electrodes 2 and 3 from the power supply 51 to perform a “forming” step. The voltage waveform of “forming” is the waveform shown in FIG. 4A. In this embodiment, the pulse width T1 is 0.1 msec, and the pulse interval T2 is 10 msec.
c, and the peak value (peak voltage at the time of “forming”) was 10 V. During the “forming” process,
At a voltage of 0.1 V, a resistance measurement pulse is inserted between T2 and the resistance is measured, and the measured value of the resistance measurement pulse is about 1 MΩ.
At this point, the voltage application was terminated. Thus, the conductive film 4 having the gap 5 and containing Pd as a main component was formed. In the above resistance measurement, when the resistance of the conductive film 4 is not sufficiently reduced (when the reduction of the conductive film 4 is insufficient), N 2 gas mixed with 2% H 2 in the container is used. Is introduced to 2 × 10 4 Pa, and then a step of completely reducing the conductive film 4 by holding the electron-emitting device in the container for 30 minutes may be added.

【0111】工程(d) 真空容器より、素子電極2,3及び間隙5を形成した導
電性膜4を備えた基板1を取り出した後、基板の表面全
面に、RFマグネトロンスパッタリング法により酸化ク
ロムを厚さ6nmとなるように成膜して導電性膜4より
も高抵抗な導電性膜6を形成した。形成された導電性膜
6の膜厚は6nmであった。また、上記方法と同様にし
て、別に基板上に形成した酸化クロムの膜のシート抵抗
を測定したところ、そのシート抵抗は、5×1011Ω/
□であった。
Step (d) After taking out the substrate 1 provided with the conductive film 4 in which the device electrodes 2 and 3 and the gap 5 are formed from the vacuum container, chromium oxide is applied to the entire surface of the substrate by RF magnetron sputtering. A conductive film 6 having a higher resistance than the conductive film 4 was formed by forming a film so as to have a thickness of 6 nm. The thickness of the formed conductive film 6 was 6 nm. When the sheet resistance of the chromium oxide film separately formed on the substrate was measured in the same manner as described above, the sheet resistance was 5 × 10 11 Ω /.
It was □.

【0112】工程(f) 続いて、導電性膜6を形成した基板を、図5に示したよ
うな真空容器内に設置し、容器内を真空ポンプにて排気
した。容器内の圧力が2×10-5Paに到達したところ
で、トルニトリルをスローリークバルブを通して真空容
器内に導入し、1×10-4Paを維持した。次に、素子
電極2,3間に電圧を印加して“活性化”工程を行っ
た。電圧の波形は、図12に示した両極性の波形とし、
パルス幅T1を1msec,パルス間隔T2を10ms
ec、波高値を16Vとした。また電圧の印加時間は6
0分とした。
Step (f) Subsequently, the substrate on which the conductive film 6 was formed was placed in a vacuum vessel as shown in FIG. 5, and the inside of the vessel was evacuated by a vacuum pump. When the pressure in the container reached 2 × 10 −5 Pa, tolunitrile was introduced into the vacuum container through a slow leak valve to maintain 1 × 10 −4 Pa. Next, a voltage was applied between the device electrodes 2 and 3 to perform an “activation” step. The voltage waveform is a bipolar waveform shown in FIG.
Pulse width T1 is 1 msec, pulse interval T2 is 10 ms
ec and the peak value were set to 16V. The voltage application time is 6
0 minutes.

【0113】工程(g) “活性化”工程終了後、容器内のトルニトリルを排気し
た。続いて容器内を排気しながら、基板1を300℃、
また真空容器を200℃で10時間加熱して安定化処理
を行った。以上のようにして作製した電子放出素子につ
いて、同真空容器内で電子放出特性を評価した。ここ
で、アノード電極と電子放出素子間の距離を3mm、ア
ノード電極の電位を6kV、電子放出特性測定時の真空
装置内の圧力を1×10-6Paとした。素子電極2,3
の間に電圧14Vを印加して電子放出素子を駆動したと
ころ、電子放出特性は安定であり、100時間の駆動に
おいて、電子放出量の変化率は5%以内であった。また
この時、放電による素子の破壊は生じなかった。
Step (g) After the “activation” step was completed, the tolunitrile in the vessel was evacuated. Subsequently, while evacuating the container, the substrate 1 was heated to 300 ° C.
Further, the vacuum container was heated at 200 ° C. for 10 hours to perform a stabilization process. The electron emission characteristics of the electron-emitting device manufactured as described above were evaluated in the same vacuum vessel. Here, the distance between the anode electrode and the electron-emitting device was 3 mm, the potential of the anode electrode was 6 kV, and the pressure in the vacuum device at the time of measuring the electron emission characteristics was 1 × 10 −6 Pa. Device electrodes 2 and 3
When a voltage of 14 V was applied during the driving of the electron-emitting device, the electron-emitting characteristics were stable, and the rate of change in the amount of emitted electrons was within 5% after 100 hours of driving. At this time, no destruction of the device due to discharge occurred.

【0114】(実施例2)図2に示したのと同様の構成
の電子放出素子を、図7に示すように基板上に複数配置
し、さらにマトリクス状配線を配置した電子源を作成し
た。その製造方法は、基本的には上述の図8を参照して
説明したものと同様である。
(Example 2) A plurality of electron-emitting devices having the same structure as that shown in FIG. 2 were arranged on a substrate as shown in FIG. 7, and an electron source in which matrix wirings were further arranged was prepared. The manufacturing method is basically the same as that described with reference to FIG.

【0115】工程(a) 青板ガラス上にシリコン酸化膜をCVD法で形成した基
板1を洗剤と純水により洗浄した後、素子電極2,3の
リフトオフ用パターンをフォトレジストで形成し、真空
蒸着法により、厚さ5nmのTi、厚さ100nmのP
tを順次堆積した。そして、フォトレジストパターンを
有機溶剤で溶解し、Pt/Ti堆積膜をリフトオフし、
素子電極2,3を形成した。
Step (a) A substrate 1 having a silicon oxide film formed on a blue plate glass by a CVD method is washed with a detergent and pure water, and then a lift-off pattern for the device electrodes 2 and 3 is formed with a photoresist, followed by vacuum evaporation. 5 nm thick Ti and 100 nm thick P
t were sequentially deposited. Then, the photoresist pattern is dissolved with an organic solvent, the Pt / Ti deposited film is lifted off,
Device electrodes 2 and 3 were formed.

【0116】工程(b) 次いで、金属成分としてAgを含むペースト材料を用
い、スクリーン印刷法によりY方向配線73のパターン
を形成し、印刷後、乾燥し、次いで上記ペーストを焼成
してY方向配線73を形成した。
Step (b) Next, using a paste material containing Ag as a metal component, a pattern of the Y-directional wiring 73 is formed by screen printing, printed, dried, and then baked to form a Y-directional wiring. 73 was formed.

【0117】工程(c) 次に、PbOを主成分とするペーストを用い、層間絶縁
層75のパターンを印刷して工程(b)と同様の条件で
焼成し、層間絶縁層75を形成した。この層間絶縁層7
5は、少なくともX方向配線72とY方向配線73の交
差部を含む領域に形成した。
Step (c) Next, using a paste containing PbO as a main component, a pattern of the interlayer insulating layer 75 was printed and baked under the same conditions as in step (b) to form an interlayer insulating layer 75. This interlayer insulating layer 7
No. 5 was formed in a region including at least the intersection of the X direction wiring 72 and the Y direction wiring 73.

【0118】工程(d) 上記工程(b)と同様の方法で、X方向配線72を形成
した。
Step (d) An X-directional wiring 72 was formed in the same manner as in the above step (b).

【0119】工程(e) 次に、各素子電極2,3間に、バブルジェット方式の噴
射装置を用い、パラジウム錯体溶液を滴下した後、焼成
処理をして、酸化パラジウムからなる導電性膜4を形成
した。
Step (e) Next, a palladium complex solution is dropped between the device electrodes 2 and 3 by using a bubble jet type spraying device, followed by baking treatment to form a conductive film 4 made of palladium oxide. Was formed.

【0120】工程(f) 上述のようにして、導電性膜4をその間に有する電極
2,3と、配線及び層間絶縁層を形成した電子源基板7
1を、図5に示したような真空容器内に設置し、容器内
を真空ポンプにて排気した。容器内の圧力が2×10-3
Paに到達したところで排気用のバルブを閉め、容器内
に2%のH2 を混合したN2 ガスを導入しながら、電源
51より、容器外端子を通じて、X方向配線72及びY
方向配線73間に電圧を印加し、各導電性膜4に間隙を
形成する“フォーミング”工程を行った。“フォーミン
グ”の電圧波形は図4(a)に示した波形とし、本実施
例ではパルス幅T1を0.1msec、パルス間隔T2
を10msecとし、波高値(フォーミング時のピーク
電圧)は10Vとした。“フォーミング”処理中は、同
時に、0.1Vの電圧で、T2間に抵抗測定パルスを挿
入して抵抗を測定し、抵抗測定パルスでの測定値が、約
1Mオーム以上になった時に、電圧の印加を終了した。
この後、本実施例では、導電性膜4の還元が十分に行わ
れるよう、容器内に2%のH2 を混合したN2 ガスを2
×104 Paまで導入した後、30分間保持した。しか
しながら、前述したように、この工程は必ずしも必要と
はしない。
Step (f) As described above, the electrodes 2 and 3 having the conductive film 4 therebetween, and the electron source substrate 7 having the wiring and the interlayer insulating layer formed thereon
1 was placed in a vacuum vessel as shown in FIG. 5, and the inside of the vessel was evacuated with a vacuum pump. The pressure in the container is 2 × 10 -3
Close the valve for exhaust at reaching the Pa, while introducing 2% N 2 gas mixture of H 2 in the container, the power source 51, through the vessel terminals, X-direction wiring 72 and Y
A "forming" step of applying a voltage between the directional wirings 73 to form a gap in each conductive film 4 was performed. The voltage waveform of “forming” is the waveform shown in FIG. 4A. In this embodiment, the pulse width T1 is 0.1 msec, and the pulse interval T2
Was set to 10 msec, and the peak value (peak voltage during forming) was set to 10V. During the “forming” process, at the same time, a resistance measurement pulse is inserted between T2 at a voltage of 0.1 V to measure the resistance. When the measured value of the resistance measurement pulse becomes about 1 M ohm or more, the voltage is measured. Was terminated.
Thereafter, in the present embodiment, N 2 gas mixed with 2% H 2 was introduced into the container in an amount of 2% so that the conductive film 4 was sufficiently reduced.
After introducing up to × 10 4 Pa, it was kept for 30 minutes. However, as described above, this step is not always necessary.

【0121】工程(g) 真空容器より、電子源基板71を取り出した後、基板7
1の表面全面に、RFマグネトロンスパッタリング法に
より酸化クロムを成膜して導電性膜6を形成した。形成
された導電性膜6の膜厚は6nmであった。また導電性
膜6のシート抵抗は、5×1011Ω/□であった。
Step (g) After taking out the electron source substrate 71 from the vacuum vessel, the substrate 7
A chromium oxide film was formed on the entire surface of 1 by RF magnetron sputtering to form a conductive film 6. The thickness of the formed conductive film 6 was 6 nm. The sheet resistance of the conductive film 6 was 5 × 10 11 Ω / □.

【0122】工程(h) 続いて、導電性膜6を形成した電子源基板71を、図5
に示したような真空容器内に設置し、容器内を真空ポン
プにて排気した。容器内の圧力が2×10-5Paに到達
したところで、トルニトリルをスローリークバルブを通
して真空容器内に導入し、1×10-4Paを維持した。
次に、容器外端子を通じて、X方向配線72及びY方向
配線73間に電圧を印加し、素子電極2,3間に電圧を
印加して“活性化”工程を行った。電圧の波形は、図1
2に示した両極性の波形とし、パルス幅T1を1mse
c,パルス間隔T2を10msec、波高値を16Vと
した。また電圧の印加時間は60分とした。
Step (h) Subsequently, the electron source substrate 71 on which the conductive film 6 has been formed is moved to the position shown in FIG.
Was placed in a vacuum vessel as shown in Table 2 and the inside of the vessel was evacuated with a vacuum pump. When the pressure in the container reached 2 × 10 −5 Pa, tolunitrile was introduced into the vacuum container through a slow leak valve to maintain 1 × 10 −4 Pa.
Next, a voltage was applied between the X-directional wiring 72 and the Y-directional wiring 73 through the external terminal, and a voltage was applied between the device electrodes 2 and 3 to perform an “activation” step. The voltage waveform is shown in FIG.
2 and a pulse width T1 of 1 msec.
c, the pulse interval T2 was 10 msec, and the peak value was 16 V. The voltage application time was 60 minutes.

【0123】工程(i) “活性化”工程終了後、容器内のトルニトリルを排気し
た。続いて容器内を排気しながら、電子源基板71を3
00℃、また真空容器を200℃で10時間加熱して安
定化処理を行った。以上のようにして作製した電子源に
ついて、同真空容器内で電子放出特性を評価した。容器
外端子を通じて、X方向配線72及びY方向配線73間
に14Vの電圧を印加して電子放出素子74を駆動し
た。また、アノード電極と電子源基板の距離を3mm、
アノード電極の電位を6kVとし、電子放出特性測定時
の真空装置内の圧力を1×10-6Paとした。ここで、
本実施例においては、絶縁性基板表面、 及び層間絶縁層
表面に導電性膜6が形成されているため、効果的に帯電
を防止することができた。その結果、放出電子量は非常
に安定していた。
Step (i) After the “activation” step was completed, the tolunitrile in the vessel was evacuated. Then, while evacuating the inside of the container, the electron source
Stabilization treatment was performed by heating the vacuum vessel at 00 ° C. and 200 ° C. for 10 hours. The electron emission characteristics of the electron source manufactured as described above were evaluated in the same vacuum vessel. A voltage of 14 V was applied between the X-directional wiring 72 and the Y-directional wiring 73 through the external terminal to drive the electron-emitting device 74. The distance between the anode electrode and the electron source substrate is 3 mm,
The potential of the anode electrode was set to 6 kV, and the pressure in the vacuum device at the time of measuring the electron emission characteristics was set to 1 × 10 −6 Pa. here,
In this example, the conductive film 6 was formed on the surface of the insulating substrate and the surface of the interlayer insulating layer, so that charging could be effectively prevented. As a result, the amount of emitted electrons was very stable.

【0124】(実施例3)導電性膜6を形成する工程以
外は、実施例2と同様にして電子源を作成した。実施例
2の工程(a)〜工程(f)と同様にして、基板71を
作成し、“フォーミング”工程までを行った。
Example 3 An electron source was prepared in the same manner as in Example 2 except for the step of forming the conductive film 6. A substrate 71 was formed in the same manner as in the steps (a) to (f) of the second embodiment, and the steps up to the “forming” step were performed.

【0125】工程(g) 真空容器より、“フォーミング”を終了した基板71を
取り出した後、基板71の表面全面に、スプレーコート
法によって、酸化スズと酸化アンチモンの微粒子を有機
溶剤中に分散させた溶液を塗布し、430℃で20分間
焼成して、導電性膜6を形成した。形成された導電性膜
6の膜厚は10nmであった。また導電性膜6のシート
抵抗は、2×1011Ω/□であった。次に、実施例2の
工程(h)〜工程(i)と同様にして、電子源を作成し
た。以上のようにして作製した電子源について、同真空
容器内で電子放出特性を評価した。容器外端子を通じ
て、X方向配線72及びY方向配線73間に14Vの電
圧を印加して電子放出素子74を駆動した。また、アノ
ード電極54と電子源基板71の距離を3mm、アノー
ド電極の電位を6kVとし、電子放出特性測定時の真空
装置内の圧力を1×10-6Paとした。ここで、本実施
例においては、絶縁性基板表面、 及び層間絶縁層表面、
さらに電子放出部間の微小隙間領域において導電性膜6
が形成されているため、効果的に帯電を防止することが
できた。
Step (g) After the substrate 71 which has been subjected to the “forming” is taken out from the vacuum container, fine particles of tin oxide and antimony oxide are dispersed in an organic solvent by spray coating over the entire surface of the substrate 71. The resulting solution was applied and baked at 430 ° C. for 20 minutes to form a conductive film 6. The thickness of the formed conductive film 6 was 10 nm. The sheet resistance of the conductive film 6 was 2 × 10 11 Ω / □. Next, an electron source was prepared in the same manner as in steps (h) to (i) of Example 2. The electron emission characteristics of the electron source manufactured as described above were evaluated in the same vacuum vessel. A voltage of 14 V was applied between the X-direction wiring 72 and the Y-direction wiring 73 through the external terminal to drive the electron-emitting device 74. The distance between the anode electrode 54 and the electron source substrate 71 was 3 mm, the potential of the anode electrode was 6 kV, and the pressure in the vacuum device at the time of measuring the electron emission characteristics was 1 × 10 −6 Pa. Here, in this embodiment, the surface of the insulating substrate, and the surface of the interlayer insulating layer,
Further, in the minute gap region between the electron emitting portions, the conductive film 6 is formed.
Formed, it was possible to effectively prevent charging.

【0126】( 実施例4)本実施例は本発明により作成
される電子源を用いて、図10に示した画像形成装置を
作成した例である。実施例2と同様にして、“活性化”
工程まで行った電子源基板71を作成した。
(Embodiment 4) This embodiment is an example in which the image forming apparatus shown in FIG. 10 is produced by using the electron source produced according to the present invention. “Activation” is performed in the same manner as in the second embodiment.
An electron source substrate 71 having been subjected to the process was created.

【0127】次に、基板71をリアプレート101上に
固定した後、基板の3mm上方にフェースプレート10
6を支持枠102を介して配置した。続いて、フェース
プレート106、リアプレート101及び支持枠102
の各接合部に配置された接着剤により真空雰囲気中で封
着し、外囲器108を形成した。また、リアプレート1
01とフェースプレート106との間には、スペーサ
(不図示)を配置し、大気圧に耐えられる構造とした。
また、外囲器108内には容器内を高真空に保つための
ゲッター(不図示)を配置した。このようにして図10
に示すような画像形成装置を作製した。
Next, after fixing the substrate 71 on the rear plate 101, the face plate 10 is placed 3 mm above the substrate.
6 was arranged via the support frame 102. Subsequently, the face plate 106, the rear plate 101, and the support frame 102
Sealing was performed in a vacuum atmosphere with an adhesive disposed at each of the joints to form an envelope 108. Also, rear plate 1
A spacer (not shown) is arranged between the first and the first and the face plate 106 so that the structure can withstand the atmospheric pressure.
Further, a getter (not shown) for keeping the inside of the container at a high vacuum is arranged in the envelope 108. Thus, FIG.
The image forming apparatus shown in FIG.

【0128】以上のように完成した画像表示装置におい
て、各電子放出素子には、容器外端子Dox1ないしDoxm,
Doy1ないしDoynを通じ、14.5Vの電圧を印加するこ
とにより、電子を放出させた。また、高圧端子107を
通じ、メタルバック105に6kVの高圧を印加して、
放出電子を蛍光膜104に衝突させ、励起・発光させる
ことで画像を表示した。
In the image display device completed as described above, the outer terminals Dox1 to Doxm,
Electrons were emitted by applying a voltage of 14.5 V through Doy1 to Doyn. Further, a high voltage of 6 kV is applied to the metal back 105 through the high voltage terminal 107,
An image was displayed by causing the emitted electrons to collide with the fluorescent film 104 to excite and emit light.

【0129】本実施例における画像表示装置は、放出電
流量が安定していて、かつ電子ビームの偏向も無いため
に、目立った輝度のばらつきや色ムラがなく、テレビジ
ョンとして十分満足できる良好な画像を表示することが
できた。また、放電による素子破壊によって画素に欠陥
が生じることも無く、信頼性にも優れていた。
The image display device of this embodiment has a stable emission current and no deflection of the electron beam. Therefore, there is no noticeable variation in luminance or color unevenness, and the image display device can be sufficiently satisfactory as a television. Images could be displayed. In addition, no defects were generated in the pixels due to element destruction due to discharge, and the reliability was excellent.

【0130】[0130]

【発明の効果】以上説明したように、本発明に係る製造
方法によれば、電子放出素子付近の絶縁性表面の帯電を
抑制することができると同時に、素子を構成する、間隙
を低電力で均一性及び再現性高く形成できると共に、
“フォーミング”工程における、帯電を抑制するために
被覆される高抵抗な導電性膜の特性変化をも抑制するこ
とができる。そのため、帯電による電子放出特性への影
響を排除し、電子放出特性の安定性を向上させることが
できる。また、帯電が原因となって生じる放電による素
子劣化を抑制することができる。よって、電子放出特性
の安定性に優れ、品質に優れた電子放出素子、電子源及
び画像形成装置を提供することができる。
As described above, according to the manufacturing method of the present invention, the charging of the insulating surface near the electron-emitting device can be suppressed, and at the same time, the gap forming the device can be formed with low power. It can be formed with high uniformity and reproducibility,
In the “forming” step, it is also possible to suppress a change in the characteristics of the high-resistance conductive film coated to suppress the charging. Therefore, it is possible to eliminate the influence of the charging on the electron emission characteristics and improve the stability of the electron emission characteristics. In addition, it is possible to suppress element deterioration due to discharge generated due to charging. Therefore, it is possible to provide an electron-emitting device, an electron source, and an image forming apparatus which are excellent in stability of electron emission characteristics and excellent in quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態に係る平面型電子放出素子
の製造方法を示す断面模式図である。
FIG. 1 is a schematic cross-sectional view illustrating a method for manufacturing a planar electron-emitting device according to an embodiment of the present invention.

【図2】 本発明の実施形態に係る平面型電子放出素子
の構成を示す図であって、(a)が平面模式図、(b)
が断面模式図である。
FIGS. 2A and 2B are diagrams showing a configuration of a planar electron-emitting device according to an embodiment of the present invention, wherein FIG. 2A is a schematic plan view, and FIG.
Is a schematic sectional view.

【図3】 本発明の実施形態に係る垂直型電子放出素子
の構成を示す断面模式図である。
FIG. 3 is a schematic sectional view illustrating a configuration of a vertical electron-emitting device according to an embodiment of the present invention.

【図4】 本発明の実施形態に係る電子放出素子のフォ
ーミング電圧波形図である。
FIG. 4 is a forming voltage waveform diagram of the electron-emitting device according to the embodiment of the present invention.

【図5】 本発明の実施形態に係る電子放出素子の測定
評価装置を示す模式図である。
FIG. 5 is a schematic view showing an apparatus for measuring and evaluating an electron-emitting device according to an embodiment of the present invention.

【図6】 本発明の実施形態に係る電子放出素子の、放
出電流Ie及び素子電流Ifと素子電圧Vfの関係を示
す模式図である。
FIG. 6 is a schematic diagram showing the relationship between the emission current Ie, the device current If, and the device voltage Vf of the electron-emitting device according to the embodiment of the present invention.

【図7】 本発明の実施形態に係る単純マトリクス配列
の電子源の平面構成図である。
FIG. 7 is a plan view of an electron source having a simple matrix arrangement according to the embodiment of the present invention.

【図8】 本発明の実施形態に係る単純マトリクス配列
の電子源の製造方法を示す平面模式図である。
FIG. 8 is a schematic plan view illustrating a method of manufacturing an electron source having a simple matrix arrangement according to an embodiment of the present invention.

【図9】 本発明の実施形態に係るはしご状配列の電子
源の平面構成図である。
FIG. 9 is a plan view of a ladder-shaped electron source according to an embodiment of the present invention.

【図10】 本発明の実施形態に係る単純マトリクス配
列の電子源を用いた画像形成装置の構成を示す斜視図で
ある。
FIG. 10 is a perspective view showing a configuration of an image forming apparatus using an electron source having a simple matrix arrangement according to an embodiment of the present invention.

【図11】 本発明の実施形態に係るはしご状配列の電
子源を用いた画像形成装置の構成を示す斜視図である。
FIG. 11 is a perspective view showing a configuration of an image forming apparatus using ladder-shaped electron sources according to an embodiment of the present invention.

【図12】 本発明の実施形態に係る電圧波形の一例を
示す図である。
FIG. 12 is a diagram illustrating an example of a voltage waveform according to the embodiment of the present invention.

【図13】 従来の電子放出素子の構成を示す図であっ
て、(a)が平面模式図、(b)が断面模式図である。
13A and 13B are diagrams showing a configuration of a conventional electron-emitting device, wherein FIG. 13A is a schematic plan view and FIG. 13B is a schematic cross-sectional view.

【符号の説明】 1:絶縁性基板、2,3:素子電極、4:導電性膜、
5:電子放出部(間隙)、6:高抵抗の導電性膜、3
1:層間絶縁層、50:電流計、51:電源、52:電
流計、53:高圧電源、54:アノード電極、55:真
空容器、56:排気ポンプ、71:電子放出素子を備え
た電子源基板、72:X方向配線、73:Y方向配線、
74:電子放出素子、75:層間絶縁層、90:電子源
基板、91:電子放出素子、92:共通配線、101:
リアプレート、102:支持枠、103:ガラス基板、
104:蛍光膜、105:メタルバック、106:フェ
ースプレート、107:高圧端子、108:外囲器、1
10:グリッド電極、111:開口部、112,11
3:容器外端子。
[Description of Signs] 1: Insulating substrate, 2, 3: element electrode, 4: conductive film,
5: electron-emitting portion (gap), 6: high-resistance conductive film, 3
1: Interlayer insulating layer, 50: Ammeter, 51: Power supply, 52: Ammeter, 53: High voltage power supply, 54: Anode electrode, 55: Vacuum container, 56: Exhaust pump, 71: Electron source equipped with an electron emitting element Substrate, 72: X direction wiring, 73: Y direction wiring,
74: electron-emitting device, 75: interlayer insulating layer, 90: electron source substrate, 91: electron-emitting device, 92: common wiring, 101:
Rear plate, 102: support frame, 103: glass substrate,
104: fluorescent film, 105: metal back, 106: face plate, 107: high voltage terminal, 108: envelope, 1
10: grid electrode, 111: opening, 112, 11
3: Terminal outside the container.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基体と、該基体上に設けられた対向する
一対の素子電極と、該素子電極間に配置された間隙を有
し金属を主成分とする導電性膜と、該導電性膜上及び前
記基体上に配置され、前記導電性膜よりも高抵抗な導電
性膜を有する電子放出素子の製造方法であって、 前記基体を用意する工程と、 前記基体の表面上に前記一対の素子電極を形成する工程
と、 前記一対の素子電極間を接続し金属酸化物を主成分とす
る導電性膜を形成する工程と、 前記金属酸化物に対して還元性を有する気体を含有する
雰囲気中にて、前記金属酸化物を主成分とする導電性膜
に電流を流すことで、該導電性膜に間隙を形成する工程
と、 前記間隙が形成された導電性膜上、及び前記間隙が形成
された導電性膜の周囲に露出する前記基体表面上に、前
記間隙が形成された導電性膜よりも高抵抗な導電性膜を
配置する工程と、 を有することを特徴とする電子放出素子の製造方法。
1. A base, a pair of opposing element electrodes provided on the base, a conductive film mainly composed of a metal having a gap disposed between the element electrodes, and the conductive film A method of manufacturing an electron-emitting device having a conductive film having a higher resistance than the conductive film and disposed on the base and the base, wherein the step of preparing the base; A step of forming an element electrode; a step of connecting the pair of element electrodes to form a conductive film mainly containing a metal oxide; and an atmosphere containing a gas having a reducing property to the metal oxide. Forming a gap in the conductive film by passing a current through the conductive film containing the metal oxide as a main component, and forming the gap on the conductive film where the gap is formed, and The gap is formed on the substrate surface exposed around the formed conductive film. A method of manufacturing an electron-emitting element and a step of placing the made conductive high resistance conductive film than film.
【請求項2】 炭素化合物のガスを含有する雰囲気中で
前記電子放出素子に活性化処理を施す工程と、該活性化
処理時に導入した炭素化合物の残留物を排出する工程と
を含むことを特徴とする請求項1に記載の電子放出素子
の製造方法。
2. The method according to claim 1, further comprising the steps of: activating the electron-emitting device in an atmosphere containing a carbon compound gas; and discharging a residue of the carbon compound introduced during the activation process. The method for manufacturing an electron-emitting device according to claim 1.
【請求項3】 前記間隙は前記基体の表面に対し交差す
る面に形成されることを特徴とする請求項1または2に
記載の電子放出素子の製造方法。
3. The method according to claim 1, wherein the gap is formed on a plane crossing a surface of the base.
【請求項4】 基体上に、複数の電子放出素子を備える
電子源の製造方法であって、前記電子放出素子が請求項
1〜3のいずれかに記載の製造方法により製造されるこ
とを特徴とする電子源の製造方法。
4. A method of manufacturing an electron source including a plurality of electron-emitting devices on a substrate, wherein the electron-emitting devices are manufactured by the manufacturing method according to claim 1. Method for manufacturing an electron source.
【請求項5】 基体上に複数の電子放出素子を備えた電
子源と、画像形成部材を備えた基板とを対向させて配置
した画像形成装置の製造方法であって、前記電子源が請
求項4に記載の製造方法により製造されることを特徴と
する画像形成装置の製造方法。
5. A method for manufacturing an image forming apparatus, comprising: an electron source having a plurality of electron-emitting devices on a base; and a substrate having an image forming member, which are arranged to face each other. 5. A method for manufacturing an image forming apparatus, which is manufactured by the manufacturing method according to 4.
JP2001047956A 2001-02-23 2001-02-23 Electron emission element, electron source and manufacturing method for image forming device Pending JP2002251954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001047956A JP2002251954A (en) 2001-02-23 2001-02-23 Electron emission element, electron source and manufacturing method for image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001047956A JP2002251954A (en) 2001-02-23 2001-02-23 Electron emission element, electron source and manufacturing method for image forming device

Publications (1)

Publication Number Publication Date
JP2002251954A true JP2002251954A (en) 2002-09-06

Family

ID=18909293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047956A Pending JP2002251954A (en) 2001-02-23 2001-02-23 Electron emission element, electron source and manufacturing method for image forming device

Country Status (1)

Country Link
JP (1) JP2002251954A (en)

Similar Documents

Publication Publication Date Title
JP3135118B2 (en) Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof
US7298079B2 (en) Electron source and an image display device including the electron source
US6617773B1 (en) Electron-emitting device, electron source, and image-forming apparatus
JP3372835B2 (en) Method of manufacturing electron source and image forming apparatus
EP2120245A1 (en) Electron emitter and image display apparatus
JP2003173731A (en) Electron emitting element, electron source substrate, display device, and manufacturing method of electron emitting element
JP3420520B2 (en) Non-evaporable getter manufacturing method and image forming apparatus
JP2001319564A (en) Substrate for forming electron source, electron source and picture display device using this substrate
US6762542B2 (en) Electron source and image display device
JP2002358874A (en) Manufacturing method of electron source and image forming device
JP3397569B2 (en) Surface conduction electron-emitting device, method of manufacturing the same, electron source equipped with the electron-emitting device, and image forming apparatus
JP2000243327A (en) Electron source substrate, its manufacture and image forming device using electron source substrate
JP2002251954A (en) Electron emission element, electron source and manufacturing method for image forming device
JPH1154038A (en) Electron emitting element, electron surface and manufacture of picture forming device
JP2000021305A (en) Manufacture of image display device
JP3131781B2 (en) Electron emitting element, electron source using the electron emitting element, and image forming apparatus
JP2002313220A (en) Electron emission element, manufacturing method of electron source and imaging device
JP2003045321A (en) Manufacturing method of electron emission element, electron source and image formation equipment
JP2884496B2 (en) Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof
JP3710273B2 (en) Electron source and image forming apparatus manufacturing method
JP2000251640A (en) Electron emission element, electron source, image forming device, and manufacture of the electron emission element
JP2000251790A (en) Electron source and retention device and manufacture of electron source and image forming device
JP2000285792A (en) Electron emitting element and image forming device using the same
JPH09231923A (en) Image forming device and manufacture thereof
JP2000243236A (en) Electron emission element, electron source substrate and image forming device