JP2002139554A - Method for inspecting semiconductor device - Google Patents
Method for inspecting semiconductor deviceInfo
- Publication number
- JP2002139554A JP2002139554A JP2001257330A JP2001257330A JP2002139554A JP 2002139554 A JP2002139554 A JP 2002139554A JP 2001257330 A JP2001257330 A JP 2001257330A JP 2001257330 A JP2001257330 A JP 2001257330A JP 2002139554 A JP2002139554 A JP 2002139554A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer film
- contact
- contact terminals
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、対接する電極に接
触した接触端子を通して電極に電気信号を伝送して半導
体素子等の被検査対象物の良否判定を実施する接続装置
および検査システムに関し、特に、半導体素子等の被検
査対象物の狭ピッチ多ピンの電極に対して、半導体素子
等の被検査対象物の損傷を防止した接続装置および検査
システムに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a connection device and an inspection system for transmitting an electric signal to an electrode through a contact terminal in contact with the electrode to determine whether the semiconductor device or the like is good or bad. The present invention relates to a connection device and an inspection system that prevent damage to an object to be inspected such as a semiconductor element with respect to a narrow-pitch multi-pin electrode of the object to be inspected such as a semiconductor element.
【0002】[0002]
【従来の技術】ウエハレベルにおけるVLSI等の半導
体素子の電気的特性検査を可能とする従来の薄型のプロ
ーブカードとしては、1988年度のInternational Te
st Conference(インターナショナル テスト コンフ
ァレンス)の講演論文集(メンブレン プローブ カー
ド テクノロジィ:MEMBRANE PROBE CARD TECHNOLOGY)
の601頁から607頁に記載された技術(従来技術
1)が知られている。この従来技術1に記載された導体
検査用のプローブは、フレキシブルな誘電体膜の上面に
リソグラフ技術で配線を形成し、被検査対象物の半導体
素子の電極に対応する位置に設けた誘電体膜のスルーホ
ールにめっきにより、半球状のバンプを形成したものを
接触端子として用いるものである。この従来技術1は、
誘電体膜の表面に形成した配線および配線基板を通じて
検査回路に接続されているバンプを、板ばねによって、
検査対象の半導体素子の電極にバンプをこすって接触
し、信号の授受を行って検査する方法である。2. Description of the Related Art As a conventional thin probe card capable of inspecting electrical characteristics of a semiconductor device such as a VLSI at a wafer level, the International Tech.
St Conference (International Test Conference) Lecture Papers (Membrane Probe Card Technology: MEMBRANE PROBE CARD TECHNOLOGY)
(Prior Art 1) described on pages 601 to 607 of JP-A No. 6-1980 is known. The conductor inspection probe described in the prior art 1 has a dielectric film formed by forming a wiring on the upper surface of a flexible dielectric film by a lithographic technique and provided at a position corresponding to an electrode of a semiconductor element to be inspected. A semi-spherical bump formed by plating on the through-hole is used as a contact terminal. This prior art 1 is
The bumps connected to the inspection circuit through the wiring and the wiring board formed on the surface of the dielectric film are
This is a method in which a bump is rubbed and brought into contact with an electrode of a semiconductor element to be inspected, and a signal is transmitted and received to perform an inspection.
【0003】また従来のプローブ装置としては、特開平
2−163664号公報(従来技術2)、特開平5−2
43344号公報(従来技術3)、特開平8−8382
4号公報(従来技術4)、特開平8−220138号公
報(従来技術5)、特開平7−283280号公報(従
来技術6)において知られている。従来技術1および2
および3および4および5には、支持手段に並進手段
(上部伝達段に設けられた枢軸を下部伝達段で受けるよ
うに構成する。)をばねで結合し、平坦な膜プローブと
実質的に平坦な被試験デバイスとの間の実質的な共平面
整列を生起せしめる自動補償機能付きプローブ装置が記
載されている。また従来技術2および3および4および
5には、下部伝達段とメンブレンとの間に緩衝層を備え
ていることが記載されている。A conventional probe device is disclosed in Japanese Patent Application Laid-Open No. 2-163664 (prior art 2) and Japanese Patent Application Laid-Open No.
43344 (Prior Art 3), JP-A-8-8382
Japanese Patent Application Laid-Open No. 4 (Prior Art 4), Japanese Patent Application Laid-Open No. H8-220138 (Prior Art 5), and Japanese Patent Application Laid-Open No. H7-283280 (Prior Art 6). Prior art 1 and 2
And 3 and 4 and 5, the supporting means are spring-coupled with translation means (configured to receive the pivot provided on the upper transmission stage at the lower transmission stage), and are substantially flat with the flat membrane probe. A probe apparatus with automatic compensation that causes a substantial coplanar alignment with various devices under test is described. Prior arts 2 and 3 and 4 and 5 also describe that a buffer layer is provided between the lower transmission stage and the membrane.
【0004】また従来技術5には、さらに金属突起を形
成した薄膜の導体パターンの裏面側に金属導体層を設け
て接地することによって、マイクロストリップライン構
造としてインピーダンス整合及び低インダクタンス化を
図ることが記載されている。また従来技術6には、結晶
性の型材を異方性エッチングして得られる先端が尖った
形状の接触端子を、引き出し配線を形成した絶縁フィル
ム上に該引き出し配線と接続して植設し、この絶縁フィ
ルムを、配線基板に対して、緩衝層および基板となるシ
リコンウエハを挟みこんで一体として構成したプロービ
ング装置が記載されている。Further, in prior art 5, a metal conductor layer is provided on the back side of a thin conductor pattern on which metal projections are formed and grounded, thereby achieving impedance matching and low inductance as a microstrip line structure. Has been described. Further, in the prior art 6, a contact terminal having a pointed tip obtained by anisotropically etching a crystalline mold material is connected to the lead wiring on the insulating film on which the lead wiring is formed, and is planted. A probing apparatus is described in which this insulating film is integrated with a wiring substrate by sandwiching a buffer layer and a silicon wafer serving as a substrate.
【0005】[0005]
【発明が解決しようとする課題】上記従来技術1に記載
されているように、平坦あるいは半球状のバンプを形成
したプローブにおいて、接点(突起状電極)を、アルミ
ニウム電極やはんだ電極などの材料表面に酸化物が生成
された被接触材料に対して擦りつけること(スクライブ
動作)により、電極材料表面の酸化物を擦り取り、その
下面の金属導体材料に接触させて良好な接触を確保する
ものである。この結果、電極を接点でスクライブするこ
とにより、電極材料のクズが生じ、配線間のショートお
よび異物発生の原因となり、また、電極にプローブを数
百mN以上の荷重をかけながら擦りつけて接触を確保す
ることにより、電極に損傷を与えることが多いという課
題を有していた。As described in the above prior art 1, in a probe having a flat or hemispherical bump formed thereon, a contact (protruding electrode) is formed on a material surface such as an aluminum electrode or a solder electrode. By rubbing against the contacted material in which the oxide has been generated (scribing operation), the oxide on the surface of the electrode material is scraped off and brought into contact with the metal conductor material on the lower surface to ensure good contact. is there. As a result, by scribing the electrode at the contact point, scraps of the electrode material are generated, which causes a short circuit between wirings and the generation of foreign matter. There was a problem in that securing the electrodes often caused damage to the electrodes.
【0006】また従来技術2〜5においては、接点の群
を被検査対象物上の電極群の面に倣って平行出しする機
能は付いているが、板ばねの変位に基いて接触荷重を付
与する構成であるため、荷重均等の点から板ばねを大き
く変位させて接触時における荷重を1ピン当たり数百m
N以上にする必要が生じ、その結果被検査対象物におけ
る電極およびその直下の能動素子や配線に損傷を与える
おそれが生じるという課題を有していた。また従来技術
6においては、緩衝層のみで接触対象の接触端子および
電極の高さばらつきを吸収したり、プロービング時に被
検査対象物を載置した試料台の駆動系から接触端子が受
ける衝撃力を吸収することが困難で、半導体素子等の被
検査対象物へ損傷を与える恐れがあった。以上説明した
ように、何れの従来技術においても、半導体素子等の被
検査対象物の高密度化に伴う狭ピッチ多ピンへのプロー
ビングを、被検査対象物を損傷させることなく、低荷重
で安定して実現しようとする点について、十分考慮され
ていなかった。Further, in the prior arts 2 to 5, the function of parallelizing the group of contacts following the surface of the electrode group on the object to be inspected is provided, but the contact load is applied based on the displacement of the leaf spring. The leaf spring is largely displaced from the point of uniform load, and the load at the time of contact is several hundred m per pin.
There is a need to increase the value to N or more, and as a result, there is a problem in that the electrodes in the inspection object and the active elements and wirings directly thereunder may be damaged. Further, in the prior art 6, the buffer layer alone absorbs the height variation of the contact terminal and the electrode to be contacted, and the probing force applied to the contact terminal from the drive system of the sample stage on which the object to be inspected is placed during probing. It is difficult to absorb, and there is a possibility that the inspection object such as a semiconductor element may be damaged. As described above, in any of the conventional techniques, probing to a narrow pitch multi-pin with a high density of an object to be inspected such as a semiconductor element can be performed stably with low load without damaging the object to be inspected. The point to be realized was not sufficiently considered.
【0007】本発明の目的は、上記課題を解決すべく、
半導体素子等の被検査対象物の高密度化に対応可能な狭
ピッチ多ピンへのプロービングを、被検査対象物を損傷
させることなく、低荷重で安定して実現し、しかも高速
電気信号、即ち高周波電気信号の伝送を可能にした接続
装置および検査システムを提供することにある。また本
発明の他の目的は、尖った先端を有する接触端子を被検
査対象物上の電極に、低荷重で、単に押しつけることに
よって、電極材料等のクズを発生させることなく、低抵
抗で安定した接続を実現した接続装置および検査システ
ムを提供することにある。また本発明の他の目的は、尖
った先端を有する接触端子と、引き出し用配線とを別々
に形成して、両者を接続して接触端子付きの引き出し用
配線を形成することにより、製造時の歩留りを向上し、
製造期間を短縮した安価な接続装置および検査システム
を提供することにある。[0007] An object of the present invention is to solve the above problems.
Probing to a narrow pitch multi-pin capable of responding to the high density of the object to be inspected such as a semiconductor element can be stably realized at a low load without damaging the object to be inspected, and high-speed electrical signals, that is, An object of the present invention is to provide a connection device and an inspection system that enable transmission of a high-frequency electric signal. Another object of the present invention is to simply press a contact terminal having a sharp tip against an electrode on an object to be inspected with a low load, without generating scraps of an electrode material or the like, and having a low resistance and stable. It is an object of the present invention to provide a connection device and an inspection system that realize a stable connection. Another object of the present invention is to form a contact terminal having a sharp tip and a lead-out wiring separately and connect them to form a lead-out wiring with a contact terminal, thereby making it possible to reduce the time of manufacture. Improve yield,
An object of the present invention is to provide an inexpensive connection device and an inspection system in which a manufacturing period is reduced.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体素子等の被検査対象物上に配列さ
れた電極と電気的に接触して電気信号の授受を行うため
の接続装置において、前記接続装置を支持する支持部材
と、先端を尖らせた接触端子をプロービング側の領域部
に複数並設し、該各接触端子に電気的につながって周辺
部に引き出される複数の引き出し用配線と該複数の引き
出し用配線に対向するように絶縁層を挾んでグランド層
とを有する多層フィルムと、該多層フィルムにおける前
記領域部の弛みをなくすようにして多層フィルムを取り
付ける押さえ部材と、前記各接触端子の先端を各電極に
接触させるための接触圧を前記支持部材から前記押さえ
部材に対して付与するスプリングプローブ等の接触圧付
与手段とを備えたことを特徴とする接続装置である。ま
た本発明は、半導体素子等の被検査対象物上に配列され
た電極と電気的に接触して電気信号の授受を行うための
接続装置において、前記接続装置を支持する支持部材
と、先端を尖らせた接触端子をプロービング側の領域部
に複数並設し、該各接触端子に電気的につながって周辺
部に引き出される複数の引き出し用配線と該複数の引き
出し用配線に対向するように絶縁層を挾んでグランド層
とを有する多層フィルムと、該多層フィルムにおける前
記領域部の弛みをなくすようにして多層フィルムを取り
付ける押さえ部材と、前記各接触端子の先端を各電極に
接触させるための接触圧を前記支持部材から前記押さえ
部材に対して付与するスプリングプローブ等の接触圧付
与手段と、前記接触端子群の先端面を前記電極群の面に
接触させる際、接触端子群の先端面が電極群の面に倣っ
て平行出しされるように前記押さえ部材を前記支持部材
に対して係合させるコンプライアンス機構とを備えたこ
とを特徴とする接続装置である。In order to achieve the above object, the present invention provides a method for transmitting and receiving an electric signal by electrically contacting electrodes arranged on an object to be inspected such as a semiconductor element. In the connection device, a plurality of support members for supporting the connection device and a plurality of contact terminals having sharpened tips are juxtaposed in a region on the probing side, and a plurality of contact terminals are electrically connected to the respective contact terminals and drawn out to the peripheral portion. A multilayer film having a ground wiring with an insulating layer interposed therebetween so as to face the lead-out wiring and the plurality of lead-out wirings; and a holding member for attaching the multilayer film so as to eliminate slack in the region in the multilayer film. Contact pressure applying means such as a spring probe for applying a contact pressure for bringing the tip of each contact terminal into contact with each electrode from the support member to the pressing member. A connecting device which is characterized and. The present invention also provides a connection device for transmitting and receiving an electric signal by making electrical contact with electrodes arranged on an object to be inspected such as a semiconductor element. A plurality of pointed contact terminals are juxtaposed in the area on the probing side, and are electrically connected to the respective contact terminals and are insulated so as to face the plurality of lead-out wirings drawn out to the peripheral part and the plurality of lead-out wirings. A multi-layer film having a ground layer sandwiching the layers, a holding member for mounting the multi-layer film so as to eliminate the slack of the region in the multi-layer film, and a contact for bringing the tip of each of the contact terminals into contact with each of the electrodes. A contact pressure applying means such as a spring probe for applying pressure from the support member to the pressing member; A connecting device tip surface of the terminal group is characterized in that a compliance mechanism for engaging the pressing member so as to be parallel out to follow the surface of the electrode group relative to the support member.
【0009】また本発明は、半導体素子等の被検査対象
物上に配列された電極と電気的に接触して電気信号の授
受を行うための接続装置において、前記接続装置を支持
する支持部材と、先端を尖らせた接触端子をプロービン
グ側の領域部に複数並設し、該各接触端子に電気的につ
ながって周辺部に引き出される複数の引き出し用配線と
該複数の引き出し用配線に対向するように絶縁層を挾ん
でグランド層とを有する多層フィルムと、該多層フィル
ムにおけるプロービング側と反対の裏側に前記領域部を
囲むように固定された枠と、前記多層フィルムにおける
前記領域部の弛みをなくすように該領域部を張り出させ
る部分を有して前記枠を取付ける押さえ部材と、前記各
接触端子の先端を各電極に接触させるための接触圧を前
記支持部材から前記押さえ部材に対して付与するスプリ
ングプローブ等の接触圧付与手段と、前記接触端子群の
先端面を前記電極群の面に接触させる際、接触端子群の
先端面が電極群の面に倣って平行出しされるように前記
押さえ部材を前記支持部材に対して係合させるコンプラ
イアンス機構とを備えたことを特徴とする接続装置であ
る。According to another aspect of the present invention, there is provided a connecting device for transmitting and receiving an electric signal by making electrical contact with electrodes arranged on an object to be inspected such as a semiconductor element. A plurality of contact terminals having sharpened tips are juxtaposed in the region on the probing side, and are electrically connected to the respective contact terminals and are opposed to the plurality of lead wires and the plurality of lead wires which are led out to the peripheral portion. A multilayer film having a ground layer with an insulating layer interposed therebetween, a frame fixed to the back side of the multilayer film opposite to the probing side so as to surround the region, and a slack of the region in the multilayer film. A holding member having a portion for projecting the region so as to eliminate the region and attaching the frame, and a contact pressure for bringing the tip of each of the contact terminals into contact with each of the electrodes from the support member. Contact pressure applying means such as a spring probe applied to the holding member, and when the tip end surface of the contact terminal group is brought into contact with the surface of the electrode group, the tip end surface of the contact terminal group is parallel to the surface of the electrode group. A connection mechanism for engaging the holding member with the support member so that the holding member is extended.
【0010】また本発明は、前記接続装置において、多
層フィルムの領域部の裏面と押さえ部材との間に緩衝層
を備えたことを特徴とする。また本発明は、前記接続装
置における多層フィルムにおいて、引き出し用配線と接
触端子との間をはんだ等の金属あるいは金属の熱拡散あ
るいは異方性導電シートにより接続したことを特徴とす
る。また本発明は、前記接続装置における多層フィルム
において、引き出し用配線と接触端子に形成した接続用
配線との間をはんだ等の金属あるいは金属の熱拡散ある
いは異方性導電シートにより接続したことを特徴とす
る。また本発明は、前記接続装置において、支持部材の
プロービング側を配線基板に設置し、該配線基板に形成
された電極と多層フィルムの周辺部に引き出された引き
出し配線とを電気的に接続して構成したことを特徴とす
る。Further, the present invention is characterized in that in the connection device, a buffer layer is provided between the back surface of the region of the multilayer film and the pressing member. Further, the invention is characterized in that, in the multilayer film in the connection device, the lead wiring and the contact terminal are connected by a metal such as solder or a heat diffusion or anisotropic conductive sheet of the metal. Further, the present invention is characterized in that, in the multilayer film in the connection device, the lead wiring and the connection wiring formed in the contact terminal are connected by a metal such as solder or a heat diffusion or anisotropic conductive sheet of the metal. And Further, according to the present invention, in the connection device, the probing side of the support member is disposed on the wiring board, and the electrodes formed on the wiring board are electrically connected to the lead wiring drawn to the peripheral portion of the multilayer film. It is characterized by comprising.
【0011】また本発明は、被検査対象物を載置して支
持する試料支持系を設け、支持部材と、先端を尖らせた
接触端子をプロービング側の領域部に複数並設し、該各
接触端子に電気的につながって周辺部に引き出される複
数の引き出し用配線と該複数の引き出し用配線に対向す
るように絶縁層を挾んでグランド層とを有する多層フィ
ルムと、該多層フィルムにおける前記領域部の弛みをな
くすようにして多層フィルムを取り付ける押さえ部材
と、前記各接触端子の先端を各電極に接触させるための
接触圧を前記支持部材から前記押さえ部材に対して付与
する接触圧付与手段とを有する接続装置を設置し、該接
続装置の多層フィルムの周辺部に引き出された引き出し
用配線と電気的に接続されたテスタを設け、前記接続装
置の多層フィルムに並設された接触端子の群と被検査対
象物に配列された電極の群とを位置合わせする位置合わ
せ手段を設け、該位置合わせ手段で位置合わせされた接
触端子の群と電極の群とを接触させて前記テスタから被
検査対象物に対して電気信号を授受して検査を行うよう
に構成したことを特徴とする検査システムである。Further, according to the present invention, a sample support system for mounting and supporting an object to be inspected is provided, and a plurality of support members and contact terminals having sharpened tips are arranged in parallel in a region on the probing side. A multilayer film having a plurality of lead wirings electrically connected to the contact terminals and led out to the peripheral part, a ground layer sandwiching an insulating layer so as to face the plurality of lead wirings, and the region in the multilayer film; A pressing member for attaching the multilayer film so as to eliminate the slack of the portion, and a contact pressure applying means for applying a contact pressure for contacting the tip of each contact terminal to each electrode from the support member to the pressing member. Is installed, a tester is provided which is electrically connected to a lead wire drawn out around the multilayer film of the connection device, and the multilayer film of the connection device is provided. Positioning means for positioning the group of contact terminals provided and the group of electrodes arranged on the inspection object is provided, and the group of contact terminals and the group of electrodes aligned by the positioning means are brought into contact with each other. An inspection system is configured to perform an inspection by transmitting and receiving an electric signal from the tester to the object to be inspected.
【0012】また本発明は、被検査対象物を載置して支
持する試料支持系を設け、支持部材と、先端を尖らせた
接触端子をはんだ等の金属あるいは金属の熱拡散あるい
は異方性導電シートを介して電気的に接続してプロービ
ング側の領域部に複数並設し、該各接触端子に前記はん
だ等の金属あるいは金属の熱拡散あるいは異方性導電シ
ートを介して電気的につながって周辺部に引き出される
複数の引き出し用配線と該複数の引き出し用配線に対向
するように絶縁層を挾んでグランド層とを有する多層フ
ィルムと、該多層フィルムにおける前記領域部の弛みを
なくすようにして多層フィルムを取り付ける押さえ部材
と、前記各接触端子の先端を各電極に接触させるための
接触圧を前記支持部材から前記押さえ部材に対して付与
する接触圧付与手段とを有する接続装置を設置し、該接
続装置の多層フィルムの周辺部に引き出された引き出し
用配線と電気的に接続されたテスタを設け、前記接続装
置の多層フィルムに並設された接触端子の群と被検査対
象物に配列された電極の群とを位置合わせする位置合わ
せ手段を設け、該位置合わせ手段で位置合わせされた接
触端子の群と電極の群とを接触させて前記テスタから被
検査対象物に対して電気信号を授受して検査を行うよう
に構成したことを特徴とする検査システムである。Further, according to the present invention, a sample support system for mounting and supporting an object to be inspected is provided. A plurality of the electrodes are electrically connected via a conductive sheet and arranged in parallel in the probing-side region, and are electrically connected to the respective contact terminals via a metal such as the solder or heat diffusion of a metal or an anisotropic conductive sheet. A multilayer film having a plurality of lead-out wires led out to the peripheral portion and a ground layer with an insulating layer interposed therebetween so as to face the plurality of lead-out wires, so as to eliminate slack in the region in the multilayer film. A contact member for applying a contact pressure for contacting the tip of each contact terminal to each electrode from the support member to the press member. And a tester electrically connected to a lead wire drawn out around the multilayer film of the connection device is provided, and a contact terminal of the connection device arranged in parallel with the multilayer film of the connection device is provided. Positioning means for positioning the group and the group of electrodes arranged on the object to be inspected is provided. An inspection system is configured to perform an inspection by transmitting and receiving an electric signal to and from an inspection object.
【0013】また本発明は、被検査対象物を載置して支
持する試料支持系を設け、支持部材と、先端を尖らせた
接触端子をプロービング側の領域部に複数並設し、該各
接触端子に電気的につながって周辺部に引き出される複
数の引き出し用配線と該複数の引き出し用配線に対向す
るように絶縁層を挾んでグランド層とを有する多層フィ
ルムと、該多層フィルムにおける前記領域部の弛みをな
くすようにして多層フィルムを取り付ける押さえ部材
と、前記各接触端子の先端を各電極に接触させるための
接触圧を前記支持部材から前記押さえ部材に対して付与
する接触圧付与手段とを有する接続装置を設置し、該接
続装置の多層フィルムの周辺部に引き出された引き出し
用配線と電気的に接続されたテスタを設け、前記接続装
置の多層フィルムに並設された接触端子の群と被検査対
象物に配列された電極の群とを位置合わせする位置合わ
せ手段を設け、前記試料支持系を所望の高さまで上昇さ
せて前記位置合わせ手段で位置合わせされた接触端子の
群と電極の群とを接触させて前記テスタから被検査対象
物に対して電気信号を授受して検査を行うように構成し
たことを特徴とする検査システムである。Further, according to the present invention, a sample support system for mounting and supporting an object to be inspected is provided, and a plurality of support members and contact terminals having sharpened tips are provided in parallel in a region on the probing side. A multilayer film having a plurality of lead wires electrically connected to the contact terminals and led to the peripheral portion, a ground layer sandwiching an insulating layer so as to face the plurality of lead wires, and the region in the multilayer film A pressing member for attaching the multilayer film so as to eliminate the slack of the portion, and a contact pressure applying means for applying a contact pressure for contacting the tip of each contact terminal to each electrode from the support member to the pressing member. Is installed, a tester is provided which is electrically connected to a lead wire drawn out around the multilayer film of the connection device, and the multilayer film of the connection device is provided. Positioning means for positioning a group of provided contact terminals and a group of electrodes arranged on the object to be inspected is provided, and the sample support system is raised to a desired height and aligned by the positioning means. The test system is characterized in that a group of contact terminals and a group of electrodes are brought into contact with each other and an electric signal is transmitted and received from the tester to the object to be inspected to perform the inspection.
【0014】以上説明したように、前記構成によれば、
半導体素子の高密度化に伴う狭ピッチ多ピンへのプロー
ビングを、被検査対象物を損傷させることなく、低荷重
で安定して実現し、しかも高速電気信号、即ち高周波電
気信号(100MHz〜数10GHz程度の高周波数)
の伝送を可能にすることができる。また前記構成によれ
ば、多層フィルムにおける尖った先端を有する接触端子
を並設した領域部の弛みをなくすと共に平行出しするコ
ンプライアンス機構を設けることによって、尖った先端
を有する接触端子の群を被検査対象物上の電極の群に、
1ピン当たり低荷重(3〜50mN程度)で、単に押し
つけることによって、電極材料等のクズを発生させるこ
となく、0.05Ω〜0.1Ω程度の低抵抗で安定した
接続を実現することができる。As described above, according to the above configuration,
Probing to narrow-pitch multi-pins with high density of semiconductor elements is stably realized with low load without damaging the object to be inspected, and high-speed electric signals, that is, high-frequency electric signals (100 MHz to several tens GHz) High frequency)
Can be transmitted. Further, according to the above configuration, by providing a compliance mechanism that eliminates slack in the region where the contact terminals having the sharp ends in the multilayer film are juxtaposed and also makes the contact terminals parallel, the group of the contact terminals having the sharp ends is inspected. A group of electrodes on the object
By simply pressing with a low load per pin (about 3 to 50 mN), it is possible to realize a stable connection with a low resistance of about 0.05 Ω to 0.1 Ω without generating scraps of the electrode material or the like. .
【0015】また前記構成によれば、ウエハの状態にお
いて、多数並設された半導体素子(チップ)の内、1個
または多数個の半導体素子について同時に、小さな接触
圧(1ピン当たり3〜50mN程度)で表面に酸化物が
形成されたAlまたははんだ等の電極3と0.05Ω〜
0.1Ω程度の安定した低抵抗値で確実に接続させて、
テスタにより各半導体素子について動作試験を行うこと
ができる。即ち、前記構成によれば、電極の高密度化お
よび狭ピッチ化に対応でき、しかも多数個チップ同時プ
ロービングによる検査を可能にし、高速電気信号(10
0MHz〜数10GHz程度の高周波数)による動作試
験を可能にすることができる。また、前記構成によれ
ば、接触端子と引き出し用配線とを別々に形成して、両
者を接続して接触端子付きの引き出し用配線を形成する
ことにより、製造時の歩留りを向上し、製造期間を短縮
した安価な接続装置および検査システムを実現すること
ができる。Further, according to the above configuration, in the state of a wafer, a small contact pressure (about 3 to 50 mN per pin) is simultaneously applied to one or many of the semiconductor elements (chips) arranged in parallel. )) And an electrode 3 such as Al or solder having an oxide formed on the surface and 0.05Ω
Connect securely with a stable low resistance value of about 0.1Ω,
An operation test can be performed on each semiconductor element by the tester. That is, according to the above-described configuration, it is possible to cope with high density and narrow pitch of the electrodes, and it is possible to perform inspection by simultaneous probing of a large number of chips, and to perform high-speed electric signal (10
An operation test using a high frequency of about 0 MHz to several tens of GHz can be performed. Further, according to the configuration, the contact terminal and the lead-out wiring are separately formed, and the two are connected to form the lead-out wiring with the contact terminal, thereby improving the production yield and improving the manufacturing time. And an inexpensive connection device and an inspection system with a reduced length can be realized.
【0016】[0016]
【発明の実施の形態】本発明の半導体素子製造方法に係
る接続装置および検査装置の実施の形態について図を用
いて説明する。被検査対象であるLSI用の半導体素子
(チップ)2は、図1に示すようにウエハ1に多数並設
されて形成され、その後切り離されて使用に供される。
図1(a)はLSI用の半導体素子(チップ)2が多数
並設されたウエハ1を示す斜視図であり、図1(b)は
1個の半導体素子(チップ)2を拡大して示した斜視図
である。半導体素子(チップ)2の表面には、周辺に沿
って多数の電極3が配列されている。ところで、半導体
素子は高集積化に伴って上記電極3が高密度化および狭
ピッチ化が更に進む状況にある。電極の狭ピッチ化とし
ては、0.2mm程度以下で、例えば、0.13mm、
0.1mm、それ以下となってきており、電極の高密度
化としては、周辺に沿って、1列から2列へ、更に全面
に配列される傾向となってきている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a connection device and an inspection device according to the semiconductor device manufacturing method of the present invention will be described with reference to the drawings. As shown in FIG. 1, a large number of LSI semiconductor elements (chips) 2 to be inspected are formed side by side on a wafer 1 and then cut off for use.
FIG. 1A is a perspective view showing a wafer 1 on which a number of semiconductor elements (chips) 2 for LSI are juxtaposed, and FIG. 1B is an enlarged view of one semiconductor element (chip) 2. FIG. A large number of electrodes 3 are arranged on the surface of the semiconductor element (chip) 2 along the periphery. By the way, in the semiconductor element, the density of the electrode 3 and the pitch of the electrode 3 are further advanced with the increase in integration. The pitch of the electrodes is reduced to about 0.2 mm or less, for example, 0.13 mm,
0.1 mm or less, and as the density of the electrodes increases, there is a tendency that the electrodes are arranged from one row to two rows along the periphery and further over the entire surface.
【0017】本発明に係る接続装置(プロービング装
置)は、ウエハの状態において、多数並設された半導体
素子(チップ)の内、1個または多数個の半導体素子に
ついて同時に、小さな接触圧(1ピン当たり3〜50m
N程度)で表面に酸化物が形成されたAlまたははんだ
等の電極3と0.05Ω〜0.1Ω程度の安定した低抵
抗値で確実に接続させて、テスタにより各半導体素子に
ついて動作試験を行うものである。即ち、本発明に係る
接続装置(プロービング装置)は、上記電極の高密度化
および狭ピッチ化に対応でき、しかも多数個チップ同時
プロービングによる検査を可能にし、高速電気信号(1
00MHz〜数10GHz程度の高周波数)による動作
試験を可能にするものである。In the connection device (probing device) according to the present invention, in a wafer state, a small contact pressure (one pin) is simultaneously applied to one or many semiconductor elements among a large number of semiconductor elements (chips) arranged in parallel. 3-50m per
N) and an electrode 3 such as Al or solder having an oxide formed on the surface, and securely connected with a stable low resistance value of about 0.05 Ω to 0.1 Ω. Is what you do. That is, the connection device (probing device) according to the present invention can cope with the high density and narrow pitch of the electrodes, and can perform inspection by simultaneous probing of a large number of chips, and can perform high-speed electric signal (1
This enables an operation test using a high frequency of about 00 MHz to several tens of GHz.
【0018】図2は、本発明に係る接続装置の第1の実
施の形態の要部を示す図である。本接続装置の第1の実
施の形態は、支持部材(上部固定板)40と、それに固
定され、下部に球面41aを有する支持軸であるセンタ
ーピボット41並びに該センターピボット41を中心に
左右および前後に対称に設置され、上下の変位に対して
常に一定の押付け力を付与する押付け力付与手段である
スプリングプローブ42と、上記センターピボット41
に対してテーパ(傾き)43cにより傾動可能に保持さ
れながら上記スプリングプローブ42により低荷重(1
ピン当たり3〜50mN程度)の押付け力が付与される
(押圧される)押さえ部材(押さえ板)43と、多層フ
ィルム44と、該多層フィルム44に固着した枠45
と、該多層フィルム44と押さえ部材43の間に設けら
れた緩衝層46と、多層フィルム44上に設けられた接
触端子47と、多層フィルム44に設けられ、該接触端
子47から引出された引き出し用配線48と、多層フィ
ルム44に設けられたグランド層49とを有する。上記
押さえ部材43に対する押付け力をスプリングプローブ
42で付与するように構成したのは、スプリングプロー
ブ42の先端の変位に対してほぼ一定の低荷重の押付け
力が得られるようにしたためであり、必ずしもスプリン
グプローブ42を用いる必要はない。支持部材(上部固
定板)40は、配線基板50に搭載される。多層フィル
ム44は、その周縁部が枠45より外側に延長するよう
に形成され、この延長部を、枠45の外側で滑らかに折
り曲げて配線基板50上に固定する。その際、引き出し
用配線48は、配線基板50に設けられている電極50
aに電気的に接続される。この接続は、例えば、配線基
板50の電極50aと接続するために、多層フィルム4
4に、金属めっきで充填されたビア51を設けて、ビア
51と電極50aを直接圧力をかけて接触させるか、異
方性導電シート52あるいは、はんだなどを用いて接続
する。FIG. 2 is a diagram showing a main part of the first embodiment of the connection device according to the present invention. In the first embodiment of the present connection device, a support member (upper fixing plate) 40, a center pivot 41 which is a support shaft fixed to the lower end and having a spherical surface 41a at a lower portion, and left, right, front and rear around the center pivot 41 A spring probe 42 which is a pressing force applying means for always applying a constant pressing force to vertical displacement, and a center pivot 41
, While being held in a tiltable manner by a taper (tilt) 43c, a low load (1
A pressing member (pressing plate) 43 to which a pressing force (approximately 3 to 50 mN per pin) is applied (pressed), a multilayer film 44, and a frame 45 fixed to the multilayer film 44
A buffer layer 46 provided between the multilayer film 44 and the pressing member 43; a contact terminal 47 provided on the multilayer film 44; and a drawer provided on the multilayer film 44 and pulled out from the contact terminal 47. And a ground layer 49 provided on the multilayer film 44. The reason why the pressing force to the pressing member 43 is applied by the spring probe 42 is that a substantially constant low-load pressing force can be obtained with respect to the displacement of the tip of the spring probe 42, and the spring force is not necessarily required. There is no need to use the probe 42. The support member (upper fixing plate) 40 is mounted on the wiring board 50. The multilayer film 44 is formed such that its peripheral edge extends outside the frame 45, and this extension is smoothly bent outside the frame 45 and fixed on the wiring board 50. At this time, the lead wiring 48 is connected to the electrode 50 provided on the wiring substrate 50.
a. This connection is performed, for example, by connecting the multilayer film 4 to the electrode 50a of the wiring board 50.
4, a via 51 filled with metal plating is provided, and the via 51 and the electrode 50 a are brought into contact with each other by directly applying pressure, or are connected using an anisotropic conductive sheet 52 or solder.
【0019】配線基板50は、例えば、ポリイミド樹
脂、ガラスエポキシ樹脂等の樹脂材からなり、内部配線
50bおよび接続端子50cを有している。前記電極5
0aは、例えば、内部配線50bの一部に接続されるビ
ア50dで構成される。配線基板50と多層フィルム4
4とは、例えば、多層フィルム44を、多層フィルム押
さえ部材53と配線基板50に挟み込んでねじ54等を
用いて固定される。多層フィルム44は、可撓性があ
り、好ましくは、耐熱性がある樹脂を主体に形成する。
本実施例では、ポリイミド樹脂が用いられる。緩衝層4
6としては、エラストマ(ゴム状弾性を有する高分子材
料)等の弾性を有する物質で構成される。具体的には、
シリコンゴム等が用いられる。また緩衝層46として
は、押さえ部材43を枠45に対して移動可能にシール
してこのシールされた空間に気体を供給するように構成
しても良い。The wiring board 50 is made of a resin material such as a polyimide resin or a glass epoxy resin, and has an internal wiring 50b and a connection terminal 50c. The electrode 5
0a is composed of, for example, a via 50d connected to a part of the internal wiring 50b. Wiring board 50 and multilayer film 4
4, for example, the multilayer film 44 is sandwiched between the multilayer film pressing member 53 and the wiring board 50 and fixed using screws 54 or the like. The multilayer film 44 is formed mainly of a flexible, preferably heat-resistant resin.
In this embodiment, a polyimide resin is used. Buffer layer 4
6 is made of an elastic substance such as an elastomer (a polymer material having rubber-like elasticity). In particular,
Silicon rubber or the like is used. Further, as the buffer layer 46, the holding member 43 may be configured to be movably sealed with respect to the frame 45 so as to supply gas to the sealed space.
【0020】また、接触端子47の先端の高さの平坦性
が確保できれば、緩衝層46を省略した構成にしてもよ
い。また接触端子47、引き出し用配線48およびグラ
ンド層49は、導電性材料で構成される。これらの詳細
については、後述する。また、図2では、接触端子47
および引き出し用配線48は、説明の簡単のため、2の
接触端子分のみ示すが、もちろん、実際には、後述する
ように複数個が配置される。If the flatness of the height of the tip of the contact terminal 47 can be ensured, the buffer layer 46 may be omitted. The contact terminals 47, the lead wires 48, and the ground layer 49 are made of a conductive material. Details of these will be described later. Further, in FIG.
Although only two contact terminals are shown for simplicity of description, and of course, a plurality of lead wires 48 are actually arranged as described later.
【0021】まず、本発明に係る接続装置(プロービン
グ装置)は、ウエハの状態において、多数並設された半
導体素子(チップ)の内、1個または多数個の半導体素
子について同時に、且つ低荷重(1ピン当たり3〜50
mN程度)で表面に酸化物が形成されたAlまたははん
だ等の電極3と0.05Ω〜0.1Ω程度の安定した低
抵抗値で確実に接続させることにある。これによって、
従来技術のようにスクライブ動作をさせる必要がなく、
スクライブ動作による電極材料のくずの発生を防止する
ことができる。即ち、多層フィルム44において、電極
3の配列に対応するように並設された接触端子47の先
端を尖せると共に、枠45で支持された周辺部44bに
対して、この周辺部44b内の上記接触端子47を並設
した領域部44aを、押さえ部材43の下側に形成され
た突出部43aにおける高精度の平坦度が確保された下
面43bに倣って緩衝層46を挾んで張り出させて多層
フィルム自身の弛みをなくし、この張り出された領域部
44aに並設された接触端子47の尖った先端を、Al
またははんだ等の電極(被接触材)3に垂直に低荷重
(1ピン当たり3〜50mN程度)でプロービングする
ことによって、電極(被接触材)3の表面に形成された
酸化物を容易につき破ってその下面の電極の金属導体材
料に接触させて0.05Ω〜0.1Ω程度の安定した低
抵抗値で良好な接触を確保することができる。特に、枠
45で支持された周辺部44bに対して、この周辺部4
4b内の多数の接触端子47を並設した領域部44a
を、押さえ部材43の下側に形成された突出部43aに
おける高精度の平坦度が確保された下面43bに倣って
緩衝層46を挾んで張り出させることによって多層フィ
ルム自身の弛みをなくして、多数の接触端子47の先端
の平坦度を突出部43aの下面43bの平坦度に合わせ
て高精度を確保することにある。なお、領域部44aに
おける張り出し量は、押さえ部材(押さえ板)43にセ
ンターピボット41を中心に左右および前後に締着され
て調整可能なねじ57の押さえ部材43の下面からの突
出し量によって定まることになる。即ち、押さえ部材4
3に突出し量を定めて取り付けられたねじ57の下端
が、多層フィルム44における領域部44aの周辺部4
4bを接着固定した枠45の上面に接触するまで、セン
ターピボット41を中心に左右および前後に設けられて
押さえ部材に形成された穴に挿入されたねじ56を枠4
5に対して締め付けることによって押さえ部材43の突
出部43aを下降させて緩衝層46を介して多数の接触
端子47が並設された領域部44aを張り出すことによ
って多層フィルム自身のたるみがなくなることになる。
これによって、多数の接触端子47に亘った接触端子の
尖った先端の平坦度を±2μm程度以下の高精度に確保
することができる。First, in the connection device (probing device) according to the present invention, in the state of a wafer, one or a large number of semiconductor elements (chips) among a large number of semiconductor elements (chips) arranged in parallel are simultaneously loaded with a low load ( 3 to 50 per pin
(approximately mN) and an electrode 3 such as Al or solder on the surface of which an oxide is formed at a stable low resistance value of about 0.05Ω to 0.1Ω. by this,
There is no need to make a scribe operation as in the prior art,
The generation of scraps of the electrode material due to the scribe operation can be prevented. That is, in the multilayer film 44, the tips of the contact terminals 47 arranged side by side so as to correspond to the arrangement of the electrodes 3 are pointed, and the peripheral portions 44b supported by the frame 45 are separated from the peripheral portions 44b. A region 44a in which the contact terminals 47 are arranged side by side is formed so as to sandwich the buffer layer 46 so as to follow the lower surface 43b of the protrusion 43a formed below the holding member 43, which ensures high precision flatness. The slack of the multilayer film itself is eliminated, and the sharp tips of the contact terminals 47 juxtaposed to the overhanging area 44a are replaced with Al.
Alternatively, the oxide formed on the surface of the electrode (contacted material) 3 can be easily broken by probing the electrode (contacted material) 3 such as solder perpendicularly with a low load (about 3 to 50 mN per pin). By contacting the lower surface of the electrode with the metal conductor material of the electrode, good contact can be secured with a stable low resistance value of about 0.05 Ω to 0.1 Ω. In particular, with respect to the peripheral portion 44b supported by the frame 45, the peripheral portion 4b
Region portion 44a in which a large number of contact terminals 47 in 4b are juxtaposed.
Is stretched across the buffer layer 46 following the lower surface 43b of the protrusion 43a formed on the lower side of the pressing member 43, which ensures a high degree of flatness, thereby eliminating the slack of the multilayer film itself. The object is to ensure high accuracy by matching the flatness of the tips of the many contact terminals 47 with the flatness of the lower surface 43b of the protruding portion 43a. Note that the amount of protrusion in the region portion 44a is determined by the amount of protrusion of the adjustable screw 57, which is fastened to the pressing member (pressing plate) 43 right and left and front and rear about the center pivot 41, from the lower surface of the pressing member 43. become. That is, the holding member 4
3 is fixed to the peripheral portion 4a of the region portion 44a in the multilayer film 44.
Until it comes into contact with the upper surface of the frame 45 to which the adhesive 4b is fixed, the screws 56 inserted into the holes formed in the holding member provided on the left and right and front and rear with the center pivot 41 as a center.
5, the projecting portion 43a of the pressing member 43 is lowered, and the region 44a in which a large number of contact terminals 47 are juxtaposed via the buffer layer 46 is extended, thereby preventing the multilayer film itself from sagging. become.
Thereby, the flatness of the sharp tip of the contact terminal over the large number of contact terminals 47 can be secured with high accuracy of about ± 2 μm or less.
【0022】また1個または多数個の半導体素子につい
ての電極(被接触材)3の面(被接触材面)3aと該電
極に対応する多数の接触端子47との平行出しを、図3
に少し誇張して示すように、押さえ部材(押さえ板)4
3をセンターピボット41で傾動可能に支持すると共に
センターピボット41を中心に左右および前後に対称に
設置されたスプリングプローブ42によって押さえ部材
43の上下の変位に対して常に一定の押付け力を付与す
ることによって実現することにある。即ち、センターピ
ボット(押さえ部材支持軸)41と押さえ部材43との
間の係り合いの関係および対称に設置されたスプリング
プローブ42によって1ピン当たり低荷重のコンプライ
アンス機構が形成され、このコンプライアンス機構によ
って多数の接触端子47の先端が1個または多数個の半
導体素子についての電極(被接触材)3の面(被接触材
面)3aに追従して倣って平行出しが行われる。センタ
ーピボット(押さえ部材支持軸)41は、図2に示すよ
うに、押さえ部材43の中心に位置し、押さえ部材43
の上部に取り付けられたテーパ(傾き)43cとセンタ
ーピボットの下部球面41aとの傾動可能な接触状態を
利用して、初期状態ではスプリングプローブ42による
押付け力のバランスによって初期に規定した一定位置に
位置付けする。次に、センターピボット(押さえ部材支
持軸)41と押さえ部材43との間およびスプリングプ
ローブ42によってコンプライアンス機構が形成されて
いるため、図3に示すように、接触端子47の尖った先
端を被接触材(電極)3に接触し始めた時点で、センタ
ーピボット41の軸を中心軸として、押さえ部材のテー
パ(傾き)43cがセンターピボットの下部球面41a
の一部を擦り、その後センターピボットの下部球面41
aと押さえ部材のテーパ(傾き)43cとが離れ、押さ
え部材43が自由に被接触材(電極)3の全体の面3a
に追従するように倣って傾動され、多数の接触端子の尖
った先端を結んだ面と被接触材(電極)3の全体の面3
aとの間において平行出しが行われると共に個々の接触
端子の先端の高さの±2μm程度以下のバラツキを緩衝
層46の局部的な変形によって吸収して半導体ウエハ1
上に配列された各被接触材(電極)3の高さの±0.5
μm程度のバラツキに倣って均一な食い込みによる接触
が行われ、低荷重(1ピン当たり3〜50mN程度)で
均一なプロービングを実現することができる。FIG. 3 shows the parallel arrangement of the surface (contacted material surface) 3a of the electrode (contacted material) 3 and the many contact terminals 47 corresponding to the electrode for one or many semiconductor elements.
The holding member (holding plate) 4
3 is supported by a center pivot 41 so as to be tiltable, and a constant pressing force is always applied to the vertical displacement of the pressing member 43 by a spring probe 42 installed symmetrically left, right, front and rear about the center pivot 41. It is to be realized by. That is, a low-load-per-pin compliance mechanism is formed by the engagement relationship between the center pivot (holding member support shaft) 41 and the holding member 43 and the symmetrically installed spring probes 42. The tip of the contact terminal 47 follows the surface (contacted material surface) 3a of the electrode (contacted material) 3 of one or a large number of semiconductor elements to perform parallel alignment. The center pivot (holding member support shaft) 41 is located at the center of the holding member 43 as shown in FIG.
In the initial state, the taper (tilt) 43c attached to the upper part of the center pivot and the lower spherical surface 41a of the center pivot can be tilted, and in the initial state, the spring probe 42 is positioned at a predetermined position defined by the balance of the pressing force. I do. Next, since a compliance mechanism is formed between the center pivot (holding member support shaft) 41 and the holding member 43 and by the spring probe 42, as shown in FIG. When contact with the material (electrode) 3 is started, the taper (inclination) 43c of the pressing member is set to the lower spherical surface 41a of the center pivot with the axis of the center pivot 41 as the central axis.
Of the lower part of the center pivot 41
a is separated from the taper (tilt) 43c of the pressing member, and the pressing member 43 is free to freely contact the entire surface 3a of the contacted material (electrode) 3.
And the entire surface 3 of the material to be contacted (electrode) 3 is connected to the pointed tip of a large number of contact terminals.
a, and a variation of about ± 2 μm or less of the height of the tip of each contact terminal is absorbed by local deformation of the buffer layer 46 and the semiconductor wafer 1
± 0.5 of the height of each contacted material (electrode) 3 arranged on the top
The contact by uniform biting is performed according to the variation of about μm, and uniform probing can be realized with a low load (about 3 to 50 mN per pin).
【0023】以上説明したように、多層フィルム44に
おける接触端子47を並設した領域部44aについての
押さえ部材43の突出部43aによる緩衝層46を介し
ての張り出しと、押さえ部材43をセンターピボット4
1に対して傾動可能に支持することによって多数の接触
端子の尖った先端を結んだ面と被接触材(電極)3の全
体の面3aとの間において平行出しとを行うことによっ
て、多数個チップ同時に、且つ低荷重(1ピン当たり3
〜50mN程度)で均一なプロービングを0.05Ω〜
0.1Ω程度の安定した低抵抗値で実現することができ
る。当然、1チップにおいても、同様なプロービングを
実現することができる。また、多層フィルム44におい
て、図4に示す如く、各接触端子47につながった引き
出し用配線48に対して絶縁膜66(74)を挾んで対
向するグランド層49を設置し、絶縁膜66(74)の
誘電率εrおよび厚さ(引き出し用配線48とグランド
層49との間の間隙)h並びに引き出し用配線48の幅
wを適切な値にして、引き出し用配線48のインピーダ
ンスZ0を50ohm程度にすることによってテスタの
回路とのマッチングをとることが可能となり、その結果
引き出し用配線48を伝送する電気信号の乱れ、減衰を
防止して、半導体素子に対してテスタによる高周波数
(100MHz〜数10GHz程度)まで対応できる高
速電気信号による電気特性検査を実現することが可能と
なる。As described above, the projecting portion 43a of the pressing member 43 overhangs the region 44a of the multilayer film 44 where the contact terminals 47 are juxtaposed via the buffer layer 46, and the pressing member 43 is moved to the center pivot 4 position.
1 is supported so as to be tiltable with respect to 1 and a plurality of contact terminals are parallelized between the surfaces connecting the sharp tips and the entire surface 3a of the material to be contacted (electrode) 3 so that a large number of contact terminals are provided. Tip simultaneous and low load (3 pins per pin)
~ 50mN) and uniform probing at 0.05Ω ~
It can be realized with a stable low resistance value of about 0.1Ω. Naturally, the same probing can be realized with one chip. In the multilayer film 44, as shown in FIG. 4, a ground layer 49 is provided so as to oppose the lead-out wiring 48 connected to each contact terminal 47 with the insulating film 66 (74) interposed therebetween. ), The thickness (gap between the lead-out wiring 48 and the ground layer 49) h and the width w of the lead-out wiring 48 are set to appropriate values, and the impedance Z0 of the lead-out wiring 48 is set to about 50 ohm. By doing so, it is possible to match with the circuit of the tester. As a result, disturbance and attenuation of the electric signal transmitted through the lead-out wiring 48 are prevented, and the high frequency (100 MHz to several tens GHz) by the tester is applied to the semiconductor device. ), It is possible to implement an electrical characteristic inspection using a high-speed electrical signal that can cope with this.
【0024】以上説明したように、多層フィルム44に
おいて、各接触端子47につながった引き出し用配線4
8に対して絶縁膜66(74)を挾んで対向するグラン
ド層49を設置してインピーダンスをテスタの回路との
マッチングがとれる50ohm程度にすることができ、
それ以外のプローブ(接触端子)の長さを接触端子部分
(0.05〜0.5mm程度)47のみとなり、によっ
てテスタの回路とのマッチングをとることが可能とな
り、高速電気信号の乱れを少なくして、半導体素子に対
する高速電気信号による電気特性検査を実現することが
可能となる。図5は、本発明に係る接続装置の第2の実
施の形態の要部を示す図である。本接続装置の第2の実
施の形態は、多層フィルム44の端を配線基板50の下
面に位置させて引き出し用配線48の端に上側に出るよ
うに金属めっきで充填して接続したビア51と配線基板
50の下側に形成された電極50aとを直接圧力をかけ
て接触させるか、異方性導電シート52あるいは、はん
だなどを用いて接続する。即ち、本第2の実施の形態で
は、多層フィルム44における引き出し用配線48の端
をビア51によって上面に形成し、配線基板50の下面
に設けられた電極50aと接続する。これ以外の構成
は、図2に示す第1の実施の形態と同様である。As described above, in the multilayer film 44, the lead-out wiring 4 connected to each contact terminal 47
By providing a ground layer 49 opposed to the tester 8 with the insulating film 66 (74) interposed therebetween, the impedance can be set to about 50 ohm which can match the circuit of the tester.
The length of the other probe (contact terminal) is only the contact terminal portion (about 0.05 to 0.5 mm) 47, which enables matching with the circuit of the tester and reduces disturbance of high-speed electric signals. As a result, it is possible to implement an electrical characteristic test on a semiconductor element by using a high-speed electrical signal. FIG. 5 is a diagram showing a main part of a second embodiment of the connection device according to the present invention. In the second embodiment of the present connection device, the via 51 is filled with metal plating and connected to the end of the multilayer film 44 such that the end of the multilayer film 44 is positioned on the lower surface of the wiring board 50 and the end of the lead-out wiring 48 is directed upward. The electrode 50a formed on the lower side of the wiring board 50 is brought into direct contact with the pressure, or is connected using an anisotropic conductive sheet 52 or solder. That is, in the second embodiment, the end of the lead-out wiring 48 in the multilayer film 44 is formed on the upper surface by the via 51, and is connected to the electrode 50 a provided on the lower surface of the wiring substrate 50. The other configuration is the same as that of the first embodiment shown in FIG.
【0025】図6は、本発明に係る接続装置の第3の実
施の形態の要部を示す図である。本接続装置の第3の実
施の形態は、図2で用いるセンターピボット41に変え
て、押さえ部材43をノックピン55を介して僅か傾動
可能に保持する構成した。即ち、押さえ部材43の中心
を対称にして左右および前後に設けられた4本のノック
ピン55を、支持部材40に形成された上方に拡がった
テーパ穴58に挿入して押さえ部材43に締着する。こ
れ以外の構成は、図2に示す第1の実施の形態と同様で
ある。即ち、1個または多数個の半導体素子についての
電極(被接触材)3の面(被接触材面)3aと該電極に
対応する多数の接触端子47との平行出しを、図7に少
し誇張して示すように、押さえ部材43に取り付けられ
た各ノックピン55を支持部材40に形成された上方に
拡がったテーパ穴58の下部に傾動可能に支持すると共
に押さえ部材43の中心に対して左右および前後に対称
に設置されたスプリングプローブ42によって押さえ部
材43の上下の変位に対して常に一定の低荷重(1ピン
当たり3〜50mN程度)の押付け力を付与することに
よって実現することにある。即ち、押さえ部材43に取
り付けられた各ノックピン55と支持部材(上部固定
板)40に形成された上方に拡がったテーパ穴58との
間の係りあいの関係および対称に設置されたスプリング
プローブ42によって1ピン当たり低荷重のコンプライ
アンス機構が形成され、このコンプライアンス機構によ
って多数の接触端子47の先端が1個または多数個の半
導体素子についての電極(被接触材)3の面(被接触材
面)3aに追従して倣って平行出しが行われる。まず、
図6に示す如く、スプリングプローブ42による押さえ
部材43への押付け力によって押さえ部材43に取り付
けられた各ノックピン55の頭が支持部材40の上面に
当接した状態で位置付けされる。次に、押さえ部材43
に取り付けられた各ノックピン55と支持部材40に形
成されたテーパ穴58との間およびスプリングプローブ
42によってコンプライアンス機構が形成されているた
め、図7に示すように、各スプリングプローブ42によ
る押さえ部材43への均等な押付け力によって各ノック
ピン55がテーパ穴58を滑ったり、傾動することによ
って押さえ部材43が自由に被接触材(電極)3の全体
の面3aに追従するように倣って傾動され、多数の接触
端子の尖った先端を結んだ面と被接触材(電極)3の全
体の面3aとの間において平行出しが行われると共に個
々の接触端子の先端の高さの±2μm程度以下のバラツ
キを緩衝層46の局部的な変形によって吸収して半導体
ウエハ1上に配列された各被接触材(電極)3の高さの
±0.5μm程度のバラツキに倣って均一な食い込みに
よる接触が行われ、低荷重(1ピン当たり3〜50mN
程度)で均一なプロービングを実現することができる。FIG. 6 is a diagram showing a main part of a connection device according to a third embodiment of the present invention. In the third embodiment of the present connection device, instead of the center pivot 41 used in FIG. 2, the holding member 43 is held via the knock pin 55 so as to be slightly tiltable. That is, the four knock pins 55 provided symmetrically with respect to the center of the holding member 43 and provided on the left, right, front and rear are inserted into the tapered holes 58 formed on the support member 40 and extending upward, and fastened to the holding member 43. . The other configuration is the same as that of the first embodiment shown in FIG. That is, FIG. 7 slightly exaggerates the parallel projection of the surface (contacted material surface) 3a of the electrode (contacted material) 3 and the many contact terminals 47 corresponding to the electrode for one or many semiconductor elements. As shown, each of the knock pins 55 attached to the holding member 43 is tiltably supported below the upwardly tapered hole 58 formed in the support member 40, and is tilted left and right with respect to the center of the holding member 43. This is achieved by applying a constant low pressing force (approximately 3 to 50 mN per pin) to the vertical displacement of the pressing member 43 by the spring probes 42 installed symmetrically in the front and rear directions. That is, the engagement relationship between each knock pin 55 attached to the pressing member 43 and the tapered hole 58 formed on the support member (upper fixing plate) 40 and extending upward, and the spring probe 42 symmetrically installed are used. A compliance mechanism with a low load per pin is formed. With this compliance mechanism, the tips of a large number of contact terminals 47 are placed on the surface (contacted material surface) 3a of the electrode (contacted material) 3 of one or many semiconductor elements. The parallel alignment is performed following the movement. First,
As shown in FIG. 6, the head of each knock pin 55 attached to the pressing member 43 is positioned in contact with the upper surface of the supporting member 40 by the pressing force of the spring probe 42 against the pressing member 43. Next, the pressing member 43
Since a compliance mechanism is formed between each knock pin 55 attached to the support member 40 and the tapered hole 58 formed in the support member 40 and by the spring probe 42, as shown in FIG. When the respective pressing pins 55 slide or slide in the tapered holes 58 by an even pressing force, the pressing member 43 is tilted along the entire surface 3a of the contacted material (electrode) 3 by freely tilting. Parallelism is performed between the surface connecting the sharp tips of many contact terminals and the entire surface 3a of the contacted material (electrode) 3, and the height of the tips of the individual contact terminals is about ± 2 μm or less. The variation is absorbed by local deformation of the buffer layer 46, and the height of each contacted material (electrode) 3 arranged on the semiconductor wafer 1 is about ± 0.5 μm. Following the variability is performed contact by uniform bite, low load (per pin 3~50mN
) And uniform probing can be realized.
【0026】図8は、本発明に係る接続装置の第4の実
施の形態の要部を示す図である。本接続装置の第4の実
施の形態は、多層フィルム44の端を配線基板50の下
面に位置させて引き出し用配線48の端に上側に出るよ
うに金属めっきで充填して接続したビア51と配線基板
50の下側に形成された電極50aとを直接圧力をかけ
て接触させるか、異方性導電シート52あるいは、はん
だなどを用いて接続する。即ち、本第4の実施の形態で
は、多層フィルム44における引き出し用配線48の端
をビア51によって上面に形成し、配線基板50の下面
に設けられた電極50aと接続する。これ以外の構成
は、図6に示す第3の実施の形態と同様である。図9
は、本発明に係る接続装置の第5の実施の形態の要部を
示す図である。本接続装置の第5の実施の形態は、多層
フィルム44における接触端子47と引き出し用配線4
8とを接続する構成部分が異なる他は、上記図2、図
5、図6および図8に示す接続装置の実施の形態と同様
に構成される。すなわち、本第5の実施の形態では、図
9に示すように、被検査対象の電極3が配列された領域
のみに対応するようにポリイミド膜61を設け、該ポリ
イミド膜61に電極3に対応するように多数の接触端子
47を並設し、各接触端子47に接続してポリイミド膜
61上に形成した電極62を、引き出し用配線48を形
成したポリイミド膜65の電極69に異方性導電シート
70を介して接続させ、ポリイミド膜65、異方性導電
シート70およびポリイミド膜61を接合一体化するこ
とによって、接続端子47を形成した多層フィルム44
を構成する。なお、この多層フィルム44として、例え
ば、ポリイミド膜65、引き出し用配線48、中間ポリ
イミド膜66、グランド層49およびポリイミド保護膜
68からなる配線用フィルムをあらかじめ形成すればよ
い。FIG. 8 is a diagram showing a main part of a fourth embodiment of the connection device according to the present invention. In the fourth embodiment of the present connection apparatus, the via 51 is filled with metal plating and connected to the end of the multilayer film 44 such that the end of the multilayer film 44 is located on the lower surface of the wiring board 50 and the end of the lead-out wiring 48 is directed upward. The electrode 50a formed on the lower side of the wiring board 50 is brought into direct contact with the pressure, or is connected using an anisotropic conductive sheet 52 or solder. That is, in the fourth embodiment, the end of the lead-out wiring 48 in the multilayer film 44 is formed on the upper surface by the via 51, and is connected to the electrode 50 a provided on the lower surface of the wiring board 50. Other configurations are the same as those of the third embodiment shown in FIG. FIG.
FIG. 14 is a diagram showing a main part of a fifth embodiment of the connection device according to the present invention. In the fifth embodiment of the present connection device, the contact terminals 47 and the lead-out wires 4 in the multilayer film 44 are used.
8 is configured in the same manner as the embodiment of the connection device shown in FIGS. That is, in the fifth embodiment, as shown in FIG. 9, the polyimide film 61 is provided so as to correspond only to the region where the electrodes 3 to be inspected are arranged, and the polyimide film 61 corresponds to the electrode 3. A large number of contact terminals 47 are arranged in parallel, and an electrode 62 formed on the polyimide film 61 connected to each contact terminal 47 is electrically connected to an electrode 69 of the polyimide film 65 on which the lead-out wiring 48 is formed. A multilayer film 44 having connection terminals 47 formed by connecting via a sheet 70 and joining and integrating the polyimide film 65, the anisotropic conductive sheet 70 and the polyimide film 61.
Is configured. Note that, as the multilayer film 44, for example, a wiring film including the polyimide film 65, the lead wiring 48, the intermediate polyimide film 66, the ground layer 49, and the polyimide protective film 68 may be formed in advance.
【0027】図10は、本発明に係る接続装置の第6の
実施の形態の要部を示す図である。本接続装置の第6の
実施の形態は、多層フィルム44における接触端子47
と引き出し用配線48とを接続する構成部分が異なる他
は、上記図2、図5、図6および図8に示す接続装置の
実施の形態と同様に構成される。すなわち、本第6の実
施の形態では、図10に示すように、被検査対象の接触
端子47を、引き出し用配線48を形成したポリイミド
膜65の電極69に異方性導電性シート70を介して接
続させることにより、接続端子47を形成した多層フィ
ルム44を構成する。なお、この多層フィルム44とし
て、例えば、ポリイミド膜65、引き出し用配線48、
中間ポリイミド膜66、グランド層49およびポリイミ
ド保護膜68からなる配線用フィルムをあらかじめ形成
すればよい。FIG. 10 is a diagram showing a main part of a sixth embodiment of the connection device according to the present invention. The sixth embodiment of the connection device is different from the connection terminal 47 of the multilayer film 44 in FIG.
The configuration of the connection device shown in FIG. 2, FIG. 5, FIG. 6, and FIG. That is, in the sixth embodiment, as shown in FIG. 10, the contact terminal 47 to be inspected is connected to the electrode 69 of the polyimide film 65 on which the lead-out wiring 48 is formed via the anisotropic conductive sheet 70. Thus, the multilayer film 44 on which the connection terminals 47 are formed is formed. In addition, as the multilayer film 44, for example, a polyimide film 65, a lead wire 48,
A wiring film including the intermediate polyimide film 66, the ground layer 49, and the polyimide protective film 68 may be formed in advance.
【0028】図19(a)は、本発明に係る接続装置の
第7の実施の形態の要部を示す図である。本接続装置の
第7の実施の形態は、多層フィルム44における接触端
子47と引き出し用配線48とを接続する構成部分が異
なる他は、上記図2、図5、図6および図8に示す接続
装置の実施の形態と同様に構成される。すなわち、本第
7の実施の形態では、図19(a)に示すように、被検
査対象の電極3に対応するように、図17(b)で後述
するシリコンウエハの型材80に多数の接触端子47を
並設し、各接触端子47と一体形成した電極200を、
引き出し用配線48を形成したポリイミド膜65の電極
69にはんだ201を介して接続させ、ポリイミド膜6
5、はんだ201および電極200を接合一体化するこ
とによって、接続端子47を形成した多層フィルム44
を構成する。なお、この多層フィルム44として、例え
ば、ポリイミド膜65、引き出し用配線48、中間ポリ
イミド膜66、グランド層49およびポリイミド保護膜
68からなる配線用フィルムをあらかじめ形成すればよ
い。また、接触端子47と一体形成した電極200とポ
リイミド膜65の電極69を樹脂202で覆って、保護
膜として形成する。樹脂202としては、例えば、エポ
キシ系あるいはアクリル系の熱硬化性樹脂あるいは熱可
塑性樹脂を使用する。前記保護膜用の樹脂202の形成
方法は、例えば、ポリイミド膜65の電極69と接続端
子47の電極200をはんだ接合した後、ポリイミド膜
65とシリコンウエハの型材80との間隙に樹脂202
をディスペンサで注入した後、加熱硬化することにより
形成するか、あるいは、はんだ201を形成した多層フ
ィルム44と、接続端子47を形成したシリコンウエハ
の型材80との間に樹脂202を挟み込んで加圧加熱し
て、電極69と電極200の間をはんだ201で接続す
ることにより樹脂202の層を形成すればよい。はんだ
としては、例えば、錫鉛の共晶はんだあるいは錫銀のは
んだを用いる。なお、樹脂202を省略することも可能
である。FIG. 19A is a diagram showing a main part of a connection device according to a seventh embodiment of the present invention. The seventh embodiment of the present connection apparatus is different from the connection shown in FIGS. 2, 5, 6 and 8 except that a component for connecting the contact terminal 47 and the lead-out wiring 48 in the multilayer film 44 is different. The configuration is the same as in the embodiment of the device. That is, in the seventh embodiment, as shown in FIG. 19A, a large number of contacts are made to the silicon wafer mold member 80 described later with reference to FIG. 17B so as to correspond to the electrode 3 to be inspected. The terminals 200 are arranged side by side, and the electrode 200 integrally formed with each contact terminal 47 is
An electrode 69 of the polyimide film 65 on which the lead-out wiring 48 is formed is connected via a solder 201 to the polyimide film 6.
5. The multilayer film 44 in which the connection terminal 47 is formed by joining and integrating the solder 201 and the electrode 200
Is configured. Note that, as the multilayer film 44, for example, a wiring film including the polyimide film 65, the lead wiring 48, the intermediate polyimide film 66, the ground layer 49, and the polyimide protective film 68 may be formed in advance. Further, the electrode 200 integrally formed with the contact terminal 47 and the electrode 69 of the polyimide film 65 are covered with a resin 202 to form a protective film. As the resin 202, for example, an epoxy-based or acrylic-based thermosetting resin or a thermoplastic resin is used. The method for forming the resin 202 for the protective film is, for example, that after soldering the electrode 69 of the polyimide film 65 and the electrode 200 of the connection terminal 47, the resin 202
Is injected by a dispenser and then heat-cured, or pressurized by sandwiching a resin 202 between the multilayer film 44 on which the solder 201 is formed and the mold 80 of the silicon wafer on which the connection terminals 47 are formed. The layer of the resin 202 may be formed by heating and connecting the electrode 69 and the electrode 200 with the solder 201. As the solder, for example, tin-lead eutectic solder or tin-silver solder is used. Note that the resin 202 can be omitted.
【0029】図19(b)は、本発明に係る接続装置の
第8の実施の形態の要部を示す図である。本接続装置の
第8の実施の形態は、多層フィルム44における接触端
子47と引き出し用配線48とを接続する構成部分が異
なる他は、上記図2、図5、図6および図8に示す接続
装置の実施の形態と同様に構成される。すなわち、本第
8の実施の形態では、図19(b)に示すように、被検
査対象の接触端子47を、引き出し用配線48を形成し
たポリイミド膜65の電極69にはんだ201を介して
接続させることにより、接続端子47を形成した多層フ
ィルム44を構成する。なお、この多層フィルム44と
して、例えば、ポリイミド膜65、引き出し用配線4
8、中間ポリイミド膜66、グランド層49およびポリ
イミド保護膜68からなる配線用フィルムをあらかじめ
形成すればよい。また、接触端子47とポリイミド膜6
5の電極69を樹脂202で覆って、保護膜として形成
する。樹脂202としては、例えば、エポキシ系あるい
はアクリル系の熱硬化性樹脂あるいは熱可塑性樹脂を使
用する。はんだとしては、例えば、錫鉛の共晶はんだあ
るいは錫銀のはんだを用いる。なお、樹脂202を省略
することも可能である。FIG. 19B is a diagram showing a main part of an eighth embodiment of the connection device according to the present invention. The eighth embodiment of this connection device is different from the connection shown in FIGS. 2, 5, 6 and 8 except that a component for connecting the contact terminal 47 and the lead-out wiring 48 in the multilayer film 44 is different. The configuration is the same as that of the embodiment of the device. That is, in the eighth embodiment, as shown in FIG. 19B, the contact terminal 47 to be inspected is connected to the electrode 69 of the polyimide film 65 on which the lead wiring 48 is formed via the solder 201 as shown in FIG. By doing so, the multilayer film 44 on which the connection terminals 47 are formed is configured. In addition, as the multilayer film 44, for example, a polyimide film 65, a lead wire 4
8, a wiring film including the intermediate polyimide film 66, the ground layer 49, and the polyimide protective film 68 may be formed in advance. The contact terminals 47 and the polyimide film 6
The fifth electrode 69 is covered with a resin 202 to form a protective film. As the resin 202, for example, an epoxy-based or acrylic-based thermosetting resin or a thermoplastic resin is used. As the solder, for example, tin-lead eutectic solder or tin-silver solder is used. Note that the resin 202 can be omitted.
【0030】図20(a)は、本発明に係る接続装置の
第9の実施の形態の要部を示す図である。本接続装置の
第9の実施の形態は、多層フィルム44における接触端
子47と引き出し用配線48とを接続する構成部分が異
なる他は、上記図2、図5、図6および図8に示す接続
装置の実施の形態と同様に構成される。すなわち、本第
9の実施の形態では、図20(a)に示すように、被検
査対象の電極3に対応するように、図17(b)で後述
するシリコンウエハの型材80に多数の接触端子47を
並設し、各接触端子47と一体形成した電極200を、
引き出し用配線48を形成したポリイミド膜65に形成
したはんだビア電極203に接続させ、ポリイミド膜6
5、はんだビア電極203および電極200を接合一体
化することによって、接続端子47を形成した多層フィ
ルム44を構成する。なお、この多層フィルム44の構
成および保護膜用の樹脂202は、前記第7の実施の形
態と同様である。はんだビア電極203は、引き出し用
配線48にはんだめっきを形成する。FIG. 20A is a diagram showing a main part of a ninth embodiment of the connection device according to the present invention. The ninth embodiment of the present connecting device is different from the connecting device shown in FIGS. The configuration is the same as that of the embodiment of the device. That is, in the ninth embodiment, as shown in FIG. 20A, a large number of contacts are made to the silicon wafer mold 80 described later with reference to FIG. The terminals 200 are arranged side by side, and the electrode 200 integrally formed with each contact terminal 47 is
The polyimide film 6 is connected to the solder via electrode 203 formed on the polyimide film 65 on which the lead wiring 48 is formed.
5. The multilayer film 44 on which the connection terminal 47 is formed is formed by joining and integrating the solder via electrode 203 and the electrode 200. The structure of the multilayer film 44 and the resin 202 for the protective film are the same as in the seventh embodiment. The solder via electrode 203 forms solder plating on the lead-out wiring 48.
【0031】図20(b)は、本発明に係る接続装置の
第10の実施の形態の要部を示す図である。本接続装置
の第10の実施の形態は、多層フィルム44における接
触端子47と引き出し用配線48とを接続する部分が、
接触端子47の真上で接続することが異なる他は、図2
0(a)における第9の形態と同じであり、上記図2、
図5、図6および図8に示す接続装置の実施の形態と同
様に構成される。図21(a)は、本発明に係る接続装
置の第11の実施の形態の要部を示す図である。本接続
装置の第11の実施の形態は、多層フィルム44におけ
る接触端子47と引き出し用配線48とを接続する構成
部分が異なる他は、上記図2、図5、図6および図8に
示す接続装置の実施の形態と同様に構成される。すなわ
ち、本第11の実施の形態では、図21(a)に示すよ
うに、被検査対象の電極3に対応するように、図17
(b)で後述するシリコンウエハの型材80に多数の接
触端子47を並設し、各接触端子47と一体形成した電
極200の表面に形成した錫めっき204と、引き出し
用配線48を形成したポリイミド膜65の電極69に形
成した金めっき205とを熱拡散し、錫金の合金を形成
することにより接続させ、ポリイミド膜65、電極69
および電極200を接合一体化することによって、接続
端子47を形成した多層フィルム44を構成する。な
お、この多層フィルム44として、例えば、ポリイミド
膜65、引き出し用配線48、中間ポリイミド膜66、
グランド層49およびポリイミド保護膜68からなる配
線用フィルムをあらかじめ形成すればよい。FIG. 20B is a diagram showing a main part of a tenth embodiment of the connection device according to the present invention. In the tenth embodiment of the present connection device, a portion for connecting the contact terminal 47 and the lead-out wiring 48 in the multilayer film 44 is
2 except that the connection is made directly above the contact terminal 47.
0 (a), which is the same as the ninth embodiment in FIG.
It is configured similarly to the embodiment of the connection device shown in FIGS. 5, 6 and 8. FIG. 21A is a diagram showing a main part of an eleventh embodiment of the connection device according to the present invention. The eleventh embodiment of the present connecting device is different from the connecting device shown in FIGS. The configuration is the same as that of the embodiment of the device. That is, in the eleventh embodiment, as shown in FIG.
(B) A plurality of contact terminals 47 are juxtaposed on a die 80 of a silicon wafer described later, and a tin plating 204 formed on the surface of an electrode 200 integrally formed with each contact terminal 47, and a polyimide formed with a lead-out wiring 48 The gold plating 205 formed on the electrode 69 of the film 65 is thermally diffused and connected by forming a tin-gold alloy, and the polyimide film 65 and the electrode 69 are connected.
And the electrode 200 are joined and integrated to form the multilayer film 44 on which the connection terminal 47 is formed. In addition, as the multilayer film 44, for example, a polyimide film 65, a lead wire 48, an intermediate polyimide film 66,
A wiring film including the ground layer 49 and the polyimide protective film 68 may be formed in advance.
【0032】なお、前記の錫めっき204を金めっきと
して、前記の金めっき205を錫めっきとして、互いに
材料を置き換えることにより、熱拡散により錫金の合金
を形成して接合してもよい。図21(b)は、本発明に
係る接続装置の第12の実施の形態の要部を示す図であ
る。本接続装置の第12の実施の形態は、多層フィルム
44における接触端子47と引き出し用配線48とを接
続する部分が接触端子47の真上で接続することが異な
る他は、図21(a)における第11の形態と同様であ
り、上記図2、図5、図6および図8に示す接続装置の
実施の形態と同様に構成される。上述した第1〜第12
の実施の形態は、接触端子47を、導電性材料で構成し
ている。そのため、この部分が多層フィルム(配線用フ
ィルム)44よりも硬くなるため、測定対象物の電極に
当接させた際に、接触がより良好となる。Note that the tin plating 204 may be gold plating and the gold plating 205 may be tin plating, and the materials may be replaced with each other. FIG. 21B is a diagram showing a main part of a twelfth embodiment of the connection device according to the present invention. The twelfth embodiment of the present connection device differs from the twelfth embodiment of FIG. And the configuration of the connection device shown in FIGS. 2, 5, 6 and 8 described above. The first to twelfth described above
In this embodiment, the contact terminals 47 are made of a conductive material. Therefore, since this portion is harder than the multilayer film (wiring film) 44, the contact becomes better when the portion is brought into contact with the electrode of the measurement object.
【0033】これらの接続装置における接触端子の配置
および引き出し用配線の配線パターンは、被検査対象
物、例えば、半導体集積回路の電極パターンに対応して
種々構成される。図11および図12に、それらの第1
および第2の実施例を示す。図11(a)は、本発明に
係る接続装置における接触端子の配置および引き出し用
配線の第1の実施例を示す平面図である。図11(b)
は、その配線が設けられている多層フィルムを折り曲げ
た状態を示す斜視図である。また、図12(a)は、本
発明に係る接続装置における接触端子の配置および引き
出し用配線の他の例を示す平面図である。図12(b)
は、その配線が設けられている多層フィルム44を折り
曲げた状態を示す斜視図である。なお、これらの図にお
いて、接触端子および引き出し配線は、図示および説明
の簡単のため、数を少なくし、また、密度を低くして表
示してある。実際には、さらに、多数の接触端子を設け
ることができ、また、高密度で配置できることはいうま
でもない。The arrangement of the contact terminals and the wiring patterns of the lead wires in these connection devices are variously configured in accordance with the object to be inspected, for example, the electrode pattern of the semiconductor integrated circuit. FIG. 11 and FIG.
And a second embodiment will be described. FIG. 11A is a plan view showing a first embodiment of the arrangement of the contact terminals and the lead wiring in the connection device according to the present invention. FIG. 11B
FIG. 4 is a perspective view showing a state in which the multilayer film provided with the wiring is bent. FIG. 12A is a plan view showing another example of the arrangement of the contact terminals and the lead-out wiring in the connection device according to the present invention. FIG. 12 (b)
FIG. 4 is a perspective view showing a state in which the multilayer film 44 provided with the wiring is bent. In these figures, the number of contact terminals and lead wires are reduced and the density is reduced for simplicity of illustration and description. Actually, it goes without saying that a large number of contact terminals can be further provided and the terminals can be arranged at a high density.
【0034】図11(a)、(b)、および図12
(a)、(b)に示すように、接続装置は、例えば、ポ
リイミド膜で構成される多層フィルム44上に、被検査
対象の電極3に対応する位置に配置された接触端子47
と、これらの接触端子47に一端が接続され、他端が多
層フィルム44の周縁部に設けられるビア51まで引き
回される引き出し用配線48とが設けられる。引き出し
用配線48は、種々の態様で配線できる。例えば、各配
線を一方向に引き出して配線したり、放射状に配線した
りすることができる。具体的にいえば、図12(a)お
よび(b)に示す第1の実施例は、多層フィルム44を
四角形状に形成し、四角形の各辺に設けられるビア51
まで引き出し用配線48が設けられる。また、図11
(a)および(b)に示す第2の実施例は、多層フィル
ム44を長方形状に形成し、両端部にビア51を配置し
てある。FIGS. 11A, 11B, and 12
As shown in (a) and (b), the connection device is, for example, a contact terminal 47 disposed on a multilayer film 44 made of a polyimide film at a position corresponding to the electrode 3 to be inspected.
And a lead wire 48 having one end connected to these contact terminals 47 and the other end routed to a via 51 provided in the peripheral portion of the multilayer film 44. The lead wiring 48 can be wired in various modes. For example, each wiring can be drawn out in one direction and wired, or can be wired radially. Specifically, in the first embodiment shown in FIGS. 12A and 12B, the multilayer film 44 is formed in a square shape, and the vias 51 provided on each side of the square are formed.
A lead wiring 48 is provided up to this point. FIG.
In the second embodiment shown in (a) and (b), the multilayer film 44 is formed in a rectangular shape, and the vias 51 are arranged at both ends.
【0035】次に、まずこれらの接続装置を製造するた
めの方法についてその概要を説明する。検査装置本体へ
電気信号を伝送するための接続装置における配線の引き
出し方法として、例えば、被検査対象がウエハに形成さ
れたLSI表面の電極である場合は、次のように行う。
まず、図11(a)または図12(a)に示したよう
に、該LSI形成ウエハの領域101よりもひと回り大
きなシリコンウエハなどの接触端子形成用型材102を
用いて、該LSI形成ウエハと同じ領域101に、接触
端子47を形成するための穴を、二酸化シリコンをマス
クとして、シリコンウエハを異方性エッチングにより形
成して型を製作する。そして、この型を用いて、接触端
子47を構成するための突起を設ける。さらに、接触端
子形成用型材102の表面に、ポリイミド膜および、引
き出し用配線48を形成して多層フィルム44を形成す
る。また、必要に応じて、多層フィルム44に、図11
(a)に示したように、切れ目103を入れる。そし
て、多層フィルム44を、図11(b)あるいは図12
(b)に示すように、該LSI形成ウエハの検査領域1
01に対応する、接触端子47を形成した領域を、多層
フィルム44の裏面に枠45を固着して、多角形で囲う
ように折り曲げる。さらに、図2、図5、図6および図
8に示すように、該枠付きの多層フィルム44と押さえ
部材43の間に、緩衝層46を挾みこみ、一体的に取り
付けてから接触端子形成用型材102を除去した後、上
部固定基板40および配線基板50に載置し、該配線基
板50の電極50aに、引き出し用配線48のビア51
を導電シート52あるいははんだで多層フィルム押さえ
部材53を配線基板50にねじ54で接続する。Next, an outline of a method for manufacturing these connecting devices will be described first. As a method of drawing out wiring in a connection device for transmitting an electric signal to an inspection device main body, for example, when an object to be inspected is an electrode on an LSI surface formed on a wafer, the following is performed.
First, as shown in FIG. 11 (a) or FIG. 12 (a), using a contact terminal forming mold 102 such as a silicon wafer which is slightly larger than the area 101 of the LSI forming wafer, the same as the LSI forming wafer. A hole is formed in the region 101 for forming the contact terminal 47 by using silicon dioxide as a mask and a silicon wafer is formed by anisotropic etching to produce a mold. Then, a projection for forming the contact terminal 47 is provided using this mold. Further, a multilayer film 44 is formed by forming a polyimide film and a lead wire 48 on the surface of the contact terminal forming mold 102. If necessary, a multilayer film 44 may be added to the film of FIG.
A cut 103 is made as shown in FIG. Then, the multilayer film 44 is transferred to the state shown in FIG.
As shown in (b), the inspection area 1 of the LSI forming wafer
A frame 45 is fixed to the back surface of the multilayer film 44 at the area where the contact terminal 47 is formed, and the area corresponding to 01 is bent so as to surround the polygon. Further, as shown in FIGS. 2, 5, 6, and 8, a buffer layer 46 is sandwiched between the framed multilayer film 44 and the holding member 43, and is integrally attached. After removing the mold 102, the substrate is placed on the upper fixed substrate 40 and the wiring substrate 50, and the vias 51 of the lead-out wiring 48 are provided on the electrodes 50a of the wiring substrate 50.
Is connected to the wiring substrate 50 by screws 54 using a conductive sheet 52 or a solder.
【0036】なお、上記実施例では、被検査対象がウエ
ハに形成された全部の半導体素子の電極を一括して接触
する場合を示したが、本発明は、これに限られない。例
えば、半導体素子を個別に、あるいは任意の個数の半導
体素子を同時に検査するための接続装置として、多層フ
ィルムをウエハサイズよりも小さな領域で製造してもよ
いことはいうまでもない。In the above embodiment, the case where the object to be inspected contacts the electrodes of all the semiconductor elements formed on the wafer at once has been described, but the present invention is not limited to this. For example, it goes without saying that a multilayer film may be manufactured in a region smaller than the wafer size as a connection device for testing semiconductor elements individually or simultaneously for an arbitrary number of semiconductor elements.
【0037】次に、本発明に係る接続装置の第1の実施
の形態における接触端子部分の構造およびその製造方法
について説明する。図13に示す接触端子部分は、多層
フィルム44として下層にポリイミド膜71を有し、か
つ、突起を構成するためのバンプ72と、その先端部に
被着されためっき膜73とで構成される。また、ポリイ
ミド膜71の一方の面(基板対向面)に、引き出し用配
線48、ポリイミド膜74、グランド層49およびポリ
イミド保護膜75を構成する。引き出し用配線48が、
その一端を前記バンプ72に接触させて設けられてい
る。接触端子47は、例えば、先端が角錐形状に尖った
バンプ72と該パンプ72の先端の表面に形成されため
っき膜73とによって形成される。バンプ72は、硬度
が高く、且つめっきをしやすいニッケル等で形成され
る。めっき膜73は、ニッケル膜より更に硬く、ロジウ
ムで構成される。めっき膜73として、ロジウムを用い
る理由は、ロジウム膜の硬度がニッケル膜より大きいこ
とによる。Next, the structure of the contact terminal portion and the method of manufacturing the same in the first embodiment of the connection device according to the present invention will be described. The contact terminal portion shown in FIG. 13 has a polyimide film 71 in the lower layer as a multilayer film 44, and is composed of a bump 72 for forming a projection and a plating film 73 attached to the tip thereof. . Further, on one surface of the polyimide film 71 (the surface facing the substrate), a lead wire 48, a polyimide film 74, a ground layer 49, and a polyimide protective film 75 are formed. The lead wiring 48 is
One end thereof is provided in contact with the bump 72. The contact terminal 47 is formed by, for example, a bump 72 having a pointed pyramid-shaped tip and a plating film 73 formed on the surface of the tip of the pump 72. The bump 72 is formed of nickel or the like which has high hardness and is easily plated. The plating film 73 is harder than the nickel film and is made of rhodium. The reason for using rhodium as the plating film 73 is that the hardness of the rhodium film is larger than that of the nickel film.
【0038】図13には、本発明に係る接続装置の第1
の実施の形態における接触端子部分における代表的な寸
法を示す。即ち、半導体素子における電極の狭ピッチで
ある0.2mm以下の例えば0.13mmまたは0.1
mmに対応できるように、グランド層49およびポリイ
ミド保護膜75の厚さを約5μm、ポリイミド膜74の
厚さを約50μm、ポリイミド膜71の厚さを約20μ
m、接触端子47の先端部の高さを約28μm、該先端
部の底面の幅を約40μmとする。本第1の実施の形態
では、底面の一辺が例えば10〜60μmの四角錐形状
で先端が尖った接触端子47で構成される。この四角錐
は、型材について、フォトリソグラフィによりパターニ
ングされるので、位置および大きさが高精度に決められ
る。また、異方性エッチングにより形成されるので、形
状がシャープに形成できる。特に、先端を、尖った形状
とすることができる。これらの特徴は、他の実施の形態
においても共通する。本実施の形態によれば、半導体素
子における電極のピッチが0.1mmより狭くなってい
って10〜20μm程度まで、対応させる接触端子47
を容易に形成することが可能となる。即ち、接触端子4
7の底面の1辺を5μm程度まで容易に形成することが
できる。また多層フィルムの状態において、接触端子4
7を形成した際接触端子47の高さの精度として、±2
μm以内の精度を達成でき、その結果これら多数の接触
端子47を並設した領域部44aを押さえ部材(押さえ
板)43を用いて緩衝層46を挾んで張り出して多層フ
ィルム自身の弛みをなくした際も、接触端子47の高さ
の精度としてほぼ±2μm以内の精度を得ることがで
き、低荷重(1ピン当たり3〜50mN程度)で安定し
て半導体素子に配列した電極3とプロービングをするこ
とが可能となる。FIG. 13 shows a first example of the connection device according to the present invention.
5 shows typical dimensions of a contact terminal portion in the embodiment. That is, for example, 0.13 mm or 0.1, which is 0.2 mm or less, which is a narrow pitch of electrodes in a semiconductor element.
mm, the thickness of the ground layer 49 and the polyimide protective film 75 is about 5 μm, the thickness of the polyimide film 74 is about 50 μm, and the thickness of the polyimide film 71 is about 20 μm.
m, the height of the tip of the contact terminal 47 is about 28 μm, and the width of the bottom surface of the tip is about 40 μm. In the first embodiment, the bottom surface is formed of a contact terminal 47 having a square pyramid of, for example, 10 to 60 μm and a sharp end. Since the square pyramid is patterned by photolithography, the position and size of the square pyramid are determined with high accuracy. In addition, since it is formed by anisotropic etching, the shape can be sharply formed. In particular, the tip can be pointed. These features are common in other embodiments. According to the present embodiment, the pitch of the electrodes in the semiconductor element is narrower than 0.1 mm and the contact terminals 47 corresponding to about 10 to 20 μm.
Can be easily formed. That is, the contact terminal 4
One side of the bottom surface of 7 can be easily formed to about 5 μm. In the state of a multilayer film, the contact terminals 4
7, the accuracy of the height of the contact terminal 47 is ± 2.
Accuracy within μm can be achieved, and as a result, the region 44a in which a number of the contact terminals 47 are arranged side by side with the buffer layer 46 sandwiched by the holding member (holding plate) 43 to eliminate the slack of the multilayer film itself. Also in this case, the accuracy of the height of the contact terminals 47 can be obtained within approximately ± 2 μm, and the probing with the electrodes 3 arranged on the semiconductor element can be stably performed with a low load (about 3 to 50 mN per pin). It becomes possible.
【0039】また接触端子47の先端を尖った形状とす
るのは、次の理由からである。即ち、被検査対象の電極
3がアルミニウム等の場合、表面に酸化膜が形成されて
いて、接触時の抵抗が不安定となる。このような電極3
に対して、接触時の抵抗値の変動が0.5Ω以下の安定
した抵抗値を得るためには、接触端子47の先端部が、
電極3の表面の酸化膜をつき破って、良好な接触を確保
する必要がある。そのためには、例えば、従来技術に記
載されているように、接触端子の先端が半円形の場合、
1ピン当たり300mN以上の接触圧で、各接触端子を
電極に擦りつける必要がある。一方、接触端子の先端部
が、直径10μm〜30μmの範囲の平坦部を有する形
状の場合には、1ピン当たり100mN以上の接触圧
で、各接触端子を電極に擦りつける必要がある。そのた
め、酸化膜を含めて電極材料のくずが発生することにな
り、配線間のショートおよび異物発生の原因となると共
に接触圧100mNが100mN以上と大きいことによ
り、電極またはその直下にある素子を損傷させることに
なる。The reason why the tip of the contact terminal 47 is pointed is as follows. That is, when the electrode 3 to be inspected is made of aluminum or the like, an oxide film is formed on the surface, and the resistance at the time of contact becomes unstable. Such an electrode 3
On the other hand, in order to obtain a stable resistance value in which the variation of the resistance value at the time of contact is 0.5Ω or less, the tip of the contact terminal 47 is
It is necessary to break the oxide film on the surface of the electrode 3 to ensure good contact. For this purpose, for example, as described in the prior art, when the tip of the contact terminal is semicircular,
It is necessary to rub each contact terminal against the electrode with a contact pressure of 300 mN or more per pin. On the other hand, when the tip of the contact terminal has a flat portion having a diameter in the range of 10 μm to 30 μm, it is necessary to rub each contact terminal against the electrode with a contact pressure of 100 mN or more per pin. As a result, scraps of the electrode material including the oxide film are generated, which causes a short circuit between wirings and the generation of foreign matters, and damages the electrode or an element immediately below the electrode because the contact pressure of 100 mN is as large as 100 mN or more. Will be.
【0040】一方、本発明に係る先端が尖った接触端子
47を用いた場合には、1ピン当たり3〜50mN程度
以上の接触圧があれば、電極3に擦り突けることなく、
単に押圧するだけで、0.5Ω以下の安定した接触抵抗
で、通電を行うことができる。その結果、低針圧で電極
に接触すればよいため、電極、または、その直下にある
素子に損傷を与えることが防止できる。また、全接触端
子にピン圧をかけるために必要な力を小さくすることが
できる。その結果、この接続装置を用いる試験装置にお
けるプローバ駆動装置の耐荷重を軽減し、製造コストを
低減することができる。なお、もし1ピン当たり100
mN以上の荷重をかけることができる場合には、例え
ば、底面の一辺が40μm程度の四角錐台の突起であっ
て、先端部の一辺を30μmより小さくするならば、点
のように尖っていなくともよい。ただし、上述した理由
から、可能な限り先端部の面積を5μm以下と小さくし
て尖らせることが必要となる。また、先端を尖らせた接
触端子47を用いることによって、電極3に擦り突ける
ことなく、低い押圧力(1ピン当たり3〜50mN)で
接触すれば良いため、電極材料のくずが発生することを
防止することができる。この結果、プロービング後に、
電極材料のくずを取り除くための洗浄工程が不要とな
り、製造コストを低減することができる。On the other hand, when the contact terminal 47 having a sharp tip according to the present invention is used, if there is a contact pressure of about 3 to 50 mN or more per pin, the contact terminal 47 does not rub against the electrode 3.
By simply pressing, current can be supplied with a stable contact resistance of 0.5Ω or less. As a result, it is sufficient to contact the electrode with a low stylus pressure, so that damage to the electrode or an element immediately below the electrode can be prevented. Also, the force required to apply pin pressure to all contact terminals can be reduced. As a result, the withstand load of the prober driving device in the test device using this connection device can be reduced, and the manufacturing cost can be reduced. In addition, if 100 per pin
When a load of mN or more can be applied, for example, if one side of the bottom is a projection of a truncated pyramid of about 40 μm, and one side of the tip is smaller than 30 μm, it is not sharp as a point. May be. However, for the above-described reason, it is necessary to sharpen the tip area as small as possible to 5 μm or less. Also, by using the contact terminal 47 having a sharpened tip, it is sufficient to contact the electrode 3 with a low pressing force (3 to 50 mN per pin) without rubbing against the electrode 3, thereby generating scrap of electrode material. Can be prevented. As a result, after probing,
A cleaning step for removing scraps of the electrode material becomes unnecessary, and the manufacturing cost can be reduced.
【0041】次に、図2、図5、図6および図8に示す
接続装置(プロービング装置)を形成するための製造プ
ロセスについて、図14および図15を参照して説明す
る。図14および図15は、図2に示す接続装置を形成
するための製造プロセスのうち、特に、型材であるシリ
コンウエハ80に異方性エッチングで形成した四角錐の
穴を用いて、四角錐の接触端子先端部を形成した薄膜の
押圧状態を、センターピボット31を介して、緩衝層3
6とスプリングプローブ32により自在に調整可能な接
続装置を組み上げるための製造プロセスを工程順に示し
たものである。Next, a manufacturing process for forming the connection device (probing device) shown in FIGS. 2, 5, 6 and 8 will be described with reference to FIGS. FIGS. 14 and 15 illustrate a manufacturing process for forming the connection device shown in FIG. 2, in particular, using a square pyramid hole formed by anisotropic etching in a silicon wafer 80 as a mold material. The pressed state of the thin film on which the contact terminal tip is formed is transferred to the buffer layer 3 via the center pivot 31.
6 shows a manufacturing process for assembling a connection device that can be freely adjusted by using a spring probe 32 and a spring probe 32 in the order of steps.
【0042】まず図14(a)に示す工程が実行され
る。この工程は、厚さ0.2〜0.6mmのシリコンウ
エハ80の(100)面の両面に熱酸化により二酸化シ
リコン膜81を0.5μm程度形成し、次にホトレジス
トマスクにより二酸化シリコン膜81をエッチングし、
次に該二酸化シリコン膜81をマスクとして、シリコン
ウエハ80を異方性エッチングして、(111)面に囲
まれた四角錐のエッチング穴80aを形成するものであ
る。即ち、二酸化シリコン膜81をマスクとして、異方
性エッチングにより(111)面に囲まれた四角錐のエ
ッチング穴80aが形成されることになる。First, the step shown in FIG. 14A is performed. In this step, a silicon dioxide film 81 of about 0.5 μm is formed on both sides of a (100) plane of a silicon wafer 80 having a thickness of 0.2 to 0.6 mm by thermal oxidation, and then the silicon dioxide film 81 is formed using a photoresist mask. Etching,
Next, using the silicon dioxide film 81 as a mask, the silicon wafer 80 is anisotropically etched to form a square pyramid-shaped etching hole 80a surrounded by the (111) plane. That is, a square pyramid-shaped etching hole 80a surrounded by the (111) plane is formed by anisotropic etching using the silicon dioxide film 81 as a mask.
【0043】次に、図14(b)に示す工程が実行され
る。この工程は、異方性エッチングしたシリコンウエハ
80の(111)面を、ウェット酸素中での熱酸化によ
り、二酸化シリコン膜82を、0.5μm程度形成し、
次にその表面に導電性被覆83を形成し、次に上記導電
性被覆83の表面に、多層フィルムとなるポリイミド膜
84(71)を膜状に形成し、ついで、接触端子47を
形成すべき位置にあるポリイミド膜84(71)を、上
記導電性被覆83の表面に至るまで除去した後、該ポリ
イミド膜84の開口部に露出した導電性被覆83に、該
導電性被覆83を電極として、ニッケルのような硬度の
高い材料を主成分として電気めっきして、接触端子とす
るバンプ85(72)を形成するものである。電気めっ
きして接触端子47とするバンプ85(72)を形成で
きる材料としては、ニッケル以外にCuがあるが、硬度
がやわらかく単独では使用不可能である。次に、図14
(c)に示す工程が実行される。この工程は、上記ポリ
イミド膜84およびバンプ85(72)の表面に、銅
を、スパッタリング法あるいは蒸着法により成膜するこ
とにより、厚さ1μm程度の導電膜を形成して、その表
面に配線形成用のホトレジストマスクにより、引き出し
用配線48を形成し、次に上記ポリイミド膜84の表面
に、更に中間ポリイミド膜86(74)を形成し、次に
その表面にグランド層49を形成し、更にその表面に保
護用のポリイミド膜87(75)を形成するものであ
る。Next, the step shown in FIG. 14B is performed. In this step, a (111) plane of the anisotropically etched silicon wafer 80 is thermally oxidized in wet oxygen to form a silicon dioxide film 82 of about 0.5 μm.
Next, a conductive coating 83 is formed on the surface, and then a polyimide film 84 (71) serving as a multilayer film is formed on the surface of the conductive coating 83 in a film shape, and then the contact terminals 47 should be formed. After the polyimide film 84 (71) at the position is removed up to the surface of the conductive coating 83, the conductive coating 83 exposed at the opening of the polyimide film 84 is used as an electrode by using the conductive coating 83 as an electrode. A bump 85 (72) serving as a contact terminal is formed by electroplating a material having high hardness such as nickel as a main component. As a material that can form the bump 85 (72) as the contact terminal 47 by electroplating, there is Cu other than nickel, but the hardness is soft and cannot be used alone. Next, FIG.
The step shown in (c) is performed. In this step, a copper conductive film having a thickness of about 1 μm is formed on the surfaces of the polyimide film 84 and the bumps 85 (72) by sputtering or vapor deposition, and wiring is formed on the surface. A lead wiring 48 is formed by a photoresist mask for use, an intermediate polyimide film 86 (74) is further formed on the surface of the polyimide film 84, and a ground layer 49 is formed on the surface. A protective polyimide film 87 (75) is formed on the surface.
【0044】次に、図14(d)に示す工程が実行され
る。この工程は、上記保護用のポリイミド膜87(7
5)の表面に、枠45を位置合わせして接着固定し、次
にシリコーン系のコーティング材を緩衝層46として枠
45の中に供給するものである。本実施例では、例え
ば、厚さが0.5〜3mmで、硬さ(JISA)が15
〜70程度のシリコンコーティング材をエラストマとし
て用いている。しかし、エラストマは、これに限定され
ない。また、エラストマは、シ−ト状のエラストマを使
用してもよいし、エラストマ自体を使用しなくてもよ
い。緩衝層46の役目としては、多数の接触端子47の
先端が半導体ウエハ1に配列された電極3に接触する際
の全体としての衝撃を緩和すると共に、個々の接触端子
47の先端の高さの±2μm程度以下のバラツキを局部
的な変形によって吸収して半導体ウエハ1上に配列され
た各被接触材(電極)3の高さの±0.5μm程度のバ
ラツキに倣って均一な食い込みによる接触を行わせるた
めである。特に本発明に係る実施の形態では、1ピン当
たり低荷重であるため、全体としての衝撃の緩和の役目
は小さい。従って、接触端子47の先端の高さのバラツ
キが±0.5μm程度以下に形成できれば、緩衝層46
は必ずしも必要としない。接触端子47の先端の高さの
バラツキを±0.5μm程度以下にする方法としては、
例えば、平坦度が確保された例えばシリコン基板に多層
フィルム44に形成された接触端子の群を一括して均一
に押しつけることによって得ることができる。Next, the step shown in FIG. 14D is performed. In this step, the protective polyimide film 87 (7
The frame 45 is aligned and fixed on the surface of 5), and then a silicone-based coating material is supplied as a buffer layer 46 into the frame 45. In the present embodiment, for example, the thickness is 0.5 to 3 mm and the hardness (JISA) is 15
About 70 silicon coating materials are used as the elastomer. However, the elastomer is not limited to this. Further, as the elastomer, a sheet-like elastomer may be used, or the elastomer itself may not be used. The function of the buffer layer 46 is to alleviate the impact as a whole when the tips of the numerous contact terminals 47 contact the electrodes 3 arranged on the semiconductor wafer 1 and to reduce the height of the tips of the individual contact terminals 47. The variation of about ± 2 μm or less is absorbed by local deformation, and the contact by uniform biting follows the variation of about ± 0.5 μm of the height of each contacted material (electrode) 3 arranged on the semiconductor wafer 1. Is performed. In particular, in the embodiment according to the present invention, since the load per pin is low, the role of alleviating impact as a whole is small. Therefore, if the variation in the height of the tip of the contact terminal 47 can be formed to about ± 0.5 μm or less, the buffer layer 46
Is not necessarily required. As a method of reducing the variation in the height of the tip of the contact terminal 47 to about ± 0.5 μm or less,
For example, it can be obtained by uniformly and uniformly pressing a group of contact terminals formed on the multilayer film 44 on, for example, a silicon substrate having a sufficient flatness.
【0045】次に、図14(e)に示す工程が実行され
る。この工程は、上記枠45に押さえ部材43をねじ5
6によりねじ止めするものである。次に、図15(a)
に示す工程が実行される。この工程は、型材であるシリ
コンウエハ80をエッチングするためのステンレス製の
固定治具88に、前記押さえ部材43を枠45にねじ止
めした多層フィルム44を形成したシリコンウエハ80
を、Oリング89を介してステンレス製のふた90との
間に装着するものである。次に、図15(b)に示す工
程が実行される。この工程は、シリコンウエハ80およ
び導電性被覆83をエッチング除去するものである。Next, the step shown in FIG. 14E is performed. In this step, the holding member 43 is screwed to the frame 45 by the screw 5.
The screw 6 is used. Next, FIG.
Are performed. In this step, a silicon wafer 80 having a multilayer film 44 formed by screwing the pressing member 43 to a frame 45 is formed on a stainless steel fixing jig 88 for etching the silicon wafer 80 as a mold material.
Is mounted between a stainless steel lid 90 via an O-ring 89. Next, the step shown in FIG. 15B is performed. In this step, the silicon wafer 80 and the conductive coating 83 are removed by etching.
【0046】次に、図15(c)に示す工程が実行され
る。この工程は、上記ふた90、Oリング89および固
定治具88から、押さえ部材43を枠45にねじ止めし
た多層フィルムを取り外し、次にロジウムめっき91
(73)を施し、多層フィルムの保護用のポリイミド膜
87(75)の周辺に多層フィルム押さえ部材53を位
置合わせして接着するものである。接触端子47を構成
するニッケル等で形成されたバンプ85(72)の表面
にロジウムめっき91(73)を施す理由は、電極3の
材料であるはんだやAl等が付きにくく、バンプ85
(72)の材料(ニッケル)より硬度が高く、酸化され
にくく接触抵抗が安定で、めっきがしやすいためであ
る。次に、図15(d)に示す工程が実行される。この
工程は、多層フィルムを設計外形に切り取り、次に枠4
5と押さえ部材(押さえ板)43との間隔をねじ57に
より調整し、ねじ56によるねじ締めによりねじ57の
先端が枠45の上面に当接するように押さえ部材43を
枠45に対して進めて緩衝層46を介して多層フィルム
44における接触端子47を並設した領域部44aを押
さえ部材43で押すことにより、多層フィルムを適度に
張って多層フィルム自身の弛みをなくして多数の接触端
子に亘る該接触端子の先端の平坦度を±2μm程度以下
の高精度を確保するものである。Next, the step shown in FIG. 15C is performed. In this step, the multilayer film in which the holding member 43 is screwed to the frame 45 is removed from the lid 90, the O-ring 89, and the fixing jig 88, and then the rhodium plating 91 is formed.
(73) is performed, and the multilayer film pressing member 53 is positioned and bonded around the polyimide film 87 (75) for protection of the multilayer film. The reason for applying the rhodium plating 91 (73) to the surface of the bump 85 (72) formed of nickel or the like that constitutes the contact terminal 47 is that the material of the electrode 3 such as solder or Al is difficult to be attached,
This is because the hardness is higher than the material (nickel) of (72), the oxidation resistance is low, the contact resistance is stable, and the plating is easy. Next, the step shown in FIG. 15D is performed. This process involves cutting the multilayer film into the design profile,
The distance between the holding member 5 and the holding member (holding plate) 43 is adjusted by the screw 57, and the holding member 43 is advanced with respect to the frame 45 by screwing with the screw 56 so that the tip of the screw 57 contacts the upper surface of the frame 45. By pressing the region portion 44a of the multilayer film 44 in which the contact terminals 47 are juxtaposed via the buffer layer 46 with the pressing member 43, the multilayer film is stretched moderately to eliminate slack of the multilayer film itself and extend over a large number of contact terminals. The flatness of the tip of the contact terminal is assured with high accuracy of about ± 2 μm or less.
【0047】次に、組み付け工程が実行されて薄膜プロ
ーブカードからなる接続装置(プロービング装置)が完
成する。即ち、図2に示したように、配線基板50に多
層フィルム44を取り付ける。次にセンターピボット4
1の下部球面41aをテーパ(傾き)43cに係るよう
にした状態でテーパ(傾き)43cを押さえ部材43の
上面に取り付ける。次にスプリングプローブ42が取り
付けられた支持部材(上部固定板)40にセンターピボ
ット41を取り付けると共に支持部材40の周辺部に多
層フィルム44を取り付けた配線基板50を取り付けて
薄膜プローブカードを構成する。なお、図5に示す接続
装置(プロービング装置)を組み立てる場合は、まず、
センターピボット41を押さえ部材43に取り付けた
後、配線基板50に多層フィルム44を取り付ければよ
い。Next, an assembling process is performed to complete a connection device (probing device) including a thin-film probe card. That is, the multilayer film 44 is attached to the wiring board 50 as shown in FIG. Next, center pivot 4
The taper (tilt) 43c is attached to the upper surface of the holding member 43 in a state where the lower spherical surface 41a of the first member 41 is tapered (tilted) 43c. Next, the center pivot 41 is attached to the support member (upper fixing plate) 40 to which the spring probe 42 is attached, and the wiring board 50 on which the multilayer film 44 is attached is attached to the periphery of the support member 40 to form a thin film probe card. When assembling the connection device (probing device) shown in FIG. 5, first,
After attaching the center pivot 41 to the holding member 43, the multilayer film 44 may be attached to the wiring board 50.
【0048】図6あるいは図8の薄膜プローブカードを
製造する場合は、センターピボット41に代えて、ノッ
クピン55を押さえ部材43に取り付ける以外は、図1
4および図15に示す工程と同様な工程で薄膜プローブ
カードを製造すればよい。なお、図15(a)(b)に
示すシリコンウエハ80のエッチング除去は、図14
(c)に示す枠45を接着固定する前の段階で実施して
もよいし、あるいは、図14(d)に示す押さえ部材4
3を取り付ける前の段階(図14(c)に示す枠45の
みを接着固定した段階)で実施してもよい。なお、緩衝
層46がなくても、接触端子47の先端高さの平坦性が
確保できる場合には、該緩衝層46を省略し、枠45お
よび押さえ部材43を一体化した押さえ板210を用い
ることができる。When manufacturing the thin film probe card of FIG. 6 or FIG. 8, except that the knock pin 55 is attached to the holding member 43 instead of the center pivot 41,
4 and a process similar to that shown in FIG. Note that the etching removal of the silicon wafer 80 shown in FIGS.
This may be performed at a stage before the frame 45 shown in FIG. 14 (c) is bonded and fixed, or the pressing member 4 shown in FIG.
3 may be carried out at a stage before attachment (at a stage where only the frame 45 shown in FIG. 14 (c) is bonded and fixed). If the flatness of the height of the tip of the contact terminal 47 can be ensured without the buffer layer 46, the buffer layer 46 is omitted, and a pressing plate 210 in which the frame 45 and the pressing member 43 are integrated is used. be able to.
【0049】図22には、緩衝層46を省略し、上記押
さえ板210を用いた製造プロセスの一実施例を示し
た。上記押さえ板210を用いた製造プロセスは、図1
4(c)に示した製造プロセスを実施した後、図22
(a)に示す工程が実施される。この工程は、上記保護
用のポリイミド膜87(75)の表面に、押さえ板21
0および周辺に多層フィルム押さえ部材53を位置合わ
せして接着固定するものである。次に、図22(b)に
示す工程が実行される。この工程は、型材であるシリコ
ンウエハ80をエッチングするためのステンレス製の固
定治具88に、前記押さえ板210を固着した多層フィ
ルム44を形成したシリコンウエハ80を、Oリング8
9を介してステンレス製のふた90との間に装着するも
のである。次に、図22(c)に示す工程が実行され
る。この工程は、シリコンウエハ80および導電性被覆
83をエッチング除去するものである。FIG. 22 shows an embodiment of a manufacturing process in which the buffer layer 46 is omitted and the holding plate 210 is used. The manufacturing process using the holding plate 210 is shown in FIG.
After performing the manufacturing process shown in FIG.
The step shown in FIG. In this step, the pressing plate 21 is formed on the surface of the protective polyimide film 87 (75).
The multi-layer film pressing member 53 is positioned at 0 and the periphery thereof, and is adhesively fixed. Next, the step shown in FIG. In this step, the silicon wafer 80 on which the multilayer film 44 to which the holding plate 210 is fixed is formed on the stainless steel fixing jig 88 for etching the silicon wafer 80 as the mold material, and the O-ring 8
9 and a stainless steel lid 90. Next, the step shown in FIG. In this step, the silicon wafer 80 and the conductive coating 83 are removed by etching.
【0050】次に、図22(d)に示す工程が実行され
る。この工程は、上記ふた90、Oリング89および固
定治具88から、押さえ板210および多層フィルム押
さえ部材53を固着した多層フィルムを取り外し、次に
ロジウムめっき91を施し、多層フィルムを設計外形に
切り取るものである。次に、図15と同様に、組み付け
工程が実行されて薄膜プローブカードからなる接続装置
(プロービング装置)が完成する。次に、図9に示す接
続装置(プロービング装置)を形成するための製造プロ
セスについて、図16を参照して説明する。なお、図1
4および図15に示すプロセスと同じ工程については、
説明を省略する。図16(a)に示す如く、前記図14
(b)に示す異方性エッチングしたシリコンウエハ80
の表面の二酸化シリコン膜82に導電性被覆83を形成
し、次に該導電性被覆83の表面の開口部を設けたポリ
イミド膜84(61)に電気めっきして接触端子用のバ
ンプ85を形成した工程の後、上記ポリイミド膜84
(61)およびバンプ85の表面に、銅を、スパッタリ
ング法あるいは蒸着法により成膜することにより、厚さ
1μm程度の導電膜を形成して、その表面に電極形成用
のホトレジストマスクにより、電極62を形成する。Next, the step shown in FIG. 22D is performed. In this step, the multilayer film to which the holding plate 210 and the multilayer film holding member 53 are fixed is removed from the lid 90, the O-ring 89, and the fixing jig 88, and then the rhodium plating 91 is applied to cut the multilayer film into a designed outer shape. Things. Next, as in the case of FIG. 15, the assembling process is performed to complete the connection device (probing device) including the thin-film probe card. Next, a manufacturing process for forming the connection device (probing device) shown in FIG. 9 will be described with reference to FIG. FIG.
4 and the same steps as those shown in FIG.
Description is omitted. As shown in FIG.
Anisotropically etched silicon wafer 80 shown in (b)
A conductive coating 83 is formed on the silicon dioxide film 82 on the surface of the conductive coating 83, and then a bump 85 for contact terminals is formed by electroplating the polyimide film 84 (61) provided with an opening on the surface of the conductive coating 83. After the above steps, the polyimide film 84
(61) Copper is formed on the surface of the bump 85 by sputtering or vapor deposition to form a conductive film having a thickness of about 1 μm, and the electrode 62 is formed on the surface thereof by a photoresist mask for forming an electrode. To form
【0051】次に、図16(b)に示す如く、あらかじ
め引き出し用配線48を形成し設計外形にした多層フィ
ルム44のビア69に、電極62を異方性導電性シート
70を介して接続する。多層フィルム44として、例え
ば、ポリイミド膜65、引き出し用配線48、中間ポリ
イミド膜66、グランド層49およびポリイミド保護膜
68からなる配線用フィルムをあらかじめ形成すればよ
い。なお、前記ビア69と電極62を接続するには、例
えば、異方性導電性シート70としてアニソルム(日立
化成製)を用いるか、あるいは、はんだを介して接続す
ればよい。Next, as shown in FIG. 16B, the electrodes 62 are connected via the anisotropic conductive sheet 70 to the vias 69 of the multi-layer film 44, which are formed with the lead-out wirings 48 in advance and have the designed outer shape. . As the multilayer film 44, for example, a wiring film including a polyimide film 65, a lead wiring 48, an intermediate polyimide film 66, a ground layer 49, and a polyimide protective film 68 may be formed in advance. In order to connect the via 69 and the electrode 62, for example, anisorm (manufactured by Hitachi Chemical Co., Ltd.) may be used as the anisotropic conductive sheet 70, or may be connected via solder.
【0052】次に、図16(c)に示す如く、シリコン
ウエハ80を除去することにより接続端子47を形成し
た多層フィルム44が得られる。なお、接触端子47を
形成したシリコンウエハ80の除去方法としては、シリ
コンおよび二酸化シリコンをエッチング除去する方法
と、導電性被覆83としてクロムを用いて、クロムを選
択的にエッチング除去することにより、接触端子の型材
であるシリコンウエハの表面を酸化して二酸化シリコン
膜82を形成したシリコンウエハ80から直接に接触端
子を形成したポリイミド膜84を剥離する方法とがあ
り、どちらの方法でも良い。なお、クロムを選択的にエ
ッチング除去する場合には、例えば、塩化アルミニウム
6結晶水と塩酸と水の混合液で、50℃で4時間程度の
エッチングを実施すればよい。Next, as shown in FIG. 16C, by removing the silicon wafer 80, the multilayer film 44 having the connection terminals 47 formed thereon is obtained. The method of removing the silicon wafer 80 on which the contact terminals 47 are formed includes a method of etching and removing silicon and silicon dioxide, and a method of selectively etching and removing chromium using chromium as the conductive coating 83. There is a method in which the surface of a silicon wafer as a terminal material is oxidized and the polyimide film 84 in which the contact terminals are formed is directly peeled off from the silicon wafer 80 in which the silicon dioxide film 82 is formed. When chromium is selectively removed by etching, for example, etching may be performed at 50 ° C. for about 4 hours using a mixed solution of aluminum chloride hexacrystal water, hydrochloric acid, and water.
【0053】また、接触端子47を形成したシリコンウ
エハ80の除去方法としては、導電性被覆83として、
金、ロジウム等の貴金属膜を用いて、二酸化シリコン膜
の表面に形成して、導電性被覆83との界面を機械的に
剥離する方法を用いてもよい。The method for removing the silicon wafer 80 on which the contact terminals 47 are formed is as follows.
A method in which a noble metal film such as gold or rhodium is formed on the surface of the silicon dioxide film and the interface with the conductive coating 83 is mechanically peeled off may be used.
【0054】次に、図16(d)に示す如く、上記保護
用のポリイミド膜68の表面に、枠45および押さえ部
材53を位置合わせして接着固定し、接触端子47にロ
ジウムめっき91を施す。次に、図16(e)に示す如
く、シリコーン系のコーティング材を緩衝層46として
枠45の中に供給し、枠45に押さえ部材43をねじ止
めし、枠45と押さえ部材43との間隔を狭くして、多
層フィルム44における接触端子47を並設した領域部
44aを、押さえ部材43で緩衝層46を介して押し出
すことにより、適度に張ることによって多層フィルム自
身の弛みをなくして多数の接触端子に亘る該接触端子の
先端の平坦度を±2μm程度以下の高精度を確保するこ
とができる。なお、緩衝層46は、シ−ト状のエラスト
マであってもよいし、使用しなくてもよい。Next, as shown in FIG. 16D, the frame 45 and the pressing member 53 are aligned and fixed on the surface of the protective polyimide film 68, and the contact terminal 47 is subjected to rhodium plating 91. . Next, as shown in FIG. 16 (e), a silicone-based coating material is supplied as a buffer layer 46 into the frame 45, the holding member 43 is screwed to the frame 45, and the distance between the frame 45 and the holding member 43 is increased. The area 44a where the contact terminals 47 of the multilayer film 44 are juxtaposed is extruded through the buffer layer 46 by the holding member 43, so that the multilayer film 44 is appropriately stretched to eliminate the slack of the multilayer film itself and to provide a large number of pieces. It is possible to secure a high degree of flatness of about ± 2 μm or less in the flatness of the tip of the contact terminal over the contact terminal. The buffer layer 46 may be a sheet-like elastomer or may not be used.
【0055】次に、図2に示したように、配線基板50
に多層フィルム44を取り付け、センターピボット41
を押さえ部材43に取り付けて、薄膜プローブカードを
完成させる。なお、図5に示す接続装置(プロービング
装置)を組み立てる場合は、まず、センターピボット4
1を押さえ部材43に取り付けた後、配線基板50に多
層フィルム44を取り付ければよい。なお、図16に示
す製法では、多層フィルム44のビア69と、接触端子
用バンプ85上に形成した電極62との導通をとるため
に異方性導電性シート70を使用したが、はんだあるい
はSn−AgあるいはSn−Au等の金属接合により導
通を確保してもよいことはいうまでもない。Next, as shown in FIG.
The multilayer film 44 is attached to the center pivot 41
Is attached to the holding member 43 to complete the thin film probe card. When assembling the connection device (probing device) shown in FIG.
After attaching 1 to the holding member 43, the multilayer film 44 may be attached to the wiring board 50. In the manufacturing method shown in FIG. 16, the anisotropic conductive sheet 70 is used to conduct the vias 69 of the multilayer film 44 and the electrodes 62 formed on the contact terminal bumps 85, but the solder or Sn Needless to say, conduction may be secured by a metal junction such as -Ag or Sn-Au.
【0056】次に、図10に示す接続装置(プロービン
グ装置)を形成するための製造プロセスについて、図1
7を参照して説明する。なお、図14および図15に示
すプロセスと同じ工程については、説明を省略する。ま
ず、図17(a)に示す如く、前記図14(b)に示す
異方性エッチングしたシリコンウエハ80の表面の二酸
化シリコン膜82に導電性被覆83を形成し、該導電性
被覆83の表面の開口部を設けたポリイミド膜84に電
気めっきして接触端子用のバンプ85する。次に、図1
7(b)に示す如く、前記のポリイミド膜84をエッチ
ング除去する。Next, a manufacturing process for forming the connection device (probing device) shown in FIG. 10 will be described with reference to FIG.
This will be described with reference to FIG. The description of the same steps as the processes shown in FIGS. 14 and 15 will be omitted. First, as shown in FIG. 17A, a conductive coating 83 is formed on the silicon dioxide film 82 on the surface of the anisotropically etched silicon wafer 80 shown in FIG. 14B, and the surface of the conductive coating 83 is formed. The polyimide film 84 having the openings is electroplated to form bumps 85 for contact terminals. Next, FIG.
As shown in FIG. 7B, the polyimide film 84 is removed by etching.
【0057】次に、図17(c)に示す如く、あらかじ
め引き出し用配線48を形成し、設計外形にした配線用
フィルム48のビア69に、接触端子用のバンプ85を
異方性導電性シート70を介して接続する。次に、図1
7(d)に示す如く、シリコンウエハ80を除去するこ
とにより、配線用フィルム64に接触端子47を形成し
た多層フィルム44を形成する。次に、図17(e)に
示す如く、前記図16(e)を用いて説明したプロセス
と同様な工程で、前記図16(e)に示すのと同様な構
造体を形成する。Next, as shown in FIG. 17C, lead wires 48 are formed in advance, and bumps 85 for contact terminals are formed in the vias 69 of the wiring film 48 having the designed outer shape. Connect via. Next, FIG.
As shown in FIG. 7D, by removing the silicon wafer 80, the multilayer film 44 in which the contact terminals 47 are formed on the wiring film 64 is formed. Next, as shown in FIG. 17E, a structure similar to that shown in FIG. 16E is formed by steps similar to those described with reference to FIG. 16E.
【0058】その後のプロセスは、前記図16に示した
プロセスと同様な工程であるので、説明を省略する。な
お、図17に示す製法では、多層フィルム44のビア6
9と、接触端子用のバンプ85との導通をとるために異
方性導電性シート70を使用したが、はんだあるいはS
n−AgあるいはSn−Au等の金属接合により導通を
確保してもよいことはいうまでもない。次に、図19に
示す接続装置(プロービング装置)を形成するための製
造プロセスについて、図23を参照して説明する。な
お、図14および図15に示すプロセスと同じ工程につ
いては、説明を省略する。The subsequent process is the same as the process shown in FIG. 16, and the description is omitted. In the manufacturing method shown in FIG.
9 and the anisotropic conductive sheet 70 were used to establish electrical continuity between the bumps 85 for the contact terminals.
Needless to say, conduction may be ensured by a metal junction such as n-Ag or Sn-Au. Next, a manufacturing process for forming the connection device (probing device) shown in FIG. 19 will be described with reference to FIG. The description of the same steps as the processes shown in FIGS. 14 and 15 will be omitted.
【0059】まず、図23(a)に示す如く、前記図1
4(b)に示す異方性エッチングしたシリコンウエハ8
0の表面の二酸化シリコン膜82に導電性被覆83を形
成し、該導電性被覆83の表面の開口部を設けたポリイ
ミド膜84に電気めっきして接触端子用のバンプ85と
一体となった電極200を形成し、前記電極200に金
めっき211を形成する。次に、図23(b)に示す如
く、前記のポリイミド膜84をエッチング除去する。次
に、図23(c)に示す如く、あらかじめ引き出し用配
線48を形成し、設計外形にした多層フィルム44のビ
ア69に、接触端子用の電極200をはんだ201を介
して接続し、前記の多層フィルム44に枠45を接着固
定し、次に、シリコーン系のコーティング材を緩衝層4
6として枠45の中に供給する。First, as shown in FIG.
Anisotropically etched silicon wafer 8 shown in FIG.
The conductive coating 83 is formed on the silicon dioxide film 82 on the surface of the conductive coating 83, and the polyimide film 84 provided with the opening on the surface of the conductive coating 83 is electroplated to be integrated with the bump 85 for the contact terminal. Then, a gold plating 211 is formed on the electrode 200. Next, as shown in FIG. 23B, the polyimide film 84 is removed by etching. Next, as shown in FIG. 23C, a lead wire 48 is formed in advance, and an electrode 200 for a contact terminal is connected to a via 69 of the multilayer film 44 having a designed outer shape via a solder 201. A frame 45 is bonded and fixed to the multilayer film 44, and then a silicone-based coating material is
6 and supplied into the frame 45.
【0060】その後のプロセスは、前記図14に示した
プロセスと同様な工程で、図23(d)に示す工程が実
行される。この工程は、上記枠45に押さえ部材43を
ねじ56によりねじ止めし、ステンレス製の固定治具8
8に、前記押さえ部材43を枠45にねじ止めした多層
フィルム44を形成したシリコンウエハ80を、Oリン
グ89を介してステンレス製のふた90との間に装着
し、シリコンウエハ80および導電性被覆83をエッチ
ング除去するものである。The subsequent process is the same as the process shown in FIG. 14, and the process shown in FIG. In this step, the holding member 43 is screwed to the frame 45 with screws 56, and the stainless fixing jig 8
8, a silicon wafer 80 formed with a multilayer film 44 in which the holding member 43 is screwed to the frame 45 is mounted between a stainless steel lid 90 via an O-ring 89, and the silicon wafer 80 and the conductive coating 83 is removed by etching.
【0061】次に、図23(e)に示す工程が実行され
る。この工程は、上記ふた90、Oリング89および固
定治具88から、押さえ部材43を枠45にねじ止めし
た多層フィルムを取り外し、次にロジウムめっき91を
施し、多層フィルムの保護用のポリイミド膜87の周辺
に多層フィルム押さえ部材53を位置合わせして接着
し、次に、多層フィルムを設計外形に切り取り、次に枠
45と押さえ部材(押さえ板)43との間隔をねじ57
により調整し、ねじ56によるねじ締めによりねじ57
の先端が枠45の上面に当接するように押さえ部材43
を枠45に対して進めて緩衝層46を介して多層フィル
ム44における接触端子47を並設した領域部44aを
押さえ部材43で押すことにより、多層フィルムを適度
に張って多層フィルム自身の弛みをなくして多数の接触
端子に亘る該接触端子の先端の平坦度を確保するもので
ある。次に、組み付け工程が実行されて薄膜プローブカ
ードからなる接続装置(プロービング装置)が完成す
る。なお、図23に示す製法では、多層フィルム44の
ビア69と、接触端子用の電極200との導通をとるた
めにはんだ201を使用したが、図20(a)、図20
(b)のはんだビア電極203あるいは、図21
(a)、図21(b)のSn−Au等の金属接合により
導通を確保してもよいことはいうまでもない。Next, the step shown in FIG. In this step, the multilayer film in which the holding member 43 is screwed to the frame 45 is removed from the lid 90, the O-ring 89, and the fixing jig 88, and then a rhodium plating 91 is applied to the polyimide film 87 for protecting the multilayer film. , A multilayer film pressing member 53 is aligned and adhered to the periphery of the sheet, and then the multilayer film is cut into a designed outer shape. Next, the distance between the frame 45 and the pressing member (pressing plate) 43 is adjusted by screws 57.
And the screw 57 is tightened by the screw 56.
Holding member 43 so that the tip of
To the frame 45 and press the region 44a where the contact terminals 47 of the multilayer film 44 are juxtaposed via the buffer layer 46 with the pressing member 43, so that the multilayer film is appropriately stretched to loosen the multilayer film itself. It is intended to ensure the flatness of the tip of the contact terminal over many contact terminals. Next, an assembling process is performed to complete a connection device (probing device) including the thin film probe card. In the manufacturing method shown in FIG. 23, the solder 201 is used to establish conduction between the via 69 of the multilayer film 44 and the electrode 200 for the contact terminal.
The solder via electrode 203 shown in FIG.
(A) It goes without saying that conduction may be ensured by a metal junction such as Sn-Au in FIG. 21 (b).
【0062】なお、図23は、シリコンウエハ80をエ
ッチングにより除去する製造プロセスを示したが、前述
のように、図23(c)の接触端子用の電極200に多
層フィルム44をはんだあるいは錫金合金等で接続した
後、導電性被覆83としてクロムを用いて、クロムを選
択的にエッチング除去することにより、接触端子の型材
であるシリコンウエハの表面を酸化して二酸化シリコン
膜82を形成したシリコンウエハ80から直接に接触端
子47を剥離してもよいことはいうまでもない。FIG. 23 shows a manufacturing process for removing the silicon wafer 80 by etching. As described above, the multilayer film 44 is soldered or tin-gold alloy on the contact terminal electrode 200 shown in FIG. And then selectively etch away the chromium using chromium as the conductive coating 83 to oxidize the surface of the silicon wafer, which is the mold for the contact terminals, to form a silicon dioxide film 82. Needless to say, the contact terminal 47 may be peeled directly from the contact terminal 80.
【0063】次に、以上説明した本発明に係る接続装置
(プロービング装置)を用いて被検査対象である半導体
素子(チップ)に対する電気的特性検査について図18
を用いて説明する。図18は、本発明に係る検査装置の
全体構成を示す図である。検査装置は、半導体装置の製
造におけるウエハプローバとして構成されている。この
検査装置は、被検査対象である半導体ウエハ1を支持す
る試料支持系160と、被検査対象1の電極3に接触し
て電気信号の授受を行なうプローブ系120と、試料支
持系160の動作を制御する駆動制御系150と、被検
査対象1の温度制御を行なう温度制御系140と、半導
体素子(チップ)2の電気的特性の検査を行なうテスタ
170とで構成される。この半導体ウエハ1は、多数の
半導体素子(チップ)2が配列され、各半導体素子2の
表面には、半導体素子の高集積化に伴って外部接続電極
としての複数の電極3が高密度で、且つ狭ピッチで配列
されている。試料支持系160は、半導体ウエハ1を着
脱自在に載置してほぼ水平に設けられた試料台162
と、この試料台162を支持するように垂直に配置され
る昇降軸164と、この昇降軸164を昇降駆動する昇
降駆動部165と、この昇降駆動部165を支持するX
−Yステージ167とで構成される。X−Yステージ1
67は、筐体166の上に固定される。昇降駆動部16
5は、例えば、ステッピングモータなどから構成され
る。試料台162の水平および垂直方向における位置決
め動作は、X−Yステージ167の水平面内における移
動動作と、昇降駆動部165による上下動などとを組み
合わせることにより行われる。また、試料台162に
は、図示しない回動機構が設けられており、水平面内に
おける試料台162の回動変位が可能にされている。Next, an electrical characteristic test for a semiconductor element (chip) to be inspected by using the above-described connection device (probing device) according to the present invention will be described with reference to FIG.
This will be described with reference to FIG. FIG. 18 is a diagram showing the entire configuration of the inspection device according to the present invention. The inspection device is configured as a wafer prober in the manufacture of a semiconductor device. The inspection apparatus includes a sample support system 160 that supports a semiconductor wafer 1 to be inspected, a probe system 120 that contacts and contacts an electrode 3 of the object 1 to be inspected, and an operation of the sample support system 160. , A temperature control system 140 that controls the temperature of the device under test 1, and a tester 170 that tests the electrical characteristics of the semiconductor element (chip) 2. The semiconductor wafer 1 has a large number of semiconductor elements (chips) 2 arranged thereon. On the surface of each semiconductor element 2, a plurality of electrodes 3 serving as external connection electrodes are densely arranged as the degree of integration of the semiconductor elements increases. They are arranged at a narrow pitch. The sample support system 160 includes a sample table 162 provided with the semiconductor wafer 1 removably mounted thereon and provided substantially horizontally.
An elevating shaft 164 that is vertically arranged to support the sample table 162, an elevating drive unit 165 that drives the elevating shaft 164 up and down, and an X that supports the elevating drive unit 165.
-Y stage 167. XY stage 1
67 is fixed on the housing 166. Lifting drive unit 16
Reference numeral 5 includes, for example, a stepping motor. The positioning operation of the sample table 162 in the horizontal and vertical directions is performed by combining the moving operation of the XY stage 167 in the horizontal plane, the vertical movement by the elevation drive unit 165, and the like. Further, the sample table 162 is provided with a rotation mechanism (not shown) so that the sample table 162 can be rotationally displaced in a horizontal plane.
【0064】試料台162の上方には、プローブ系12
0が配置される。すなわち、図2または図5または図6
または図8または図9または図10に示す接続装置12
0aおよび配線基板50は、当該試料台162に平行に
対向する姿勢で設けられる。この接続装置120aに
は、接触端子47を有する多層フィルム44と、緩衝層
46、枠45、押さえ部材(押さえ板)43、センター
ピボット41、スプリングプローブ42および支持部材
(上部固定板)40が一体的に設けられている。各々の
接触端子47は、該接続装置120aの多層フィルム4
4に設けられた引出し用配線48を介して、配線基板5
0の電極50aおよびビア50dと、内部配線50bと
を通して、該配線基板50に設けられた接続端子50c
に接続される。なお、本実施の形態では、接続端子50
cは、同軸コネクタで構成される。この接続端子50c
に接続されるケーブル171を介して、テスタ170と
接続される。ここで用いられる接続装置は、図2に示し
た構造のものであるが、これに限定されない。図5、図
6、図8、図9あるいは図10に示す構造のものを用い
ることができるのはいうまでもない。The probe system 12 is located above the sample table 162.
0 is placed. That is, FIG. 2 or FIG. 5 or FIG.
Or the connection device 12 shown in FIG. 8 or FIG. 9 or FIG.
0 a and the wiring substrate 50 are provided in a posture facing the sample table 162 in parallel. In this connection device 120a, a multilayer film 44 having contact terminals 47, a buffer layer 46, a frame 45, a pressing member (pressing plate) 43, a center pivot 41, a spring probe 42, and a supporting member (upper fixing plate) 40 are integrated. Is provided. Each contact terminal 47 is connected to the multilayer film 4 of the connection device 120a.
The wiring board 5 is connected via the lead-out wiring 48 provided on the wiring board 5.
The connection terminal 50c provided on the wiring board 50 through the electrode 50a and the via 50d of the
Connected to. In the present embodiment, the connection terminal 50
c is a coaxial connector. This connection terminal 50c
Is connected to the tester 170 via a cable 171 connected to the tester 170. The connection device used here has the structure shown in FIG. 2, but is not limited to this. It goes without saying that the structure shown in FIG. 5, FIG. 6, FIG. 8, FIG. 9 or FIG.
【0065】駆動制御系150は、ケーブル172を介
してテスタ170と接続される。また、駆動制御系15
0は、試料支持系160の各駆動部のアクチュエータに
制御信号を送って、その動作を制御する。すなわち、駆
動制御系150は、内部にコンピュータを備え、ケーブ
ル172を介して伝達されるテスタ170のテスト動作
の進行情報に合わせて、試料支持系160の動作を制御
する。また、駆動制御系150は、操作部151を備
え、駆動制御に関する各種指示の入力の受付、例えば、
手動操作の指示を受け付ける。試料台162には、半導
体素子2についてバーイン試験を行うために、加熱させ
るためのヒータ141が備えられている。温度制御系1
40は、試料台162のヒータ141あるいは冷却治具
を制御することにより、試料台162に搭載された半導
体ウエハ1の温度を制御する。また、温度制御系140
は、操作部151を備え、温度制御に関する各種指示の
入力の受付、例えば、手動操作の指示を受け付ける。The drive control system 150 is connected to the tester 170 via the cable 172. The drive control system 15
0 sends a control signal to the actuator of each drive unit of the sample support system 160 to control its operation. That is, the drive control system 150 includes a computer therein and controls the operation of the sample support system 160 in accordance with the progress information of the test operation of the tester 170 transmitted via the cable 172. Further, the drive control system 150 includes an operation unit 151, and receives input of various instructions related to drive control, for example,
Accept instructions for manual operation. The sample table 162 is provided with a heater 141 for heating in order to perform a burn-in test on the semiconductor element 2. Temperature control system 1
40 controls the temperature of the semiconductor wafer 1 mounted on the sample table 162 by controlling the heater 141 or the cooling jig of the sample table 162. Further, the temperature control system 140
Is provided with an operation unit 151, and accepts input of various instructions related to temperature control, for example, accepts manual operation instructions.
【0066】以下、検査装置の動作について説明する。
まず、被検査対象である半導体ウエハ1は、試料台16
2の上に位置決めして載置される。次に試料台162に
載置された半導体ウエハ1上に離して形成された複数の
基準マークの光学像を、イメージセンサまたはTVカメ
ラ等の撮像装置(図示せず)で撮像し、この撮像によっ
て得られる画像信号から複数の基準マークの位置を検出
する。そして、駆動制御系150は、上記検出された半
導体ウエハ1上の複数の基準マークの位置情報から、テ
スタ170または駆動制御系150に格納された半導体
ウエハ1の品種に応じてCADデータから得られる半導
体ウエハ1上に配列された半導体素子2の配列情報およ
び各半導体素子2上に配列された電極3の配列情報に基
いて、電極群全体としての2次元の位置情報を算出す
る。更に多層フィルム44上に形成された多数の接触端
子47の内、特定の接触端子の先端の光学像または多層
フィルム44上に離して形成された複数の基準マークの
光学像を、イメージセンサまたはTVカメラ等の撮像装
置(図示せず)で撮像し、この撮像によって得られる画
像信号から特定の接触端子または複数の基準マークの位
置を検出する。そして、駆動制御系150は、上記検出
された多層フィルム44上の特定の接触端子または複数
の基準マークの位置情報から、操作部151によって入
力されて格納されたプローブの品種に応じた接触端子の
配列情報や高さ情報等のプローブ情報に基いて、接触端
子群全体としての2次元の位置情報を算出する。駆動制
御系150は、算出された接触端子群全体としての2次
元の位置情報に対する電極群全体としての2次元の位置
情報のずれ量を算出し、この算出された2次元のずれ量
に基いて、X−Yステージ167および回動機構を駆動
制御し、半導体ウエハ1上に配列された複数個の半導体
素子上に形成された電極3の群を、接続装置120aに
並設された多数の接触端子47の群の直下に位置決めす
る。その後、駆動制御系150は、例えば、試料台16
2上に設置されたギャップセンサ(図示せず)によって
測定された多層フィルム44における領域部44aの面
との間の間隙に基いて昇降駆動部165を作動させて、
多数の電極(被接触材)3の全体の面3aが接触端子の
先端に接触した時点から8〜20μm程度押し上げる状
態になるまで試料台162を上昇させることによって、
多層フィルム44において多数の接触端子47が並設さ
れた領域部44aを張り出させて平坦度を高精度に確保
された多数の接触端子47の群における各々の先端を、
図3または図7に示すように、コンプライアンス機構に
より目的の複数の半導体素子に亘っての各半導体素子に
配列された多数の電極3の群(全体)の面3aに追従す
るように倣って平行出しすると共に、個々の接触端子の
先端の高さの±2μm程度以下のバラツキを緩衝層46
の局部的な変形によって吸収して半導体ウエハ1上に配
列された各被接触材(電極)3に倣って均一な低荷重
(1ピン当たり3〜50mN程度)に基づく食い込みに
よる接触が行われ、各接触端子47と各電極3との間に
おいて低抵抗(0.01Ω〜0.1Ω)で接続されるこ
とになる。Hereinafter, the operation of the inspection apparatus will be described.
First, the semiconductor wafer 1 to be inspected is placed on the sample stage 16.
2 and are positioned and mounted. Next, optical images of a plurality of fiducial marks formed separately on the semiconductor wafer 1 placed on the sample stage 162 are captured by an image sensor (not shown) such as an image sensor or a TV camera. The positions of a plurality of reference marks are detected from the obtained image signal. Then, the drive control system 150 is obtained from the CAD data according to the type of the semiconductor wafer 1 stored in the tester 170 or the drive control system 150 from the detected position information of the plurality of reference marks on the semiconductor wafer 1. Based on the arrangement information of the semiconductor elements 2 arranged on the semiconductor wafer 1 and the arrangement information of the electrodes 3 arranged on each semiconductor element 2, two-dimensional position information of the entire electrode group is calculated. Further, of the many contact terminals 47 formed on the multilayer film 44, an optical image of the tip of a specific contact terminal or an optical image of a plurality of fiducial marks formed separately on the multilayer film 44 is transferred to an image sensor or a TV. An image is picked up by an image pickup device (not shown) such as a camera, and the positions of specific contact terminals or a plurality of reference marks are detected from an image signal obtained by the image pickup. Then, the drive control system 150 determines, based on the detected position information of the specific contact terminal or the plurality of reference marks on the multilayer film 44, the contact terminal corresponding to the type of the probe input and stored by the operation unit 151. Based on probe information such as array information and height information, two-dimensional position information of the entire contact terminal group is calculated. The drive control system 150 calculates a shift amount of the two-dimensional position information of the entire electrode group with respect to the calculated two-dimensional position information of the entire contact terminal group, and based on the calculated two-dimensional shift amount. , The XY stage 167 and the rotation mechanism are controlled, and a group of electrodes 3 formed on a plurality of semiconductor elements arranged on the semiconductor wafer 1 is connected to a large number of contacts arranged in parallel to the connection device 120a. It is positioned just below the group of terminals 47. After that, the drive control system 150, for example,
The elevation drive unit 165 is operated based on a gap between the multilayer film 44 and the surface of the region 44a measured by a gap sensor (not shown) installed on
By raising the sample stage 162 until the entire surface 3a of the large number of electrodes (contacted members) 3 comes into contact with the tips of the contact terminals until the surface is pushed up by about 8 to 20 μm,
Each tip in the group of the large number of contact terminals 47 in which the flatness is ensured with high accuracy by projecting the region portion 44a where the large number of contact terminals 47 are juxtaposed in the multilayer film 44,
As shown in FIG. 3 or FIG. 7, the compliance mechanism follows the surface 3a of a group (entire) of a large number of electrodes 3 arranged on each semiconductor element over a plurality of target semiconductor elements so as to follow the surface. And a variation of about ± 2 μm or less of the height of the tip of each contact terminal.
The contact by biting based on a uniform low load (about 3 to 50 mN per pin) is performed following each contacted material (electrode) 3 which is absorbed by local deformation of the semiconductor wafer 1 and arranged on the semiconductor wafer 1, The connection between each contact terminal 47 and each electrode 3 is made with low resistance (0.01Ω to 0.1Ω).
【0067】駆動制御系150によるステージ167お
よび回動機構並びに昇降駆動部165に対する駆動制御
は、操作部151からの操作指示に従って実行される。
特に試料台162は、電極(被接触材)3の全体の面3
aが接触端子の先端に接触した時点から8〜100μm
程度押し上げる状態になるまで昇降駆動部16によって
上昇されて、多数の接触端子47の全体が多数の電極
(被接触材)3の全体の面3aに追従して平行出しされ
ると共に、個々の接触端子の先端の高さのバラツキを緩
衝層46によって吸収して均一な低荷重(1ピン当たり
3〜50mN程度)に基づく食い込みによる接触が行わ
れ、各接触端子47と各電極3との間において低抵抗
(0.01Ω〜0.1Ω)で接続されることになる。こ
の状態で、半導体素子2についてバーイン試験を行うと
きには、試料台162に搭載された半導体ウエハ1の温
度を制御すべく、温度制御系140によって試料台16
2のヒータ141あるいは冷却治具を制御することによ
り実行される。The drive control system 150 controls the drive of the stage 167, the rotation mechanism, and the elevation drive unit 165 in accordance with an operation instruction from the operation unit 151.
In particular, the sample stage 162 has the entire surface 3 of the electrode (contacted material) 3.
8 to 100 μm from the time when a contacts the tip of the contact terminal
The plurality of contact terminals 47 are lifted up by the raising / lowering drive unit 16 until the contact terminals 47 are pushed up to the extent that the entire surface 3a of the plurality of electrodes (contacted members) 3 is parallelized. The variation in the height of the tip of the terminal is absorbed by the buffer layer 46, and the contact by biting based on a uniform low load (about 3 to 50 mN per pin) is performed. The connection is made with a low resistance (0.01 Ω to 0.1 Ω). When a burn-in test is performed on the semiconductor element 2 in this state, the temperature control system 140 controls the temperature of the semiconductor wafer 1 mounted on the sample table 162 to control the temperature of the semiconductor wafer 1.
This is executed by controlling the second heater 141 or the cooling jig.
【0068】さらに、ケーブル171、配線基板50、
多層フィルム44、および接触端子47を介して、半導
体ウエハ1に形成された半導体素子とテスタ170との
間で、動作電力や動作試験信号などの授受を行い、当該
半導体素子の動作特性の可否などを判別する。この際、
多層フィルム44において、図4に示す如く、各接触端
子47につながった引き出し用配線48に対して絶縁膜
66(74)を挾んで対向するグランド層49を設置
し、引き出し用配線48のインピーダンスZ0を50o
hm程度にしてテスタの回路とのマッチングをとること
により、引き出し用配線48を伝送する電気信号の乱
れ、減衰を防止して、半導体素子に対してテスタによる
高周波数(100MHz〜数10GHz程度)まで対応
できる高速電気信号による電気特性検査を実現すること
が可能となる。Further, the cable 171, the wiring board 50,
The semiconductor device formed on the semiconductor wafer 1 and the tester 170 transmit and receive operating power, an operation test signal, and the like via the multilayer film 44 and the contact terminals 47 to determine whether or not the semiconductor device has operating characteristics. Is determined. On this occasion,
In the multilayer film 44, as shown in FIG. 4, a ground layer 49 is provided opposite to the lead-out wiring 48 connected to each contact terminal 47 with the insulating film 66 (74) interposed therebetween, and the impedance Z0 of the lead-out wiring 48 is set. To 50o
hm and matching with the circuit of the tester to prevent disturbance and attenuation of the electric signal transmitted through the lead-out wiring 48, and to a high frequency (about 100 MHz to several tens of GHz) by the tester for the semiconductor element. It is possible to implement an electrical characteristic inspection using a high-speed electrical signal that can be handled.
【0069】さらに、上記の一連の試験動作が、半導体
ウエハ1に形成された複数の半導体素子の各々について
実施され、動作特性の可否などが判別される。Further, the above-described series of test operations is performed for each of the plurality of semiconductor elements formed on the semiconductor wafer 1 to determine whether or not the operation characteristics are acceptable.
【0070】[0070]
【発明の効果】本発明によれば、半導体素子の高密度化
に伴う狭ピッチ多ピンへのプロービングを、被検査対象
物を損傷させることなく、低荷重で安定して実現し、し
かも高速電気信号、即ち高周波電気信号(100MHz
〜数10GHz程度の高周波数)の伝送を可能にするこ
とができる効果を奏する。また本発明によれば、多層フ
ィルムにおける尖った先端を有する接触端子を並設した
領域部の弛みをなくすと共に平行出しするコンプライア
ンス機構を設けることによって、尖った先端を有する接
触端子の群を被検査対象物上の電極の群に、1ピン当た
り低荷重(3〜50mN程度)で、単に押しつけること
によって、電極材料等のクズを発生させることなく、
0.05Ω〜0.1Ω程度の低抵抗で安定した接続を実
現することができる効果を奏する。According to the present invention, probing to multiple pins with a narrow pitch accompanying the increase in the density of a semiconductor element can be stably realized at a low load without damaging the object to be inspected, and at a high speed. Signal, that is, a high-frequency electric signal (100 MHz
(High frequency of about several tens GHz). In addition, according to the present invention, a group of contact terminals having a sharp tip is inspected by providing a compliance mechanism that eliminates slack in a region where the contact terminals having the sharp tip in the multilayer film are juxtaposed and parallelizes the area. By simply pressing the group of electrodes on the object with a low load per pin (approximately 3 to 50 mN), no dust such as electrode material is generated.
There is an effect that a stable connection with a low resistance of about 0.05Ω to 0.1Ω can be realized.
【0071】また本発明によれば、ウエハの状態におい
て、多数並設された半導体素子(チップ)の内、1個ま
たは多数個の半導体素子について同時に、小さな接触圧
(1ピン当たり3〜50mN程度)で表面に酸化物が形
成されたAlまたははんだ等の電極3と0.05Ω〜
0.1Ω程度の安定した低抵抗値で確実に接続させて、
テスタにより各半導体素子について動作試験を行うこと
ができる効果を奏する。即ち、本発明によれば、電極の
高密度化および狭ピッチ化に対応でき、しかも多数個チ
ップ同時プロービングによる検査を可能にし、高速電気
信号(100MHz〜数10GHz程度の高周波数)に
よる動作試験を可能にすることができる。また本発明に
よれば、多層フィルム(絶縁フィルム)の材料として、
ポリイミドのような高温で使用できる材料を用いること
により、バーイン試験のような高温での動作試験が可能
となる。また本発明によれば、先の尖った接続端子を異
方性導電シートあるいは金属接合を介して多層フィルム
の引き出し用配線と接続することによって、容易に多層
フィルム上に多数の先の尖った接続端子を並設すること
が可能となる。Further, according to the present invention, in the state of a wafer, a small contact pressure (about 3 to 50 mN per pin) is simultaneously applied to one or a large number of the semiconductor elements (chips) arranged in parallel. )) And an electrode 3 such as Al or solder having an oxide formed on the surface and 0.05Ω or more.
Connect securely with a stable low resistance value of about 0.1Ω,
The tester has an effect that an operation test can be performed on each semiconductor element. That is, according to the present invention, it is possible to cope with high density and narrow pitch of electrodes, and it is possible to perform inspection by simultaneous probing of a large number of chips, and to perform an operation test using a high-speed electric signal (high frequency of about 100 MHz to several tens of GHz). Can be made possible. Further, according to the present invention, as a material of a multilayer film (insulating film),
By using a material that can be used at a high temperature such as polyimide, an operation test at a high temperature such as a burn-in test can be performed. Further, according to the present invention, by connecting the pointed connection terminal to the lead-out wiring of the multilayer film via an anisotropic conductive sheet or metal bonding, a large number of pointed connections can be easily formed on the multilayer film. Terminals can be arranged side by side.
【図1】半導体素子(チップ)が配列された被検査対象
物であるウエハを示す斜視図および半導体素子(チッ
プ)を示す斜視図である。FIG. 1 is a perspective view showing a wafer as an object to be inspected on which semiconductor elements (chips) are arranged, and a perspective view showing a semiconductor element (chip).
【図2】本発明に係る接続装置の第1の実施の形態の要
部を示す断面図である。FIG. 2 is a sectional view showing a main part of the first embodiment of the connection device according to the present invention.
【図3】図2に示す接続装置の第1の実施の形態におい
て多層フィルムに並設された接触端子の先端を被検査対
象物上の電極の面に接触させた状態を示す断面図であ
る。FIG. 3 is a cross-sectional view showing a state in which the tips of contact terminals arranged side by side on the multilayer film are brought into contact with the surface of the electrode on the inspection object in the first embodiment of the connection device shown in FIG. 2; .
【図4】多層フィルムにおいて、絶縁膜を挾んで引き出
し用配線とグランド層とを対向して配設された部分断面
を示す図である。FIG. 4 is a view showing a partial cross section of a multilayer film in which a wiring for extraction and a ground layer are arranged to face each other with an insulating film interposed therebetween.
【図5】本発明に係る接続装置の第2の実施の形態の要
部を示す断面図である。FIG. 5 is a sectional view showing a main part of a second embodiment of the connection device according to the present invention.
【図6】本発明に係る接続装置の第3の実施の形態の要
部を示す断面図である。FIG. 6 is a cross-sectional view showing a main part of a third embodiment of the connection device according to the present invention.
【図7】図6に示す接続装置の第3の実施の形態におい
て多層フィルムに並設された接触端子の先端を被検査対
象物上の電極の面に接触させた状態を示す断面図であ
る。FIG. 7 is a cross-sectional view showing a state where the tips of the contact terminals arranged in parallel with the multilayer film in the third embodiment of the connection device shown in FIG. 6 are brought into contact with the surface of the electrode on the inspection object; .
【図8】本発明に係る接続装置の第4の実施の形態の要
部を示す断面図である。FIG. 8 is a sectional view showing a main part of a fourth embodiment of the connection device according to the present invention.
【図9】本発明に係る接続装置の第5の実施の形態にお
ける多層フィルム上に接触端子が並設された部分を示す
断面図である。FIG. 9 is a cross-sectional view showing a portion where contact terminals are juxtaposed on a multilayer film in a fifth embodiment of the connection device according to the present invention.
【図10】本発明に係る接続装置の第6の実施の形態に
おける多層フィルム上に接触端子が並設された部分を示
す断面図である。FIG. 10 is a sectional view showing a portion where contact terminals are juxtaposed on a multilayer film in a sixth embodiment of the connection device according to the present invention.
【図11】(a)は、本発明に係る接続装置における接
触端子および引き出し用配線を形成したポリイミド膜の
一実施例を示す平面図、(b)はその斜視図である。FIG. 11A is a plan view showing one embodiment of a polyimide film on which contact terminals and lead-out wires are formed in the connection device according to the present invention, and FIG. 11B is a perspective view thereof.
【図12】(a)は、本発明に係る接続装置における接
触端子および引き出し用配線を形成したポリイミド膜の
他の一実施例を示す平面図、(b)はその斜視図であ
る。FIG. 12A is a plan view showing another embodiment of the polyimide film on which the contact terminals and the lead-out wiring are formed in the connection device according to the present invention, and FIG. 12B is a perspective view thereof.
【図13】本発明に係る接続装置における接触端子およ
び該接触端子を並設した多層フィルムについての寸法お
よび形状を示す断面図である。FIG. 13 is a sectional view showing dimensions and shapes of contact terminals and a multilayer film in which the contact terminals are juxtaposed in the connection device according to the present invention.
【図14】本発明に係る接続装置の第1〜4の実施の形
態における押さえ部材および枠を含めて多層フィルムを
製造する製造プロセスの前半を示す断面図である。FIG. 14 is a cross-sectional view showing a first half of a manufacturing process for manufacturing a multilayer film including a pressing member and a frame in the first to fourth embodiments of the connection device according to the present invention.
【図15】本発明に係る接続装置の第1〜4の実施の形
態における押さえ部材および枠を含めて多層フィルムを
製造する製造プロセスの後半を示す断面図である。FIG. 15 is a cross-sectional view showing a latter half of a manufacturing process for manufacturing a multilayer film including a pressing member and a frame in the first to fourth embodiments of the connection device according to the present invention.
【図16】本発明に係る接続装置の第5の実施の形態に
おける押さえ部材および枠を含めて多層フィルムを製造
する製造プロセスを示す断面図である。FIG. 16 is a cross-sectional view showing a manufacturing process for manufacturing a multilayer film including a holding member and a frame in a fifth embodiment of the connection device according to the present invention.
【図17】本発明に係る接続装置の第6の実施の形態に
おける押さえ部材および枠を含めて多層フィルムを製造
する製造プロセスを示す断面図である。FIG. 17 is a cross-sectional view showing a manufacturing process for manufacturing a multilayer film including a holding member and a frame in a sixth embodiment of the connection device according to the present invention.
【図18】本発明に係る検査システムの一実施の形態を
示す全体概略構成を示す図である。FIG. 18 is a diagram showing an overall schematic configuration showing an embodiment of an inspection system according to the present invention.
【図19】(a)は、本発明に係る接続装置の第7の実
施の形態における多層フィルム上に接触端子が並設され
た部分を示す断面図、(b)は、本発明に係る接続装置
の第8の実施の形態における多層フィルム上に接触端子
が並設された部分を示す断面図である。FIG. 19A is a cross-sectional view showing a portion where contact terminals are juxtaposed on a multilayer film in a connection device according to a seventh embodiment of the present invention, and FIG. 19B is a connection diagram according to the present invention. It is sectional drawing which shows the part in which the contact terminal was juxtaposed on the multilayer film in 8th Embodiment of an apparatus.
【図20】(a)は、本発明に係る接続装置の第9の実
施の形態における多層フィルム上に接触端子が並設され
た部分を示す断面図、(b)は、本発明に係る接続装置
の第10の実施の形態における多層フィルム上に接触端
子が並設された部分を示す断面図である。FIG. 20 (a) is a cross-sectional view showing a portion where contact terminals are juxtaposed on a multilayer film in a ninth embodiment of the connection device according to the present invention, and (b) is a connection according to the present invention. It is sectional drawing which shows the part in which the contact terminal was juxtaposed on the multilayer film in 10th Embodiment of an apparatus.
【図21】(a)は、本発明に係る接続装置の第11の
実施の形態における多層フィルム上に接触端子が並設さ
れた部分を示す断面図、(b)は、本発明に係る接続装
置の第12の実施の形態における多層フィルム上に接触
端子が並設された部分を示す断面図である。FIG. 21 (a) is a cross-sectional view showing a portion where contact terminals are juxtaposed on a multilayer film in an eleventh embodiment of a connection device according to the present invention, and (b) is a connection according to the present invention. It is sectional drawing which shows the part by which the contact terminal was juxtaposed on the multilayer film in 12th Embodiment of an apparatus.
【図22】本発明に係る接続装置の第1〜4の実施の形
態における押さえ板を含めて多層フィルムを製造する製
造プロセスを示す断面図である。FIG. 22 is a cross-sectional view showing a manufacturing process for manufacturing a multilayer film including a press plate in the first to fourth embodiments of the connection device according to the present invention.
【図23】本発明に係る接続装置の第5〜12の実施の
形態における押さえ部材および枠を含めて多層フィルム
を製造する製造プロセスを示す断面図である。FIG. 23 is a cross-sectional view showing a manufacturing process for manufacturing a multilayer film including a holding member and a frame in the fifth to twelfth embodiments of the connection device according to the present invention.
1…ウエハ、2…半導体素子(チップ)、3…電極(被
接触材)、40…支持部材(上部固定板)、41…セン
ターピボット、41a…下部球面、42…スプリングプ
ローブ、43…押さえ部材(押さえ板)、43a…突出
部、43b…下面、43c…テーパ(傾き)、44…多
層フィルム、44a…領域部、44b…周辺部、45…
枠、46…緩衝層、47…接触端子、48…引き出し用
配線、49…グランド層、50…配線基板、50a…電
極、50c…接続端子、50d…ビア、51…ビア、5
2…異方性導電シート、55…ノックピン、61…ポリ
イミド膜、62…電極、65…ポリイミド膜、66…中
間ポリイミド膜、68…ポリイミド保護膜、69…ビ
ア、70…異方性導電シート、71…ポリイミド膜、7
2…バンプ、73…めっき膜、74…ポリイミド膜、7
5…ポリイミド保護膜、91…ロジウムめっき、101
…LSI形成ウエハの領域、102…接触端子形成用型
材、103…切れ目、120…プロ−ブ系、120a…
接続装置、140…温度制御系、141…ヒータ、15
0…駆動制御系、151…操作部、160…試料支持
系、162…試料台、164…昇降軸、165…昇降駆
動部、167…X−Yステージ、170…テスタ、20
0…電極、201…はんだ、202…樹脂、203…は
んだビア電極、204…錫めっき、205…金めっき、
210…押さえ板、211…金めっき。DESCRIPTION OF SYMBOLS 1 ... Wafer, 2 ... Semiconductor element (chip), 3 ... Electrode (contacted material), 40 ... Support member (upper fixing plate), 41 ... Center pivot, 41a ... Lower spherical surface, 42 ... Spring probe, 43 ... Holding member (Pressing plate), 43a: projecting portion, 43b: lower surface, 43c: taper (tilt), 44: multilayer film, 44a: region portion, 44b: peripheral portion, 45:
Frame, 46: buffer layer, 47: contact terminal, 48: lead wiring, 49: ground layer, 50: wiring board, 50a: electrode, 50c: connection terminal, 50d: via, 51: via, 5
2 ... anisotropic conductive sheet, 55 ... knock pin, 61 ... polyimide film, 62 ... electrode, 65 ... polyimide film, 66 ... intermediate polyimide film, 68 ... polyimide protective film, 69 ... via, 70 ... anisotropic conductive sheet, 71 ... polyimide film, 7
2 ... Bump, 73 ... Plating film, 74 ... Polyimide film, 7
5: Polyimide protective film, 91: Rhodium plating, 101
... Area of LSI formed wafer, 102 ... Contact material forming die, 103 ... Cut, 120 ... Probe system, 120a ...
Connection device, 140: temperature control system, 141: heater, 15
0: drive control system, 151: operation unit, 160: sample support system, 162: sample stage, 164: elevating shaft, 165: elevating drive unit, 167: XY stage, 170: tester, 20
0 ... electrode, 201 ... solder, 202 ... resin, 203 ... solder via electrode, 204 ... tin plating, 205 ... gold plating,
210: holding plate, 211: gold plating.
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成13年11月13日(2001.11.
13)[Submission date] November 13, 2001 (2001.11.
13)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】発明の名称[Correction target item name] Name of invention
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【発明の名称】 半導体装置の検査方法Patent application title: Semiconductor device inspection method
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Correction target item name] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【特許請求の範囲】[Claims]
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有賀 昭彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 渡部 隆好 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 Fターム(参考) 2G003 AA07 AB01 AC01 AF06 AG03 AG07 AG12 AG20 2G011 AA02 AA09 AA16 AA21 AB01 AB06 AB08 AB09 AB10 AC06 AC14 AC32 AE22 2G132 AA00 AB01 AB03 AE04 AE30 AF06 AL03 AL09 AL19 4M106 AA01 BA01 CA70 DD06 DD09 DD10 DD15 DJ02 DJ04 DJ05 DJ06 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Akihiko Ariga 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd. (72) Inventor Hidetaka Shigi Yoshida, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture 292 Machi-cho, Hitachi, Ltd.Production Technology Laboratory (72) Inventor Takayoshi Watanabe 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Prefecture, Japan Inside Hitachi, Ltd.Production Technology Laboratory (72) Inventor Ryuji Kono Tsuchiura, Ibaraki Prefecture 502, Kandatecho F-term, Machinery Research Laboratory, Hitachi, Ltd. F-term (reference) 4M106 AA01 BA01 CA70 DD06 DD09 DD10 DD15 DJ02 DJ04 DJ05 DJ06
Claims (3)
系を設け、 支持部材と、めっきで形成された角錐形状の接触端子を
プロービング側の領域部に複数並設し、該各接触端子に
電気的につながって周辺部に引き出される複数の引き出
し用配線と該複数の引き出し用配線に対向するように絶
縁層を挾んでグランド層とを有する多層フィルムと、該
多層フィルムにおける前記領域部の弛みをなくすように
して多層フィルムを取り付ける押さえ部材と、前記各接
触端子の先端を各電極に接触させるための接触圧を前記
支持部材から前記押さえ部材に対して付与する接触圧付
与手段とを有する接続装置を設置し、 該接続装置の多層フィルムの周辺部に引き出された引き
出し用配線と電気的に接続されたテスタを設け、前記接
続装置の多層フィルムに並設された接触端子の群と被検
査対象物に配列された電極の群とを位置合わせする位置
合わせ手段を設け、 該位置合わせ手段で位置合わせされた接触端子の群と電
極の群とを接触させて前記テスタから被検査対象物に対
して電気信号を授受して検査を行うように構成したこと
を特徴とする検査システム。1. A sample support system for mounting and supporting an object to be inspected is provided. A plurality of support members and a plurality of pyramid-shaped contact terminals formed by plating are arranged side by side in a region on the probing side. A multilayer film having a plurality of lead wires electrically connected to the contact terminals and led out to the peripheral portion, a ground layer with an insulating layer interposed therebetween so as to face the plurality of lead wires, and the region in the multilayer film A pressing member for attaching the multilayer film so as to eliminate the slack of the portion, and a contact pressure applying means for applying a contact pressure for bringing the tip of each of the contact terminals into contact with each of the electrodes from the supporting member to the pressing member. A tester electrically connected to a lead wire drawn out around the multilayer film of the connection device is provided, and the multilayer film of the connection device is provided. Positioning means for positioning the group of contact terminals arranged in parallel and the group of electrodes arranged on the inspection object is provided, and the group of contact terminals and the group of electrodes aligned by the positioning means are provided. An inspection system, wherein an inspection is performed by sending and receiving an electrical signal from the tester to the object to be inspected in contact with the tester.
系を設け、 支持部材と、めっきで形成された角錐形状の接触端子を
異方性導電シートあるいははんだ材料を介して電気的に
接続してプロービング側の領域部に複数並設し、該各接
触端子に前記異方性導電シートあるいははんだ材料を介
して電気的につながって周辺部に引き出される複数の引
き出し用配線と該複数の引き出し用配線に対向するよう
に絶縁層を挾んでグランド層とを有する多層フィルム
と、該多層フィルムにおける前記領域部の弛みをなくす
ようにして多層フィルムを取り付ける押さえ部材と、前
記各接触端子の先端を各電極に接触させるための接触圧
を前記支持部材から前記押さえ部材に対して付与する接
触圧付与手段とを有する接続装置を設置し、該接続装置
の多層フィルムの周辺部に引き出された引き出し用配線
と電気的に接続されたテスタを設け、 前記接続装置の多層フィルムに並設された接触端子の群
と被検査対象物に配列された電極の群とを位置合わせす
る位置合わせ手段を設け、 該位置合わせ手段で位置合わせされた接触端子の群と電
極の群とを接触させて前記テスタから被検査対象物に対
して電気信号を授受して検査を行うように構成したこと
を特徴とする検査システム。2. A sample support system for mounting and supporting an object to be inspected, wherein a support member and a pyramid-shaped contact terminal formed by plating are electrically connected via an anisotropic conductive sheet or a solder material. A plurality of lead-out wirings which are electrically connected to the respective contact terminals via the anisotropic conductive sheet or the solder material and are drawn out to the peripheral portion; A multilayer film having a ground layer with an insulating layer interposed therebetween so as to face the lead-out wiring; a holding member for attaching the multilayer film so as to eliminate slack in the region of the multilayer film; A connecting device having contact pressure applying means for applying a contact pressure for bringing the tip into contact with each electrode from the support member to the pressing member; A tester electrically connected to the lead-out wiring drawn around the film is provided, and a group of contact terminals arranged in parallel with the multilayer film of the connection device and a group of electrodes arranged on the inspection object are provided. Is provided, and a group of contact terminals and a group of electrodes aligned by the positioning unit are brought into contact with each other to transmit and receive an electric signal from the tester to the object to be inspected to perform the inspection. An inspection system characterized in that the inspection system is configured to perform the inspection.
系を設け、 支持部材と、めっきで形成された角錐形状の接触端子を
プロービング側の領域部に複数並設し、該各接触端子に
電気的につながって周辺部に引き出される複数の引き出
し用配線と該複数の引き出し用配線に対向するように絶
縁層を挾んでグランド層とを有する多層フィルムと、該
多層フィルムにおける前記領域部の弛みをなくすように
して多層フィルムを取り付ける押さえ部材と、前記各接
触端子の先端を各電極に接触させるための接触圧を前記
支持部材から前記押さえ部材に対して付与する接触圧付
与手段とを有する接続装置を設置し、 該接続装置の多層フィルムの周辺部に引き出された引き
出し用配線と電気的に接続されたテスタを設け、 前記接続装置の多層フィルムに並設された接触端子の群
と被検査対象物に配列された電極の群とを位置合わせす
る位置合わせ手段を設け、 前記試料支持系を所望の高さまで上昇させて前記位置合
わせ手段で位置合わせされた接触端子の群と電極の群と
を接触させて前記テスタから被検査対象物に対して電気
信号を授受して検査を行うように構成したことを特徴と
する検査システム。3. A sample support system for mounting and supporting an object to be inspected is provided. A plurality of support members and a plurality of pyramid-shaped contact terminals formed by plating are arranged side by side in an area on the probing side. A multilayer film having a plurality of lead wires electrically connected to the contact terminals and led to the peripheral portion, a ground layer sandwiching an insulating layer so as to face the plurality of lead wires, and the region in the multilayer film A pressing member for attaching the multilayer film so as to eliminate the slack of the portion, and a contact pressure applying means for applying a contact pressure for bringing the tip of each of the contact terminals into contact with each of the electrodes from the supporting member to the pressing member. A tester electrically connected to a lead wire drawn out around the multilayer film of the connection device is provided, and a multilayer film of the connection device is provided. Positioning means for positioning the group of contact terminals arranged in parallel and the group of electrodes arranged on the object to be inspected is provided, and the sample support system is raised to a desired height and positioned by the positioning means. An inspection system configured to contact the group of contact terminals and the group of electrodes with each other to transmit and receive an electric signal from the tester to the object to be inspected to perform an inspection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001257330A JP3645203B2 (en) | 1997-05-09 | 2001-08-28 | Semiconductor device manufacturing method, semiconductor device probing method and apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11910797 | 1997-05-09 | ||
JP9-119107 | 1997-05-09 | ||
JP2001257330A JP3645203B2 (en) | 1997-05-09 | 2001-08-28 | Semiconductor device manufacturing method, semiconductor device probing method and apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10049912A Division JPH1123615A (en) | 1997-05-09 | 1998-03-03 | Connector and inspection system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002139554A true JP2002139554A (en) | 2002-05-17 |
JP3645203B2 JP3645203B2 (en) | 2005-05-11 |
Family
ID=26456904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001257330A Expired - Fee Related JP3645203B2 (en) | 1997-05-09 | 2001-08-28 | Semiconductor device manufacturing method, semiconductor device probing method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3645203B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008164486A (en) * | 2006-12-28 | 2008-07-17 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device, and method of manufacturing thin-film probe sheet used in the same |
US7420380B2 (en) | 2003-07-02 | 2008-09-02 | Hitachi, Ltd. | Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method |
JP2008298678A (en) * | 2007-06-01 | 2008-12-11 | Micronics Japan Co Ltd | Electrical connection device |
US7598100B2 (en) | 2004-11-18 | 2009-10-06 | Renesas Technology Corp. | Manufacturing method of semiconductor integrated circuit device |
US7688086B2 (en) | 2005-11-11 | 2010-03-30 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device and probe card |
US7776626B2 (en) | 2005-03-11 | 2010-08-17 | Renesas Technology Corp. | Manufacturing method of semiconductor integrated circuit device |
KR101922848B1 (en) | 2018-11-05 | 2018-11-27 | 김재길 | Probe card with elastic body |
CN108957047A (en) * | 2018-08-24 | 2018-12-07 | 西南应用磁学研究所 | Micro-strip device test fixture |
KR102309675B1 (en) * | 2021-07-30 | 2021-10-07 | 김재길 | Probe card in film type |
-
2001
- 2001-08-28 JP JP2001257330A patent/JP3645203B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7420380B2 (en) | 2003-07-02 | 2008-09-02 | Hitachi, Ltd. | Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method |
US7598100B2 (en) | 2004-11-18 | 2009-10-06 | Renesas Technology Corp. | Manufacturing method of semiconductor integrated circuit device |
US7776626B2 (en) | 2005-03-11 | 2010-08-17 | Renesas Technology Corp. | Manufacturing method of semiconductor integrated circuit device |
US8357933B2 (en) | 2005-03-11 | 2013-01-22 | Renesas Electronics Corporation | Manufacturing method of semiconductor integrated circuit device |
US7688086B2 (en) | 2005-11-11 | 2010-03-30 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device and probe card |
JP2008164486A (en) * | 2006-12-28 | 2008-07-17 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device, and method of manufacturing thin-film probe sheet used in the same |
US8206997B2 (en) | 2006-12-28 | 2012-06-26 | Renesas Electronics Corporation | Method of manufacturing a semiconductor integrated circuit device and a method of manufacturing a thin film probe sheet for using the same |
JP2008298678A (en) * | 2007-06-01 | 2008-12-11 | Micronics Japan Co Ltd | Electrical connection device |
CN108957047A (en) * | 2018-08-24 | 2018-12-07 | 西南应用磁学研究所 | Micro-strip device test fixture |
CN108957047B (en) * | 2018-08-24 | 2023-08-11 | 西南应用磁学研究所 | Microstrip device test fixture |
KR101922848B1 (en) | 2018-11-05 | 2018-11-27 | 김재길 | Probe card with elastic body |
KR102309675B1 (en) * | 2021-07-30 | 2021-10-07 | 김재길 | Probe card in film type |
Also Published As
Publication number | Publication date |
---|---|
JP3645203B2 (en) | 2005-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1123615A (en) | Connector and inspection system | |
JP3315339B2 (en) | Method for manufacturing semiconductor device, method for probing to semiconductor device, and apparatus therefor | |
JP4465995B2 (en) | Probe sheet, probe card, semiconductor inspection apparatus, and semiconductor device manufacturing method | |
JP3553791B2 (en) | CONNECTION DEVICE AND ITS MANUFACTURING METHOD, INSPECTION DEVICE, AND SEMICONDUCTOR ELEMENT MANUFACTURING METHOD | |
EP0999451A2 (en) | Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element | |
US7423439B2 (en) | Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device | |
US7956627B2 (en) | Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device | |
KR100309889B1 (en) | Probe Device | |
KR100938038B1 (en) | Transfer circuit, connection sheet, probe sheet, probe card, semiconductor inspection apparatus, and method of manufacturing semiconductor device | |
JP2001159643A (en) | Connecting device and inspection system | |
JP2002139554A (en) | Method for inspecting semiconductor device | |
JP4535494B2 (en) | Thin film probe sheet manufacturing method and semiconductor chip inspection method | |
JP2966671B2 (en) | Probe card | |
JP3839347B2 (en) | Manufacturing method of semiconductor device | |
JP2681850B2 (en) | Probe board | |
JP2002098736A (en) | Semiconductor device testing device | |
JP2009098153A (en) | Method for manufacturing thin film probe | |
JP4246558B2 (en) | Wiring substrate for probe and method for manufacturing semiconductor element | |
JP2000188162A (en) | Contact unit | |
JP2004132699A (en) | Connecting apparatus, semiconductor chip inspecting apparatus, and method for manufacturing the connecting apparatus | |
JP2006071486A (en) | Connecting device, semiconductor chip inspection device, and manufacturing method of semiconductor device | |
JP3563361B2 (en) | Method for manufacturing semiconductor device | |
JPH1183941A (en) | Connecting apparatus, semiconductor element-inspecting apparatus and semiconductor element | |
JP2008185596A (en) | Connection device | |
JPH02236467A (en) | Probing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |