JP2002124669A - 炭化珪素半導体の製造方法および炭化珪素半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】ドレイン領域およびソース領域に対して自己整
合的にゲート電極層を形成してSiC半導体装置を製造す
る。 【解決手段】Ｐ+型SiC基板１０上にＰ-型エピタキシャ
ル層２０が積層される。Ｐ-型エピタキシャル層２０の
所定の領域にＮ+型ドレイン領域３０とＮ+型ソース領域
４０とが形成され、各領域の表面に酸化膜１４５と１４
０がそれぞれ形成される。ドレイン領域３０とソース領
域４０とに挟まれるチャネル領域に酸化膜１４５および
１４０をマスクにして凹型の溝１８５が設けられる。溝
１８５内にゲート絶縁膜５０を介してゲート電極層６０
が設けられる。Ｎ+型ドレイン領域３０、Ｎ+型ソース領
域４０、およびゲート電極層６０にドレイン電極９０、
ソース電極７０、およびゲート電極(メタル)８０がそれ
ぞれ設けられる。各電極を絶縁するほう素燐シリカガラ
ス１１０と、基板を保護するほう素燐シリカガラス２０
０とが形成され、Ｐ+型SiC基板１０の裏面には基板コン
タクト電極１００が設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、SiC（炭化珪素）
上にSi酸化膜を形成する炭化珪素半導体の製造方法、お
よび炭化珪素半導体装置に関する。

【０００２】

【従来の技術】SiC（炭化珪素）は、熱的および化学的
に安定した性質を有することが知られている。たとえば
4H-SiCは、エネルギーバンドギャップがシリコンの約３
倍と大きくて電気的な耐圧特性がシリコンより優れてい
るので、電力制御用素子などへの応用が期待されてい
る。SiC半導体の製造工程では、シリコンの場合と異な
り、イオン注入後の活性化熱処理のために１４００〜１
７００℃の温度による高温熱処理が必要である。多結晶
シリコン膜や酸化膜などの材料は、このような高温熱処
理に耐えられない。したがって、たとえばＭＯＳＦＥＴ
においては、シリコン半導体の製造工程で用いられるよ
うに、ゲート電極となる多結晶シリコン膜をマスクにし
てイオン注入を行い、ゲート電極とソース領域およびド
レイン領域とを自己整合(セルフアライン)的に形成する
方法を用いることができない。このため、ソース領域お
よびドレイン領域を形成するためのイオン注入および活
性化熱処理を行ってから、ゲート絶縁膜および多結晶シ
リコン膜を成膜してゲート部分を形成する。つまり、Si
C半導体の製造工程では、ドレイン領域およびソース領
域の形成と、ゲート電極および多結晶シリコン膜の形成
とをそれぞれ別のフォトリソグラフィ工程で行う。

【０００３】

【発明が解決しようとする課題】ドレイン領域およびソ
ース領域の形成と、ゲート電極および多結晶シリコン膜
の形成とを別々のフォトリソグラフィ工程を用いて行う
と、ドレイン領域およびソース領域とゲート電極との間
に位置ずれが生じるおそれがある。このため、あらかじ
め位置ずれを考慮して設計する結果、半導体素子の微細
化が困難であった。

【０００４】本発明の目的は、イオン注入後の高温熱処
理により不純物領域を活性化した後に、自己整合的にゲ
ート電極層を形成するSiC半導体装置の製造方法、およ
びこの製造方法によって製造されるSiC半導体装置を提
供することにある。

【０００５】

【課題を解決するための手段】一実施の形態を示す図
１、図６、図９、図１４に対応づけて本発明を説明す
る。 （１）請求項１に記載の発明による炭化珪素半導体装置
の製造方法は、第１導電型の炭化珪素半導体基板２０
(１６０)(３５)の表面の所定の領域に第２導電型の不純
物領域３０，４０(４５)を形成する工程と、形成された
不純物領域３０，４０(４５)の表面を選択的に熱酸化す
る工程と、熱酸化により形成された酸化膜１４５，１４
０(１４１，１４６)をマスクとして第２導電型の不純物
領域３０，４０(４５)の一部を露出させる溝１８５(１
８６)(１８０)を基板２０(１６０)(３５)に形成する工
程と、形成された溝１８５(１８６)(１８０)の内側に層
間膜５０を成膜する工程と、成膜された層間膜５０の表
面に電極層６０(６４)を形成する工程と、電極層６０
(６４)および不純物領域３０，４０(４５)に接する導体
膜８０，９０，７０(７５，９５)を配設する工程とを有
することにより、上述した目的を達成する。 （２）請求項２に記載の発明は、請求項１に記載の炭化
珪素半導体装置の製造方法において、第２導電型の不純
物領域３０，４０(４５)は、基板２０(１６０)(３５)の
表面の所定の領域にイオン注入によって形成されること
を特徴とする。 （３）請求項３に記載の発明は、請求項１または２に記
載の炭化珪素半導体装置の製造方法において、不純物領
域３０，４０(４５)を選択的に熱酸化する工程は、水蒸
気雰囲気中で熱処理を行うことを特徴とする。 （４）請求項４に記載の発明による炭化珪素半導体装置
の製造方法は、第１導電型の炭化珪素半導体基板２０の
表面の全面に第２導電型の不純物層(３１，４１)を形成
する工程と、形成された不純物層(３１，４１)の所定の
領域を深さ方向に貫通して基板２０の表面に達する溝１
８８を形成する工程と、形成された溝１８８の内側に層
間膜５６を成膜する工程と、成膜された層間膜５６の表
面に電極層６３を形成する工程と、電極層６３および不
純物層３１，４１に接する導体膜８０，９０，７０を配
設する工程とを有することにより、上述した目的を達成
する。 （５）請求項５に記載の発明は、請求項１〜４のいずれ
かに記載の炭化珪素半導体装置の製造方法において、形
成された溝１８５(１８０)(１８６)(１８８)の一部に沿
ってチャネル領域が形成されることを特徴とする。 （６）請求項６に記載の発明は、請求項１〜５のいずれ
かに記載の炭化珪素半導体装置の製造方法において、電
極層６０(６３)(６４)は、多結晶シリコン膜であること
を特徴とする。 （７）請求項７に記載の発明による炭化珪素半導体装置
は、第１導電型の炭化珪素半導体基板２０と、基板２０
の表面の所定の領域に形成される第２導電型の不純物領
域３０，４０と、不純物領域３０，４０の表面に形成さ
れる第１の酸化膜１４５，１４０と、不純物領域３０，
４０の一部を露出するように基板２０に設けられる溝１
８５と、溝１８５の内側に形成される第２の酸化膜５０
と、第２の酸化膜５０の表面に形成される電極６０とを
有することにより、上述した目的を達成する。 （８）請求項８に記載の発明による炭化珪素半導体装置
は、第１導電型の炭化珪素半導体基板２０と、基板２０
の表面の全面に形成される第２導電型の不純物層３１，
４１と、不純物層３１，４１の所定の領域を深さ方向に
基板２０の表面に達するように貫通する溝１８８と、溝
１８８の内側に形成される酸化膜５６と、酸化膜５６の
表面に形成される電極６３とを有することにより、上述
した目的を達成する。 （９）請求項９に記載の発明による縦型炭化珪素半導体
装置は、第１導電型の炭化珪素半導体基板２５と、基板
２５の表面の所定の領域に形成される第２導電型の第１
の不純物領域１６０と、第１の不純物領域１６０の所定
の領域に形成される第１導電型の第２の不純物領域４５
と、第２の不純物領域４５の表面に形成される第１の酸
化膜１４１，１４６と、基板２５に設けられる第２の不
純物領域４５の一部を露出する溝１８６と、溝１８６の
内側に形成される第２の酸化膜５０と、第２の酸化膜５
０の表面に形成される電極６０とを有することにより、
上述した目的を達成する。 （１０）請求項１０に記載の発明による縦型炭化珪素半
導体装置は、第１導電型の炭化珪素半導体基板２５と、
基板２５の表面の全面に形成される第２導電型の不純物
層３５と、不純物層３５の表面の所定の領域に形成され
る第１導電型の第１の不純物領域４５と、第１の不純物
領域４５の表面に形成される第１の酸化膜１４１，１４
６と、第１の不純物領域４５の側部を露出するとともに
不純物層３５を深さ方向に基板２５の表面に達するよう
に貫通する溝１８０と、溝１８０の内側に形成される第
２の酸化膜５０と、第２の酸化膜５０の表面に形成され
る電極６４とを有することにより、上述した目的を達成
する。 （１１）請求項１１に記載の発明による炭化珪素半導体
装置は、第１導電型の炭化珪素半導体基板２０(１６０)
(３５)の表面の所定の領域に第２導電型の不純物領域３
０，４０(４５)を形成し、形成された不純物領域３０，
４０(４５)の表面を選択的に熱酸化し、熱酸化により形
成された酸化膜１４５，１４０(１４１，１４６)をマス
クとして第２導電型の不純物領域３０，４０(４５)の一
部を露出させる溝１８５(１８６)(１８０)を基板２０
(１６０)に形成し、形成された溝１８５(１８６)(１８
０)の内側に層間膜５０を成膜し、成膜された層間膜５
０の表面に電極層６０(６４)を形成し、電極層６０(６
４)および不純物領域３０，４０(４５)に接する導体膜
８０，９０，７０(７５，９５)を配設することにより、
上述した目的を達成する。 （１２）請求項１２に記載の発明による炭化珪素半導体
装置は、第１導電型の炭化珪素半導体基板２０の表面の
全面に第２導電型の不純物層３１，４１を形成し、形成
された不純物層３１，４１の所定の領域を深さ方向に貫
通して基板２０の表面に達する溝１８８を形成し、形成
された溝１８８の内側に層間膜５６を成膜し、成膜され
た層間膜５６の表面に電極層６３を形成し、電極層６３
および不純物層３１，４１に接する導体膜８０，９０，
７０を配設することにより、上述した目的を達成する。

【０００６】なお、上記課題を解決するための手段の項
では、本発明をわかりやすく説明するために実施の形態
の図と対応づけたが、これにより本発明が実施の形態に
限定されるものではない。

【０００７】

【発明の効果】以上詳細に説明したように本発明によれ
ば、次のような効果を奏する。 （１）請求項１〜３，５，６，１１に記載の発明では、
第１導電型の炭化珪素半導体基板の表面の所定の領域に
形成される第２導電型の不純物領域の表面に選択的に酸
化膜を形成し、この酸化膜をマスクにして炭化珪素半導
体基板に溝を形成し、溝の内側に電極を形成するように
した。このため、不純物領域と電極との位置関係が自己
整合的に決定されるので、製造時の寸法精度が向上す
る。この結果、素子の微細化が可能になる。 （２）請求項４〜６，１２に記載の発明では、第１導電
型の炭化珪素半導体基板の表面の全面に形成される第２
導電型の不純物層の所定の領域を深さ方向に貫通して炭
化珪素半導体基板の表面に達する溝を形成し、溝の内側
に電極を形成するようにした。このため、不純物領域と
電極との位置関係が自己整合的に決定されるので、製造
時の寸法精度が向上する。この結果、素子の微細化が可
能になる。 （３）請求項７に記載の発明による炭化珪素半導体装置
では、第１導電型の炭化珪素半導体基板の表面の所定の
領域に形成された第２導電型の不純物領域の表面に第１
の酸化膜を形成し、不純物領域の一部を露出するように
炭化珪素半導体基板に設けた溝の内側に第２の酸化膜を
形成し、第２の酸化膜の表面に電極を形成するようにし
た。したがって、たとえば、第１の酸化膜をマスクにし
て溝を設けるようにすれば、不純物領域と電極との位置
関係を自己整合的に決定することができ、素子の微細化
が可能になる。 （４）請求項８に記載の発明による炭化珪素半導体装置
では、第１導電型の炭化珪素半導体基板の表面の全面に
形成された第２導電型の不純物層の所定の領域を深さ方
向に炭化珪素半導体基板の表面に達するように貫通する
溝を設け、溝の内側に形成した酸化膜の表面に電極を形
成するようにした。したがって、不純物層と電極との位
置関係を自己整合的に決定することができ、素子の微細
化が可能になる。 （５）請求項９に記載の発明による縦型炭化珪素半導体
装置では、第１導電型の炭化珪素半導体基板の表面の所
定の領域に第２導電型の第１の不純物領域を形成し、こ
の第１の不純物領域の所定の領域に形成された第１導電
型の第２の不純物領域の表面に第１の酸化膜を形成し、
第２の不純物領域の一部を露出するように炭化珪素半導
体基板に設けた溝の内側に第２の酸化膜を形成し、この
第２の酸化膜の表面に電極を形成するようにした。この
結果、たとえば、第１の酸化膜をマスクにして溝を設け
るようにすれば、第２の不純物領域と電極との位置関係
を自己整合的に決定することができ、素子の微細化が可
能になる。 （６）請求項１０に記載の発明による縦型炭化珪素半導
体装置では、第１導電型の炭化珪素半導体基板の表面の
全面に形成された第２導電型の不純物層を形成し、この
不純物層の表面の所定の領域に形成された第１導電型の
第１の不純物領域の表面に第１の酸化膜を形成し、第１
の不純物領域の側部を露出するとともに、不純物層を深
さ方向に炭化珪素半導体基板の表面に達するように貫通
する溝の内側に第２の酸化膜を形成し、この第２の酸化
膜の表面に電極を形成するようにした。この結果、たと
えば、第１の酸化膜をマスクにして溝を設けるようにす
れば、第１の不純物領域と電極との位置関係を自己整合
的に決定することができ、素子の微細化が可能になる。

【０００８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 −第一の実施の形態− 図１は、本発明の第一の実施の形態により製造されるSi
C電解効果トランジスタの単位セルの断面図である。図
１において、基板コンタクトを取るためのＰ+型SiC基板
１０上にベース層となるＰ-型エピタキシャル層２０が
積層されている。Ｐ-型エピタキシャル層２０の表面の
所定の領域に、Ｎ+型ドレイン領域３０とＮ+型ソース領
域４０とが形成されている。Ｎ+型ドレイン領域３０お
よびＮ+型ソース領域４０の表面には、酸化膜１４５お
よび１４０がそれぞれ形成されている。ドレイン領域３
０とソース領域４０との間に挟まれるチャネル領域に
は、ドレイン領域３０およびソース領域４０の一部を露
出させるように凹型の溝１８５が設けられている。溝１
８５内の表面上には、ゲート絶縁膜５０を介して、多結
晶シリコン膜からなるゲート電極層６０が選択的に設け
られている。

【０００９】Ｎ+型ドレイン領域３０、Ｎ+型ソース領域
４０、およびゲート電極層(多結晶シリコン膜)６０に
は、それぞれに接するようにドレイン電極９０、ソース
電極７０、およびゲート電極(メタル)８０が設けられて
いる。各電極の上には、各電極を絶縁するほう素燐シリ
カガラス１１０が形成されている。ほう素燐シリカガラ
ス１１０の上にも、保護膜としてほう素燐シリカガラス
２００が形成されている。Ｐ+型SiC基板１０の裏面に
は、基板コンタクト電極１００が設けられている。

【００１０】第一の実施の形態によるSiC電界効果トラ
ンジスタの製造方法は、Ｎ+型ドレイン領域３０およ
びＮ+型ソース領域４０に、水蒸気雰囲気の熱酸化で酸
化膜１４５および１４０を選択的に形成する点と、ド
レイン領域３０とソース領域４０との間に挟まれる部分
に溝１８５を形成する点と、ゲート電極(多結晶シリ
コン膜)６０とＮ+型ドレイン領域３０およびＮ+型ソー
ス領域４０とを完全に自己整合するように形成する点に
特徴を有する。

【００１１】上述した図１に示されるSiC電界効果トラ
ンジスタの製造方法について、図２〜図５を参照して説
明する。図２(a)において、Ｐ+型SiC基板１０の上に、
たとえば、不純物濃度が１×１０１４〜１×１０１８cm
−３、厚さが０.１〜３０μmのＰ-型SiCエピタキシャル
領域２０が形成される。図２(b)において、たとえば、
常圧ＣＶＤ(chemical vapor deposition)法によりほう
素燐シリカガラス１１５を成膜する。ほう素燐シリカガ
ラス１１５は、ドレイン領域およびソース領域を形成す
る場所が開口されるようにパターニングが行われる。次
に、たとえば、９００〜１３００℃の温度で熱酸化を行
い、厚さが０.１〜１００nmの熱酸化膜１２０を成膜さ
せる。

【００１２】Ｎ+型ドレイン領域３０およびＮ+型ソース
領域４０を形成するために、たとえば、１００〜１００
０℃の温度で燐イオン１３０を注入する。注入された燐
イオン１３０は、Ｐ-型SiCエピタキシャル領域２０にお
いて燐原子１３５となる。イオン注入時のドーズ量と加
速電圧は、総ドーズ量が１×１０１２〜１×１０１６cm
−２であり、加速電圧が３０〜６００ＫeVである。Ｎ型
不純物としては、燐の他に窒素、ヒ素などを用いてもよ
い。

【００１３】図２(c)において、ほう素燐シリカガラス
１１５および熱酸化膜１２０を、たとえば、フッ酸(HF)
を用いて除去した後、１０００〜１７００℃の温度で熱
処理を行い、注入した不純物を活性化する。不純物の活
性化処理後に、水蒸気雰囲気において９００〜１３００
℃の温度で熱酸化を行う。このとき、高濃度に不純物が
注入されているＮ+型ドレイン領域３０およびＮ+型ソー
ス領域４０が選択的に酸化され、厚い酸化膜１４５(ド
レイン領域)および１４０(ソース領域)が形成される。
酸化膜１４５および１４０の厚さは、たとえば、１０〜
１０００nmである。これらの厚い酸化膜１４５および１
４０は、次工程でSiCをエッチングして溝１８５を形成
する際のマスクとなる。

【００１４】厚く酸化されない領域２１０の酸化膜の厚
さは、たとえば、厚さ０.１〜２００nmである。イオン
注入により形成される高濃度のＮ+型層、あるいはＰ+型
層に対して選択的に厚い酸化膜を成長させるには、ドラ
イ雰囲気において熱酸化を行うよりも水蒸気雰囲気にお
いて熱酸化を行う方が適している。

【００１５】図３(a)において、厚く酸化されない領域
２１０の酸化膜を、たとえば、フッ酸によるエッチング
で取り除く。このエッチング処理の際に、厚く成長され
た酸化膜１４５および１４０をレジストなどを用いて保
護しなくてもよい。酸化膜１４５および１４０は、上述
したように厚く酸化されない領域２１０の酸化膜の膜厚
に比べて３倍以上の厚さを有するので、厚く酸化されな
い領域２１０の酸化膜を除去するためにエッチング処理
を施した後でも、十分に所望の厚さの膜厚を有するから
である。

【００１６】図３(b)において、厚い酸化膜１４５およ
び１４０をマスクにしてＰ-型SiCエピタキシャル領域２
０をエッチングし、溝１８５を形成する。このとき、溝
１８５の側壁において、高濃度のＮ+型ドレイン領域３
０およびＮ+型ソース領域４０が十分に露出する程度の
深さに形成する。また、溝１８５を形成するためにＰ-
型SiCエピタキシャル領域２０をエッチングする際は、
エッチングされるＰ-型SiCエピタキシャル領域２０と、
エッチングされない酸化膜１４５および１４０との間に
エッチングの選択比がとれるように、CF６、SF６、NF
３、C２F６などのガスと、酸素ガスとを用いた条件でエ
ッチングを行う。

【００１７】図３(c)において、ゲート絶縁膜５０を、
たとえば、９００〜１３００℃の温度による熱酸化で形
成する。なお、溝１８５の表面にエッチングにより生じ
たダメージ層を除去するため、犠牲酸化膜を溝１８５の
表面に一旦形成した上で、形成された犠牲酸化膜をフッ
酸などで除去した後からゲート絶縁膜５０を形成するた
めの熱酸化を行ってもよい。この場合の犠牲酸化膜の形
成も、９００〜１３００℃の温度による熱酸化で行う。

【００１８】図４(a)において、厚い酸化膜１４５、１
４０、およびゲート絶縁膜５０上から減圧ＣＶＤ法によ
り多結晶シリコン膜６５を堆積させる。多結晶シリコン
膜６５の厚さは、溝１８５の深さと同じくらいが適当で
ある。さらに多結晶シリコン膜６５の上から、たとえ
ば、フォトレジスト１５０を堆積させる。ここで、フォ
トレジスト１５０は、その表面が下地の段差の影響を受
けないぐらい十分に平坦となるような厚み(たとえば、
０.０１〜２０μm)に堆積させる。

【００１９】図４(b)において、フォトレジスト１５０
と多結晶シリコン膜６５との間のエッチングの選択比が
１となるように、CF６、SF６、NF３、C２F６などのガス
と、酸素ガスとを用いた条件でドライエッチングを施
す。これにより、フォトレジスト１５０および多結晶シ
リコン膜６５に対するエッチバックが行われる。このと
き、厚い酸化膜１４５および１４０をストッパーとし、
溝１８５内に選択的に多結晶シリコン膜６０を形成す
る。多結晶シリコン膜６０は、多結晶シリコン膜６５が
ドライエッチング後に溝１８５内に残されたものであ
る。なお、エッチバック処理において、多結晶シリコン
膜６０の全てを除去しないようにする。フォトレジスト
１５５はドライエッチング後にフォトレジスト１５０が
残されたものであり、多結晶シリコン膜６７はドライエ
ッチング後に溝１８５以外の領域に多結晶シリコン膜６
５が残されたものである。

【００２０】図４(c)において、フォトレジスト１５５
が残されている場合に、たとえば、酸素プラズマや硫酸
でフォトレジスト１５５を除去する。必要に応じて、多
結晶シリコン膜６７も除去する。ただし、設計の工夫に
よっては多結晶シリコン膜６７を除去しなくてもよい。
図５(a)において、たとえば、常圧ＣＶＤ法によりほう
素燐シリカガラス１１０を成膜する。さらに、基板裏面
に基板コンタクト電極１００として金属膜を蒸着し、た
とえば、６００〜１４００℃の温度で熱処理してオーミ
ック電極とする。図５(b)において、フォトリソグラフ
ィによりほう素燐シリカガラス１１０をパターニングし
てコンタクトホールを形成する。さらに、金属膜を蒸着
してパターニングすることにより、ドレイン電極９０、
ソース電極７０、およびゲート電極(メタル)８０を形成
する。そして、常圧ＣＶＤ法によりほう素燐シリカガラ
ス２００を成膜し、パターニングしてカバー膜を形成す
ると、図１のSiC電界効果トランジスタが完成する。

【００２１】図１のSiC電解効果トランジスタの動作を
説明すると、ゲート電極８０に正の電圧を印加すること
によって、ゲート電極に対向したＰ型SiC領域表面のチ
ャネル領域に反転層が生じる。この結果、ドレイン領域
３０およびソース領域４０間が導通して電流が流れる。
ゲート電圧８０に印加する正の電圧を取り除くと、ドレ
イン領域３０およびソース領域４０間が遮断される。

【００２２】以上説明した第一の実施の形態によれば、
次の作用効果が得られる。 （１）ドレイン領域３０およびソース領域４０にそれぞ
れ厚い酸化膜１４５および１４０を選択的に形成する。
これら厚い酸化膜１４５および１４０をマスクにしてエ
ッチングを行い、チャネル領域に溝１８５を形成し、こ
の溝１８５にゲート電極層６０を形成するようにした。
したがって、ドレイン領域３０およびソース領域４０に
対してゲート電極層６０を自己整合的に形成でき、マス
ク合わせ時に生じる位置ずれなどの不均一の問題が生じ
ない。この結果、SiC電界効果トランジスタの素子設計
の微細化が可能となり、チャネル密度を高めることがで
きる。さらに、ソースおよびドレイン領域とゲート電極
との位置合せの余裕代が不要になり、ソースおよびドレ
イン領域を小さくできる結果、ソースおよびドレイン領
域の抵抗を小さくできる。 （２）ゲート電極層６０(多結晶シリコン膜)のパターニ
ングにフォトリソグラフィ工程が必要ないので、製造工
程が容易となり安定した特性と、高い歩留まりを得るこ
とができる。

【００２３】なお、上述した説明では、Ｐ+型のSiC基板
１０を用いて基板コンタクト電極１００を裏面に形成す
る構造としているが、Ｎ+型のSiC基板の上にＰ-型のエ
ピタキシャル層を成長させ、基板コンタクト電極をＰ-
型エピタキシャル層の表面側に形成するようにしてもよ
い。またＰ-型のSiC基板を用いてもよい。

【００２４】上述した図３(a)において、厚く酸化され
ない領域２１０の酸化膜を除去する際に厚い酸化膜１４
５および１４０をレジストで保護しないようにしたが、
厚い酸化膜１４５および１４０をフォトレジストなどで
保護して上記フッ酸によるエッチングを行うようにして
もよい。

【００２５】−第二の実施の形態− 図６は、本発明の第二の実施の形態により製造されるSi
C電解効果トランジスタの単位セルの断面図である。図
６において、Ｐ+型SiC基板１０およびＰ-型エピタキシ
ャル層２０は図１と同じである。Ｐ-型エピタキシャル
層２０の表面の所定の領域に、Ｎ+型ドレイン領域３１
とＮ+型ソース領域４１とが形成されている。ドレイン
領域３１とソース領域４１との間に挟まれるチャネル領
域には、ドレイン領域３１およびソース領域４１の側部
を露出させるように溝１８８が設けられている。溝１８
８、ドレイン領域３１およびソース領域４１の表面上に
は、ゲート絶縁膜５６が設けられている。溝１８８の内
側には、ゲート絶縁膜５６を介して、多結晶シリコン膜
からなるゲート電極層６３が選択的に形成されている。

【００２６】Ｎ+型ドレイン領域３１、Ｎ+型ソース領域
４１、およびゲート電極層(多結晶シリコン膜)６３に
は、それぞれに接するようにドレイン電極９０、ソース
電極７０、およびゲート電極(メタル)８０が設けられて
いる。各電極の上には、各電極を絶縁するほう素燐シリ
カガラス１１０が形成されている。ほう素燐シリカガラ
ス１１０の上にも、保護膜としてほう素燐シリカガラス
２００が形成されている。Ｐ+型SiC基板１０の裏面に
は、基板コンタクト電極１００が設けられている。

【００２７】第二の実施の形態によるSiC電界効果トラ
ンジスタの製造方法は、溝１８８を形成することにより
後述するＮ+型SiCエピタキシャル領域２６を分離してド
レイン領域３１とソース領域４１とを形成し、この溝１
８８にゲート電極(多結晶シリコン膜)６３を形成する点
に特徴を有する。

【００２８】上述した図６に示されるSiC電界効果トラ
ンジスタの製造方法について、図７〜図８を参照して説
明する。図７(a)において、Ｐ+型SiC基板１０の上に、
たとえば、不純物濃度が１×１０１４〜１×１０１８cm
−３、厚さが０.１〜３０μmのＰ-型SiCエピタキシャル
領域２０が形成される。さらに、たとえば、不純物濃度
が１×１０１８〜１×１０２１cm−３、厚さが０.０１
〜１０μmの高濃度Ｎ+型SiCエピタキシャル領域２６を
エピタキシャルにより形成する。なお、Ｎ+型層２６
は、燐もしくは窒素などをイオン注入して形成してもよ
い。

【００２９】図７(b)において、たとえば、ほう素燐シ
リカガラス１１６をマスクとするドライエッチング技術
により、高濃度Ｎ+型層２６を深さ方向に貫通するよう
に溝１８８を形成する。このとき、Ｎ+型SiCエピタキシ
ャル領域２６が分離されてＮ+型ドレイン領域３１およ
びＮ+型ソース領域４１が形成される。

【００３０】図７(c)において、ゲート絶縁膜５６を、
たとえば、９００〜１３００℃の温度による熱酸化で形
成する。なお、ドライエッチングにより生じた溝１８８
の表面のダメージ層を除去するため、犠牲酸化膜を溝１
８８の表面に一旦形成した上で、形成された犠牲酸化膜
をフッ酸などで除去した後からゲート絶縁膜５６を形成
するための熱酸化を行ってもよい。犠牲酸化膜の形成
は、たとえば、９００〜１３００℃の温度による熱酸化
で行う。ゲート酸化膜５６の上から減圧ＣＶＤ法により
多結晶シリコン膜６２を堆積させ、その上にフォトレジ
スト１５６を表面が十分平坦となるような厚みに堆積さ
せる。

【００３１】図８(a)において、フォトレジスト１５６
と多結晶シリコン膜６２との間のエッチングの選択比が
１となるように、CF６、SF６、NF３、C２F６などのガス
と、酸素ガスとを用いた条件でドライエッチングを施
す。これにより、フォトレジスト１５６および多結晶シ
リコン膜６２に対するエッチバックが行われる。このと
き、溝１８８内に選択的に多結晶シリコン膜６３が形成
される。多結晶シリコン膜６３は、多結晶シリコン膜６
２がドライエッチング後に溝１８８内に残されたもので
ある。なお、エッチバック処理において、多結晶シリコ
ン膜６３の全てを除去しないようにする。フォトレジス
ト１５７は、ドライエッチング後にフォトレジスト１５
６が残されたものである。

【００３２】図８(b)において、フォトレジスト１５７
が残されている場合に、たとえば、酸素プラズマや硫酸
でフォトレジスト１５７を除去し、たとえば、常圧ＣＶ
Ｄ法によりほう素燐シリカガラス１１０を成膜する。基
板裏面には基板コンタクト電極１００として金属膜を蒸
着し、たとえば、６００〜１４００℃の温度で熱処理し
てオーミック電極とする。図６のように、フォトリソグ
ラフィによりほう素燐シリカガラス１１０をパターニン
グしてコンタクトホールを形成する。さらに、金属膜を
蒸着してパターン形成することにより、ソース電極７
０、ゲート電極(メタル)８０およびドレイン電極９０を
形成する。その後、常圧ＣＶＤ法によりほう素燐シリカ
ガラス２００を成膜し、パターニングしてカバー膜を形
成すると、図６のSiC電解効果トランジスタが完成す
る。

【００３３】以上説明した第二の実施の形態によれば、
次の作用効果が得られる。ほう素燐シリカガラス１１６
をマスクとしてドライエッチングを行い、高濃度Ｎ+型
層２６を深さ方向に貫通するように溝１８８を形成し、
Ｎ+型層２６を分離してＮ+型ドレイン領域３１およびＮ
+型ソース領域４１を形成する。この溝１８８にゲート
電極層６３を形成するようにした。したがって、ドレイ
ン領域３１およびソース領域４１に対してゲート電極層
６３を自己整合的に形成でき、マスク合わせ時に生じる
位置ずれなどの不均一の問題が生じない。この結果、Si
C電界効果トランジスタの素子設計の微細化が可能とな
り、チャネル密度を高めることができる。さらに、ソー
スおよびドレイン領域とゲート電極との位置合せの余裕
代が不要になり、ソースおよびドレイン領域を小さくで
きる結果、ソースおよびドレイン領域の抵抗を小さくで
きる。 （２）ゲート電極層６３(多結晶シリコン膜)のパターニ
ングにフォトリソグラフィ工程が必要ないので、製造工
程が容易となり安定した特性と、高い歩留まりを得るこ
とができる。。

【００３４】第二の実施の形態でも、Ｐ+型のSiC基板１
０を用いて基板コンタクト電極１００を裏面に形成する
構造としているが、Ｎ+型のSiC基板の上にＰ-型のエピ
タキシャル層を成長させ、基板コンタクト電極をＰ-型
エピタキシャル層の表面側に形成するようにしてもよ
い。またＰ-型のSiC基板を用いてもよい。

【００３５】−第三の実施の形態− 図９は、本発明の第三の実施の形態により製造される縦
型構造のSiC電解効果トランジスタの断面図である。図
９において、チャネル領域がゲート絶縁膜５０に対向す
るＰ-型SiCベース領域１６０に形成され、基板裏面にド
レイン電極９５が設けられている。ソース領域４５の表
面には、厚く成長された酸化膜１４１が形成されてい
る。ソース領域４５の一部を露出させるように凹型の溝
１８６が設けられ、溝１８６内の表面上には、ゲート絶
縁膜５０を介して多結晶シリコン膜からなるゲート電極
層６０が選択的に設けられている。

【００３６】Ｐ-型SiCベース領域１６０へのコンタクト
は、Ｐ+型高濃度不純物層(Ｐ+型ベースコンタクト領域)
１７０をＮ+型ソース領域４５と接続して接地するソー
ス電極７５によってとられている。このＰ-型SiCベース
領域１６０へのコンタクトは、ストライプ構造によって
図示されていない部分からとるようにしてもよい。Ｎ+
型SiC基板１５の裏面にはドレイン電極９５が設けられ
ている。ゲート電極層６０および各領域上には、これら
を絶縁するほう素燐シリカガラス１１０が設けられてい
る。ほう素燐シリカガラス１１０の上にも、カバー膜と
してほう素燐シリカガラス２００が形成されている。

【００３７】第三の実施の形態によるSiC電界効果トラ
ンジスタの製造方法は、Ｎ+型ソース領域４５および
Ｐ+型ベースコンタクト領域１７０に、水蒸気雰囲気の
熱酸化で酸化膜１４１および１４６を選択的に形成する
点と、ソース領域４５の間に挟まれる部分に溝１８６
を形成する点と、ゲート電極(多結晶シリコン膜)６０
とＮ+型ソース領域４５とを完全に自己整合するように
形成する点に特徴を有する。

【００３８】上述した図９に示される縦型SiC電解効果
トランジスタの製造方法について、図１０〜図１３を参
照して説明する。図１０(a)において、Ｎ+型SiC基板１
５の上に、たとえば、不純物濃度が１×１０１４〜１×
１０１８cm−３、厚さが０.１〜３０μmのＮ-型SiCエピ
タキシャル領域２５が形成される。図１０(b)におい
て、たとえば、常圧ＣＶＤ法によりほう素燐シリカガラ
ス１１７を成膜する。ほう素燐シリカガラス１１７は、
Ｐ+型ベースコンタクト領域を形成する場所が開口され
るようにパターニングが行われる。次に、たとえば、９
００〜１３００℃の温度で熱酸化をい、厚さが０.１〜
１００nmの熱酸化膜１２１を成膜させる。

【００３９】Ｐ+型ベースコンタクト領域１７０を形成
するために、たとえば、１００〜１０００℃の温度でア
ルミニウムイオン１３１を注入する。注入されたアルミ
ニウムイオン１３１は、Ｎ-型SiCエピタキシャル領域２
５においてアルミニウム原子１３６となる。イオン注入
時のドーズ量と加速電圧は、たとえば、総ドーズ量が１
×１０１２〜１×１０１６cm−２であり、加速電圧が３
０〜６００ＫeVである。Ｐ+型ベースコンタクト領域１
７０を形成する不純物としては、アルミニウムの他にほ
う素、ガリウムなどを用いてもよい。

【００４０】図１０(c)において、ほう素燐シリカガラ
ス１１７および熱酸化膜１２１を、たとえば、フッ酸を
用いて除去した後、再び常圧ＣＶＤ法によりほう素燐シ
リカガラス１１８を成膜する。ほう素燐シリカガラス１
１８は、Ｐ-型SiCベース領域を形成する場所が開口され
るようにパターニングが行われる。次に、たとえば、９
００〜１３００℃の温度で熱酸化を行い、厚さが０.１
〜１００nmの熱酸化膜１２２を成膜させる。

【００４１】Ｐ-型SiCベース領域１６０を形成するため
に、たとえば、１００〜１０００℃の温度でほう素イオ
ン１３２を注入する。注入されたほう素イオン１３２
は、Ｎ-型SiCエピタキシャル領域２５においてほう素原
子１３７となる。イオン注入時のドーズ量と加速電圧
は、たとえば、総ドーズ量が１×１０１２〜１×１０１
６cm−２であり、加速電圧が３０〜６００ＫeVである。
Ｐ-型SiCベース領域１６０を形成する不純物としては、
ほう素の他にアルミニウム、ガリウムなどを用いてもよ
い。

【００４２】図１１(a)において、ほう素燐シリカガラ
ス１１８および熱酸化膜１２２を、たとえば、フッ酸を
用いて除去した後、再び常圧ＣＶＤ法によりほう素燐シ
リカガラス１１９を成膜する。ほう素燐シリカガラス１
１９は、Ｎ+型SiCソース領域を形成する場所が開口され
るようにパターニングが行われる。次に、たとえば、９
００〜１３００℃の温度で熱酸化を行い、厚さが０.１
〜１００nmの熱酸化膜１２３を成膜させる。

【００４３】Ｎ+型SiCソース領域４５を形成するため
に、たとえば、１００〜１０００℃の温度で燐イオン１
３３を注入する。注入された燐イオン１３３は、Ｎ-型S
iCエピタキシャル領域２５において燐原子１３８とな
る。イオン注入時のドーズ量と加速電圧は、たとえば、
総ドーズ量が１×１０１２〜１×１０１６cm−２であ
り、加速電圧が３０〜６００ＫeVである。Ｎ+型SiCソー
ス領域４５を形成する不純物としては、燐の他に窒素、
ヒ素などを用いてもよい。

【００４４】図１１(b)において、ほう素燐シリカガラ
ス１１９および熱酸化膜１２３を、たとえば、フッ酸を
用いて除去した後、１０００〜１７００℃の温度で熱処
理を行い、注入した不純物１３６〜１３８を活性化す
る。これにより、Ｐ+型ベースコンタクト領域１７０、
Ｐ-型ベース領域１６０、およびＮ+型ソース領域４５が
形成される。図１１(c)において、たとえば、水蒸気雰
囲気において９００〜１３００℃の温度で熱酸化を行
う。このとき、高濃度に不純物が注入されているＮ+型
ソース領域４５およびＰ+型ベースコンタクト領域１７
０が選択的に酸化され、厚い酸化膜１４１(ソース領域)
および１４６(ベースコンタクト領域)が形成される。酸
化膜１４１および１４６の厚さは、たとえば、１０〜１
０００nmである。これらの厚い酸化膜１４１および１４
６は、次工程でSiCをエッチングして溝１８６を形成す
る際のマスクとなる。

【００４５】厚く酸化されない領域２１１の酸化膜の厚
さは、たとえば、０.１〜２００nmである。イオン注入
により形成される高濃度のＮ+型層、あるいはＰ+型層に
対して選択的に厚い酸化膜を成長させるには、ドライ雰
囲気において熱酸化を行うよりも水蒸気雰囲気において
熱酸化を行う方が適している。

【００４６】図１２(a)において、厚く酸化されない領
域２１１の酸化膜を、たとえば、フッ酸によるエッチン
グで取り除く。このエッチング処理の際に、厚く成長さ
れた酸化膜１４１および１４６をレジストなどを用いて
保護しなくてもよい。酸化膜１４１および１４６は、上
述したように厚く酸化されない領域２１１の酸化膜の膜
厚に比べて３倍以上の厚さを有するので、厚く酸化され
ない領域２１１の酸化膜を除去するためにエッチング処
理を施した後でも、十分に所望の厚さの膜厚を有するか
らである。

【００４７】図１２(b)において、厚い酸化膜１４１を
マスクにしてSiC領域２５、１６０をエッチングし、溝
１８６を形成する。このとき、溝１８６の側壁におい
て、高濃度のＮ+型ソース領域４５が十分に露出する程
度の深さに形成する。また、溝１８６を形成するために
SiC領域２５，１６０をエッチングする際は、エッチン
グされるSiC領域２５および１６０と、エッチングされ
ない酸化膜１４１との間にエッチングの選択比がとれる
ように、CF６、SF６、NF３、C２F６などのガスと、酸素
ガスとを用いた条件でエッチングを行う。

【００４８】図１２(c)において、ゲート絶縁膜５０
を、たとえば、９００〜１３００℃の温度による熱酸化
で形成する。なお、溝１８６の表面にエッチングにより
生じたダメージ層を除去するため、犠牲酸化膜を溝１８
６の表面に一旦形成した上で、形成された犠牲酸化膜を
フッ酸などで除去した後からゲート絶縁膜５０を形成す
るための熱酸化を行ってもよい。この場合の犠牲酸化膜
の形成も、９００〜１３００℃の温度による熱酸化で行
う。

【００４９】図１３(a)において、厚い酸化膜１４１、
１４６、およびゲート絶縁膜５０の上から減圧ＣＶＤ法
により多結晶シリコン膜６５を堆積させる。多結晶シリ
コン膜６５の厚さは、溝１８６の深さと同じくらいが適
当である。さらに多結晶シリコン膜６５の上から、たと
えば、フォトレジスト１５０を堆積させる。ここで、フ
ォトレジスト１５０は、その表面が下地の段差の影響を
受けないぐらい十分に平坦となるような厚み(たとえ
ば、０.０１〜２０μm)に堆積させる。

【００５０】図１３(b)において、フォトレジスト１５
０と多結晶シリコン膜６５との間のエッチングの選択比
が１となるように、CF６、SF６、NF３、C２F６などのガ
スと、酸素ガスとを用いた条件でドライエッチングを施
す。これにより、フォトレジスト１５０および多結晶シ
リコン膜６５に対するエッチバックが行われる。このと
き、厚い酸化膜１４１をストッパーとし、溝１８６内に
選択的に多結晶シリコン膜６０を形成する。多結晶シリ
コン膜６０は、多結晶シリコン膜６５がドライエッチン
グ後に溝１８６内に残されたものである。なお、エッチ
バック処理において、多結晶シリコン膜６０の全てを除
去しないようにする。フォトレジスト１５５はドライエ
ッチング後にフォトレジスト１５０が残されたものであ
り、多結晶シリコン膜６７はドライエッチング後に溝１
８６以外の領域に多結晶シリコン膜６５が残されたもの
である。

【００５１】図１３(c)において、フォトレジスト１５
５が残されている場合に、たとえば、酸素プラズマや硫
酸でフォトレジスト１５５を除去する。必要に応じて、
多結晶シリコン膜６７も除去する。ただし、設計の工夫
によっては多結晶シリコン膜６７を除去しなくてもよ
い。図９のように、たとえば、常圧ＣＶＤ法によりほう
素燐シリカガラス１１０を成膜し、基板裏面にドレイン
電極９５として金属膜を蒸着する。ほう素燐シリカガラ
ス１１０をフォトリソグラフィによりパターニングして
コンタクトホールを形成する。さらに、金属膜を蒸着し
てパターンを形成し、たとえば、６００〜１４００℃の
温度で熱処理してソース電極７５とする。なお、ゲート
電極はこの図では示されない部分よりとり出している。
そして、常圧ＣＶＤ法によりほう素燐シリカガラス２０
０を成膜し、パターニングしてカバー膜を形成すると、
図９の縦型SiC電界効果トランジスタが完成する。

【００５２】以上説明した第三の実施の形態によれば、
Ｎ+型ソース領域４５およびＰ+型ベースコンタクト領域
１７０に、それぞれ厚い酸化膜１４１および１４６を選
択的に形成する。これら厚い酸化膜１４１および１４６
をマスクにしてエッチングを行い、チャネル領域に溝１
８６を形成し、この溝１８６にゲート電極層６０を形成
するようにした。したがって、ソース領域４５に対して
ゲート電極層６０を自己整合的に形成でき、マスク合わ
せ時に生じる位置ずれなどの不均一の問題が生じない。
この結果、縦型SiC電界効果トランジスタの素子設計の
微細化が可能となり、チャネル密度を高めることができ
る。さらに、ゲート電極層６０(多結晶シリコン膜)のパ
ターニングにフォトリソグラフィ工程が必要ないので、
製造工程が容易となり安定した特性と、高い歩留まりを
得ることができる。

【００５３】上述した図１２(a)において、厚く酸化さ
れない領域２１１の酸化膜を除去する際に厚い酸化膜１
４１および１４６をレジストで保護しないようにした
が、厚い酸化膜１４１および１４６をフォトレジストな
どで保護して上記フッ酸によるエッチングを行うように
してもよい。

【００５４】−第四の実施の形態− 図１４は、本発明の第四の実施の形態により製造される
縦型構造のSiC電解効果トランジスタの断面図である。
図１４において、チャネル領域が溝１８０に沿ってゲー
ト絶縁膜５０に対向するＰ-型SiCエピタキシャル領域３
５に形成され、基板裏面にドレイン電極９５が設けられ
ている。ソース領域４５の表面には、厚く成長された酸
化膜１４１が形成されている。溝１８０は、ソース領域
４５の側部を露出させ、Ｐ-型SiCエピタキシャル領域３
５を貫通してＮ-型SiCエピタキシャル領域２５に達して
いる。溝１８０内の表面上には、ゲート絶縁膜５０を介
して多結晶シリコン膜からなるゲート電極層６４が選択
的に設けられている。

【００５５】Ｐ-型SiCエピタキシャル領域３５へのコン
タクトは、Ｐ+型高濃度不純物層(Ｐ+型ベースコンタク
ト領域)１７０をＮ+型ソース領域４５と接続して接地す
るソース電極７５によってとられている。このＰ-型SiC
エピタキシャル領域３５へのコンタクトは、ストライプ
構造によって図示されていない部分からとるようにして
もよい。Ｎ+型SiC基板１５の裏面にはドレイン電極９５
が設けられている。ゲート電極層６４および各領域上に
は、これらを絶縁するほう素燐シリカガラス１１０が設
けられている。ほう素燐シリカガラス１１０の上にも、
カバー膜としてほう素燐シリカガラス２００が形成され
ている。

【００５６】第四の実施の形態によるSiC電界効果トラ
ンジスタの製造方法は、Ｎ+型ソース領域４５および
Ｐ+型ベースコンタクト領域１７０に、水蒸気雰囲気の
熱酸化で酸化膜１４１および１４６を選択的に形成する
点と、ソース領域４５の間に挟まれる部分に、Ｐ-型
エピタキシャル領域３５を貫通する溝１８０を形成する
点と、ゲート電極(多結晶シリコン膜)６４とＮ+型ソ
ース領域４５とを完全に自己整合するように形成する点
に特徴を有する。

【００５７】上述した図１４に示される縦型SiC電解効
果トランジスタの製造方法について、図１５〜図１８を
参照して説明する。図１５(a)において、Ｎ+型SiC基板
１５の上に、たとえば、不純物濃度が１×１０１４〜１
×１０１８cm−３、厚さが０.１〜３０μmのＮ-型SiCエ
ピタキシャル領域２５が形成される。Ｎ-型SiCエピタキ
シャル領域２５上に、たとえば、不純物濃度が１×１０
１４〜１×１０１８cm−３、厚さが０.１〜３０μmのＰ
-型SiCエピタキシャル領域３５が形成される。なお、Ｐ
-型エピタキシャル領域３５は、イオン注入技術を用い
て形成してもよい。

【００５８】図１５(b)において、たとえば、常圧ＣＶ
Ｄ法によりほう素燐シリカガラス１１７を成膜する。ほ
う素燐シリカガラス１１７は、Ｐ+型ベースコンタクト
領域を形成する場所が開口されるようにパターニングが
行われる。次に、たとえば、９００〜１３００℃の温度
で熱酸化をい、厚さが０.１〜１００nmの熱酸化膜１２
１を成膜させる。

【００５９】Ｐ+型ベースコンタクト領域１７０を形成
するために、たとえば、１００〜１０００℃の温度でア
ルミニウムイオン１３１を注入する。注入されたアルミ
ニウムイオン１３１は、Ｐ-型SiCエピタキシャル領域３
５においてアルミニウム原子１３６となる。イオン注入
時のドーズ量と加速電圧は、たとえば、総ドーズ量が１
×１０１２〜１×１０１６cm−２であり、加速電圧が３
０〜６００ＫeVである。Ｐ+型ベースコンタクト領域１
７０を形成する不純物としては、アルミニウムの他にほ
う素、ガリウムなどを用いてもよい。

【００６０】図１５(c)において、ほう素燐シリカガラ
ス１１７および熱酸化膜１２１を、たとえば、フッ酸を
用いて除去した後、再び常圧ＣＶＤ法によりほう素燐シ
リカガラス１１９を成膜する。ほう素燐シリカガラス１
１９は、Ｎ+型ソース領域を形成する場所が開口される
ようにパターニングが行われる。次に、たとえば、９０
０〜１３００℃の温度で熱酸化を行い、厚さが０.１〜
１００nmの熱酸化膜１２３を成膜させる。

【００６１】Ｎ+型SiCソース領域４５を形成するため
に、たとえば、１００〜１０００℃の温度で燐イオン１
３３を注入する。注入された燐イオン１３３は、Ｐ-型S
iCエピタキシャル領域３５において燐原子１３８とな
る。イオン注入時のドーズ量と加速電圧は、たとえば、
総ドーズ量が１×１０１２〜１×１０１６cm−２であ
り、加速電圧が３０〜６００ＫeVである。Ｎ+型SiCソー
ス領域４５を形成する不純物としては、燐の他に窒素、
ヒ素などを用いてもよい。

【００６２】図１６(a)において、ほう素燐シリカガラ
ス１１９および熱酸化膜１２３を、たとえば、フッ酸を
用いて除去した後、１０００〜１７００℃の温度で熱処
理を行い、注入した不純物１３６および１３８を活性化
する。これにより、Ｐ+型ベースコンタクト領域１７
０、およびＮ+型ソース領域４５が形成される。図１６
(b)において、たとえば、水蒸気雰囲気において９００
〜１３００℃の温度で熱酸化を行う。このとき、高濃度
に不純物が注入されているＮ+型ソース領域４５および
Ｐ+型ベースコンタクト領域１７０が選択的に酸化さ
れ、厚い酸化膜１４１(ソース領域)および１４６(ベー
スコンタクト領域)が形成される。酸化膜１４１および
１４６の厚さは、たとえば、１０〜１０００nmである。
これらの厚い酸化膜１４１および１４６は、次工程でSi
Cをエッチングして溝１８０を形成する際のマスクとな
る。

【００６３】厚く酸化されない領域２１１の酸化膜の厚
さは、たとえば、０.１〜２００nmである。イオン注入
により形成される高濃度のＮ+型層、あるいはＰ+型層に
対して選択的に厚い酸化膜を成長させるには、ドライ雰
囲気において熱酸化を行うよりも水蒸気雰囲気において
熱酸化を行う方が適している。

【００６４】図１６(c)において、厚く酸化されない領
域２１１の酸化膜を、たとえば、フッ酸によるエッチン
グで取り除く。このエッチング処理の際に、厚く成長さ
れた酸化膜１４１および１４６をレジストなどを用いて
保護しなくてもよい。酸化膜１４１および１４６は、上
述したように厚く酸化されない領域２１１の酸化膜の膜
厚に比べて３倍以上の厚さを有するので、厚く酸化され
ない領域２１１の酸化膜を除去するためにエッチング処
理を施した後でも、十分に所望の厚さの膜厚を有するか
らである。

【００６５】図１７(a)において、Ｎ+型ソース領域４５
とＰ+型ベースコンタクト領域１７０との間に、たとえ
ば、常圧ＣＶＤ法によりほう素燐シリカガラス１１１を
成膜し、パターニングを行う。パターニング後のほう素
燐シリカガラス１１１は、次工程でSiCエッチングを行
う際のマスクになる。これは、ゲート絶縁膜５０に対向
するＰ-型SiCエピタキシャル領域３５に形成されるチャ
ネル領域に対して、Ｐ+型ベースコンタクト領域１７０
からＰ-型SiCエピタキシャル領域３５を介して電気的に
導通させるためである。

【００６６】図１７(b)において、厚い酸化膜１４１、
１４６およびほう素燐シリカガラス１１１をマスクにし
てＰ-型SiCエピタキシャル領域３５をエッチングし、溝
１８０を形成する。このとき、溝１８０は、Ｐ-型SiCエ
ピタキシャル領域３５を貫通し、Ｎ型SiCエピタキシャ
ル領域２５に達するように形成される。また、溝１８０
を形成するためにＰ-型SiCエピタキシャル領域３５をエ
ッチングする際は、エッチングされるSiC領域３５と、
エッチングされない酸化膜１４１、１４６およびほう素
燐シリカガラス１１１との間にエッチングの選択比がと
れるように、CF６、SF６、NF３、C２F６などのガスと、
酸素ガスとを用いた条件でエッチングを行う。

【００６７】図１７(c)において、ゲート絶縁膜５０
を、たとえば、９００〜１３００℃の温度による熱酸化
で形成する。なお、溝１８０の表面にエッチングにより
生じたダメージ層を除去するため、犠牲酸化膜を溝１８
０の表面に一旦形成した上で、形成された犠牲酸化膜を
フッ酸などで除去した後からゲート絶縁膜５０を形成す
るための熱酸化を行ってもよい。この場合の犠牲酸化膜
の形成も、９００〜１３００℃の温度による熱酸化で行
う。

【００６８】図１８(a)において、厚い酸化膜１４１、
１４６、およびゲート絶縁膜５０の上から減圧ＣＶＤ法
により多結晶シリコン膜６８を堆積させる。多結晶シリ
コン膜６８の厚さは、たとえば、１０〜１０００nmとす
る。さらに多結晶シリコン膜６８の上から、たとえば、
フォトレジスト１５０を堆積させる。ここで、フォトレ
ジスト１５０は、その表面が下地の段差の影響を受けな
いぐらい十分に平坦となるような厚み(たとえば、０.０
１〜２０μm)に堆積させる。

【００６９】図１８(b)において、フォトレジスト１５
０と多結晶シリコン膜６８との間のエッチングの選択比
が１となるように、CF６、SF６、NF３、C２F６などのガ
スと、酸素ガスとを用いた条件でドライエッチングを施
す。これにより、フォトレジスト１５０および多結晶シ
リコン膜６８に対するエッチバックが行われる。このと
き、厚い酸化膜１４１をストッパーとし、溝１８０内に
選択的に多結晶シリコン膜６４を形成する。多結晶シリ
コン膜６４は、多結晶シリコン膜６８がドライエッチン
グ後に溝１８０内に残されたものである。なお、エッチ
バック処理において、多結晶シリコン膜６４の全てを除
去しないようにする。フォトレジスト１５５はドライエ
ッチング後にフォトレジスト１５０が残されたものであ
り、多結晶シリコン膜６９はドライエッチング後に溝１
８０以外の領域に多結晶シリコン膜６８が残されたもの
である。

【００７０】図１８(c)において、フォトレジスト１５
５が残されている場合に、たとえば、酸素プラズマや硫
酸でフォトレジスト１５５を除去する。必要に応じて、
多結晶シリコン膜６９も除去する。ただし、設計の工夫
によっては多結晶シリコン膜６９を除去しなくてもよ
い。図１４のように、たとえば、常圧ＣＶＤ法によりほ
う素燐シリカガラス１１０を成膜し、基板裏面にドレイ
ン電極９５として金属膜を蒸着する。ほう素燐シリカガ
ラス１１０をフォトリソグラフィによりパターニングし
てコンタクトホールを形成する。さらに、金属膜を蒸着
してパターンを形成し、たとえば、６００〜１４００℃
の温度で熱処理してソース電極７５とする。なお、ゲー
ト電極はこの図では示されない部分よりとり出してい
る。そして、常圧ＣＶＤ法によりほう素燐シリカガラス
２００を成膜し、パターニングしてカバー膜を形成する
と、図１４の縦型SiC電界効果トランジスタが完成す
る。

【００７１】以上説明した第四の実施の形態によれば、
Ｎ+型ソース領域４５およびＰ+型ベースコンタクト領域
１７０に、それぞれ厚い酸化膜１４１および１４６を選
択的に形成する。Ｎ+型ソース領域４５およびＰ+型ベー
スコンタクト領域１７０間にほう素燐シリカガラス１１
１を設ける。これら厚い酸化膜１４１、１４６、および
ほう素燐シリカガラス１１１をマスクにしてエッチング
を行い、チャネル領域に溝１８０を形成し、この溝１８
０にゲート電極層６４を形成するようにした。したがっ
て、ソース領域４５に対して溝１８０を自己整合でき、
さらに溝１８０に対してゲート電極層６４を自己整合的
に形成できる。したがって、マスク合わせ時に生じる位
置ずれなどの不均一の問題がなくなる結果、縦型SiC電
界効果トランジスタの素子設計の微細化が可能となり、
チャネル密度を高めることができる。さらに、溝１８０
の形成およびゲート電極層６４(多結晶シリコン膜)のパ
ターニングにフォトリソグラフィ工程が必要ないので、
製造工程が容易となり安定した特性と、高い歩留まりを
得ることができる。

【００７２】上述した図１６(c)において、厚く酸化さ
れない領域２１１の酸化膜を除去する際に厚い酸化膜１
４１および１４６をレジストで保護しないようにした
が、厚い酸化膜１４１および１４６をフォトレジストな
どで保護して上記フッ酸によるエッチングを行うように
してもよい。

【００７３】なお、以上の説明では、本発明の電界効果
トランジスタの重要な応用例としてＮ型のインバージョ
ンタイプの電界効果トランジスタを例にあげたが、導電
型を逆にしたＰ型のインバージョンタイプの電界効果ト
ランジスタに本発明を適用してよいのはもちろんであ
る。さらにチャネル領域を蓄積層型で形成したＮ型およ
びＰ型の電界効果トランジスタに適用することもでき
る。

【００７４】また、以上説明した第一の実施の形態〜第
四の実施の形態ではとりあげなかったが、ＩＧＢＴ、Ｍ
ＯＳサイリスタなどの電圧駆動ＭＯＳパワー素子にも本
発明を適用することができる。

【００７５】特許請求の範囲における各構成要素と、発
明の実施の形態における各構成要素との対応について説
明すると、Ｐ-型SiCエピタキシャル領域２０、Ｐ-型SiC
ベース領域１６０、Ｐ-型SiCエピタキシャル領域３５、
およびＮ-型エピタキシャル領域２５が第１導電型の炭
化珪素半導体基板に、Ｎ+型SiCドレイン領域３０、Ｎ+
型SiCソース領域４０および４５が第２導電型の不純物
領域に、厚く成長された酸化膜１４５，１４０，１４１
および１４６が酸化膜および第１の酸化膜に、ゲート絶
縁膜５０および５６が層間膜および第２の酸化膜に、ゲ
ート電極６０，６３および６４が電極層に、ゲート電極
８０、ドレイン電極９０，９５、およびソース電極７
０，７５が導体膜に、Ｎ+型SiCエピタキシャル領域２６
が第２導電型の不純物層に、Ｐ-型SiCベース領域１６０
が第２導電型の第１の不純物領域に、Ｎ+型SiCソース領
域４５が第１導電型の第２の不純物領域に、Ｐ+型ベー
スコンタクト領域１７０が第２導電型の第３の不純物領
域に、Ｐ+型SiCエピタキシャル領域３５が第２導電型の
不純物層に、Ｎ+型SiCソース領域４５が第１導電型の第
１の不純物領域に、Ｐ+型ベースコンタクト領域１７０
が第２導電型の第２の不純物領域に、それぞれ対応す
る。

【図面の簡単な説明】

【図１】第一の実施の形態により製造されるSiC電解効
果トランジスタの断面図である。

【図２】第一の実施の形態によるSiC電界効果トランジ
スタの製造方法を説明する図である。

【図３】第一の実施の形態によるSiC電界効果トランジ
スタの製造方法を説明する図である。

【図４】第一の実施の形態によるSiC電界効果トランジ
スタの製造方法を説明する図である。

【図５】第一の実施の形態によるSiC電界効果トランジ
スタの製造方法を説明する図である。

【図６】第二の実施の形態により製造されるSiC電解効
果トランジスタの断面図である。

【図７】第二の実施の形態によるSiC電界効果トランジ
スタの製造方法を説明する図である。

【図８】第二の実施の形態によるSiC電界効果トランジ
スタの製造方法を説明する図である。

【図９】第三の実施の形態により製造される縦型SiC電
解効果トランジスタの断面図である。

【図１０】第三の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【図１１】第三の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【図１２】第三の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【図１３】第三の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【図１４】第四の実施の形態により製造される縦型SiC
電解効果トランジスタの断面図である。

【図１５】第四の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【図１６】第四の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【図１７】第四の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【図１８】第四の実施の形態によるSiC電界効果トラン
ジスタの製造方法を説明する図である。

【符号の説明】 １０…Ｐ+型SiC基板、 １５…Ｎ+型SiC
基板、２０,３５…Ｐ-型SiCエピタキシャル領域、２５
…Ｎ-型SiCエピタキシャル領域、 ２６…Ｎ+型SiCエピ
タキシャル領域、３０,３１…Ｎ+型SiCドレイン領域、
４０,４１,４５…Ｎ+型SiCソース領域、５０,５６…
ゲート絶縁膜、 ５５…ゲート酸化膜、６０,
６１,６３,６４…ゲート電極(多結晶シリコン膜)、６
２,６５〜６９…多結晶シリコン膜、 ７０,７５…ソー
ス電極、８０…ゲート電極(メタル)、 ９０,
９５…ドレイン電極、１００…基板コンタクト電極、１
１０,１１１,１１５〜２００…ほう素燐シリカガラス、
１２０,１２１〜１２３…熱酸化膜、 １３０,１３３
…燐イオン、１３１…アルミニウムイオン、 １
３２…ほう素イオン、１３５,１３８…リン原子、
１３６…アルミニウム原子、１３７…ほう素原
子、１４０,１４１…厚く成長された酸化膜(ソース)、
１４５…厚く成長された酸化膜(ドレイン)、１４６…厚
く成長された酸化膜(ベースコンタクト)、１５０,１５
５〜１５７…フォトレジスト、１６０…Ｐ-型SiCベース
領域、 １７０…Ｐ+型ベースコンタクト領域、
１８０,１８５,１８６,１８８…溝、２１０,２１１…厚
く酸化されない領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/265 Ｆ 29/43 Ｚ 21/336 29/62 Ｇ 29/78 ３０１Ｓ ３０１Ｗ ３０１Ｖ ６５８Ａ Ｆターム(参考） 4M104 AA03 BB01 CC05 DD02 DD65 FF02 FF03 FF04 FF27 GG09 GG18 HH20 5F040 DC02 EB01 EC07 EC20 EE03 EL02 FC11 FC14

Claims (12)

【特許請求の範囲】
1. 【請求項１】第１導電型の炭化珪素半導体基板の表面の
   所定の領域に第２導電型の不純物領域を形成する工程
   と、 前記形成された不純物領域の表面を選択的に熱酸化する
   工程と、 前記熱酸化により形成された酸化膜をマスクとして前記
   第２導電型の不純物領域の一部を露出させる溝を前記基
   板に形成する工程と、 前記形成された溝の内側に層間膜を成膜する工程と、 前記成膜された層間膜の表面に電極層を形成する工程
   と、 前記電極層および前記不純物領域に接する導体膜を配設
   する工程とを有することを特徴とする炭化珪素半導体装
   置の製造方法。
2. 【請求項２】請求項１に記載の炭化珪素半導体装置の製
   造方法において、 前記第２導電型の不純物領域は、前記基板の表面の所定
   の領域にイオン注入によって形成されることを特徴とす
   る炭化珪素半導体装置の製造方法。
3. 【請求項３】請求項１または２に記載の炭化珪素半導体
   装置の製造方法において、 前記不純物領域を選択的に熱酸化する工程は、水蒸気雰
   囲気中で熱処理を行うことを特徴とする炭化珪素半導体
   装置の製造方法。
4. 【請求項４】第１導電型の炭化珪素半導体基板の表面の
   全面に第２導電型の不純物層を形成する工程と、 前記形成された不純物層の所定の領域を深さ方向に貫通
   して前記基板の表面に達する溝を形成する工程と、 前記形成された溝の内側に層間膜を成膜する工程と、 前記成膜された層間膜の表面に電極層を形成する工程
   と、 前記電極層および前記不純物層に接する導体膜を配設す
   る工程とを有することを特徴とする炭化珪素半導体装置
   の製造方法。
5. 【請求項５】請求項１〜４のいずれかに記載の炭化珪素
   半導体装置の製造方法において、 前記形成された溝の一部に沿ってチャネル領域が形成さ
   れることを特徴とする炭化珪素半導体装置の製造方法。
6. 【請求項６】請求項１〜５のいずれかに記載の炭化珪素
   半導体装置の製造方法において、 前記電極層は、多結晶シリコン膜であることを特徴とす
   る炭化珪素半導体装置の製造方法。
7. 【請求項７】第１導電型の炭化珪素半導体基板と、 前記基板の表面の所定の領域に形成される第２導電型の
   不純物領域と、 前記不純物領域の表面に形成される第１の酸化膜と、 前記不純物領域の一部を露出するように前記基板に設け
   られる溝と、 前記溝の内側に形成される第２の酸化膜と、 前記第２の酸化膜の表面に形成される電極とを有するこ
   とを特徴とする炭化珪素半導体装置。
8. 【請求項８】第１導電型の炭化珪素半導体基板と、 前記基板の表面の全面に形成される第２導電型の不純物
   層と、 前記不純物層の所定の領域を深さ方向に前記基板の表面
   に達するように貫通する溝と、 前記溝の内側に形成される酸化膜と、 前記酸化膜の表面に形成される電極とを有することを特
   徴とする炭化珪素半導体装置。
9. 【請求項９】第１導電型の炭化珪素半導体基板と、 前記基板の表面の所定の領域に形成される第２導電型の
   第１の不純物領域と、 前記第１の不純物領域の所定の領域に形成される第１導
   電型の第２の不純物領域と、 前記第２の不純物領域の表面に形成される第１の酸化膜
   と、 前記基板に設けられる前記第２の不純物領域の一部を露
   出する溝と、 前記溝の内側に形成される第２の酸化膜と、 前記第２の酸化膜の表面に形成される電極とを有するこ
   とを特徴とする縦型炭化珪素半導体装置。
10. 【請求項１０】第１導電型の炭化珪素半導体基板と、 前記基板の表面の全面に形成される第２導電型の不純物
    層と、 前記不純物層の表面の所定の領域に形成される第１導電
    型の第１の不純物領域と、 前記第１の不純物領域の表面に形成される第１の酸化膜
    と、 前記第１の不純物領域の側部を露出するとともに前記不
    純物層を深さ方向に前記基板の表面に達するように貫通
    する溝と、 前記溝の内側に形成される第２の酸化膜と、 前記第２の酸化膜の表面に形成される電極とを有するこ
    とを特徴とする縦型炭化珪素半導体装置。
11. 【請求項１１】第１導電型の炭化珪素半導体基板の表面
    の所定の領域に第２導電型の不純物領域を形成し、 前記形成された不純物領域の表面を選択的に熱酸化し、 前記熱酸化により形成された酸化膜をマスクとして前記
    第２導電型の不純物領域の一部を露出させる溝を前記基
    板に形成し、 前記形成された溝の内側に層間膜を成膜し、 前記成膜された層間膜の表面に電極層を形成し、 前記電極層および前記不純物領域に接する導体膜を配設
    することを特徴とする炭化珪素半導体装置。
12. 【請求項１２】第１導電型の炭化珪素半導体基板の表面
    の全面に第２導電型の不純物層を形成し、 前記形成された不純物層の所定の領域を深さ方向に貫通
    して前記基板の表面に達する溝を形成し、 前記形成された溝の内側に層間膜を成膜し、 前記成膜された層間膜の表面に電極層を形成し、 前記電極層および前記不純物層に接する導体膜を配設す
    ることを特徴とする炭化珪素半導体装置。