JP2002182247A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2002182247A JP2002182247A JP2001315963A JP2001315963A JP2002182247A JP 2002182247 A JP2002182247 A JP 2002182247A JP 2001315963 A JP2001315963 A JP 2001315963A JP 2001315963 A JP2001315963 A JP 2001315963A JP 2002182247 A JP2002182247 A JP 2002182247A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- liquid crystal
- insulating film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、補助容量の製造工数を
削減した構造を有するアクティブマトリックス形の液晶
表示装置において、補助容量を大きくするとともに、容
量電極の面積を小さくして開口率の向上を図った液晶表
示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device having a structure in which the number of manufacturing steps of an auxiliary capacitor is reduced. And a liquid crystal display device.
【0002】液晶表示装置には単純マトリックス形とア
クティブマトリックス形とがあり、用途によりそれぞれ
使い分けされているが、アクティブマトリックス形は薄
膜トランジスタを各画素に備えており、特定の画素を選
択する時にそのトランジスタをONさせ、それ以外はO
FFにしておくことから、走査線の数が多くてもクロス
トークを抑制することができ、高いコントラスト比を得
ることができる。A liquid crystal display device includes a simple matrix type and an active matrix type, which are selectively used depending on the application. The active matrix type includes a thin film transistor in each pixel, and the transistor is used when a specific pixel is selected. Is turned on, otherwise O
Since the FF is set, crosstalk can be suppressed even when the number of scanning lines is large, and a high contrast ratio can be obtained.
【0003】そのため、アクティブマトリックス形の液
晶表示装置は大面積表示用に適しており、実用化が進め
られている。[0003] Therefore, an active matrix type liquid crystal display device is suitable for large-area display, and its practical use is being promoted.
【0004】[0004]
【従来の技術】図4はアクティブマトリックス形液晶表
示装置の等価回路を示しており、また、図5は薄膜トラ
ンジスタ(TFT)と画素および補助容量の配置を示す
正面図である。2. Description of the Related Art FIG. 4 shows an equivalent circuit of an active matrix type liquid crystal display device, and FIG. 5 is a front view showing the arrangement of thin film transistors (TFTs), pixels and auxiliary capacitors.
【0005】すなわち、複数のゲートバス1と複数のド
レインバス2とがそれぞれ直交し、その交差部に薄膜ト
ランジスタ(TFT)3があり、このTFT3のソース
電極4に容量5と補助容量6とを並列に配列する構造を
とる。That is, a plurality of gate buses 1 and a plurality of drain buses 2 are orthogonal to each other, and a thin film transistor (TFT) 3 is provided at an intersection of the gate buses 1 and a plurality of drain buses 2. Take a structure to arrange in.
【0006】すなわち、TFTのソース電極4は画素7
を構成する一方の透明電極8と回路接続しているが、画
素7は透明電極8を電極とし、他のガラス基板上に形成
した透明電極との間に液晶を介在させて構成されるの
で、静電容量を有しており、電気的に容量5として示す
ことができる。That is, the source electrode 4 of the TFT is connected to the pixel 7
However, since the pixel 7 is configured by using the transparent electrode 8 as an electrode and interposing a liquid crystal between the transparent electrode 8 and a transparent electrode formed on another glass substrate, It has a capacitance and can be electrically shown as a capacitance 5.
【0007】然し、この容量5だけでは静電容量が不足
し、TFT3のスイッチング動作に当たって画面のちら
つき(フリッカ)や残像(焼きつき)を生ずるという問
題がある。However, there is a problem that the capacitance is insufficient with only the capacitance 5, and the switching operation of the TFT 3 causes flicker (flicker) and afterimage (burn-in) of the screen.
【0008】そこで、補助容量5の付加が必要であり、
ガラス基板上に補助容量電極9を形成し、ガラス基板上
に形成してある絶縁膜を誘電体と、透明電極8と対向さ
せて補助容量6を構成している。Therefore, it is necessary to add an auxiliary capacitor 5.
An auxiliary capacitance electrode 9 is formed on a glass substrate, and an auxiliary film 6 is formed by opposing an insulating film formed on the glass substrate to the dielectric and the transparent electrode 8.
【0009】図3は逆スタッガー型TFTと画素と補助
容量の従来構造を示す断面図であり、次の工程により作
られている。FIG. 3 is a cross-sectional view showing a conventional structure of an inverted staggered TFT, a pixel and an auxiliary capacitor, which is manufactured by the following steps.
【0010】すなわち、硼珪酸ガラスなどよりなり、厚
さが約1mmのガラス基板11の上に、アルミニウム(Al)や
タンタル(Ta)のような金属を約100nm の厚さに形成した
後、写真蝕刻技術(フォトリソグラフィ) を用いて選択
エッチングを行い、ゲート電極12と補助容量電極13を形
成する。That is, a metal such as aluminum (Al) or tantalum (Ta) is formed to a thickness of about 100 nm on a glass substrate 11 made of borosilicate glass or the like and having a thickness of about 1 mm. Selective etching is performed using an etching technique (photolithography) to form a gate electrode 12 and an auxiliary capacitance electrode 13.
【0011】次に、プラズマCVD法により窒化シリコ
ン(Si3Nx ) のような絶縁物を約400nm の厚さに被
覆してゲート絶縁膜14を形成する。Next, an insulator such as silicon nitride (Si3 Nx) is coated to a thickness of about 400 nm by a plasma CVD method to form a gate insulating film 14.
【0012】次に、この上に先と同様にプラズマCVD
法などにより動作層15として働く非晶質シリコン膜(以
下a-Si膜)とSi3Nx 膜を形成し、Si3Nx 膜は写真蝕刻
技術を用いてパターンニングし、チャネル保護膜16を形
成する。Next, the plasma CVD is performed on the
An amorphous silicon film (hereinafter referred to as an a-Si film) serving as an operation layer 15 and a Si3Nx film are formed by a method or the like, and the Si3Nx film is patterned by using a photolithography technique to form a channel protective film 16.
【0013】次に、プラズマCVD法によりn型不純物
を添加した非晶質シリコン膜(n+a−Si膜)17と密
着を助けるためのTi膜18とAl膜とを形成し、先と同様に
写真蝕刻技術を用いてパターンニングを行なうことによ
り図示を省略したドレインバスラインに続くドレイン電
極19とソース電極20を形成する。Next, an amorphous silicon film (n + a-Si film) 17 to which an n-type impurity is added and a Ti film 18 and an Al film for assisting adhesion are formed by a plasma CVD method. Next, a drain electrode 19 and a source electrode 20 following a drain bus line (not shown) are formed by performing patterning using a photolithography technique.
【0014】次に、この上にプラズマCVD法により保
護膜21を形成した後、画素形成部の保護膜21をエッチン
グして窓開けし、酸化錫(SnO2) と酸化インジウム(I
n2O3) の固溶体( 略称ITO)よりなる透明導電膜
をスパッタ法などで形成した後、写真蝕刻技術を用いて
パターンニングを行い、透明電極8をパターン形成する
ことにより画素と補助容量が完成している。Next, after a protective film 21 is formed thereon by plasma CVD, the protective film 21 in the pixel forming portion is etched to open a window, and tin oxide (SnO2) and indium oxide (I
After forming a transparent conductive film made of a solid solution (abbreviated as ITO) of n2O3) by sputtering or the like, patterning is performed using a photolithography technique, and the transparent electrode 8 is patterned to complete the pixel and auxiliary capacitance. I have.
【0015】このようにしてTFTは作られているが、
補助容量はガラス基板11の上にゲート電極12と同時に形
成した補助容量電極13を一方の電極とし、ゲート絶縁膜
14と保護膜21を誘電体とし、透明電極8を対極として構
成されている。Although a TFT is made in this way,
The auxiliary capacitance is formed on the glass substrate 11 at the same time as the gate electrode 12 by using the auxiliary capacitance electrode 13 as one electrode.
14 and the protective film 21 are made of a dielectric material, and the transparent electrode 8 is used as a counter electrode.
【0016】こゝで、先に記したように、画面のちらつ
きや残像を無くするためには補助容量は大きい方が望ま
しいが、補助容量電極は画素の下に形成してあるため
に、この電極はむしろ縮小することが好ましい。Here, as described above, it is desirable that the auxiliary capacitance is large in order to eliminate flicker and afterimage on the screen, but since the auxiliary capacitance electrode is formed below the pixel, Preferably, the electrodes are rather reduced.
【0017】[0017]
【発明が解決しようとする課題】TFTを使用するアク
ティブマトリックス形の液晶表示装置においては、TF
Tのスイッチング動作の際に生じる画面のちらつきや残
像を無くするために補助容量を画素の下に設けている
が、電気的には静電容量は従来よりも大きいことが望ま
しい。In an active matrix type liquid crystal display device using a TFT, TF
An auxiliary capacitor is provided below the pixel in order to eliminate the flickering of the screen and the afterimage generated at the time of the switching operation of T, but it is desirable that the electrostatic capacitance is larger than before.
【0018】一方、画像表示の面からは補助容量電極の
大きさを小さくして有効表示面積(開口率)を向上する
ことが必要である。On the other hand, from the viewpoint of image display, it is necessary to reduce the size of the auxiliary capacitance electrode to improve the effective display area (aperture ratio).
【0019】[0019]
【課題を解決するための手段】上記の課題は、基板上に
薄膜トランジスタと補助容量を有する画素部とをマトリ
ックス状に配置してなる液晶表示装置であって、前記薄
膜トランジスタが、前記基板上のゲート電極、前記ゲー
ト電極を覆うゲート絶縁膜、前記ゲート絶縁膜上の動作
層、前記動作層上のソース電極およびドレイン電極、お
よび、前記ソース電極およびドレイン電極とを覆う保護
膜とを備え、前記ゲート電極と同じ材料からなる補助容
量電極、前記ソース電極上の前記保護膜が除去された領
域で前記ソース電極と接続された画素電極、及び、前記
ゲート絶縁膜と同じ材料からなる誘電体で構成される補
助容量、あるいは、前記ゲート電極と同じ材料からなる
補助容量電極、前記ソース電極上の前記保護膜が除去さ
れた領域で前記ソース電極と接続される画素電極、及
び、前記補助容量電極の表面を電解酸化して得られた酸
化膜からなる誘電体で構成される補助容量を有するよう
に構成された液晶表示装置によって解決することができ
る。An object of the present invention is to provide a liquid crystal display device in which a thin film transistor and a pixel portion having an auxiliary capacitance are arranged in a matrix on a substrate, wherein the thin film transistor has a gate on the substrate. An electrode, a gate insulating film covering the gate electrode, an operating layer on the gate insulating film, a source electrode and a drain electrode on the operating layer, and a protective film covering the source electrode and the drain electrode. An auxiliary capacitor electrode made of the same material as the electrode, a pixel electrode connected to the source electrode in a region on the source electrode from which the protective film has been removed, and a dielectric made of the same material as the gate insulating film. The auxiliary capacitance electrode made of the same material as the gate electrode or the auxiliary capacitance electrode made of the same material as the gate electrode, The problem is solved by a liquid crystal display device configured to have a pixel electrode connected to a storage electrode, and an auxiliary capacitor composed of a dielectric made of an oxide film obtained by electrolytically oxidizing the surface of the auxiliary capacitor electrode. be able to.
【0020】[0020]
【作用】先に記したようにアクティブマトリックス形の
液晶表示装置においては、高画質化のために補助容量の
付加が必要であり、必要とする静電容量はTFTのゲー
ト容量と画素容量から決められる。As described above, in the active matrix type liquid crystal display device, it is necessary to add an auxiliary capacitance for high image quality, and the required capacitance is determined by the gate capacitance and the pixel capacitance of the TFT. Can be
【0021】例えば、ゲート長が10μm ,ゲート幅20μ
m のTFTを用い、画素電極の大きさを255 ×90μm と
する場合、画素の下にパターン形成されている補助容量
電極として50×90μm 程度のものが用いられている。For example, the gate length is 10 μm and the gate width is 20 μm.
When the size of the pixel electrode is set to 255.times.90 .mu.m using an m.sup.m TFT, a storage capacitor electrode having a pattern of about 50.times.90 .mu.m is used under the pixel.
【0022】こゝで、従来の補助容量の誘電体は図3に
示すようにゲート絶縁膜14と保護膜21との二層構造をと
り、厚さが約700nm のSi3Nx を用いて形成されてい
る。Here, the conventional storage capacitor dielectric has a two-layer structure of a gate insulating film 14 and a protective film 21 as shown in FIG. 3, and is formed using Si3 Nx having a thickness of about 700 nm. I have.
【0023】そこで、発明者らは誘電体の膜厚を減らす
ことにより補助容量の小形大容量化を行なうために、次
の何れかの方法をとる。 補助容量の誘電体をゲート絶縁膜のみで形成する。 補助容量電極をAlで形成し、誘電体としてはAlを電
解酸化して得た酸化アルミニウム皮膜を使用する。Therefore, the present inventors employ one of the following methods to reduce the storage capacity of the storage capacitor by reducing the thickness of the dielectric. The dielectric of the storage capacitor is formed only of the gate insulating film. An auxiliary capacitance electrode is formed of Al, and an aluminum oxide film obtained by electrolytically oxidizing Al is used as a dielectric.
【0024】本発明は、TFTの駆動が低電圧で行なわ
れるために補助容量が必ずしも高い絶縁破壊電圧を必要
としない点に着目してなされたもので、これにより補助
容量電極の大きさを減少することができる。The present invention has been made in view of the fact that the auxiliary capacitance does not necessarily require a high breakdown voltage because the TFT is driven at a low voltage, thereby reducing the size of the auxiliary capacitance electrode. can do.
【0025】[0025]
【実施例】〔実施例1〕(請求項1関連、図1に対応) 図1は本発明の一実施法を示すもので、本発明に係る補
助容量とTFTの断面図である。Embodiment 1 (Related to Claim 1, Corresponding to FIG. 1) FIG. 1 shows one embodiment of the present invention, and is a sectional view of an auxiliary capacitor and a TFT according to the present invention.
【0026】すなわち、ガラス基板11の上にスパッタ法
を用いてAlを100nm の厚さに形成した後、写真蝕刻技術
を用い、ゲート電極12は、ゲート長10μm 、ゲート幅20
μmの寸法で、また、補助容量電極13は、幅25μm 、長
さ90μm の寸法にパターン形成した。That is, after Al is formed to a thickness of 100 nm on a glass substrate 11 by a sputtering method, the gate electrode 12 is formed to have a gate length of 10 μm and a gate width of 20 using a photolithography technique.
The auxiliary capacitance electrode 13 was formed into a pattern having a width of 25 μm and a length of 90 μm.
【0027】次に、これらのパターンを含む基板上にゲ
ート絶縁膜14として、基板温度を350 ℃に保つ高温プラ
ズマCVD法によってSi3Nx を350nm の厚さに形成し
た。次に、従来と同様にa-Si膜からなる動作層15、チャ
ネル保護膜16,n+a−Si膜17、Ti膜18、Al膜を順次に
膜形成し、写真蝕刻技術を用いてゲート絶縁膜14の上ま
でドライエッチングを行い、ドレイン電極19, ソース電
極20および、図示していないバスラインをパターン形成
する。Next, Si3Nx was formed to a thickness of 350 nm as a gate insulating film 14 on the substrate including these patterns by a high-temperature plasma CVD method keeping the substrate temperature at 350.degree. Next, as before, an active layer 15 made of an a-Si film, a channel protective film 16, an n + a-Si film 17, a Ti film 18, and an Al film are sequentially formed, and the gate is formed by using a photolithography technique. Dry etching is performed on the insulating film 14 to pattern-form the drain electrode 19, the source electrode 20, and a bus line (not shown).
【0028】次に、基板上にSi3Nx を基板温度を200
℃に保つ低温プラズマCVD法により350nm の厚さに形
成して保護膜21を形成する。ここまでの工程は、従来の
工程と変わらない。Next, Si3Nx was placed on the substrate at a substrate temperature of 200
The protective film 21 is formed to have a thickness of 350 nm by a low-temperature plasma CVD method kept at a temperature of ° C. The steps so far are not different from the conventional steps.
【0029】すなわち、画素形成部はガラス基板11の上
に補助容量電極13があり、その上にSi3Nx からなるゲ
ート絶縁膜14と保護膜21が積層されている。That is, in the pixel forming portion, an auxiliary capacitance electrode 13 is provided on a glass substrate 11, on which a gate insulating film 14 made of Si3Nx and a protective film 21 are laminated.
【0030】次に、基板上の全域にレジストを被覆した
後、画素電極の形成領域のみを窓開けし、次の条件でプ
ラズマエッチングを行い、低温で形成してエッチングさ
れ易い保護膜21のみを除いた。Next, after covering the entire region of the substrate with the resist, only the pixel electrode forming region is opened, and plasma etching is performed under the following conditions to form only the protective film 21 which is formed at a low temperature and is easily etched. Removed.
【0031】 エッチャント:CF4 とO2(構成比1:0.1) 総流量 :500 sccm ガス圧 :20 Pa μ波電力 :800 W 次に、スパッタ法によりITOを100nm の厚さに形成
し、写真蝕刻技術を用いて透明電極8を形成した。Etchant: CF4 and O2 (composition ratio 1: 0.1) Total flow rate: 500 sccm Gas pressure: 20 Pa Microwave power: 800 W Next, ITO is formed to a thickness of 100 nm by a sputtering method, and photolithography is performed. Was used to form a transparent electrode 8.
【0032】すなわち、従来の補助容量の膜厚が700nm
であるため、補助容量電極13として50×90μm の面積が
必要であったが、膜厚を1/2 にすることにより面積を25
×90μm に小形化することができた。その結果、開口率
を向上することができる。That is, the thickness of the conventional auxiliary capacitor is 700 nm.
Therefore, an area of 50 × 90 μm was required for the auxiliary capacitance electrode 13, but the area was reduced to 25% by halving the film thickness.
The size could be reduced to × 90 μm. As a result, the aperture ratio can be improved.
【0033】なお、ゲート絶縁膜をこの例のように単一
膜で構成する代わりに複合膜、例えばSi3N4/SiO2
で形成されている場合もある。その場合は、保護膜21を
除く際に、同時にゲート絶縁膜の上層を除くと効果的で
ある。Instead of forming the gate insulating film as a single film as in this example, a composite film, for example, Si 3 N 4 / SiO 2
In some cases. In that case, it is effective to remove the upper layer of the gate insulating film at the same time as removing the protective film 21.
【0034】〔実施例2〕(請求項2関連、図2に対
応) 図2は本発明の他の実施法を示すもので、本発明に係る
別の補助容量とTFTの断面図である。Embodiment 2 (Related to Claim 2, Corresponding to FIG. 2) FIG. 2 shows another embodiment of the present invention, and is a cross-sectional view of another auxiliary capacitor and a TFT according to the present invention.
【0035】すなわち、ガラス基板11の上にスパッタ法
を用いてAlを500nm の厚さに形成した後、写真蝕刻技術
を用い、ゲート電極12はゲート長10μm 、ゲート幅20μ
m の寸法で、また、補助容量電極13は幅5μm 、長さ90
μm の寸法にパターン形成した。That is, after Al is formed to a thickness of 500 nm on a glass substrate 11 by a sputtering method, a photolithography technique is used to form a gate electrode 12 having a gate length of 10 μm and a gate width of 20 μm.
m, and the auxiliary capacitance electrode 13 has a width of 5 μm and a length of 90 μm.
A pattern was formed to a size of μm.
【0036】次に、これらのパターンを含む基板上にゲ
ート絶縁膜14として、基板温度を350 ℃に保つ高温プラ
ズマCVD法によりSi3Nx を350nm の厚さに形成し、
次に従来と同様にa-Si膜よりなる動作層15, チャネル保
護膜16,n+a−Si膜17, Ti膜18, Al 膜と順次に膜形
成し、写真蝕刻技術を用いてゲート絶縁膜14の上までド
ライエッチングを行い、ドレイン電極19、ソース電極20
および、図示していないバスラインをパターン形成す
る。Next, as a gate insulating film 14 on the substrate including these patterns, Si3Nx is formed to a thickness of 350 nm by a high-temperature plasma CVD method in which the substrate temperature is maintained at 350.degree.
Next, as in the conventional case, an active layer 15 composed of an a-Si film, a channel protective film 16, an n + a-Si film 17, a Ti film 18, and an Al film are sequentially formed, and the gate insulating film is formed by using a photolithography technique. Dry etching is performed on the film 14, and the drain electrode 19 and the source electrode 20 are formed.
Then, a bus line (not shown) is patterned.
【0037】次に、基板上にSi3Nx を基板温度を200
℃に保つ低温プラズマCVD法により350nm の厚さに形
成して保護膜21を形成する。ここまでの工程は従来の工
程と変わらない。Next, Si3Nx was placed on the substrate at a substrate temperature of 200
The protective film 21 is formed to have a thickness of 350 nm by a low-temperature plasma CVD method which is maintained at a temperature of ° C. The steps so far are not different from the conventional steps.
【0038】すなわち、画素形成部はガラス基板11の上
に補助容量電極13があり、この上にSi3Nx よりなるゲ
ート絶縁膜14と保護膜21が積層されている。That is, in the pixel forming portion, an auxiliary capacitance electrode 13 is provided on a glass substrate 11, on which a gate insulating film 14 made of Si3Nx and a protective film 21 are laminated.
【0039】次に、基板上の全域にレジストを被覆した
後、画素電極形成領域のみを窓開けし、次の条件で反応
性イオンエッチング(略称RIE)を行い、保護膜21と
ゲート絶縁膜14を除き、Alよりなる補助容量電極13を露
出させた。Next, after the entire area on the substrate is coated with the resist, only the pixel electrode formation area is opened, and reactive ion etching (abbreviated as RIE) is performed under the following conditions to form the protective film 21 and the gate insulating film 14. , The auxiliary capacitance electrode 13 made of Al was exposed.
【0040】 エッチャント:SF6 流量 :200 sccm ガス圧 :2.6 Pa 電力 :800 W 次に、硼酸アンモン: (NH4)3BO3の3%水溶液を電
解液とし、露出しているAlを陽極とし、白金(Pt)板を陰
極とし、定電流化成を行なって150 Vまで電圧を上昇せ
しめ、10分間そのまゝの電圧に保持してAlからなる補助
容量電極13の表面を酸化アルミニウム( γ´Al203)23
に変換させた。Etchant: SF6 Flow rate: 200 sccm Gas pressure: 2.6 Pa Power: 800 W Next, a 3% aqueous solution of ammonium borate: (NH 4) 3 BO 3 was used as an electrolyte, the exposed Al was used as an anode, and platinum (Pt) was used. ) The plate was used as a cathode, the voltage was increased to 150 V by constant current formation, and the voltage was maintained at that voltage for 10 minutes, and the surface of the auxiliary capacitance electrode 13 made of Al was made of aluminum oxide (γ'Al203) 23.
Was converted to
【0041】こゝで、酸化アルミニウム23の成長速度は
約14Å/Vであるので、200nm の厚さのAl酸化膜が成長
している。この比誘電率は約9であるために静電容量は
従来の厚さが700nm のSi3Nx を用い、補助容量電極の
大きさが50×90μm のものと等価となる。Since the growth rate of aluminum oxide 23 is about 14 ° / V, an Al oxide film having a thickness of 200 nm is grown. Since the relative dielectric constant is about 9, the capacitance is equivalent to that of a conventional Si3Nx having a thickness of 700 nm and a storage capacitor electrode having a size of 50 × 90 μm.
【0042】すなわち、補助容量電極の大きさを1/10に
小形化することができ、開口率を向上することができ
た。That is, the size of the auxiliary capacitance electrode can be reduced to 1/10 and the aperture ratio can be improved.
【0043】なお、最近開口率を向上する方法としてゲ
ートバスラインの一部を補助容量電極として使用する提
案もなされているが、この場合にも同様にこの方法を適
用することができる。As a method of improving the aperture ratio, it has recently been proposed to use a part of a gate bus line as an auxiliary capacitance electrode. In this case, this method can be similarly applied.
【0044】[0044]
【発明の効果】本発明の実施によって補助容量を小形化
して開口率の向上を図り、しかも、補助容量の製造工数
を削減した構造を有するアクティブマトリックス形の液
晶表示装置を実現することができる。According to the present invention, it is possible to realize an active matrix type liquid crystal display device having a structure in which the auxiliary capacitor is reduced in size to improve the aperture ratio by reducing the number of manufacturing steps of the auxiliary capacitor.
【図1】 本発明に係る補助容量とTFTの断面図であ
る。FIG. 1 is a cross-sectional view of a storage capacitor and a TFT according to the present invention.
【図2】 本発明に係る別の補助容量とTFTの断面図
である。FIG. 2 is a sectional view of another auxiliary capacitor and a TFT according to the present invention.
【図3】 TFTと画素と補助容量の従来構造を示す断
面図である。FIG. 3 is a sectional view showing a conventional structure of a TFT, a pixel, and an auxiliary capacitor.
【図4】 アクティブマトリックス形液晶表示装置の等
価回路である。FIG. 4 is an equivalent circuit of an active matrix type liquid crystal display device.
【図5】 TFTと画素および補助容量の配置を示す正
面図である。FIG. 5 is a front view showing the arrangement of TFTs, pixels, and auxiliary capacitors.
3 TFT 4 ソース電極 6 補助容量 7 画素 8 透明電極 9、13 補助容量電極 11 ガラス基板 12 ゲート電極 14 ゲート絶縁膜 21 保護膜 23 酸化アルミニウム Reference Signs List 3 TFT 4 Source electrode 6 Auxiliary capacitance 7 Pixel 8 Transparent electrode 9, 13 Auxiliary capacitance electrode 11 Glass substrate 12 Gate electrode 14 Gate insulating film 21 Protective film 23 Aluminum oxide
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA26 JA34 JB63 JB66 KA05 MA05 MA08 MA13 MA17 MA24 NA07 NA27 5F110 AA30 BB01 CC07 DD02 EE03 EE44 FF02 FF03 FF09 FF30 GG02 GG15 GG28 GG29 GG45 HK03 HK04 HK07 HK09 HK16 HK22 HK35 HM18 NN04 NN24 NN35 NN72 NN73 QQ04 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 JA26 JA34 JB63 JB66 KA05 MA05 MA08 MA13 MA17 MA24 NA07 NA27 5F110 AA30 BB01 CC07 DD02 EE03 EE44 FF02 FF03 FF09 FF30 GG02 GG15 GG28 GG29 GG45 HK03 HK18 HK04 HK03 HK04 NN24 NN35 NN72 NN73 QQ04
Claims (2)
をマトリックス状に配置してなる液晶表示装置であっ
て、 前記薄膜トランジスタが、前記基板上のゲート電極、前
記ゲート電極を覆うゲート絶縁膜、前記ゲート絶縁膜上
の動作層、前記動作層上のソース電極およびドレイン電
極、および、前記ソース電極およびドレイン電極とを覆
う保護膜とを備え、 前記ゲート電極と同じ材料からなる補助容量電極、前記
ソース電極上の前記保護膜が除去された領域で前記ソー
ス電極と接続された画素電極、及び、前記ゲート絶縁膜
と同じ材料からなる誘電体で構成される補助容量を有す
ることを特徴とする液晶表示装置。1. A liquid crystal display device comprising a thin film transistor and an auxiliary capacitor arranged in a matrix on a substrate, wherein the thin film transistor includes a gate electrode on the substrate, a gate insulating film covering the gate electrode, and the gate. An operation layer on an insulating film, a source electrode and a drain electrode on the operation layer, and a protective film covering the source electrode and the drain electrode; an auxiliary capacitance electrode made of the same material as the gate electrode; A liquid crystal display device comprising: a pixel electrode connected to the source electrode in a region where the protective film is removed; and an auxiliary capacitance formed of a dielectric made of the same material as the gate insulating film. .
をマトリックス状に配置してなる液晶表示装置であっ
て、 前記薄膜トランジスタが、前記基板上のゲート電極、前
記ゲート電極を覆うゲート絶縁膜、前記ゲート絶縁膜上
の動作層、前記動作層上のソース電極およびドレイン電
極、および、前記ソース電極およびドレイン電極とを覆
う保護膜とを備え、 前記ゲート電極と同じ材料からなる補助容量電極、前記
ソース電極上の前記保護膜が除去された領域で前記ソー
ス電極と接続される画素電極、及び、前記補助容量電極
の表面を電解酸化して得られた酸化膜からなる誘電体で
構成される補助容量を有することを特徴とする液晶表示
装置。2. A liquid crystal display device comprising a thin film transistor and an auxiliary capacitor arranged in a matrix on a substrate, wherein the thin film transistor comprises a gate electrode on the substrate, a gate insulating film covering the gate electrode, and the gate. An operation layer on an insulating film, a source electrode and a drain electrode on the operation layer, and a protective film covering the source electrode and the drain electrode; an auxiliary capacitance electrode made of the same material as the gate electrode; A pixel electrode connected to the source electrode in a region where the protective film is removed, and an auxiliary capacitor formed of a dielectric made of an oxide film obtained by electrolytically oxidizing the surface of the auxiliary capacitor electrode. A liquid crystal display device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001315963A JP2002182247A (en) | 2001-10-12 | 2001-10-12 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001315963A JP2002182247A (en) | 2001-10-12 | 2001-10-12 | Liquid crystal display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17728892A Division JP3265622B2 (en) | 1992-07-06 | 1992-07-06 | Manufacturing method of liquid crystal display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003351828A Division JP2004038212A (en) | 2003-10-10 | 2003-10-10 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002182247A true JP2002182247A (en) | 2002-06-26 |
Family
ID=19134052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001315963A Pending JP2002182247A (en) | 2001-10-12 | 2001-10-12 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002182247A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020127012A (en) * | 2009-07-10 | 2020-08-20 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
2001
- 2001-10-12 JP JP2001315963A patent/JP2002182247A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020127012A (en) * | 2009-07-10 | 2020-08-20 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US11152493B2 (en) | 2009-07-10 | 2021-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11855194B2 (en) | 2009-07-10 | 2023-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
US6218221B1 (en) | Thin film transistor with a multi-metal structure and a method of manufacturing the same | |
JP2637078B2 (en) | Method of depositing gate electrode material for tipping thin film field effect transistor | |
US5060036A (en) | Thin film transistor of active matrix liquid crystal display | |
TW432721B (en) | Method and apparatus for fabricating a TFT with a high aperture ratio | |
CN102456619B (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
JPH1117188A (en) | Active matrix substrate | |
JPH09283518A (en) | Semiconductor device and manufacture thereof | |
US20020135709A1 (en) | Liquid crystal display device and fabricating method thereof | |
TWI237892B (en) | Method of forming thin-film transistor devices with electro-static discharge protection | |
US6104042A (en) | Thin film transistor with a multi-metal structure a method of manufacturing the same | |
JP3265622B2 (en) | Manufacturing method of liquid crystal display device | |
JPH03129326A (en) | Wiring structure and wiring method for semiconductor device | |
JP2664199B2 (en) | Liquid crystal display panel manufacturing method | |
JPH0818058A (en) | Film transistor array and liquid crystal display | |
JP2898509B2 (en) | Active matrix substrate and manufacturing method thereof | |
JP2002182247A (en) | Liquid crystal display device | |
KR920006076B1 (en) | Film transistor array and liquid crystal display device using the same | |
JP2752983B2 (en) | Method of manufacturing thin film transistor for liquid crystal display | |
JP2004038212A (en) | Liquid crystal display device | |
JPH08262492A (en) | Liquid crystal display device | |
JPH06104437A (en) | Semiconductor device | |
JP2006301243A (en) | Display device | |
JPH0315827A (en) | Thin-film transistor, thin-film transistor array and liquid crystal display device | |
JPH09162409A (en) | Manufacturing method for semiconductor device and liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030812 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040514 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |