JP2002158342A

JP2002158342A - 光センサ集積回路

Info

Publication number: JP2002158342A
Application number: JP2000353924A
Authority: JP
Inventors: Kazuhiro Matsunami; 和宏松並; Yoshinari Enomoto; 良成榎本; Makoto Tanaka; 田中　　誠
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-11-21
Filing date: 2000-11-21
Publication date: 2002-05-31

Abstract

(57)【要約】【課題】クリアモールドが吸湿時状態となっても、光検
出信号の検出誤差の小さい光センサ集積回路を提供す
る。【解決手段】光センサ集積回路は、入射光Ｌを受光し電
気信号に変換する受光素子12とこの電気信号を増幅・処
理する演算処理回路13とを同一センサ基板11上に構成
し, 回路素子12,13 上を層間絶縁膜15で保護する集積回
路１と、集積回路１の受光素子12の受光面S1側に配置さ
れ, 受光面S1を除き入射光Ｌが演算処理回路13に影響を
与える部位を遮光処理する遮光金属膜21(A),(B) と、層
間絶縁膜15を介して受光素子12の受光面S1と対向する面
S2と遮光金属膜15とを覆うクリアモールド22と、受光素
子12の層間絶縁膜15側の受光面15と遮光金属膜21との間
の電位をほぼ等電位にする等電位化手段と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フォトダイオード
を用いた光センサを内蔵する集積回路などで、入射光に
よる演算処理回路の誤動作を防止するための遮光金属膜
とその電位の処理手段に関する。

【０００２】

【従来の技術】従来技術による光センサを内蔵する集積
回路、例えば、カメラ用のオートフォーカス集積回路
は、受光する光によって演算処理回路が誤動作するのを
防止するため、この演算処理回路を主とし、入射光Ｌが
影響を与える必要部位の上部を遮光金属膜で覆い、遮光
処理をしている。そして、この遮光金属膜の電位は、演
算処理回路の耐ノイズ性能を向上する観点から、供給電
源電圧(Vdd) または供給電源0V(Vss) に接続して、電位
の固定・安定化を図っている。

【０００３】図４は従来技術による光センサ集積回路図
を示し、図５はこの光センサ集積回路における乾燥期
と、高温・多湿期における検出特性の差異を示す。な
お、従来技術と本発明との光センサ集積回路の差異は、
回路接続上の差異のみであり、形状の要部構成は同じで
あるので、図１は併用して用いる。図１の(A) におい
て、光センサ集積回路は、入射光Ｌを受光する受光素
子，図示例ではフォトダイオード12と，この受光された
電気信号を増幅・処理する後述の演算処理回路13C と,
を同一センサ基板11上に構成し, これらの回路素子(12,
13) 上を層間絶縁膜15で保護する集積回路１と、この集
積回路１の受光素子12の受光面S1側に配置され, この受
光面S1を除き, 入射光Ｌが演算処理回路13C の特性に影
響を与える部位を覆い遮光処理する遮光金属膜21(A,B)
と、層間絶縁膜15を介して受光素子12の受光面S1と対向
する面S2と, 遮光金属膜21(A,B) と, を覆うクリアモー
ルド22と、を備えて一体に形成されている。

【０００４】また、図４において、演算処理回路13C
は、基準電圧Vrefを発生する基準電圧回路VRと、演算増
幅器Q1と、この演算増幅器Q1の負帰還回路側に接続され
る積分容量C と、この積分容量C と並列に接続されるリ
セットスイッチQ2と、を備え、演算増幅器Q1の正入力端
子(+) に基準電圧回路VRの正側端子(+) を接続し、負入
力端子(-) にフォトダイオードFD(12)のカソード電極を
接続し、基準電圧回路VRの負側端子(-) およびフォトダ
イオードFD(12)のアノード電極を電源0V(Vss) に接続す
る。なお、以下の説明では、遮光金属膜21(A,B) を電源
電圧Vdd に接続して構成されている例を取り上げて説明
する。

【０００５】かかる構成により、演算増幅器Q1は、積分
容量C を負帰還回路側に接続した積分器を構成する。こ
の積分器の特徴は、負帰還増幅器回路を構成しているの
で、この積分器が異常発振現象を生じているあるいは出
力が何れかの方向に飽和現象を生じているなどの現象が
生じていない限り、即ち演算増幅器Q1が正常に動作して
いる状態においては、演算増幅器Q1の正入力端子(+) の
電位と負入力端子(-)の電位との差は数mV程度のオフセ
ット電圧であり、通常、演算増幅器Q1の負入力端子(-)
の電位は、正入力端子(+) の電位と等しいと見做すこと
ができる。

【０００６】従って、電源0Vに対して演算増幅器Q1の正
入力端子(+) は +Vrefの基準電圧が印加されているの
で、フォトダイオードFDのカソード・アノード間には、
基準電圧Vref分の逆電圧がバイアスされている状態とな
る。従って、この逆バイアス状態でフォトダイオードFD
に入射光Ｌが入ると、この入射光Ｌの強度に比例した光
電流信号がフォトダイオードFDの逆方向電流（光検出信
号）として流れる。この光検出信号は、 (1) リセットスイッチQ2がONしているとき、即ち、演算
増幅器Q1の負帰還回路を短絡状態にしたとき、積分器出
力は、基準電圧 +Vrefのレベルにある。即ち、基準電圧
+Vrefのレベルに積分器出力はリセットされている。

【０００７】(2) また、リセットスイッチQ2がOFF して
いるとき、積分器出力は、リセットされた基準電圧 +Vr
efのレベルから、入射光Ｌの強度に比例した光電流信号
が積分容量C を充電し、この充電電圧が積分器出力とな
る。従って、リセットスイッチQ2をOFF してから、予め
定められた一定時間経過後の積分器出力V0を読み取るこ
とにより、入射光Ｌの強度を測定することができる。こ
の入射光Ｌの測定方法では、入射光Ｌの強度に比例した
光電流信号を積分して測定しているので、各種ノイズ成
分、例えば、光信号に入射するチラツキや、受光素子12
や演算処理回路13C に結合する電気的高周波ノイズ、な
どの周期の整数倍に選定することにより、ノイズ成分を
除去して、入射光Ｌの強度の平均値を測定することがで
きる。即ち、演算増幅器Q1は, 電源電圧(Vdd-Vss) の単
一電源で上記演算処理回路13C を構成することができ
る。

【０００８】次に、遮光金属膜21, および遮光金属膜21
側の層間絶縁膜15とクリアモールド22との界面S2と, フ
ォトダイオード12の受光面S1との間に層間絶縁膜15によ
る寄生容量Cfが存在するため、この遮光金属膜21とフォ
トダイオード12の受光面S1（カソード電極）とに電位差
があると、電源投入直後に、寄生容量Cfの両端電位差が
当該電位差(Vdd-Vref)になるまで、寄生容量Cfを介して
電荷が流れ、即ち、寄生容量Cfを介して電流が流れ、積
分器出力に誤差を生じると言う問題がある。

【０００９】この問題の重要な例として、光センサ集積
回路のパッケージの吸湿時の暗電流特性がある。図５に
乾燥時と吸湿時の特性を図示する。図５において、横軸
に時間軸を、縦軸に上からA)電源投入、B)リセットスイ
ッチQ2のON-OFF、C)フローティング電位V3、D)基準電圧
Vref, E)出力電圧V0をとる。図４の左側に模擬的に漏れ
抵抗Rlと寄生容量Cfの集中定数で示しているが、電位差
(Vdd-Vref)を漏れ抵抗Rlで除算した電流値の一次進み電
流が流れ、積分容量C に充電される。

【００１０】パッケージが乾燥時では、クリアモールド
22と層間絶縁膜15となす界面の漏れ抵抗Rlが極めて高い
ので、定常状態に入るまでの時間も大きいが、測定対象
のフォトダイオード12による光電流信号に対して、この
誤差要因である一次進み電流が極めて微小量であるの
で、実質的に影響を無視することができる。しかし、光
センサ集積回路が高温・高湿度状態で長時間経過すると
クリアモールド22が吸湿し、パッケージが吸湿状態とな
る。この様な状態では、クリアモールド22と層間絶縁膜
15とがなす界面（図１の(A) の点線で示す界面S2）の漏
れ抵抗Rlが小さくなる。この様な状態では、電位差(Vdd
-Vref)を漏れ抵抗Rlで除算した電流値の一次進み電流が
流れる。時刻t0で電源投入して、時刻t1でリセットスイ
ッチQ2をOFF して測定を開始したとする。時刻t0からt1
までの間は、リセットスイッチQ2がONしているので、光
センサ集積回路の出力電圧V0はVrefの一定値であり、こ
の期間は一次進み電流の影響を受けない。しかし、リセ
ットスイッチQ2がOFF すると、この時点から一次進み電
流と光電流信号の差で出力電圧V0が一旦減少方向に動
き、一次進み電流の減少と共に漸次光電流信号の方が大
きくなると出力V0が増加方向に反転する。

【００１１】図５は上述の検出特性を図示し、図中の実
線(A);で吸湿時状態の特性を、点線(B);で乾燥時状態の
特性を示す。乾燥時状態の光センサ集積回路の出力電圧
V0Nに対して吸湿時状態の出力電圧V0E は小さくなる。
また、図示省略されているが、遮光金属膜21を電源0V(V
ss) に接続したときは、時刻t0で電源を投入すると、基
準電圧Vrefを漏れ抵抗Rlで除算した電流値の一次進み電
流が流れる。この一次進み電流が流れる方向は、上記遮
光金属膜21を電源Vdd に接続したとき逆方向に流れる。
従って、乾燥時状態の光センサ集積回路の出力電圧V0N
に対して吸湿時状態の出力電圧V0E'は逆に大きくなる。

【００１２】上記はセンサ基板11をクリアモールド22し
た場合について説明したが、他の場合、例えば、センサ
基板11上面をモールドせずにシリコンゲルなどの透明材
料を充填した構成においても同様な問題がある。また、
センサ基板11上に透明材料を形成しない中空状態のもの
でも、高温・多湿の状態において、層間絶縁膜15の界面
S2で図示する開口部が濡れると同様の問題がある。

【００１３】

【発明が解決しようとする課題】従来技術による光セン
サ集積回路では、乾燥時状態では極めて良好な光検出特
性を有するが、高温・多湿の状態で長期間経過して吸湿
時状態では、層間絶縁膜の開口部の漏れ抵抗が低下し、
この結果、寄生容量Cfを介して積分器の積分容量への結
合電荷が流れて誤差を生じる恐れがある。特に、この検
出誤差は、電源投入からリセットスイッチをOFF して測
定に入る経過時間との関係によっても検出誤差の大小が
異なってくる。即ち、電源を投入してから測定に入るま
での経過時間が長い程、この検出誤差が小さくなる特性
を有する。

【００１４】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、吸湿時
状態となっても、光検出信号の検出誤差の小さい光セン
サ集積回路を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、入射光を受光し電気信号に変換
する受光素子と, この受光・変換された電気信号を増幅
・処理する演算処理回路と, を同一センサ基板上に構成
し, これらの回路素子上を層間絶縁膜で保護する集積回
路と、この集積回路の受光素子の受光面側に配置され,
この受光面を除き, 少なくとも, 前記入射光が演算処理
回路に悪影響を与える部位を覆い遮光処理する遮光金属
膜と、受光素子の層間絶縁膜側の受光面と、遮光金属膜
と、の間の電位をほぼ等電位にする等電位化手段と、を
備えて構成するものとする。

【００１６】かかる構成により、層間絶縁膜を介して形
成される寄生容量に発生する電位が、電源遮断時(OFF)
と, 電源を投入(ON)して光電流信号を測定するときが、
ほぼ同じ電位で測定することができるので、電源を投入
したときに発生する漏れ抵抗と寄生容量回路による進み
電流そのものを防止することができる。この結果、吸湿
時の電源投入初期の検出誤差の発生を防止することがで
きる。

【００１７】また、センサ基板上が透明な材料で覆って
構成することができる。また、演算処理回路は、基準電
圧を発生する基準電圧回路と、演算増幅器と、この演算
増幅器の負帰還回路側に接続される積分容量と、この積
分容量と並列に接続されるリセットスイッチと、を備
え、演算増幅器の正入力端子に基準電圧回路の正側端子
を接続し、負入力端子にフォトダイオードのカソード電
極を接続し、基準電圧回路の負側端子およびフォトダイ
オードのアノード電極を電源0Vに接続することができ
る。

【００１８】特に、上述の演算処理回路構成で、受光素
子の受光面と遮光金属膜との間の等電位化手段は、基準
電圧回路の正側端子と遮光金属膜とを接続して構成する
ことができる。この結果、寄生容量回路に発生する電位
差は、演算増幅器のオフセット電圧レベルに縮小するこ
とができるので、吸湿時の電源投入初期の検出誤差の発
生を防止すことができるまた、遮光金属膜に賦与する電位を光センサ集積回路の
外部より供給するとき、外部より供給するバイアス電圧
は、光センサ集積回路に内蔵された基準電圧に対して±
1V以内の電圧とすることができる。かかる構成により、
実用的に支障がないレベルに吸湿時の電源投入初期の検
出誤差の発生を縮小することができる。

【００１９】

【発明の実施の形態】図１は本発明による光センサ集積
回路の要部構成図と漏れ抵抗と寄生容量回路の分布定数
回路モデルおよび集中定数回路モデル図、図２は本発明
の一実施例による光センサ集積回路の回路図、図３は他
の実施例による光センサ集積回路の回路図であり、図
４、図５に対応する同一機能部材には同じ符号が付して
ある。

【００２０】図１において、光センサ集積回路は、入射
光Ｌを受光し電気信号に変換する受光素子12と, この受
光・変換された電気信号を増幅・処理する演算処理回路
13と, を同一センサ基板11上に構成し, これらの回路素
子(12,13) 上を層間絶縁膜15で保護する集積回路１と、
この集積回路１の受光素子12の受光面S1側に配置され,
この受光面S1を除き, 少なくとも, 入射光Ｌが演算処理
回路13に影響を与える部位を覆い遮光処理する遮光金属
膜21(A),(B) と、受光素子12の層間絶縁膜15側の受光面
15と、遮光金属膜21と、の間の電位をほぼ等電位にする
等電位化手段と、を備えて構成することができる。

【００２１】かかる構成により、層間絶縁膜15を介して
形成される寄生容量(Cf)に発生する電位が、電源遮断時
(OFF) と, 電源を投入(ON)して光電流信号を測定すると
きが, ほぼ同じ電位で測定することができるので、電源
を投入したときに漏れ抵抗Rlと寄生容量Cf回路で発生す
る進み電流の発生そのものを防止することができる。こ
の結果、吸湿時の電源投入初期の検出誤差の発生を防止
することができる。

【００２２】

【実施例】（実施例１）先ず始めに、図１の(B) により
吸湿時の漏れ抵抗Rlと寄生容量Cfの分布定数回路を説明
する。図１の(B) において、寄生容量Cfは、層間絶縁膜
15を介して、一方はフォトダイオード12のカソード電極
を構成する受光面S1と、他方は層間絶縁膜15を介して受
光面S1と対向しクリアモールド22との間に形成する界面
S2と, の間に容量cf1 ・・・の分布定数回路があり、ク
リアモールド22が吸湿することによって界面S2に水分31
が発生し、横方向に広がる界面S2の漏れ抵抗rl1 ・・・
が低下すると、この漏れ抵抗rli と寄生容量cfi との分
布定数回路(rli,cfi) が形成される。また、界面S2の端
部は、層間絶縁膜15を介して遮光金属膜21A,21B と, フ
ォトダイオード12の受光面S1との間に寄生容量cfoA,cf0
B がある。

【００２３】乾燥時は、界面S2の漏れ抵抗rl1 ・・・は
極めて高く、実質的に無限大と見做せるので、実際上は
上記時定数特性を有する分布定数回路(rli,cfi) が存在
しないものと見做せ、ただ、界面S2の端部の寄生容量cf
oA,cf0B のみがあると見做せる。この寄生容量cfoA,cf0
B の影響は、遮光金属膜21A,21B の導電性抵抗値が小さ
いので、寄生容量cfoA,cf0B による時定数は極めて小さ
いものとなり、従来技術の演算処理回路13で説明した様
に、電源投入時にリセットスイッチQ2をONすることによ
り、寄生容量cfoA,cf0B を介して積分容量C への充電は
リセットスイッチQ2のONで放電され, この影響は無視す
ることができる。

【００２４】他方、吸湿時では、漏れ抵抗rli と寄生容
量cfi との分布定数回路(rli,cfi)を介して、電源投入
と共に、界面S2上の電位分布が伝搬する。この電位分布
の伝搬が寄生容量cfi を介してフォトダイオード12の受
光面SIへの電荷の変化となり、漏れ抵抗rli の値によっ
ては、リセットスイッチQ2をOFF して光検出出力電圧V0
の測定に影響を与える。特に、測定する光信号が暗いと
き、フォトダイオード12で発生する光電流が微小なた
め、測定値に誤差を生じることになる。なお、図１の
(C) はこの分布定数回路(rli,cfi) を近似的に集中定数
回路(Rl,Cf) に置き替えたものである。（実施例２）図２において、演算処理回路13A は、基準
電圧Vrefを発生する基準電圧回路VRと、演算増幅器Q1
と、この演算増幅器Q1の負帰還回路側に接続される積分
容量Cと、この積分容量C と並列に接続されるリセット
スイッチQ2と、を備え、演算増幅器Q1の正入力端子(+)
に基準電圧回路VRの正側端子(+) を接続し、負入力端子
(-) にフォトダイオードFD(12)のカソード電極を接続
し、基準電圧回路VRの負側端子(-) およびフォトダイオ
ードFD(12)のアノード電極を電源0Vに接続される。な
お、遮光金属膜21(A,B) は、基準電圧回路VRの正側端子
(+) に接続して構成されている。

【００２５】かかる構成により、演算増幅器Q1は、積分
容量C を負帰還回路側に接続した積分器を構成する。こ
の積分器の特徴は、負帰還増幅器回路を構成しているの
で、演算増幅器Q1の正入力端子(+) の電位と負入力端子
(-) の電位との差は数mV程度のオフセット電圧であり、
通常、演算増幅器Q1の負入力端子(-) の電位は、正入力
端子(+) の電位と等しいと見做すことができる。

【００２６】従って、電源0Vに対して演算増幅器Q1の正
入力端子(+) に基準電圧(+Vref) が印加されているの
で、フォトダイオードFDのカソード・アノード間には、
基準電圧Vref分の逆バイアス電圧状態となる。従って、
このフォトダイオードFDに入射光Ｌが入ると、この入射
光Ｌの強度に比例した光電流信号がフォトダイオードFD
の逆方向電流（光検出信号）として流れる。この光検出
信号は、 (1) リセットスイッチQ2がONしているとき、演算増幅器
Q1の負帰還回路を短絡状態にし、積分器出力は、基準電
圧 +Vrefのレベルにあり、基準電圧 +Vrefのレベルに積
分器出力電圧V0がリセットされる。

【００２７】(2) また、リセットスイッチQ2がOFF して
いるとき、積分器出力電圧V0は、リセットされた基準電
圧 +Vrefのレベルから、入射光Ｌの強度に比例した光電
流信号が積分容量C を充電し、この充電電圧が積分器出
力となる。従って、リセットスイッチQ2がOFF してか
ら、予め定められた一定時間経過後の積分器出力電圧V0
を読み取ることにより、入射光Ｌの強度を測定すること
ができる。

【００２８】図２で図示される光センサ集積回路では、
層間絶縁膜15を介して界面S2とフォトダイオード12の受
光面S1との間に寄生容量(cfi...)が存在しているが、こ
の遮光金属膜21とフォトダイオード12の受光面S1（カソ
ード電極）とに発生する電位差は演算増幅器Q1のオフセ
ット電圧レベルで、高々数mV程度である。従って、この
オフセット電圧を漏れ抵抗で除算した, 電源電圧投入直
後に発生するノイズ電流も、光電流信号に較べて充分小
さいので測定誤差要因とはならない。（実施例３）図３において、図２との相違点が遮光金属
膜21に光センサ集積回路の外部から加えられるバイアス
電圧が、光センサ集積回路に内蔵される基準電圧Vrefと
比較して±1V以内とすることにより、従来技術による遮
光金属膜21の電位を電源電圧Vdd,あるいは電源0Vに接続
した場合と較べて、寄生容量Cfに印加される電圧が小さ
くなる分、寄生容量Cfの存在に基づく電源投入初期時点
の誤差要因を小さくすることができ、実用上この影響を
小さくすることができる。

【００２９】

【発明の効果】以上述べたように本発明によれば、フォ
トダイオードの受光面と、層間絶縁膜を介してこの受光
面の対向面に形成される寄生容量に対して、この寄生容
量の両端に加わる電圧を小さくすることによって、演算
処理回路への影響を除去する、ないしは最小限にするこ
とによって、吸湿時状態となっても、光検出信号の検出
誤差の小さい光センサ集積回路を提供することができ
る。

【図面の簡単な説明】

【図１】本発明および従来技術の光センサ集積回路の
(A) 要部構成図と、(B) 漏れ抵抗と寄生容量回路の分布
定数回路モデル図、および(C) 集中定数回路モデル図

【図２】本発明の一実施例による光センサ集積回路の回
路図

【図３】他の実施例による光センサ集積回路の回路図

【図４】従来技術によるに光センサ集積回路の回路図

【図５】従来技術によるに光センサ集積回路の乾燥時と
吸湿時の特性の説明図

【符号の説明】

１集積回路 11 センサ基板 12,FD フォトダイオード 13,13A,13B,13C 演算処理回路 15 層間絶縁膜 21A,21B 遮光金属膜 22 クリアモールド 31 水分 Q1 演算増幅器 Q2 リセットスイッチ C 積分容量 VR 基準電圧発生器 Vref 基準電圧 V0 出力電圧 V2, V3 電位 S1 フォトダイオード受光面 S2 界面

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中誠神奈川県川崎市川崎区田辺新田１番１号富士電機株式会社内Ｆターム(参考） 2H011 AA01 BB02 BB04 BB05 2H051 CB17 CB24 CB25 CE06 CE13 4M118 AA08 AA10 AB03 BA02 CA03 CA32 DD09 GB11 GB15 HA12 5F049 MA01 NA04 NB05 RA02 SZ10 UA01 UA14

Claims

【特許請求の範囲】

【請求項１】入射光を受光し電気信号に変換する受光素
子と, この受光・変換された電気信号を増幅・処理する
演算処理回路と, を同一センサ基板上に構成し, これら
の回路素子上を層間絶縁膜で保護する集積回路と、この
集積回路の受光素子の受光面側に配置され, この受光面
を除き, 少なくとも, 前記入射光が演算処理回路に悪影
響を与える部位を覆い遮光処理する遮光金属膜と、を備
えてなる光センサ集積回路において、受光素子の層間絶縁膜側の受光面と、遮光金属膜と、の
間の電位をほぼ等電位にする等電位化手段と、を備え
る、ことを特徴とする光センサ集積回路。
【請求項２】請求項１に記載の光センサ集積回路におい
て、前記センサ基板上が透明な材料で覆われている、ことを特徴とする光センサ集積回路。
【請求項３】請求項１または請求項２に記載の光センサ
集積回路において、演算処理回路は、基準電圧を発生する基準電圧回路と、
演算増幅器と、この演算増幅器の負帰還回路側に接続さ
れる積分容量と、この積分容量と並列に接続されるリセ
ットスイッチと、を備え、演算増幅器の正入力端子に基準電圧回路の正側端子を接
続し、負入力端子にフォトダイオードのカソード電極を
接続し、基準電圧回路の負側端子およびフォトダイオー
ドのアノード電極を電源0Vに接続する、ことを特徴とする光センサ集積回路。
【請求項４】請求項１ないし請求項３のいずれかの項に
記載の光センサ集積回路において、受光素子の受光面と遮光金属膜との間の等電位化手段
は、基準電圧回路の正側端子と、遮光金属膜と、を接続
して構成する、ことを特徴とする光センサ集積回路。
【請求項５】請求項１ないし請求項３のいずれかの項に
記載の光センサ集積回路において、遮光金属膜に賦与する電位を光センサ集積回路の外部よ
り供給するとき、外部より供給するバイアス電圧は、光
センサ集積回路に内蔵された基準電圧に対して±1V以内
の電圧とする、ことを特徴とする光センサ集積回路。