[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002158228A - Gate array and method for forming logic circuit - Google Patents

Gate array and method for forming logic circuit

Info

Publication number
JP2002158228A
JP2002158228A JP2000355999A JP2000355999A JP2002158228A JP 2002158228 A JP2002158228 A JP 2002158228A JP 2000355999 A JP2000355999 A JP 2000355999A JP 2000355999 A JP2000355999 A JP 2000355999A JP 2002158228 A JP2002158228 A JP 2002158228A
Authority
JP
Japan
Prior art keywords
state
gate array
wiring
induced phase
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000355999A
Other languages
Japanese (ja)
Inventor
Hiroshi Aoyama
拓 青山
Setsuya Iwashita
節也 岩下
Masato Kakihana
眞人 垣花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000355999A priority Critical patent/JP2002158228A/en
Publication of JP2002158228A publication Critical patent/JP2002158228A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Compounds Of Iron (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem that manufacturing steps are complicated and a high cost and a wiring pattern formed once cannot be easily changed because the pattern is removed by etching, by using a mask combined with the pattern after a metal layer is formed in a wiring method between transistors in a conventional gate array. SOLUTION: An optically induced phase change substance is used for wiring. An initial state is formed in an insulating state, light is emitted along the wiring patter, and the pattern is formed as a conductor to constitute conductive wiring. In order to return to the initial state, the wiring is heated, and a conductor state is insulated. Thus, the optically induced phase change substance is used for wiring, an etching step is not required. A process does not use the mask, and hence a mass productivity is remarkably improved. Since the pattern can be easily changed or corrected even after the pattern is once formed, resources can be effectively utilized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】シリコンウエハー等の基板上
に形成されている複数のトランジスタを結線してなるゲ
ートアレイの構造と、それを用いた論理回路形成方法に
関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a gate array structure formed by connecting a plurality of transistors formed on a substrate such as a silicon wafer and a logic circuit forming method using the same.

【0002】[0002]

【従来の技術】従来、ゲートアレイを用いたカスタムI
Cを製造する場合、その論理回路形成過程において、い
くつかのトランジスタ間の配線を行うにはアルミニウム
(Al)や銅(Cu)等の金属配線工程が用いられてい
る。
2. Description of the Related Art Conventionally, a custom I
In the case of manufacturing C, a metal wiring process such as aluminum (Al) or copper (Cu) is used to perform wiring between some transistors in a process of forming a logic circuit.

【0003】[0003]

【発明が解決しようとする課題】トランジスタ間の配線
を行うためには、金属層をスパッタ等で形成した後配線
パターンに併せたマスクを用いた露光工程等を経て、こ
れをエッチングする必要があり、これら工程が煩雑であ
るという課題があった。更に一部の特殊な場合を除き、
一度形成された配線パターンは変更できないことも従来
の欠点の一つとして挙げられる。
In order to perform wiring between transistors, it is necessary to form a metal layer by sputtering or the like and then to etch the metal layer through an exposure process using a mask corresponding to the wiring pattern. However, there is a problem that these steps are complicated. Except in some special cases,
One of the disadvantages of the related art is that the wiring pattern once formed cannot be changed.

【0004】本発明はこれらの課題を解決するもので、
トランジスタ間の配線時にエッチング工程を要さず、ま
た場合によってはマスクも用いないプロセスとすること
で、従来に比較し飛躍的に製造工数を減じることが可能
な方法を提供するものである。更に本発明は、一度配線
パターンを形成した後でもこれらの変更や修正を容易な
らしめる発明でもある。
The present invention solves these problems,
By providing a process in which an etching step is not required at the time of wiring between transistors and a mask is not used in some cases, a method capable of dramatically reducing the number of manufacturing steps as compared with the conventional method is provided. Further, the present invention is an invention that facilitates these changes and corrections even after a wiring pattern is formed once.

【0005】[0005]

【課題を解決するための手段】このような目的は、下記
に述べる本発明により達成される。すなわち、本発明の
ゲートアレイは、基板上に形成されている複数のトラン
ジスタを結線してなるゲートアレイにおいて、該結線部
が、安定状態である絶縁状態と準安定状態である導体状
態のいずれの状態でも存在可能な光誘起相転移物質の導
体状態で構成されることを特徴とする。また、本発明の
ゲートアレイは、前記光誘起相転移物質の導体状態は、
加熱により相転移して絶縁状態になり得ることを特徴と
する。また、本発明のゲートアレイは、前記光励起相転
移物質の絶縁状態と導体状態はそれぞれ安定状態と寿命
が一年以上と長い準安定状態であり、光または熱により
可逆的に互いの状態をとり得ることを特徴とする。ま
た、本発明のゲートアレイは、前記光が可視または赤外
領域のエネルギーを有することを特徴とする。
This and other objects are achieved by the present invention described below. That is, in the gate array of the present invention, in a gate array in which a plurality of transistors formed on a substrate are connected, the connection portion may be any one of an insulated state in a stable state and a conductor state in a metastable state. It is characterized by being constituted by a conductor state of a photo-induced phase change substance that can exist even in a state. Further, in the gate array of the present invention, the conductor state of the photoinduced phase change material is:
It is characterized in that a phase transition can be caused by heating to be in an insulating state. Further, in the gate array of the present invention, the insulating state and the conductive state of the photoexcited phase transition material are a stable state and a metastable state having a long lifetime of one year or more, respectively, and take a reversible state by light or heat. It is characterized by obtaining. In the gate array according to the present invention, the light has energy in a visible or infrared region.

【0006】更に、本発明のゲートアレイの論理回路形
成方法は、(1)ゲートアレイの単位であるベーシック
セル間が光誘起相転移物質の絶縁状態でオープンな状態
とする工程と、(2)結線を要する部位のみ配線パター
ンを有するマスクを用いて光を照射する工程とを有する
ことを特徴とする。また、本発明のゲートアレイの論理
回路形成方法は、(1)ゲートアレイの単位であるベー
シックセル間が光誘起相転移物質の絶縁状態でオープン
な状態とする工程と、(2)結線を要する部位のみ配線
パターンに沿ってレーザ光を照射する工程とを有するこ
とを特徴とする。
Further, the method of forming a logic circuit of a gate array according to the present invention comprises: (1) a step of opening the basic cells, which are units of the gate array, in an insulated state of the photoinduced phase transition material; and (2) Irradiating light using a mask having a wiring pattern only at a portion requiring connection. The method of forming a logic circuit in a gate array according to the present invention requires (1) a step of opening the basic cells, which are units of the gate array, in an insulated state of the photo-induced phase transition material, and (2) connection. Irradiating a laser beam along a wiring pattern only at a portion.

【0007】[0007]

【作用】ここでは本発明の特徴をなす、ゲートアレイ中
のトランジスタ間の結線部位に用いる光誘起相転移物質
について説明する。
The following is a description of a photo-induced phase change material used in a connection portion between transistors in a gate array, which is a feature of the present invention.

【0008】本発明のゲートアレイの配線部に用いられ
る材料は、光を照射または熱を加えることにより相転移
が生じる主として遷移金属またはその酸化物で構成され
るものである。該遷移金属酸化物としては、一般式Ax
By Oz (式中、x、y、zはそれぞれ、1≦x≦1
4、1≦y≦24、1≦z≦41であり、A、Bは同じ
元素であっても異なる元素であってもよい)で表される
ものが一般的である。このような遷移金属酸化物は、光
を照射することにより原子系のエネルギー状態が変化
し、結晶格子の変位が起こり、これに基づいて相転移現
象が発現するものと考えられる。
The material used for the wiring portion of the gate array according to the present invention is mainly composed of a transition metal or an oxide thereof, which undergoes a phase transition when irradiated with light or heated. As the transition metal oxide, a general formula Ax
By Oz (where x, y, and z are each 1 ≦ x ≦ 1
4, 1 ≦ y ≦ 24, 1 ≦ z ≦ 41, and A and B may be the same element or different elements). It is considered that the energy state of the atomic system of such a transition metal oxide is changed by light irradiation, the crystal lattice is displaced, and a phase transition phenomenon is caused based on the displacement.

【0009】このような遷移金属酸化物について、その
結晶構造は特に限定されないが、結晶構造内に+の電荷
をもつAイオンから構成される−X- −A+ −X- (X
=O,BOx)の直線配位をもち、この直線状の一次元
構造で物性を特徴づけられる低次元酸化物が好ましい。
これは、変位する格子原子が柔らかく格子に結合してい
るもの、すなわち、変位による格子歪のエネルギーが小
さいほうが好ましく、一般に低次元物質は格子が柔らか
いと考えられているからである。
[0009] Such transition metal oxide, the crystal structure is not particularly limited, and a A ions with a + charge on the crystal structure -X - -A + -X - (X
= O, BOx), and a low-dimensional oxide which has a linear one-dimensional structure and is characterized by physical properties is preferable.
This is because it is preferable that the displaced lattice atoms are softly bonded to the lattice, that is, the energy of the lattice strain due to the displacement is smaller, and it is generally considered that a low-dimensional substance has a soft lattice.

【0010】このような低次元物質の一例として、一般
式ABO2 で表されるデラフォサイト型酸化物が挙げら
れる。デラフォサイト型酸化物は、上述の低次元構造
が、−(BO2- −A+ −(BO2- −で表される
単純な鎖状秩序構造を持つものである。このような単純
構造は、低次元物質の特徴である格子の柔らかさをさら
に強調する作用があると考えられ、光誘起相転移の応答
速度が極めて速いという特徴を有する。さらに、デラフ
ォサイト型酸化物は、その単純な低次元構造により光誘
起相転移に必要なエネルギーを決定するバンドギャップ
を小さくできるという利点も有する。バンドギャップと
は、光誘起相転移が生じる最低光子エネルギーのことで
ある。バンドギャップが小さければ、より低エネルギー
の光により相転移を起こすことが可能になり、これを調
節することで可視あるいは赤外領域の波長を有するレー
ザ光や汎用ランプ等が使用でき、光源の選択の幅が飛躍
的に拡がる。可視あるいは赤外領域の光は、寸法精度が
1μm以下であるような高い精度を有するパターニング
応用等を除けば、プロセスの安全性や省エネルギー化等
の観点から積極的に利用されるべきである。もちろん、
1μm以下の寸法精度を要するプロセスでは、光源とし
て波長の短いものを使い、その波長に対応するバンドギ
ャップを有する光誘起相転移物質を利用すればよい。
An example of such a low-dimensional substance is a delafossite-type oxide represented by the general formula ABO 2 . In the delafossite-type oxide, the above-mentioned low-dimensional structure has a simple chain-order structure represented by-(BO 2 ) -- A + -(BO 2 ) -- . Such a simple structure is considered to have an effect of further enhancing the softness of the lattice, which is a characteristic of a low-dimensional substance, and has a characteristic that the response speed of light-induced phase transition is extremely high. Furthermore, the delafossite-type oxide has an advantage that its simple low-dimensional structure can reduce the band gap that determines the energy required for photoinduced phase transition. The band gap is the lowest photon energy at which a light-induced phase transition occurs. If the band gap is small, it is possible to cause a phase transition with lower energy light, and by adjusting this, a laser beam having a wavelength in the visible or infrared region or a general-purpose lamp can be used. The width of dramatically expands. Light in the visible or infrared region should be actively used from the viewpoint of process safety, energy saving, and the like, except for patterning applications having high accuracy such as dimensional accuracy of 1 μm or less. of course,
In a process requiring dimensional accuracy of 1 μm or less, a light source having a short wavelength may be used, and a photo-induced phase change material having a band gap corresponding to the wavelength may be used.

【0011】ここでいう光誘起相転移とは、固体に入射
した光エネルギーにより系を励起して電子状態を変化さ
せ、これにより格子変位を生じることを意味する。この
ような格子変位によってもたらされる物質の物理的特性
の変化のうち、特に電気伝導率が劇的に変化する性質を
利用したのが、本発明のゲートアレイ配線部である。因
みに可逆的に変化する固体結晶の物性としては、この電
気伝導率以外にも、吸収スペクトル、屈折率、磁気特性
等が挙げられる。
[0011] The light-induced phase transition means that the system is excited by light energy incident on a solid to change an electronic state, thereby causing a lattice displacement. Among the changes in the physical properties of the substance caused by such lattice displacement, the gate array wiring portion of the present invention utilizes the property that the electric conductivity changes dramatically. Incidentally, the physical properties of the solid crystal that change reversibly include an absorption spectrum, a refractive index, and magnetic properties, in addition to the electric conductivity.

【0012】さて、光による電気伝導率の変化を利用す
れば、絶縁体を導体化したり逆に導体を絶縁体に戻すと
いった相互間の可逆的な相転移を制御することが可能に
なる。ここで導体化とは、絶縁体の満ちた価電子帯と伝
導帯の間にあるバンドギャップを光励起により閉じるこ
とを意味する。言い換えれば、光によりブリルアン域の
大きさを2倍に拡大し、価電子帯と伝導帯とを結合させ
てしまうのである。このためには、絶縁体の格子の繰返
し周期の長さを光により半分にすることができればよ
い。すなわち、バンドの半分まで電子がつまっている導
体がある温度以下ではパイエルス絶縁体になるのは、導
体の格子周期aが格子変位と電子の局在化により2aに
なり、このため波数π/2aにギャップが生じるためであ
る。この逆の過程を光を照射することにより行い、パイ
エルス絶縁体の格子周期を半分にし、局在化した電子を
結晶中に一様に拡げてやれば、絶縁体のバンドギャップ
は閉じ導体化することができる。また、材料設計次第で
相変化の方向を逆にすることも可能である。すなわち、
導体に光を照射することにより絶縁化することもでき
る。このような双方向の相転移は光照射だけで可能なの
だが、熱による作用を併せて利用してもよい。光源とし
てレーザを用いた場合、絶縁体を導体化するときにはレ
ーザの波長(エネルギー)に着目し、導体を絶縁体に戻
すときにはレーザのパワー(熱)を利用するといった具
合である。
By utilizing the change in electric conductivity due to light, it is possible to control reversible phase transition between each other, such as converting an insulator into a conductor or returning the conductor to an insulator. Here, “conducting” means closing a band gap between a valence band and a conduction band filled with an insulator by photoexcitation. In other words, the size of the Brillouin region is doubled by light, and the valence band and the conduction band are coupled. For this purpose, it is only required that the length of the repetition period of the insulator lattice can be reduced to half by light. That is, at a certain temperature or lower, a conductor in which electrons are occupied in half of the band becomes a Peierls insulator because the lattice period a of the conductor becomes 2a due to the lattice displacement and the localization of electrons, and therefore the wave number π / 2a This is because there is a gap in The reverse process is performed by irradiating light, halving the lattice period of the Peierls insulator, and spreading localized electrons uniformly in the crystal, the band gap of the insulator becomes a closed conductor. be able to. Further, the direction of the phase change can be reversed depending on the material design. That is,
The conductor can be insulated by irradiating the conductor with light. Such bidirectional phase transition is possible only by light irradiation, but the effect of heat may be used together. When a laser is used as a light source, attention is paid to the wavelength (energy) of the laser when the insulator is made into a conductor, and the power (heat) of the laser is used when the conductor is returned to the insulator.

【0013】遷移金属酸化物のバンドギャップは1.1
5〜4.05eVであるとプロセス的に非常に扱いやす
い。なぜならこの範囲のバンドギャップであることによ
り、照射光(励起光)が可視領域付近であっても応答可
能であるからである。
The band gap of the transition metal oxide is 1.1.
When it is 5 to 4.05 eV, it is very easy to handle in terms of process. This is because the band gap in this range enables response even when the irradiation light (excitation light) is near the visible region.

【0014】最後に、双安定性について補足する。ここ
でいう双安定性とは、光の照射等による格子の変化に基
づき安定状態から準安定状態に移行したとし、ここで光
を消光しても、もとの安定状態に戻るまでに要する時間
(緩和時間)が非常に長い(例えば、1年以上)ことを
意味する。尚、準安定状態を保っていられる時間、すな
わち寿命は材料の設計次第で自在に制御することが可能
である。
Finally, a supplementary note is made on bistability. The term “bistability” as used herein refers to the time required for a transition from a stable state to a metastable state based on a change in the lattice due to light irradiation or the like, and for returning to the original stable state even if the light is extinguished here. (Relaxation time) means very long (for example, one year or more). The time during which the metastable state is maintained, that is, the life can be freely controlled depending on the material design.

【0015】[0015]

【発明の実施の形態】以下、本発明の詳細をいくつかの
実施例に基づき説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below based on some embodiments.

【0016】(実施例1)光誘起相転移物質の一つにデ
ラフォサイトに属するCuAlO2がある。CuAlO2
はその安定状態では室温近傍で完全な絶縁体である。、
これに波長750nmの光を照射すると、照射部のみ結
晶格子内の原子が瞬時に移動することでブリルアン域が
拡大して金属状態、即ち良導体となる。本実施例では、
光誘起相転移物質のこのような性質を確認する実験をお
こなってみたので以下に説明する。
Example 1 One of the photo-induced phase change materials is CuAlO 2 belonging to delafossite. CuAlO 2
Is a perfect insulator near room temperature in its stable state. ,
When this is irradiated with light having a wavelength of 750 nm, the atoms in the crystal lattice move instantaneously only in the irradiated part, thereby expanding the Brillouin region and becoming a metallic state, that is, a good conductor. In this embodiment,
An experiment for confirming such properties of the photo-induced phase change material was performed, and will be described below.

【0017】5mm×8mmのガラス基板上に厚み1μ
mのCuAlO2膜をスピンコート法で形成した。Cu
AlO2膜が絶縁状態であることを確かめた後、マスク
を用いて図1に示した幅1mmの102部に沿ったクラ
ンクパターンで波長750nmの光を照射した。
On a 5 mm × 8 mm glass substrate, 1 μm thick
m CuAlO 2 film was formed by spin coating. Cu
After confirming that the AlO 2 film was in an insulated state, light having a wavelength of 750 nm was irradiated using a mask in a crank pattern along 102 parts of 1 mm width shown in FIG.

【0018】上記試料の電気特性を調べたところ、光を
照射した102部のみ導電性を示し、他の部分(101
部)は照射前と同じく絶縁体であることが確認された。
When the electrical characteristics of the sample were examined, only the 102 parts irradiated with light showed conductivity, and the other parts (101
Part) was confirmed to be an insulator as before the irradiation.

【0019】(実施例2)光誘起相転移物質の一つにデ
ラフォサイトに属するCuFeO2がある。CuFeO2
はその安定状態では室温近傍で完全な絶縁体である。こ
れに波長1078nmの強い光を照射すると、照射部の
み結晶格子内の原子が瞬時に移動することでブリルアン
域が拡大して金属状態、即ち良導体となる。本実施例で
は、光誘起相転移物質のこのような性質を確認する実験
をおこなってみたので以下に説明する。
Example 2 One of the photo-induced phase transition materials is CuFeO 2 belonging to delafossite. CuFeO 2
Is a perfect insulator near room temperature in its stable state. When strong light having a wavelength of 1078 nm is applied to this, the atoms in the crystal lattice move instantaneously only in the irradiated portion, so that the Brillouin region is expanded and the metal state, that is, a good conductor is obtained. In the present embodiment, an experiment for confirming such properties of the photo-induced phase change material was performed, and will be described below.

【0020】5mm×8mmのガラス基板上に厚み1μ
mのCuFeO2膜をスピンコート法で形成した。Cu
FeO2膜が絶縁状態であることを確かめた後、スポッ
ト径1mmの波長1078nmのレーザ光を用いて、図
1に示した102部のクランクパターンに沿って光照射
をおこなった。
A 1 μm thick glass substrate of 5 mm × 8 mm
m CuFeO 2 film was formed by spin coating. Cu
After confirming that the FeO 2 film was in an insulating state, light irradiation was performed using a laser beam having a spot diameter of 1 mm and a wavelength of 1078 nm in accordance with the crank pattern of 102 parts shown in FIG.

【0021】上記試料の電気特性を調べたところ、レー
ザ光を照射した102部のみ導電性を示し、他の部分
(101部)は照射前と同じく絶縁体であることが確認
された。
When the electrical characteristics of the sample were examined, it was confirmed that only 102 parts irradiated with the laser beam showed conductivity, and the other parts (101 parts) were insulators as before the irradiation.

【0022】(実施例3)本実施例のゲートアレイ上に
構成される2つのベーシックセルからなる回路を図2に
示す。図2で、4つのMOSトランジスタ間に目的に応
じた導電体配線を施すことで所望の論理回路が形成され
る。本発明では図2のゲートコンタクト部203の断面
は図4に示した構造をとる。図4でゲート絶縁層403
の上層は上述の光誘起相転移物質層401が全面に設け
られており初期状態は絶縁状態である。本実施例では光
誘起相転移物質として実施例1で用いたCuAlO2
採用した。ゲート電極402から配線を引き出したい時
には、そこを起点にして配線パターンに沿ってレイアウ
ト上の光誘起相転移物質層401に光を照射して導体化
すればよい。本実施例では、以下に述べる方法で図2の
回路図中の4つのトランジスタ間の配線を行い、図3に
示した太線部を新たに導体結線することでNAND回路
の作製を試みた。
(Embodiment 3) FIG. 2 shows a circuit composed of two basic cells formed on a gate array of this embodiment. In FIG. 2, a desired logic circuit is formed by providing a conductor wiring according to the purpose between the four MOS transistors. In the present invention, the cross section of the gate contact portion 203 in FIG. 2 has the structure shown in FIG. FIG. 4 shows the gate insulating layer 403.
The light-induced phase change material layer 401 is provided on the entire surface of the upper layer, and the initial state is an insulating state. In this example, CuAlO 2 used in Example 1 was used as the photo-induced phase change material. When a wiring is to be drawn from the gate electrode 402, the light-induced phase change material layer 401 on the layout may be irradiated with light along the wiring pattern with the starting point as a starting point to be converted into a conductor. In this example, an attempt was made to fabricate a NAND circuit by performing wiring between the four transistors in the circuit diagram of FIG. 2 by the method described below and newly connecting conductors to the thick line portion shown in FIG.

【0023】先ず、新たに結線するパターンを有するマ
スクを作製する。即ち、板ガラスを一枚用意し、図3の
回路図中の太線部に相当するレイアウト上のパターンを
除いて、該板ガラス面内の全エリアにCrを蒸着し、光
学的なマスクとした。該マスクをゲートアレイ上に正確
にアライメントした後、その上方より波長750nmを
有するランプでこれを露光した。この工程により、図3
の太線で示した領域に対応する光誘起相転移物質層40
1が導体化され、所望の導体結線がなされたことにな
る。
First, a mask having a newly connected pattern is manufactured. That is, one sheet glass was prepared, and Cr was vapor-deposited on the entire area in the surface of the sheet glass except for the pattern on the layout corresponding to the thick line portion in the circuit diagram of FIG. 3 to obtain an optical mask. After accurately aligning the mask on the gate array, the mask was exposed from above with a lamp having a wavelength of 750 nm. By this step, FIG.
Layer 40 corresponding to the region indicated by the bold line
1 is converted into a conductor, and a desired conductor connection is made.

【0024】このようにして得られた本発明の配線処理
後のゲートアレイの動作を確認した。結果を表1に示
す。。表1より確かにNAND回路が形成されているこ
とが判明した。尚、表1中、入力A、入力B及び出力Z
は、図3の回路図中に示した各々の端子である。
The operation of the thus-obtained gate array after the wiring processing of the present invention was confirmed. Table 1 shows the results. . Table 1 clearly shows that a NAND circuit was formed. In Table 1, input A, input B and output Z
Are the respective terminals shown in the circuit diagram of FIG.

【0025】[0025]

【表1】 [Table 1]

【0026】(実施例4)本実施例のゲートアレイ上に
構成される2つのベーシックセルからなる回路を図2に
示す。図2で、4つのMOSトランジスタ間に目的に応
じた導電体配線を施すことで所望の論理回路が形成され
る。本発明では図2のゲートコンタクト部203の断面
は図4に示した構造をとる。図4でゲート絶縁層403
の上層は上述の光誘起相転移物質層401が全面に設け
られており初期状態は絶縁状態である。本実施例では光
誘起相転移物質として実施例2で用いたCuFeO2
採用した。ゲート電極402から配線を引き出したい時
には、そこを起点にして配線パターンに沿ってレイアウ
ト上の光誘起相転移物質層401に光を照射して導体化
すればよい。本実施例では、以下に述べる方法で図2の
回路図中の4つのトランジスタ間の配線を行い、図3に
示した太線部を新たに導体結線することでNAND回路
の作製を試みた。
(Embodiment 4) FIG. 2 shows a circuit composed of two basic cells formed on a gate array according to the present embodiment. In FIG. 2, a desired logic circuit is formed by providing a conductor wiring according to the purpose between the four MOS transistors. In the present invention, the cross section of the gate contact portion 203 in FIG. 2 has the structure shown in FIG. FIG. 4 shows the gate insulating layer 403.
The light-induced phase change material layer 401 is provided on the entire surface of the upper layer, and the initial state is an insulating state. In this example, CuFeO 2 used in Example 2 was employed as a photo-induced phase change material. When a wiring is to be drawn from the gate electrode 402, the light-induced phase change material layer 401 on the layout may be irradiated with light along the wiring pattern with the starting point as a starting point to be converted into a conductor. In this example, an attempt was made to fabricate a NAND circuit by performing wiring between the four transistors in the circuit diagram of FIG. 2 by the method described below and newly connecting conductors to the thick line portion shown in FIG.

【0027】図3の回路図中、太線部に相当するレイア
ウト上のパターンに沿って、光学レンズでスポット径1
μmに絞った波長1078nmを有するレーザでこれを
照射した。この処理により、図3の太線で示した領域に
対応する光誘起相転移物質層401が導体化され、所望
の導体結線がなされたことになる。
In the circuit diagram of FIG. 3, a spot diameter of 1 is formed by an optical lens along a layout pattern corresponding to a thick line portion.
This was irradiated with a laser having a wavelength of 1078 nm narrowed down to μm. By this processing, the photoinduced phase change material layer 401 corresponding to the region shown by the thick line in FIG. 3 is converted into a conductor, and a desired conductor connection is made.

【0028】このようにして得られた本発明の配線処理
後のゲートアレイの動作を確認した。結果を表2に示
す。表2より確かにNAND回路が形成されていること
が判明した。尚、表2中、入力A、入力B及び出力Z
は、図3の回路図中に示した各々の端子である。
The operation of the thus-obtained gate array after the wiring processing of the present invention was confirmed. Table 2 shows the results. Table 2 clearly shows that a NAND circuit was formed. In Table 2, input A, input B and output Z
Are the respective terminals shown in the circuit diagram of FIG.

【0029】[0029]

【表2】 [Table 2]

【0030】(実施例5)実施例3、実施例4で作製し
たNAND回路を有するゲートアレイをホットプレート
上に置き、200℃で1分間加熱した後、室温に戻し
た。論理回路の動作を調べたところ、もはやNAND回
路としての機能は失われていることが確認された。ま
た、ゲート電極等の端子間の導通を調べたところ、図2
の回路図に示された状態であることが確認された。つま
り光照射により導体化された配線部が熱を加えることで
絶縁化され初期状態に戻ったわけである。尚、本実施例
の加熱条件(200℃で1分間)は最適な条件というこ
とではなく、また絶縁化処理に要する温度条件は本条件
に限られたものでもない。
(Embodiment 5) The gate arrays having the NAND circuits manufactured in Embodiments 3 and 4 were placed on a hot plate, heated at 200 ° C. for 1 minute, and then returned to room temperature. When the operation of the logic circuit was examined, it was confirmed that the function as the NAND circuit was lost. In addition, when conduction between terminals such as a gate electrode was examined, FIG.
It was confirmed that the state was as shown in the circuit diagram of FIG. In other words, the wiring portion converted into a conductor by light irradiation is insulated by applying heat and returns to the initial state. Note that the heating conditions (200 ° C. for 1 minute) of the present embodiment are not the optimal conditions, and the temperature conditions required for the insulation treatment are not limited to these conditions.

【0031】(実施例6)実施例5で述べた、図4の光
誘起相転移物質層401の絶縁化処理(初期化処理)を
行った後、CuAlO2を光誘起相転移物質層401と
して用いたゲートアレイに対し、実施例3に述べた工程
と全く同じ光照射配線処理を行った。
(Embodiment 6) After performing the insulation treatment (initialization treatment) of the photo-induced phase change material layer 401 of FIG. 4 described in Embodiment 5, CuAlO 2 is used as the photo-induced phase change material layer 401. The same light irradiation wiring processing as in the process described in Example 3 was performed on the used gate array.

【0032】配線処理後のゲートアレイの動作を確認し
たところ、表3に示した動作が確認された。表3より確
かにNAND回路が形成されていることが判明した。
尚、表3中、入力A、入力B及び出力Zは、図3の回路
図中に示した各々の端子である。
When the operation of the gate array after the wiring processing was confirmed, the operation shown in Table 3 was confirmed. From Table 3, it was confirmed that a NAND circuit was formed.
In Table 3, input A, input B, and output Z are the respective terminals shown in the circuit diagram of FIG.

【0033】[0033]

【表3】 本実施例と実施例3、実施例5の事実より本発明のゲー
トアレイは繰り返し配線をやり直して何度でも所望の論
理回路を作製できることがわかった。
[Table 3] From the facts of this embodiment, the third embodiment and the fifth embodiment, it was found that the gate array of the present invention can repeatedly produce a desired logic circuit by repeating the wiring.

【0034】(実施例7)実施例5で述べた、図4の光
誘起相転移物質層401の絶縁化処理(初期化処理)を
行った後、CuFeO2を光誘起相転移物質層401と
して用いたゲートアレイに対し、実施例4に述べた工程
と全く同じ光照射配線処理を行った。
(Embodiment 7) After performing the insulation treatment (initialization treatment) of the photo-induced phase change material layer 401 of FIG. 4 described in Embodiment 5, CuFeO 2 is used as the photo-induced phase change material layer 401. The same light irradiation wiring processing as in the process described in Example 4 was performed on the used gate array.

【0035】配線処理後のゲートアレイの動作を確認し
たところ、表4に示した動作が確認された。表4より確
かにNAND回路が形成されていることが判明した。
尚、表4中、入力A、入力B及び出力Zは、図3の回路
図中に示した各々の端子である。
When the operation of the gate array after the wiring processing was confirmed, the operation shown in Table 4 was confirmed. Table 4 clearly shows that a NAND circuit was formed.
In Table 4, input A, input B and output Z are the respective terminals shown in the circuit diagram of FIG.

【0036】[0036]

【表4】 本実施例と実施例4、実施例5の事実より本発明のゲー
トアレイは繰り返し配線をやり直して何度でも所望の論
理回路を作製できることがわかった。
[Table 4] From the facts of this embodiment, the fourth embodiment, and the fifth embodiment, it was found that the gate array of the present invention can repeatedly produce a desired logic circuit by repeating wiring.

【0037】[0037]

【発明の効果】これまでの従来の方法では、ゲートアレ
イ内のトランジスタ間の配線を行うためには、Al等の
金属層をスパッタ等で形成した後、配線パターンに併せ
たマスクを用いた露光工程等を経て、これをエッチング
する必要があり、これら工程が煩雑であったが、本発明
の如く配線部材に光誘起相転移物質を用いることで、エ
ッチング工程等を省略することができる。また、マスク
を必要としないより簡単なプロセスも選択できるので、
量産時の製造コストや納期を大幅に改善することが可能
である。更に一部の特殊な場合を除き、一度形成された
配線パターンは変更できないといった従来の欠点につい
ても、実施例で述べたように一度配線パターンを形成し
た後でもこれらの変更や修正を容易に実行できる本発明
は、近年求められている資源の有効利用等に多大な貢献
をするものである。
According to the conventional methods described above, in order to perform wiring between transistors in a gate array, a metal layer such as Al is formed by sputtering or the like, and then exposure using a mask corresponding to the wiring pattern is performed. Although it is necessary to etch this through a step and the like, and these steps are complicated, the etching step and the like can be omitted by using a photo-induced phase change material for the wiring member as in the present invention. You can also choose a simpler process that does not require a mask,
It is possible to greatly improve the production cost and delivery time in mass production. In addition to the conventional disadvantage that once formed wiring patterns cannot be changed, except for some special cases, these changes and corrections can be easily performed even after once forming wiring patterns as described in the embodiment. The present invention that can be made makes a great contribution to the effective use of resources that has been required in recent years.

【図面の簡単な説明】[Brief description of the drawings]

【図1】光誘起相転移物質による導電路形成を示した
図。
FIG. 1 is a view showing formation of a conductive path by a photoinduced phase change substance.

【図2】ゲートアレイ上のベーシックセルからなる基本
回路を示した図。
FIG. 2 is a diagram showing a basic circuit composed of basic cells on a gate array.

【図3】NAND回路を示した図。FIG. 3 illustrates a NAND circuit.

【図4】本発明のゲートアレイを構成する一つのMOS
トランジスターの断面構造を示した図。
FIG. 4 shows one MOS constituting the gate array of the present invention.
FIG. 4 is a diagram illustrating a cross-sectional structure of a transistor.

【符号の説明】[Explanation of symbols]

101.光誘起相転移物質の絶縁状態部 102.光誘起相転移物質の光照射部及び光照射後の導
体化部 201.PMOS 202.NMOS 203.ゲート電極端子部 301.導体配線部 401.光誘起相転移物質層 402.ゲート電極 403.絶縁層 404.ドレイン 405.ソース
101. Insulated state part of photoinduced phase change material 102. Light-irradiated part of photo-induced phase change material and conductive part after light irradiation 201. PMOS 202. NMOS 203. Gate electrode terminal section 301. Conductor wiring section 401. Photoinduced phase change material layer 402. Gate electrode 403. Insulating layer 404. Drain 405. Source

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/88 Z (72)発明者 垣花 眞人 神奈川県横浜市青葉区榎が丘6−1エスポ ワール青葉台C−603 Fターム(参考) 4G002 AA06 AE05 5F033 GG04 HH31 HH35 PP26 QQ54 QQ73 VV17 XX33 XX36 5F064 AA03 BB07 CC12 EE31 FF05 FF29 FF42 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/88 Z (72) Inventor Masato Kakihana 6-1 Enogaoka, Aoba-ku, Aoba-ku, Yokohama, Kanagawa Prefecture 603 F term (reference) 4G002 AA06 AE05 5F033 GG04 HH31 HH35 PP26 QQ54 QQ73 VV17 XX33 XX36 5F064 AA03 BB07 CC12 EE31 FF05 FF29 FF42

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成されている複数のトランジ
スタを結線してなるゲートアレイにおいて、該結線部
が、安定状態である絶縁状態と準安定状態である導体状
態のいずれの状態でも存在可能な光誘起相転移物質の導
体状態で構成されることを特徴とするゲートアレイ。
In a gate array formed by connecting a plurality of transistors formed on a substrate, the connection portion can exist in any of a stable insulating state and a metastable conductor state. A gate array comprising a conductive state of a light-induced phase change material.
【請求項2】 前記光誘起相転移物質の導体状態は、加
熱により相転移して絶縁状態になり得ることを特徴とす
る請求項1記載のゲートアレイ。
2. The gate array according to claim 1, wherein the conductor state of the photo-induced phase change material is capable of undergoing a phase transition by heating to become an insulating state.
【請求項3】 前記光誘起相転移物質の安定状態である
絶縁状態と準安定状態である導体状態は、光または熱に
より可逆的に相転移して互いの状態をとり得ることを特
徴とする請求項1又は2記載のゲートアレイ。
3. The photo-induced phase change material according to claim 1, wherein the insulated state, which is a stable state, and the conductor state, which is a metastable state, can be reversibly phase-changed by light or heat to be in a mutual state. The gate array according to claim 1.
【請求項4】 前記記載の準安定状態である導体状態の
寿命、即ち導体状態の電気伝導率が初期値の二分の一に
なるまでに要する期間は1年以上であることを特徴とす
る請求項3記載のゲートアレイ。
4. The method according to claim 1, wherein the life of the conductor state in the metastable state, that is, the time required for the electric conductivity of the conductor state to become half the initial value, is one year or more. Item 4. The gate array according to Item 3.
【請求項5】 前記光が、可視または赤外領域のエネル
ギーを有することを特徴とする請求項4記載のゲートア
レイ。
5. The gate array according to claim 4, wherein the light has energy in a visible or infrared region.
【請求項6】 基板上に形成されている複数のトランジ
スタを結線してなるゲートアレイで、該結線が前記光誘
起相転移物質の導体状態で構成されるゲートアレイの論
理回路形成方法において、(1)ゲートアレイの単位で
あるベーシックセル間が光誘起相転移物質の絶縁状態で
オープンな状態とする工程と、(2)結線を要する部位
のみ配線パターンを有するマスクを用いて光を照射する
工程とを有することを特徴とするゲートアレイの論理回
路形成方法。
6. A method for forming a logic circuit of a gate array in which a plurality of transistors formed on a substrate are connected, wherein the connection is made of a conductive state of the photo-induced phase transition material. 1) a step of opening the basic cells, which are the units of the gate array, in an insulated state of the photo-induced phase change material; and (2) a step of irradiating light using a mask having a wiring pattern only at a portion requiring connection. And a method for forming a gate array logic circuit.
【請求項7】 基板上に形成されている複数のトランジ
スタを結線してなるゲートアレイで、該結線が前記光誘
起相転移物質の導体状態で構成されるゲートアレイの論
理回路形成方法において、(1)ゲートアレイの単位で
あるベーシックセル間が光誘起相転移物質の絶縁状態で
オープンな状態とする工程と、(2)結線を要する部位
のみ配線パターンに沿ってレーザ光を照射する工程とを
有することを特徴とするゲートアレイの論理回路形成方
法。
7. A method of forming a logic circuit in a gate array, comprising a plurality of transistors formed on a substrate connected to each other, wherein the connection is made of a conductive state of the photo-induced phase transition material. 1) a step of opening the basic cells, which are the units of the gate array, in an insulated state of the photo-induced phase change material, and (2) a step of irradiating laser light along a wiring pattern only at a portion requiring connection. A method for forming a gate array logic circuit, comprising:
JP2000355999A 2000-11-22 2000-11-22 Gate array and method for forming logic circuit Withdrawn JP2002158228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000355999A JP2002158228A (en) 2000-11-22 2000-11-22 Gate array and method for forming logic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000355999A JP2002158228A (en) 2000-11-22 2000-11-22 Gate array and method for forming logic circuit

Publications (1)

Publication Number Publication Date
JP2002158228A true JP2002158228A (en) 2002-05-31

Family

ID=18828320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000355999A Withdrawn JP2002158228A (en) 2000-11-22 2000-11-22 Gate array and method for forming logic circuit

Country Status (1)

Country Link
JP (1) JP2002158228A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016521453A (en) * 2013-04-26 2016-07-21 エルジー・ケム・リミテッド Composition for forming conductive pattern, method for forming conductive pattern using the same, and resin structure having conductive pattern
JP2016522315A (en) * 2013-04-26 2016-07-28 エルジー・ケム・リミテッド Composition for forming conductive pattern, method for forming conductive pattern using the same, and resin structure having conductive pattern
JP2017535023A (en) * 2014-09-11 2017-11-24 エルジー・ケム・リミテッド Conductive pattern forming composition, conductive pattern forming method using the same, and resin structure having conductive pattern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016521453A (en) * 2013-04-26 2016-07-21 エルジー・ケム・リミテッド Composition for forming conductive pattern, method for forming conductive pattern using the same, and resin structure having conductive pattern
JP2016522315A (en) * 2013-04-26 2016-07-28 エルジー・ケム・リミテッド Composition for forming conductive pattern, method for forming conductive pattern using the same, and resin structure having conductive pattern
US9967974B2 (en) 2013-04-26 2018-05-08 Lg Chem, Ltd. Composition and method for forming conductive pattern, and resin structure having conductive pattern thereon
JP2017535023A (en) * 2014-09-11 2017-11-24 エルジー・ケム・リミテッド Conductive pattern forming composition, conductive pattern forming method using the same, and resin structure having conductive pattern

Similar Documents

Publication Publication Date Title
CN1862831B (en) Transistor including metal-insulator transition material and method of fabricating the same
JP2002515641A (en) Method for producing three-dimensional conductive or semiconductive structure and method for erasing this structure
CN108878636A (en) A method of two-dimentional thermo-electric device is prepared based on two telluride molybdenums
CN109817802B (en) Terahertz detector based on multilayer-single layer graphene junction and preparation method
KR101043832B1 (en) Semiconductor device and method for manufacturing the same
DE112018005967T5 (en) METHOD AND ARRANGEMENT FOR OHMSCONTACT IN THINNED SILICON CARBIDE DEVICES
JP2002158228A (en) Gate array and method for forming logic circuit
Abdel‐Rahman et al. Fabrication and characterisation of high sensitivity copper‐copper oxide‐copper (Cu‐CuO‐Cu) metal‐insulator‐metal tunnel junctions
JP2000150671A (en) Fabrication of load resistor
JP2002158418A (en) Wiring board and its manufacturing method
JP2002158229A (en) Multilayer wiring and method for wiring the same
JPS5827365A (en) Semiconductor device and manufacture thereof
US20230019943A1 (en) Pattern formation method and photosensitive hard mask
CN113725360B (en) Thermal field transistor based on tantalum disulfide charge density wave phase transition and preparation method thereof
CA2617110A1 (en) Method of obtaining patterns in an organic conductor substrate and organic material thus obtained
JPS6135710B2 (en)
Bernas Can ion beams control nanostructures in insulators?
JP7072204B2 (en) Manufacturing method of semiconductor device
KR100552957B1 (en) Solar cell with improved energy conversion efficiency and method for fabricating the same using metal particles
DE10232376A1 (en) Production of a meandering structure for a thermoelectric element comprises preparing a layer stack, and selectively etching the electrically insulating layers and electrically conducting layers on two side surfaces of the layer stack
JPH02138769A (en) Manufacture of integrated capacitor through mos technique
CN1656607B (en) Compound semiconductor and compound insulator, and manufacturing method and use thereof
JPH0779080B2 (en) Method for converting a polycrystalline or amorphous semiconductor material into a single crystal semiconductor material
JPH01202876A (en) Manufacture of josephson junction device
JPS5878454A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205