JP2002151989A - Clamp circuit - Google Patents
Clamp circuitInfo
- Publication number
- JP2002151989A JP2002151989A JP2000346585A JP2000346585A JP2002151989A JP 2002151989 A JP2002151989 A JP 2002151989A JP 2000346585 A JP2000346585 A JP 2000346585A JP 2000346585 A JP2000346585 A JP 2000346585A JP 2002151989 A JP2002151989 A JP 2002151989A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- voltage
- circuit
- clamp circuit
- clamping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Electronic Switches (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、サージ電圧に対し
て入力電圧をクランプするクランプ回路に関し、特に過
電圧状態に対する保護機能を備えたクランプ回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit for clamping an input voltage against a surge voltage, and more particularly, to a clamp circuit having a protection function against an overvoltage state.
【0002】[0002]
【従来の技術】スイッチング素子のターンOFF時に
は、サージ電圧と呼ばれている、配線の寄生インダクタ
ンス等により瞬間的な高電圧が発生する。このサージ電
圧は、半導体素子を破壊したり寿命を短くする要因とな
り又ノイズの元となったりするので、スイッチング素子
に対して保護回路としてクランプ回路やスナバ回路を設
けてサージ電圧を吸収する。2. Description of the Related Art When a switching element is turned off, an instantaneous high voltage is generated due to parasitic inductance of wiring, which is called a surge voltage. The surge voltage may cause damage to the semiconductor element or shorten the life and cause noise. Therefore, a clamp circuit or a snubber circuit is provided as a protection circuit for the switching element to absorb the surge voltage.
【0003】図3に一般的なクランプ回路の構成例を示
す。同図は、トランジスタ、MOS FET、IGBT
等のパワー素子Q1、ベース電流供給用抵抗器R1、バ
イアス供給用の抵抗器R2、駆動回路A1及び信号発生
器S1によって構成される回路において、コレクタ(ド
レイン)電圧(入力電圧Vin)上のサージ電圧からパ
ワー素子Q1を保護するためにクランプ回路100を設
けた例で、パワー素子Q1の入力電圧Vinを特定電圧
値以上に跳ね上がらないようクランプする。FIG. 3 shows a configuration example of a general clamp circuit. The figure shows a transistor, MOS FET, IGBT
Of the power element Q1, the base current supply resistor R1, the bias supply resistor R2, the drive circuit A1 and the signal generator S1, the surge on the collector (drain) voltage (input voltage Vin). In an example in which the clamp circuit 100 is provided to protect the power element Q1 from a voltage, the input voltage Vin of the power element Q1 is clamped so as not to jump over a specific voltage value.
【0004】パワー素子Q1は、コレクタ(ドレイン)
からエミッタ(ソース)へ流れる信号を、駆動回路A1
及び抵抗器R1を介してベース(ゲート)に入力される
信号発生器S1の駆動パルス信号によってON/OFF
制御を行うスイッチング素子で、駆動パルス信号によっ
てドライブされてスイッチング出力Voutを出力す
る。クランプ回路100は、パワー素子Q1のコレクタ
(ドレイン)電圧(入力電圧Vin)上のサージ電圧を
クランプするために設けられ、入力電圧Vinがツェナ
ダイオードD2のツェナ電圧及びパワー素子Q1のベー
ス−エミッタ電圧で決まるクランプ電圧以上になると、
ダイオードD1,D2がONとなり、パワー素子Q1の
ベース(ゲート)にバイアスがかかり、パワー素子Q1
をONさせて入力電圧Vinをクランプする。The power element Q1 has a collector (drain)
A signal flowing from the driver to the emitter (source) is supplied to the driving circuit A1.
ON / OFF by the drive pulse signal of the signal generator S1 input to the base (gate) via the resistor R1
A switching element that performs control, and is driven by a drive pulse signal to output a switching output Vout. The clamp circuit 100 is provided to clamp a surge voltage on a collector (drain) voltage (input voltage Vin) of the power element Q1, and the input voltage Vin is a zener voltage of the zener diode D2 and a base-emitter voltage of the power element Q1. Above the clamp voltage determined by
The diodes D1 and D2 are turned on, and a bias is applied to the base (gate) of the power element Q1, and the power element Q1 is turned on.
Is turned on to clamp the input voltage Vin.
【0005】クランプ回路100は、パワー素子Q1の
ベース(ゲート)−コレクタ(ドレイン)間に設けら
れ、クランプ用ダイオードD2と逆流防止用のダイオー
ドD1が直列に接続される構成を持つ。クランプ用ダイ
オードD2は、ツェナダイオードで、アノードをパワー
素子Q1のベース(ゲート)側、カソードをコレクタ
(ドレイン)側にして接続されている。またダイオード
D1は、パワー素子Q1のベース(ゲート)側からコレ
クタ(ドレイン)側に電流が逆流するのを阻止するため
に設けられるもので、ツェナダイオードD2とは逆方向
にアノードをパワー素子Q1のコレクタ(ドレイン)
側、カソードをベース(ゲート)側にして接続されてい
る。ツェナダイオードD2のツェナ電圧とパワー素子Q
1のベースエミッタ電圧を加えた値がこのクランプ回路
100のクランプ電圧となり、入力電圧Vinがクラン
プ電圧以上になるとクランプ用ダイオードD2はONと
なり入力電圧Vinをクランプする。The clamp circuit 100 is provided between the base (gate) and the collector (drain) of the power element Q1, and has a configuration in which a diode D2 for clamping and a diode D1 for preventing backflow are connected in series. The clamping diode D2 is a Zener diode, and is connected with the anode on the base (gate) side of the power element Q1 and the cathode on the collector (drain) side. The diode D1 is provided to prevent a current from flowing backward from the base (gate) side of the power element Q1 to the collector (drain) side. The diode D1 is connected to the anode of the power element Q1 in the opposite direction to the Zener diode D2. Collector (drain)
Side and the cathode are connected with the base (gate) side. Zener voltage of Zener diode D2 and power element Q
A value obtained by adding 1 to the base-emitter voltage becomes a clamp voltage of the clamp circuit 100. When the input voltage Vin becomes higher than the clamp voltage, the clamping diode D2 is turned on to clamp the input voltage Vin.
【0006】[0006]
【発明が解決しようとする課題】図3のように、クラン
プ回路100を設けてスイッチング素子Q1の入力電圧
Vinを特定電圧値以下にクランプしてスイッチング素
子を保護する方式の場合、クランプ回路100は、サー
ジ電圧だけでなく入力電圧Vinにクランプ電圧より大
きい電圧が加わった場合常に動作してツェナダイオード
D2に電流が流れる。As shown in FIG. 3, when the clamp circuit 100 is provided to clamp the input voltage Vin of the switching element Q1 below a specific voltage value to protect the switching element, the clamp circuit 100 When a voltage higher than the clamp voltage is applied to the input voltage Vin as well as the surge voltage, the circuit always operates and a current flows through the Zener diode D2.
【0007】サージ電圧の場合は、高電圧だが過渡的な
ものなのでクランプ回路100に印加される時間も短
い。しかし、例えば電源の使用状態や異常による電圧上
昇等によって入力電圧Vinとしてクランプ電圧より大
きく素子の最大定格以下の異常電圧が加わった場合は、
クランプ回路100の電子素子は常時過電圧が加わって
電流が流れる状態になることになる。このような場合の
電圧は、サージ電圧よりは低い電圧であるが、サージ電
圧のように瞬間的なものではなく長時間に渡ってクラン
プ回路100自体に加わったままの状態(常時過電圧状
態)になる可能性がある。In the case of a surge voltage, the voltage applied to the clamp circuit 100 is short because it is a high voltage but transient. However, when an abnormal voltage that is larger than the clamp voltage and equal to or less than the maximum rating of the element is applied as the input voltage Vin due to, for example, a use state of the power supply or a voltage increase due to an abnormality,
The electronic elements of the clamp circuit 100 are always in a state where an overvoltage is applied and a current flows. In such a case, the voltage is lower than the surge voltage, but is not instantaneous as in the case of the surge voltage, but is in a state of being applied to the clamp circuit 100 itself for a long time (always an overvoltage state). Could be.
【0008】電子素子は、最大定格に規定されているせ
ん頭電圧より低い電圧であっても長時間加わると、損失
による発熱によって、破損や寿命を短くすこととなる。
よってクランプ回路100が常時過電圧状態となると、
クランプ回路100を構成している電子素子に許容損失
以上の負荷が加わることになり、その電子素子を破損し
たり回路寿命を短くしたりする恐れがある。[0008] When an electronic element is applied for a long time even at a voltage lower than the peak voltage specified in the maximum rating, heat is generated due to loss, resulting in damage and shortening the life of the electronic element.
Therefore, if the clamp circuit 100 is always in an overvoltage state,
A load greater than the permissible loss is applied to the electronic elements constituting the clamp circuit 100, which may damage the electronic elements or shorten the circuit life.
【0009】このような常時過電圧状態に対処するもの
として、耐圧が大きな電子素子を用いるという手法も考
えられるが、一般に定格電圧の高い半導体素子はチップ
サイズが大きく、また価格も高価なので、回路が大型
化、高価格化してしまう。上記問題点を鑑み、本発明は
過電圧状態に対して保護機能を備えたクランプ回路を提
供することを課題とする。In order to cope with such an overvoltage state at all times, a method of using an electronic element having a large withstand voltage can be considered. However, a semiconductor element having a high rated voltage generally has a large chip size and is expensive, so that the circuit is expensive. Larger and more expensive. In view of the above problems, an object of the present invention is to provide a clamp circuit having a protection function against an overvoltage state.
【0010】[0010]
【課題を解決するための手段】本発明は、サージ電圧か
らスイッチング素子の入力電圧をクランプするクランプ
回路を前提とし、上記問題点を解決するためクランプ手
段及び時間設定手段を備える。The present invention presupposes a clamp circuit for clamping an input voltage of a switching element from a surge voltage, and includes a clamp means and a time setting means for solving the above problems.
【0011】クランプ手段上記入力電圧が特定値以上に
なったとき、該入力電圧をクランプする。時間設定手段
は、上記クランプ手段がクランプを開始してから特定時
間経過したとき該クランプ手段を非動作状態にする。こ
の上記時間設定手段は、例えば、クランプ手段に直列に
設けられ該クランプ手段への電流入力のON/OFFを
スイッチングするスイッチング部と、上記特定時間が経
過すると上記スイッチング部をOFFにするタイマー部
を有する。Clamping means When the input voltage becomes equal to or higher than a specific value, the input voltage is clamped. The time setting means sets the clamp means to a non-operating state when a specific time has elapsed since the clamp means started clamping. The time setting unit includes, for example, a switching unit that is provided in series with the clamping unit and switches ON / OFF of a current input to the clamping unit, and a timer unit that turns off the switching unit when the specific time has elapsed. Have.
【0012】本発明によれば、クランプ手段がクランプ
を開始してから、特定時間以上過電圧状態になると、時
間測定手段がクランプ手段を非動作状態にする。これに
より、長い時間過電圧が加わることによって、クランプ
回路を構成している回路素子が破壊したり劣化したりす
ることを防ぐことが出来る。According to the present invention, when an overvoltage state occurs for a specific time or more after the clamping means starts clamping, the time measuring means puts the clamping means into a non-operation state. As a result, it is possible to prevent the circuit elements constituting the clamp circuit from being broken or deteriorated due to the application of overvoltage for a long time.
【0013】[0013]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本実施形態におけるクラ
ンプ回路の構成を示す図である。図1及び図2では図3
と同じ構成要素に対しては、同じ符号が付せられてい
る。又図1においてクランプ回路1は、比較のため図3
と同様の回路に対してパワー素子Q1の入力電圧Vin
のサージ電圧を吸収するために設けられている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of a clamp circuit according to the present embodiment. 1 and 2 show FIG.
The same reference numerals are given to the same components. In FIG. 1, a clamp circuit 1 is shown in FIG.
Input voltage Vin of power element Q1 for the same circuit as
It is provided in order to absorb the surge voltage.
【0014】本実施形態のクランプ回路1は、図3のク
ランプ回路100と同じダイオードD1,D2の他に、
常時過電圧状態に対してツェナダイオードD2を保護す
るため時間設定部2を備えている。時間設定部2は、保
護対象とする回路素子(図1の場合ツェナダイオードD
2)に対して過電圧(同図の場合ツェナダイオードD2
のツェナ電圧以上の電圧)になってから特定時間以上過
ぎても過電圧が加わったままの状態である場合、保護対
象とする回路素子への入力電流を遮断する。The clamp circuit 1 according to the present embodiment has the same diodes D1 and D2 as the clamp circuit 100 shown in FIG.
A time setting unit 2 is provided to always protect the Zener diode D2 against an overvoltage state. The time setting unit 2 includes a circuit element to be protected (the zener diode D in FIG. 1).
2) against an overvoltage (in the case of FIG.
If the overvoltage remains applied for more than a specific time after the voltage reaches the zener voltage or more, the input current to the circuit element to be protected is cut off.
【0015】サージ電圧は、パワー素子Q1のターンO
FF時に瞬間的に生じる高電圧なので、その間のみクラ
ンプ回路1は作動して入力電圧Vinをクランプすれば
良く以降は作動させる必要がない。サージ電圧がクラン
プされた後にクランプ回路1に加わる過電圧は電子素子
にダメージを与えるので、本実施形態のクランプ回路1
では、サージ電圧が生じてクランプ回路1が動作状態と
なってから特定時間以上経過してもクランプ回路1に過
電圧が加わっている場合には、時間設定部2が保護対象
とする電子素子の入力電流を遮断して非動作状態にする
ことにより、電子素子を保護する。The surge voltage is equal to the turn O of the power element Q1.
Since the high voltage is instantaneously generated at the time of FF, the clamp circuit 1 only needs to operate during that time to clamp the input voltage Vin, and does not need to be operated thereafter. Since the overvoltage applied to the clamp circuit 1 after the surge voltage is clamped damages the electronic element, the clamp circuit 1 according to the present embodiment is damaged.
In the case where an overvoltage is applied to the clamp circuit 1 for a specific time or more after the surge voltage is generated and the clamp circuit 1 enters the operating state, the time setting unit 2 inputs the electronic element to be protected. The electronic element is protected by interrupting the current to make it inactive.
【0016】この時間設定部2は、様々な構成によって
実現可能があるが、その一形態を図2に示す。図2の時
間設定部2では保護対象素子であるツェナダイオードD
2への入力のON/OFFを切り替えるクランプ動作可
否用素子Q2のゲート電圧を、入力電圧Vinを入力と
するCR微分回路の過渡現象によって変化させてクラン
プ動作可否用素子Q2をスイッチングする構成としてい
る。The time setting section 2 can be realized by various configurations, and one form thereof is shown in FIG. In the time setting unit 2 shown in FIG.
The switching of the clamp operation enabling / disabling element Q2 is performed by changing the gate voltage of the clamp operation enabling / disabling element Q2 that switches ON / OFF of the input to the input terminal 2 by a transient phenomenon of a CR differentiating circuit that receives the input voltage Vin. .
【0017】図1の時間設定部2は、NチャンネルMO
S FET等のクランプ動作可否用素子Q2を保護対象
素子であるツェナダイオードD2への入力のON/OF
Fを切り替えるスイッチとし、タイマー用コンデンサC
1、抵抗器R3及びツェナダイオードD3を構成要素と
して持つ。クランプ動作可否用素子Q2は、ダイオード
D1とD2の間に設けられ、NチャネルMOS FET
の場合ドレインをダイオードD1のカソード、ソースを
ツェナダイオードD2のカソードと接続している。The time setting unit 2 shown in FIG.
An ON / OF of an input to a Zener diode D2, which is a device to be protected, for a clamp operation enabling / disabling device Q2 such as an SFET.
F as a switch for switching, and a capacitor C for timer
1, having a resistor R3 and a Zener diode D3 as constituent elements. The clamp operation enabling / disabling element Q2 is provided between the diodes D1 and D2, and is an N-channel MOS FET.
In this case, the drain is connected to the cathode of the diode D1, and the source is connected to the cathode of the Zener diode D2.
【0018】コンデンサC1及び抵抗器R3は互いに直
列に設けられ、コンデンサC1は一端をパワー素子Q1
のコレクタ及びD1のアノードと、また他端を抵抗器R
3及びクランプ動作可否用素子Q2のゲートと接続して
いる。また抵抗器R3は、コンデンサC1と接続されて
いる側と逆の端をツェナダイオードD2のカソードと接
続されている。ツェナダイオードD3は、クランプ動作
可否用素子Q2保護用のダイオードで、抵抗器R3と並
列に設けられ、アノードをツェナダイオードD2のカソ
ードとまたカソードをクランプ動作可否用素子Q2のゲ
ートと接続している。The capacitor C1 and the resistor R3 are provided in series with each other, and one end of the capacitor C1 is connected to the power element Q1.
And the anode of D1 and the other end of a resistor R
3 and the gate of the clamp operation enable / disable element Q2. The resistor R3 has an end opposite to the side connected to the capacitor C1 connected to the cathode of the Zener diode D2. The Zener diode D3 is a diode for protecting the clamp operation enabling / disabling element Q2, is provided in parallel with the resistor R3, and has an anode connected to the cathode of the Zener diode D2 and a cathode connected to the gate of the clamp operation enable / disable element Q2. .
【0019】以下に図1の回路動作を説明する。パワー
素子Q1のターンOFF時に生じたサージ電圧が入力電
圧Vinに重層してクランプ電圧(ツェナダイオードD
2のツェナ電圧とパワー素子Q1のベース−エミッタ
(ゲート−ソース)電圧で決まる電圧)以上になると、
コンデンサC1→抵抗器R3→ツェナダイオードD2と
いう経路で過渡電流が流れる。これにより、コンデンサ
C1を介してクランプ動作可否用素子Q2のゲートに電
圧が印加されてクランプ動作可否用素子Q2がONとな
る。The operation of the circuit shown in FIG. 1 will be described below. The surge voltage generated when the power element Q1 is turned off is superimposed on the input voltage Vin and the clamp voltage (the Zener diode D
2 or more and the voltage determined by the base-emitter (gate-source) voltage of the power element Q1)
A transient current flows through the path of the capacitor C1, the resistor R3, and the zener diode D2. As a result, a voltage is applied to the gate of the clamp operation enabling / disabling element Q2 via the capacitor C1, and the clamp operation enabling / disabling element Q2 is turned on.
【0020】クランプ動作可否用素子Q2がONとなる
と、ダイオードD1,D2が同時にONになり、パワー
素子Q1のコレクタ電圧Vinがクランプ電圧一定にな
るようにQ1のベース(若しくはゲート)に電圧が印加
され、コレクタ電圧Vinはクランプされる。(図3の
回路と等価状態) しかしタイマー用コンデンサC1の充電と共にクランプ
動作可否用素子Q2のゲート電圧が徐々に下がってゆ
く。これによりバイアス電圧が下がってゆくので、クラ
ンプ動作可否用素子Q2は、ターンOFF時のサージ電
圧吸収に必要な時間以上の時間が経過してもコレクタ電
圧にクランプ電圧以上の過電圧が加わっていた場合に
は、OFFとなる。またクランプ動作可否用素子Q2が
OFFになると、パワー素子Q1もクランプ動作可否用
素子Q2によるバイアスが無くなるのでOFFとなる。
尚このクランプ動作可否用素子Q2がOFFになる時間
は、コンデンサC1及び抵抗器R3の時定数τ=R1・
C1によって決まるので、適宜な値のコンデンサC1及
び抵抗器R3を選択することによりこの時間は自由に設
定することが出来る。When the clamp operation enabling / disabling element Q2 is turned on, the diodes D1 and D2 are simultaneously turned on, and a voltage is applied to the base (or gate) of the power element Q1 so that the collector voltage Vin of the power element Q1 becomes constant. And the collector voltage Vin is clamped. (Equivalent state to the circuit of FIG. 3) However, the gate voltage of the clamp operation enabling / disabling element Q2 gradually decreases as the timer capacitor C1 charges. As a result, the bias voltage is reduced, so that the clamp operation enabling / disabling element Q2 is provided with an overvoltage greater than the clamp voltage applied to the collector voltage even after the time required for absorbing the surge voltage at turn-off has elapsed. Is OFF. Also, when the clamp operation enabling / disabling element Q2 is turned off, the power element Q1 is also turned off because the bias by the clamp operation enabling / disabling element Q2 is eliminated.
The time during which the clamp operation enabling / disabling element Q2 is turned off is determined by the time constant τ of the capacitor C1 and the resistor R3.
Since this time is determined by C1, this time can be freely set by selecting an appropriate value of the capacitor C1 and the resistor R3.
【0021】駆動パルス信号によってパワー素子Q1が
ターンONすると、クランプ動作可否用素子Q2のドレ
イン電圧は下がり、これによってツェナダイオードD2
のアノード電圧が上がる。これにより、ツェナダイオー
ドD2→ツェナダイオードD3―>コンデンサC1とい
う放電経路によってコンデンサC1は放電され、次のタ
ーンOFF時に動作可能な状態に戻る。When the power element Q1 is turned on by the drive pulse signal, the drain voltage of the element Q2 for enabling / disabling the clamp operation is reduced, thereby the Zener diode D2
Anode voltage rises. As a result, the capacitor C1 is discharged through the discharge path of the zener diode D2 → the zener diode D3 → the capacitor C1, and returns to the operable state at the next turn-off.
【0022】この様に、電源電圧の異常上昇時等の常時
過電圧状態に対して、本実施形態のクランプ回路1は、
非動作状態となって不要なクランプを行わないので、構
成要素の電子回路が常時過電圧による破損から回避する
ことができる。尚これまで説明してきたクランプ回路
は、ツェナダイオードによって電圧をクランプする方式
のものであったが、本発明はこのようなものに限るもの
では無く、他のクランプ回路に対しても同様に応用する
ことが出来る。As described above, the clamp circuit 1 according to the present embodiment is designed so that the clamp circuit 1 according to the present embodiment can withstand a constantly overvoltage state such as an abnormal rise of the power supply voltage.
Since unnecessary clamping is not performed in the inactive state, the electronic circuit of the component can be always prevented from being damaged by overvoltage. Although the clamp circuit described so far is of a type in which a voltage is clamped by a zener diode, the present invention is not limited to this type and is similarly applied to other clamp circuits. I can do it.
【0023】例えば、図1において、ツェナダイオード
D2の代わりに大容量のコンデンサを接続して、このコ
ンデンサによってサージ電圧をクランプするようなクラ
ンプ回路においても、このコンデンサに対して特定時間
以上過電圧が加わるような場合、回路を遮断してクラン
プ回路を非動作状態にすることにより、回路素子を過電
圧による破壊や劣化から守ることが出来る。For example, in FIG. 1, even in a clamp circuit in which a large-capacity capacitor is connected instead of the Zener diode D2 and a surge voltage is clamped by this capacitor, an overvoltage is applied to this capacitor for a specific time or more. In such a case, the circuit element can be protected from destruction or deterioration due to overvoltage by shutting off the circuit and making the clamp circuit inoperative.
【0024】[0024]
【発明の効果】以上詳細に説明したように、本発明は、
サージ電圧に対して特定値以下にクランプすると共に、
常時過電圧に対して確実にクランプ回路を非動作状態に
することが出来る。これにより上記過電圧によってクラ
ンプ回路を構成する回路素子が破壊したり劣化すること
を防ぐことが出来る。As described in detail above, the present invention provides
Clamp below a specific value against surge voltage,
The clamp circuit can always be reliably turned off in response to overvoltage. This can prevent the circuit elements constituting the clamp circuit from being destroyed or deteriorated due to the overvoltage.
【0025】また本発明は、タイマーやコンパレータな
どの条件判定用のICを必要とせず、簡単な回路構成で
実現出来る。従って安価で、かつコンパクトな構成とし
て実現することが出来る。Further, the present invention can be realized with a simple circuit configuration without requiring a condition determining IC such as a timer and a comparator. Therefore, it can be realized as an inexpensive and compact configuration.
【図1】本実施形態におけるクランプ回路の構成を示す
図である。FIG. 1 is a diagram illustrating a configuration of a clamp circuit according to an embodiment.
【図2】時間設定部の構成例を示した本実施形態のクラ
ンプ回路の構成を示す図である。FIG. 2 is a diagram illustrating a configuration example of a clamp circuit of the present embodiment illustrating a configuration example of a time setting unit.
【図3】従来のクランプ回路の構成を示す図である。FIG. 3 is a diagram showing a configuration of a conventional clamp circuit.
1、100 クランプ回路 2 時間設定部 A1 駆動回路 D1 ダイオード D2,D3 ツェナダイオード R1,R2,R3 抵抗器 Q1,Q2 スイッチング素子 S1 信号発生器 Vcc 駆動回路電源 1, 100 clamp circuit 2 time setting section A1 drive circuit D1 diode D2, D3 Zener diode R1, R2, R3 resistor Q1, Q2 switching element S1 signal generator Vcc drive circuit power supply
Claims (5)
電圧をクランプするクランプ回路において、 前記入力電圧が特定値以上になったとき、該入力電圧を
クランプするクランプ手段と、 前記クランプ手段がクランプを開始してから特定時間経
過したとき該クランプ手段を非動作状態にする時間設定
手段とを備えることを特徴とするクランプ回路。In a clamp circuit for clamping an input voltage of a switching element from a surge voltage, a clamp means for clamping the input voltage when the input voltage exceeds a specific value, and the clamp means starts clamping. And a time setting means for setting the clamp means to a non-operating state when a specific time has elapsed since the start of the operation.
手段に直列に設けられ該クランプ手段への電流入力のO
N/OFFをスイッチングするスイッチング部と、前記
特定時間が経過すると前記スイッチング部をOFFにす
るタイマー部を有することを特徴とする請求項1に記載
のクランプ回路。2. The time setting means according to claim 1, wherein said time setting means is provided in series with said clamping means and is configured to supply a current to said clamping means.
2. The clamp circuit according to claim 1, further comprising a switching unit that switches N / OFF, and a timer unit that turns off the switching unit when the specific time has elapsed. 3.
抗によって構成され前記入力電圧を入力とするCR微分
回路であることを特徴とする請求項2に記載のクランプ
回路。3. The clamp circuit according to claim 2, wherein the switching unit is a CR differentiating circuit configured by a capacitor and a resistor and having the input voltage as an input.
接続したツェナダイオードを更に有することを特徴とす
る請求項3に記載のクランプ回路。4. The clamp circuit according to claim 3, wherein the switching unit further includes a zener diode connected in parallel with the resistor.
ランプ回路において、 前記1乃至複数の電子素子の中の1つである保護対象と
する電子素子に特定値以上の電圧が特定時間以上加わっ
た時、該保護対象とする電子素子に流れる電流を遮断す
る回路保護手段を備えたことを特徴とするクランプ回
路。5. A clamp circuit comprising one or more electronic elements, wherein a voltage of a specific value or more is applied to an electronic element to be protected, which is one of the one or more electronic elements, for a specific time or more. A circuit protection means for interrupting a current flowing through the electronic element to be protected when the electronic circuit is to be protected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000346585A JP2002151989A (en) | 2000-11-14 | 2000-11-14 | Clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000346585A JP2002151989A (en) | 2000-11-14 | 2000-11-14 | Clamp circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002151989A true JP2002151989A (en) | 2002-05-24 |
Family
ID=18820433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000346585A Withdrawn JP2002151989A (en) | 2000-11-14 | 2000-11-14 | Clamp circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002151989A (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080778A (en) * | 2002-08-09 | 2004-03-11 | Semikron Elektron Gmbh | Circuit device for driving power semiconductor transistor |
WO2005027326A1 (en) * | 2003-09-10 | 2005-03-24 | Sanken Electric Co., Ltd. | Switching element protective circuit |
JP2006148323A (en) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | Semiconductor integrated circuit |
EP1744457A2 (en) * | 2005-07-14 | 2007-01-17 | NEC Electronics Corporation | Overvoltage protection circuit |
JP2008035067A (en) * | 2006-07-27 | 2008-02-14 | Renesas Technology Corp | Load driving circuit |
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
JP2011188178A (en) * | 2010-03-08 | 2011-09-22 | Sanken Electric Co Ltd | Gate drive circuit |
JP2012195937A (en) * | 2011-03-16 | 2012-10-11 | Ct-Concept Holding Ag | Control circuit of power semiconductor switch and method of controlling the same |
CN103701442A (en) * | 2012-09-27 | 2014-04-02 | 万国半导体股份有限公司 | Active clamp protection circuit for power semiconductor device for high frequency switching |
JP2016012807A (en) * | 2014-06-27 | 2016-01-21 | パナソニック デバイスSunx株式会社 | Output circuit and detection sensor |
CN107155387A (en) * | 2014-09-11 | 2017-09-12 | 三菱电机株式会社 | Semiconductor device |
JP2019165542A (en) * | 2018-03-19 | 2019-09-26 | 富士電機株式会社 | Semiconductor device |
EP3549166A4 (en) * | 2016-05-17 | 2020-08-12 | Littelfuse, Inc. | Igbt having improved clamp arrangement |
WO2022249697A1 (en) * | 2021-05-27 | 2022-12-01 | パナソニックIpマネジメント株式会社 | Switch system |
-
2000
- 2000-11-14 JP JP2000346585A patent/JP2002151989A/en not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004080778A (en) * | 2002-08-09 | 2004-03-11 | Semikron Elektron Gmbh | Circuit device for driving power semiconductor transistor |
WO2005027326A1 (en) * | 2003-09-10 | 2005-03-24 | Sanken Electric Co., Ltd. | Switching element protective circuit |
US7576964B2 (en) | 2003-09-30 | 2009-08-18 | Nec Electronics Corporation | Overvoltage protection circuit of output MOS transistor |
JP2006148323A (en) * | 2004-11-17 | 2006-06-08 | Nec Electronics Corp | Semiconductor integrated circuit |
US7310006B2 (en) | 2004-11-17 | 2007-12-18 | Nec Electronics Corporation | Semiconductor integrated circuit |
JP4641178B2 (en) * | 2004-11-17 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit |
EP1744457A3 (en) * | 2005-07-14 | 2014-01-22 | Renesas Electronics Corporation | Overvoltage protection circuit |
EP1744457A2 (en) * | 2005-07-14 | 2007-01-17 | NEC Electronics Corporation | Overvoltage protection circuit |
JP2008035067A (en) * | 2006-07-27 | 2008-02-14 | Renesas Technology Corp | Load driving circuit |
JP2011188178A (en) * | 2010-03-08 | 2011-09-22 | Sanken Electric Co Ltd | Gate drive circuit |
JP2012195937A (en) * | 2011-03-16 | 2012-10-11 | Ct-Concept Holding Ag | Control circuit of power semiconductor switch and method of controlling the same |
CN103701442A (en) * | 2012-09-27 | 2014-04-02 | 万国半导体股份有限公司 | Active clamp protection circuit for power semiconductor device for high frequency switching |
JP2016012807A (en) * | 2014-06-27 | 2016-01-21 | パナソニック デバイスSunx株式会社 | Output circuit and detection sensor |
CN107155387A (en) * | 2014-09-11 | 2017-09-12 | 三菱电机株式会社 | Semiconductor device |
US10298115B2 (en) | 2014-09-11 | 2019-05-21 | Mitsubishi Electric Corporation | Semiconductor device |
CN107155387B (en) * | 2014-09-11 | 2019-08-23 | 三菱电机株式会社 | Semiconductor device |
EP3549166A4 (en) * | 2016-05-17 | 2020-08-12 | Littelfuse, Inc. | Igbt having improved clamp arrangement |
JP2019165542A (en) * | 2018-03-19 | 2019-09-26 | 富士電機株式会社 | Semiconductor device |
JP7052452B2 (en) | 2018-03-19 | 2022-04-12 | 富士電機株式会社 | Semiconductor device |
WO2022249697A1 (en) * | 2021-05-27 | 2022-12-01 | パナソニックIpマネジメント株式会社 | Switch system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3814958B2 (en) | Semiconductor integrated circuit | |
JP5383426B2 (en) | Rapid discharge circuit when abnormality is detected | |
JP4455972B2 (en) | Semiconductor device | |
US6891707B2 (en) | Semiconductor protection circuit | |
US7102864B2 (en) | Latch-up-free ESD protection circuit using SCR | |
JP5761215B2 (en) | Gate drive circuit | |
US7324316B2 (en) | Hot-swap circuit system for fan tray module | |
JP2002151989A (en) | Clamp circuit | |
US7295414B2 (en) | Power output device with protection function for short circuit and overload | |
JP3164065B2 (en) | Semiconductor device | |
US20090154035A1 (en) | ESD Protection Circuit | |
Xu et al. | Monolithic integration of gate driver and protection modules with P-GaN gate power HEMTs | |
JP2007082036A (en) | Semiconductor integrated circuit device, power supply apparatus, and electric apparatus | |
WO2021048973A1 (en) | Overcurrent protection circuit and switching circuit | |
JP2005295753A (en) | Terminal protection circuit and synchronous rectification type switching power supply | |
JP2011135665A (en) | Protector | |
JP2005027380A (en) | Intelligent power device and method for protecting its load against short circuit | |
JP4479570B2 (en) | Switching circuit with protection function and protection circuit | |
KR100812876B1 (en) | Power supply circuit for clamping excessive input voltage at predetermined voltage | |
JP2006352931A (en) | Switching element protection circuit | |
CN112821723A (en) | Driving circuit of voltage control type power semiconductor element | |
JP2007104805A (en) | Gate drive circuit of voltage-driven semiconductor element | |
JP3601310B2 (en) | Power device drive circuit | |
US8189309B2 (en) | Clamp for controlling current discharge | |
US20170237350A1 (en) | Dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080205 |