JP2002027433A - 画像処理回路、道路監視画像前処理回路及び監視画像処理方法 - Google Patents
画像処理回路、道路監視画像前処理回路及び監視画像処理方法Info
- Publication number
- JP2002027433A JP2002027433A JP2000204951A JP2000204951A JP2002027433A JP 2002027433 A JP2002027433 A JP 2002027433A JP 2000204951 A JP2000204951 A JP 2000204951A JP 2000204951 A JP2000204951 A JP 2000204951A JP 2002027433 A JP2002027433 A JP 2002027433A
- Authority
- JP
- Japan
- Prior art keywords
- image
- address
- data
- pixel data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Closed-Circuit Television Systems (AREA)
- Traffic Control Systems (AREA)
Abstract
(57)【要約】
【課題】 画像の変形を高速に行うとともに、その変形
の種類の設定の自由度を高める。 【解決手段】 画像処理回路１は、入力画像データを変
形した変形画像データであって、当該変形画像データの
各画素データが入力画像データのいずれかの画素データ
と同一である変形画像データを、画像メモリ３から出力
する。アドレス記憶部５は、アドレス出力部４が順次出
力するアドレスに対応して、画像メモリ３の読み出しア
ドレスを記憶している。セレクタ６は、画像メモリ３の
書き込み時に、出力部４が出力したアドレスを、書き込
みアドレスとして画像メモリ３に供給する。セレクタ６
は、画像メモリ３の読み出し時に、記憶部５から出力さ
れた読み出しアドレスを、画像メモリ３に供給する。ア
ドレス記憶部５の記憶内容を適宜定めることにより、入
力画像を任意に変形した変形画像を得る。
の種類の設定の自由度を高める。 【解決手段】 画像処理回路１は、入力画像データを変
形した変形画像データであって、当該変形画像データの
各画素データが入力画像データのいずれかの画素データ
と同一である変形画像データを、画像メモリ３から出力
する。アドレス記憶部５は、アドレス出力部４が順次出
力するアドレスに対応して、画像メモリ３の読み出しア
ドレスを記憶している。セレクタ６は、画像メモリ３の
書き込み時に、出力部４が出力したアドレスを、書き込
みアドレスとして画像メモリ３に供給する。セレクタ６
は、画像メモリ３の読み出し時に、記憶部５から出力さ
れた読み出しアドレスを、画像メモリ３に供給する。ア
ドレス記憶部５の記憶内容を適宜定めることにより、入
力画像を任意に変形した変形画像を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、入力画像の変形又
は合成を行う画像処理回路、この画像処理回路と同様の
画像処理により道路監視画像を前処理する道路監視画像
前処理回路、及び監視画像処理方法に関するものであ
る。
は合成を行う画像処理回路、この画像処理回路と同様の
画像処理により道路監視画像を前処理する道路監視画像
前処理回路、及び監視画像処理方法に関するものであ
る。
【０００２】
【従来の技術】従来、ＣＣＤカメラ等から得られる入力
画像データを処理して、この入力画像データが示す入力
画像を変形（拡大、縮小、台形変形、その他の変形）し
た変形画像を示す変形画像データを得る画像処理や、入
力画像データが示す入力画像を合成した合成画像を示す
合成画像データを得る画像処理は、ＣＰＵ等で計算する
ことにより行われていた。
画像データを処理して、この入力画像データが示す入力
画像を変形（拡大、縮小、台形変形、その他の変形）し
た変形画像を示す変形画像データを得る画像処理や、入
力画像データが示す入力画像を合成した合成画像を示す
合成画像データを得る画像処理は、ＣＰＵ等で計算する
ことにより行われていた。
【０００３】また、近年、道路相当領域を含む領域を俯
瞰的に撮像する道路監視カメラを用い、監視カメラから
得られる監視画像データを処理することによって、走行
車両の位置や台数や速度等を計測し、交通渋滞、異常走
行（道路上の障害物等を避けて道路の幅方向へ移動して
走行する避走など）、停止車両あるいは落下物等の有無
等を検知する交通監視装置が開発されている。
瞰的に撮像する道路監視カメラを用い、監視カメラから
得られる監視画像データを処理することによって、走行
車両の位置や台数や速度等を計測し、交通渋滞、異常走
行（道路上の障害物等を避けて道路の幅方向へ移動して
走行する避走など）、停止車両あるいは落下物等の有無
等を検知する交通監視装置が開発されている。
【０００４】これらの従来の交通監視装置では、道路監
視カメラから得られる画像を何ら変形することなくその
まま用いて車両の位置の情報等を得る処理が行われてい
た。そして、画像データ中の不要データを除去して誤検
知等を防止するために、道路監視カメラから得られる画
像における道路相当領域以外の領域（例えば、監視カメ
ラがトンネルの側壁上部に設置されている場合には、ト
ンネルの天井領域や壁面領域等）をマスクするマスク画
像をメモリに記憶させておき、このマスク画像を用いて
マスク処理を行っていた。
視カメラから得られる画像を何ら変形することなくその
まま用いて車両の位置の情報等を得る処理が行われてい
た。そして、画像データ中の不要データを除去して誤検
知等を防止するために、道路監視カメラから得られる画
像における道路相当領域以外の領域（例えば、監視カメ
ラがトンネルの側壁上部に設置されている場合には、ト
ンネルの天井領域や壁面領域等）をマスクするマスク画
像をメモリに記憶させておき、このマスク画像を用いて
マスク処理を行っていた。
【０００５】また、これらの従来の交通監視装置では、
１台の道路監視カメラを設置するだけではなく、複数台
の道路監視カメラを道路に沿って間隔をあけて複数台配
置して、道路の広い範囲の状況を監視する場合もある。
この場合には、従来は、各監視カメラ毎に画像処理装置
を設けるか、あるいは、１つの画像処理装置を用いてこ
の画像処理装置に複数の監視カメラからの画像データを
順次切り替えて入力させていた。
１台の道路監視カメラを設置するだけではなく、複数台
の道路監視カメラを道路に沿って間隔をあけて複数台配
置して、道路の広い範囲の状況を監視する場合もある。
この場合には、従来は、各監視カメラ毎に画像処理装置
を設けるか、あるいは、１つの画像処理装置を用いてこ
の画像処理装置に複数の監視カメラからの画像データを
順次切り替えて入力させていた。
【０００６】
【発明が解決しようとする課題】しかしながら、変形画
像データや合成画像データを得る前記従来の画像処理で
は、ＣＰＵ等で計算していたため、処理時間が長くなっ
てしまう欠点があった。そこで、そのような画像処理を
ハードウエアで実現することが考えられるが、その場
合、変形等の種類が１種類に限定されてしまい、他の種
類の変形等を行おうとすれば、それに応じたハードウエ
アを構成しなければならず、変形等の種類の設定の自由
度が小さかった。
像データや合成画像データを得る前記従来の画像処理で
は、ＣＰＵ等で計算していたため、処理時間が長くなっ
てしまう欠点があった。そこで、そのような画像処理を
ハードウエアで実現することが考えられるが、その場
合、変形等の種類が１種類に限定されてしまい、他の種
類の変形等を行おうとすれば、それに応じたハードウエ
アを構成しなければならず、変形等の種類の設定の自由
度が小さかった。
【０００７】また、前記従来の交通監視装置では、道路
監視カメラから得られる画像を何ら変形することなくそ
のまま用いて車両の移動距離等の情報を得ていたので、
その情報を得るための処理時間が長くなってしまうとと
もに、当該カメラの設置場所ごとに処理のパラメータ等
を変更しなければならず、不便であった。
監視カメラから得られる画像を何ら変形することなくそ
のまま用いて車両の移動距離等の情報を得ていたので、
その情報を得るための処理時間が長くなってしまうとと
もに、当該カメラの設置場所ごとに処理のパラメータ等
を変更しなければならず、不便であった。
【０００８】さらに、前記従来の交通監視装置では、マ
スク処理を行うためにはマスク画像をメモリに記憶させ
ておく必要があったので、必要な記憶容量が増大してし
まう欠点があった。
スク処理を行うためにはマスク画像をメモリに記憶させ
ておく必要があったので、必要な記憶容量が増大してし
まう欠点があった。
【０００９】さらにまた、前記従来の交通監視装置にお
いて、複数の道路監視カメラを用いる際に、各監視カメ
ラ毎に画像処理装置を設けた場合には、処理の高速化を
図ることができてフレーム周期毎に所望の処理が可能と
なるが、画像処理装置の数が増え、コストアップを免れ
なかった。一方、１つの画像処理装置を用いてこの画像
処理装置に複数の監視カメラからの画像データを順次切
り替えて入力させる場合には、画像処理装置の数を減ら
してコストダウンを図ることができるが、１つの監視カ
メラからの入力画像の処理は数フレーム周期に１回の割
合になってしまい、例えば、車両の位置等を短い時間間
隔で計測することができなくなり、いわば木目の細かい
監視を行うことができなかった。
いて、複数の道路監視カメラを用いる際に、各監視カメ
ラ毎に画像処理装置を設けた場合には、処理の高速化を
図ることができてフレーム周期毎に所望の処理が可能と
なるが、画像処理装置の数が増え、コストアップを免れ
なかった。一方、１つの画像処理装置を用いてこの画像
処理装置に複数の監視カメラからの画像データを順次切
り替えて入力させる場合には、画像処理装置の数を減ら
してコストダウンを図ることができるが、１つの監視カ
メラからの入力画像の処理は数フレーム周期に１回の割
合になってしまい、例えば、車両の位置等を短い時間間
隔で計測することができなくなり、いわば木目の細かい
監視を行うことができなかった。
【００１０】本発明は、このような事情に鑑みてなされ
たもので、画像の変形又は合成を高速に行うことができ
るとともに、その変形等の種類の設定の自由度が高い画
像処理回路を提供することを目的とする。
たもので、画像の変形又は合成を高速に行うことができ
るとともに、その変形等の種類の設定の自由度が高い画
像処理回路を提供することを目的とする。
【００１１】また、本発明は、画像の変形又は合成を高
速に行うことができるとともに、その変形等の種類の設
定の自由度が高く、しかも、マスク画像を特別に記憶さ
せることなくマスク処理を行うことができる画像処理回
路を提供することを目的とする。
速に行うことができるとともに、その変形等の種類の設
定の自由度が高く、しかも、マスク画像を特別に記憶さ
せることなくマスク処理を行うことができる画像処理回
路を提供することを目的とする。
【００１２】さらに、本発明は、道路監視カメラから得
られる画像を前処理して、その後に行われる車両の移動
距離等の情報を得る処理を高速化させたり、当該カメラ
の設置場所ごとに前記情報を得る処理のパラメータ等を
変更する必要をなくしたりすることができる、道路監視
画像前処理回路を提供することを目的とする。
られる画像を前処理して、その後に行われる車両の移動
距離等の情報を得る処理を高速化させたり、当該カメラ
の設置場所ごとに前記情報を得る処理のパラメータ等を
変更する必要をなくしたりすることができる、道路監視
画像前処理回路を提供することを目的とする。
【００１３】さらにまた、本発明は、複数の道路監視カ
メラからそれぞれ得られる複数の画像を１つの画像処理
装置を用いて高速に処理することを可能にして、木目の
細かい監視を可能にする、道路監視画像前処理回路を提
供することを目的とする。
メラからそれぞれ得られる複数の画像を１つの画像処理
装置を用いて高速に処理することを可能にして、木目の
細かい監視を可能にする、道路監視画像前処理回路を提
供することを目的とする。
【００１４】また、本発明は、複数の監視カメラからそ
れぞれ得られる複数の監視画像を１つの画像処理装置を
用いて高速に処理することができ、木目の細かい監視を
行うことができる監視画像の処理方法を提供することを
目的とする。
れぞれ得られる複数の監視画像を１つの画像処理装置を
用いて高速に処理することができ、木目の細かい監視を
行うことができる監視画像の処理方法を提供することを
目的とする。
【００１５】
【課題を解決するための手段】前記課題を解決するた
め、本発明の第１の態様による画像処理回路は、入力画
像データが示す入力画像を変形した変形画像を示す変形
画像データであって、当該変形画像データの各画素デー
タが前記入力画像データのいずれかの画素データと同一
である変形画像データを、出力するものである。この画
像処理回路は、画像メモリと、前記入力画像データの画
素データを前記画像メモリに書き込むとともに前記画像
メモリに書き込まれた画素データを前記画像メモリから
読み出すように、前記画像メモリのアドレスを制御する
アドレス制御回路とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記画像メモ
リの読み出しアドレスを記憶し、前記アドレス出力部が
出力するアドレスに応じた前記読み出しアドレスを出力
するアドレス記憶部と、前記画像メモリの書き込み時に
前記アドレス出力部が出力したアドレスを書き込みアド
レスとして前記画像メモリに選択的に供給するととも
に、前記画像メモリの読み出し時に前記アドレス記憶部
から出力された前記読み出しアドレスを前記画像メモリ
に選択的に供給するアドレス選択部とを有する。
め、本発明の第１の態様による画像処理回路は、入力画
像データが示す入力画像を変形した変形画像を示す変形
画像データであって、当該変形画像データの各画素デー
タが前記入力画像データのいずれかの画素データと同一
である変形画像データを、出力するものである。この画
像処理回路は、画像メモリと、前記入力画像データの画
素データを前記画像メモリに書き込むとともに前記画像
メモリに書き込まれた画素データを前記画像メモリから
読み出すように、前記画像メモリのアドレスを制御する
アドレス制御回路とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記画像メモ
リの読み出しアドレスを記憶し、前記アドレス出力部が
出力するアドレスに応じた前記読み出しアドレスを出力
するアドレス記憶部と、前記画像メモリの書き込み時に
前記アドレス出力部が出力したアドレスを書き込みアド
レスとして前記画像メモリに選択的に供給するととも
に、前記画像メモリの読み出し時に前記アドレス記憶部
から出力された前記読み出しアドレスを前記画像メモリ
に選択的に供給するアドレス選択部とを有する。
【００１６】この第１の態様によれば、入力画像データ
の画素データが、画像メモリに書き込まれ、この画像メ
モリに書き込まれた画素データが読み出される。そし
て、画像メモリの書き込み時には、入力画像データの画
素データはアドレス出力部が出力するアドレスに書き込
まれ、画像メモリの読み出し時には、アドレス記憶部に
記憶された読み出しアドレスであってアドレス出力部が
出力するアドレスに応じた読み出しアドレスから読み出
される。したがって、画像メモリから順次読み出される
各画素データは、入力画像データのいずれかの画素デー
タと同一となり、入力画像データのいずれの画素データ
と同一となるかはアドレス記憶部に記憶されている読み
出しアドレスによって定まることとなる。このため、前
記第１の態様によれば、アドレス記憶部の記憶内容であ
る読み出しアドレスを適宜定めることにより、入力画像
を任意に変形した変形画像を示す変形画像データを画像
メモリからの出力として得ることができる。
の画素データが、画像メモリに書き込まれ、この画像メ
モリに書き込まれた画素データが読み出される。そし
て、画像メモリの書き込み時には、入力画像データの画
素データはアドレス出力部が出力するアドレスに書き込
まれ、画像メモリの読み出し時には、アドレス記憶部に
記憶された読み出しアドレスであってアドレス出力部が
出力するアドレスに応じた読み出しアドレスから読み出
される。したがって、画像メモリから順次読み出される
各画素データは、入力画像データのいずれかの画素デー
タと同一となり、入力画像データのいずれの画素データ
と同一となるかはアドレス記憶部に記憶されている読み
出しアドレスによって定まることとなる。このため、前
記第１の態様によれば、アドレス記憶部の記憶内容であ
る読み出しアドレスを適宜定めることにより、入力画像
を任意に変形した変形画像を示す変形画像データを画像
メモリからの出力として得ることができる。
【００１７】このように、前記第１の態様によれば、画
像メモリに対する画素データの読み書きによって変形画
像データを得るので、画像の変形を高速に行うことがで
きる。また、前述したようにアドレス記憶部の記憶内容
を変えることにより、どのような変形であっても自在に
行うことができるので、変形の種類の設定の自由度が高
い。
像メモリに対する画素データの読み書きによって変形画
像データを得るので、画像の変形を高速に行うことがで
きる。また、前述したようにアドレス記憶部の記憶内容
を変えることにより、どのような変形であっても自在に
行うことができるので、変形の種類の設定の自由度が高
い。
【００１８】本発明の第２の態様による画像処理回路
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが前記入力画像データのいずれかの画素デ
ータと同一である変形画像データを、出力するものであ
る。この画像処理回路は、画像メモリと、前記入力画像
データの画素データを前記画像メモリに書き込むととも
に前記画像メモリに書き込まれた画素データを前記画像
メモリから読み出すように、前記画像メモリのアドレス
を制御するアドレス制御回路とを備える。前記アドレス
制御回路は、アドレスを順次出力するアドレス出力部
と、該アドレス出力部が出力するアドレスに対応して前
記画像メモリの書き込みアドレスを記憶し、前記アドレ
ス出力部が出力するアドレスに応じた前記書き込みアド
レスを出力するアドレス記憶部と、前記画像メモリの読
み出し時に前記アドレス出力部が出力したアドレスを読
み出しアドレスとして前記画像メモリに選択的に供給す
るとともに、前記画像メモリの書き込み時に前記アドレ
ス記憶部から出力された前記書き込みアドレスを前記画
像メモリに選択的に供給するアドレス選択部とを有す
る。
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが前記入力画像データのいずれかの画素デ
ータと同一である変形画像データを、出力するものであ
る。この画像処理回路は、画像メモリと、前記入力画像
データの画素データを前記画像メモリに書き込むととも
に前記画像メモリに書き込まれた画素データを前記画像
メモリから読み出すように、前記画像メモリのアドレス
を制御するアドレス制御回路とを備える。前記アドレス
制御回路は、アドレスを順次出力するアドレス出力部
と、該アドレス出力部が出力するアドレスに対応して前
記画像メモリの書き込みアドレスを記憶し、前記アドレ
ス出力部が出力するアドレスに応じた前記書き込みアド
レスを出力するアドレス記憶部と、前記画像メモリの読
み出し時に前記アドレス出力部が出力したアドレスを読
み出しアドレスとして前記画像メモリに選択的に供給す
るとともに、前記画像メモリの書き込み時に前記アドレ
ス記憶部から出力された前記書き込みアドレスを前記画
像メモリに選択的に供給するアドレス選択部とを有す
る。
【００１９】前記第１の態様では、アドレス記憶部に画
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第２の態様では、逆に、
アドレス記憶部に画像メモリの書き込みアドレスを記憶
し、アドレス出力部が出力するアドレスを画像メモリの
読み出しアドレスとして用いている。したがって、第２
の態様では、画像メモリから読み出される２つ以上の画
素データが入力画像データの１つの画素データと同一と
なり得ないという制約があり、前記第１の態様に比べれ
ば若干制約はあるものの、前記第１の態様と同様の利点
が得られる。
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第２の態様では、逆に、
アドレス記憶部に画像メモリの書き込みアドレスを記憶
し、アドレス出力部が出力するアドレスを画像メモリの
読み出しアドレスとして用いている。したがって、第２
の態様では、画像メモリから読み出される２つ以上の画
素データが入力画像データの１つの画素データと同一と
なり得ないという制約があり、前記第１の態様に比べれ
ば若干制約はあるものの、前記第１の態様と同様の利点
が得られる。
【００２０】本発明の第３の態様による画像処理回路
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記入力画像データの画素データを前記画
像メモリに書き込むとともに前記画像メモリに書き込ま
れた画素データを前記画像メモリから読み出すように、
前記画像メモリのアドレスを制御するアドレス制御回路
と、識別データ記憶部と、画素データ選択部とを備え
る。前記アドレス制御回路は、アドレスを順次出力する
アドレス出力部と、該アドレス出力部が出力するアドレ
スに対応して前記画像メモリの読み出しアドレスを記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記読み出しアドレスを出力するアドレス記憶部と、前記
画像メモリの書き込み時に前記アドレス出力部が出力し
たアドレスを書き込みアドレスとして前記画像メモリに
選択的に供給するとともに、前記画像メモリの読み出し
時に前記アドレス記憶部から出力された前記読み出しア
ドレスを前記画像メモリに選択的に供給するアドレス選
択部とを有する。前記識別データ記憶部は、前記アドレ
ス出力部が出力するアドレスに対応して、当該アドレス
に対応する前記変形画像データの画素データが前記所定
の画素データと同一となるべきかそれとも前記入力画像
データのいずれかの画素データと同一となるべきかを識
別する識別データを記憶し、前記アドレス出力部が出力
するアドレスに応じた識別データを出力する。前記画素
データ選択部は、前記識別データ記憶部から出力された
識別データに従って、前記所定画素データ出力部から出
力された所定の画素データ又は前記画像メモリから読み
出された画素データを選択的に出力させる。なお、前記
アドレス記憶部及び前記識別データ記憶部は、別々のメ
モリで構成してもよいし、単一のメモリで構成してもよ
い（この点は、後述する第４乃至第６の態様について
も、同様である。）。
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記入力画像データの画素データを前記画
像メモリに書き込むとともに前記画像メモリに書き込ま
れた画素データを前記画像メモリから読み出すように、
前記画像メモリのアドレスを制御するアドレス制御回路
と、識別データ記憶部と、画素データ選択部とを備え
る。前記アドレス制御回路は、アドレスを順次出力する
アドレス出力部と、該アドレス出力部が出力するアドレ
スに対応して前記画像メモリの読み出しアドレスを記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記読み出しアドレスを出力するアドレス記憶部と、前記
画像メモリの書き込み時に前記アドレス出力部が出力し
たアドレスを書き込みアドレスとして前記画像メモリに
選択的に供給するとともに、前記画像メモリの読み出し
時に前記アドレス記憶部から出力された前記読み出しア
ドレスを前記画像メモリに選択的に供給するアドレス選
択部とを有する。前記識別データ記憶部は、前記アドレ
ス出力部が出力するアドレスに対応して、当該アドレス
に対応する前記変形画像データの画素データが前記所定
の画素データと同一となるべきかそれとも前記入力画像
データのいずれかの画素データと同一となるべきかを識
別する識別データを記憶し、前記アドレス出力部が出力
するアドレスに応じた識別データを出力する。前記画素
データ選択部は、前記識別データ記憶部から出力された
識別データに従って、前記所定画素データ出力部から出
力された所定の画素データ又は前記画像メモリから読み
出された画素データを選択的に出力させる。なお、前記
アドレス記憶部及び前記識別データ記憶部は、別々のメ
モリで構成してもよいし、単一のメモリで構成してもよ
い（この点は、後述する第４乃至第６の態様について
も、同様である。）。
【００２１】この第３の態様によれば、前記第１の態様
と同様に、画像メモリ及びアドレス制御回路を備えてい
るので、画像メモリから順次読み出される各画素データ
は、入力画像データのいずれかの画素データと同一とな
り、入力画像データのいずれの画素データと同一となる
かはアドレス記憶部に記憶されている読み出しアドレス
によって定まることとなる。そして、前記第３の態様で
は、前記所定画素データ出力部、前記識別データ記憶部
及び前記画素データ選択部を備えているので、識別デー
タ記憶部に記憶させる識別データを適宜定めることによ
り、画素データ選択部の出力において、画像メモリから
読み出された画素データのうちの所望の画素データを所
定画素データ出力部から出力された所定の画素データに
置き換えることができる。したがって、前記所定の画素
データを例えばマスク値（例えば、０値等）としておけ
ば、画素データ選択部の出力として、入力画像を任意に
変形した変形画像を示す変形画像データであってマスク
処理した変形画像データを得ることができる。また、例
えば、変形として縮小を行う場合において、変形画像デ
ータのサイズを入力画像データのサイズと同一にするこ
とが可能となる。この場合、変形画像における入力画像
に相当する領域以外の領域の画素データを前記所定の画
素データにすればよい。
と同様に、画像メモリ及びアドレス制御回路を備えてい
るので、画像メモリから順次読み出される各画素データ
は、入力画像データのいずれかの画素データと同一とな
り、入力画像データのいずれの画素データと同一となる
かはアドレス記憶部に記憶されている読み出しアドレス
によって定まることとなる。そして、前記第３の態様で
は、前記所定画素データ出力部、前記識別データ記憶部
及び前記画素データ選択部を備えているので、識別デー
タ記憶部に記憶させる識別データを適宜定めることによ
り、画素データ選択部の出力において、画像メモリから
読み出された画素データのうちの所望の画素データを所
定画素データ出力部から出力された所定の画素データに
置き換えることができる。したがって、前記所定の画素
データを例えばマスク値（例えば、０値等）としておけ
ば、画素データ選択部の出力として、入力画像を任意に
変形した変形画像を示す変形画像データであってマスク
処理した変形画像データを得ることができる。また、例
えば、変形として縮小を行う場合において、変形画像デ
ータのサイズを入力画像データのサイズと同一にするこ
とが可能となる。この場合、変形画像における入力画像
に相当する領域以外の領域の画素データを前記所定の画
素データにすればよい。
【００２２】このように、前記第３の態様によれば、画
像メモリに対する画素データの読み書きと画素データ選
択部による画素データの選択とによって変形画像データ
を得るので、画像の変形とマスク処理等とを高速に行う
ことができる。また、所定画素データ出力部及び識別デ
ータ記憶部を用いているので、マスク画像等を特別に記
憶させることなく、マスク処理等を行うことができる。
さらに、アドレス記憶部の記憶内容を変えることによ
り、どのような変形であっても自在に行うことができる
ので、変形の種類の設定の自由度が高い。また、識別デ
ータ記憶部の記憶内容を変えることにより、いずれの画
素に対してもマスク処理等を行うことができるので、マ
スク処理等の対象となる箇所の設定の自由度が高い。
像メモリに対する画素データの読み書きと画素データ選
択部による画素データの選択とによって変形画像データ
を得るので、画像の変形とマスク処理等とを高速に行う
ことができる。また、所定画素データ出力部及び識別デ
ータ記憶部を用いているので、マスク画像等を特別に記
憶させることなく、マスク処理等を行うことができる。
さらに、アドレス記憶部の記憶内容を変えることによ
り、どのような変形であっても自在に行うことができる
ので、変形の種類の設定の自由度が高い。また、識別デ
ータ記憶部の記憶内容を変えることにより、いずれの画
素に対してもマスク処理等を行うことができるので、マ
スク処理等の対象となる箇所の設定の自由度が高い。
【００２３】本発明の第４の態様による画像処理回路
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記入力画像データの画素データを前記画
像メモリに書き込むとともに前記画像メモリに書き込ま
れた画素データを前記画像メモリから読み出すように、
前記画像メモリのアドレスを制御するアドレス制御回路
と、識別データ記憶部と、画素データ選択部とを備え
る。前記アドレス制御回路は、アドレスを順次出力する
アドレス出力部と、該アドレス出力部が出力するアドレ
スに対応して前記画像メモリの書き込みアドレスを記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記書き込みアドレスを出力するアドレス記憶部と、前記
画像メモリの読み出し時に前記アドレス出力部が出力し
たアドレスを読み出しアドレスとして前記画像メモリに
選択的に供給するとともに、前記画像メモリの書き込み
時に前記アドレス記憶部から出力された前記書き込みア
ドレスを前記画像メモリに選択的に供給するアドレス選
択部とを有する。前記識別データ記憶部は、前記アドレ
ス出力部が出力するアドレスに対応して、当該アドレス
に対応する前記変形画像データの画素データが前記所定
の画素データと同一となるべきかそれとも前記入力画像
データのいずれかの画素データと同一となるべきかを識
別する識別データを記憶し、前記アドレス出力部が出力
するアドレスに応じた識別データを出力する。前記画素
データ選択部は、前記識別データ記憶部から出力された
識別データに従って、前記所定画素データ出力部から出
力された所定の画素データ又は前記画像メモリから読み
出された画素データを選択的に出力させる。
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記入力画像データの画素データを前記画
像メモリに書き込むとともに前記画像メモリに書き込ま
れた画素データを前記画像メモリから読み出すように、
前記画像メモリのアドレスを制御するアドレス制御回路
と、識別データ記憶部と、画素データ選択部とを備え
る。前記アドレス制御回路は、アドレスを順次出力する
アドレス出力部と、該アドレス出力部が出力するアドレ
スに対応して前記画像メモリの書き込みアドレスを記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記書き込みアドレスを出力するアドレス記憶部と、前記
画像メモリの読み出し時に前記アドレス出力部が出力し
たアドレスを読み出しアドレスとして前記画像メモリに
選択的に供給するとともに、前記画像メモリの書き込み
時に前記アドレス記憶部から出力された前記書き込みア
ドレスを前記画像メモリに選択的に供給するアドレス選
択部とを有する。前記識別データ記憶部は、前記アドレ
ス出力部が出力するアドレスに対応して、当該アドレス
に対応する前記変形画像データの画素データが前記所定
の画素データと同一となるべきかそれとも前記入力画像
データのいずれかの画素データと同一となるべきかを識
別する識別データを記憶し、前記アドレス出力部が出力
するアドレスに応じた識別データを出力する。前記画素
データ選択部は、前記識別データ記憶部から出力された
識別データに従って、前記所定画素データ出力部から出
力された所定の画素データ又は前記画像メモリから読み
出された画素データを選択的に出力させる。
【００２４】前記第３の態様では、アドレス記憶部に画
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第４の態様では、逆に、
アドレス記憶部に画像メモリの書き込みアドレスを記憶
し、アドレス出力部が出力するアドレスを画像メモリの
読み出しアドレスとして用いている。したがって、第４
の態様では、画像メモリから読み出される２つ以上の画
素データが入力画像データの１つの画素データと同一と
なり得ないという制約があり、前記第３の態様に比べれ
ば若干制約はあるものの、前記第３の態様と同様の利点
が得られる。
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第４の態様では、逆に、
アドレス記憶部に画像メモリの書き込みアドレスを記憶
し、アドレス出力部が出力するアドレスを画像メモリの
読み出しアドレスとして用いている。したがって、第４
の態様では、画像メモリから読み出される２つ以上の画
素データが入力画像データの１つの画素データと同一と
なり得ないという制約があり、前記第３の態様に比べれ
ば若干制約はあるものの、前記第３の態様と同様の利点
が得られる。
【００２５】本発明の第５の態様による画像処理回路
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記所定画素データから出力された所定の
画素データ又は前記入力画像データの画素データを前記
画像メモリに書き込むとともに前記画像メモリに書き込
まれた画素データを前記画像メモリから読み出すよう
に、前記画像メモリのアドレスを制御するアドレス制御
回路と、識別データ記憶部と、画素データ選択部とを備
える。前記アドレス制御回路は、アドレスを順次出力す
るアドレス出力部と、該アドレス出力部が出力するアド
レスに対応して前記画像メモリの読み出しアドレスを記
憶し、前記アドレス出力部が出力するアドレスに応じた
前記読み出しアドレスを出力するアドレス記憶部と、前
記画像メモリの書き込み時に前記アドレス出力部が出力
したアドレスを書き込みアドレスとして前記画像メモリ
に選択的に供給するとともに、前記画像メモリの読み出
し時に前記アドレス記憶部から出力された前記読み出し
アドレスを前記画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記変形画像データの画素データが前記所
定の画素データと同一となるべきかそれとも前記入力画
像データのいずれかの画素データと同一となるべきかを
識別する識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた識別データを出力する。前記画
素データ選択部は、前記識別データ記憶部から出力され
た識別データに従って、前記所定画素データ出力部から
出力された所定の画素データ又は前記入力画像データの
画素データを、前記画像メモリの書き込みデータとし
て、前記画像メモリに選択的に供給する。
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記所定画素データから出力された所定の
画素データ又は前記入力画像データの画素データを前記
画像メモリに書き込むとともに前記画像メモリに書き込
まれた画素データを前記画像メモリから読み出すよう
に、前記画像メモリのアドレスを制御するアドレス制御
回路と、識別データ記憶部と、画素データ選択部とを備
える。前記アドレス制御回路は、アドレスを順次出力す
るアドレス出力部と、該アドレス出力部が出力するアド
レスに対応して前記画像メモリの読み出しアドレスを記
憶し、前記アドレス出力部が出力するアドレスに応じた
前記読み出しアドレスを出力するアドレス記憶部と、前
記画像メモリの書き込み時に前記アドレス出力部が出力
したアドレスを書き込みアドレスとして前記画像メモリ
に選択的に供給するとともに、前記画像メモリの読み出
し時に前記アドレス記憶部から出力された前記読み出し
アドレスを前記画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記変形画像データの画素データが前記所
定の画素データと同一となるべきかそれとも前記入力画
像データのいずれかの画素データと同一となるべきかを
識別する識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた識別データを出力する。前記画
素データ選択部は、前記識別データ記憶部から出力され
た識別データに従って、前記所定画素データ出力部から
出力された所定の画素データ又は前記入力画像データの
画素データを、前記画像メモリの書き込みデータとし
て、前記画像メモリに選択的に供給する。
【００２６】前記第３の態様では、所定画素データ出力
部が出力した所定の画素データを画像メモリに書き込ま
ずに、画像メモリから読み出された画素データのうちの
所望の画素データを所定画素データ出力部が出力した所
定の画素データで置き換えているのに対し、前記第５の
態様では、画素データ選択部により、入力画像データの
画素データのうち識別データにより定まる画素データを
所定画素データ出力部が出力した所定の画素データで置
き換えて画像メモリに書き込み、画像メモリから読み出
されたものが変形画像データとなる。前記第５の態様に
よっても、前記第３の態様と同様の利点が得られる。
部が出力した所定の画素データを画像メモリに書き込ま
ずに、画像メモリから読み出された画素データのうちの
所望の画素データを所定画素データ出力部が出力した所
定の画素データで置き換えているのに対し、前記第５の
態様では、画素データ選択部により、入力画像データの
画素データのうち識別データにより定まる画素データを
所定画素データ出力部が出力した所定の画素データで置
き換えて画像メモリに書き込み、画像メモリから読み出
されたものが変形画像データとなる。前記第５の態様に
よっても、前記第３の態様と同様の利点が得られる。
【００２７】本発明の第６の態様による画像処理回路
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記所定画素データから出力された所定の
画素データ又は前記入力画像データの画素データを前記
画像メモリに書き込むとともに前記画像メモリに書き込
まれた画素データを前記画像メモリから読み出すよう
に、前記画像メモリのアドレスを制御するアドレス制御
回路と、識別データ記憶部と、画素データ選択部とを備
える。前記アドレス制御回路は、アドレスを順次出力す
るアドレス出力部と、該アドレス出力部が出力するアド
レスに対応して前記画像メモリの書き込みアドレスを記
憶し、前記アドレス出力部が出力するアドレスに応じた
前記書き込みアドレスを出力するアドレス記憶部と、前
記画像メモリの読み出し時に前記アドレス出力部が出力
したアドレスを読み出しアドレスとして前記画像メモリ
に選択的に供給するとともに、前記画像メモリの書き込
み時に前記アドレス記憶部から出力された前記書き込み
アドレスを前記画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記変形画像データの画素データが前記所
定の画素データと同一となるべきかそれとも前記入力画
像データのいずれかの画素データと同一となるべきかを
識別する識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた識別データを出力する。前記画
素データ選択部は、前記識別データ記憶部から出力され
た識別データに従って、前記所定画素データ出力部から
出力された所定の画素データ又は前記入力画像データの
画素データを、前記画像メモリの書き込みデータとし
て、前記画像メモリに選択的に供給する。
は、入力画像データが示す入力画像を変形した変形画像
を示す変形画像データであって、当該変形画像データの
各画素データが所定の画素データ又は前記入力画像デー
タのいずれかの画素データと同一である変形画像データ
を、出力するものである。この画像処理回路は、画像メ
モリと、前記所定の画素データを出力する所定画素デー
タ出力部と、前記所定画素データから出力された所定の
画素データ又は前記入力画像データの画素データを前記
画像メモリに書き込むとともに前記画像メモリに書き込
まれた画素データを前記画像メモリから読み出すよう
に、前記画像メモリのアドレスを制御するアドレス制御
回路と、識別データ記憶部と、画素データ選択部とを備
える。前記アドレス制御回路は、アドレスを順次出力す
るアドレス出力部と、該アドレス出力部が出力するアド
レスに対応して前記画像メモリの書き込みアドレスを記
憶し、前記アドレス出力部が出力するアドレスに応じた
前記書き込みアドレスを出力するアドレス記憶部と、前
記画像メモリの読み出し時に前記アドレス出力部が出力
したアドレスを読み出しアドレスとして前記画像メモリ
に選択的に供給するとともに、前記画像メモリの書き込
み時に前記アドレス記憶部から出力された前記書き込み
アドレスを前記画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記変形画像データの画素データが前記所
定の画素データと同一となるべきかそれとも前記入力画
像データのいずれかの画素データと同一となるべきかを
識別する識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた識別データを出力する。前記画
素データ選択部は、前記識別データ記憶部から出力され
た識別データに従って、前記所定画素データ出力部から
出力された所定の画素データ又は前記入力画像データの
画素データを、前記画像メモリの書き込みデータとし
て、前記画像メモリに選択的に供給する。
【００２８】前記第４の態様では、所定画素データ出力
部が出力した所定の画素データを画像メモリに書き込ま
ずに、画像メモリから読み出された画素データのうちの
所望の画素データを所定画素データ出力部が出力した所
定の画素データで置き換えているのに対し、前記第６の
態様では、画素データ選択部により、入力画像データの
画素データのうち識別データにより定まる画素データを
所定画素データ出力部が出力した所定の画素データで置
き換えて画像メモリに書き込み、画像メモリから読み出
されたものが変形画像データとなる。前記第６の態様に
よっても、前記第４の態様と同様の利点が得られる。
部が出力した所定の画素データを画像メモリに書き込ま
ずに、画像メモリから読み出された画素データのうちの
所望の画素データを所定画素データ出力部が出力した所
定の画素データで置き換えているのに対し、前記第６の
態様では、画素データ選択部により、入力画像データの
画素データのうち識別データにより定まる画素データを
所定画素データ出力部が出力した所定の画素データで置
き換えて画像メモリに書き込み、画像メモリから読み出
されたものが変形画像データとなる。前記第６の態様に
よっても、前記第４の態様と同様の利点が得られる。
【００２９】本発明の第７の態様による画像処理回路
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
がいずれかの入力画像データのいずれかの画素データと
同一である合成画像データを、出力するものである。こ
の画像処理回路は、前記複数の入力画像データにそれぞ
れ対応した複数の画像メモリと、前記各入力画像データ
の画素データを対応する前記複数の画像メモリにそれぞ
れ書き込むとともに前記複数の画像メモリにそれぞれ書
き込まれた画素データを前記複数の画像メモリからそれ
ぞれ読み出すように、前記複数の画像メモリのアドレス
を制御するアドレス制御回路と、識別データ記憶部と、
画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの読み出しアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記読み出しアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの書き
込み時に前記アドレス出力部が出力したアドレスを書き
込みアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの読み出し時に
前記アドレス記憶部から出力された前記読み出しアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記合成画像データの画素データが前記複
数の入力画像データのうちのいずれの入力画像データの
ものと同一となるべきかを識別する識別データを記憶
し、前記アドレス出力部が出力するアドレスに応じた識
別データを出力する。前記画素データ選択部は、前記識
別データ記憶部から出力された識別データに従って、当
該識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
なお、前記アドレス記憶部及び前記識別データ記憶部
は、別々のメモリで構成してもよいし、単一のメモリで
構成してもよい（この点は、後述する第８の態様につい
ても、同様である。）。
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
がいずれかの入力画像データのいずれかの画素データと
同一である合成画像データを、出力するものである。こ
の画像処理回路は、前記複数の入力画像データにそれぞ
れ対応した複数の画像メモリと、前記各入力画像データ
の画素データを対応する前記複数の画像メモリにそれぞ
れ書き込むとともに前記複数の画像メモリにそれぞれ書
き込まれた画素データを前記複数の画像メモリからそれ
ぞれ読み出すように、前記複数の画像メモリのアドレス
を制御するアドレス制御回路と、識別データ記憶部と、
画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの読み出しアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記読み出しアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの書き
込み時に前記アドレス出力部が出力したアドレスを書き
込みアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの読み出し時に
前記アドレス記憶部から出力された前記読み出しアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記合成画像データの画素データが前記複
数の入力画像データのうちのいずれの入力画像データの
ものと同一となるべきかを識別する識別データを記憶
し、前記アドレス出力部が出力するアドレスに応じた識
別データを出力する。前記画素データ選択部は、前記識
別データ記憶部から出力された識別データに従って、当
該識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
なお、前記アドレス記憶部及び前記識別データ記憶部
は、別々のメモリで構成してもよいし、単一のメモリで
構成してもよい（この点は、後述する第８の態様につい
ても、同様である。）。
【００３０】この第７の態様によれば、前記第１の態様
と同様に、画像メモリ及びアドレス制御回路を備えてい
るので、各画像メモリから順次読み出される各画素デー
タは、対応する入力画像データのいずれかの画素データ
と同一となり、対応する入力画像データのいずれの画素
データと同一となるかはアドレス記憶部に記憶されてい
る読み出しアドレスによって定まることとなる。そし
て、第７の態様では、前記識別データ記憶部及び前記画
素データ選択部を備えているので、識別データ記憶部に
記憶させる識別データを適宜定めることにより、画素デ
ータ選択部から、複数の画像メモリから読み出された画
素データのうちの所望の画像メモリから読み出された画
素データ（すなわち、所望の入力画像データの画素デー
タ）が選択的に出力され、画素データ選択部から所望の
合成がなされた合成画像データが出力される。
と同様に、画像メモリ及びアドレス制御回路を備えてい
るので、各画像メモリから順次読み出される各画素デー
タは、対応する入力画像データのいずれかの画素データ
と同一となり、対応する入力画像データのいずれの画素
データと同一となるかはアドレス記憶部に記憶されてい
る読み出しアドレスによって定まることとなる。そし
て、第７の態様では、前記識別データ記憶部及び前記画
素データ選択部を備えているので、識別データ記憶部に
記憶させる識別データを適宜定めることにより、画素デ
ータ選択部から、複数の画像メモリから読み出された画
素データのうちの所望の画像メモリから読み出された画
素データ（すなわち、所望の入力画像データの画素デー
タ）が選択的に出力され、画素データ選択部から所望の
合成がなされた合成画像データが出力される。
【００３１】このように、前記第７の態様によれば、画
像メモリに対する画素データの読み書きと画素データ選
択部による画素データの選択とによって合成画像データ
を得るので、画像の合成を高速に行うことができる。ま
た、アドレス記憶部及び識別データ記憶部の記憶内容を
変えることにより、どのような合成であっても自在に行
うことができるので、合成の種類（合成画像における各
入力画像に相当する領域の並べ方や、合成画像における
各入力画像に相当する領域の変形の種類など）の設定の
自由度が高い。
像メモリに対する画素データの読み書きと画素データ選
択部による画素データの選択とによって合成画像データ
を得るので、画像の合成を高速に行うことができる。ま
た、アドレス記憶部及び識別データ記憶部の記憶内容を
変えることにより、どのような合成であっても自在に行
うことができるので、合成の種類（合成画像における各
入力画像に相当する領域の並べ方や、合成画像における
各入力画像に相当する領域の変形の種類など）の設定の
自由度が高い。
【００３２】なお、前記第７の態様において、前記アド
レス記憶部は、前記複数の画像メモリの読み出しアドレ
スを前記複数の画像メモリに対して共通して記憶しても
よいし、前記複数の画像メモリの読み出しアドレスを前
記複数の画像メモリ対して個別に記憶してもよい。後者
の場合には、前者の場合に比べて、合成画像における各
入力画像に相当する部分の変形の設定の自由度が増す。
この点は、後述する第８乃至第１２の態様についても同
様である。
レス記憶部は、前記複数の画像メモリの読み出しアドレ
スを前記複数の画像メモリに対して共通して記憶しても
よいし、前記複数の画像メモリの読み出しアドレスを前
記複数の画像メモリ対して個別に記憶してもよい。後者
の場合には、前者の場合に比べて、合成画像における各
入力画像に相当する部分の変形の設定の自由度が増す。
この点は、後述する第８乃至第１２の態様についても同
様である。
【００３３】本発明の第８の態様による画像処理回路
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
がいずれかの入力画像データのいずれかの画素データと
同一である合成画像データを、出力するものである。こ
の画像処理回路は、前記複数の入力画像データにそれぞ
れ対応した複数の画像メモリと、前記各入力画像データ
の画素データを対応する前記複数の画像メモリにそれぞ
れ書き込むとともに前記複数の画像メモリにそれぞれ書
き込まれた画素データを前記複数の画像メモリからそれ
ぞれ読み出すように、前記複数の画像メモリのアドレス
を制御するアドレス制御回路と、識別データ記憶部と、
画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの書き込みアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記書き込みアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの読み
出し時に前記アドレス出力部が出力したアドレスを読み
出しアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの書き込み時に
前記アドレス記憶部から出力された前記書き込みアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記合成画像データの画素データが前記複
数の入力画像データのうちのいずれの入力画像データの
ものと同一となるべきかを識別する識別データを記憶
し、前記アドレス出力部が出力するアドレスに応じた識
別データを出力する。前記画素データ選択部は、前記識
別データ記憶部から出力された識別データに従って、当
該識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
がいずれかの入力画像データのいずれかの画素データと
同一である合成画像データを、出力するものである。こ
の画像処理回路は、前記複数の入力画像データにそれぞ
れ対応した複数の画像メモリと、前記各入力画像データ
の画素データを対応する前記複数の画像メモリにそれぞ
れ書き込むとともに前記複数の画像メモリにそれぞれ書
き込まれた画素データを前記複数の画像メモリからそれ
ぞれ読み出すように、前記複数の画像メモリのアドレス
を制御するアドレス制御回路と、識別データ記憶部と、
画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの書き込みアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記書き込みアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの読み
出し時に前記アドレス出力部が出力したアドレスを読み
出しアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの書き込み時に
前記アドレス記憶部から出力された前記書き込みアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記識別データ記憶部は、前記アド
レス出力部が出力するアドレスに対応して、当該アドレ
スに対応する前記合成画像データの画素データが前記複
数の入力画像データのうちのいずれの入力画像データの
ものと同一となるべきかを識別する識別データを記憶
し、前記アドレス出力部が出力するアドレスに応じた識
別データを出力する。前記画素データ選択部は、前記識
別データ記憶部から出力された識別データに従って、当
該識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
【００３４】前記第７の態様では、アドレス記憶部に画
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第８の態様では、逆に、
アドレス記憶部に画像メモリの書き込みアドレスを記憶
し、アドレス出力部が出力するアドレスを画像メモリの
読み出しアドレスとして用いている。したがって、第８
の態様では、画像メモリから読み出される２つ以上の画
素データが入力画像データの１つの画素データと同一と
なり得ないという制約があり、前記第７の態様に比べれ
ば若干制約はあるものの、前記第８の態様と同様の利点
が得られる。
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第８の態様では、逆に、
アドレス記憶部に画像メモリの書き込みアドレスを記憶
し、アドレス出力部が出力するアドレスを画像メモリの
読み出しアドレスとして用いている。したがって、第８
の態様では、画像メモリから読み出される２つ以上の画
素データが入力画像データの１つの画素データと同一と
なり得ないという制約があり、前記第７の態様に比べれ
ば若干制約はあるものの、前記第８の態様と同様の利点
が得られる。
【００３５】本発明の第９の態様による画像処理回路
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、画素データ選
択部とを備える。前記アドレス制御回路は、アドレスを
順次出力するアドレス出力部と、該アドレス出力部が出
力するアドレスに対応して前記複数の画像メモリの読み
出しアドレスを前記複数の画像メモリに対して共通して
又は個別に記憶し、前記アドレス出力部が出力するアド
レスに応じた前記読み出しアドレスを出力するアドレス
記憶部と、前記複数の画像メモリの書き込み時に前記ア
ドレス出力部が出力したアドレスを書き込みアドレスと
して前記複数の画像メモリに選択的に供給するととも
に、前記複数の画像メモリの読み出し時に前記アドレス
記憶部から出力された前記読み出しアドレスを前記複数
の画像メモリに選択的に供給するアドレス選択部とを有
する。前記第１の識別データ記憶部は、前記アドレス出
力部が出力するアドレスに対応して、当該アドレスに対
応する前記合成画像データの画素データが前記所定の画
素データと同一となるべきかそれとも前記複数の入力画
像データのうちのいずれかの入力画像データのいずれか
の画素データと同一となるべきかを識別する第１の識別
データを記憶し、前記アドレス出力部が出力するアドレ
スに応じた第１の識別データを出力する。前記第２の識
別データ記憶部は、前記アドレス出力部が出力するアド
レスに対応して、当該アドレスに対応する前記合成画像
データの画素データが前記複数の入力画像データのうち
のいずれの入力画像データのものと同一となるべきかを
識別する第２の識別データを記憶し、前記アドレス出力
部が出力するアドレスに応じた第２の識別データを出力
する。前記画素データ選択部は、前記第１及び第２の識
別データ記憶部からそれぞれ出力された第１及び第２の
識別データに従って、前記所定画素データ出力部から出
力された所定画素データ、又は、前記第２の識別データ
が示す入力画像データに対応する画像メモリから読み出
された画素データを選択的に出力させる。なお、前記ア
ドレス記憶部及び前記第１及び第２の識別データ記憶部
は、別々のメモリで構成してもよいし、単一のメモリで
構成してもよい（この点は、後述する第１０乃至第１２
の態様についても、同様である。）。
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、画素データ選
択部とを備える。前記アドレス制御回路は、アドレスを
順次出力するアドレス出力部と、該アドレス出力部が出
力するアドレスに対応して前記複数の画像メモリの読み
出しアドレスを前記複数の画像メモリに対して共通して
又は個別に記憶し、前記アドレス出力部が出力するアド
レスに応じた前記読み出しアドレスを出力するアドレス
記憶部と、前記複数の画像メモリの書き込み時に前記ア
ドレス出力部が出力したアドレスを書き込みアドレスと
して前記複数の画像メモリに選択的に供給するととも
に、前記複数の画像メモリの読み出し時に前記アドレス
記憶部から出力された前記読み出しアドレスを前記複数
の画像メモリに選択的に供給するアドレス選択部とを有
する。前記第１の識別データ記憶部は、前記アドレス出
力部が出力するアドレスに対応して、当該アドレスに対
応する前記合成画像データの画素データが前記所定の画
素データと同一となるべきかそれとも前記複数の入力画
像データのうちのいずれかの入力画像データのいずれか
の画素データと同一となるべきかを識別する第１の識別
データを記憶し、前記アドレス出力部が出力するアドレ
スに応じた第１の識別データを出力する。前記第２の識
別データ記憶部は、前記アドレス出力部が出力するアド
レスに対応して、当該アドレスに対応する前記合成画像
データの画素データが前記複数の入力画像データのうち
のいずれの入力画像データのものと同一となるべきかを
識別する第２の識別データを記憶し、前記アドレス出力
部が出力するアドレスに応じた第２の識別データを出力
する。前記画素データ選択部は、前記第１及び第２の識
別データ記憶部からそれぞれ出力された第１及び第２の
識別データに従って、前記所定画素データ出力部から出
力された所定画素データ、又は、前記第２の識別データ
が示す入力画像データに対応する画像メモリから読み出
された画素データを選択的に出力させる。なお、前記ア
ドレス記憶部及び前記第１及び第２の識別データ記憶部
は、別々のメモリで構成してもよいし、単一のメモリで
構成してもよい（この点は、後述する第１０乃至第１２
の態様についても、同様である。）。
【００３６】この第９の態様によれば、前記第７の態様
と同様に、画像メモリ及びアドレス制御回路を備えてい
るので、各画像メモリから順次読み出される各画素デー
タは、対応する入力画像データのいずれかの画素データ
と同一となり、対応する入力画像データのいずれの画素
データと同一となるかはアドレス記憶部に記憶されてい
る読み出しアドレスによって定まることとなる。そし
て、第９の態様では、前記第１及び第２の識別データ記
憶部及び前記画素データ選択部を備えているので、第１
及び第２の識別データ記憶部に記憶させる第１及び第２
の識別データを適宜定めることにより、画素データ選択
部から、複数の画像メモリから読み出された画素データ
のうちの所望の画像メモリから読み出された画素データ
（すなわち、所望の入力画像データの画素データ）、又
は、所定画素データ出力部が出力した所定の画素データ
が選択的に出力され、画素データ選択部から所望の合成
がなされかつ一部の画素データが所定の画素データで置
き換えられた合成画像データが出力される。したがっ
て、前記所定の画素データを例えばマスク値（例えば、
０値等）としておけば、画素データ選択部の出力とし
て、複数の入力画像を任意に合成した合成画像を示す合
成画像データであってマスク処理した合成画像データを
得ることができる。
と同様に、画像メモリ及びアドレス制御回路を備えてい
るので、各画像メモリから順次読み出される各画素デー
タは、対応する入力画像データのいずれかの画素データ
と同一となり、対応する入力画像データのいずれの画素
データと同一となるかはアドレス記憶部に記憶されてい
る読み出しアドレスによって定まることとなる。そし
て、第９の態様では、前記第１及び第２の識別データ記
憶部及び前記画素データ選択部を備えているので、第１
及び第２の識別データ記憶部に記憶させる第１及び第２
の識別データを適宜定めることにより、画素データ選択
部から、複数の画像メモリから読み出された画素データ
のうちの所望の画像メモリから読み出された画素データ
（すなわち、所望の入力画像データの画素データ）、又
は、所定画素データ出力部が出力した所定の画素データ
が選択的に出力され、画素データ選択部から所望の合成
がなされかつ一部の画素データが所定の画素データで置
き換えられた合成画像データが出力される。したがっ
て、前記所定の画素データを例えばマスク値（例えば、
０値等）としておけば、画素データ選択部の出力とし
て、複数の入力画像を任意に合成した合成画像を示す合
成画像データであってマスク処理した合成画像データを
得ることができる。
【００３７】このように、前記第９の態様によれば、画
像メモリに対する画素データの読み書きと画素データ選
択部による画素データの選択とによって合成画像データ
を得るので、画像の合成とマスク処理等を高速に行うこ
とができる。また、アドレス記憶部及び第２の識別デー
タ記憶部の記憶内容を変えることにより、どのような合
成であっても自在に行うことができるので、合成の種類
（合成画像における各入力画像に相当する領域の並べ方
や、合成画像における各入力画像に相当する領域の変形
の種類など）の設定の自由度が高い。また、所定画素デ
ータ出力部及び第１の識別データ記憶部を用いているの
で、マスク画像等を特別に記憶させることなく、マスク
処理等を行うことができる。さらに、第１の識別データ
記憶部の記憶内容を変えることにより、いずれの画素に
対してもマスク処理等を行うことができるので、マスク
処理等の対象となる箇所の設定の自由度が高い。
像メモリに対する画素データの読み書きと画素データ選
択部による画素データの選択とによって合成画像データ
を得るので、画像の合成とマスク処理等を高速に行うこ
とができる。また、アドレス記憶部及び第２の識別デー
タ記憶部の記憶内容を変えることにより、どのような合
成であっても自在に行うことができるので、合成の種類
（合成画像における各入力画像に相当する領域の並べ方
や、合成画像における各入力画像に相当する領域の変形
の種類など）の設定の自由度が高い。また、所定画素デ
ータ出力部及び第１の識別データ記憶部を用いているの
で、マスク画像等を特別に記憶させることなく、マスク
処理等を行うことができる。さらに、第１の識別データ
記憶部の記憶内容を変えることにより、いずれの画素に
対してもマスク処理等を行うことができるので、マスク
処理等の対象となる箇所の設定の自由度が高い。
【００３８】本発明の第１０の態様による画像処理回路
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、画素データ選
択部とを備える。前記アドレス制御回路は、アドレスを
順次出力するアドレス出力部と、該アドレス出力部が出
力するアドレスに対応して前記複数の画像メモリの書き
込みアドレスを前記複数の画像メモリに対して共通して
又は個別に記憶し、前記アドレス出力部が出力するアド
レスに応じた前記書き込みアドレスを出力するアドレス
記憶部と、前記複数の画像メモリの読み出し時に前記ア
ドレス出力部が出力したアドレスを読み出しアドレスと
して前記複数の画像メモリに選択的に供給するととも
に、前記複数の画像メモリの書き込み時に前記アドレス
記憶部から出力された前記書き込みアドレスを前記複数
の画像メモリに選択的に供給するアドレス選択部とを有
する。前記第１の識別データ記憶部は、前記アドレス出
力部が出力するアドレスに対応して、当該アドレスに対
応する前記合成画像データの画素データが前記所定の画
素データと同一となるべきかそれとも前記複数の入力画
像データのうちのいずれかの入力画像データのいずれか
の画素データと同一となるべきかを識別する第１の識別
データを記憶し、前記アドレス出力部が出力するアドレ
スに応じた第１の識別データを出力する。前記第２の識
別データ記憶部は、前記アドレス出力部が出力するアド
レスに対応して、当該アドレスに対応する前記合成画像
データの画素データが前記複数の入力画像データのうち
のいずれの入力画像データのものと同一となるべきかを
識別する第２の識別データを記憶し、前記アドレス出力
部が出力するアドレスに応じた第２の識別データを出力
する。前記画素データ選択部は、前記第１及び第２の識
別データ記憶部からそれぞれ出力された第１及び第２の
識別データに従って、前記所定画素データ出力部から出
力された前記所定画素データ、又は、前記第２の識別デ
ータが示す入力画像データに対応する画像メモリから読
み出された画素データを選択的に出力させる。
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、画素データ選
択部とを備える。前記アドレス制御回路は、アドレスを
順次出力するアドレス出力部と、該アドレス出力部が出
力するアドレスに対応して前記複数の画像メモリの書き
込みアドレスを前記複数の画像メモリに対して共通して
又は個別に記憶し、前記アドレス出力部が出力するアド
レスに応じた前記書き込みアドレスを出力するアドレス
記憶部と、前記複数の画像メモリの読み出し時に前記ア
ドレス出力部が出力したアドレスを読み出しアドレスと
して前記複数の画像メモリに選択的に供給するととも
に、前記複数の画像メモリの書き込み時に前記アドレス
記憶部から出力された前記書き込みアドレスを前記複数
の画像メモリに選択的に供給するアドレス選択部とを有
する。前記第１の識別データ記憶部は、前記アドレス出
力部が出力するアドレスに対応して、当該アドレスに対
応する前記合成画像データの画素データが前記所定の画
素データと同一となるべきかそれとも前記複数の入力画
像データのうちのいずれかの入力画像データのいずれか
の画素データと同一となるべきかを識別する第１の識別
データを記憶し、前記アドレス出力部が出力するアドレ
スに応じた第１の識別データを出力する。前記第２の識
別データ記憶部は、前記アドレス出力部が出力するアド
レスに対応して、当該アドレスに対応する前記合成画像
データの画素データが前記複数の入力画像データのうち
のいずれの入力画像データのものと同一となるべきかを
識別する第２の識別データを記憶し、前記アドレス出力
部が出力するアドレスに応じた第２の識別データを出力
する。前記画素データ選択部は、前記第１及び第２の識
別データ記憶部からそれぞれ出力された第１及び第２の
識別データに従って、前記所定画素データ出力部から出
力された前記所定画素データ、又は、前記第２の識別デ
ータが示す入力画像データに対応する画像メモリから読
み出された画素データを選択的に出力させる。
【００３９】前記第９の態様では、アドレス記憶部に画
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第１０の態様では、逆
に、アドレス記憶部に画像メモリの書き込みアドレスを
記憶し、アドレス出力部が出力するアドレスを画像メモ
リの読み出しアドレスとして用いている。したがって、
第１０の態様では、画像メモリから読み出される２つ以
上の画素データが入力画像データの１つの画素データと
同一となり得ないという制約があり、前記第９の態様に
比べれば若干制約はあるものの、前記第９の態様と同様
の利点が得られる。
像メモリの読み出しアドレスを記憶し、アドレス出力部
が出力するアドレスを画像メモリの書き込みアドレスと
して用いているのに対し、前記第１０の態様では、逆
に、アドレス記憶部に画像メモリの書き込みアドレスを
記憶し、アドレス出力部が出力するアドレスを画像メモ
リの読み出しアドレスとして用いている。したがって、
第１０の態様では、画像メモリから読み出される２つ以
上の画素データが入力画像データの１つの画素データと
同一となり得ないという制約があり、前記第９の態様に
比べれば若干制約はあるものの、前記第９の態様と同様
の利点が得られる。
【００４０】本発明の第１１の態様による画像処理回路
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、第１及び第２
の画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの読み出しアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記読み出しアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの書き
込み時に前記アドレス出力部が出力したアドレスを書き
込みアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの読み出し時に
前記アドレス記憶部から出力された前記読み出しアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記第１の識別データ記憶部は、前
記アドレス出力部が出力するアドレスに対応して、当該
アドレスに対応する前記合成画像データの画素データが
前記所定の画素データと同一となるべきかそれとも前記
複数の入力画像データのうちのいずれかの入力画像デー
タのいずれかの画素データと同一となるべきかを識別す
る第１の識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた第１の識別データを出力する。
前記第１の画素データ選択部は、前記第１の識別データ
記憶部から出力された第１の識別データに従って、前記
所定画素データ出力部から出力された所定の画素データ
又は前記各入力画像データの画素データを、対応する画
像メモリの書き込みデータとして、対応する画像メモリ
にそれぞれ選択的に供給する。前記第２の識別データ記
憶部は、前記アドレス出力部が出力するアドレスに対応
して、当該アドレスに対応する前記合成画像データの画
素データが前記複数の入力画像データのうちのいずれの
入力画像データのものと同一となるべきかを識別する第
２の識別データを記憶し、前記アドレス出力部が出力す
るアドレスに応じた第２の識別データを出力する。前記
第２の画素データ選択部は、前記第２の識別データ記憶
部から出力された第２の識別データに従って、当該第２
の識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、第１及び第２
の画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの読み出しアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記読み出しアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの書き
込み時に前記アドレス出力部が出力したアドレスを書き
込みアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの読み出し時に
前記アドレス記憶部から出力された前記読み出しアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記第１の識別データ記憶部は、前
記アドレス出力部が出力するアドレスに対応して、当該
アドレスに対応する前記合成画像データの画素データが
前記所定の画素データと同一となるべきかそれとも前記
複数の入力画像データのうちのいずれかの入力画像デー
タのいずれかの画素データと同一となるべきかを識別す
る第１の識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた第１の識別データを出力する。
前記第１の画素データ選択部は、前記第１の識別データ
記憶部から出力された第１の識別データに従って、前記
所定画素データ出力部から出力された所定の画素データ
又は前記各入力画像データの画素データを、対応する画
像メモリの書き込みデータとして、対応する画像メモリ
にそれぞれ選択的に供給する。前記第２の識別データ記
憶部は、前記アドレス出力部が出力するアドレスに対応
して、当該アドレスに対応する前記合成画像データの画
素データが前記複数の入力画像データのうちのいずれの
入力画像データのものと同一となるべきかを識別する第
２の識別データを記憶し、前記アドレス出力部が出力す
るアドレスに応じた第２の識別データを出力する。前記
第２の画素データ選択部は、前記第２の識別データ記憶
部から出力された第２の識別データに従って、当該第２
の識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
【００４１】前記第９の態様では、所定画素データ出力
部が出力した所定の画素データを画像メモリに書き込ま
ずに、画像メモリから読み出された画素データのうちの
所望の画素データを所定画素データ出力部が出力した所
定の画素データで置き換えているのに対し、前記第１１
の態様では、第１の画素データ選択部により、入力画像
データの画素データのうち第１の識別データにより定ま
る画素データを所定画素データ出力部が出力した所定の
画素データで置き換えて画像メモリに書き込んでいる。
前記第１１の態様によっても、前記第９の態様と同様の
利点が得られる。
部が出力した所定の画素データを画像メモリに書き込ま
ずに、画像メモリから読み出された画素データのうちの
所望の画素データを所定画素データ出力部が出力した所
定の画素データで置き換えているのに対し、前記第１１
の態様では、第１の画素データ選択部により、入力画像
データの画素データのうち第１の識別データにより定ま
る画素データを所定画素データ出力部が出力した所定の
画素データで置き換えて画像メモリに書き込んでいる。
前記第１１の態様によっても、前記第９の態様と同様の
利点が得られる。
【００４２】本発明の第１２の態様による画像処理回路
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、第１及び第２
の画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの書き込みアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記書き込みアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの読み
出し時に前記アドレス出力部が出力したアドレスを読み
出しアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの書き込み時に
前記アドレス記憶部から出力された前記書き込みアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記第１の識別データ記憶部は、前
記アドレス出力部が出力するアドレスに対応して、当該
アドレスに対応する前記合成画像データの画素データが
前記所定の画素データと同一となるべきかそれとも前記
複数の入力画像データのうちのいずれかの入力画像デー
タのいずれかの画素データと同一となるべきかを識別す
る第１の識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた第１の識別データを出力する。
前記第１の画素データ選択部は、前記第１の識別データ
記憶部から出力された第１の識別データに従って、前記
所定画素データ出力部から出力された所定の画素データ
又は前記各入力画像データの画素データを、対応する画
像メモリの書き込みデータとして、対応する画像メモリ
にそれぞれ選択的に供給する。前記第２の識別データ記
憶部は、前記アドレス出力部が出力するアドレスに対応
して、当該アドレスに対応する前記合成画像データの画
素データが前記複数の入力画像データのうちのいずれの
入力画像データのものと同一となるべきかを識別する第
２の識別データを記憶し、前記アドレス出力部が出力す
るアドレスに応じた第２の識別データを出力する。前記
第２の画素データ選択部は、前記第２の識別データ記憶
部から出力された第２の識別データに従って、当該第２
の識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
は、並列的に入力される複数の入力画像データがそれぞ
れ示す複数の入力画像を合成した合成画像を示す合成画
像データであって、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力するものである。この画像処理回路は、前記複数の入
力画像データにそれぞれ対応した複数の画像メモリと、
前記所定の画素データを出力する所定画素データ出力部
と、前記各入力画像データの画素データを対応する前記
複数の画像メモリにそれぞれ書き込むとともに前記複数
の画像メモリにそれぞれ書き込まれた画素データを前記
複数の画像メモリからそれぞれ読み出すように、前記複
数の画像メモリのアドレスを制御するアドレス制御回路
と、第１及び第２の識別データ記憶部と、第１及び第２
の画素データ選択部とを備える。前記アドレス制御回路
は、アドレスを順次出力するアドレス出力部と、該アド
レス出力部が出力するアドレスに対応して前記複数の画
像メモリの書き込みアドレスを前記複数の画像メモリに
対して共通して又は個別に記憶し、前記アドレス出力部
が出力するアドレスに応じた前記書き込みアドレスを出
力するアドレス記憶部と、前記複数の画像メモリの読み
出し時に前記アドレス出力部が出力したアドレスを読み
出しアドレスとして前記複数の画像メモリに選択的に供
給するとともに、前記複数の画像メモリの書き込み時に
前記アドレス記憶部から出力された前記書き込みアドレ
スを前記複数の画像メモリに選択的に供給するアドレス
選択部とを有する。前記第１の識別データ記憶部は、前
記アドレス出力部が出力するアドレスに対応して、当該
アドレスに対応する前記合成画像データの画素データが
前記所定の画素データと同一となるべきかそれとも前記
複数の入力画像データのうちのいずれかの入力画像デー
タのいずれかの画素データと同一となるべきかを識別す
る第１の識別データを記憶し、前記アドレス出力部が出
力するアドレスに応じた第１の識別データを出力する。
前記第１の画素データ選択部は、前記第１の識別データ
記憶部から出力された第１の識別データに従って、前記
所定画素データ出力部から出力された所定の画素データ
又は前記各入力画像データの画素データを、対応する画
像メモリの書き込みデータとして、対応する画像メモリ
にそれぞれ選択的に供給する。前記第２の識別データ記
憶部は、前記アドレス出力部が出力するアドレスに対応
して、当該アドレスに対応する前記合成画像データの画
素データが前記複数の入力画像データのうちのいずれの
入力画像データのものと同一となるべきかを識別する第
２の識別データを記憶し、前記アドレス出力部が出力す
るアドレスに応じた第２の識別データを出力する。前記
第２の画素データ選択部は、前記第２の識別データ記憶
部から出力された第２の識別データに従って、当該第２
の識別データが示す入力画像データに対応する画像メモ
リから読み出された画素データを選択的に出力させる。
【００４３】前記第１１の態様では、アドレス記憶部に
画像メモリの読み出しアドレスを記憶し、アドレス出力
部が出力するアドレスを画像メモリの書き込みアドレス
として用いているのに対し、前記第１２の態様では、逆
に、アドレス記憶部に画像メモリの書き込みアドレスを
記憶し、アドレス出力部が出力するアドレスを画像メモ
リの読み出しアドレスとして用いている。したがって、
第１２の態様では、画像メモリから読み出される２つ以
上の画素データが入力画像データの１つの画素データと
同一となり得ないという制約があり、前記第１１の態様
に比べれば若干制約はあるものの、前記第１１の態様と
同様の利点が得られる。
画像メモリの読み出しアドレスを記憶し、アドレス出力
部が出力するアドレスを画像メモリの書き込みアドレス
として用いているのに対し、前記第１２の態様では、逆
に、アドレス記憶部に画像メモリの書き込みアドレスを
記憶し、アドレス出力部が出力するアドレスを画像メモ
リの読み出しアドレスとして用いている。したがって、
第１２の態様では、画像メモリから読み出される２つ以
上の画素データが入力画像データの１つの画素データと
同一となり得ないという制約があり、前記第１１の態様
に比べれば若干制約はあるものの、前記第１１の態様と
同様の利点が得られる。
【００４４】本発明の第１３の態様による道路監視画像
前処理回路は、道路相当領域を含む領域を俯瞰的に撮像
する道路監視カメラから得られる道路監視画像データ
を、前処理するものである。この道路監視画像前処理回
路は、前記道路監視画像データが示す道路監視画像を変
形した変形画像を示す変形画像データであって、当該変
形画像データの各画素データが前記道路監視画像データ
のいずれかの画素データと同一であるか、あるいは、当
該変形画像データの各画素データが所定の画素データ又
は前記入力画像データのいずれかの画素データと同一で
ある変形画像データを、出力する画像処理回路を備え
る。
前処理回路は、道路相当領域を含む領域を俯瞰的に撮像
する道路監視カメラから得られる道路監視画像データ
を、前処理するものである。この道路監視画像前処理回
路は、前記道路監視画像データが示す道路監視画像を変
形した変形画像を示す変形画像データであって、当該変
形画像データの各画素データが前記道路監視画像データ
のいずれかの画素データと同一であるか、あるいは、当
該変形画像データの各画素データが所定の画素データ又
は前記入力画像データのいずれかの画素データと同一で
ある変形画像データを、出力する画像処理回路を備え
る。
【００４５】この第１３の態様によれば、道路監視画像
を適宜変形する前処理を行うことができるので、その前
処理された変形画像に基づいて車両の移動距離等の所望
の情報を得る処理を行うことにより、その情報を得るた
めの処理を高速に行うことが可能となるとともに、道路
監視カメラの設置場所ごとにその情報を得るための処理
のパラメータ等を変更する必要がなくなる。
を適宜変形する前処理を行うことができるので、その前
処理された変形画像に基づいて車両の移動距離等の所望
の情報を得る処理を行うことにより、その情報を得るた
めの処理を高速に行うことが可能となるとともに、道路
監視カメラの設置場所ごとにその情報を得るための処理
のパラメータ等を変更する必要がなくなる。
【００４６】本発明の第１４の態様による道路監視画像
前処理回路は、前記第１３の態様において、前記変形画
像において、道路相当領域が直線状に延びるとともに、
当該道路相当領域の幅が当該道路相当領域の延びる方向
に渡ってほぼ同一であるものである。
前処理回路は、前記第１３の態様において、前記変形画
像において、道路相当領域が直線状に延びるとともに、
当該道路相当領域の幅が当該道路相当領域の延びる方向
に渡ってほぼ同一であるものである。
【００４７】この第１４の態様によれば、変形画像にお
いて、道路相当領域が直線状に延びるとともに、当該道
路相当領域の幅が当該道路相当領域の延びる方向に渡っ
てほぼ同一であるので、この前処理された変形画像に基
づいて車両の位置等の所望の情報を得る処理を行うこと
により、その情報を得るための処理が簡単となって高速
に行うことが可能となる。例えば、車両の異常走行を検
知する場合には、道路の幅方向の車両移動量を求める必
要があるが、前記監視カメラから得られる画像をそのま
ま処理して幅方向の車両移動量を求めるとすれば、監視
カメラから得られる画像では、道路の幅はカメラから遠
い位置ほど狭くなるとともに、実際の道路がカーブを描
いていると道路は曲線状に延びるため、画像上の道路の
延びる方向の位置に応じて画像上の道路の幅方向の車両
移動量を補正しなければならず、幅方向の車両移動量を
求める処理が複雑となり、その処理に時間が長くなる。
これに対して、前記第１４の態様による前処理回路によ
り前処理された変形画像では、変形画像における道路相
当領域が直線状に延び当該道路相当領域の幅が当該道路
相当領域の延びる方向に渡ってほぼ同一であるので、前
述したような補正が不要となり、道路の幅方向の車両移
動量を求める処理が簡単となり、その処理を高速に行う
ことができる。
いて、道路相当領域が直線状に延びるとともに、当該道
路相当領域の幅が当該道路相当領域の延びる方向に渡っ
てほぼ同一であるので、この前処理された変形画像に基
づいて車両の位置等の所望の情報を得る処理を行うこと
により、その情報を得るための処理が簡単となって高速
に行うことが可能となる。例えば、車両の異常走行を検
知する場合には、道路の幅方向の車両移動量を求める必
要があるが、前記監視カメラから得られる画像をそのま
ま処理して幅方向の車両移動量を求めるとすれば、監視
カメラから得られる画像では、道路の幅はカメラから遠
い位置ほど狭くなるとともに、実際の道路がカーブを描
いていると道路は曲線状に延びるため、画像上の道路の
延びる方向の位置に応じて画像上の道路の幅方向の車両
移動量を補正しなければならず、幅方向の車両移動量を
求める処理が複雑となり、その処理に時間が長くなる。
これに対して、前記第１４の態様による前処理回路によ
り前処理された変形画像では、変形画像における道路相
当領域が直線状に延び当該道路相当領域の幅が当該道路
相当領域の延びる方向に渡ってほぼ同一であるので、前
述したような補正が不要となり、道路の幅方向の車両移
動量を求める処理が簡単となり、その処理を高速に行う
ことができる。
【００４８】本発明の第１５の態様による道路監視画像
前処理回路は、前記第１３又は第１４の態様において、
前記画像処理回路が、前記入力画像データを前記道路監
視画像データとする前記第１乃至第６のいずれかの態様
による画像処理回路であるものである。
前処理回路は、前記第１３又は第１４の態様において、
前記画像処理回路が、前記入力画像データを前記道路監
視画像データとする前記第１乃至第６のいずれかの態様
による画像処理回路であるものである。
【００４９】この第１５の態様のように前記第１乃至第
６のいずれかの態様による画像処理回路を用いれば、当
該回路は前述した利点が得られるので、好ましい。もっ
とも、前記第１３又は第１４の態様で用いる回路は、前
記第１乃至第６のいずれかの態様による画像処理回路に
限定されるものではない。
６のいずれかの態様による画像処理回路を用いれば、当
該回路は前述した利点が得られるので、好ましい。もっ
とも、前記第１３又は第１４の態様で用いる回路は、前
記第１乃至第６のいずれかの態様による画像処理回路に
限定されるものではない。
【００５０】本発明の第１６の態様による道路監視画像
前処理回路は、道路相当領域を含む領域を俯瞰的に撮像
する複数の道路監視カメラからそれぞれ得られる複数の
道路監視画像データを、前処理するものである。この道
路監視画像前処理回路は、前記複数の道路監視画像デー
タがそれぞれ示す複数の道路監視画像を合成した合成画
像を示す合成画像データであって、当該合成画像データ
の各画素データがいずれかの道路監視画像データのいず
れかの画素データと同一であるか、あるいは、当該合成
画像データの各画素データが所定の画素データ又はいず
れかの入力画像データのいずれかの画素データと同一で
ある合成画像データを、出力する画像処理回路を備え
る。
前処理回路は、道路相当領域を含む領域を俯瞰的に撮像
する複数の道路監視カメラからそれぞれ得られる複数の
道路監視画像データを、前処理するものである。この道
路監視画像前処理回路は、前記複数の道路監視画像デー
タがそれぞれ示す複数の道路監視画像を合成した合成画
像を示す合成画像データであって、当該合成画像データ
の各画素データがいずれかの道路監視画像データのいず
れかの画素データと同一であるか、あるいは、当該合成
画像データの各画素データが所定の画素データ又はいず
れかの入力画像データのいずれかの画素データと同一で
ある合成画像データを、出力する画像処理回路を備え
る。
【００５１】この第１６の態様によれば、複数の道路監
視画像が１つの合成画像に合成されるので、この合成画
像を１つの画像処理装置で処理すれば、複数の道路監視
画像からそれぞれ得るべき情報（例えば、車両の位置等
の情報）を得ることができる。したがって、複数の道路
監視カメラに対して１つの画像処理装置を設ければよ
く、画像処理装置の数を減らしてコストダウンを図るこ
とができるとともに、各監視カメラからの入力画像の処
理を１フレーム周期に１回の割合で行うことも可能とな
り、木目の細かい監視を行うことができる。
視画像が１つの合成画像に合成されるので、この合成画
像を１つの画像処理装置で処理すれば、複数の道路監視
画像からそれぞれ得るべき情報（例えば、車両の位置等
の情報）を得ることができる。したがって、複数の道路
監視カメラに対して１つの画像処理装置を設ければよ
く、画像処理装置の数を減らしてコストダウンを図るこ
とができるとともに、各監視カメラからの入力画像の処
理を１フレーム周期に１回の割合で行うことも可能とな
り、木目の細かい監視を行うことができる。
【００５２】本発明の第１７の態様による道路監視画像
前処理回路は、前記第１６の態様において、前記合成画
像において、前記各道路監視画像にそれぞれ対応する各
個別画像が所定方向に並ぶとともに、前記各個別画像に
おける各道路相当領域がそれぞれ前記所定方向と略々直
交する方向に延びるものである。
前処理回路は、前記第１６の態様において、前記合成画
像において、前記各道路監視画像にそれぞれ対応する各
個別画像が所定方向に並ぶとともに、前記各個別画像に
おける各道路相当領域がそれぞれ前記所定方向と略々直
交する方向に延びるものである。
【００５３】道路監視カメラから得られる道路監視画像
において、例えば車両の走行速度等の情報を精度良く得
るためには、道路の延びる方向の車両の位置を精度良く
得る必要がある。前記第１６の態様において、合成画像
において、複数の個別画像を並べた方向と各個別画像に
おける各道路相当領域が延びる方向とを同じ方向とすれ
ば、合成画像データのサイズと入力画像データのサイズ
とが同一である場合、道路相当領域が延びる方向に縮小
され、その方向に並んだ画素が間引かれることとなり、
道路の延びる方向の車両の位置を精度良く得ることがで
きなくなってしまう。これに対し、前記第１７の態様の
ように各個別画像における各道路相当領域がそれぞれ前
記所定方向と略々直交する方向に延びていれば、道路相
当領域が延びる方向にその縮小率を低くすることがで
き、道路の延びる方向の車両の位置を精度良く得ること
ができ、好ましい。
において、例えば車両の走行速度等の情報を精度良く得
るためには、道路の延びる方向の車両の位置を精度良く
得る必要がある。前記第１６の態様において、合成画像
において、複数の個別画像を並べた方向と各個別画像に
おける各道路相当領域が延びる方向とを同じ方向とすれ
ば、合成画像データのサイズと入力画像データのサイズ
とが同一である場合、道路相当領域が延びる方向に縮小
され、その方向に並んだ画素が間引かれることとなり、
道路の延びる方向の車両の位置を精度良く得ることがで
きなくなってしまう。これに対し、前記第１７の態様の
ように各個別画像における各道路相当領域がそれぞれ前
記所定方向と略々直交する方向に延びていれば、道路相
当領域が延びる方向にその縮小率を低くすることがで
き、道路の延びる方向の車両の位置を精度良く得ること
ができ、好ましい。
【００５４】本発明の第１８の態様による道路監視画像
前処理回路は、前記第１７の態様において、前記各個別
画像において、道路相当領域が直線状に延びるととも
に、当該道路相当領域の幅が当該道路相当領域の延びる
方向に渡ってほぼ同一であるものである。
前処理回路は、前記第１７の態様において、前記各個別
画像において、道路相当領域が直線状に延びるととも
に、当該道路相当領域の幅が当該道路相当領域の延びる
方向に渡ってほぼ同一であるものである。
【００５５】この第１８の態様によれば、前記第１４の
態様と同様に、道路の幅方向の車両移動量を求める処理
等が簡単となり、その処理を高速に行うことができる。
態様と同様に、道路の幅方向の車両移動量を求める処理
等が簡単となり、その処理を高速に行うことができる。
【００５６】本発明の第１９の態様による道路監視画像
前処理回路は、前記第１６乃至第１８のいずれかの態様
において、前記画像処理回路が、前記複数の入力画像デ
ータを前記複数の道路監視画像データとする前記第７乃
至第１２のいずれかの態様による画像処理回路であるも
のである。
前処理回路は、前記第１６乃至第１８のいずれかの態様
において、前記画像処理回路が、前記複数の入力画像デ
ータを前記複数の道路監視画像データとする前記第７乃
至第１２のいずれかの態様による画像処理回路であるも
のである。
【００５７】この第１９の態様のように前記第７乃至第
１２のいずれかの態様による画像処理回路を用いれば、
当該回路は前述した利点が得られるので、好ましい。も
っとも、前記第１６乃至第１８の態様で用いる回路は、
前記第７乃至第１２のいずれかの態様による画像処理回
路に限定されるものではない。
１２のいずれかの態様による画像処理回路を用いれば、
当該回路は前述した利点が得られるので、好ましい。も
っとも、前記第１６乃至第１８の態様で用いる回路は、
前記第７乃至第１２のいずれかの態様による画像処理回
路に限定されるものではない。
【００５８】本発明の第２０の態様による監視画像の処
理方法は、複数の監視カメラからそれぞれ得られる複数
の監視画像を処理して各監視画像が示す所定の情報をそ
れぞれ得る監視画像処理方法において、前記複数の監視
画像を１つの画像に合成し、合成された画像を処理して
前記所定の情報を得るものである。前記監視画像として
は、道路監視画像の他、例えば、防犯監視画像や火災等
の災害監視画像等を挙げることができる。
理方法は、複数の監視カメラからそれぞれ得られる複数
の監視画像を処理して各監視画像が示す所定の情報をそ
れぞれ得る監視画像処理方法において、前記複数の監視
画像を１つの画像に合成し、合成された画像を処理して
前記所定の情報を得るものである。前記監視画像として
は、道路監視画像の他、例えば、防犯監視画像や火災等
の災害監視画像等を挙げることができる。
【００５９】この第２０の態様によれば、複数の監視画
像が１つの合成画像に合成されるので、この合成画像を
１つの画像処理装置で処理すれば、複数の監視画像から
それぞれ得るべき情報を得ることができる。したがっ
て、複数の監視カメラに対して１つの画像処理装置を設
ければよく、画像処理装置の数を減らしてコストダウン
を図ることができるとともに、各監視カメラからの入力
画像の処理を１フレーム周期に１回の割合で行うことも
可能となり、木目の細かい監視を行うことができる。
像が１つの合成画像に合成されるので、この合成画像を
１つの画像処理装置で処理すれば、複数の監視画像から
それぞれ得るべき情報を得ることができる。したがっ
て、複数の監視カメラに対して１つの画像処理装置を設
ければよく、画像処理装置の数を減らしてコストダウン
を図ることができるとともに、各監視カメラからの入力
画像の処理を１フレーム周期に１回の割合で行うことも
可能となり、木目の細かい監視を行うことができる。
【００６０】
【発明の実施の形態】以下、本発明による画像処理回
路、道路監視画像前処理回路及び監視画像処理方法につ
いて、図面を参照して説明する。
路、道路監視画像前処理回路及び監視画像処理方法につ
いて、図面を参照して説明する。
【００６１】［第１の実施の形態］
【００６２】図１は、本発明の第１の実施の形態による
画像処理回路１を道路監視画像前処理回路として用いた
交通監視装置を示す概略ブロック図である。
画像処理回路１を道路監視画像前処理回路として用いた
交通監視装置を示す概略ブロック図である。
【００６３】図１において、２は、道路相当領域を含む
領域を俯瞰的に撮像するＣＣＤカメラ等の道路監視カメ
ラである。カメラ２は、例えば、高速道路等のトンネル
内の天井又は高所の壁に設置されており、カメラ２から
フレーム周期（例えば１／３０秒間隔）で順次画像デー
タが得られる。図１では、カメラ２からシーケンシャル
の画素データからなる画像データが得られるものとして
いるが、カメラ２からアナログ画像信号が得られる場合
には、例えば、カメラ２の直後にＡ／Ｄ変換器や必要に
応じてＦＩＦＯ等を設ければよい。
領域を俯瞰的に撮像するＣＣＤカメラ等の道路監視カメ
ラである。カメラ２は、例えば、高速道路等のトンネル
内の天井又は高所の壁に設置されており、カメラ２から
フレーム周期（例えば１／３０秒間隔）で順次画像デー
タが得られる。図１では、カメラ２からシーケンシャル
の画素データからなる画像データが得られるものとして
いるが、カメラ２からアナログ画像信号が得られる場合
には、例えば、カメラ２の直後にＡ／Ｄ変換器や必要に
応じてＦＩＦＯ等を設ければよい。
【００６４】画像処理回路１は、カメラ２からの画像デ
ータを入力画像データとし、この入力画像データが示す
入力画像を変形した変形画像を示す変形画像データであ
って、当該変形画像データの各画素データが前記入力画
像データのいずれかの画素データと同一である変形画像
データを出力する。図６（ａ）、図７（ａ）、図８
（ａ）及び図９（ａ）は、この入力画像データが示す入
力画像の例を示している。
ータを入力画像データとし、この入力画像データが示す
入力画像を変形した変形画像を示す変形画像データであ
って、当該変形画像データの各画素データが前記入力画
像データのいずれかの画素データと同一である変形画像
データを出力する。図６（ａ）、図７（ａ）、図８
（ａ）及び図９（ａ）は、この入力画像データが示す入
力画像の例を示している。
【００６５】本実施の形態では、画像処理回路１は、画
像メモリ３と、前記入力画像データの画素データを画像
メモリ３に書き込むとともに画像メモリ３に書き込まれ
た画素データを画像メモリ３から読み出すように、画像
メモリ３のアドレスを制御するアドレス制御回路とを備
えている。カメラ２からの入力画像データは、画像メモ
リ３のデータ入力ポートＤｉに入力される。画像メモリ
３は、書き込み時には、データ入力ポートＤｉに入力さ
れたデータをアドレス入力ポートＡに入力されたアドレ
スに書き込むとともに、読み出し時には、アドレス入力
ポートＡに入力されたアドレスに書き込まれたデータを
データ出力ポートＤｏから出力するようになっている。
もっとも、画像メモリ３として単一のデータ入出力ポー
トを有するメモリを用いた場合には、このデータ入出力
ポートに対して書き込み時と読み出し時とで、カメラ２
と後述する後処理部７とをスイッチにて切り替えて接続
するようにすればよい。
像メモリ３と、前記入力画像データの画素データを画像
メモリ３に書き込むとともに画像メモリ３に書き込まれ
た画素データを画像メモリ３から読み出すように、画像
メモリ３のアドレスを制御するアドレス制御回路とを備
えている。カメラ２からの入力画像データは、画像メモ
リ３のデータ入力ポートＤｉに入力される。画像メモリ
３は、書き込み時には、データ入力ポートＤｉに入力さ
れたデータをアドレス入力ポートＡに入力されたアドレ
スに書き込むとともに、読み出し時には、アドレス入力
ポートＡに入力されたアドレスに書き込まれたデータを
データ出力ポートＤｏから出力するようになっている。
もっとも、画像メモリ３として単一のデータ入出力ポー
トを有するメモリを用いた場合には、このデータ入出力
ポートに対して書き込み時と読み出し時とで、カメラ２
と後述する後処理部７とをスイッチにて切り替えて接続
するようにすればよい。
【００６６】本実施の形態では、前記アドレス制御回路
は、アドレス出力部４と、読み出しアドレス記憶部５
と、セレクタ６とから構成されている。
は、アドレス出力部４と、読み出しアドレス記憶部５
と、セレクタ６とから構成されている。
【００６７】アドレス出力部４は、例えばカウンタ等か
ら構成され、図示しない制御部から与えられるクロック
信号、水平同期信号及び垂直同期信号により作動し、画
像メモリ３への書き込み時に入力画像データの画素デー
タと同期して各画素データに対応するアドレスを順次出
力するとともに、画像メモリ３の読み出し時に前記書き
込み時と同じアドレスを順次出力する。本実施の形態で
は、前記クロック信号の周波数及び入力画像データの画
素データの周波数が十分に高く、前記１フレーム周期内
において、入力画像データの画像メモリ３への書き込み
と画像メモリ３からの読み出しとが可能になっている。
もっとも、これらの周波数が高くない場合には、例え
ば、画像メモリ３を１対の画像メモリで構成し、一方の
画像メモリへの書き込み時に他方の画像メモリから読み
出しを行い、これらの書き込みと読み出しを１フレーム
周期ごとにスイッチで切り替えるように構成してもよ
い。
ら構成され、図示しない制御部から与えられるクロック
信号、水平同期信号及び垂直同期信号により作動し、画
像メモリ３への書き込み時に入力画像データの画素デー
タと同期して各画素データに対応するアドレスを順次出
力するとともに、画像メモリ３の読み出し時に前記書き
込み時と同じアドレスを順次出力する。本実施の形態で
は、前記クロック信号の周波数及び入力画像データの画
素データの周波数が十分に高く、前記１フレーム周期内
において、入力画像データの画像メモリ３への書き込み
と画像メモリ３からの読み出しとが可能になっている。
もっとも、これらの周波数が高くない場合には、例え
ば、画像メモリ３を１対の画像メモリで構成し、一方の
画像メモリへの書き込み時に他方の画像メモリから読み
出しを行い、これらの書き込みと読み出しを１フレーム
周期ごとにスイッチで切り替えるように構成してもよ
い。
【００６８】ここでは、入力画像データは、図２に示す
ように、５１２×４８０画素を有するものとし、画素デ
ータＰ（０，０）、Ｐ（１，０）、・・・、Ｐ（５１
１，０）、Ｐ（０，１）、・・・、Ｐ（５１１，１）、
・・・、Ｐ（０，４７９）、・・・、Ｐ（５１１，４７
９）の順でシーケンシャルに画像メモリ３に入力し、ア
ドレス出力部４は、画像メモリ３の書き込み時に入力画
像データの画素データと同期してＸアドレス及びＹアド
レスからなるアドレス（０，０）、（１，０）・・・
（５１１，０）、（０，１）・・・（５１１，１）、・
・・、（０，４７９）・・・（５１１，４７９）を順次
出力するとともに、画像メモリ３の読み出し時にも書き
込み時と同じ各アドレスを同じ順で出力するものとす
る。なお、各画素データは、カラー画素データでもよい
が、ここでは０〜２５５の濃淡値を持つ白黒画素データ
であるものとする。
ように、５１２×４８０画素を有するものとし、画素デ
ータＰ（０，０）、Ｐ（１，０）、・・・、Ｐ（５１
１，０）、Ｐ（０，１）、・・・、Ｐ（５１１，１）、
・・・、Ｐ（０，４７９）、・・・、Ｐ（５１１，４７
９）の順でシーケンシャルに画像メモリ３に入力し、ア
ドレス出力部４は、画像メモリ３の書き込み時に入力画
像データの画素データと同期してＸアドレス及びＹアド
レスからなるアドレス（０，０）、（１，０）・・・
（５１１，０）、（０，１）・・・（５１１，１）、・
・・、（０，４７９）・・・（５１１，４７９）を順次
出力するとともに、画像メモリ３の読み出し時にも書き
込み時と同じ各アドレスを同じ順で出力するものとす
る。なお、各画素データは、カラー画素データでもよい
が、ここでは０〜２５５の濃淡値を持つ白黒画素データ
であるものとする。
【００６９】読み出しアドレス記憶部５は、アドレス出
力部４が出力するアドレスに対応して画像メモリ３の読
み出しアドレスを記憶しており、アドレス出力部４が出
力するアドレスに応じた前記読み出しアドレスを出力す
る。
力部４が出力するアドレスに対応して画像メモリ３の読
み出しアドレスを記憶しており、アドレス出力部４が出
力するアドレスに応じた前記読み出しアドレスを出力す
る。
【００７０】セレクタ６は、図示しない制御部からの制
御信号に従って、画像メモリ３の書き込み時には、アド
レス出力部４が出力したアドレスを画像メモリ３の書き
込みアドレスとして画像メモリ３のアドレス入力ポート
Ａに選択的に供給し、画像メモリ３の読み出し時には、
読み出しアドレス記憶部５から出力された読み出しアド
レスをアドレス入力ポートＡに選択的に供給する。
御信号に従って、画像メモリ３の書き込み時には、アド
レス出力部４が出力したアドレスを画像メモリ３の書き
込みアドレスとして画像メモリ３のアドレス入力ポート
Ａに選択的に供給し、画像メモリ３の読み出し時には、
読み出しアドレス記憶部５から出力された読み出しアド
レスをアドレス入力ポートＡに選択的に供給する。
【００７１】したがって、入力画像データの各画素デー
タは、図２に示すように、画像メモリ３に書き込まれ
る。そして、画像メモリ３の読み出し時には、読み出し
アドレス記憶部５に記憶された読み出しアドレスであっ
てアドレス出力部４が出力するアドレスに応じた読み出
しアドレスから画素データが読み出され、画像メモリ３
のデータ出力ポートＤｏから出力される。したがって、
画像メモリ３から順次読み出される各画素データは、入
力画像データのいずれかの画素データと同一となり、入
力画像データのいずれの画素データと同一となるかは読
み出しアドレス記憶部５に記憶されている読み出しアド
レスによって定まることとなる。このため、この画像処
理回路１によれば、読み出しアドレス記憶部５の記憶内
容である読み出しアドレスを適宜定めることにより、入
力画像を任意に変形した変形画像を示す変形画像データ
を画像メモリ３のデータ出力ポートＤｏからの出力とし
て得ることができる。
タは、図２に示すように、画像メモリ３に書き込まれ
る。そして、画像メモリ３の読み出し時には、読み出し
アドレス記憶部５に記憶された読み出しアドレスであっ
てアドレス出力部４が出力するアドレスに応じた読み出
しアドレスから画素データが読み出され、画像メモリ３
のデータ出力ポートＤｏから出力される。したがって、
画像メモリ３から順次読み出される各画素データは、入
力画像データのいずれかの画素データと同一となり、入
力画像データのいずれの画素データと同一となるかは読
み出しアドレス記憶部５に記憶されている読み出しアド
レスによって定まることとなる。このため、この画像処
理回路１によれば、読み出しアドレス記憶部５の記憶内
容である読み出しアドレスを適宜定めることにより、入
力画像を任意に変形した変形画像を示す変形画像データ
を画像メモリ３のデータ出力ポートＤｏからの出力とし
て得ることができる。
【００７２】この点について、具体例を挙げて説明す
る。順次出力される変形画像データの各画素データはア
ドレス出力部４が出力するアドレス（Ｘ，Ｙ）に対応し
ているので、変形画像データの各画素データを図３に示
すようにＰ’（Ｘ，Ｙ）と表せば、画像メモリ３の読み
出し時に、変形画像データは、画素データＰ’（０，
０）、Ｐ’（１，０）、・・・、Ｐ’（５１１，０）、
Ｐ’（０，１）、・・・、Ｐ’（５１１，１）、・・
・、Ｐ’（０，４７９）、・・・、Ｐ’（５１１，４７
９）の順でシーケンシャルに画像メモリ３から出力され
ることになる。例えば、入力画像データが示す入力画像
の図２中の左上１／４の領域に相当する領域をＸ方向及
びＹ方向にそれぞれ２倍に拡大（変形の一種）した変形
画像を示す変形画像データを得る場合には、アドレス出
力部４が出力するアドレス（Ｘ，Ｙ）に対応して、図４
に示すような読み出しアドレスを読み出しアドレス記憶
部５に記憶させておけばよい。この場合、図２乃至図４
からわかるように、Ｐ’（０，０）＝Ｐ’（１，０）＝
Ｐ’（０，１）＝Ｐ’（１，１）＝Ｐ（０，０）、Ｐ’
（２，０）＝Ｐ’（３，０）＝Ｐ’（２，１）＝Ｐ’
（３，１）＝Ｐ（１，０）などとなり、変形画像データ
が示す変形画像は前記領域をＸ方向及びＹ方向にそれぞ
れ２倍に拡大したものとなる。なお、図５は、アドレス
記憶部５に各アドレス（Ｘ，Ｙ）に対応して記憶される
読み出しアドレスのデータ構造の一例を示している。
る。順次出力される変形画像データの各画素データはア
ドレス出力部４が出力するアドレス（Ｘ，Ｙ）に対応し
ているので、変形画像データの各画素データを図３に示
すようにＰ’（Ｘ，Ｙ）と表せば、画像メモリ３の読み
出し時に、変形画像データは、画素データＰ’（０，
０）、Ｐ’（１，０）、・・・、Ｐ’（５１１，０）、
Ｐ’（０，１）、・・・、Ｐ’（５１１，１）、・・
・、Ｐ’（０，４７９）、・・・、Ｐ’（５１１，４７
９）の順でシーケンシャルに画像メモリ３から出力され
ることになる。例えば、入力画像データが示す入力画像
の図２中の左上１／４の領域に相当する領域をＸ方向及
びＹ方向にそれぞれ２倍に拡大（変形の一種）した変形
画像を示す変形画像データを得る場合には、アドレス出
力部４が出力するアドレス（Ｘ，Ｙ）に対応して、図４
に示すような読み出しアドレスを読み出しアドレス記憶
部５に記憶させておけばよい。この場合、図２乃至図４
からわかるように、Ｐ’（０，０）＝Ｐ’（１，０）＝
Ｐ’（０，１）＝Ｐ’（１，１）＝Ｐ（０，０）、Ｐ’
（２，０）＝Ｐ’（３，０）＝Ｐ’（２，１）＝Ｐ’
（３，１）＝Ｐ（１，０）などとなり、変形画像データ
が示す変形画像は前記領域をＸ方向及びＹ方向にそれぞ
れ２倍に拡大したものとなる。なお、図５は、アドレス
記憶部５に各アドレス（Ｘ，Ｙ）に対応して記憶される
読み出しアドレスのデータ構造の一例を示している。
【００７３】この画像処理回路１による実際の変形例を
図６乃至図９にそれぞれ模式的に示す。図６は拡大の例
である。図７は、Ｘ方向（図中の左右方向）のみに対す
る変形としていわゆる台形変形を行って、変形画像にお
いて、道路相当領域が直線状に延びるとともに、当該道
路相当領域の幅が当該道路相当領域の延びる方向に渡っ
てほぼ同一なるようにした例である。図８は、Ｘ方向
（図中の左右方向）のみに対する変形を行って、変形画
像において、道路相当領域が直線状に延びるとともに、
当該道路相当領域の幅が当該道路相当領域の延びる方向
に渡ってほぼ同一なるようにした例である。図７の場合
には実際の道路は直線状に延びているのに対し、図８の
場合には実際の道路はカーブを描き曲線状に延びてい
る。図９は、Ｘ方向（図中の左右方向）に対する変形を
行って、変形画像において、道路相当領域が直線状に延
びるとともに、当該道路相当領域の幅が当該道路相当領
域の延びる方向に渡ってほぼ同一なるようにするととも
に、Ｙ方向（図中の上下方向）に対する変形を行って、
変形画像において、Ｙ方向の位置にかかわらずにＹ方向
の距離が実際の距離に比例するように実距離変換した例
である。なお、図９の場合、変形画像において、入力画
像の上部付近の領域に相当する部分はカットされてい
る。
図６乃至図９にそれぞれ模式的に示す。図６は拡大の例
である。図７は、Ｘ方向（図中の左右方向）のみに対す
る変形としていわゆる台形変形を行って、変形画像にお
いて、道路相当領域が直線状に延びるとともに、当該道
路相当領域の幅が当該道路相当領域の延びる方向に渡っ
てほぼ同一なるようにした例である。図８は、Ｘ方向
（図中の左右方向）のみに対する変形を行って、変形画
像において、道路相当領域が直線状に延びるとともに、
当該道路相当領域の幅が当該道路相当領域の延びる方向
に渡ってほぼ同一なるようにした例である。図７の場合
には実際の道路は直線状に延びているのに対し、図８の
場合には実際の道路はカーブを描き曲線状に延びてい
る。図９は、Ｘ方向（図中の左右方向）に対する変形を
行って、変形画像において、道路相当領域が直線状に延
びるとともに、当該道路相当領域の幅が当該道路相当領
域の延びる方向に渡ってほぼ同一なるようにするととも
に、Ｙ方向（図中の上下方向）に対する変形を行って、
変形画像において、Ｙ方向の位置にかかわらずにＹ方向
の距離が実際の距離に比例するように実距離変換した例
である。なお、図９の場合、変形画像において、入力画
像の上部付近の領域に相当する部分はカットされてい
る。
【００７４】本実施の形態による画像処理回路１によれ
ば、画像メモリ３に対する画素データの読み書きによっ
て変形画像データを得るので、画像の変形を高速に行う
ことができる。また、前述したようにアドレス記憶部５
の記憶内容を変えることにより、どのような変形であっ
ても自在に行うことができるので、変形の種類の設定の
自由度が高い。
ば、画像メモリ３に対する画素データの読み書きによっ
て変形画像データを得るので、画像の変形を高速に行う
ことができる。また、前述したようにアドレス記憶部５
の記憶内容を変えることにより、どのような変形であっ
ても自在に行うことができるので、変形の種類の設定の
自由度が高い。
【００７５】ところで、図１において、７は、画像処理
回路１により前処理されて得られた変形画像データを後
処理して、走行車両の位置や台数や速度等を計測し、交
通渋滞、異常走行、停止車両あるいは落下物等の有無等
を検知する後処理部である。この後処理部７は、ＣＰＵ
等により構成され、基本的に従来の交通監視装置で用い
られていたカメラ画像処理部と同様の処理を行う。画像
処理回路１がカメラ２の設置場所に応じた変形を行うよ
うにアドレス記憶部５の記憶内容を適宜定めておけば、
カメラ２の設置場所ごとに後処理部７における処理パラ
メータ等を変更する必要がなくなる。また、画像処理回
路１が図７、図８及び図９に示すような変形を行うよう
にアドレス記憶部５の記憶内容を適宜定めておけば、変
形画像において、Ｙ方向の位置にかかわらずＸ方向の距
離が一定となるので、後処理部７において、異常走行検
知等のために求める道路幅方向への車両の移動量を、画
素数をカウントするだけで求めることができ、その処理
が簡単になって高速化を図ることができる。また、画像
処理回路１が図９に示すような変形を行うようにアドレ
ス記憶部５の記憶内容を適宜定めておけば、変形画像に
おいて、後処理部７において、車両の走行速度等の算出
の基礎となる車両の走行方向への移動量を、画素数をカ
ウントするだけで求めることができ、その処理が簡単に
なって高速化を図ることができる。
回路１により前処理されて得られた変形画像データを後
処理して、走行車両の位置や台数や速度等を計測し、交
通渋滞、異常走行、停止車両あるいは落下物等の有無等
を検知する後処理部である。この後処理部７は、ＣＰＵ
等により構成され、基本的に従来の交通監視装置で用い
られていたカメラ画像処理部と同様の処理を行う。画像
処理回路１がカメラ２の設置場所に応じた変形を行うよ
うにアドレス記憶部５の記憶内容を適宜定めておけば、
カメラ２の設置場所ごとに後処理部７における処理パラ
メータ等を変更する必要がなくなる。また、画像処理回
路１が図７、図８及び図９に示すような変形を行うよう
にアドレス記憶部５の記憶内容を適宜定めておけば、変
形画像において、Ｙ方向の位置にかかわらずＸ方向の距
離が一定となるので、後処理部７において、異常走行検
知等のために求める道路幅方向への車両の移動量を、画
素数をカウントするだけで求めることができ、その処理
が簡単になって高速化を図ることができる。また、画像
処理回路１が図９に示すような変形を行うようにアドレ
ス記憶部５の記憶内容を適宜定めておけば、変形画像に
おいて、後処理部７において、車両の走行速度等の算出
の基礎となる車両の走行方向への移動量を、画素数をカ
ウントするだけで求めることができ、その処理が簡単に
なって高速化を図ることができる。
【００７６】［第２の実施の形態］
【００７７】図１０は、本発明の第２の実施の形態によ
る画像処理回路１１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１０
において、図１中の要素と同一又は対応する要素には同
一符号を付し、その重複する説明は省略する。
る画像処理回路１１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１０
において、図１中の要素と同一又は対応する要素には同
一符号を付し、その重複する説明は省略する。
【００７８】この画像処理回路１１が図１に示す画像処
理回路１と異なる所は、読み出しアドレス記憶部５に代
えて、アドレス出力部４が出力するアドレスに対応して
画像メモリ３の書き込みアドレスを記憶した書き込みア
ドレス記憶部１５が用いられている点と、セレクタ６の
動作である。書き込みアドレス記憶部１５は、アドレス
出力部４が出力するアドレスに応じた前記書き込みアド
レスを出力する。セレクタ６は、図示しない制御部から
の制御信号に従って、画像メモリ３の読み出し時には、
アドレス出力部４が出力したアドレスを画像メモリ３の
読み出しアドレスとして画像メモリ３のアドレス入力ポ
ートＡに選択的に供給し、画像メモリ３の書き込み時に
は、書き込みアドレス記憶部１５から出力された書き込
みアドレスをアドレス入力ポートＡに選択的に供給す
る。
理回路１と異なる所は、読み出しアドレス記憶部５に代
えて、アドレス出力部４が出力するアドレスに対応して
画像メモリ３の書き込みアドレスを記憶した書き込みア
ドレス記憶部１５が用いられている点と、セレクタ６の
動作である。書き込みアドレス記憶部１５は、アドレス
出力部４が出力するアドレスに応じた前記書き込みアド
レスを出力する。セレクタ６は、図示しない制御部から
の制御信号に従って、画像メモリ３の読み出し時には、
アドレス出力部４が出力したアドレスを画像メモリ３の
読み出しアドレスとして画像メモリ３のアドレス入力ポ
ートＡに選択的に供給し、画像メモリ３の書き込み時に
は、書き込みアドレス記憶部１５から出力された書き込
みアドレスをアドレス入力ポートＡに選択的に供給す
る。
【００７９】したがって、この画像処理回路１１では、
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１に示す画像処理回路１に比べれ
ば若干制約はあるものの、画像処理回路１と同様の利点
が得られる。
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１に示す画像処理回路１に比べれ
ば若干制約はあるものの、画像処理回路１と同様の利点
が得られる。
【００８０】［第３の実施の形態］
【００８１】図１１は、本発明の第３の実施の形態によ
る画像処理回路２１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１１
において、図１中の要素と同一又は対応する要素には同
一符号を付し、その重複する説明は省略する。
る画像処理回路２１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１１
において、図１中の要素と同一又は対応する要素には同
一符号を付し、その重複する説明は省略する。
【００８２】この画像処理回路２１が図１に示す画像処
理回路１と異なる所は、０値出力部２２、０値識別記憶
部２３及びセレクタ２４が追加され、セレクタ２４の出
力がこの画像処理回路２１の出力である変形画像データ
となっている点である。
理回路１と異なる所は、０値出力部２２、０値識別記憶
部２３及びセレクタ２４が追加され、セレクタ２４の出
力がこの画像処理回路２１の出力である変形画像データ
となっている点である。
【００８３】０値出力部２２は、所定の画素データとし
て０値を出力するものであり、所定画素データ出力部に
相当している。なお、本実施の形態においても、入力画
像データの画素データは、０〜２５５の濃淡値を持つ白
黒画素データであることを前提としている。もっとも、
本発明では、必要に応じて、所定画素データ出力部は０
値以外の他の所定画素データ（例えば、２５５値又は１
２８値など）を出力してもよいし、入力画像データの画
素データがカラー画素成分である場合には、それに応じ
た所定画素データを出力してもよい。
て０値を出力するものであり、所定画素データ出力部に
相当している。なお、本実施の形態においても、入力画
像データの画素データは、０〜２５５の濃淡値を持つ白
黒画素データであることを前提としている。もっとも、
本発明では、必要に応じて、所定画素データ出力部は０
値以外の他の所定画素データ（例えば、２５５値又は１
２８値など）を出力してもよいし、入力画像データの画
素データがカラー画素成分である場合には、それに応じ
た所定画素データを出力してもよい。
【００８４】０値識別記憶部２３は、アドレス出力部４
が出力するアドレス（Ｘ，Ｙ）に対応して、当該アドレ
ス（Ｘ，Ｙ）に対応する変形画像データの画素データ
Ｐ’（Ｘ，Ｙ）が所定の画素データとしての０値と同一
となるべきかそれとも入力画像データのいずれかの画素
データと同一となるべきかを識別する０値識別データを
記憶しており、アドレス出力部４が出力するアドレス
（Ｘ，Ｙ）に応じた０値識別データを出力する。
が出力するアドレス（Ｘ，Ｙ）に対応して、当該アドレ
ス（Ｘ，Ｙ）に対応する変形画像データの画素データ
Ｐ’（Ｘ，Ｙ）が所定の画素データとしての０値と同一
となるべきかそれとも入力画像データのいずれかの画素
データと同一となるべきかを識別する０値識別データを
記憶しており、アドレス出力部４が出力するアドレス
（Ｘ，Ｙ）に応じた０値識別データを出力する。
【００８５】この０値識別記憶部２３に記憶される０値
識別データの一例を図１２に示す。ここでは、「１」は
当該アドレス（Ｘ，Ｙ）に対応する変形画像データの画
素データＰ’（Ｘ，Ｙ）が所定の画素データとしての０
値と同一となるべきことを示す０値識別データであり、
「０」は当該アドレス（Ｘ，Ｙ）に対応する変形画像デ
ータの画素データＰ’（Ｘ，Ｙ）がいずれかの画素デー
タと同一となるべきことを示す０値識別データであるも
のとする。図１２に示す例では、０値識別データは、変
形画像データが示す変形画像において第１行及び第２行
の領域の画素を強制的に０値にするように定められてい
る。
識別データの一例を図１２に示す。ここでは、「１」は
当該アドレス（Ｘ，Ｙ）に対応する変形画像データの画
素データＰ’（Ｘ，Ｙ）が所定の画素データとしての０
値と同一となるべきことを示す０値識別データであり、
「０」は当該アドレス（Ｘ，Ｙ）に対応する変形画像デ
ータの画素データＰ’（Ｘ，Ｙ）がいずれかの画素デー
タと同一となるべきことを示す０値識別データであるも
のとする。図１２に示す例では、０値識別データは、変
形画像データが示す変形画像において第１行及び第２行
の領域の画素を強制的に０値にするように定められてい
る。
【００８６】セレクタ２４は、０値識別記憶部２３から
出力された０値識別データに従って、０値出力部２２か
ら出力された０値又は画像メモリ３から読み出された画
素データを選択的に出力させる。すなわち、画像メモリ
３の読み出し時に、アドレス出力部４があるアドレス
（Ｘ，Ｙ）を出力する際には、当該アドレス（Ｘ，Ｙ）
に対応して０値識別記憶部２３に記憶されている識別デ
ータが「１」であれば、０値出力部２２から出力されて
いる０値がセレクタ２４から変形画像データの画素デー
タとして選択的に出力され、当該アドレス（Ｘ，Ｙ）に
対応して０値識別記憶部２３に記憶されている識別デー
タが「０」であれば、画像メモリ３から読み出された画
素データがセレクタ２４から変形画像データの画素デー
タとして選択的に出力される。
出力された０値識別データに従って、０値出力部２２か
ら出力された０値又は画像メモリ３から読み出された画
素データを選択的に出力させる。すなわち、画像メモリ
３の読み出し時に、アドレス出力部４があるアドレス
（Ｘ，Ｙ）を出力する際には、当該アドレス（Ｘ，Ｙ）
に対応して０値識別記憶部２３に記憶されている識別デ
ータが「１」であれば、０値出力部２２から出力されて
いる０値がセレクタ２４から変形画像データの画素デー
タとして選択的に出力され、当該アドレス（Ｘ，Ｙ）に
対応して０値識別記憶部２３に記憶されている識別デー
タが「０」であれば、画像メモリ３から読み出された画
素データがセレクタ２４から変形画像データの画素デー
タとして選択的に出力される。
【００８７】今、入力画像データが図２に示す通りであ
り、セレクタ２４から出力される変形画像データが図３
に示す通りであり、読み出しアドレス記憶部５に記憶さ
れている読み出しアドレスが図４に示す通りであり、図
１２に示す通りであるとすると、Ｐ’（０，０）〜Ｐ’
（５１１，０）及びＰ’（０，１）〜Ｐ’（５１１，
１）は０値となり、これら以外の変形画像データの画素
データは図４に示す読み出しアドレスにより定まり、例
えば、Ｐ’（０，２）＝Ｐ’（１，２）＝Ｐ’（０，
３）＝Ｐ’（１，３）＝Ｐ（０，１）、Ｐ’（２，２）
＝Ｐ’（３，２）＝Ｐ’（２，３）＝Ｐ’（３，３）＝
Ｐ（１，１）などとなる。
り、セレクタ２４から出力される変形画像データが図３
に示す通りであり、読み出しアドレス記憶部５に記憶さ
れている読み出しアドレスが図４に示す通りであり、図
１２に示す通りであるとすると、Ｐ’（０，０）〜Ｐ’
（５１１，０）及びＰ’（０，１）〜Ｐ’（５１１，
１）は０値となり、これら以外の変形画像データの画素
データは図４に示す読み出しアドレスにより定まり、例
えば、Ｐ’（０，２）＝Ｐ’（１，２）＝Ｐ’（０，
３）＝Ｐ’（１，３）＝Ｐ（０，１）、Ｐ’（２，２）
＝Ｐ’（３，２）＝Ｐ’（２，３）＝Ｐ’（３，３）＝
Ｐ（１，１）などとなる。
【００８８】なお、記憶部５，２３は、別々のメモリで
構成してもよいが、単一のメモリで構成することが好ま
しい。単一のメモリで構成する場合の、当該メモリにお
ける各アドレス（Ｘ，Ｙ）の領域に記憶するデータの構
造の一例を、図１３に示す。なお、「１」の０値識別デ
ータに対応する読み出しアドレスは、変形画像データに
影響を与えないので、その読み出しアドレスはいずれの
アドレスとしてもよい。
構成してもよいが、単一のメモリで構成することが好ま
しい。単一のメモリで構成する場合の、当該メモリにお
ける各アドレス（Ｘ，Ｙ）の領域に記憶するデータの構
造の一例を、図１３に示す。なお、「１」の０値識別デ
ータに対応する読み出しアドレスは、変形画像データに
影響を与えないので、その読み出しアドレスはいずれの
アドレスとしてもよい。
【００８９】この画像処理回路２１によれば、前記第１
の実施の形態と同様の利点が得られる。のみならず、０
値識別記憶部２３の記憶内容を変えることにより、変形
画像データの任意の画素データを０値で置き換えること
ができる。したがって、例えば、図８（ｂ）中のトンネ
ルの壁面に相当する領域２００，２０１の画素データを
０値にすることによって、これらの領域２００，２０１
をマスク処理した変形画像データを得ることができる。
このようにマスク処理した画像データを得ることができ
るにも関わらず、０値識別記憶部２３に識別データを記
憶させているため、マスク画像を記憶させておく必要が
ない。また、前述した図６乃至図９に示すような変形画
像を示す変形画像データを得ることができるのみなら
ず、例えば、図１４に示すように、入力画像を示す画像
を縮小した変形画像を示す変形画像データも得ることが
できる。この場合、例えば、入力画像に相当する領域以
外の領域である変形画像における余白の領域の、変形画
像データの画素データを強制的に０値にすればよい。
の実施の形態と同様の利点が得られる。のみならず、０
値識別記憶部２３の記憶内容を変えることにより、変形
画像データの任意の画素データを０値で置き換えること
ができる。したがって、例えば、図８（ｂ）中のトンネ
ルの壁面に相当する領域２００，２０１の画素データを
０値にすることによって、これらの領域２００，２０１
をマスク処理した変形画像データを得ることができる。
このようにマスク処理した画像データを得ることができ
るにも関わらず、０値識別記憶部２３に識別データを記
憶させているため、マスク画像を記憶させておく必要が
ない。また、前述した図６乃至図９に示すような変形画
像を示す変形画像データを得ることができるのみなら
ず、例えば、図１４に示すように、入力画像を示す画像
を縮小した変形画像を示す変形画像データも得ることが
できる。この場合、例えば、入力画像に相当する領域以
外の領域である変形画像における余白の領域の、変形画
像データの画素データを強制的に０値にすればよい。
【００９０】［第４の実施の形態］
【００９１】図１５は、本発明の第４の実施の形態によ
る画像処理回路３１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１５
において、図１１中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
る画像処理回路３１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１５
において、図１１中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
【００９２】この画像処理回路３１が図１１に示す画像
処理回路２１と異なる所は、読み出しアドレス記憶部５
に代えて、アドレス出力部４が出力するアドレスに対応
して画像メモリ３の書き込みアドレスを記憶した書き込
みアドレス記憶部１５が用いられている点と、セレクタ
６の動作である。書き込みアドレス記憶部１５は、アド
レス出力部４が出力するアドレスに応じた前記書き込み
アドレスを出力する。セレクタ６は、図示しない制御部
からの制御信号に従って、画像メモリ３の読み出し時に
は、アドレス出力部４が出力したアドレスを画像メモリ
３の読み出しアドレスとして画像メモリ３のアドレス入
力ポートＡに選択的に供給し、画像メモリ３の書き込み
時には、書き込みアドレス記憶部１５から出力された書
き込みアドレスをアドレス入力ポートＡに選択的に供給
する。
処理回路２１と異なる所は、読み出しアドレス記憶部５
に代えて、アドレス出力部４が出力するアドレスに対応
して画像メモリ３の書き込みアドレスを記憶した書き込
みアドレス記憶部１５が用いられている点と、セレクタ
６の動作である。書き込みアドレス記憶部１５は、アド
レス出力部４が出力するアドレスに応じた前記書き込み
アドレスを出力する。セレクタ６は、図示しない制御部
からの制御信号に従って、画像メモリ３の読み出し時に
は、アドレス出力部４が出力したアドレスを画像メモリ
３の読み出しアドレスとして画像メモリ３のアドレス入
力ポートＡに選択的に供給し、画像メモリ３の書き込み
時には、書き込みアドレス記憶部１５から出力された書
き込みアドレスをアドレス入力ポートＡに選択的に供給
する。
【００９３】したがって、この画像処理回路３１では、
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１１に示す画像処理回路２１に比
べれば若干制約はあるものの、画像処理回路２１と同様
の利点が得られる。
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１１に示す画像処理回路２１に比
べれば若干制約はあるものの、画像処理回路２１と同様
の利点が得られる。
【００９４】［第５の実施の形態］
【００９５】図１６は、本発明の第５の実施の形態によ
る画像処理回路４１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１６
において、図１１中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
る画像処理回路４１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１６
において、図１１中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
【００９６】この画像処理回路４１が図１１に示す画像
処理回路２１と異なる所は、セレクタ２４に代えてセレ
クタ４４が用いられ、画像メモリ３のデータ出力ポート
Ｄｏからの読み出し出力がこの画像処理回路４１の出力
である変形画像データとなり、セレクタ４４が、０値識
別記憶部２３から出力された０値識別データに従って、
０値出力部２２から出力された０値又は入力画像データ
の画素データを、画像メモリ３の書き込みデータとし
て、画像メモリ３のデータ入力ポートＤｉに選択的に供
給する点である。
処理回路２１と異なる所は、セレクタ２４に代えてセレ
クタ４４が用いられ、画像メモリ３のデータ出力ポート
Ｄｏからの読み出し出力がこの画像処理回路４１の出力
である変形画像データとなり、セレクタ４４が、０値識
別記憶部２３から出力された０値識別データに従って、
０値出力部２２から出力された０値又は入力画像データ
の画素データを、画像メモリ３の書き込みデータとし
て、画像メモリ３のデータ入力ポートＤｉに選択的に供
給する点である。
【００９７】図１１に示す画像処理回路２１では、０値
出力部２２が出力した０値を画像メモリ３に書き込まず
に、画像メモリ３から読み出された画素データのうちの
所望の画素データを０値出力部２２が出力した０値で置
き換えているのに対し、図１６に示す画像処理回路４１
では、セレクタ４４により、入力画像データの画素デー
タのうち０値識別データにより定まる画素データを０値
出力部２２が出力した０値で置き換えて画像メモリ３に
書き込み、画像メモリ３から読み出されたものが変形画
像データとなっている。
出力部２２が出力した０値を画像メモリ３に書き込まず
に、画像メモリ３から読み出された画素データのうちの
所望の画素データを０値出力部２２が出力した０値で置
き換えているのに対し、図１６に示す画像処理回路４１
では、セレクタ４４により、入力画像データの画素デー
タのうち０値識別データにより定まる画素データを０値
出力部２２が出力した０値で置き換えて画像メモリ３に
書き込み、画像メモリ３から読み出されたものが変形画
像データとなっている。
【００９８】この画像処理回路４１によっても、図１１
に示す画像処理回路２１と同様の利点が得られる。
に示す画像処理回路２１と同様の利点が得られる。
【００９９】［第６の実施の形態］
【０１００】図１７は、本発明の第６の実施の形態によ
る画像処理回路５１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１７
において、図１６中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
る画像処理回路５１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１７
において、図１６中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
【０１０１】この画像処理回路５１が図１６に示す画像
処理回路４１と異なる所は、読み出しアドレス記憶部５
に代えて、アドレス出力部４が出力するアドレスに対応
して画像メモリ３の書き込みアドレスを記憶した書き込
みアドレス記憶部１５が用いられている点と、セレクタ
６の動作である。書き込みアドレス記憶部１５は、アド
レス出力部４が出力するアドレスに応じた前記書き込み
アドレスを出力する。セレクタ６は、図示しない制御部
からの制御信号に従って、画像メモリ３の読み出し時に
は、アドレス出力部４が出力したアドレスを画像メモリ
３の読み出しアドレスとして画像メモリ３のアドレス入
力ポートＡに選択的に供給し、画像メモリ３の書き込み
時には、書き込みアドレス記憶部１５から出力された書
き込みアドレスをアドレス入力ポートＡに選択的に供給
する。
処理回路４１と異なる所は、読み出しアドレス記憶部５
に代えて、アドレス出力部４が出力するアドレスに対応
して画像メモリ３の書き込みアドレスを記憶した書き込
みアドレス記憶部１５が用いられている点と、セレクタ
６の動作である。書き込みアドレス記憶部１５は、アド
レス出力部４が出力するアドレスに応じた前記書き込み
アドレスを出力する。セレクタ６は、図示しない制御部
からの制御信号に従って、画像メモリ３の読み出し時に
は、アドレス出力部４が出力したアドレスを画像メモリ
３の読み出しアドレスとして画像メモリ３のアドレス入
力ポートＡに選択的に供給し、画像メモリ３の書き込み
時には、書き込みアドレス記憶部１５から出力された書
き込みアドレスをアドレス入力ポートＡに選択的に供給
する。
【０１０２】したがって、この画像処理回路５１では、
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１６に示す画像処理回路４１に比
べれば若干制約はあるものの、画像処理回路４１と同様
の利点が得られる。
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１６に示す画像処理回路４１に比
べれば若干制約はあるものの、画像処理回路４１と同様
の利点が得られる。
【０１０３】［第７の実施の形態］
【０１０４】図１８は、本発明の第７の実施の形態によ
る画像処理回路６１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１８
において、図１中の要素と同一又は対応する要素には同
一符号を付し、その重複する説明は省略する。
る画像処理回路６１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図１８
において、図１中の要素と同一又は対応する要素には同
一符号を付し、その重複する説明は省略する。
【０１０５】図１８において、２台の道路監視カメラ２
Ａ，２Ｂは、図１中の道路監視カメラ２に相当するもの
であり、道路に沿って互いに所望の間隔（例えば、約２
００ｍ間隔）をあけて設置されたものである。カメラ２
Ａ，２Ｂからの各入力画像データＡ，Ｂは、並列的に画
像処理回路６１に入力される。ここでは、カメラ２Ａ，
２Ｂからの各入力画像データＡ，Ｂの画素データは互い
に同期して得られるようになっているものとする。もっ
とも、両者が同期していない場合には、例えば、ＦＩＦ
Ｏ等を設けて両者を同期させてもよい。
Ａ，２Ｂは、図１中の道路監視カメラ２に相当するもの
であり、道路に沿って互いに所望の間隔（例えば、約２
００ｍ間隔）をあけて設置されたものである。カメラ２
Ａ，２Ｂからの各入力画像データＡ，Ｂは、並列的に画
像処理回路６１に入力される。ここでは、カメラ２Ａ，
２Ｂからの各入力画像データＡ，Ｂの画素データは互い
に同期して得られるようになっているものとする。もっ
とも、両者が同期していない場合には、例えば、ＦＩＦ
Ｏ等を設けて両者を同期させてもよい。
【０１０６】画像処理回路６１は、入力画像データＡ，
Ｂがそれぞれ示す２つの入力画像を合成した合成画像を
示す合成画像データであって、当該合成画像データの各
画素データがいずれかの入力画像データのいずれかの画
素データと同一である合成画像データを出力する。
Ｂがそれぞれ示す２つの入力画像を合成した合成画像を
示す合成画像データであって、当該合成画像データの各
画素データがいずれかの入力画像データのいずれかの画
素データと同一である合成画像データを出力する。
【０１０７】画像処理回路６１は、カメラ２Ａ，２Ｂに
それぞれ対応して、図１中の画像メモリ３に相当する画
像メモリ３Ａ，３Ｂを有している。入力画像データＡ，
Ｂは、カメラ２Ａ，２Ｂのデータ入力ポートＤｉにそれ
ぞれ入力される。読み出しアドレス記憶部５には、図１
に示す画像処理回路１と同様に、画像メモリ３Ａ，３Ｂ
の読み出しアドレスが記憶されている。セレクタ６は、
図１の場合と同様に動作するが、画像メモリ３の読み出
し時には、読み出しアドレス記憶部５から出力された同
じ読み出しアドレスを、画像メモリ３Ａ，３Ｂのアドレ
ス入力ポートＡにそれぞれ供給する。このように、読み
出しアドレス記憶部５には、画像メモリ３Ａ，３Ｂの読
み出しアドレスが共通して記憶され、画像メモリ３Ａ，
３Ｂの読み出し時に、画像メモリ３Ａ，３Ｂに対してセ
レクタ６を介して同じ読み出しアドレスが供給される。
それぞれ対応して、図１中の画像メモリ３に相当する画
像メモリ３Ａ，３Ｂを有している。入力画像データＡ，
Ｂは、カメラ２Ａ，２Ｂのデータ入力ポートＤｉにそれ
ぞれ入力される。読み出しアドレス記憶部５には、図１
に示す画像処理回路１と同様に、画像メモリ３Ａ，３Ｂ
の読み出しアドレスが記憶されている。セレクタ６は、
図１の場合と同様に動作するが、画像メモリ３の読み出
し時には、読み出しアドレス記憶部５から出力された同
じ読み出しアドレスを、画像メモリ３Ａ，３Ｂのアドレ
ス入力ポートＡにそれぞれ供給する。このように、読み
出しアドレス記憶部５には、画像メモリ３Ａ，３Ｂの読
み出しアドレスが共通して記憶され、画像メモリ３Ａ，
３Ｂの読み出し時に、画像メモリ３Ａ，３Ｂに対してセ
レクタ６を介して同じ読み出しアドレスが供給される。
【０１０８】また、画像処理回路６１は、図１に示す画
像処理回路１と異なり、カメラ識別記憶部６２と、セレ
クタ６３とを備えている。本実施の形態では、セレクタ
６３の出力が、画像処理回路６１の出力としての前記合
成画像データとなる。
像処理回路１と異なり、カメラ識別記憶部６２と、セレ
クタ６３とを備えている。本実施の形態では、セレクタ
６３の出力が、画像処理回路６１の出力としての前記合
成画像データとなる。
【０１０９】カメラ識別記憶部６２は、アドレス出力部
４が出力するアドレス（Ｘ，Ｙ）に対応して、当該アド
レス（Ｘ，Ｙ）に対応する合成画像データの画素データ
が入力画像データＡ，Ｂのうちのいずれの入力画像デー
タのものと同一となるべきかを識別する識別データ（こ
こでは、「カメラ識別データ」と呼ぶ。）を記憶してお
り、アドレス出力部４が出力するアドレスに応じたカメ
ラ識別データを出力する。
４が出力するアドレス（Ｘ，Ｙ）に対応して、当該アド
レス（Ｘ，Ｙ）に対応する合成画像データの画素データ
が入力画像データＡ，Ｂのうちのいずれの入力画像デー
タのものと同一となるべきかを識別する識別データ（こ
こでは、「カメラ識別データ」と呼ぶ。）を記憶してお
り、アドレス出力部４が出力するアドレスに応じたカメ
ラ識別データを出力する。
【０１１０】このカメラ識別記憶部６２に記憶されるカ
メラ識別データの一例を図２０に示す。ここでは、
「０」は当該アドレス（Ｘ，Ｙ）に対応する合成画像デ
ータの画素データＰ’（Ｘ，Ｙ）が入力画像データＡの
ものと同一となるべきことを示すカメラ識別データであ
り、「１」は当該アドレス（Ｘ，Ｙ）に対応する合成画
像データの画素データＰ’（Ｘ，Ｙ）が入力画像データ
Ｂのものと同一となるべきことを示すカメラ識別データ
であるものとする。図２０に示す例では、カメラ識別デ
ータは、合成画像データにおいて左側半分の領域の画素
を入力画像データＡの画素データにするとともに、右側
半分の領域の画素を入力画像データＢの画素データにす
るように定められている。
メラ識別データの一例を図２０に示す。ここでは、
「０」は当該アドレス（Ｘ，Ｙ）に対応する合成画像デ
ータの画素データＰ’（Ｘ，Ｙ）が入力画像データＡの
ものと同一となるべきことを示すカメラ識別データであ
り、「１」は当該アドレス（Ｘ，Ｙ）に対応する合成画
像データの画素データＰ’（Ｘ，Ｙ）が入力画像データ
Ｂのものと同一となるべきことを示すカメラ識別データ
であるものとする。図２０に示す例では、カメラ識別デ
ータは、合成画像データにおいて左側半分の領域の画素
を入力画像データＡの画素データにするとともに、右側
半分の領域の画素を入力画像データＢの画素データにす
るように定められている。
【０１１１】セレクタ６３は、カメラ識別記憶部６２か
ら出力されたカメラ識別データに従って、当該カメラ識
別データが示す入力画像データに対応する画像メモリ３
Ａ又は３Ｂから読み出された画素データを選択的に出力
させる。すなわち、画像メモリ３Ａ，３Ｂの読み出し時
に、アドレス出力部４があるアドレス（Ｘ，Ｙ）を出力
する際には、当該アドレス（Ｘ，Ｙ）に対応してカメラ
識別記憶部６２に記憶されている識別データが「０」で
あれば、画像メモリ３Ａから読み出された画素データが
セレクタ６３から合成画像データの画素データとして選
択的に出力され、当該アドレス（Ｘ，Ｙ）に対応してカ
メラ識別記憶部６２に記憶されている識別データが
「１」であれば、画像メモリ３Ｂから読み出された画素
データがセレクタ６３から合成画像データの画素データ
として選択的に出力される。
ら出力されたカメラ識別データに従って、当該カメラ識
別データが示す入力画像データに対応する画像メモリ３
Ａ又は３Ｂから読み出された画素データを選択的に出力
させる。すなわち、画像メモリ３Ａ，３Ｂの読み出し時
に、アドレス出力部４があるアドレス（Ｘ，Ｙ）を出力
する際には、当該アドレス（Ｘ，Ｙ）に対応してカメラ
識別記憶部６２に記憶されている識別データが「０」で
あれば、画像メモリ３Ａから読み出された画素データが
セレクタ６３から合成画像データの画素データとして選
択的に出力され、当該アドレス（Ｘ，Ｙ）に対応してカ
メラ識別記憶部６２に記憶されている識別データが
「１」であれば、画像メモリ３Ｂから読み出された画素
データがセレクタ６３から合成画像データの画素データ
として選択的に出力される。
【０１１２】この画像処理回路６１によれば、図１に示
す画像処理回路１と同様に、画像メモリ３Ａ，３Ｂとア
ドレス制御回路を構成するアドレス出力部４、読み出し
アドレス記憶部５及びセレクタ６とを備えているので、
各画像メモリ３Ａ，３Ｂから順次読み出される各画素デ
ータは、対応する入力画像データＡ，Ｂのいずれかの画
素データと同一となり、対応する入力画像データＡ，Ｂ
のいずれの画素データと同一となるかは読み出しアドレ
ス記憶部５に記憶されている読み出しアドレスによって
定まることとなる。そして、この画像処理回路６１で
は、カメラ識別記憶部６２及びセレクタ６３を備えてい
るので、カメラ識別記憶部６２に記憶させるカメラ識別
データを適宜定めることにより、セレクタ６３から、画
像メモリ３Ａ，３Ｂから読み出された画素データのうち
の所望の画像メモリから読み出された画素データ（すな
わち、所望の入力画像データの画素データ）が選択的に
出力され、セレクタ６３から所望の合成がなされた合成
画像データが出力される。
す画像処理回路１と同様に、画像メモリ３Ａ，３Ｂとア
ドレス制御回路を構成するアドレス出力部４、読み出し
アドレス記憶部５及びセレクタ６とを備えているので、
各画像メモリ３Ａ，３Ｂから順次読み出される各画素デ
ータは、対応する入力画像データＡ，Ｂのいずれかの画
素データと同一となり、対応する入力画像データＡ，Ｂ
のいずれの画素データと同一となるかは読み出しアドレ
ス記憶部５に記憶されている読み出しアドレスによって
定まることとなる。そして、この画像処理回路６１で
は、カメラ識別記憶部６２及びセレクタ６３を備えてい
るので、カメラ識別記憶部６２に記憶させるカメラ識別
データを適宜定めることにより、セレクタ６３から、画
像メモリ３Ａ，３Ｂから読み出された画素データのうち
の所望の画像メモリから読み出された画素データ（すな
わち、所望の入力画像データの画素データ）が選択的に
出力され、セレクタ６３から所望の合成がなされた合成
画像データが出力される。
【０１１３】このように、画像処理回路６１によれば、
画像メモリ３Ａ，３Ｂに対する画素データの読み書きと
セレクタ６３による画素データの選択とによって合成画
像データを得るので、画像の合成を高速に行うことがで
きる。また、読み出しアドレス記憶部５及びカメラ識別
記憶部６２の記憶内容を変えることにより、どのような
合成であっても自在に行うことができるので、合成の種
類（合成画像における各入力画像に相当する領域の並べ
方や、合成画像における各入力画像に相当する領域の変
形の種類など）の設定の自由度が高い。
画像メモリ３Ａ，３Ｂに対する画素データの読み書きと
セレクタ６３による画素データの選択とによって合成画
像データを得るので、画像の合成を高速に行うことがで
きる。また、読み出しアドレス記憶部５及びカメラ識別
記憶部６２の記憶内容を変えることにより、どのような
合成であっても自在に行うことができるので、合成の種
類（合成画像における各入力画像に相当する領域の並べ
方や、合成画像における各入力画像に相当する領域の変
形の種類など）の設定の自由度が高い。
【０１１４】この画像処理回路６１による合成の具体例
として、入力画像データＡが示す入力画像Ａ（その例を
図２２（ａ）に示す。）と入力画像データＢが示す入力
画像Ａ（その例を図２２（ｂ）に示す。）とを、それぞ
れＸ方向にのみ１／２に縮小して左右に並べた合成画像
（その例を図２２（ｃ）に示す。）を得る例について説
明する。
として、入力画像データＡが示す入力画像Ａ（その例を
図２２（ａ）に示す。）と入力画像データＢが示す入力
画像Ａ（その例を図２２（ｂ）に示す。）とを、それぞ
れＸ方向にのみ１／２に縮小して左右に並べた合成画像
（その例を図２２（ｃ）に示す。）を得る例について説
明する。
【０１１５】今、入力画像データＡ，Ｂがそれぞれ図２
に示す通りであり、合成画像データが図３に示す通りで
あるとすると、図２２（ｃ）に示すような合成画像を示
す合成画像データを得るためには、アドレス出力部４が
出力するアドレス（Ｘ，Ｙ）に対応して、図１９に示す
ような読み出しアドレスを読み出しアドレス記憶部５に
記憶させるとともに、図２０に示すようなカメラ識別デ
ータをカメラ識別記憶部６２に記憶させておけばよい。
に示す通りであり、合成画像データが図３に示す通りで
あるとすると、図２２（ｃ）に示すような合成画像を示
す合成画像データを得るためには、アドレス出力部４が
出力するアドレス（Ｘ，Ｙ）に対応して、図１９に示す
ような読み出しアドレスを読み出しアドレス記憶部５に
記憶させるとともに、図２０に示すようなカメラ識別デ
ータをカメラ識別記憶部６２に記憶させておけばよい。
【０１１６】なお、記憶部５，６２は、別々のメモリで
構成してもよいが、単一のメモリで構成することが好ま
しい。単一のメモリで構成する場合の、当該メモリにお
ける各アドレス（Ｘ，Ｙ）の領域に記憶するデータの構
造の一例を、図２１に示す。
構成してもよいが、単一のメモリで構成することが好ま
しい。単一のメモリで構成する場合の、当該メモリにお
ける各アドレス（Ｘ，Ｙ）の領域に記憶するデータの構
造の一例を、図２１に示す。
【０１１７】ところで、後処理部７は、図１８の場合で
あっても、図１の場合と基本的には同様の処理を行う。
しかし、図１８の場合には、合成画像データから、各入
力画像データＡ，Ｂにそれぞれ対応する部分から車両位
置等の情報を得るように処理する。このとき、入力画像
データＡ，Ｂを２つの後処理部７で処理するのではな
く、合成画像データを１つの後処理部７で処理するの
で、後処理部７の数を減らしてコストダウンを図ること
ができる。また、入力画像データＡ，Ｂを切り替えて後
処理部７に入力させるのではなく、合成画像データを後
処理部７に入力させるので、カメラ２Ａ，２Ｂからの入
力画像の処理を１フレーム周期に１回の割合で行うこと
も可能となり、木目の細かい監視を行うことができる。
あっても、図１の場合と基本的には同様の処理を行う。
しかし、図１８の場合には、合成画像データから、各入
力画像データＡ，Ｂにそれぞれ対応する部分から車両位
置等の情報を得るように処理する。このとき、入力画像
データＡ，Ｂを２つの後処理部７で処理するのではな
く、合成画像データを１つの後処理部７で処理するの
で、後処理部７の数を減らしてコストダウンを図ること
ができる。また、入力画像データＡ，Ｂを切り替えて後
処理部７に入力させるのではなく、合成画像データを後
処理部７に入力させるので、カメラ２Ａ，２Ｂからの入
力画像の処理を１フレーム周期に１回の割合で行うこと
も可能となり、木目の細かい監視を行うことができる。
【０１１８】また、図２２に示すような合成を行うと、
合成画像において、入力画像Ａに相当する個別画像と入
力画像Ｂに相当する個別画像とを並べた方向（Ｘ方向）
と、各個別画像における道路相当領域が延びる方向（Ｙ
方向）とが、略々直交するので、道路相当領域が延びる
方向には縮小されないことから、その方向に並んだ画素
が間引かれないので、道路の延びる方向の車両の位置を
精度良く得ることができる。
合成画像において、入力画像Ａに相当する個別画像と入
力画像Ｂに相当する個別画像とを並べた方向（Ｘ方向）
と、各個別画像における道路相当領域が延びる方向（Ｙ
方向）とが、略々直交するので、道路相当領域が延びる
方向には縮小されないことから、その方向に並んだ画素
が間引かれないので、道路の延びる方向の車両の位置を
精度良く得ることができる。
【０１１９】さらに、図２２に示す例では、合成画像の
各個別画像は入力画像Ａ，ＢをそれぞれＸ方向にのみ１
／２に縮小されたものであったが、例えば、各個別画像
が図７、図８又は図９に示すように変形されたもの（厳
密には、更にそれをＸ方向に１／２に縮小したもの）と
なるように、読み出しアドレス記憶部５の記憶内容を適
宜定めておけば、合成画像において、Ｙ方向の位置にか
かわらずＸ方向の距離が一定となるので、後処理部７に
おいて、異常走行検知等のために求める道路幅方向への
車両の移動量を、画素数をカウントするだけで求めるこ
とができ、その処理が簡単になって高速化を図ることが
できる。また、例えば、各個別画像が図９に示すように
変形されたもの（厳密には、更にそれをＸ方向に１／２
に縮小したもの）となるように、読み出しアドレス記憶
部５の記憶内容を適宜定めておけば、合成画像におい
て、後処理部７において、車両の走行速度等の算出の基
礎となる車両の走行方向への移動量を、画素数をカウン
トするだけで求めることができ、その処理が簡単になっ
て高速化を図ることができる。
各個別画像は入力画像Ａ，ＢをそれぞれＸ方向にのみ１
／２に縮小されたものであったが、例えば、各個別画像
が図７、図８又は図９に示すように変形されたもの（厳
密には、更にそれをＸ方向に１／２に縮小したもの）と
なるように、読み出しアドレス記憶部５の記憶内容を適
宜定めておけば、合成画像において、Ｙ方向の位置にか
かわらずＸ方向の距離が一定となるので、後処理部７に
おいて、異常走行検知等のために求める道路幅方向への
車両の移動量を、画素数をカウントするだけで求めるこ
とができ、その処理が簡単になって高速化を図ることが
できる。また、例えば、各個別画像が図９に示すように
変形されたもの（厳密には、更にそれをＸ方向に１／２
に縮小したもの）となるように、読み出しアドレス記憶
部５の記憶内容を適宜定めておけば、合成画像におい
て、後処理部７において、車両の走行速度等の算出の基
礎となる車両の走行方向への移動量を、画素数をカウン
トするだけで求めることができ、その処理が簡単になっ
て高速化を図ることができる。
【０１２０】［第８の実施の形態］
【０１２１】図２３は、本発明の第８の実施の形態によ
る画像処理回路７１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図２３
において、図１８中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
る画像処理回路７１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図２３
において、図１８中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
【０１２２】この画像処理回路７１が図１８に示す画像
処理回路６１と異なる所は、画像処理回路６１では、画
像メモリ３Ａ，３Ｂに対して読み出しアドレス記憶部５
及びセレクタ６が共通して設けられているのに対し、画
像処理回路７１では、画像メモリ３Ａ，３Ｂに対して、
読み出しアドレス記憶部５に相当する読み出しアドレス
記憶部５Ａ，５Ｂ及びセレクタ６に相当するセレクタ６
Ａ，６Ｂがそれぞれ個別に設けられている点である。
処理回路６１と異なる所は、画像処理回路６１では、画
像メモリ３Ａ，３Ｂに対して読み出しアドレス記憶部５
及びセレクタ６が共通して設けられているのに対し、画
像処理回路７１では、画像メモリ３Ａ，３Ｂに対して、
読み出しアドレス記憶部５に相当する読み出しアドレス
記憶部５Ａ，５Ｂ及びセレクタ６に相当するセレクタ６
Ａ，６Ｂがそれぞれ個別に設けられている点である。
【０１２３】読み出しアドレス記憶部５Ａ，５Ｂは、ア
ドレス出力部４が出力するアドレスに対応して画像メモ
リ３Ａ，３Ｂの読み出しアドレスをそれぞれ個別に記憶
している。セレクタ６Ａは、画像メモリ３Ａ，３Ｂの書
き込み時には、アドレス出力部４が出力したアドレスを
画像メモリ３Ａの書き込みアドレスとして画像メモリ３
Ａのアドレス入力ポートＡに選択的に供給し、画像メモ
リ３Ａ，３Ｂの読み出し時には、読み出しアドレス記憶
部５Ａから出力された読み出しアドレスを画像メモリ３
Ａのアドレス入力ポートＡに選択的に供給する。セレク
タ６Ｂは、画像メモリ３Ａ，３Ｂの書き込み時には、ア
ドレス出力部４が出力したアドレスを画像メモリ３Ｂの
書き込みアドレスとして画像メモリ３Ｂのアドレス入力
ポートＡに選択的に供給し、画像メモリ３Ａ，３Ｂの読
み出し時には、読み出しアドレス記憶部５Ｂから出力さ
れた読み出しアドレスを画像メモリ３Ｂのアドレス入力
ポートＡに選択的に供給する。
ドレス出力部４が出力するアドレスに対応して画像メモ
リ３Ａ，３Ｂの読み出しアドレスをそれぞれ個別に記憶
している。セレクタ６Ａは、画像メモリ３Ａ，３Ｂの書
き込み時には、アドレス出力部４が出力したアドレスを
画像メモリ３Ａの書き込みアドレスとして画像メモリ３
Ａのアドレス入力ポートＡに選択的に供給し、画像メモ
リ３Ａ，３Ｂの読み出し時には、読み出しアドレス記憶
部５Ａから出力された読み出しアドレスを画像メモリ３
Ａのアドレス入力ポートＡに選択的に供給する。セレク
タ６Ｂは、画像メモリ３Ａ，３Ｂの書き込み時には、ア
ドレス出力部４が出力したアドレスを画像メモリ３Ｂの
書き込みアドレスとして画像メモリ３Ｂのアドレス入力
ポートＡに選択的に供給し、画像メモリ３Ａ，３Ｂの読
み出し時には、読み出しアドレス記憶部５Ｂから出力さ
れた読み出しアドレスを画像メモリ３Ｂのアドレス入力
ポートＡに選択的に供給する。
【０１２４】この画像処理回路７１によっても、図１８
に示す画像処理回路６１と同様の利点が得られる。ま
た、この画像処理回路７１によれば、画像メモリ３Ａの
読み出しアドレスと画像メモリ３Ｂの読み出しアドレス
とを、別々に独立して設定することができ、合成画像に
おける各入力画像に相当する部分の変形の設定の自由度
が増す。したがって、例えば、図２２に示すような例に
おいて、入力画像Ａが図７（ａ）のような直線状の道路
領域を含む画像であるとともに、入力画像Ｂが図８
（ａ）のような曲線状の道路領域を含む画像であって
も、それらの対応する合成画像における各個別画像をい
ずれも図８（ｂ）のような画像に変形させることができ
る。
に示す画像処理回路６１と同様の利点が得られる。ま
た、この画像処理回路７１によれば、画像メモリ３Ａの
読み出しアドレスと画像メモリ３Ｂの読み出しアドレス
とを、別々に独立して設定することができ、合成画像に
おける各入力画像に相当する部分の変形の設定の自由度
が増す。したがって、例えば、図２２に示すような例に
おいて、入力画像Ａが図７（ａ）のような直線状の道路
領域を含む画像であるとともに、入力画像Ｂが図８
（ａ）のような曲線状の道路領域を含む画像であって
も、それらの対応する合成画像における各個別画像をい
ずれも図８（ｂ）のような画像に変形させることができ
る。
【０１２５】なお、記憶部５Ａ，５Ｂ，６３は、別々の
メモリで構成してもよいが、単一のメモリで構成するこ
とが好ましい。単一のメモリで構成する場合の、当該メ
モリにおける各アドレス（Ｘ，Ｙ）の領域に記憶するデ
ータの構造の一例を、図２４に示す。
メモリで構成してもよいが、単一のメモリで構成するこ
とが好ましい。単一のメモリで構成する場合の、当該メ
モリにおける各アドレス（Ｘ，Ｙ）の領域に記憶するデ
ータの構造の一例を、図２４に示す。
【０１２６】［第９の実施の形態］
【０１２７】図２５は、本発明の第９の実施の形態によ
る画像処理回路８１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図２５
において、図１８中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
る画像処理回路８１を道路監視画像前処理回路として用
いた交通監視装置を示す概略ブロック図である。図２５
において、図１８中の要素と同一又は対応する要素には
同一符号を付し、その重複する説明は省略する。
【０１２８】この画像処理回路８１が図１８に示す画像
処理回路６１と異なる所は、読み出しアドレス記憶部５
に代えて、アドレス出力部４が出力するアドレスに対応
して画像メモリ３の書き込みアドレスを記憶した書き込
みアドレス記憶部１５が用いられている点と、セレクタ
６の動作である。書き込みアドレス記憶部１５は、アド
レス出力部４が出力するアドレスに応じた前記書き込み
アドレスを出力する。セレクタ６は、図示しない制御部
からの制御信号に従って、画像メモリ３の読み出し時に
は、アドレス出力部４が出力したアドレスを画像メモリ
３の読み出しアドレスとして画像メモリ３のアドレス入
力ポートＡに選択的に供給し、画像メモリ３の書き込み
時には、書き込みアドレス記憶部１５から出力された書
き込みアドレスをアドレス入力ポートＡに選択的に供給
する。
処理回路６１と異なる所は、読み出しアドレス記憶部５
に代えて、アドレス出力部４が出力するアドレスに対応
して画像メモリ３の書き込みアドレスを記憶した書き込
みアドレス記憶部１５が用いられている点と、セレクタ
６の動作である。書き込みアドレス記憶部１５は、アド
レス出力部４が出力するアドレスに応じた前記書き込み
アドレスを出力する。セレクタ６は、図示しない制御部
からの制御信号に従って、画像メモリ３の読み出し時に
は、アドレス出力部４が出力したアドレスを画像メモリ
３の読み出しアドレスとして画像メモリ３のアドレス入
力ポートＡに選択的に供給し、画像メモリ３の書き込み
時には、書き込みアドレス記憶部１５から出力された書
き込みアドレスをアドレス入力ポートＡに選択的に供給
する。
【０１２９】したがって、この画像処理回路８１では、
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１８に示す画像処理回路１に比べ
れば若干制約はあるものの、画像処理回路６１と同様の
利点が得られる。
画像メモリ３から読み出される２つ以上の画素データが
入力画像データの１つの画素データと同一となり得ない
という制約があり、図１８に示す画像処理回路１に比べ
れば若干制約はあるものの、画像処理回路６１と同様の
利点が得られる。
【０１３０】なお、図１８に示す画像処理回路６１を変
形して図２３に示す画像処理回路７１を得たのと同様
に、この画像処理回路８１を変形してもよい。
形して図２３に示す画像処理回路７１を得たのと同様
に、この画像処理回路８１を変形してもよい。
【０１３１】［第１０の実施の形態］
【０１３２】図２６は、本発明の第１０の実施の形態に
よる画像処理回路９１を道路監視画像前処理回路として
用いた交通監視装置を示す概略ブロック図である。図２
６において、図１８及び図１１中の要素と同一又は対応
する要素には同一符号を付し、その重複する説明は省略
する。
よる画像処理回路９１を道路監視画像前処理回路として
用いた交通監視装置を示す概略ブロック図である。図２
６において、図１８及び図１１中の要素と同一又は対応
する要素には同一符号を付し、その重複する説明は省略
する。
【０１３３】この画像処理回路９１が図１８に示す画像
処理回路６１と異なる所は、図１１中の０値出力部２
２、０値識別記憶部２３及びセレクタ２４にそれぞれ相
当する０値出力部２２、０値識別記憶部２３及びセレク
タ２４Ａ，２４Ｂが追加されている点である。
処理回路６１と異なる所は、図１１中の０値出力部２
２、０値識別記憶部２３及びセレクタ２４にそれぞれ相
当する０値出力部２２、０値識別記憶部２３及びセレク
タ２４Ａ，２４Ｂが追加されている点である。
【０１３４】セレクタ２４Ａは、０値識別記憶部２３か
ら出力された０値識別データに従って、０値出力部２２
から出力された０値又は画像メモリ３Ａから読み出され
た画素データを選択的に出力させる。セレクタ２４Ｂ
は、０値識別記憶部２３から出力された０値識別データ
に従って、０値出力部２２から出力された０値又は画像
メモリ３Ｂから読み出された画素データを選択的に出力
させる。セレクタ６３は、カメラ識別記憶部６２から出
力されたカメラ識別データに従って、当該カメラ識別デ
ータが示す入力画像データに対応する画像メモリ３Ａ又
は３Ｂに対応して設けられたセレクタ２４Ａ又は２４Ｂ
から出力された画素データを、合成画像データの画素デ
ータとして選択的に出力させる。本実施の形態では、セ
レクタ２４Ａ，２４Ｂ及びセレクタ６３は、記憶部２
３，６２からそれぞれ出力された０値識別データ及びカ
メラ識別データに従って、０値出力部２２から出力され
た０値、又は、カメラ識別データが示す入力画像データ
Ａ又はＢに対応する画像メモリ３Ａ又は３Ｂから読み出
された画素データを選択的に出力させる画素データ選択
部を構成している。
ら出力された０値識別データに従って、０値出力部２２
から出力された０値又は画像メモリ３Ａから読み出され
た画素データを選択的に出力させる。セレクタ２４Ｂ
は、０値識別記憶部２３から出力された０値識別データ
に従って、０値出力部２２から出力された０値又は画像
メモリ３Ｂから読み出された画素データを選択的に出力
させる。セレクタ６３は、カメラ識別記憶部６２から出
力されたカメラ識別データに従って、当該カメラ識別デ
ータが示す入力画像データに対応する画像メモリ３Ａ又
は３Ｂに対応して設けられたセレクタ２４Ａ又は２４Ｂ
から出力された画素データを、合成画像データの画素デ
ータとして選択的に出力させる。本実施の形態では、セ
レクタ２４Ａ，２４Ｂ及びセレクタ６３は、記憶部２
３，６２からそれぞれ出力された０値識別データ及びカ
メラ識別データに従って、０値出力部２２から出力され
た０値、又は、カメラ識別データが示す入力画像データ
Ａ又はＢに対応する画像メモリ３Ａ又は３Ｂから読み出
された画素データを選択的に出力させる画素データ選択
部を構成している。
【０１３５】なお、記憶部５，２３，６２は、別々のメ
モリで構成してもよいが、単一のメモリで構成すること
が好ましい。単一のメモリで構成する場合の、当該メモ
リにおける各アドレス（Ｘ，Ｙ）の領域に記憶するデー
タの構造の一例を、図２７に示す。
モリで構成してもよいが、単一のメモリで構成すること
が好ましい。単一のメモリで構成する場合の、当該メモ
リにおける各アドレス（Ｘ，Ｙ）の領域に記憶するデー
タの構造の一例を、図２７に示す。
【０１３６】この画像処理回路９１によれば、図１８に
示す画像処理回路６１と同様の利点が得られる上に、図
１１に示す画像処理回路２１と同様の利点が得られる。
なお、図１８に示す画像処理回路６１を変形して図２３
に示す画像処理回路７１を得たのと同様に、この画像処
理回路９１を変形してもよい。
示す画像処理回路６１と同様の利点が得られる上に、図
１１に示す画像処理回路２１と同様の利点が得られる。
なお、図１８に示す画像処理回路６１を変形して図２３
に示す画像処理回路７１を得たのと同様に、この画像処
理回路９１を変形してもよい。
【０１３７】［第１１の実施の形態］
【０１３８】図２８は、本発明の第１１の実施の形態に
よる画像処理回路１０１を道路監視画像前処理回路とし
て用いた交通監視装置を示す概略ブロック図である。図
２８において、図２６中の要素と同一又は対応する要素
には同一符号を付し、その重複する説明は省略する。
よる画像処理回路１０１を道路監視画像前処理回路とし
て用いた交通監視装置を示す概略ブロック図である。図
２８において、図２６中の要素と同一又は対応する要素
には同一符号を付し、その重複する説明は省略する。
【０１３９】この画像処理回路１０１が図２６に示す画
像処理回路９１と異なる所は、読み出しアドレス記憶部
５に代えて、アドレス出力部４が出力するアドレスに対
応して画像メモリ３Ａ，３Ｂの書き込みアドレスを画像
メモリ３Ａ，３Ｂに対して共通して記憶した書き込みア
ドレス記憶部１５が用いられている点と、セレクタ６の
動作である。書き込みアドレス記憶部１５は、アドレス
出力部４が出力するアドレスに応じた前記書き込みアド
レスを出力する。セレクタ６は、図示しない制御部から
の制御信号に従って、画像メモリ３Ａ，３Ｂの読み出し
時には、アドレス出力部４が出力したアドレスを画像メ
モリ３Ａ，３Ｂの読み出しアドレスとして画像メモリ３
Ａ，３Ｂのアドレス入力ポートＡに選択的に供給し、画
像メモリ３Ａ，３Ｂの書き込み時には、書き込みアドレ
ス記憶部１５から出力された書き込みアドレスを画像メ
モリ３Ａ，３Ｂのアドレス入力ポートＡに選択的に供給
する。
像処理回路９１と異なる所は、読み出しアドレス記憶部
５に代えて、アドレス出力部４が出力するアドレスに対
応して画像メモリ３Ａ，３Ｂの書き込みアドレスを画像
メモリ３Ａ，３Ｂに対して共通して記憶した書き込みア
ドレス記憶部１５が用いられている点と、セレクタ６の
動作である。書き込みアドレス記憶部１５は、アドレス
出力部４が出力するアドレスに応じた前記書き込みアド
レスを出力する。セレクタ６は、図示しない制御部から
の制御信号に従って、画像メモリ３Ａ，３Ｂの読み出し
時には、アドレス出力部４が出力したアドレスを画像メ
モリ３Ａ，３Ｂの読み出しアドレスとして画像メモリ３
Ａ，３Ｂのアドレス入力ポートＡに選択的に供給し、画
像メモリ３Ａ，３Ｂの書き込み時には、書き込みアドレ
ス記憶部１５から出力された書き込みアドレスを画像メ
モリ３Ａ，３Ｂのアドレス入力ポートＡに選択的に供給
する。
【０１４０】したがって、この画像処理回路１０１で
は、各画像メモリ３Ａ，３Ｂから読み出される２つ以上
の画素データが入力画像データＡ又はＢの１つの画素デ
ータと同一となり得ないという制約があり、図２６に示
す画像処理回路９１に比べれば若干制約はあるものの、
画像処理回路９１と同様の利点が得られる。なお、図１
８に示す画像処理回路６１を変形して図２３に示す画像
処理回路７１を得たのと同様に、この画像処理回路１０
１を変形してもよい。
は、各画像メモリ３Ａ，３Ｂから読み出される２つ以上
の画素データが入力画像データＡ又はＢの１つの画素デ
ータと同一となり得ないという制約があり、図２６に示
す画像処理回路９１に比べれば若干制約はあるものの、
画像処理回路９１と同様の利点が得られる。なお、図１
８に示す画像処理回路６１を変形して図２３に示す画像
処理回路７１を得たのと同様に、この画像処理回路１０
１を変形してもよい。
【０１４１】［第１２の実施の形態］
【０１４２】図２９は、本発明の第１２の実施の形態に
よる画像処理回路１１１を道路監視画像前処理回路とし
て用いた交通監視装置を示す概略ブロック図である。図
２９において、図１８及び図１６中の要素と同一又は対
応する要素には同一符号を付し、その重複する説明は省
略する。
よる画像処理回路１１１を道路監視画像前処理回路とし
て用いた交通監視装置を示す概略ブロック図である。図
２９において、図１８及び図１６中の要素と同一又は対
応する要素には同一符号を付し、その重複する説明は省
略する。
【０１４３】この画像処理回路１１１が図１８に示す画
像処理回路６１と異なる所は、図１６中の０値出力部２
２、０値識別記憶部２３及びセレクタ４４にそれぞれ相
当する０値出力部２２、０値識別記憶部２３及びセレク
タ４４Ａ，４４Ｂが追加されている点である。
像処理回路６１と異なる所は、図１６中の０値出力部２
２、０値識別記憶部２３及びセレクタ４４にそれぞれ相
当する０値出力部２２、０値識別記憶部２３及びセレク
タ４４Ａ，４４Ｂが追加されている点である。
【０１４４】セレクタ４４Ａは、０値識別記憶部２３か
ら出力された０値識別データに従って、０値出力部２２
から出力された０値又は入力画像データＡの画素データ
を、画像メモリ３Ａの書き込みデータとして、画像メモ
リ３Ａのデータ入力ポートＤｉに選択的に供給する。セ
レクタ４４Ｂは、０値識別記憶部２３から出力された０
値識別データに従って、０値出力部２２から出力された
０値又は入力画像データＢの画素データを、画像メモリ
３Ｂの書き込みデータとして、画像メモリ３Ｂのデータ
入力ポートＤｉに選択的に供給する。
ら出力された０値識別データに従って、０値出力部２２
から出力された０値又は入力画像データＡの画素データ
を、画像メモリ３Ａの書き込みデータとして、画像メモ
リ３Ａのデータ入力ポートＤｉに選択的に供給する。セ
レクタ４４Ｂは、０値識別記憶部２３から出力された０
値識別データに従って、０値出力部２２から出力された
０値又は入力画像データＢの画素データを、画像メモリ
３Ｂの書き込みデータとして、画像メモリ３Ｂのデータ
入力ポートＤｉに選択的に供給する。
【０１４５】この画像処理回路１１１によれば、図１８
に示す画像処理回路６１と同様の利点が得られる上に、
図１６に示す画像処理回路２１と同様の利点が得られ
る。なお、図１８に示す画像処理回路６１を変形して図
２３に示す画像処理回路７１を得たのと同様に、この画
像処理回路１１１を変形してもよい。
に示す画像処理回路６１と同様の利点が得られる上に、
図１６に示す画像処理回路２１と同様の利点が得られ
る。なお、図１８に示す画像処理回路６１を変形して図
２３に示す画像処理回路７１を得たのと同様に、この画
像処理回路１１１を変形してもよい。
【０１４６】［第１３の実施の形態］
【０１４７】図３０は、本発明の第１３の実施の形態に
よる画像処理回路１２１を道路監視画像前処理回路とし
て用いた交通監視装置を示す概略ブロック図である。図
３０において、図２９中の要素と同一又は対応する要素
には同一符号を付し、その重複する説明は省略する。
よる画像処理回路１２１を道路監視画像前処理回路とし
て用いた交通監視装置を示す概略ブロック図である。図
３０において、図２９中の要素と同一又は対応する要素
には同一符号を付し、その重複する説明は省略する。
【０１４８】この画像処理回路１２１が図２９に示す画
像処理回路１１１と異なる所は、読み出しアドレス記憶
部５に代えて、アドレス出力部４が出力するアドレスに
対応して画像メモリ３Ａ，３Ｂの書き込みアドレスを画
像メモリ３Ａ，３Ｂに対して共通して記憶した書き込み
アドレス記憶部１５が用いられている点と、セレクタ６
の動作である。書き込みアドレス記憶部１５は、アドレ
ス出力部４が出力するアドレスに応じた前記書き込みア
ドレスを出力する。セレクタ６は、図示しない制御部か
らの制御信号に従って、画像メモリ３Ａ，３Ｂの読み出
し時には、アドレス出力部４が出力したアドレスを画像
メモリ３Ａ，３Ｂの読み出しアドレスとして画像メモリ
３Ａ，３Ｂのアドレス入力ポートＡに選択的に供給し、
画像メモリ３Ａ，３Ｂの書き込み時には、書き込みアド
レス記憶部１５から出力された書き込みアドレスを画像
メモリ３Ａ，３Ｂのアドレス入力ポートＡに選択的に供
給する。
像処理回路１１１と異なる所は、読み出しアドレス記憶
部５に代えて、アドレス出力部４が出力するアドレスに
対応して画像メモリ３Ａ，３Ｂの書き込みアドレスを画
像メモリ３Ａ，３Ｂに対して共通して記憶した書き込み
アドレス記憶部１５が用いられている点と、セレクタ６
の動作である。書き込みアドレス記憶部１５は、アドレ
ス出力部４が出力するアドレスに応じた前記書き込みア
ドレスを出力する。セレクタ６は、図示しない制御部か
らの制御信号に従って、画像メモリ３Ａ，３Ｂの読み出
し時には、アドレス出力部４が出力したアドレスを画像
メモリ３Ａ，３Ｂの読み出しアドレスとして画像メモリ
３Ａ，３Ｂのアドレス入力ポートＡに選択的に供給し、
画像メモリ３Ａ，３Ｂの書き込み時には、書き込みアド
レス記憶部１５から出力された書き込みアドレスを画像
メモリ３Ａ，３Ｂのアドレス入力ポートＡに選択的に供
給する。
【０１４９】したがって、この画像処理回路１２１で
は、各画像メモリ３Ａ，３Ｂから読み出される２つ以上
の画素データが入力画像データＡ又はＢの１つの画素デ
ータと同一となり得ないという制約があり、図２９に示
す画像処理回路９１に比べれば若干制約はあるものの、
画像処理回路１１１と同様の利点が得られる。なお、図
１８に示す画像処理回路６１を変形して図２３に示す画
像処理回路７１を得たのと同様に、この画像処理回路１
２１を変形してもよい。
は、各画像メモリ３Ａ，３Ｂから読み出される２つ以上
の画素データが入力画像データＡ又はＢの１つの画素デ
ータと同一となり得ないという制約があり、図２９に示
す画像処理回路９１に比べれば若干制約はあるものの、
画像処理回路１１１と同様の利点が得られる。なお、図
１８に示す画像処理回路６１を変形して図２３に示す画
像処理回路７１を得たのと同様に、この画像処理回路１
２１を変形してもよい。
【０１５０】以上、本発明の各実施の形態について説明
したが、本発明はこれらの実施の形態に限定されるもの
ではない。
したが、本発明はこれらの実施の形態に限定されるもの
ではない。
【０１５１】前述した各実施の形態では、本発明の画像
処理回路の入力画像データを道路監視カメラから得られ
る画像データとする例であったが、入力画像データはこ
のような道路監視カメラやその他の監視カメラからの画
像データに限定されるものではなく、種々の画像データ
を入力画像データとしてもよい。
処理回路の入力画像データを道路監視カメラから得られ
る画像データとする例であったが、入力画像データはこ
のような道路監視カメラやその他の監視カメラからの画
像データに限定されるものではなく、種々の画像データ
を入力画像データとしてもよい。
【０１５２】また、前述した第７乃至第１３の実施の形
態は２つの入力画像データを合成する例であったが、本
発明では、３つ以上の入力画像データを合成するように
構成してもよいことは言うまでもない。
態は２つの入力画像データを合成する例であったが、本
発明では、３つ以上の入力画像データを合成するように
構成してもよいことは言うまでもない。
【０１５３】なお、前記各実施の形態において述べた各
記憶部としては、書き換え可能なＲＯＭ等を用いること
が好ましい。
記憶部としては、書き換え可能なＲＯＭ等を用いること
が好ましい。
【０１５４】
【発明の効果】以上説明したように、本発明によれば、
画像の変形又は合成を高速に行うことができるととも
に、その変形等の種類の設定の自由度が高い画像処理回
路を提供することができる。
画像の変形又は合成を高速に行うことができるととも
に、その変形等の種類の設定の自由度が高い画像処理回
路を提供することができる。
【０１５５】また、本発明によれば、画像の変形又は合
成を高速に行うことができるとともに、その変形等の種
類の設定の自由度が高く、しかも、マスク画像を特別に
記憶させることなくマスク処理を行うことができる画像
処理回路を提供することができる。
成を高速に行うことができるとともに、その変形等の種
類の設定の自由度が高く、しかも、マスク画像を特別に
記憶させることなくマスク処理を行うことができる画像
処理回路を提供することができる。
【０１５６】さらに、本発明によれば、道路監視カメラ
から得られる画像を前処理して、その後に行われる車両
の移動距離等の情報を得る処理を高速化させたり、当該
カメラの設置場所ごとに前記情報を得る処理のパラメー
タ等を変更する必要をなくしたりすることができる、道
路監視画像前処理回路を提供することができる。
から得られる画像を前処理して、その後に行われる車両
の移動距離等の情報を得る処理を高速化させたり、当該
カメラの設置場所ごとに前記情報を得る処理のパラメー
タ等を変更する必要をなくしたりすることができる、道
路監視画像前処理回路を提供することができる。
【０１５７】さらにまた、本発明によれば、複数の道路
監視カメラからそれぞれ得られる複数の画像を１つの画
像処理装置を用いて高速に処理することを可能にして、
木目の細かい監視を可能にする、道路監視画像前処理回
路を提供することができる。
監視カメラからそれぞれ得られる複数の画像を１つの画
像処理装置を用いて高速に処理することを可能にして、
木目の細かい監視を可能にする、道路監視画像前処理回
路を提供することができる。
【図１】本発明の第１の実施の形態による画像処理回路
を用いた交通監視装置を示す概略ブロック図である。
を用いた交通監視装置を示す概略ブロック図である。
【図２】入力画像データの一例を模式的に示す図であ
る。
る。
【図３】変形画像データ及び合成画像データの一例を模
式的に示す図である。
式的に示す図である。
【図４】読み出しアドレス記憶部の記憶内容の一例を示
す図である。
す図である。
【図５】読み出しアドレスのデータ構造の一例を示す図
である。
である。
【図６】実際の一変形例を模式的に示す図である。
【図７】実際の他の変形例を模式的に示す図である。
【図８】実際の更に他の変形例を模式的に示す図であ
る。
る。
【図９】実際の更に他の変形例を模式的に示す図であ
る。
る。
【図１０】本発明の第２の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図１１】本発明の第３の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図１２】０値識別記憶部に記憶される０値識別データ
の一例を示す図である。
の一例を示す図である。
【図１３】記憶部に記憶されるデータの構造の一例を示
す図である。
す図である。
【図１４】実際の更に他の変形例を模式的に示す図であ
る。
る。
【図１５】本発明の第４の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図１６】本発明の第５の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図１７】本発明の第６の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図１８】本発明の第７の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図１９】読み出しアドレス記憶部の記憶内容の他の例
を示す図である。
を示す図である。
【図２０】カメラ識別記憶部の記憶内容の一例を示す図
である。
である。
【図２１】記憶部に記憶されるデータの構造の他の例を
示す図である。
示す図である。
【図２２】実際の一合成例を模式的に示す図である。
【図２３】本発明の第８の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図２４】記憶部に記憶されるデータの構造の更に他の
例を示す図である。
例を示す図である。
【図２５】本発明の第９の実施の形態による画像処理回
路を用いた交通監視装置を示す概略ブロック図である。
路を用いた交通監視装置を示す概略ブロック図である。
【図２６】本発明の第１０の実施の形態による画像処理
回路を用いた交通監視装置を示す概略ブロック図であ
る。
回路を用いた交通監視装置を示す概略ブロック図であ
る。
【図２７】記憶部に記憶されるデータの構造の更に他の
例を示す図である。
例を示す図である。
【図２８】本発明の第１１の実施の形態による画像処理
回路を用いた交通監視装置を示す概略ブロック図であ
る。
回路を用いた交通監視装置を示す概略ブロック図であ
る。
【図２９】本発明の第１２の実施の形態による画像処理
回路を用いた交通監視装置を示す概略ブロック図であ
る。
回路を用いた交通監視装置を示す概略ブロック図であ
る。
【図３０】本発明の第１３の実施の形態による画像処理
回路を用いた交通監視装置を示す概略ブロック図であ
る。
回路を用いた交通監視装置を示す概略ブロック図であ
る。
１，２１，３１，４１，５１，６１ 画像処理回路 ２，２Ａ，２Ｂ 道路監視カメラ ３，３Ａ，３Ｂ 画像メモリ ４ アドレス出力部 ５，５Ａ，５Ｂ 読み出しアドレス記憶部 ６，６Ａ，６Ｂ，２４，４４，６３ セレクタ ７ 後処理部 １５ 書き込みアドレス記憶部 ２２ ０値出力部 ２３ ０値識別記憶部 ６２ カメラ識別記憶部 ７１，８１，９１，１０１，１１１，１２１ 画像処理
回路
回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/265 Ｈ０４Ｎ 5/265 (72)発明者 石井 均 神奈川県横浜市都筑区中川中央１丁目22番 地17号 株式会社ケーアイテクノロジー内 Ｆターム(参考） 5C023 AA02 AA06 AA11 AA14 BA11 DA04 DA08 5C054 AA01 AA05 CA04 CC02 CE12 CH08 EA05 FC12 FE11 FF03 GA04 GB02 HA26 5H180 AA01 CC04
Claims (20)
- 【請求項１】 入力画像データが示す入力画像を変形し
た変形画像を示す変形画像データであって、当該変形画
像データの各画素データが前記入力画像データのいずれ
かの画素データと同一である変形画像データを、出力す
る画像処理回路であって、 画像メモリと、 前記入力画像データの画素データを前記画像メモリに書
き込むとともに前記画像メモリに書き込まれた画素デー
タを前記画像メモリから読み出すように、前記画像メモ
リのアドレスを制御するアドレス制御回路とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記画像メモリの読み出しアドレスを記憶し、
前記アドレス出力部が出力するアドレスに応じた前記読
み出しアドレスを出力するアドレス記憶部と、前記画像
メモリの書き込み時に前記アドレス出力部が出力したア
ドレスを書き込みアドレスとして前記画像メモリに選択
的に供給するとともに、前記画像メモリの読み出し時に
前記アドレス記憶部から出力された前記読み出しアドレ
スを前記画像メモリに選択的に供給するアドレス選択部
とを有することを特徴とする画像処理回路。 - 【請求項２】 入力画像データが示す入力画像を変形し
た変形画像を示す変形画像データであって、当該変形画
像データの各画素データが前記入力画像データのいずれ
かの画素データと同一である変形画像データを、出力す
る画像処理回路であって、 画像メモリと、 前記入力画像データの画素データを前記画像メモリに書
き込むとともに前記画像メモリに書き込まれた画素デー
タを前記画像メモリから読み出すように、前記画像メモ
リのアドレスを制御するアドレス制御回路とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記画像メモリの書き込みアドレスを記憶し、
前記アドレス出力部が出力するアドレスに応じた前記書
き込みアドレスを出力するアドレス記憶部と、前記画像
メモリの読み出し時に前記アドレス出力部が出力したア
ドレスを読み出しアドレスとして前記画像メモリに選択
的に供給するとともに、前記画像メモリの書き込み時に
前記アドレス記憶部から出力された前記書き込みアドレ
スを前記画像メモリに選択的に供給するアドレス選択部
とを有することを特徴とする画像処理回路。 - 【請求項３】 入力画像データが示す入力画像を変形し
た変形画像を示す変形画像データであって、当該変形画
像データの各画素データが所定の画素データ又は前記入
力画像データのいずれかの画素データと同一である変形
画像データを、出力する画像処理回路であって、 画像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記入力画像データの画素データを前記画像メモリに書
き込むとともに前記画像メモリに書き込まれた画素デー
タを前記画像メモリから読み出すように、前記画像メモ
リのアドレスを制御するアドレス制御回路と、 識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記画像メモリの読み出しアドレスを記憶し、
前記アドレス出力部が出力するアドレスに応じた前記読
み出しアドレスを出力するアドレス記憶部と、前記画像
メモリの書き込み時に前記アドレス出力部が出力したア
ドレスを書き込みアドレスとして前記画像メモリに選択
的に供給するとともに、前記画像メモリの読み出し時に
前記アドレス記憶部から出力された前記読み出しアドレ
スを前記画像メモリに選択的に供給するアドレス選択部
とを有し、 前記識別データ記憶部は、前記アドレス出力部が出力す
るアドレスに対応して、当該アドレスに対応する前記変
形画像データの画素データが前記所定の画素データと同
一となるべきかそれとも前記入力画像データのいずれか
の画素データと同一となるべきかを識別する識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた識別データを出力し、 前記画素データ選択部は、前記識別データ記憶部から出
力された識別データに従って、前記所定画素データ出力
部から出力された所定の画素データ又は前記画像メモリ
から読み出された画素データを選択的に出力させること
を特徴とする画像処理回路。 - 【請求項４】 入力画像データが示す入力画像を変形し
た変形画像を示す変形画像データであって、当該変形画
像データの各画素データが所定の画素データ又は前記入
力画像データのいずれかの画素データと同一である変形
画像データを、出力する画像処理回路であって、 画像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記入力画像データの画素データを前記画像メモリに書
き込むとともに前記画像メモリに書き込まれた画素デー
タを前記画像メモリから読み出すように、前記画像メモ
リのアドレスを制御するアドレス制御回路と、 識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記画像メモリの書き込みアドレスを記憶し、
前記アドレス出力部が出力するアドレスに応じた前記書
き込みアドレスを出力するアドレス記憶部と、前記画像
メモリの読み出し時に前記アドレス出力部が出力したア
ドレスを読み出しアドレスとして前記画像メモリに選択
的に供給するとともに、前記画像メモリの書き込み時に
前記アドレス記憶部から出力された前記書き込みアドレ
スを前記画像メモリに選択的に供給するアドレス選択部
とを有し、 前記識別データ記憶部は、前記アドレス出力部が出力す
るアドレスに対応して、当該アドレスに対応する前記変
形画像データの画素データが前記所定の画素データと同
一となるべきかそれとも前記入力画像データのいずれか
の画素データと同一となるべきかを識別する識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた識別データを出力し、 前記画素データ選択部は、前記識別データ記憶部から出
力された識別データに従って、前記所定画素データ出力
部から出力された所定の画素データ又は前記画像メモリ
から読み出された画素データを選択的に出力させること
を特徴とする画像処理回路。 - 【請求項５】 入力画像データが示す入力画像を変形し
た変形画像を示す変形画像データであって、当該変形画
像データの各画素データが所定の画素データ又は前記入
力画像データのいずれかの画素データと同一である変形
画像データを、出力する画像処理回路であって、 画像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記所定画素データから出力された所定の画素データ又
は前記入力画像データの画素データを前記画像メモリに
書き込むとともに前記画像メモリに書き込まれた画素デ
ータを前記画像メモリから読み出すように、前記画像メ
モリのアドレスを制御するアドレス制御回路と、 識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記画像メモリの読み出しアドレスを記憶し、
前記アドレス出力部が出力するアドレスに応じた前記読
み出しアドレスを出力するアドレス記憶部と、前記画像
メモリの書き込み時に前記アドレス出力部が出力したア
ドレスを書き込みアドレスとして前記画像メモリに選択
的に供給するとともに、前記画像メモリの読み出し時に
前記アドレス記憶部から出力された前記読み出しアドレ
スを前記画像メモリに選択的に供給するアドレス選択部
とを有し、 前記識別データ記憶部は、前記アドレス出力部が出力す
るアドレスに対応して、当該アドレスに対応する前記変
形画像データの画素データが前記所定の画素データと同
一となるべきかそれとも前記入力画像データのいずれか
の画素データと同一となるべきかを識別する識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた識別データを出力し、 前記画素データ選択部は、前記識別データ記憶部から出
力された識別データに従って、前記所定画素データ出力
部から出力された所定の画素データ又は前記入力画像デ
ータの画素データを、前記画像メモリの書き込みデータ
として、前記画像メモリに選択的に供給することを特徴
とする画像処理回路。 - 【請求項６】 入力画像データが示す入力画像を変形し
た変形画像を示す変形画像データであって、当該変形画
像データの各画素データが所定の画素データ又は前記入
力画像データのいずれかの画素データと同一である変形
画像データを、出力する画像処理回路であって、 画像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記所定画素データから出力された所定の画素データ又
は前記入力画像データの画素データを前記画像メモリに
書き込むとともに前記画像メモリに書き込まれた画素デ
ータを前記画像メモリから読み出すように、前記画像メ
モリのアドレスを制御するアドレス制御回路と、 識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記画像メモリの書き込みアドレスを記憶し、
前記アドレス出力部が出力するアドレスに応じた前記書
き込みアドレスを出力するアドレス記憶部と、前記画像
メモリの読み出し時に前記アドレス出力部が出力したア
ドレスを読み出しアドレスとして前記画像メモリに選択
的に供給するとともに、前記画像メモリの書き込み時に
前記アドレス記憶部から出力された前記書き込みアドレ
スを前記画像メモリに選択的に供給するアドレス選択部
とを有し、 前記識別データ記憶部は、前記アドレス出力部が出力す
るアドレスに対応して、当該アドレスに対応する前記変
形画像データの画素データが前記所定の画素データと同
一となるべきかそれとも前記入力画像データのいずれか
の画素データと同一となるべきかを識別する識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた識別データを出力し、 前記画素データ選択部は、前記識別データ記憶部から出
力された識別データに従って、前記所定画素データ出力
部から出力された所定の画素データ又は前記入力画像デ
ータの画素データを、前記画像メモリの書き込みデータ
として、前記画像メモリに選択的に供給することを特徴
とする画像処理回路。 - 【請求項７】 並列的に入力される複数の入力画像デー
タがそれぞれ示す複数の入力画像を合成した合成画像を
示す合成画像データであって、当該合成画像データの各
画素データがいずれかの入力画像データのいずれかの画
素データと同一である合成画像データを、出力する画像
処理回路であって、 前記複数の入力画像データにそれぞれ対応した複数の画
像メモリと、 前記各入力画像データの画素データを対応する前記複数
の画像メモリにそれぞれ書き込むとともに前記複数の画
像メモリにそれぞれ書き込まれた画素データを前記複数
の画像メモリからそれぞれ読み出すように、前記複数の
画像メモリのアドレスを制御するアドレス制御回路と、 識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記複数の画像メモリの読み出しアドレスを前
記複数の画像メモリに対して共通して又は個別に記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記読み出しアドレスを出力するアドレス記憶部と、前記
複数の画像メモリの書き込み時に前記アドレス出力部が
出力したアドレスを書き込みアドレスとして前記複数の
画像メモリに選択的に供給するとともに、前記複数の画
像メモリの読み出し時に前記アドレス記憶部から出力さ
れた前記読み出しアドレスを前記複数の画像メモリに選
択的に供給するアドレス選択部とを有し、 前記識別データ記憶部は、前記アドレス出力部が出力す
るアドレスに対応して、当該アドレスに対応する前記合
成画像データの画素データが前記複数の入力画像データ
のうちのいずれの入力画像データのものと同一となるべ
きかを識別する識別データを記憶し、前記アドレス出力
部が出力するアドレスに応じた識別データを出力し、 前記画素データ選択部は、前記識別データ記憶部から出
力された識別データに従って、当該識別データが示す入
力画像データに対応する画像メモリから読み出された画
素データを選択的に出力させることを特徴とする画像処
理回路。 - 【請求項８】 並列的に入力される複数の入力画像デー
タがそれぞれ示す複数の入力画像を合成した合成画像を
示す合成画像データであって、当該合成画像データの各
画素データがいずれかの入力画像データのいずれかの画
素データと同一である合成画像データを、出力する画像
処理回路であって、 前記複数の入力画像データにそれぞれ対応した複数の画
像メモリと、 前記各入力画像データの画素データを対応する前記複数
の画像メモリにそれぞれ書き込むとともに前記複数の画
像メモリにそれぞれ書き込まれた画素データを前記複数
の画像メモリからそれぞれ読み出すように、前記複数の
画像メモリのアドレスを制御するアドレス制御回路と、 識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記複数の画像メモリの書き込みアドレスを前
記複数の画像メモリに対して共通して又は個別に記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記書き込みアドレスを出力するアドレス記憶部と、前記
複数の画像メモリの読み出し時に前記アドレス出力部が
出力したアドレスを読み出しアドレスとして前記複数の
画像メモリに選択的に供給するとともに、前記複数の画
像メモリの書き込み時に前記アドレス記憶部から出力さ
れた前記書き込みアドレスを前記複数の画像メモリに選
択的に供給するアドレス選択部とを有し、 前記識別データ記憶部は、前記アドレス出力部が出力す
るアドレスに対応して、当該アドレスに対応する前記合
成画像データの画素データが前記複数の入力画像データ
のうちのいずれの入力画像データのものと同一となるべ
きかを識別する識別データを記憶し、前記アドレス出力
部が出力するアドレスに応じた識別データを出力し、 前記画素データ選択部は、前記識別データ記憶部から出
力された識別データに従って、当該識別データが示す入
力画像データに対応する画像メモリから読み出された画
素データを選択的に出力させることを特徴とする画像処
理回路。 - 【請求項９】 並列的に入力される複数の入力画像デー
タがそれぞれ示す複数の入力画像を合成した合成画像を
示す合成画像データであって、当該合成画像データの各
画素データが所定の画素データ又はいずれかの入力画像
データのいずれかの画素データと同一である合成画像デ
ータを、出力する画像処理回路であって、 前記複数の入力画像データにそれぞれ対応した複数の画
像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記各入力画像データの画素データを対応する前記複数
の画像メモリにそれぞれ書き込むとともに前記複数の画
像メモリにそれぞれ書き込まれた画素データを前記複数
の画像メモリからそれぞれ読み出すように、前記複数の
画像メモリのアドレスを制御するアドレス制御回路と、 第１及び第２の識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記複数の画像メモリの読み出しアドレスを前
記複数の画像メモリに対して共通して又は個別に記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記読み出しアドレスを出力するアドレス記憶部と、前記
複数の画像メモリの書き込み時に前記アドレス出力部が
出力したアドレスを書き込みアドレスとして前記複数の
画像メモリに選択的に供給するとともに、前記複数の画
像メモリの読み出し時に前記アドレス記憶部から出力さ
れた前記読み出しアドレスを前記複数の画像メモリに選
択的に供給するアドレス選択部とを有し、 前記第１の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記所定の画素デー
タと同一となるべきかそれとも前記複数の入力画像デー
タのうちのいずれかの入力画像データのいずれかの画素
データと同一となるべきかを識別する第１の識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた第１の識別データを出力し、 前記第２の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記複数の入力画像
データのうちのいずれの入力画像データのものと同一と
なるべきかを識別する第２の識別データを記憶し、前記
アドレス出力部が出力するアドレスに応じた第２の識別
データを出力し、 前記画素データ選択部は、前記第１及び第２の識別デー
タ記憶部からそれぞれ出力された第１及び第２の識別デ
ータに従って、前記所定画素データ出力部から出力され
た所定画素データ、又は、前記第２の識別データが示す
入力画像データに対応する画像メモリから読み出された
画素データを選択的に出力させることを特徴とする画像
処理回路。 - 【請求項１０】 並列的に入力される複数の入力画像デ
ータがそれぞれ示す複数の入力画像を合成した合成画像
を示す合成画像データであって、当該合成画像データの
各画素データが所定の画素データ又はいずれかの入力画
像データのいずれかの画素データと同一である合成画像
データを、出力する画像処理回路であって、 前記複数の入力画像データにそれぞれ対応した複数の画
像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記各入力画像データの画素データを対応する前記複数
の画像メモリにそれぞれ書き込むとともに前記複数の画
像メモリにそれぞれ書き込まれた画素データを前記複数
の画像メモリからそれぞれ読み出すように、前記複数の
画像メモリのアドレスを制御するアドレス制御回路と、 第１及び第２の識別データ記憶部と、 画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記複数の画像メモリの書き込みアドレスを前
記複数の画像メモリに対して共通して又は個別に記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記書き込みアドレスを出力するアドレス記憶部と、前記
複数の画像メモリの読み出し時に前記アドレス出力部が
出力したアドレスを読み出しアドレスとして前記複数の
画像メモリに選択的に供給するとともに、前記複数の画
像メモリの書き込み時に前記アドレス記憶部から出力さ
れた前記書き込みアドレスを前記複数の画像メモリに選
択的に供給するアドレス選択部とを有し、 前記第１の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記所定の画素デー
タと同一となるべきかそれとも前記複数の入力画像デー
タのうちのいずれかの入力画像データのいずれかの画素
データと同一となるべきかを識別する第１の識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた第１の識別データを出力し、 前記第２の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記複数の入力画像
データのうちのいずれの入力画像データのものと同一と
なるべきかを識別する第２の識別データを記憶し、前記
アドレス出力部が出力するアドレスに応じた第２の識別
データを出力し、 前記画素データ選択部は、前記第１及び第２の識別デー
タ記憶部からそれぞれ出力された第１及び第２の識別デ
ータに従って、前記所定画素データ出力部から出力され
た前記所定画素データ、又は、前記第２の識別データが
示す入力画像データに対応する画像メモリから読み出さ
れた画素データを選択的に出力させることを特徴とする
画像処理回路。 - 【請求項１１】 並列的に入力される複数の入力画像デ
ータがそれぞれ示す複数の入力画像を合成した合成画像
を示す合成画像データであって、当該合成画像データの
各画素データが所定の画素データ又はいずれかの入力画
像データのいずれかの画素データと同一である合成画像
データを、出力する画像処理回路であって、 前記複数の入力画像データにそれぞれ対応した複数の画
像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記各入力画像データの画素データを対応する前記複数
の画像メモリにそれぞれ書き込むとともに前記複数の画
像メモリにそれぞれ書き込まれた画素データを前記複数
の画像メモリからそれぞれ読み出すように、前記複数の
画像メモリのアドレスを制御するアドレス制御回路と、 第１及び第２の識別データ記憶部と、 第１及び第２の画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記複数の画像メモリの読み出しアドレスを前
記複数の画像メモリに対して共通して又は個別に記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記読み出しアドレスを出力するアドレス記憶部と、前記
複数の画像メモリの書き込み時に前記アドレス出力部が
出力したアドレスを書き込みアドレスとして前記複数の
画像メモリに選択的に供給するとともに、前記複数の画
像メモリの読み出し時に前記アドレス記憶部から出力さ
れた前記読み出しアドレスを前記複数の画像メモリに選
択的に供給するアドレス選択部とを有し、 前記第１の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記所定の画素デー
タと同一となるべきかそれとも前記複数の入力画像デー
タのうちのいずれかの入力画像データのいずれかの画素
データと同一となるべきかを識別する第１の識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた第１の識別データを出力し、 前記第１の画素データ選択部は、前記第１の識別データ
記憶部から出力された第１の識別データに従って、前記
所定画素データ出力部から出力された所定の画素データ
又は前記各入力画像データの画素データを、対応する画
像メモリの書き込みデータとして、対応する画像メモリ
にそれぞれ選択的に供給し、 前記第２の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記複数の入力画像
データのうちのいずれの入力画像データのものと同一と
なるべきかを識別する第２の識別データを記憶し、前記
アドレス出力部が出力するアドレスに応じた第２の識別
データを出力し、 前記第２の画素データ選択部は、前記第２の識別データ
記憶部から出力された第２の識別データに従って、当該
第２の識別データが示す入力画像データに対応する画像
メモリから読み出された画素データを選択的に出力させ
ることを特徴とする画像処理回路。 - 【請求項１２】 並列的に入力される複数の入力画像デ
ータがそれぞれ示す複数の入力画像を合成した合成画像
を示す合成画像データであって、当該合成画像データの
各画素データが所定の画素データ又はいずれかの入力画
像データのいずれかの画素データと同一である合成画像
データを、出力する画像処理回路であって、 前記複数の入力画像データにそれぞれ対応した複数の画
像メモリと、 前記所定の画素データを出力する所定画素データ出力部
と、 前記各入力画像データの画素データを対応する前記複数
の画像メモリにそれぞれ書き込むとともに前記複数の画
像メモリにそれぞれ書き込まれた画素データを前記複数
の画像メモリからそれぞれ読み出すように、前記複数の
画像メモリのアドレスを制御するアドレス制御回路と、 第１及び第２の識別データ記憶部と、 第１及び第２の画素データ選択部とを備え、 前記アドレス制御回路は、アドレスを順次出力するアド
レス出力部と、該アドレス出力部が出力するアドレスに
対応して前記複数の画像メモリの書き込みアドレスを前
記複数の画像メモリに対して共通して又は個別に記憶
し、前記アドレス出力部が出力するアドレスに応じた前
記書き込みアドレスを出力するアドレス記憶部と、前記
複数の画像メモリの読み出し時に前記アドレス出力部が
出力したアドレスを読み出しアドレスとして前記複数の
画像メモリに選択的に供給するとともに、前記複数の画
像メモリの書き込み時に前記アドレス記憶部から出力さ
れた前記書き込みアドレスを前記複数の画像メモリに選
択的に供給するアドレス選択部とを有し、 前記第１の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記所定の画素デー
タと同一となるべきかそれとも前記複数の入力画像デー
タのうちのいずれかの入力画像データのいずれかの画素
データと同一となるべきかを識別する第１の識別データ
を記憶し、前記アドレス出力部が出力するアドレスに応
じた第１の識別データを出力し、 前記第１の画素データ選択部は、前記第１の識別データ
記憶部から出力された第１の識別データに従って、前記
所定画素データ出力部から出力された所定の画素データ
又は前記各入力画像データの画素データを、対応する画
像メモリの書き込みデータとして、対応する画像メモリ
にそれぞれ選択的に供給し、 前記第２の識別データ記憶部は、前記アドレス出力部が
出力するアドレスに対応して、当該アドレスに対応する
前記合成画像データの画素データが前記複数の入力画像
データのうちのいずれの入力画像データのものと同一と
なるべきかを識別する第２の識別データを記憶し、前記
アドレス出力部が出力するアドレスに応じた第２の識別
データを出力し、 前記第２の画素データ選択部は、前記第２の識別データ
記憶部から出力された第２の識別データに従って、当該
第２の識別データが示す入力画像データに対応する画像
メモリから読み出された画素データを選択的に出力させ
ることを特徴とする画像処理回路。 - 【請求項１３】 道路相当領域を含む領域を俯瞰的に撮
像する道路監視カメラから得られる道路監視画像データ
を、前処理する道路監視画像前処理回路であって、 前記道路監視画像データが示す道路監視画像を変形した
変形画像を示す変形画像データであって、当該変形画像
データの各画素データが前記道路監視画像データのいず
れかの画素データと同一であるか、あるいは、当該変形
画像データの各画素データが所定の画素データ又は前記
入力画像データのいずれかの画素データと同一である変
形画像データを、出力する画像処理回路を備えたことを
特徴とする道路監視画像前処理回路。 - 【請求項１４】 前記変形画像において、道路相当領域
が直線状に延びるとともに、当該道路相当領域の幅が当
該道路相当領域の延びる方向に渡ってほぼ同一であるこ
とを特徴とする請求項１３記載の道路監視画像前処理回
路。 - 【請求項１５】 前記画像処理回路が、前記入力画像デ
ータを前記道路監視画像データとする請求項１乃至６の
いずれかに記載の画像処理回路であることを特徴とする
請求項１３又は１４記載の道路監視画像前処理回路。 - 【請求項１６】 道路相当領域を含む領域を俯瞰的に撮
像する複数の道路監視カメラからそれぞれ得られる複数
の道路監視画像データを、前処理する道路監視画像前処
理回路であって、 前記複数の道路監視画像データがそれぞれ示す複数の道
路監視画像を合成した合成画像を示す合成画像データで
あって、当該合成画像データの各画素データがいずれか
の道路監視画像データのいずれかの画素データと同一で
あるか、あるいは、当該合成画像データの各画素データ
が所定の画素データ又はいずれかの入力画像データのい
ずれかの画素データと同一である合成画像データを、出
力する画像処理回路を備えたことを特徴とする道路監視
画像前処理回路。 - 【請求項１７】 前記合成画像において、前記各道路監
視画像にそれぞれ対応する各個別画像が所定方向に並ぶ
とともに、前記各個別画像における各道路相当領域がそ
れぞれ前記所定方向と略々直交する方向に延びることを
特徴とする請求項１６記載の道路監視画像前処理回路。 - 【請求項１８】 前記各個別画像において、道路相当領
域が直線状に延びるとともに、当該道路相当領域の幅が
当該道路相当領域の延びる方向に渡ってほぼ同一である
ことを特徴とする請求項１７記載の道路監視画像前処理
回路。 - 【請求項１９】 前記画像処理回路が、前記複数の入力
画像データを前記複数の道路監視画像データとする請求
項７乃至１２のいずれかに記載の画像処理回路であるこ
とを特徴とする請求項１６乃至１８のいずれかに記載の
道路監視画像前処理回路。 - 【請求項２０】 複数の監視カメラからそれぞれ得られ
る複数の監視画像を処理して各監視画像が示す所定の情
報をそれぞれ得る監視画像処理方法において、前記複数
の監視画像を１つの画像に合成し、合成された画像を処
理して前記所定の情報を得ることを特徴とする監視画像
の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204951A JP2002027433A (ja) | 2000-07-06 | 2000-07-06 | 画像処理回路、道路監視画像前処理回路及び監視画像処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204951A JP2002027433A (ja) | 2000-07-06 | 2000-07-06 | 画像処理回路、道路監視画像前処理回路及び監視画像処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002027433A true JP2002027433A (ja) | 2002-01-25 |
Family
ID=18702123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000204951A Pending JP2002027433A (ja) | 2000-07-06 | 2000-07-06 | 画像処理回路、道路監視画像前処理回路及び監視画像処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002027433A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079784A (ja) * | 2003-08-29 | 2005-03-24 | Clarion Co Ltd | 画像処理装置 |
| JP2005167528A (ja) * | 2003-12-02 | 2005-06-23 | Nissan Motor Co Ltd | 車両周囲画像変換装置 |
| US7868913B2 (en) | 2003-10-10 | 2011-01-11 | Nissan Motor Co., Ltd. | Apparatus for converting images of vehicle surroundings |
| WO2016035211A1 (ja) * | 2014-09-05 | 2016-03-10 | 堺ディスプレイプロダクト株式会社 | 画像生成装置、画像生成方法及びコンピュータプログラム |
| WO2016140016A1 (ja) * | 2015-03-03 | 2016-09-09 | 日立建機株式会社 | 車両の周囲監視装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04274941A (ja) * | 1991-02-28 | 1992-09-30 | Nippondenso Co Ltd | 車両用車外監視装置 |
| JPH04360475A (ja) * | 1991-06-07 | 1992-12-14 | Matsushita Electric Ind Co Ltd | 映像特殊効果装置 |
| JPH05328217A (ja) * | 1992-05-25 | 1993-12-10 | Nec Corp | 特殊効果画像装置 |
| JPH06181539A (ja) * | 1992-12-01 | 1994-06-28 | M F Joho Syst Kk | 画像合成装置 |
| JPH07135605A (ja) * | 1993-11-11 | 1995-05-23 | Mitsubishi Electric Corp | 画像合成装置 |
| JPH08315116A (ja) * | 1995-05-18 | 1996-11-29 | Hitachi Ltd | 画像処理装置 |
| JPH10105690A (ja) * | 1996-09-27 | 1998-04-24 | Oki Electric Ind Co Ltd | 広域移動体追跡装置 |
-
2000
- 2000-07-06 JP JP2000204951A patent/JP2002027433A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04274941A (ja) * | 1991-02-28 | 1992-09-30 | Nippondenso Co Ltd | 車両用車外監視装置 |
| JPH04360475A (ja) * | 1991-06-07 | 1992-12-14 | Matsushita Electric Ind Co Ltd | 映像特殊効果装置 |
| JPH05328217A (ja) * | 1992-05-25 | 1993-12-10 | Nec Corp | 特殊効果画像装置 |
| JPH06181539A (ja) * | 1992-12-01 | 1994-06-28 | M F Joho Syst Kk | 画像合成装置 |
| JPH07135605A (ja) * | 1993-11-11 | 1995-05-23 | Mitsubishi Electric Corp | 画像合成装置 |
| JPH08315116A (ja) * | 1995-05-18 | 1996-11-29 | Hitachi Ltd | 画像処理装置 |
| JPH10105690A (ja) * | 1996-09-27 | 1998-04-24 | Oki Electric Ind Co Ltd | 広域移動体追跡装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079784A (ja) * | 2003-08-29 | 2005-03-24 | Clarion Co Ltd | 画像処理装置 |
| US7868913B2 (en) | 2003-10-10 | 2011-01-11 | Nissan Motor Co., Ltd. | Apparatus for converting images of vehicle surroundings |
| JP2005167528A (ja) * | 2003-12-02 | 2005-06-23 | Nissan Motor Co Ltd | 車両周囲画像変換装置 |
| JP4655473B2 (ja) * | 2003-12-02 | 2011-03-23 | 日産自動車株式会社 | 車両周囲画像変換装置 |
| CN106464843A (zh) * | 2014-09-05 | 2017-02-22 | 堺显示器制品株式会社 | 图像生成装置、图像生成方法和计算机程序 |
| WO2016035211A1 (ja) * | 2014-09-05 | 2016-03-10 | 堺ディスプレイプロダクト株式会社 | 画像生成装置、画像生成方法及びコンピュータプログラム |
| JP6091720B2 (ja) * | 2014-09-05 | 2017-03-08 | 堺ディスプレイプロダクト株式会社 | 画像生成装置、画像生成方法及びコンピュータプログラム |
| JPWO2016035211A1 (ja) * | 2014-09-05 | 2017-04-27 | 堺ディスプレイプロダクト株式会社 | 画像生成装置、画像生成方法及びコンピュータプログラム |
| US10032249B2 (en) | 2014-09-05 | 2018-07-24 | Sakai Display Products Corporation | Image generating apparatus, image generating method, and computer program |
| CN106464843B (zh) * | 2014-09-05 | 2019-05-14 | 堺显示器制品株式会社 | 图像生成装置、图像生成方法及计算机可读存储介质 |
| WO2016140016A1 (ja) * | 2015-03-03 | 2016-09-09 | 日立建機株式会社 | 車両の周囲監視装置 |
| CN106797452A (zh) * | 2015-03-03 | 2017-05-31 | 日立建机株式会社 | 车辆的周围监视装置 |
| JPWO2016140016A1 (ja) * | 2015-03-03 | 2018-02-15 | 日立建機株式会社 | 車両の周囲監視装置 |
| US10017112B2 (en) | 2015-03-03 | 2018-07-10 | Hitachi Construction Machinery Co., Ltd. | Surroundings monitoring device of vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8553081B2 (en) | Apparatus and method for displaying an image of vehicle surroundings | |
| JP4561353B2 (ja) | 映像信号処理装置とその方法及び車載カメラシステム | |
| US20060255241A1 (en) | Integrated circuit device, microcomputer, and monitoring camera system | |
| US20080175437A1 (en) | Vehicle-onboard driving lane recognizing apparatus | |
| JPH11514809A (ja) | 映像フィールドを順次走査映像フレームへ非飛び越し走査するための方法および装置 | |
| US8462222B2 (en) | Image processing method and device, and imaging apparatus using the image processing device | |
| JP2002027433A (ja) | 画像処理回路、道路監視画像前処理回路及び監視画像処理方法 | |
| US7477307B2 (en) | Image conversion device | |
| CN102082901A (zh) | 图像摄像装置 | |
| JP4339446B2 (ja) | 画像表示装置 | |
| JP2009077230A (ja) | 画像処理装置、マイクロコンピュータ及び電子機器 | |
| JPH0468986A (ja) | 動画像差検出装置 | |
| US7868913B2 (en) | Apparatus for converting images of vehicle surroundings | |
| US6546156B1 (en) | Image processing device | |
| US6437835B1 (en) | System and method for transfer of an interlaced video signal over a data bus for use by a non-interlace video signal device | |
| JP4655473B2 (ja) | 車両周囲画像変換装置 | |
| US7558424B2 (en) | Scene change determination device/method and data transfer device/method | |
| JP2009071771A (ja) | 画像処理装置、画像データ記録システム、監視カメラシステム及び画像処理装置の制御方法 | |
| JP3765347B2 (ja) | ナビゲーション装置 | |
| JP2004343642A (ja) | 車両用スーパーインポーズ装置 | |
| JP2897820B2 (ja) | 拡大補助表示装置 | |
| JPH11339177A (ja) | 道路監視装置 | |
| JPH11187424A (ja) | 動きベクトル検出装置及び動きベクトル検出方法 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JP2005117554A (ja) | 車両周囲画像変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050405 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050701 |