JP2002016239A

JP2002016239A - 基板の処理方法及び製造方法

Info

Publication number: JP2002016239A
Application number: JP2000196835A
Authority: JP
Inventors: Toru Takizawa; 亨滝沢; Kenji Yamagata; 憲二山方
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-06-29
Filing date: 2000-06-29
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】貼り合わせ基板の歩留まりを向上させる。【解決手段】２枚の基板を貼り合わせて貼り合わせ基板
を作成した後、ボイド３の近傍に楔５を挿入することに
よってボイド３を含む部分を一旦離隔（剥離）させ、そ
の後、楔５を引き抜いて離隔部分を再度密着させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、貼り合わせ基板の
処理方法及び製造方法、並びに、それらの方法を適用し
た基板の製造方法に関する。

【０００２】

【従来の技術】２枚の基板を密着させた後、これに熱処
理等を施すことにより両者が強固に結合された貼り合わ
せ基板を製造する方法がある。この方法は、例えば、Ｓ
ＯＩ等の構造を有する基板の製造に好適である。

【０００３】図４（ａ）及び（ｂ）は、２枚の基板を貼
り合わせる工程の一部を示す模式図である。この貼り合
わせ工程においては、まず、図４（ａ）に示すように、
第１の基板１をその貼り合わせ面を上にして基板支持具
２０１の凹部に置き、第１の基板１の上に、第２の基板
２をその貼り合わせ面を下にして重ね合わせる。この
時、上側の基板２は、図４（ａ）に示すように、基板間
の気体により浮遊した状態になる。

【０００４】次いで、基板１、２間の空気が完全に抜け
る前に、図４（ｂ）に示すように、上側の基板２のエッ
ジ付近に対して加圧ピン２０２によって加圧すると、加
圧部分における基板間の空気が外側に向かって押し出さ
れ、まず、加圧部において基板１、２が密着し、その
後、基板間の気体が加圧部の反対方向に向かって徐々に
押し出されながら密着部分の面積が拡大し、最終的に基
板の全体が密着する。この際の密着部分が拡大する様子
は、波が進行する様子と似ており、コンタクトウェーブ
と呼ばれている。

【０００５】

【発明が解決しようとする課題】上記の貼り合わせ工程
において、密着させるべき２枚の基板間にパーティクル
（粒子）を挟み込んだり、あるいは、気泡を取り込んで
しまった場合、その部分は密着が不完全な領域（密着不
良部）になってしまう。このような密着不良部は、一般
にボイドと呼ばれており、貼り合わせ工程における最大
の不良原因である。

【０００６】図５（ａ）〜（ｆ）及び図６（ａ）〜
（ｆ）は、基板の貼り合わせ時にコンタクトウェーブが
進行する様子の代表例を示す図である。このようなコン
タクトウェーブの進行の様子は、例えば、赤外線透過型
ボイド観察装置を利用して観察することができる。

【０００７】図５（ａ）〜（ｆ）に示す例では、２枚の
基板は、まず加圧部（加圧ピンによって加圧される部
分）２０３で密着し、その後、コンタクトウェーブの先
端がほぼ直線状態を保ちながら進行する。そして、２枚
の基板は、気泡を取り込むことなく理想的に密着する。

【０００８】一方、図６（ａ）〜（ｆ）に示す例では、
２枚の基板は、まず加圧部２０３で密着し、その後、コ
ンタクトウェーブが加圧部２０３の反対方向に向かって
進行する。この際、コンタクトウェーブの速度は、中央
付近で速く、外周部付近で遅い。そして、コンタクトウ
ェーブは、加圧部２０３の反対側に達すると、図６
（ｄ）〜（ｆ）に示すように、基板のエッジに沿うよう
に進行し、空気を封じ込めてしまう。ここで、中央部と
周辺部とでコンタクトウェーブの進行速度に差が生じる
理由は、基板表面内の表面粗さにバラツキがあるためで
あると考えられる。

【０００９】なお、この現象は、密着させるべき面であ
る基板表面の水分を極力少なくし、基板表面を疎水性に
して貼り合わせる方式において顕著である。

【００１０】このように、外周部付近に気泡を取り込ん
だ貼り合わせ基板は、その後の工程で利用することがで
きず、歩留まりの低下の原因となっていた。

【００１１】本発明は、上記の問題点に鑑みてなされた
ものであり、例えば、貼り合わせ基板の歩留まりを向上
させることを目的とする。

【００１２】

【課題を解決するための手段】本発明の第１の側面に係
る処理方法は、第１の材料基板と第２の材料基板とを密
着させてなる貼り合わせ基板における密着不良部を除去
する処理方法であって、前記密着不良部を取り囲む部分
を対象として前記第１の材料基板と前記第２の材料基板
とを部分的に離隔させる離隔工程と、前記第１の材料基
板及び前記第２の材料基板の離隔に係る部分を密着させ
る密着工程とを含む。

【００１３】ここで、前記離隔工程では、１）前記第１
の材料基板と前記第２の材料基板との間に楔を挿入する
ことにより前記第１の材料基板と前記第２の材料基板と
を部分的に離隔させることが好ましく、２）前記離隔工
程では、前記第１の材料基板と前基第２の材料基板との
間に楔を挿入することにより前記第１の材料基板と前記
第２の材料基板とを部分的に離隔させ、前記密着工程で
は、前記楔を引き抜くことにより前記第１の材料基板及
び前記第２の材料基板の離隔に係る部分を密着させるこ
とが更に好ましい。また、前記離隔工程では、前記密着
不良部の近傍に前記楔を挿入することが好ましい。

【００１４】本発明の第２の側面に係る貼り合わせ基板
の製造方法は、第１の材料基板と第２の材料基板とを密
着させて貼り合わせ基板を作成する第１の密着工程と、
前記貼り合わせ基板における密着不良部を取り囲む部分
を対象として前記第１の材料基板と前記第２の材料基板
とを部分的に離隔させる離隔工程と、前記第１の材料基
板及び前記第２の材料基板の離隔に係る部分を密着させ
る第２の密着工程とを含む。

【００１５】ここで、前記離隔工程では、１）前記第１
の材料基板と前記第２の材料基板との間に楔を挿入する
ことにより前記第１の材料基板と前記第２の材料基板と
を部分的に離隔させることが好ましく、２）前記離隔工
程では、前記第１の材料基板と前基第２の材料基板との
間に楔を挿入することにより前記第１の材料基板と前記
第２の材料基板とを部分的に離隔させ、前記第２の密着
工程では、前記楔を引き抜くことにより前記第１の材料
基板及び前記第２の材料基板の離隔に係る部分を密着さ
せることが更に好ましい。また、前記離隔工程では、前
記密着不良部の近傍に前記楔を挿入することが好まし
い。更に、本発明の第２の側面に係る製造方法は、前記
第１の密着工程によって作成された前記貼り合わせ基板
における密着不良部の位置を観察する観察工程を更に含
み、前記離隔工程では、前記観察工程による観察結果に
基づいて前記貼り合わせ基板に前記楔を挿入する位置を
決定することが好ましい。

【００１６】本発明の第３の側面に係る基板の製造方法
は、内部に分離層を有し、その上に移設層を有する第１
の材料基板と、別途準備された第２の材料基板とを密着
させて貼り合わせ基板を作成する第１の密着工程と、前
記貼り合わせ基板における密着不良部を取り囲む部分を
対象として前記第１の材料基板と前記第２の材料基板と
を部分的に離隔させる離隔工程と、前記第１の材料基板
及び前記第２の材料基板の離隔に係る部分を密着させる
第２の密着工程と、前記第１の基板の裏面から前記分離
層までの部分を前記貼り合わせ基板から除去又は分離す
ることにより、前記第１の基板の前記移設層が前記第２
の基板の表面に移設されてなる基板を作成する移設工程
とを含む。ここで、前記移設層は、例えば単結晶Ｓｉ層
を含み得る。

【００１７】

【発明の実施の形態】以下、本発明の好適な実施の形態
について説明する。

【００１８】まず、図１（ａ）〜（ｄ）及び図２（ａ）
〜（ｄ）を参照しながら本発明の好適な実施の形態に係
るボイド（密着不良部）の除去方法を説明する。ここ
で、図１（ａ）〜（ｄ）は、２枚の基板１、２を貼り合
わせた貼り合わせ基板１００を貼り合わせ面（接合面）
で切断した断面図、図２（ａ）〜（ｄ）は、貼り合わせ
基板１００を軸方向（貼り合わせ面に垂直な方向）に切
断した断面図であり、各々図１（ａ）〜（ｄ）に対応す
る。

【００１９】このボイドの除去方法によれば、図６
（ｆ）に示すようなボイドを有する貼り合わせ基板１０
０の当該ボイドを除去することができる。ここで、ボイ
ドの有無及びその位置は、例えば、赤外線透過型ボイド
観察装置を利用して確認することができる。

【００２０】まず、図１（ａ）に示す工程では、例えば
赤外線透過型ボイド観察装置を利用して確認された１又
は複数のボイド（密着不良部）３、４のうち１つのボイ
ド（図１（ａ）ではボイド３）の近傍部分であって貼り
合わせ基板１００を構成する２枚の基板１、２の間に楔
５を当てる。

【００２１】次いで、図１（ｂ）に示す工程では、楔５
を貼り合わせ基板１００に徐々に挿入することによっ
て、貼り合わせ基板１００を構成する２枚の基板１、２
を部分的に離隔（剥離）させる。ここで、楔５は、ボイ
ドが離隔部分に完全に取り込まれるまで挿入される。

【００２２】次いで、図１（ｃ）に示す工程では、貼り
合わせ基板１００に挿入された楔５を緩やかに抜き抜
く。これにより、貼り合わせ基板１００を構成する２枚
の基板１、２の離隔部分（当初のボイドの部分を含む）
の気体が押し出され、当該離隔部分が完全密着する。以
上の工程により、１つのボイドが除去される。

【００２３】次いで、他のボイド（図１（ａ）ではボイ
ド４）について、図１（ａ）〜図（ｄ）の工程を実施す
ることにより、当該他のボイドを除去することができ
る。

【００２４】このボイドの除去方法によれば、貼り合わ
せ基板のボイドを後の工程に影響を与えない程度にまで
除去することができ、歩留まりを向上させることができ
る。

【００２５】次に、図１（ａ）〜（ｄ）及び図２（ａ）
〜（ｄ）に示すボイドの除去方法をＳＯＩ構造等を有す
る基板の製造に適用した例を説明する。

【００２６】図３（ａ）〜（ｇ）は、本発明の好適な実
施の形態に係るＳＯＩ構造等を有する基板の製造方法を
説明する図である。

【００２７】まず、図３（ａ）に示す工程では、第１の
基板（prime wafer）１を形成するための単結晶Ｓｉ基
板１０１を用意して、その主表面上に多孔質Ｓｉ層１０
２を形成する。多孔質Ｓｉ層１０２は、例えば、電解質
溶液（化成液）中で単結晶Ｓｉ基板１０１に陽極化成処
理を施すことによって形成することができる。

【００２８】ここで、電解質溶液としては、例えば、弗
化水素を含む溶液、弗化水素及びエタノールを含む溶
液、弗化水素及びイソプロピルアルコールを含む溶液等
が好適である。より具体的な例を挙げると、電解質溶液
としては、例えば、ＨＦ水溶液（ＨＦ濃度＝４９ｗｔ
％）とエタノールを体積比２：１で混合した混合液が好
適である。

【００２９】また、多孔質Ｓｉ層１０２を互いに多孔度
の異なる２層以上の層からなる多層構造としてもよい。
ここで、多層構造の多孔質Ｓｉ層１０２は、表面側に第
１の多孔度を有する第１の多孔質Ｓｉ層、その下に、第
１の多孔度より大きい第２の多孔度を有する第２の多孔
質Ｓｉ層を含むことが好ましい。このような多層構造を
採用することにより、後の非多孔質層１０３の形成工程
において、第１の多孔質Ｓｉ層上に、欠陥等の少ない非
多孔質層１０３を形成することができると共に、後の分
離工程において、所望の位置で貼り合わせ基板を分離す
ることができる。ここで、第１の多孔度としては、１０
％〜３０％が好ましく、１５％〜２５％が更に好まし
い。また、第２の多孔度としては、３５％〜７０％が好
ましく、４０％〜６０％が更に好ましい。

【００３０】電解質溶液として上記の混合液（ＨＦ濃度
が４９ｗｔ％の弗化水素酸：エタノール＝２：１）を利
用する場合は、例えば、電流密度８ｍＡ／ｃｍ^２、処理
時間５〜１１ｍｉｎの条件で第１層（表面側）を生成
し、次いで、電流密度２３〜３３ｍＡ／ｃｍ^２、処理時
間８０ｓｅｃ〜２ｍｉｎの条件で第２層（内部側）を生
成することが好ましい。

【００３１】次いで、次の（１）〜（４）の少なくとも
１つの工程を実施することが好ましい。ここで、
（１）、（２）を順に実施することが好ましく、
（１）、（２）、（３）を順に実施すること、或いは、
（１）、（２）、（４）を順に実施することが更に好ま
しく、（１）、（２）、（３）、（４）を順に実施する
ことが最も好ましい。

【００３２】（１）多孔質Ｓｉ層の孔壁に保護膜を形成
する工程（プリ酸化工程）この工程では、多孔質Ｓｉ層１０２の孔壁に酸化膜や窒
化膜等の保護膜を形成し、これにより、後の熱処理によ
る孔の粗大化を防止する。保護膜は、例えば、酸素雰囲
気中で熱処理（例えば、２００℃〜７００℃が好まし
く、３００℃〜５００℃が更に好ましい）を実施するこ
とにより形成され得る。その後、多孔質Ｓｉ層１０２の
表面に形成された酸化膜等を除去することが好ましい。
これは、例えば、弗化水素を含む溶液に多孔質Ｓｉ層１
０２の表面を晒すことによって実施され得る。

【００３３】（２）水素ベ−キング工程（プリベ−キン
グ工程）この工程では、水素を含む還元性雰囲気中において８０
０℃〜１２００℃で、多孔質Ｓｉ層１０２が形成された
第１の基板１に熱処理を実施する。この熱処理により、
多孔質Ｓｉ層１０２の表面の孔をある程度封止すること
ができると共に、多孔質Ｓｉ層１０２の表面に自然酸化
膜が存在する場合には、それを除去することができる。

【００３４】（３）微量原料供給工程（プリインジェク
ション工程）多孔質Ｓｉ層１０２上に非多孔質層１０３を成長させる
場合は、成長の初期段階で非多孔質層１０３の原料物質
の供給を微少量として、低速度で非多孔質膜１０３を成
長させることが好ましい。このような成長方法により、
多孔質Ｓｉ層１０２の表面の原子のマイグレーションが
促進され、多孔質Ｓｉ層１０２の表面の孔を封止するこ
とができる。具体的には、成長速度が２０ｎｍ／ｍｉｎ
以下、好ましくは１０ｎｍ／ｍｉｎ以下、より好ましく
は２ｎｍ／ｍｉｎ以下になるように原料の供給を制御す
る。

【００３５】（４）高温ベ−キング工程（中間ベ−キン
グ工程）上記の水素ベ−キング工程及び／又は微量原料供給工程
における処理温度よりも高い温度で、水素を含む還元性
雰囲気中で熱処理を実施することにより、多孔質Ｓｉ層
１０２の更なる封止及び平坦化が実現することができ
る。

【００３６】次いで、図３（ｂ）に示す工程では、多孔
質Ｓｉ層１０２上に非多孔質層１０３を形成する。非多
孔質層１０３としては、単結晶Ｓｉ層、多結晶Ｓｉ層、
非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ
層、Ｃ層、ＧａＡｓ層、ＧａＮ層、ＡｌＧａＡｓ層、Ｉ
ｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ層等が好適である。

【００３７】次いで、図３（ｃ）に示す工程では、非多
孔質層１０３の上に他の非多孔質層としてＳｉＯ_２層
（絶縁層）１０４を形成する。これにより第１の基板１
が得られる。ＳｉＯ_２層１０４は、例えば、Ｏ_２／Ｈ_２
雰囲気、１１００℃、１０〜３３ｍｉｎの条件で生成さ
れ得る。

【００３８】次いで、図３（ｄ）に示す工程では、Ｓｉ
Ｏ_２層５０４を挟むようにして、第１の基板１と別途準
備された第２の基板（handle wafer）２とを密着させ
る。この時、前述の原因（図６参照）により、基板の周
辺部付近にボイド（気泡）３が取り込まれる場合があ
る。

【００３９】図３（ｅ）に示す工程では、例えば赤外線
透過型ボイド観察装置を利用して、ボイドの有無及び位
置を確認し、ボイドが存在する場合には、図１（ａ）〜
（ｄ）及び図２（ａ）〜（ｄ）を参照して説明した方法
を適用して、当該ボイドを除去する（基板１、２を完全
に密着させる）。

【００４０】基板１、２が完全に密着した後、両者の結
合を強固にする処理を実施することが好ましい。この処
理の一例としては、例えば、１）Ｎ_２雰囲気、１１００
℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ_２／Ｈ
_２雰囲気、１１００℃、５０〜１００ｍｉｎの条件で熱
処理（酸化処理）を実施する処理が好適である。この処
理に加えて、或いは、この処理に代えて、陽極接合処理
及び／又は加圧処理を実施してもよい。

【００４１】第２の基板２としては、Ｓｉ基板、Ｓｉ基
板上にＳｉＯ_２層を形成した基板、石英等の光透過性の
基板、サファイヤ等が好適である。しかし、第２の基板
２は、貼り合わせに供される面が十分に平坦であれば十
分であり、他の種類の基板であってもよい。

【００４２】次いで、図３（ｆ）に示す工程では、多孔
質Ｓｉ層１０２を境にして、第１の基板１の裏面から多
孔質Ｓｉ層１０２までの部分を第２の基板２より除去又
は分離する。これにより、結果として、移設層としての
第１の基板１側の非多孔質層１０３及び１０４が第２の
基板２の表面に移設される。除去の方法としては、貼り
合わせ基板１００を構成する第１の基板１の裏面側から
多孔質Ｓｉ層１０２までの部分を研削、研磨若しくはエ
ッチング、又はこれらの少なくとも２つの組み合わせに
より除去する方法が好適である。また、分離の方法とし
ては、１）貼り合わせ基板１００に引張力、圧縮力、せ
ん断力等を印加する方法、又は、２）貼り合わせ基板１
００のエッジに対して束状に収束させた流体（液体又は
気体）を打ち込む方法が好適である。後者の方法では、
多孔質Ｓｉ層１０２のエッジの一部に楔を挿入すること
により分離処理の開始部を形成した後に、該開始部に向
けて、例えば束状に収束させた流体（液体又は気体）を
打ち込んでもよい。流体としては、例えば、水、アルコ
−ル等の有機溶媒、弗化水素酸等の酸、水酸化カリウム
等のアルカリ、多孔質Ｓｉ層１０２を選択的にエッチン
グ可能なエッチング作用を奏する液体等が好適である。
また、流体として、低温冷却媒体、超冷却媒体を採用す
ることもできる。更に、流体として、空気、窒素ガス、
炭酸ガス、希ガス等の気体を採用することもできる。

【００４３】次いで、図３（ｇ）に示す工程では、第２
の基板２上に残った多孔質Ｓｉ層１０２を除去する。こ
の除去の方法としては、例えば、エッチング法、より具
体的には、例えば、ＨＦ（０．１３〜０．２ｗｔ％）／
Ｈ_２Ｏ_２（５〜６ｗｔ％）／エタノール（１〜３ｗｔ
％）／水の混合液をエッチング液として利用し、このエ
ッチング液に、表面に多孔質Ｓｉ層１０２を有する第２
の基板２を浸す方法が好適である。なお、他の除去方法
としては、例えば、多孔質Ｓｉ層１０２を研磨等により
除去する方法がある。

【００４４】多孔質Ｓｉ層１０２の除去の後、第２の基
板２上の非多孔質層１０３を平坦化する処理を実施して
もよい。この平坦化の方法としては、例えば、熱処理、
より具体的には、例えば、Ｈ_２雰囲気、１０５０℃又は
１１００℃、１８０〜２４０ｍｉｎの条件で熱処理する
方法が好適である。

【００４５】図３（ｆ）に示す工程において、貼り合わ
せ基板１００を多孔質Ｓｉ層１０３の部分で分離する場
合は、分離された第１の基板１を、例えば第１の基板１
を作成するための基板１０１として再利用することがで
きる。この場合において、図３（ｆ）に示す工程におい
て第２の基板２に施す処理と同様の処理を分離された第
１の基板１（基板１０１）に対して実施することが好ま
しい。

【００４６】以上のように、この実施の形態によれば、
ボイドがない、或いは、ボイドが少ない貼り合わせ基板
を製造することができ、また、このような貼り合わせ基
板を利用することにより欠陥がない、或いは、欠陥が少
ないＳＯＩ基板等を製造することができる。

【００４７】また、これを別の観点から観ると、この実
施の形態によれば、貼り合わせ基板或いは該貼り合わせ
基板を利用してＳＯＩ基板等を製造する際の歩留まりを
向上させることができる。

【００４８】なお、上記の実施の形態では、貼り合わせ
工程の前に第１の基板に分離層としての多孔質層を形成
するが、分離層は、例えば、水素、窒素、希ガス等のイ
オンを注入することによって形成してもよい。このよう
にして形成される層は、微小気泡層、微小空乏層、マイ
クロキャビティ層、マイクロブリスタ層、マイクロバブ
ル層等と呼ばれる。

【００４９】次いで、上記の基板の製造方法（図３
（ａ）〜（ｇ）参照）により製造され得る半導体基板を
利用した半導体装置及びその製造方法について図７を参
照しながら説明する。

【００５０】図７は、本発明の好適な実施の形態に係る
基板の製造方法を適用して製造され得る半導体基板を利
用した半導体装置の製造方法を示す図である。

【００５１】まず、非多孔質層１０３として半導体層、
非多孔質層１０４として絶縁層を有する図３（ｇ）に示
すようなＳＯＩ基板を上記の基板の製造方法を適用して
製造する。そして、埋め込み絶縁膜１０４上の非多孔質
半導体層（ＳＯＩ層）１０３を島状にパタニングする方
法、又は、ＬＯＣＯＳ酸化法等により、トランジスタを
形成すべき活性領域１０３’及び素子分離領域５４を形
成する（図７（ａ）参照）。

【００５２】次いで、ＳＯＩ層の表面にゲート絶縁膜５
６を形成する（図７（ａ）参照）。ゲート絶縁膜５６の
材料としては、例えば、酸化シリコン、窒化シリコン、
酸化窒化シリコン、酸化アルミニウム、酸化タンタル、
酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化
イットリウム、酸化ガドリニウム、酸化ランタン、酸化
ジルコニウム、及びこれらの混合物ガラス等が好適であ
る。ゲート酸化膜５６は、例えば、ＳＯＩ層の表面を酸
化させたり、ＣＶＤ法又はＰＶＤ法によりＳＯＩ層の表
面に該当する物質を堆積させたりすることにより形成さ
れ得る。

【００５３】次いで、ゲート絶縁膜５６上にゲート電極
５５を形成する（図７（ａ）参照）。ゲート電極５５
は、例えば、Ｐ型又はＮ型不純物がドープされた多結晶
シリコンや、タングステン、モリブデン、チタン、タン
タル、アルミニウム、銅などの金属又はこれらの少なく
とも１種を含む合金や、モリブデンシリサイド、タング
ステンシリサイド、コバルトシリサイドなどの金属珪化
物や、チタンナイトライド、タングステンナイトライ
ド、タンタルナイトライドなどの金属窒化物などで構成
され得る。ゲート絶縁膜５６は、例えばポリサイドゲー
トのように、互いに異なる材料からなる複数の層を積層
して形成されてもよい。ゲート電極５５は、例えば、サ
リサイド（セルフアラインシリサイド）と呼ばれる方法
で形成されてもよいし、ダマシンゲートプロセスと呼ば
れる方法で形成してもよいし、他の方法で形成してもよ
い。以上の工程により図７（ａ）に示す構造体が得られ
る。

【００５４】次いで、燐、砒素、アンチモンなどのＮ型
不純物又はボロンなどのＰ型不純物を活性領域１０３’
に導入することにより、比較的低濃度のソース、ドレイ
ン領域５８を形成する（図７（ｂ）参照）。不純物は、
例えば、イオン打ち込み及び熱処理などにより導入する
ことができる。

【００５５】次いで、ゲート電極５５を覆うようにして
絶縁膜を形成した後に、これをエッチバックすることに
より、ゲート電極５９の側部にサイドウォール５９を形
成する。

【００５６】次いで、再び上記と同一の導電型の不純物
を活性領域１０３’に導入し、比較的高濃度のソース、
ドレイン領域５７を形成する。以上の工程により図７
（ｂ）に示す構造体が得られる。

【００５７】次いで、ゲート電極５５の上面並びにソー
ス及びドレイン領域５７の上面に金属珪化物層６０を形
成する。金属珪化物層６０の材料としては、例えば、ニ
ッケルシリサイド、チタンシリサイド、コバルトシリサ
イド、モリブデンシリサイド、タングステンシリサイド
などが好適である。これらの珪化物は、ゲート電極５５
の上面並びにソース及びドレイン領域５７の上面を覆う
ように金属を堆積させて、その後、熱処理を施すことに
よって、該金属とその下部のシリコンとを反応させた後
に、該金属のうち未反応部分を硫酸などのエッチャント
で除去することによって形成することができる。ここ
で、必要に応じて、珪化物層の表面を窒化させてもよ
い。以上の工程により図７（ｃ）に示す構造体が得られ
る。

【００５８】次いで、シリサイド化したゲート電極の上
面並びにソース及びドレイン領域の上面を覆うように絶
縁膜６１を形成する（図７（ｄ）参照）。絶縁膜６１の
材料としては、燐及び／又はボロンを含む酸化シリコン
などが好適である。

【００５９】次いで、必要に応じて、ＣＭＰ法により絶
縁膜６１にコンタクトホールを形成する。ＫｒＦエキシ
マレーザ、ＡｒＦエキシマレーザ、Ｆ_２エキシマレー
ザ、電子ビーム、Ｘ線等を利用したフォトリソグラフィ
ー技術を適用すると、一辺が０．２５ミクロン未満の矩
形のコンタクトホール、又は、直径が０．２５ミクロン
未満の円形のコンタクトホールを形成することができ
る。

【００６０】次いで、コンタクトホール内に導電体を充
填する。導電体の充填方法としては、バリアメタル６２
となる高融点金属やその窒化物の膜をコンタクトホール
の内壁に形成した後に、タングステン合金、アルミニウ
ム、アルミニウム合金、銅、銅合金などの導電体６３
を、ＣＶＤ法、ＰＶＤ法、めっき法などを利用して堆積
させる方法が好適である。ここで、絶縁膜６１の上面よ
りも高く堆積した導電体をエッチバック法やＣＭＰ法に
より除去してもよい。また、導電体の充填に先立って、
コンタクトホールの底部に露出したソース及びドレイン
領域の珪化物層の表面を窒化させてもよい。以上の工程
により図７（ｄ）に示す構造を有する半導体装置が得ら
れる。

【００６１】ここで、ゲート電極に電圧を印加してゲー
ト絶縁膜下に広がる空乏層が埋め込み絶縁膜１０４の上
面に届くように活性層（ＳＯＩ層）１０３’の厚さ及び
不純物濃度を定めると、形成されたトランジスタは、完
全空乏型トランジスタとして動作する。また、空乏層が
埋め込み酸化膜１０４の上面に届かないように活性層
（ＳＯＩ層）１０３’の厚さ及び不純物濃度を定める
と、形成されたトランジスタは、部分空乏型トランジス
タとして動作する。

【００６２】

【発明の効果】本発明によれば、例えば、貼り合わせ基
板の歩留まりを向上させることができる。

【図面の簡単な説明】

【図１】本発明の好適な実施の形態に係るボイド（密着
不良部）の除去方法を説明する図である。

【図２】本発明の好適な実施の形態に係るボイド（密着
不良部）の除去方法を説明する図である。

【図３】ＳＯＩ構造等を有する基板の製造方法を説明す
る図である。

【図４】２枚の基板を貼り合わせる工程の一部を示す模
式図である。

【図５】基板の貼り合わせ時にコンタクトウェーブが進
行する様子の代表例を示す図である。

【図６】基板の貼り合わせ時にコンタクトウェーブが進
行する様子の代表例を示す図である。

【図７】本発明の好適な実施の形態に係る半導体装置の
製造方法を示す図である。

【符号の説明】

１第１の基板２第２の基板３、４ボイド５くさび１００貼り合わせ基板１０１単結晶Ｓｉ基板１０２多孔質Ｓｉ層１０３非多孔質層１０４非多孔質層

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F052 KB01 KB04 5F110 AA27 CC02 DD03 DD04 DD05 DD13 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE32 FF01 FF02 FF03 FF04 FF22 FF27 FF29 GG01 GG02 GG03 GG04 GG12 GG13 GG15 HJ01 HJ13 HJ23 HK05 HK40 HL02 HL03 HL06 HL21 HL22 HL24 HM15 HM17 NN02 NN25 NN26 NN62 NN66 QQ11 QQ16

Claims

【特許請求の範囲】

【請求項１】第１の材料基板と第２の材料基板とを密
着させてなる貼り合わせ基板における密着不良部を除去
する処理方法であって、前記密着不良部を取り囲む部分を対象として前記第１の
材料基板と前記第２の材料基板とを部分的に離隔させる
離隔工程と、前記第１の材料基板及び前記第２の材料基板の離隔に係
る部分を密着させる密着工程と、を含むことを特徴とする処理方法。
【請求項２】前記離隔工程では、前記第１の材料基板
と前記第２の材料基板との間に楔を挿入することにより
前記第１の材料基板と前記第２の材料基板とを部分的に
離隔させることを特徴とする請求項１に記載の処理方
法。
【請求項３】前記離隔工程では、前記第１の材料基板
と前基第２の材料基板との間に楔を挿入することにより
前記第１の材料基板と前記第２の材料基板とを部分的に
離隔させ、前記密着工程では、前記楔を引き抜くことに
より前記第１の材料基板及び前記第２の材料基板の離隔
に係る部分を密着させることを特徴とする請求項１に記
載の処理方法。
【請求項４】前記離隔工程では、前記密着不良部の近
傍に前記楔を挿入することを特徴とする請求項２又は請
求項３に記載の処理方法。
【請求項５】貼り合わせ基板の製造方法であって、第１の材料基板と第２の材料基板とを密着させて貼り合
わせ基板を作成する第１の密着工程と、前記貼り合わせ基板における密着不良部を取り囲む部分
を対象として前記第１の材料基板と前記第２の材料基板
とを部分的に離隔させる離隔工程と、前記第１の材料基板及び前記第２の材料基板の離隔に係
る部分を密着させる第２の密着工程と、を含むことを特徴とする貼り合わせ基板の製造方法。
【請求項６】前記離隔工程では、前記第１の材料基板
と前記第２の材料基板との間に楔を挿入することにより
前記第１の材料基板と前記第２の材料基板とを部分的に
離隔させることを特徴とする請求項５に記載の貼り合わ
せ基板の製造方法。
【請求項７】前記離隔工程では、前記第１の材料基板
と前基第２の材料基板との間に楔を挿入することにより
前記第１の材料基板と前基第２の材料基板とを部分的に
離隔させ、前記第２の密着工程では、前記楔を引き抜く
ことにより前記第１の材料基板及び前記第２の材料基板
の離隔に係る部分を密着させることを特徴とする請求項
５に記載の貼り合わせ基板の製造方法。
【請求項８】前記離隔工程では、前記密着不良部の近
傍に前記楔を挿入することを特徴とする請求項６又は請
求項７に記載の貼り合わせ基板の製造方法。
【請求項９】前記第１の密着工程によって作成された
前記貼り合わせ基板における密着不良部の位置を観察す
る観察工程を更に含み、前記離隔工程では、前記観察工程による観察結果に基づ
いて前記貼り合わせ基板に前記楔を挿入する位置を決定
することを特徴とする請求項８に記載の貼り合わせ基板
の製造方法。
【請求項１０】基板の製造方法であって、内部に分離層を有し、その上に移設層を有する第１の材
料基板と、別途準備された第２の材料基板とを密着させ
て貼り合わせ基板を作成する第１の密着工程と、前記貼り合わせ基板における密着不良部を取り囲む部分
を対象として前記第１の材料基板と前記第２の材料基板
とを部分的に離隔させる離隔工程と、前記第１の材料基板及び前記第２の材料基板の離隔に係
る部分を密着させる第２の密着工程と、前記第１の基板の裏面から前記分離層までの部分を前記
貼り合わせ基板から除去又は分離することにより、前記
第１の基板の前記移設層が前記第２の基板の表面に移設
されてなる基板を作成する移設工程と、を含むことを特徴とする基板の製造方法。
【請求項１１】前記移設層は、単結晶Ｓｉ層を含むこ
とを特徴とする請求項１０に記載の基板の製造方法。
【請求項１２】半導体装置の製造方法であって、内部に分離層を有し、その上に、非多孔質半導体層を含
む移設層を有する第１の材料基板と、別途準備された第
２の材料基板とを密着させて貼り合わせ基板を作成する
第１の密着工程と、前記貼り合わせ基板における密着不良部を取り囲む部分
を対象として前記第１の材料基板と前記第２の材料基板
とを部分的に離隔させる離隔工程と、前記第１の材料基板及び前記第２の材料基板の離隔に係
る部分を密着させる第２の密着工程と、前記第１の基板の裏面から前記分離層までの部分を前記
貼り合わせ基板から除去又は分離することにより、前記
第１の基板の前記移設層が前記第２の基板の表面に移設
されてなる基板を作成する移設工程と、前記移設層が移設された基板の前記非多孔質半導体層に
トランジスタの活性領域を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１３】請求項１２に記載の製造方法を適用し
て製造されることを特徴とする半導体装置。
【請求項１４】前記トランジスタは、部分空乏型の薄
膜ＭＯＳトランジスタを含むことを特徴とする請求項１
３に記載の半導体装置。
【請求項１５】前記トランジスタは、完全空乏型の薄
膜トランジスタを含むことを特徴とする請求項１３に記
載の半導体装置。