JP2002009226A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2002009226A JP2002009226A JP2000185171A JP2000185171A JP2002009226A JP 2002009226 A JP2002009226 A JP 2002009226A JP 2000185171 A JP2000185171 A JP 2000185171A JP 2000185171 A JP2000185171 A JP 2000185171A JP 2002009226 A JP2002009226 A JP 2002009226A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductive
- flexible circuit
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、フレキシブル回路
基板を用いた半導体装置に係り、特に安価で小型化、薄
型化、軽量化が要求される3次元実装モジュールを構成
する半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a flexible circuit board, and more particularly to a semiconductor device constituting a three-dimensional mounting module which is required to be inexpensive, small, thin, and lightweight.
【0002】[0002]
【従来の技術】フレキシブル回路基板は、リジッド回路
基板と違って柔らかく、変形可能な利点がある。これに
より、ICの高密度実装、モジュールのコンパクト化に
有利である。すなわち、フレキシブル回路基板は、TC
P(Tape Carrier Package)やCOF(Chip On Flexib
leまたはFilm)等に利用され、特に、各種メディア機器
の小型化には必要不可欠である。2. Description of the Related Art Unlike a rigid circuit board, a flexible circuit board has the advantage of being soft and deformable. This is advantageous for high-density mounting of ICs and downsizing of modules. That is, the flexible circuit board has a TC
P (Tape Carrier Package) and COF (Chip On Flexib)
le or Film), and is particularly indispensable for miniaturization of various media devices.
【0003】また、メディア機器の小型化、薄型化、軽
量化の実現には、システムLSIの技術も重要である。
システムLSIは、周辺回路のLSIを取り込みながら
1チップ化への技術を着実に進歩させている。しかし、
システムLSIの開発においては、長い開発期間と、異
種プロセス混合によるチップコスト上昇を招くことにな
る。これにより、メディア機器が要望する短納期、低コ
ストを満足できないのが現状である。[0003] In addition, the technology of the system LSI is also important in realizing the miniaturization, thinning, and weight reduction of media devices.
The system LSI has steadily advanced the technology for one chip while taking in the LSI of the peripheral circuit. But,
In the development of a system LSI, a long development period and an increase in chip cost due to a mixture of heterogeneous processes are caused. As a result, the current situation is that short delivery times and low costs required by media devices cannot be satisfied.
【0004】[0004]
【発明が解決しようとする課題】上述の理由により、3
次元実装を主体とするシステム機能実装の要求が高ま
り、システムLSIと実装技術の統合が重要になってき
た。メディア機器産業では、周波数(高速化)と納期
(短納期)で成長の度合いが決められる。このため、内
蔵されるLSIも、実装やパッケージ技術によって可能
な限り接続長、配線長を短縮しなければならない。この
ような理由から、3次元実装モジュールは様々な工夫が
なされ実用化の段階に入ってきている。For the above-mentioned reasons, 3
There has been an increasing demand for implementation of system functions mainly in three-dimensional implementation, and integration of system LSI and implementation technology has become important. In the media equipment industry, the degree of growth is determined by frequency (higher speed) and delivery time (short delivery time). For this reason, the connection length and the wiring length of the built-in LSI must be reduced as much as possible by mounting and package technology. For these reasons, various ideas have been devised for the three-dimensional mounting module and the three-dimensional mounting module has entered the stage of practical use.
【0005】例えば、3次元実装モジュールは、従来、
次のような構成が実用化、あるいは実用化段階にある。
まず、(A)として、TCP(Tape Carrier Package)
を積層し、チップ積層間の接続はTCPのアウターリー
ドで達成する。また、(B)として、TCPの積層間に
配線用の枠体を配備して、チップ積層間の接続を達成す
る。その他、(C)として、チップレベルで積層し、チ
ップ積層間を導電材で接続したもの等、様々な技術があ
る。For example, conventionally, a three-dimensional mounting module is
The following configuration is in practical use or in practical use.
First, as (A), TCP (Tape Carrier Package)
And connection between chip stacks is achieved by outer leads of TCP. Also, as (B), a wiring frame is provided between the stacks of TCPs to achieve connection between the chip stacks. In addition, as (C), there are various techniques such as stacking at a chip level and connecting the chip stacks with a conductive material.
【0006】このような従来技術によれば、チップ積層
間は、何らかのインタポーザを介して電気的に接続され
る必要がある。このようなインタポーザ間の接続構成
は、上記(A)や(C)のような、外部で接続する構成
と、上記(B)のような、内部で接続する構成がある。
いずれにしても、3次元実装モジュールの構造が達成さ
れて初めてモジュール製品としての電気的動作が認めら
れ、測定、検査等が可能となる。According to such a conventional technique, it is necessary to electrically connect the chip stacks via some kind of interposer. The connection configuration between the interposers includes an external connection configuration as in the above (A) and (C) and an internal connection configuration as in the above (B).
In any case, only when the structure of the three-dimensional mounting module is achieved, electrical operation as a module product is recognized, and measurement and inspection can be performed.
【0007】そこで、3次元実装モジュールとして測
定、検査等の結果、不良と判定された場合は、良品化の
ためのリペア(またはリワーク)作業をすることにな
る。すなわち、3次元実装モジュールでは、3次元への
組立て段階において、共通電極と非共通電極の処理の仕
方、リペア(またはリワーク)作業性を考慮した接続形
態が重要である。この点において、上述の従来技術では
時間及びコストが嵩むという問題がある。[0007] Therefore, if the three-dimensional mounting module is determined to be defective as a result of measurement, inspection, or the like, repair (or rework) work is performed for non-defective products. That is, in the three-dimensional mounting module, at the stage of three-dimensional assembling, it is important to consider a processing method of the common electrode and the non-common electrode and a connection form in consideration of repair (or rework) workability. In this respect, there is a problem that time and cost increase in the above-described conventional technology.
【0008】さらに、メディア機器には高周波を扱うも
のも少なくない。上記のような従来の3次元実装モジュ
ールとしてのチップセットでは、ノイズの侵入に対して
積極的な防御策を講じていないのが現状である。[0008] Furthermore, there are many media devices that handle high frequencies. At present, a chipset as a conventional three-dimensional mounting module as described above does not take aggressive measures against intrusion of noise.
【0009】本発明は上記のような事情を考慮してなさ
れたもので、3次元への組立て段階における容易性、リ
ペア(またはリワーク)作業性に優れ、耐ノイズ性能を
構造的に有するフレキシブル回路基板を用いた3次元実
装モジュール構成の半導体装置を提供しようとするもの
である。SUMMARY OF THE INVENTION The present invention has been made in view of the above-described circumstances, and is excellent in ease of assembling into a three-dimensional structure, excellent in repair (or rework) workability, and has a structurally noise-resistant flexible circuit. An object of the present invention is to provide a semiconductor device having a three-dimensional mounting module configuration using a substrate.
【0010】[0010]
【課題を解決するための手段】本発明の半導体装置は、
ベース領域及びその周辺に連設された1つ以上の実装領
域、かつ実装領域の周縁部分に設けられた所定電位の導
電領域を有し、ベース領域上方に各実装領域が折り重ね
られるように形成されたフレキシブル回路基板と、前記
実装領域に対応して実装された電子部品と、前記電子部
品を保護すべくそれぞれ所定の外形枠を有し前記導電領
域に電気的に接続される積層支持体と、前記積層支持体
と前記フレキシブル回路基板によって前記電子部品を積
層し固定するための接着部材とを具備したことを特徴と
する。また、本発明の半導体装置は、フレキシブル回路
基板に関し、外部端子領域をさらに含むことを特徴とし
ている。According to the present invention, there is provided a semiconductor device comprising:
It has a base region and one or more mounting regions connected to the periphery thereof, and a conductive region of a predetermined potential provided at a peripheral portion of the mounting region, and is formed such that each mounting region is folded over the base region. A flexible circuit board, an electronic component mounted corresponding to the mounting area, and a laminated support electrically connected to the conductive area having a predetermined outer shape frame to protect the electronic component. And an adhesive member for laminating and fixing the electronic component by the laminated support and the flexible circuit board. Further, the semiconductor device of the present invention relates to a flexible circuit board, and further includes an external terminal region.
【0011】本発明の半導体装置によれば、フレキシブ
ル回路基板に電子部品を実装した時点で、モジュール製
品としての動作が可能になる。これにより、3次元実装
モジュールとして組み立てられる以前に測定、検査等が
実施できる。According to the semiconductor device of the present invention, the operation as a module product becomes possible when electronic components are mounted on the flexible circuit board. Thus, measurement, inspection, and the like can be performed before being assembled as a three-dimensional mounting module.
【0012】さらに、実装領域の周縁部分に設けられた
所定電位の導電領域と、積層支持体とが電気的に接続さ
れる構成は、3次元実装モジュールとして組み立てた
際、電子部品の電気的シールドとして作用する。Further, the structure in which the conductive region of a predetermined potential provided on the peripheral portion of the mounting region is electrically connected to the laminated support is such that when assembled as a three-dimensional mounting module, the electric shield of the electronic component is provided. Act as
【0013】本発明の半導体装置はさらに好ましくは、
前記積層支持体を前記フレキシブル回路基板の所定領域
上に配するための位置決め機構をさらに具備したことを
特徴とする。これにより、組み立て精度の向上が図れ
る。The semiconductor device of the present invention is more preferably
A positioning mechanism for arranging the laminated support on a predetermined area of the flexible circuit board is further provided. Thereby, the assembling accuracy can be improved.
【0014】[0014]
【発明の実施の形態】図1(a)〜(c)は、それぞれ
本発明の第1実施形態に係る半導体装置の構成を組み立
て順に示す概観図である。図1(a)に示すように、フ
レキシブル回路基板11は、ベース領域110とその周
辺に連設された実装領域111,112,113を有
し、保護膜下に所定の導電パターン(図示せず)が形成
されている。また、ベース領域110の周辺で上記実装
領域が設けられない領域に外部端子部115が設けられ
ている。外部端子部115は、ここではコネクタ端子で
ある。1A to 1C are schematic views showing the structure of a semiconductor device according to a first embodiment of the present invention in the order of assembly. As shown in FIG. 1A, the flexible circuit board 11 has a base region 110 and mounting regions 111, 112, 113 provided continuously around the base region 110, and a predetermined conductive pattern (not shown) under the protective film. ) Is formed. Further, an external terminal portion 115 is provided in a region around the base region 110 where the mounting region is not provided. The external terminal 115 is a connector terminal here.
【0015】フレキシブル回路基板11において、実装
領域111,112,113にはそれぞれ主に電子部品
121,122,123が各対応し、フェイスダウン実
装されている。電子部品121,122,123は、メ
モリチップやシステムLSIチップ、コントロールユニ
ットその他様々考えられる。In the flexible circuit board 11, electronic components 121, 122 and 123 mainly correspond to the mounting areas 111, 112 and 113, respectively, and are mounted face-down. The electronic components 121, 122, and 123 may be various types such as a memory chip, a system LSI chip, a control unit, and the like.
【0016】このような電子部品121,122,12
3のフェイスダウン実装としては、例えば、上記各電子
部品のバンプ電極とフレキシブル回路基板11の所定の
導電パターンとのハンダ付けが考えられる。また、AC
F(異方性導電フィルム)による接続も考えられる。す
なわち、上記各電子部品のバンプ電極とフレキシブル回
路基板11の所定の導電パターンとの間にACF(異方
性導電フィルム)を介在させ加熱圧着する。これによ
り、ACF中の導電粒子によって各電子部品121,1
22,123とフレキシブル回路基板11の導電パター
ンとの必要な電気的接続が得られる。その他、ACP
(異方性導電ペースト)接合、絶縁樹脂の収縮力によっ
て電気的接続を得るNCP接合、バンプによる金−金、
金−錫などの金属共晶接合など、様々考えられる。ま
た、場合によってはワイヤボンディング方式を用いるフ
ェイスアップ実装も適用可能である。さらに、極薄のI
Cパッケージの実装も考えられ、電子部品の実装形態は
別段限定されることはない。Such electronic components 121, 122, 12
As the face-down mounting of No. 3, for example, soldering of the bump electrode of each electronic component and a predetermined conductive pattern of the flexible circuit board 11 can be considered. AC
Connection by F (anisotropic conductive film) is also conceivable. That is, an ACF (anisotropic conductive film) is interposed between the bump electrode of each of the electronic components and a predetermined conductive pattern of the flexible circuit board 11, and then heat-pressed. Thereby, each electronic component 121, 1 is formed by the conductive particles in the ACF.
The necessary electrical connection between the conductive patterns 22 and 123 and the conductive pattern of the flexible circuit board 11 is obtained. Other, ACP
(Anisotropic conductive paste) bonding, NCP bonding for obtaining electrical connection by contraction force of insulating resin, gold-gold by bump,
Various methods such as eutectic bonding of metal such as gold-tin can be considered. In some cases, face-up mounting using a wire bonding method is also applicable. In addition, the ultra-thin I
Mounting of the C package is also conceivable, and the mounting form of the electronic component is not particularly limited.
【0017】フレキシブル回路基板11は、ポリイミド
のような自由に折り曲げることのできる柔らかい基材で
構成されている。フレキシブル回路基板11は、ベース
領域110上方に各実装領域111〜113が予め決め
られた順番(f1〜f3)で折り重ねられるように構成
されている。The flexible circuit board 11 is made of a soft base material such as polyimide which can be bent freely. The flexible circuit board 11 is configured such that the mounting areas 111 to 113 are folded over the base area 110 in a predetermined order (f1 to f3).
【0018】このフレキシブル回路基板11において、
各実装領域111〜113の周縁部分に所定電位、例え
ば接地電位の導電領域116が形成されている。導電領
域116は、図示のようにライン状のランドとして設け
る。あるいは所々にランドとして設けるようにしてもよ
い。In this flexible circuit board 11,
A conductive region 116 having a predetermined potential, for example, a ground potential is formed on the peripheral portion of each of the mounting regions 111 to 113. The conductive region 116 is provided as a linear land as illustrated. Alternatively, they may be provided as lands in some places.
【0019】このフレキシブル回路基板11には、導電
処理スペーサ13(13a,13b,13c)が装着さ
れる。導電処理スペーサ13は、上記電子部品121〜
123を保護すべく、それぞれ所定の外形枠を有し、か
つ導電領域116に電気的に接続されるものである。The conductive processing spacers 13 (13a, 13b, 13c) are mounted on the flexible circuit board 11. The conductive processing spacer 13 is provided with the electronic components 121 to 121.
In order to protect 123, each has a predetermined outer frame and is electrically connected to the conductive region 116.
【0020】導電処理スペーサ13に関し、ここでは、
電子部品121の保護のため一番始めに配される導電処
理スペーサを13aとし、図1(a)に示している。さ
らに、実装領域111が折り重ねられ、その上に配され
る、電子部品122保護のための導電処理スペーサを1
3bとし、図1(b)に示している。実装領域112が
折り重ねられ、その上に配される導電処理スペーサ13
cは、図1(c)のように実装領域113が折り重ねら
れた下方に設けられ、電子部品123を保護する。Regarding the conductive treatment spacer 13, here,
FIG. 1A shows a conductive treatment spacer 13a which is disposed first to protect the electronic component 121. Further, the conductive processing spacer for protecting the electronic component 122, which is formed by folding the mounting area 111 and arranging thereon, is provided.
3b and shown in FIG. 1 (b). The mounting region 112 is folded and the conductive processing spacer 13 disposed thereon is provided.
1c is provided below the mounting area 113 folded as shown in FIG. 1C to protect the electronic component 123.
【0021】図1(b),(c)に示すように、導電処
理スペーサ13は、フレキシブル回路基板上に重なって
固着され、電子部品121〜123それぞれを取り囲む
形態をとる。すなわち、各実装領域111〜113が折
り重ねられたときに各電子部品121〜123それぞれ
の積層を支持する。As shown in FIGS. 1B and 1C, the conductive processing spacer 13 is fixedly overlapped on the flexible circuit board and surrounds each of the electronic components 121 to 123. That is, when the mounting regions 111 to 113 are folded, the electronic components 121 to 123 support the respective layers.
【0022】導電処理スペーサ13(13a〜13c)
は、リフロー耐熱性を考慮した樹脂材料にメッキを施し
たもの等、各種考えられる。例えばポリイミド樹脂の成
形品にニッケルメッキしたものなどである。導電処理ス
ペーサ13と導電領域116とは、金属フィラーを含む
導電性の接着材料や導電性の両面テープ等で接続、固定
される。Conductive treatment spacer 13 (13a to 13c)
Various types are conceivable, such as those obtained by plating a resin material in consideration of reflow heat resistance. For example, a molded article of a polyimide resin is nickel-plated. The conductive processing spacer 13 and the conductive region 116 are connected and fixed with a conductive adhesive material containing a metal filler, a conductive double-sided tape, or the like.
【0023】なお、図示しないが、上記電子部品12
1,122,123に関係する小型の電子部品(周辺素
子)も幾つか実装されることも考えられる。例えばチッ
プコンデンサやチップ抵抗等である。さらにはクロック
生成に必要なクリスタルも実装されることがある。これ
らの周辺素子も導電処理スペーサ13の内側に設けられ
ることが望ましい。しかし、製品の小型化を優先させた
場合、導電処理スペーサ13の外側に沿うように配され
ることもある。Although not shown, the electronic component 12
Some small electronic components (peripheral elements) related to 1, 122, and 123 may be mounted. For example, a chip capacitor or a chip resistor is used. Furthermore, a crystal required for clock generation may be mounted. It is desirable that these peripheral elements are also provided inside the conductive processing spacer 13. However, if priority is given to miniaturization of the product, the product may be arranged along the outside of the conductive processing spacer 13.
【0024】図2(a),(b)は、それぞれ図1の半
導体装置の一部を示す断面図である。実装領域111が
折り曲げられ、電子部品121がベース領域110上方
に配設された形態を示している。電子部品121の実装
に関し、ACF(異方性導電フィルム)による実装例を
用いている。図2(b)は同図(a)のさらに部分的な
詳細を示す拡大図である。すなわち、フレキシブル回路
基板11は、ポリイミドなどの基材101に導電パター
ン102が形成され、レジスト層103で保護されてい
る。導電パターン102上の所定の端子と、電子部品1
21のバンプ電極BMPが、ACF(異方性導電フィル
ム)を介在させて電気的に接続している構成である。FIGS. 2A and 2B are cross-sectional views each showing a part of the semiconductor device of FIG. The mounting region 111 is bent, and the electronic component 121 is disposed above the base region 110. Regarding the mounting of the electronic component 121, a mounting example using an ACF (anisotropic conductive film) is used. FIG. 2B is an enlarged view showing further partial details of FIG. That is, the flexible circuit board 11 has a conductive pattern 102 formed on a base material 101 such as polyimide, and is protected by the resist layer 103. A predetermined terminal on the conductive pattern 102 and the electronic component 1
This is a configuration in which 21 bump electrodes BMP are electrically connected via an ACF (anisotropic conductive film).
【0025】図2(a),(b)に示すように、導電処
理スペーサ13(図は13a)は、樹脂材料131及び
メッキ層132を含む。導電処理スペーサ13は、その
接着領域21に導電性の接着剤(または導電性の両面テ
ープ等)が用いられ、フレキシブル回路基板11上の導
電領域(例えばGNDライン)116に電気的に接続さ
れている。さらに、ベース領域110上への固着のため
接着領域22において接着部材が用いられる。ベース領
域110上への固着は、導電性の接着部材である必要は
ない。これにより、図示の電子部品121はこの導電処
理スペーサ13に囲まれ保護される。As shown in FIGS. 2A and 2B, the conductive treatment spacer 13 (FIG. 13A) includes a resin material 131 and a plating layer 132. The conductive processing spacer 13 uses a conductive adhesive (or a conductive double-sided tape or the like) for the bonding region 21 and is electrically connected to a conductive region (for example, a GND line) 116 on the flexible circuit board 11. I have. Further, an adhesive member is used in the adhesive region 22 for fixing on the base region 110. The fixation on the base region 110 does not need to be a conductive adhesive member. Thus, the illustrated electronic component 121 is protected by being surrounded by the conductive processing spacer 13.
【0026】他の電子部品122や123、その他周辺
の小型の電子部品もあればそれを含め、図示しないが上
記と同様、ベース領域110上方に配設されるように、
各実装領域112,113が順に折り重ねられる。これ
により、導電処理スペーサ13とフレキシブル回路基板
11が一体となって各電子部品(121〜123その
他)が積層され、固定される。Although there are other electronic components 122 and 123 and other small electronic components in the vicinity, not shown, as described above, the electronic components are arranged above the base region 110.
Each of the mounting areas 112 and 113 is sequentially folded. As a result, the electronic component (121 to 123 and others) is laminated and fixed with the conductive processing spacer 13 and the flexible circuit board 11 integrated.
【0027】上記第1実施形態の構成によれば、フレキ
シブル回路基板11に電子部品(121〜123その
他)を実装した時点で、モジュール製品としての動作が
可能になる。これにより、3次元実装モジュールとして
組み立てられる以前に測定、検査等が実施できる。According to the configuration of the first embodiment, when electronic components (121 to 123 and others) are mounted on the flexible circuit board 11, operation as a module product becomes possible. Thus, measurement, inspection, and the like can be performed before being assembled as a three-dimensional mounting module.
【0028】さらに、導電処理スペーサ13は、各実装
領域111〜113の周縁部分に設けられた所定電位
(ここでは接地電位)の導電領域116と電気的に接続
される構成である。これにより、図1(c)に示すよう
に少なくとも各電子部品121〜123が3次元実装モ
ジュールとして組み立てられた際、各電子部品121〜
123の電気的シールドが構成される。Further, the conductive processing spacer 13 is configured to be electrically connected to a conductive region 116 of a predetermined potential (here, a ground potential) provided on the peripheral portion of each of the mounting regions 111 to 113. Thereby, when at least each of the electronic components 121 to 123 is assembled as a three-dimensional mounting module as shown in FIG.
123 electrical shields are configured.
【0029】これにより、例えばフレキシブル回路基板
11の端から入るノイズに対して導電領域116がシー
ルド(プロテクト)に寄与する。また、例えば電子部品
121〜123の端部方向から入るノイズに対して導電
処理スペーサ13がシールド(プロテクト)に寄与す
る。Thus, for example, the conductive region 116 contributes to shielding (protection) against noise entering from the end of the flexible circuit board 11. In addition, for example, the conductive processing spacer 13 contributes to shielding (protection) against noise entering from the end portions of the electronic components 121 to 123.
【0030】このようなことから、本発明の構成は、3
次元実装モジュールとして、リペア(またはリワーク)
作業性に優れる。また、本発明の3次元実装モジュール
構成は、フレキシブル回路基板11上に各電子部品(1
21〜123その他)を実装してフレキシブル回路基板
11、導電処理スペーサ13と共に折り重ねる形態であ
る。これにより、ICチップを積み重ねるスタックド・
パッケージなどと比較して、ICのサイズやパッド配置
の制約が極めてゆるいといえる。スタックド・パッケー
ジでは、組み合わせるICの大きさやIC端子位置など
様々な制約がある。From the above, the configuration of the present invention is as follows.
Repair (or rework) as a dimension mounting module
Excellent workability. In addition, the three-dimensional mounting module configuration of the present invention provides the electronic components (1) on the flexible circuit board 11.
21 to 123, etc.), and are folded together with the flexible circuit board 11 and the conductive processing spacer 13. This makes it possible to stack IC chips
It can be said that the restrictions on the IC size and pad arrangement are extremely loose compared to the package and the like. The stacked package has various restrictions such as the size of the IC to be combined and the positions of the IC terminals.
【0031】すなわち、本発明に係る3次元実装モジュ
ールは、ICの種類、組み合わせの自由度が広く、複数
の周辺素子まで実装できる利点がある。しかも、ノイズ
の侵入に対する保護手段(導電領域116及び導電処理
スペーサ13)が配備できる。これらを考慮すれば、電
気特性的にも最適なマルチチップのモジュール化が可能
である。That is, the three-dimensional mounting module according to the present invention has the advantage that the degree of freedom of the types and combinations of ICs is wide and that a plurality of peripheral elements can be mounted. Moreover, protection means (conductive region 116 and conductive processing spacer 13) against noise intrusion can be provided. By taking these factors into account, it is possible to make a multi-chip module that is optimal also in terms of electrical characteristics.
【0032】図3(a)〜(c)は、それぞれ本発明の
第2実施形態に係る半導体装置の構成を組み立て順に示
す概観図である。前記第1実施形態と同様の箇所には同
一の符号を付している。FIGS. 3A to 3C are schematic views showing the configuration of a semiconductor device according to a second embodiment of the present invention in the order of assembly. The same parts as those in the first embodiment are denoted by the same reference numerals.
【0033】この実施形態では前記第1実施形態におけ
る導電領域116に代えて、フレキシブル回路基板11
に位置決めを兼ねた開孔ランド31を設けている。導電
処理スペーサ13(13a〜13c)それぞれにも、開
孔ランド31の位置に合う同等の大きさの接続開孔32
を設けている。フレキシブル回路基板11における開孔
ランド31は前記第1実施形態と同様に所定電位、例え
ば接地電位に繋がる。導電処理スペーサ13は、接続開
孔32をフレキシブル回路基板11の開孔ランド31に
合わせて導電性の接着部材により装着する(図3
(a),(b))。In this embodiment, a flexible circuit board 11 is used instead of the conductive region 116 in the first embodiment.
Is provided with an opening land 31 also serving as a positioning. Each of the conductive processing spacers 13 (13a to 13c) also has a connection opening 32 of the same size that matches the position of the opening land 31.
Is provided. The aperture land 31 in the flexible circuit board 11 is connected to a predetermined potential, for example, a ground potential, as in the first embodiment. The conductive processing spacer 13 is mounted with a conductive adhesive member so that the connection opening 32 is aligned with the opening land 31 of the flexible circuit board 11 (FIG. 3).
(A), (b)).
【0034】導電性の接着部材は、図示しないが例えば
熱硬化タイプの導電性接着剤を用いる。その他、導電性
接着シートなどが考えられる。導電性接着シートの場
合、フレキシブル回路基板11の開孔ランド31及び導
電処理スペーサ13の接続開孔32と同じように位置す
る同等の大きさの開孔が形成されていることが望まし
い。Although not shown, for example, a thermosetting conductive adhesive is used for the conductive adhesive member. In addition, a conductive adhesive sheet or the like is conceivable. In the case of a conductive adhesive sheet, it is preferable that openings of the same size are formed in the same manner as the opening lands 31 of the flexible circuit board 11 and the connection openings 32 of the conductive processing spacer 13.
【0035】図3(c)に示すように、モジュールとし
て実装領域積層後に導電性のピン33が破線矢印のよう
に差込まれる。ピン33は導電性の接着剤と共に差し込
まれ固着されてもよい。または、ピン33にネジを切
り、導電処理スペーサ13にネジ止めをしてもよい。あ
るいは、ピン33は最初にベース領域110裏面から予
め差し込んでおき、ピン33の位置決めを伴って各実装
領域及び導電処理スペーサを積層、固定していく手法を
とってもよい。その他図示しないが、最上層に設ける放
熱フィン等のヒートシンクをピン33に繋げてもよい。As shown in FIG. 3C, the conductive pins 33 are inserted as indicated by broken arrows after the mounting area is laminated as a module. The pins 33 may be inserted and fixed together with a conductive adhesive. Alternatively, a screw may be cut in the pin 33 and the conductive processing spacer 13 may be screwed. Alternatively, the pins 33 may be inserted in advance from the back surface of the base region 110 in advance, and the mounting regions and the conductive processing spacers may be stacked and fixed together with the positioning of the pins 33. Although not shown, a heat sink such as a radiation fin provided on the uppermost layer may be connected to the pin 33.
【0036】このような構成によって導電処理スペーサ
13は、前記第1実施形態と同様にフレキシブル回路基
板上に重なって固着され、電子部品121〜123それ
ぞれを取り囲む形態をとる。すなわち、各実装領域11
1〜113が折り重ねられたときに各電子部品121〜
123それぞれの積層を支持し、電気的シールドが構成
される。With such a configuration, the conductive processing spacer 13 overlaps and is fixed on the flexible circuit board as in the first embodiment, and takes a form surrounding each of the electronic components 121 to 123. That is, each mounting area 11
When the electronic components 121 to 113 are folded,
The electrical shield is formed by supporting each of the 123 layers.
【0037】これにより、例えばフレキシブル回路基板
11の端、電子部品121〜123の端部方向から入る
ノイズに対してから入るノイズに対して導電領域116
及び導電処理スペーサ13がシールド(プロテクト)に
寄与する。Thus, for example, the conductive region 116 is protected against noise entering from the end of the flexible circuit board 11 or the end of the electronic components 121 to 123.
And the conductive processing spacer 13 contributes to the shield (protection).
【0038】この第2実施形態では、3次元実装モジュ
ールとして、リペア(またはリワーク)作業性に優れる
ばかりでなく、組み立て時の位置決めが極めて容易にな
る。すなわち、位置決めを兼ねた開孔ランド31,32
とピン33の挿入によって、組み立て性(組み立ての早
さ、精度)は著しく向上する。位置決め精度の向上によ
って、より小さいクリアランスで製品設計が可能となる
利点がある。また、第1実施形態の導電領域116に比
べて占有領域を狭くしているので通常の配線領域が増や
せる利点がある。これにより、よりコンパクトな3次元
実装モジュールが実現できる。According to the second embodiment, not only the repair (or rework) workability is excellent as a three-dimensional mounting module, but also the positioning at the time of assembly becomes extremely easy. That is, the opening lands 31 and 32 which also serve as positioning.
By the insertion of the pins 33, the assemblability (speed and accuracy of assembling) is significantly improved. By improving the positioning accuracy, there is an advantage that a product can be designed with a smaller clearance. Further, since the occupied area is narrowed as compared with the conductive area 116 of the first embodiment, there is an advantage that the normal wiring area can be increased. Thereby, a more compact three-dimensional mounting module can be realized.
【0039】その他の効果は前記第1の実施形態と同様
である。すなわち、ICの種類、組み合わせの自由度が
広く、複数の周辺素子まで実装できる利点がある。しか
も、ノイズの侵入に対する保護手段(導電領域116及
び導電処理スペーサ13)が配備できる。これらを考慮
すれば、電気特性的にも最適なマルチチップのモジュー
ル化が可能である。Other effects are the same as those of the first embodiment. That is, there is an advantage that the degree of freedom of the types and combinations of ICs is wide and that a plurality of peripheral elements can be mounted. Moreover, protection means (conductive region 116 and conductive processing spacer 13) against noise intrusion can be provided. By taking these factors into account, it is possible to make a multi-chip module that is optimal also in terms of electrical characteristics.
【0040】図4(a)〜(c)は、それぞれ本発明の
第3実施形態に係る半導体装置の構成を組み立て順に示
す概観図である。前記第1実施形態と同様の箇所には同
一の符号を付している。FIGS. 4A to 4C are schematic views showing the configuration of a semiconductor device according to the third embodiment of the present invention in the order of assembly. The same parts as those in the first embodiment are denoted by the same reference numerals.
【0041】この実施形態では前記第1実施形態に比べ
て、導電処理スペーサ13(13a〜13c)及びフレ
キシブル回路基板11それぞれに、位置決めを兼ねたボ
ス(突起)41及びこれが嵌る開孔42を設けている。
開孔42はボス41の高さに合わせて導電処理スペーサ
13の裏面側で所定深さをもって形成される。図示しな
いが、導電処理スペーサ13aのボスはフレキシブル回
路基板11下部からあまり突出させないよう短くするな
ど配慮すべきである。メイン基板への実装の妨げとなら
ないようにするためである。In this embodiment, a boss (projection) 41 also serving as a positioning and an opening 42 in which the boss 41 is fitted are provided on each of the conductive processing spacers 13 (13a to 13c) and the flexible circuit board 11 as compared with the first embodiment. ing.
The opening 42 is formed at a predetermined depth on the back surface of the conductive processing spacer 13 in accordance with the height of the boss 41. Although not shown, consideration should be given to shortening the boss of the conductive processing spacer 13a so as not to protrude much from the lower part of the flexible circuit board 11. This is so as not to hinder the mounting on the main board.
【0042】導電領域116(例えばGNDライン)は
分離しているが、導電処理スペーサ13により電気的に
繋がる。すなわち、導電処理スペーサ13は、ボス41
をフレキシブル回路基板11裏面側に設けられた開孔部
42に嵌め合わせて固着する(図4(a))。その後、
電子部品122を搭載した実装領域112が折り重ねら
れ、導電性の接着部材により固着される(図4
(b))。Although the conductive region 116 (eg, GND line) is separated, it is electrically connected by the conductive processing spacer 13. That is, the conductive processing spacer 13 is
Is fitted and fixed to the opening 42 provided on the back surface side of the flexible circuit board 11 (FIG. 4A). afterwards,
The mounting area 112 on which the electronic component 122 is mounted is folded and fixed with a conductive adhesive member (FIG. 4).
(B)).
【0043】図4(c)に示すように、最上部のフレキ
シブル回路基板11にも導電処理スペーサ13の一部に
達する開孔部42を設けてもよい。その場合、3次元モ
ジュールの上部にヒートシンクなどを配備する際の位置
決めに寄与する。As shown in FIG. 4C, the uppermost flexible circuit board 11 may be provided with an opening 42 reaching a part of the conductive processing spacer 13. In that case, it contributes to positioning when a heat sink or the like is provided above the three-dimensional module.
【0044】このような構成によって導電処理スペーサ
13は、前記第1実施形態と同様に、フレキシブル回路
基板上に重なって固着され、電子部品121〜123そ
れぞれを取り囲む形態をとる。すなわち、各実装領域1
11〜113が折り重ねられたときに各電子部品121
〜123それぞれの積層を支持し、電気的シールドが構
成される。With such a configuration, the conductive processing spacer 13 overlaps and is fixed on the flexible circuit board as in the first embodiment, and takes a form surrounding each of the electronic components 121 to 123. That is, each mounting area 1
When the electronic components 121 and 113 are folded,
To 123 are supported to form an electric shield.
【0045】これにより、例えばフレキシブル回路基板
11の端から入るノイズに対して導電領域116がシー
ルド(プロテクト)に寄与する。また、例えば電子部品
121〜123の端部方向から入るノイズに対して導電
処理スペーサ13がシールド(プロテクト)に寄与す
る。Thus, for example, the conductive region 116 contributes to shielding (protection) against noise entering from the end of the flexible circuit board 11. In addition, for example, the conductive processing spacer 13 contributes to shielding (protection) against noise entering from the end portions of the electronic components 121 to 123.
【0046】この第3実施形態においても第2実施形態
と同様に、3次元実装モジュールとして、リペア(また
はリワーク)作業性に優れるばかりでなく、組み立て時
の位置決めが極めて容易になる。すなわち、位置決めを
兼ねたボス41及びこれが嵌め合わされる開孔部42に
よって、組み立て性(組み立ての早さ、精度)は著しく
向上する。位置決め精度の向上によって、より小さいク
リアランスで製品設計が可能となる利点がある。これに
より、よりコンパクトな3次元実装モジュールが実現で
きる。In the third embodiment, as in the second embodiment, not only the repair (or rework) workability is excellent as a three-dimensional mounting module, but also the positioning during assembly becomes extremely easy. In other words, the boss 41 also serving as the positioning and the opening 42 into which the boss 41 is fitted, the assemblability (the speed and accuracy of assembling) is remarkably improved. By improving the positioning accuracy, there is an advantage that a product can be designed with a smaller clearance. Thereby, a more compact three-dimensional mounting module can be realized.
【0047】その他の効果は前記第1の実施形態と同様
である。すなわち、ICの種類、組み合わせの自由度が
広く、複数の周辺素子まで実装できる利点がある。しか
も、ノイズの侵入に対する保護手段(導電領域116及
び導電処理スペーサ13)が配備できる。これらを考慮
すれば、電気特性的にも最適なマルチチップのモジュー
ル化が可能である。The other effects are the same as those of the first embodiment. That is, there is an advantage that the degree of freedom of the types and combinations of ICs is wide and that a plurality of peripheral elements can be mounted. Moreover, protection means (conductive region 116 and conductive processing spacer 13) against noise intrusion can be provided. By taking these factors into account, it is possible to make a multi-chip module that is optimal also in terms of electrical characteristics.
【0048】図5(a),(b)は、それぞれ本発明の
第4実施形態に係る半導体装置の構成であり、(a)は
組み立て前の平面図、(b)は組立後の3次元実装モジ
ュールの概略構成を示す任意の断面図である。前記第1
実施形態と同様の箇所には同一の符号を付して説明は省
略する。FIGS. 5A and 5B show the configuration of a semiconductor device according to a fourth embodiment of the present invention, wherein FIG. 5A is a plan view before assembling, and FIG. 5B is three-dimensional after assembling. FIG. 3 is an arbitrary cross-sectional view illustrating a schematic configuration of a mounting module. The first
The same parts as those in the embodiment are denoted by the same reference numerals, and description thereof will be omitted.
【0049】この第4実施形態においては、前記第1実
施形態に比べて、フレキシブル回路基板51が異なって
いる。図示のように、フレキシブル回路基板51のベー
ス領域110の裏面において、破線のような外部端子部
(例えばボール電極)52が設けられている。すなわ
ち、前記第1実施形態(図1)で示した外部端子部11
5を、コネクタ端子の代りにアレイタイプの電極(5
2)とした構成となっている。In the fourth embodiment, a flexible circuit board 51 is different from the first embodiment. As shown in the figure, on the back surface of the base region 110 of the flexible circuit board 51, an external terminal portion (for example, a ball electrode) 52 is provided as shown by a broken line. That is, the external terminal portion 11 shown in the first embodiment (FIG. 1)
5 is replaced by an array-type electrode (5
2).
【0050】実装領域(111〜113)を配したフレ
キシブル回路基板51の主表面において、図示しない外
部端子に相当する導電パターンの端部は、ビアパターン
(図示せず)を介して外部端子部(ボール電極)52に
接続されている。On the main surface of the flexible circuit board 51 on which the mounting regions (111 to 113) are arranged, the ends of the conductive patterns corresponding to the external terminals (not shown) are connected to the external terminal portions (not shown) via via patterns (not shown). Ball electrode) 52.
【0051】このフレキシブル回路基板51において
も、前記第1実施形態と同様、各実装領域111〜11
3の周縁部分に所定電位、例えば接地電位の導電領域1
16が形成されている。導電領域116は、図示のよう
にライン状のランドとして設ける。あるいは所々にラン
ドとして設けるようにしてもよい。Also in this flexible circuit board 51, as in the first embodiment, each of the mounting areas 111 to 11
A conductive region 1 at a predetermined potential, for example, a ground potential,
16 are formed. The conductive region 116 is provided as a linear land as illustrated. Alternatively, they may be provided as lands in some places.
【0052】さらに、導電処理スペーサ13が上記導電
領域116に電気的に接続されている。導電処理スペー
サ13は、それぞれ所定の外形枠を有して、電子部品1
21〜123それぞれを取り囲み、かつ電気的シールド
を構成する。すなわち、各実装領域111〜113が折
り重ねられたときに各電子部品121〜123それぞれ
の積層を支持し、電気的にもシールドする。導電処理ス
ペーサ13と導電領域116とは、金属フィラーを含む
導電性の接着材料や導電性の両面テープ等で接続、固定
される。Further, the conductive processing spacer 13 is electrically connected to the conductive region 116. The conductive processing spacers 13 each have a predetermined outer frame, and
21 to 123 and constitute an electric shield. That is, when the mounting regions 111 to 113 are folded, the electronic components 121 to 123 support the respective laminated layers and are also electrically shielded. The conductive processing spacer 13 and the conductive region 116 are connected and fixed with a conductive adhesive material containing a metal filler, a conductive double-sided tape, or the like.
【0053】なお、図示しないが、上記電子部品12
1,122,123に関係する小型の電子部品(周辺素
子)も幾つか実装されることも考えられる。例えばチッ
プコンデンサやチップ抵抗等である。さらにはクロック
生成に必要なクリスタルも実装されることがある。これ
らの周辺素子も導電処理スペーサ13の内側に設けられ
ることが望ましい。しかし、製品の小型化を優先させた
場合、導電処理スペーサ13の外側に沿うように配され
ることもある。Although not shown, the electronic component 12
Some small electronic components (peripheral elements) related to 1, 122, and 123 may be mounted. For example, a chip capacitor or a chip resistor is used. Furthermore, a crystal required for clock generation may be mounted. It is desirable that these peripheral elements are also provided inside the conductive processing spacer 13. However, if priority is given to miniaturization of the product, the product may be arranged along the outside of the conductive processing spacer 13.
【0054】これにより、フレキシブル回路基板51
は、導電処理スペーサ13(厚い領域131)を伴って
決められた順に折り重ねられ、各電子部品(121〜1
23)が前記第1実施形態のときと同様に積層固定され
る(図5(b))。Thus, the flexible circuit board 51
Are folded in a predetermined order with the conductive processing spacers 13 (thick regions 131), and each electronic component (121 to 1
23) are laminated and fixed in the same manner as in the first embodiment (FIG. 5B).
【0055】なお、図示しないが、この第4実施形態に
おいても、前記第2実施形態で説明したのと同様に、フ
レキシブル回路基板11及び導電処理スペーサ13それ
ぞれに、位置決めを兼ねた開孔ランド(31,32)、
ピン(33)に相当する構成を設けてもよい。あるい
は、前記第3実施形態で説明したのと同様に、フレキシ
ブル回路基板11及び導電処理スペーサ13それぞれ
に、位置決めを兼ねたボス(41)、開孔部(42)に
相当する構成を設けてもよい。これにより、モジュール
組み立ての精度向上が期待できる。Although not shown, also in the fourth embodiment, as described in the second embodiment, each of the flexible circuit board 11 and the conductive processing spacer 13 has an opening land (also serving as a positioning). 31, 32),
A configuration corresponding to the pin (33) may be provided. Alternatively, as described in the third embodiment, the flexible circuit board 11 and the conductive processing spacer 13 may each be provided with a configuration corresponding to a boss (41) also serving as a positioning and an opening (42). Good. As a result, an improvement in the accuracy of module assembly can be expected.
【0056】また、この第4実施形態では、ベース領域
110の周辺である四辺全てに各実装領域が設けられる
構成も十分考えられる。その場合も、導電処理スペーサ
を伴い各電子部品が決められた順に積層され、前記第1
実施形態のときと同様に固定される。In the fourth embodiment, a configuration in which each mounting area is provided on all four sides around the base area 110 is sufficiently conceivable. Also in this case, the electronic components are stacked together with the conductive processing spacer in a predetermined order, and the first
It is fixed in the same manner as in the embodiment.
【0057】このように第4実施形態の構成によって
も、第1実施形態と同様、フレキシブル回路基板51に
電子部品を実装した時点で、モジュール製品としての動
作が可能になる。これにより、3次元実装モジュールと
して組み立てられる以前に測定、検査等が実施できる。As described above, according to the configuration of the fourth embodiment, similarly to the first embodiment, the operation as a module product becomes possible when electronic components are mounted on the flexible circuit board 51. Thus, measurement, inspection, and the like can be performed before being assembled as a three-dimensional mounting module.
【0058】さらに、少なくとも各電子部品121〜1
23が3次元実装モジュールとして組み立てられた際、
各電子部品121〜123の電気的シールドが構成され
る。これにより、例えばフレキシブル回路基板11の端
から入るノイズに対して導電領域116がシールド(プ
ロテクト)に寄与する。また、例えば電子部品121〜
123の端部方向から入るノイズに対して導電処理スペ
ーサ13がシールド(プロテクト)に寄与する。Further, at least each of the electronic components 121 to 1
When 23 is assembled as a three-dimensional mounting module,
An electric shield for each of the electronic components 121 to 123 is configured. Thus, for example, the conductive region 116 contributes to shielding (protection) against noise entering from the end of the flexible circuit board 11. Also, for example, electronic components 121 to 121
The conductive processing spacer 13 contributes to shielding (protection) against noise entering from the end of the 123.
【0059】上記各実施形態によれば、3次元実装モジ
ュールとして、フレキシブル回路基板11上に各電子部
品(121〜123その他)を実装してフレキシブル回
路基板11、導電処理スペーサ13と共に折り重ねる形
態である。これにより、リペア(またはリワーク)作業
性に優れる。また、組み立て精度向上のため、開孔ラン
ド(31,32)及びピン(33)や、ボス(41)及
び開孔部(42)のような位置決めを工夫する構成が付
加できる。According to each of the above embodiments, as a three-dimensional mounting module, electronic components (121 to 123 and others) are mounted on the flexible circuit board 11 and folded together with the flexible circuit board 11 and the conductive processing spacer 13. is there. Thereby, the repair (or rework) workability is excellent. Further, in order to improve the assembling accuracy, it is possible to add a configuration for devising positioning such as the opening lands (31, 32) and the pin (33), the boss (41) and the opening (42).
【0060】また、本発明の3次元実装モジュール構成
によれば、ICチップを積み重ねるスタックド・パッケ
ージなどと比較して、ICのサイズやパッド配置の制約
が極めてゆるい。すなわち、ICの種類、組み合わせの
自由度が広く、複数の周辺素子まで実装できる利点があ
る。しかも、ノイズの侵入に対する保護手段(導電領域
116及び導電処理スペーサ13)が配備できる。これ
らを考慮すれば、電気特性的にも最適なマルチチップの
モジュール化が可能である。Further, according to the three-dimensional mounting module configuration of the present invention, the restrictions on the size and pad arrangement of the IC are extremely loose as compared with a stacked package in which IC chips are stacked. That is, there is an advantage that the degree of freedom of the types and combinations of ICs is wide and that a plurality of peripheral elements can be mounted. Moreover, protection means (conductive region 116 and conductive processing spacer 13) against noise intrusion can be provided. By taking these factors into consideration, it is possible to make a multi-chip module that is optimal in terms of electrical characteristics.
【0061】[0061]
【発明の効果】以上説明したように本発明の半導体装置
によれば、折り重ねて3次元実装モジュールにするべく
フレキシブル回路基板に電子部品を実装する。これによ
り、3次元実装モジュールへの組み立て以前に測定、検
査等が実施可能である。As described above, according to the semiconductor device of the present invention, electronic components are mounted on a flexible circuit board so as to be folded into a three-dimensional mounting module. As a result, measurement, inspection, and the like can be performed before assembly into a three-dimensional mounting module.
【0062】さらに、3次元実装モジュールとして組み
立てた場合、電子部品の積層固定と共に耐ノイズ構成、
すなわち、フレキシブル回路基板の周縁部の導電領域及
びこれに接続される導電処理スペーサが配備できる。ま
た、導電処理スペーサの位置決め構成も付加できる。Further, when assembled as a three-dimensional mounting module, the electronic components are stacked and fixed together with a noise-resistant configuration.
That is, the conductive region at the peripheral edge of the flexible circuit board and the conductive processing spacer connected thereto can be provided. Further, a positioning configuration of the conductive processing spacer can be added.
【0063】以上の結果、高密度3次元実装モジュール
への組み立て性、リペア(またはリワーク)作業性、自
由度に優れ、耐ノイズ性能を構造的に有して電気特性的
にも最適な、フレキシブル回路基板を用いた高信頼性の
3次元実装モジュール構成の半導体装置を提供すること
ができる。As a result, it is excellent in the assemblability into a high-density three-dimensional mounting module, the repair (or rework) workability, the flexibility, the noise resistance, the structure, and the flexibility optimal. A highly reliable semiconductor device having a three-dimensional mounting module configuration using a circuit board can be provided.
【図1】(a)〜(c)は、それぞれ本発明の第1実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。FIGS. 1A to 1C are schematic views showing the configuration of a semiconductor device according to a first embodiment of the present invention in the order of assembly.
【図2】(a),(b)は、それぞれ図1の半導体装置
の一部を示す断面図である。FIGS. 2A and 2B are cross-sectional views each showing a part of the semiconductor device of FIG. 1;
【図3】(a)〜(c)は、それぞれ本発明の第2実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。FIGS. 3A to 3C are schematic views showing the configuration of a semiconductor device according to a second embodiment of the present invention in the order of assembly.
【図4】(a)〜(c)は、それぞれ本発明の第3実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。FIGS. 4A to 4C are schematic views showing the configuration of a semiconductor device according to a third embodiment of the present invention in the order of assembly.
【図5】(a)〜(c)は、それぞれ本発明の第4実施
形態に係る半導体装置の構成を組み立て順に示す概観図
である。FIGS. 5A to 5C are schematic views showing the configuration of a semiconductor device according to a fourth embodiment of the present invention in the order of assembly.
11,51…フレキシブル回路基板 101…基材 102…導電パターン 103…レジスト層 110…ベース領域 111,112,113…実装領域 115,52…外部端子部 116…導電領域 121,122,123…電子部品 13…導電処理スペーサ 21…接着領域 31,32…開孔ランド 33…ピン 41…ボス(突起) 42…開孔部 ACF…異方性導電フィルム BMP…バンプ電極 11, 51 ... flexible circuit board 101 ... base material 102 ... conductive pattern 103 ... resist layer 110 ... base region 111, 112, 113 ... mounting region 115, 52 ... external terminal part 116 ... conductive region 121, 122, 123 ... electronic components DESCRIPTION OF SYMBOLS 13 ... Conductive processing spacer 21 ... Adhesion area 31, 32 ... Opening land 33 ... Pin 41 ... Boss (projection) 42 ... Opening part ACF ... Anisotropic conductive film BMP ... Bump electrode
Claims (4)
つ以上の実装領域、かつ実装領域の周縁部分に設けられ
た所定電位の導電領域を有し、ベース領域上方に各実装
領域が折り重ねられるように形成されたフレキシブル回
路基板と、 前記実装領域に対応して実装された電子部品と、 前記電子部品を保護すべくそれぞれ所定の外形枠を有し
前記導電領域に電気的に接続される積層支持体と、 前記積層支持体と前記フレキシブル回路基板によって前
記電子部品を積層し固定するための接着部材と、を具備
したことを特徴とする半導体装置。1. A base region and a peripheral region surrounding the base region.
One or more mounting areas, and a flexible circuit board having a conductive area of a predetermined potential provided at a peripheral portion of the mounting area, and formed such that each mounting area is folded over the base area; and An electronic component mounted correspondingly; a laminated support having a predetermined outer shape frame to protect the electronic component and electrically connected to the conductive region; and the laminated support and the flexible circuit board. A semiconductor device, comprising: an adhesive member for laminating and fixing the electronic components.
ス領域の周辺に連設された外部端子領域をさらに含むこ
とを特徴とする請求項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein the flexible circuit board further includes an external terminal region provided continuously around the base region.
ス領域下方側の面に設けられた外部端子領域をさらに含
むことを特徴とする請求項1記載の半導体装置。3. The semiconductor device according to claim 1, wherein the flexible circuit board further includes an external terminal area provided on a surface below the base area.
基板の所定領域上に配するための位置決め機構をさらに
具備したことを特徴とする請求項1または2に記載の半
導体装置。4. The semiconductor device according to claim 1, further comprising a positioning mechanism for disposing the laminated support on a predetermined area of the flexible circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000185171A JP2002009226A (en) | 2000-06-20 | 2000-06-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000185171A JP2002009226A (en) | 2000-06-20 | 2000-06-20 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002009226A true JP2002009226A (en) | 2002-01-11 |
Family
ID=18685524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000185171A Withdrawn JP2002009226A (en) | 2000-06-20 | 2000-06-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002009226A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7667312B2 (en) | 2002-09-18 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same |
-
2000
- 2000-06-20 JP JP2000185171A patent/JP2002009226A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7667312B2 (en) | 2002-09-18 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3855594B2 (en) | Semiconductor device | |
US6469377B1 (en) | Semiconductor device | |
JP2541487B2 (en) | Semiconductor device package | |
JP2816028B2 (en) | Method for manufacturing semiconductor device | |
KR20010086344A (en) | Laminate type semiconductor apparatus | |
JP2003133518A (en) | Semiconductor module | |
JP2007123520A (en) | Laminated semiconductor module | |
JP3925615B2 (en) | Semiconductor module | |
JPH09283695A (en) | Semiconductor mounting structure | |
JP3894091B2 (en) | IC chip built-in multilayer substrate and manufacturing method thereof | |
JP4395166B2 (en) | Semiconductor device with built-in capacitor and manufacturing method thereof | |
JP3063846B2 (en) | Semiconductor device | |
JP2002009229A (en) | Semiconductor device | |
JP2002009228A (en) | Semiconductor device | |
JP2907127B2 (en) | Multi-chip module | |
JP3888037B2 (en) | Semiconductor device | |
WO2000019515A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP2003347503A (en) | Semiconductor device and method of manufacturing the same, and semiconductor mounting structure | |
JP2004186362A (en) | Circuit device | |
JP2002009226A (en) | Semiconductor device | |
JP3882471B2 (en) | Semiconductor device | |
JP4016587B2 (en) | Electronic component and manufacturing method thereof | |
JPH11112121A (en) | Circuit module and electronic device containing circuit module | |
JP2002009230A (en) | Semiconductor device | |
JP4374251B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |