JP2002076845A - 能動インダクタ - Google Patents
能動インダクタInfo
- Publication number
- JP2002076845A JP2002076845A JP2000266900A JP2000266900A JP2002076845A JP 2002076845 A JP2002076845 A JP 2002076845A JP 2000266900 A JP2000266900 A JP 2000266900A JP 2000266900 A JP2000266900 A JP 2000266900A JP 2002076845 A JP2002076845 A JP 2002076845A
- Authority
- JP
- Japan
- Prior art keywords
- field
- source
- effect transistor
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 損失の低い能動インダクタを提供する。
【解決手段】 トランジスタＭ１のドレインはトランジ
スタＭ２のソースにコンデンサＣｃ3を介して接続され
る。また、トランジスタＭ１のソースとトランジスタＭ
２のゲートとの間には抵抗ＲとコンデンサＣｃ1の直列
接続が設けられている。またトランジスタＭ１のゲート
とトランジスタＭ２のドレインとはコンデンサＣｃ2を
介して接続されている。そしてトランジスタＭ２のドレ
イン、トランジスタＭ１のゲート、トランジスタＭ１の
ドレインにそれぞれ適切な直流のバイアス電位Ｐ1，
Ｐ2，Ｐ3を与えることにより、トランジスタＭ２のゲー
ト及びソースの間で能動インダクタが得られる。
スタＭ２のソースにコンデンサＣｃ3を介して接続され
る。また、トランジスタＭ１のソースとトランジスタＭ
２のゲートとの間には抵抗ＲとコンデンサＣｃ1の直列
接続が設けられている。またトランジスタＭ１のゲート
とトランジスタＭ２のドレインとはコンデンサＣｃ2を
介して接続されている。そしてトランジスタＭ２のドレ
イン、トランジスタＭ１のゲート、トランジスタＭ１の
ドレインにそれぞれ適切な直流のバイアス電位Ｐ1，
Ｐ2，Ｐ3を与えることにより、トランジスタＭ２のゲー
ト及びソースの間で能動インダクタが得られる。
Description
【０００１】
【発明の属する技術分野】本発明は能動インダクタに関
し、特に電界効果トランジスタを採用した能動インダク
タに関する。
し、特に電界効果トランジスタを採用した能動インダク
タに関する。
【０００２】
【従来の技術】モノリシックなマイクロ波集積回路（以
下ＭＭＩＣｓ：Monolithic MicrowaveIntegrated Circu
its）では、回路間のインピーダンス整合を得たり、回
路のバンド幅を改善することが要求されている。これら
の要求を実現する為、ＭＭＩＣｓではキャパシタやイン
ダクタが使用される。ＭＭＩＣｓで使用されるインダク
タには、誘電体基板上に金属導体を渦巻状に形成したス
パイラルインダクタが採用されることも多かった。
下ＭＭＩＣｓ：Monolithic MicrowaveIntegrated Circu
its）では、回路間のインピーダンス整合を得たり、回
路のバンド幅を改善することが要求されている。これら
の要求を実現する為、ＭＭＩＣｓではキャパシタやイン
ダクタが使用される。ＭＭＩＣｓで使用されるインダク
タには、誘電体基板上に金属導体を渦巻状に形成したス
パイラルインダクタが採用されることも多かった。
【０００３】スパイラルインダクタは構成が簡単である
が、大きなインダクタンスを得る為にはスパイラルイン
ダクタの形状も大きく、従って実質的な占有面積も大き
い傾向がある。また抵抗成分が高く電力消費が大きかっ
たり、スパイラルインダクタの周辺回路とクロストーク
が生じる問題があった。
が、大きなインダクタンスを得る為にはスパイラルイン
ダクタの形状も大きく、従って実質的な占有面積も大き
い傾向がある。また抵抗成分が高く電力消費が大きかっ
たり、スパイラルインダクタの周辺回路とクロストーク
が生じる問題があった。
【０００４】スパイラルインダクタのかかる問題点を解
決する為に、能動素子であるトランジスタを用いた能動
インダクタが提案されている。能動インダクタはスパイ
ラルインダクタと比較して小型に構成でき、しかも抵抗
成分が小さいので電力消費が小さく、また周辺回路とク
ロストークがほとんどないという利点を有する。このよ
うな特徴から能動インダクタはＭＭＩＣｓに好適であ
る。
決する為に、能動素子であるトランジスタを用いた能動
インダクタが提案されている。能動インダクタはスパイ
ラルインダクタと比較して小型に構成でき、しかも抵抗
成分が小さいので電力消費が小さく、また周辺回路とク
ロストークがほとんどないという利点を有する。このよ
うな特徴から能動インダクタはＭＭＩＣｓに好適であ
る。
【０００５】能動インダクタとしては、四端子網回路に
いうジャイレータと、キャパシタとの組み合わせが従来
から提案されている。ジャイレータはインピーダンスを
変換する機能を有するからである。特に電界効果トラン
ジスタは入力インピーダンスが大きい為、ジャイレータ
を構成するのに適している。電界効果トランジスタによ
って構成されたジャイレータと、キャパシタとで能動イ
ンダクタを構成する技術は、例えば特開平４−２３３３
１２号公報に紹介されている。
いうジャイレータと、キャパシタとの組み合わせが従来
から提案されている。ジャイレータはインピーダンスを
変換する機能を有するからである。特に電界効果トラン
ジスタは入力インピーダンスが大きい為、ジャイレータ
を構成するのに適している。電界効果トランジスタによ
って構成されたジャイレータと、キャパシタとで能動イ
ンダクタを構成する技術は、例えば特開平４−２３３３
１２号公報に紹介されている。
【０００６】しかしまた、ジャイレータによってキャパ
シタのインピーダンスを変換する構成ではないタイプの
能動インダクタも提案されている。図２３は例えば“Br
oad-Band Monolithic Active Inductor and Its Applic
ation to Miniaturized Wide-Band Amplifiers”, Hara
et al., IEEE Transactions on Microwave Theory and
Techniques, MTT-36, No.12, pp.1920-24(Dec.1988)に
紹介された能動インダクタ２００の構成を示す回路図で
ある。トランジスタＭ１，Ｍ２はいずれも電界効果トラ
ンジスタであって、記号Ｄ，Ｇ，Ｓはそれぞれドレイ
ン、ゲート、ソースを示している。トランジスタＭ１の
ソースはトランジスタＭ２のゲートと接続され、トラン
ジスタＭ１のドレインはトランジスタＭ２のソースと接
続されている。そしてトランジスタＭ１のゲートとトラ
ンジスタＭ２のドレインとの間には抵抗Ｒが接続されて
いる。そしてトランジスタＭ２のドレインとゲートの間
のインピーダンスがインダクタとして機能する。但し、
トランジスタＭ１，Ｍ２が動作する為のバイアス回路は
省略している。
シタのインピーダンスを変換する構成ではないタイプの
能動インダクタも提案されている。図２３は例えば“Br
oad-Band Monolithic Active Inductor and Its Applic
ation to Miniaturized Wide-Band Amplifiers”, Hara
et al., IEEE Transactions on Microwave Theory and
Techniques, MTT-36, No.12, pp.1920-24(Dec.1988)に
紹介された能動インダクタ２００の構成を示す回路図で
ある。トランジスタＭ１，Ｍ２はいずれも電界効果トラ
ンジスタであって、記号Ｄ，Ｇ，Ｓはそれぞれドレイ
ン、ゲート、ソースを示している。トランジスタＭ１の
ソースはトランジスタＭ２のゲートと接続され、トラン
ジスタＭ１のドレインはトランジスタＭ２のソースと接
続されている。そしてトランジスタＭ１のゲートとトラ
ンジスタＭ２のドレインとの間には抵抗Ｒが接続されて
いる。そしてトランジスタＭ２のドレインとゲートの間
のインピーダンスがインダクタとして機能する。但し、
トランジスタＭ１，Ｍ２が動作する為のバイアス回路は
省略している。
【０００７】電界効果トランジスタＭ１，Ｍ２は、その
いずれもが図２４で示される等価回路で表すことができ
る。即ちトランジスタＭ１，Ｍ２の動作特性は、ソース
・ゲート間には寄生キャパシタＣgsが設けられ、ソース
に対するゲートの電圧をＶgsとすると、ドレインからソ
ースへと電流ｇmＶgsを流す電流源が設けられた等価回
路の動作で近似できる（ｇm＞０：トランスコンダクタ
ンス）。なお、簡単の為、回路中の符号は、その示す素
子の値、その示す電位の値、その示す電流の値をも示
す。また、ある回路の動作をその等価回路の動作で近似
することを意味して、その回路を等価回路で近似する、
との表現をも採用する。
いずれもが図２４で示される等価回路で表すことができ
る。即ちトランジスタＭ１，Ｍ２の動作特性は、ソース
・ゲート間には寄生キャパシタＣgsが設けられ、ソース
に対するゲートの電圧をＶgsとすると、ドレインからソ
ースへと電流ｇmＶgsを流す電流源が設けられた等価回
路の動作で近似できる（ｇm＞０：トランスコンダクタ
ンス）。なお、簡単の為、回路中の符号は、その示す素
子の値、その示す電位の値、その示す電流の値をも示
す。また、ある回路の動作をその等価回路の動作で近似
することを意味して、その回路を等価回路で近似する、
との表現をも採用する。
【０００８】図２４の等価回路を採用し、かつトランジ
スタＭ１，Ｍ２についての等価回路中の素子であること
を明確にする為に、寄生キャパシタＣgs、トランスコン
ダクタンスｇm、ソースに対するゲートの電圧Ｖgsの各
々に対してそれぞれ添字１，２を付記すると、能動イン
ダクタ２００は図２５で示された等価回路で近似するこ
とができる。
スタＭ１，Ｍ２についての等価回路中の素子であること
を明確にする為に、寄生キャパシタＣgs、トランスコン
ダクタンスｇm、ソースに対するゲートの電圧Ｖgsの各
々に対してそれぞれ添字１，２を付記すると、能動イン
ダクタ２００は図２５で示された等価回路で近似するこ
とができる。
【０００９】トランジスタＭ２のドレインのゲートに対
する電圧をＶとし、図２３で示された能動インダクタに
流れる電流をＩ（トランジスタＭ２のドレインと抵抗Ｒ
との接続点へと流れ込む方向を正とする）とする。電圧
Ｖの角周波数をωとし、虚数単位（−１）1/2をｊと表
記すると寄生キャパシタＣgs1，Ｃgs2のアドミッタンス
はそれぞれｊωＣgs1，ｊωＣgs2である。
する電圧をＶとし、図２３で示された能動インダクタに
流れる電流をＩ（トランジスタＭ２のドレインと抵抗Ｒ
との接続点へと流れ込む方向を正とする）とする。電圧
Ｖの角周波数をωとし、虚数単位（−１）1/2をｊと表
記すると寄生キャパシタＣgs1，Ｃgs2のアドミッタンス
はそれぞれｊωＣgs1，ｊωＣgs2である。
【００１０】よって図２３で示された能動インダクタの
インピーダンスは
インピーダンスは
【００１１】
【数１】
【００１２】として表される。更にトランジスタＭ１，
Ｍ２が同じ特性を有する場合には、Ｃ gs1＝Ｃgs2＝Ｃ，
ｇm1＝ｇm2＝ｇの関係が成立するので、式（１）は
Ｍ２が同じ特性を有する場合には、Ｃ gs1＝Ｃgs2＝Ｃ，
ｇm1＝ｇm2＝ｇの関係が成立するので、式（１）は
【００１３】
【数２】
【００１４】として表される。ここでωT＝ｇ／Ｃであ
る。
る。
【００１５】式（２）の右辺の右側の項の分母は１＋ｊ
（ω／ωT）3であり、
（ω／ωT）3であり、
【００１６】
【数３】
【００１７】の条件下で
【００１８】
【数４】
【００１９】と近似できる。
【００２０】更に
【００２１】
【数５】
【００２２】の条件下では式（３）の条件も満足され、
式（４）は
式（４）は
【００２３】
【数６】
【００２４】と近似できる。
【００２５】従って式（５）の条件下では、図２３で示
された能動インダクタは、図２６に示されるように、理
想的なインダクタＣＲ／ｇに対して抵抗成分（１／Ｒ）
が直列に接続された回路で近似できる。
された能動インダクタは、図２６に示されるように、理
想的なインダクタＣＲ／ｇに対して抵抗成分（１／Ｒ）
が直列に接続された回路で近似できる。
【００２６】
【発明が解決しようとする課題】しかし、トランジスタ
Ｍ１，Ｍ２内での抵抗成分を無視した図２４の等価回路
を採用しても、式（６）のように直列抵抗成分が存在す
る。これは能動インダクタ２００が、原理的に損失は不
可避であることを示している。
Ｍ１，Ｍ２内での抵抗成分を無視した図２４の等価回路
を採用しても、式（６）のように直列抵抗成分が存在す
る。これは能動インダクタ２００が、原理的に損失は不
可避であることを示している。
【００２７】本発明は上記の事情に鑑みて為されたもの
で、損失の低い能動インダクタを提供することを第１の
目的とする。また、更にはインダクタンスが所定の範囲
内に収まる範囲、即ち帯域が広い能動インダクタを提供
することを第２の目的とする。
で、損失の低い能動インダクタを提供することを第１の
目的とする。また、更にはインダクタンスが所定の範囲
内に収まる範囲、即ち帯域が広い能動インダクタを提供
することを第２の目的とする。
【００２８】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは能動インダクタであって、いずれもソー
ス、ゲート、ドレインを有する第１及び第２の電界効果
トランジスタを備え、前記第１の電界効果トランジスタ
の前記ドレインは前記第２の電界効果トランジスタの前
記ソースに接続され、前記第１の電界効果トランジスタ
の前記ゲートは前記第２の電界効果トランジスタの前記
ドレインに、能動素子を介さずに接続され、前記第１の
電界効果トランジスタの前記ソースと前記第２の電界効
果トランジスタの前記ゲートとの間に設けられたフィー
ドバック路を更に備え、前記第２の電界トランジスタの
前記ゲート及び前記ソースをインダクタの２端子とす
る。
にかかるものは能動インダクタであって、いずれもソー
ス、ゲート、ドレインを有する第１及び第２の電界効果
トランジスタを備え、前記第１の電界効果トランジスタ
の前記ドレインは前記第２の電界効果トランジスタの前
記ソースに接続され、前記第１の電界効果トランジスタ
の前記ゲートは前記第２の電界効果トランジスタの前記
ドレインに、能動素子を介さずに接続され、前記第１の
電界効果トランジスタの前記ソースと前記第２の電界効
果トランジスタの前記ゲートとの間に設けられたフィー
ドバック路を更に備え、前記第２の電界トランジスタの
前記ゲート及び前記ソースをインダクタの２端子とす
る。
【００２９】この発明のうち請求項２にかかるものは能
動インダクタであって、いずれもソース、ゲート、ドレ
インを有する第１乃至第３の電界効果トランジスタを備
え、前記第１の電界効果トランジスタの前記ドレインは
前記第２の電界効果トランジスタの前記ソース及び前記
第３の電界トランジスタの前記ゲートに接続され、前記
第１の電界効果トランジスタの前記ゲートは前記第２の
電界効果トランジスタの前記ドレインに接続され、前記
第２の電界効果トランジスタの前記ゲートは前記第３の
電界効果トランジスタの前記ドレインに接続され、前記
第１の電界効果トランジスタの前記ソースと前記第３の
電界効果トランジスタの前記ソースとの間に設けられた
フィードバック路を更に備え、前記第３の電界トランジ
スタの前記ゲート及び前記ソースをインダクタの２端子
とする。
動インダクタであって、いずれもソース、ゲート、ドレ
インを有する第１乃至第３の電界効果トランジスタを備
え、前記第１の電界効果トランジスタの前記ドレインは
前記第２の電界効果トランジスタの前記ソース及び前記
第３の電界トランジスタの前記ゲートに接続され、前記
第１の電界効果トランジスタの前記ゲートは前記第２の
電界効果トランジスタの前記ドレインに接続され、前記
第２の電界効果トランジスタの前記ゲートは前記第３の
電界効果トランジスタの前記ドレインに接続され、前記
第１の電界効果トランジスタの前記ソースと前記第３の
電界効果トランジスタの前記ソースとの間に設けられた
フィードバック路を更に備え、前記第３の電界トランジ
スタの前記ゲート及び前記ソースをインダクタの２端子
とする。
【００３０】この発明のうち請求項３にかかるものは能
動インダクタであって、いずれもソース、ゲート、ドレ
インを有する第１乃至第４の電界効果トランジスタを備
え、前記第１の電界効果トランジスタの前記ドレインは
前記第２の電界効果トランジスタの前記ソース並びに前
記第３の電界トランジスタの前記ゲート及び前記第４の
電界トランジスタの前記ゲートに接続され、前記第１の
電界効果トランジスタの前記ゲートは前記第２の電界効
果トランジスタの前記ドレインに接続され、前記第２の
電界効果トランジスタの前記ゲートは前記第３の電界効
果トランジスタの前記ドレインに接続され、前記第３の
電界効果トランジスタの前記ソースは前記第４の電界効
果トランジスタの前記ソースに接続され、前記第１の電
界効果トランジスタの前記ソースと前記第４の電界効果
トランジスタの前記ドレインとの間に設けられたフィー
ドバック路を更に備え、前記第４の電界効果トランジス
タの前記ソース及び前記ドレインは同電位に設定され、
前記第４の電界効果トランジスタの前記ドレインと前記
フィードバック路との接続点に流れ込む電流と、前記第
４の電界効果トランジスタの前記ソースと前記第２の電
界効果トランジスタの前記ソースとの接続点において流
れ込む電流とは独立に設定され、前記第４の電界トラン
ジスタの前記ゲート及び前記ドレインをインダクタの２
端子とする。
動インダクタであって、いずれもソース、ゲート、ドレ
インを有する第１乃至第４の電界効果トランジスタを備
え、前記第１の電界効果トランジスタの前記ドレインは
前記第２の電界効果トランジスタの前記ソース並びに前
記第３の電界トランジスタの前記ゲート及び前記第４の
電界トランジスタの前記ゲートに接続され、前記第１の
電界効果トランジスタの前記ゲートは前記第２の電界効
果トランジスタの前記ドレインに接続され、前記第２の
電界効果トランジスタの前記ゲートは前記第３の電界効
果トランジスタの前記ドレインに接続され、前記第３の
電界効果トランジスタの前記ソースは前記第４の電界効
果トランジスタの前記ソースに接続され、前記第１の電
界効果トランジスタの前記ソースと前記第４の電界効果
トランジスタの前記ドレインとの間に設けられたフィー
ドバック路を更に備え、前記第４の電界効果トランジス
タの前記ソース及び前記ドレインは同電位に設定され、
前記第４の電界効果トランジスタの前記ドレインと前記
フィードバック路との接続点に流れ込む電流と、前記第
４の電界効果トランジスタの前記ソースと前記第２の電
界効果トランジスタの前記ソースとの接続点において流
れ込む電流とは独立に設定され、前記第４の電界トラン
ジスタの前記ゲート及び前記ドレインをインダクタの２
端子とする。
【００３１】この発明のうち請求項４にかかるものは、
請求項２又は請求項３に記載の能動インダクタであっ
て、前記インダクタの２端子に対して直列に接続される
抵抗を更に備える。
請求項２又は請求項３に記載の能動インダクタであっ
て、前記インダクタの２端子に対して直列に接続される
抵抗を更に備える。
【００３２】この発明のうち請求項５にかかるものは、
請求項１乃至請求項４のいずれか一つに記載の能動イン
ダクタであって、前記フィードバック路には、前記第１
の電界トランジスタの前記ソースに接続されたソース
と、互いに共通に接続されて前記インダクタの前記２端
子の一方に接続されるゲート及びドレインとを有するフ
ィードバック用の電界効果トランジスタを更に備える。
請求項１乃至請求項４のいずれか一つに記載の能動イン
ダクタであって、前記フィードバック路には、前記第１
の電界トランジスタの前記ソースに接続されたソース
と、互いに共通に接続されて前記インダクタの前記２端
子の一方に接続されるゲート及びドレインとを有するフ
ィードバック用の電界効果トランジスタを更に備える。
【００３３】
【発明の実施の形態】実施の形態１．図１は本発明の実
施の形態１にかかる能動インダクタ１０１の構成を示す
回路図である。電界効果トランジスタＭ１，Ｍ２の双方
について、記号Ｄ，Ｇ，Ｓはそれぞれドレイン、ゲー
ト、ソースを示している。なお本発明でソースは、トラ
ンジスタのボディ（バックゲート）に接続される。
施の形態１にかかる能動インダクタ１０１の構成を示す
回路図である。電界効果トランジスタＭ１，Ｍ２の双方
について、記号Ｄ，Ｇ，Ｓはそれぞれドレイン、ゲー
ト、ソースを示している。なお本発明でソースは、トラ
ンジスタのボディ（バックゲート）に接続される。
【００３４】トランジスタＭ１のドレインはトランジス
タＭ２のソースにコンデンサＣｃ3を介して接続され
る。また、トランジスタＭ１のソースとトランジスタＭ
２のゲートとの間には抵抗ＲとコンデンサＣｃ1の直列
接続が設けられている。またトランジスタＭ１のゲート
とトランジスタＭ２のドレインとはコンデンサＣｃ2を
介して接続されている。そしてトランジスタＭ２のドレ
イン、トランジスタＭ１のゲート、トランジスタＭ１の
ドレインにそれぞれ適切な直流のバイアス電位Ｐ 1，
Ｐ2，Ｐ3を与えることにより、トランジスタＭ２のゲー
ト及びソースの間で能動インダクタが得られる。
タＭ２のソースにコンデンサＣｃ3を介して接続され
る。また、トランジスタＭ１のソースとトランジスタＭ
２のゲートとの間には抵抗ＲとコンデンサＣｃ1の直列
接続が設けられている。またトランジスタＭ１のゲート
とトランジスタＭ２のドレインとはコンデンサＣｃ2を
介して接続されている。そしてトランジスタＭ２のドレ
イン、トランジスタＭ１のゲート、トランジスタＭ１の
ドレインにそれぞれ適切な直流のバイアス電位Ｐ 1，
Ｐ2，Ｐ3を与えることにより、トランジスタＭ２のゲー
ト及びソースの間で能動インダクタが得られる。
【００３５】かかるバイアス電位は、図示されないが、
そのアドミッタンスが後述する回路の解析において無視
できる程度に小さくなるように、大きく設定されたイン
ダクタンスを有するインダクタを介して外部から供給す
ることができる。またコンデンサＣｃ1，Ｃｃ2，Ｃｃ3
は直流分をカットしてバイアス電位同士の衝突を回避す
る等の為に設けられている。従って、コンデンサＣ
ｃ1，Ｃｃ2，Ｃｃ3の値は、そのインピーダンスが後述
する回路の解析において無視できる程度に小さくなるよ
うに、大きく設定することができる。
そのアドミッタンスが後述する回路の解析において無視
できる程度に小さくなるように、大きく設定されたイン
ダクタンスを有するインダクタを介して外部から供給す
ることができる。またコンデンサＣｃ1，Ｃｃ2，Ｃｃ3
は直流分をカットしてバイアス電位同士の衝突を回避す
る等の為に設けられている。従って、コンデンサＣ
ｃ1，Ｃｃ2，Ｃｃ3の値は、そのインピーダンスが後述
する回路の解析において無視できる程度に小さくなるよ
うに、大きく設定することができる。
【００３６】さて、能動インダクタ１０１に流れる電流
をＩ（トランジスタＭ２のゲートと抵抗Ｒの接続点へと
流れ込む方向を正とする）とする。また従来の技術と同
様にして、トランジスタＭ１，Ｍ２のトランスコンダク
タンスをそれぞれｇm1，ｇm2とし、トランジスタＭ１，
Ｍ２のソース・ゲート間に寄生するキャパシタをそれぞ
れＣgs1，Ｃgs2として、図２４に示された等価回路を採
用すると、能動インダクタ１０１の等価回路は図２に示
される。
をＩ（トランジスタＭ２のゲートと抵抗Ｒの接続点へと
流れ込む方向を正とする）とする。また従来の技術と同
様にして、トランジスタＭ１，Ｍ２のトランスコンダク
タンスをそれぞれｇm1，ｇm2とし、トランジスタＭ１，
Ｍ２のソース・ゲート間に寄生するキャパシタをそれぞ
れＣgs1，Ｃgs2として、図２４に示された等価回路を採
用すると、能動インダクタ１０１の等価回路は図２に示
される。
【００３７】トランジスタＭ２のソースを基準としたト
ランジスタＭ２のゲートの電圧をＶとし、その角周波数
をω（＝２πｆ：ｆは周波数）とする。Ｖ＝Ｖgs2が成
立するので、トランジスタＭ１のソースから抵抗Ｒへと
流れる電流をＩRとすると、
ランジスタＭ２のゲートの電圧をＶとし、その角周波数
をω（＝２πｆ：ｆは周波数）とする。Ｖ＝Ｖgs2が成
立するので、トランジスタＭ１のソースから抵抗Ｒへと
流れる電流をＩRとすると、
【００３８】
【数７】
【００３９】が成立する。但し、第１式乃至第３式はそ
れぞれ図１に示されるノードＮ１〜Ｎ３において成立す
る。よってトランジスタＭ２のゲート・ソース間の外部
から見たアドミッタンスは
れぞれ図１に示されるノードＮ１〜Ｎ３において成立す
る。よってトランジスタＭ２のゲート・ソース間の外部
から見たアドミッタンスは
【００４０】
【数８】
【００４１】として表される。即ち能動インダクタ１０
１の等価回路は、図３に示されるように値Ｃgs1／（ｇ
m1ｇm2）のインダクタと、値ｇm2 -1の抵抗と、値Ｃgs2
のキャパシタの並列接続として表現できる。そして抵抗
Ｒの値には依らない。値Ｃgs1／（ｇm1ｇm2）のインダ
クタと、値Ｃgs2のキャパシタの並列接続によって構成
される共振回路の反共振周波数をｆT1として
１の等価回路は、図３に示されるように値Ｃgs1／（ｇ
m1ｇm2）のインダクタと、値ｇm2 -1の抵抗と、値Ｃgs2
のキャパシタの並列接続として表現できる。そして抵抗
Ｒの値には依らない。値Ｃgs1／（ｇm1ｇm2）のインダ
クタと、値Ｃgs2のキャパシタの並列接続によって構成
される共振回路の反共振周波数をｆT1として
【００４２】
【数９】
【００４３】を導入すると、トランジスタＭ２のゲート
・ソース間の外部から見たインピーダンスは、式（８）
の逆数を採って
・ソース間の外部から見たインピーダンスは、式（８）
の逆数を採って
【００４４】
【数１０】
【００４５】と表される。
【００４６】図４及び図５は式（１０）に基づくシミュ
レーションの結果を示すグラフであり、それぞれ能動イ
ンダクタ１０１のインダクタンス成分及び直列抵抗成分
を示している。ここではトランジスタＭ１，Ｍ２のトラ
ンスコンダクタンスｇm1，ｇ m2としていずれも６００ｍ
Ｓ、寄生キャパシタＣgs1，Ｃgs2としていずれも９．６
ｆＦとした。この場合反共振周波数ｆTは約１００ＧＨ
ｚとなる。例えばゲート長及びゲート幅はそれぞれ０．
１μｍ，１０μｍであり、ゲート絶縁膜の厚さはシリコ
ン酸化膜の誘電率を用いて換算して１．８ｎｍである。
レーションの結果を示すグラフであり、それぞれ能動イ
ンダクタ１０１のインダクタンス成分及び直列抵抗成分
を示している。ここではトランジスタＭ１，Ｍ２のトラ
ンスコンダクタンスｇm1，ｇ m2としていずれも６００ｍ
Ｓ、寄生キャパシタＣgs1，Ｃgs2としていずれも９．６
ｆＦとした。この場合反共振周波数ｆTは約１００ＧＨ
ｚとなる。例えばゲート長及びゲート幅はそれぞれ０．
１μｍ，１０μｍであり、ゲート絶縁膜の厚さはシリコ
ン酸化膜の誘電率を用いて換算して１．８ｎｍである。
【００４７】図４から、反共振周波数ｆT1よりも低い周
波数では、周波数が増大するほどインダクタンスは減少
し、１ＧＨｚでのインダクタンス値（Ｃgs1／（ｇm1ｇ
m2）＝約０．２７ｎＨ）から連続して±１０％の変動に
収まる周波数は５３ＧＨｚとなる。
波数では、周波数が増大するほどインダクタンスは減少
し、１ＧＨｚでのインダクタンス値（Ｃgs1／（ｇm1ｇ
m2）＝約０．２７ｎＨ）から連続して±１０％の変動に
収まる周波数は５３ＧＨｚとなる。
【００４８】上記と同じ仕様のトランジスタＭ１，Ｍ２
を用いて図２３に示された能動インダクタ２００の特性
の式（２）に基づいたシミュレーション結果を図６及び
図７に示す。図６及び図７はそれぞれインダクタンス分
及び抵抗分を示している。但し抵抗値Ｒとして１８０Ω
を用いた。
を用いて図２３に示された能動インダクタ２００の特性
の式（２）に基づいたシミュレーション結果を図６及び
図７に示す。図６及び図７はそれぞれインダクタンス分
及び抵抗分を示している。但し抵抗値Ｒとして１８０Ω
を用いた。
【００４９】１ＧＨｚでのインダクタンス値は式（６）
からＣＲ／ｇ＝約０．２９ｎＨと定まり、本実施の形態
の場合とほぼ等しい。そして±１０％の変動に収まる周
波数は５６ＧＨｚとなる。従って、インダクタ成分とし
ての特性では、本実施の形態は従来の技術とほぼ同等の
性能を得ていることが分かる。
からＣＲ／ｇ＝約０．２９ｎＨと定まり、本実施の形態
の場合とほぼ等しい。そして±１０％の変動に収まる周
波数は５６ＧＨｚとなる。従って、インダクタ成分とし
ての特性では、本実施の形態は従来の技術とほぼ同等の
性能を得ていることが分かる。
【００５０】しかし、図７に示されるように、能動イン
ダクタ２００の直列抵抗成分は、式（６）から得られる
直列抵抗成分１／ｇ＝約１６７Ω以上の値を採る。一
方、本実施の形態に示された能動インダクタの直列抵抗
成分は図５に示されるように、１／ｇm2＝約１６７Ω以
下の値を採る。従って、損失の低い能動インダクタを得
ることができる。
ダクタ２００の直列抵抗成分は、式（６）から得られる
直列抵抗成分１／ｇ＝約１６７Ω以上の値を採る。一
方、本実施の形態に示された能動インダクタの直列抵抗
成分は図５に示されるように、１／ｇm2＝約１６７Ω以
下の値を採る。従って、損失の低い能動インダクタを得
ることができる。
【００５１】なお、本実施の形態ではトランジスタＭ１
のソースとトランジスタＭ２のゲートとの間に設けられ
るフィードバック路に抵抗Ｒが介在するが、式（８）に
示されるように、抵抗Ｒの値は能動インダクタの動作に
影響を与えない。よって抵抗Ｒを、他のトランジスタＭ
１，Ｍ２の諸元とは独立して設計することができる利点
がある。抵抗Ｒの値が零であってもよい。更に一般には
この抵抗Ｒを他の２端子素子、例えば容量性素子、誘導
性素子に置換することもできる。
のソースとトランジスタＭ２のゲートとの間に設けられ
るフィードバック路に抵抗Ｒが介在するが、式（８）に
示されるように、抵抗Ｒの値は能動インダクタの動作に
影響を与えない。よって抵抗Ｒを、他のトランジスタＭ
１，Ｍ２の諸元とは独立して設計することができる利点
がある。抵抗Ｒの値が零であってもよい。更に一般には
この抵抗Ｒを他の２端子素子、例えば容量性素子、誘導
性素子に置換することもできる。
【００５２】図８は本実施の形態の変形にかかる能動イ
ンダクタ１０２の構成を示す回路図である。能動インダ
クタ１０１における抵抗Ｒに置換する２端子素子とし
て、トランジスタＭ２のゲートに共通に接続されるドレ
イン及びゲート、並びにトランジスタＭ１のソースに接
続されたソースを備えた電界効果トランジスタＭｆを採
用した場合に相当する。この場合にもトランジスタＭ１
のソース・ドレイン間に流れる電流は図１に示された場
合と同様であり、これと等しい電流がトランジスタＭｆ
のソース・ドレイン間に流れる電流と、トランジスタＭ
ｆのソース・ゲート間の寄生容量Ｃgsfに流れる電流と
の和に等しくなるように、トランジスタＭｆのソース・
ゲート間の電圧が定まる。但し、トランジスタＭｆのソ
ースには適切な直流のバイアス電位Ｐ4を与える必要が
ある。
ンダクタ１０２の構成を示す回路図である。能動インダ
クタ１０１における抵抗Ｒに置換する２端子素子とし
て、トランジスタＭ２のゲートに共通に接続されるドレ
イン及びゲート、並びにトランジスタＭ１のソースに接
続されたソースを備えた電界効果トランジスタＭｆを採
用した場合に相当する。この場合にもトランジスタＭ１
のソース・ドレイン間に流れる電流は図１に示された場
合と同様であり、これと等しい電流がトランジスタＭｆ
のソース・ドレイン間に流れる電流と、トランジスタＭ
ｆのソース・ゲート間の寄生容量Ｃgsfに流れる電流と
の和に等しくなるように、トランジスタＭｆのソース・
ゲート間の電圧が定まる。但し、トランジスタＭｆのソ
ースには適切な直流のバイアス電位Ｐ4を与える必要が
ある。
【００５３】実施の形態２．図９は本発明の実施の形態
２にかかる能動インダクタ１０３の構成を示す回路図で
ある。能動インダクタ１０３は、図１に示された能動イ
ンダクタ１０１に対してトランジスタＭ２のゲートと抵
抗Ｒとの間に電界効果トランジスタＭ３を追加した構成
を有している。より具体的には、直流分をカットしてバ
イアス電位同士の衝突を回避する等の為に設けられたコ
ンデンサＣｃ4を介して、トランジスタＭ２のゲートに
はトランジスタＭ３のドレインが接続され、トランジス
タＭ１のソースにはコンデンサＣｃ1と抵抗Ｒの直列接
続を介してトランジスタＭ３のソースが接続されてい
る。トランジスタＭ３のゲートはトランジスタＭ２のソ
ースに接続されている。
２にかかる能動インダクタ１０３の構成を示す回路図で
ある。能動インダクタ１０３は、図１に示された能動イ
ンダクタ１０１に対してトランジスタＭ２のゲートと抵
抗Ｒとの間に電界効果トランジスタＭ３を追加した構成
を有している。より具体的には、直流分をカットしてバ
イアス電位同士の衝突を回避する等の為に設けられたコ
ンデンサＣｃ4を介して、トランジスタＭ２のゲートに
はトランジスタＭ３のドレインが接続され、トランジス
タＭ１のソースにはコンデンサＣｃ1と抵抗Ｒの直列接
続を介してトランジスタＭ３のソースが接続されてい
る。トランジスタＭ３のゲートはトランジスタＭ２のソ
ースに接続されている。
【００５４】コンデンサＣｃ4の両端、即ちトランジス
タＭ２のゲート及びトランジスタＭ３のドレインには、
それぞれ適切な直流のバイアス電位Ｐ5，Ｐ6を与えるこ
とにより、トランジスタＭ３のゲート及びソースの間で
能動インダクタが得られる。
タＭ２のゲート及びトランジスタＭ３のドレインには、
それぞれ適切な直流のバイアス電位Ｐ5，Ｐ6を与えるこ
とにより、トランジスタＭ３のゲート及びソースの間で
能動インダクタが得られる。
【００５５】さて、能動インダクタ１０３に流れる電流
をＩ（トランジスタＭ３のソースと抵抗Ｒの接続点へと
流れ込む方向を正とする）とする。またトランジスタＭ
３のトランスコンダクタンスをｇm3とし、トランジスタ
Ｍ３のソース・ゲート間に寄生するキャパシタをＣgs3
として、図２４に示された等価回路を採用すると、能動
インダクタ１０３の等価回路は図１０に示される。
をＩ（トランジスタＭ３のソースと抵抗Ｒの接続点へと
流れ込む方向を正とする）とする。またトランジスタＭ
３のトランスコンダクタンスをｇm3とし、トランジスタ
Ｍ３のソース・ゲート間に寄生するキャパシタをＣgs3
として、図２４に示された等価回路を採用すると、能動
インダクタ１０３の等価回路は図１０に示される。
【００５６】トランジスタＭ３のゲートを基準としたト
ランジスタＭ３のソースの電圧をＶとし、その角周波数
をω（＝２πｆ：ｆは周波数）とする。Ｖ＝−Ｖgs3が
成立するので、トランジスタＭ１のソースから抵抗Ｒへ
と流れる電流をＩRとすると、
ランジスタＭ３のソースの電圧をＶとし、その角周波数
をω（＝２πｆ：ｆは周波数）とする。Ｖ＝−Ｖgs3が
成立するので、トランジスタＭ１のソースから抵抗Ｒへ
と流れる電流をＩRとすると、
【００５７】
【数１１】
【００５８】が成立する。但し、第１式乃至第４式はそ
れぞれ図９に示されるノードＮ１〜Ｎ４において成立す
る。よって外部から見たトランジスタＭ３のゲート・ソ
ース間のアドミッタンスは
れぞれ図９に示されるノードＮ１〜Ｎ４において成立す
る。よって外部から見たトランジスタＭ３のゲート・ソ
ース間のアドミッタンスは
【００５９】
【数１２】
【００６０】として表される。即ち能動インダクタ１０
３の等価回路は、値Ｃgs2／（ｇm2ｇm 3）のインダクタ
と、後述する値の抵抗と、値Ｃgs3のキャパシタの並列
接続として表現できる。そして抵抗Ｒの値には依らな
い。値Ｃgs2／（ｇm2ｇm3）のインダクタと、値Ｃgs3の
キャパシタの並列接続によって構成される共振回路の反
共振周波数をｆT2として
３の等価回路は、値Ｃgs2／（ｇm2ｇm 3）のインダクタ
と、後述する値の抵抗と、値Ｃgs3のキャパシタの並列
接続として表現できる。そして抵抗Ｒの値には依らな
い。値Ｃgs2／（ｇm2ｇm3）のインダクタと、値Ｃgs3の
キャパシタの並列接続によって構成される共振回路の反
共振周波数をｆT2として
【００６１】
【数１３】
【００６２】を導入すると、並列接続される抵抗の値は
ｇm3 -1［１−（ｆT1／ｆ）2］-1で表される。図１１
に、式（１２）及び（１３）に基づいて得られる、能動
インダクタ１０３の等価回路を示す。
ｇm3 -1［１−（ｆT1／ｆ）2］-1で表される。図１１
に、式（１２）及び（１３）に基づいて得られる、能動
インダクタ１０３の等価回路を示す。
【００６３】トランジスタＭ３のゲート・ソース間の外
部から見たインピーダンスは、式（１２）の逆数を採っ
て
部から見たインピーダンスは、式（１２）の逆数を採っ
て
【００６４】
【数１４】
【００６５】と表される。
【００６６】図１２及び図１３は式（１４）に基づくシ
ミュレーションの結果を示すグラフであり、それぞれ能
動インダクタ１０３のインダクタンス成分及び直列抵抗
成分を示している。ここではトランジスタＭ１〜Ｍ３の
トランスコンダクタンスｇm1，ｇm2、ｇm3としていずれ
も６００ｍＳ、寄生キャパシタＣgs1，Ｃgs2、Ｃgs3と
していずれも９．６ｆＦとした。この場合反共振周波数
ｆT1，ｆT2はいずれも約１００ＧＨｚとなる。例えばゲ
ート長及びゲート幅はそれぞれ０．１μｍ，１０μｍで
あり、ゲート絶縁膜の厚さはシリコン酸化膜の誘電率を
用いて換算して１．８ｎｍである。
ミュレーションの結果を示すグラフであり、それぞれ能
動インダクタ１０３のインダクタンス成分及び直列抵抗
成分を示している。ここではトランジスタＭ１〜Ｍ３の
トランスコンダクタンスｇm1，ｇm2、ｇm3としていずれ
も６００ｍＳ、寄生キャパシタＣgs1，Ｃgs2、Ｃgs3と
していずれも９．６ｆＦとした。この場合反共振周波数
ｆT1，ｆT2はいずれも約１００ＧＨｚとなる。例えばゲ
ート長及びゲート幅はそれぞれ０．１μｍ，１０μｍで
あり、ゲート絶縁膜の厚さはシリコン酸化膜の誘電率を
用いて換算して１．８ｎｍである。
【００６７】図１２、図１３に示されるように、また式
（１４）から分かるように、反共振周波数ｆT1，ｆT2よ
りも低い周波数では、周波数が増大するほどインダクタ
ンス成分は増大する。また抵抗成分は負であって、周波
数が増大するほどその絶対値が増大する。
（１４）から分かるように、反共振周波数ｆT1，ｆT2よ
りも低い周波数では、周波数が増大するほどインダクタ
ンス成分は増大する。また抵抗成分は負であって、周波
数が増大するほどその絶対値が増大する。
【００６８】周波数が非常に低い部分では、等価回路に
おいてインダクタに並列接続された抵抗の値が非常に小
さくなるので、能動インダクタ１０３のインダクタ成分
の帯域は広く採れない。しかし、反共振周波数よりも低
い周波数では直列抵抗成分もその値が負となるので、外
部から直列に抵抗を接続することによって、損失を小さ
くすることができる。図１４に能動インダクタ１０３に
対して直列に可変抵抗Ｒvarを接続した回路を例示す
る。このような能動インダクタ１０３と可変抵抗Ｒvar
の直列接続も能動インダクタ１０３ａとして把握するこ
とができる。
おいてインダクタに並列接続された抵抗の値が非常に小
さくなるので、能動インダクタ１０３のインダクタ成分
の帯域は広く採れない。しかし、反共振周波数よりも低
い周波数では直列抵抗成分もその値が負となるので、外
部から直列に抵抗を接続することによって、損失を小さ
くすることができる。図１４に能動インダクタ１０３に
対して直列に可変抵抗Ｒvarを接続した回路を例示す
る。このような能動インダクタ１０３と可変抵抗Ｒvar
の直列接続も能動インダクタ１０３ａとして把握するこ
とができる。
【００６９】なお、式（１４）から分かるように、本実
施の形態においても抵抗Ｒの値は能動インダクタの動作
に影響を与えない。よって実施の形態１と同様に、トラ
ンジスタＭ１のソースとトランジスタＭ３のソースとの
間に設けられるフィードバック路において、抵抗Ｒを他
の２端子素子、例えば容量性素子、誘導性素子に置換す
ることもでき、更には図８に示された変形のようにして
トランジスタＭｆへと置換することもできる。
施の形態においても抵抗Ｒの値は能動インダクタの動作
に影響を与えない。よって実施の形態１と同様に、トラ
ンジスタＭ１のソースとトランジスタＭ３のソースとの
間に設けられるフィードバック路において、抵抗Ｒを他
の２端子素子、例えば容量性素子、誘導性素子に置換す
ることもでき、更には図８に示された変形のようにして
トランジスタＭｆへと置換することもできる。
【００７０】実施の形態３．図１５は本発明の実施の形
態３にかかる能動インダクタ１０４の構成を示す回路図
である。能動インダクタ１０４は、図９に示された能動
インダクタ１０３に対してトランジスタＭ３のソースと
抵抗Ｒとの間に電界効果トランジスタＭ４を追加した構
成を有している。より具体的には、トランジスタＭ３の
ソースにはトランジスタＭ４のソースが接続され、トラ
ンジスタＭ１のソースにはコンデンサＣｃ1と抵抗Ｒの
直列接続を介してトランジスタＭ４のドレインが接続さ
れている。トランジスタＭ４のゲートはトランジスタＭ
２のソースに接続されている。
態３にかかる能動インダクタ１０４の構成を示す回路図
である。能動インダクタ１０４は、図９に示された能動
インダクタ１０３に対してトランジスタＭ３のソースと
抵抗Ｒとの間に電界効果トランジスタＭ４を追加した構
成を有している。より具体的には、トランジスタＭ３の
ソースにはトランジスタＭ４のソースが接続され、トラ
ンジスタＭ１のソースにはコンデンサＣｃ1と抵抗Ｒの
直列接続を介してトランジスタＭ４のドレインが接続さ
れている。トランジスタＭ４のゲートはトランジスタＭ
２のソースに接続されている。
【００７１】トランジスタＭ２のソース及びトランジス
タＭ４のソースは、トランジスタＭ４のドレインと同電
位に固定されることにより、トランジスタＭ４のゲート
及びドレインの間で能動インダクタが得られる。但し、
トランジスタＭ４のドレインと抵抗Ｒとの接続点に流れ
込む電流と、トランジスタＭ４のソースとトランジスタ
Ｍ２のソースの接続点において流れ込む電流とは独立に
設定する。
タＭ４のソースは、トランジスタＭ４のドレインと同電
位に固定されることにより、トランジスタＭ４のゲート
及びドレインの間で能動インダクタが得られる。但し、
トランジスタＭ４のドレインと抵抗Ｒとの接続点に流れ
込む電流と、トランジスタＭ４のソースとトランジスタ
Ｍ２のソースの接続点において流れ込む電流とは独立に
設定する。
【００７２】さて、能動インダクタ１０４に流れる電流
をＩ（トランジスタＭ４のドレインと抵抗Ｒの接続点へ
と流れ込む方向を正とする）とする。トランジスタＭ４
のトランスコンダクタンスをｇm4とし、トランジスタＭ
４のソース・ゲート間に寄生するキャパシタをＣgs4と
して、図２４に示された等価回路を採用すると、能動イ
ンダクタ１０４の等価回路は図１６に示される。
をＩ（トランジスタＭ４のドレインと抵抗Ｒの接続点へ
と流れ込む方向を正とする）とする。トランジスタＭ４
のトランスコンダクタンスをｇm4とし、トランジスタＭ
４のソース・ゲート間に寄生するキャパシタをＣgs4と
して、図２４に示された等価回路を採用すると、能動イ
ンダクタ１０４の等価回路は図１６に示される。
【００７３】トランジスタＭ４のゲートを基準としたト
ランジスタＭ４のドレインの電圧をＶとし、その角周波
数をω（＝２πｆ：ｆは周波数）とする。Ｖ＝−Ｖgs3
＝ーＶgs4が成立する。トランジスタＭ１のソースから
抵抗Ｒへと流れる電流をＩRとする。上述のように電流
を独立に設定することにより、トランジスタＭ２のソー
スとトランジスタＭ４のソースの接続点において電流は
連続しないので、
ランジスタＭ４のドレインの電圧をＶとし、その角周波
数をω（＝２πｆ：ｆは周波数）とする。Ｖ＝−Ｖgs3
＝ーＶgs4が成立する。トランジスタＭ１のソースから
抵抗Ｒへと流れる電流をＩRとする。上述のように電流
を独立に設定することにより、トランジスタＭ２のソー
スとトランジスタＭ４のソースの接続点において電流は
連続しないので、
【００７４】
【数１５】
【００７５】が成立する。但し、第１式乃至第４式はそ
れぞれ図１５に示されるノードＮ１〜Ｎ４において成立
する。よって外部から見たトランジスタＭ４のゲート・
ドレイン間のアドミッタンスは
れぞれ図１５に示されるノードＮ１〜Ｎ４において成立
する。よって外部から見たトランジスタＭ４のゲート・
ドレイン間のアドミッタンスは
【００７６】
【数１６】
【００７７】として表される。即ち能動インダクタ１０
４の等価回路は抵抗Ｒの値には依らない。従って、実施
の形態１と同様に、トランジスタＭ１のソースとトラン
ジスタＭ４のドレインとの間に設けられるフィードバッ
ク路において、抵抗Ｒを他の２端子素子、例えば容量性
素子、誘導性素子に置換することもでき、更には図８に
示された変形のようにしてトランジスタＭｆへと置換す
ることもできる。
４の等価回路は抵抗Ｒの値には依らない。従って、実施
の形態１と同様に、トランジスタＭ１のソースとトラン
ジスタＭ４のドレインとの間に設けられるフィードバッ
ク路において、抵抗Ｒを他の２端子素子、例えば容量性
素子、誘導性素子に置換することもでき、更には図８に
示された変形のようにしてトランジスタＭｆへと置換す
ることもできる。
【００７８】式（９）を導入すると、上記等価回路は図
１７に示されるように、値Ｃgs2／（ｇm2ｇm3）のイン
ダクタと、抵抗ｇm3 -1［（−ｇm4／ｇm3）−（ｆT1／
ｆ）2］-1との並列接続として表現される。
１７に示されるように、値Ｃgs2／（ｇm2ｇm3）のイン
ダクタと、抵抗ｇm3 -1［（−ｇm4／ｇm3）−（ｆT1／
ｆ）2］-1との並列接続として表現される。
【００７９】トランジスタＭ４のゲート・ドレイン間の
外部から見たインピーダンスは、式（１６）の逆数を採
って
外部から見たインピーダンスは、式（１６）の逆数を採
って
【００８０】
【数１７】
【００８１】と表される。
【００８２】図１８及び図１９は式（１７）に基づくシ
ミュレーションの結果を示すグラフであり、それぞれ能
動インダクタ１０４のインダクタンス成分及び直列抵抗
成分を示している。ここではトランジスタＭ１〜Ｍ４の
トランスコンダクタンスｇm1，ｇm2，ｇm3，ｇm4として
いずれも６００ｍＳ、寄生キャパシタＣgs1，Ｃgs2、Ｃ
gs3，Ｃgs4としていずれも９．６ｆＦとした。実施の形
態２と同様に、ｆT1，ｆT2はいずれも約１００ＧＨｚと
なり、例えばゲート長及びゲート幅はそれぞれ０．１μ
ｍ，１０μｍであり、ゲート絶縁膜の厚さはシリコン酸
化膜の誘電率を用いて換算して１．８ｎｍである。
ミュレーションの結果を示すグラフであり、それぞれ能
動インダクタ１０４のインダクタンス成分及び直列抵抗
成分を示している。ここではトランジスタＭ１〜Ｍ４の
トランスコンダクタンスｇm1，ｇm2，ｇm3，ｇm4として
いずれも６００ｍＳ、寄生キャパシタＣgs1，Ｃgs2、Ｃ
gs3，Ｃgs4としていずれも９．６ｆＦとした。実施の形
態２と同様に、ｆT1，ｆT2はいずれも約１００ＧＨｚと
なり、例えばゲート長及びゲート幅はそれぞれ０．１μ
ｍ，１０μｍであり、ゲート絶縁膜の厚さはシリコン酸
化膜の誘電率を用いて換算して１．８ｎｍである。
【００８３】図１８に示されるように、インダクタンス
成分は１００ＧＨｚ近辺でほぼ平坦となる特性を有し、
１００ＧＨｚにおけるインダクタンス値に対して１０％
以内に収まるインダクタンス値は、６８〜１００ＧＨｚ
（帯域３２ＧＨｚ）において得られる。
成分は１００ＧＨｚ近辺でほぼ平坦となる特性を有し、
１００ＧＨｚにおけるインダクタンス値に対して１０％
以内に収まるインダクタンス値は、６８〜１００ＧＨｚ
（帯域３２ＧＨｚ）において得られる。
【００８４】また図１９に示されるように、実施の形態
２と類似して抵抗成分は負であって、周波数が増大する
ほどその絶対値が増大する。従って、外部から直列に抵
抗を接続することによって、損失を小さくすることがで
きる。
２と類似して抵抗成分は負であって、周波数が増大する
ほどその絶対値が増大する。従って、外部から直列に抵
抗を接続することによって、損失を小さくすることがで
きる。
【００８５】図２０に能動インダクタ１０４に対して直
列に可変抵抗Ｒvarを接続した回路を例示する。このよ
うな能動インダクタ１０４と可変抵抗Ｒvarの直列接続
も能動インダクタ１０４ａとして把握することができ
る。
列に可変抵抗Ｒvarを接続した回路を例示する。このよ
うな能動インダクタ１０４と可変抵抗Ｒvarの直列接続
も能動インダクタ１０４ａとして把握することができ
る。
【００８６】各トランジスタのサイズ、特に能動インダ
クタ１０１から見て能動インダクタ１０３，１０４にお
いて追加されるトランジスタＭ３，Ｍ４のサイズを制御
することにより、インダクタンス成分や直列抵抗成分の
値及びその周波数特性を制御することができる。式（１
６），（１７）に示されるように、本実施の形態の特性
には寄生キャパシタＣgs3，Ｃgs4の影響はない。従っ
て、寄生キャパシタＣgs 3，Ｃgs4を考慮することなく、
トランジスタＭ３，Ｍ４のサイズを設計してトランスコ
ンダクタンスｇm3，ｇm4を制御することができる。
クタ１０１から見て能動インダクタ１０３，１０４にお
いて追加されるトランジスタＭ３，Ｍ４のサイズを制御
することにより、インダクタンス成分や直列抵抗成分の
値及びその周波数特性を制御することができる。式（１
６），（１７）に示されるように、本実施の形態の特性
には寄生キャパシタＣgs3，Ｃgs4の影響はない。従っ
て、寄生キャパシタＣgs 3，Ｃgs4を考慮することなく、
トランジスタＭ３，Ｍ４のサイズを設計してトランスコ
ンダクタンスｇm3，ｇm4を制御することができる。
【００８７】図２１及び図２２はいずれもトランジスタ
Ｍ４のトランスコンダクタンスｇm4をパラメータとして
変化させた場合のグラフであり、それぞれインダクタン
ス成分及び直列抵抗成分の値を示す。但し、トランジス
タＭ３のトランスコンダクタンスｇm3を、トランジスタ
Ｍ１，Ｍ２のトランスコンダクタンスｇm1，ｇm2の１％
の値に固定した。
Ｍ４のトランスコンダクタンスｇm4をパラメータとして
変化させた場合のグラフであり、それぞれインダクタン
ス成分及び直列抵抗成分の値を示す。但し、トランジス
タＭ３のトランスコンダクタンスｇm3を、トランジスタ
Ｍ１，Ｍ２のトランスコンダクタンスｇm1，ｇm2の１％
の値に固定した。
【００８８】図２１においては、グラフＱ1，Ｑ2，
Ｑ3，Ｑ4，Ｑ5は、ｇm4／ｇm3の値がそれぞれ１，１．
２，１．５，２，３の場合に相当する。インダクタンス
成分の値が連続して±１０％の範囲内に収まる周波数帯
域は、ｇm4／ｇm3＝１の場合には６０〜１００ＧＨｚで
あり、ｇm4／ｇm3＝１．２の場合には５５〜１００ＧＨ
ｚであり、ｇm4／ｇm3＝１．５の場合には５０〜１００
ＧＨｚであり、ｇm4／ｇm3＝２の場合には４４〜１００
ＧＨｚであり、ｇm4／ｇm3＝３の場合には３６〜９２Ｇ
Ｈｚであって、従来の場合以上に帯域を広げることも可
能である。但し、そのインダクタンスの値自体は、ｇm4
／ｇm3が増大するに伴って減少する。
Ｑ3，Ｑ4，Ｑ5は、ｇm4／ｇm3の値がそれぞれ１，１．
２，１．５，２，３の場合に相当する。インダクタンス
成分の値が連続して±１０％の範囲内に収まる周波数帯
域は、ｇm4／ｇm3＝１の場合には６０〜１００ＧＨｚで
あり、ｇm4／ｇm3＝１．２の場合には５５〜１００ＧＨ
ｚであり、ｇm4／ｇm3＝１．５の場合には５０〜１００
ＧＨｚであり、ｇm4／ｇm3＝２の場合には４４〜１００
ＧＨｚであり、ｇm4／ｇm3＝３の場合には３６〜９２Ｇ
Ｈｚであって、従来の場合以上に帯域を広げることも可
能である。但し、そのインダクタンスの値自体は、ｇm4
／ｇm3が増大するに伴って減少する。
【００８９】また、図２２においてはグラフＳ1，Ｓ2，
Ｓ3，Ｓ4，Ｓ5は、ｇm4／ｇm3の値がそれぞれ１，１．
２，１．５，２，３の場合に相当する。直列抵抗成分の
値の絶対値も、ｇm4／ｇm3が増大するに伴って減少す
る。
Ｓ3，Ｓ4，Ｓ5は、ｇm4／ｇm3の値がそれぞれ１，１．
２，１．５，２，３の場合に相当する。直列抵抗成分の
値の絶対値も、ｇm4／ｇm3が増大するに伴って減少す
る。
【００９０】
【発明の効果】以上のようにして、請求項１乃至請求項
３にかかる能動インダクタによれば、能動インダクタの
直列抵抗成分を低下させることができる。そして請求項
５にかかる能動インダクタのように、フィードバック路
にゲートとドレインを接続したフィードバック用の電界
効果トランジスタを設けることもできる。
３にかかる能動インダクタによれば、能動インダクタの
直列抵抗成分を低下させることができる。そして請求項
５にかかる能動インダクタのように、フィードバック路
にゲートとドレインを接続したフィードバック用の電界
効果トランジスタを設けることもできる。
【００９１】特に請求項２及び請求項３にかかる能動イ
ンダクタでは、負性抵抗が生じるので、請求項４にかか
る能動インダクタのように、外部から抵抗を直列に接続
し、その直列抵抗を制御することができる。
ンダクタでは、負性抵抗が生じるので、請求項４にかか
る能動インダクタのように、外部から抵抗を直列に接続
し、その直列抵抗を制御することができる。
【００９２】特に請求項３にかかる能動インダクタで
は、第３及び第４の電界トランジスタの少なくともいず
れか一方を制御することによりその特性、例えば帯域を
制御することができる。
は、第３及び第４の電界トランジスタの少なくともいず
れか一方を制御することによりその特性、例えば帯域を
制御することができる。
【図１】 本発明の実施の形態１にかかる能動インダク
タの構成を示す回路図である。
タの構成を示す回路図である。
【図２】 本発明の実施の形態１にかかる能動インダク
タの等価回路を示す回路図である。
タの等価回路を示す回路図である。
【図３】 本発明の実施の形態１にかかる能動インダク
タの等価回路を示す回路図である。
タの等価回路を示す回路図である。
【図４】 本発明の実施の形態１にかかる能動インダク
タのインダクタンス成分を示すグラフである。
タのインダクタンス成分を示すグラフである。
【図５】 本発明の実施の形態１にかかる能動インダク
タの直列抵抗成分を示すグラフである。
タの直列抵抗成分を示すグラフである。
【図６】 従来の技術にかかる能動インダクタのインダ
クタンス成分を示すグラフである。
クタンス成分を示すグラフである。
【図７】 従来の技術にかかる能動インダクタの直列抵
抗成分を示すグラフである。
抗成分を示すグラフである。
【図８】 本発明の実施の形態１の変形にかかる能動イ
ンダクタの構成を示す回路図である。
ンダクタの構成を示す回路図である。
【図９】 本発明の実施の形態２にかかる能動インダク
タの構成を示す回路図である。
タの構成を示す回路図である。
【図１０】 本発明の実施の形態２にかかる能動インダ
クタの等価回路を示す回路図である。
クタの等価回路を示す回路図である。
【図１１】 本発明の実施の形態２にかかる能動インダ
クタの等価回路を示す回路図である。
クタの等価回路を示す回路図である。
【図１２】 本発明の実施の形態２にかかる能動インダ
クタのインダクタンス成分を示すグラフである。
クタのインダクタンス成分を示すグラフである。
【図１３】 本発明の実施の形態２にかかる能動インダ
クタの直列抵抗成分を示すグラフである。
クタの直列抵抗成分を示すグラフである。
【図１４】 本発明の実施の形態２の変形にかかる能動
インダクタの構成を示す回路図である。
インダクタの構成を示す回路図である。
【図１５】 本発明の実施の形態３にかかる能動インダ
クタの構成を示す回路図である。
クタの構成を示す回路図である。
【図１６】 本発明の実施の形態３にかかる能動インダ
クタの等価回路を示す回路図である。
クタの等価回路を示す回路図である。
【図１７】 本発明の実施の形態３にかかる能動インダ
クタの等価回路を示す回路図である。
クタの等価回路を示す回路図である。
【図１８】 本発明の実施の形態３にかかる能動インダ
クタのインダクタンス成分を示すグラフである。
クタのインダクタンス成分を示すグラフである。
【図１９】 本発明の実施の形態３にかかる能動インダ
クタの直列抵抗成分を示すグラフである。
クタの直列抵抗成分を示すグラフである。
【図２０】 本発明の実施の形態３の変形にかかる能動
インダクタの構成を示す回路図である。
インダクタの構成を示す回路図である。
【図２１】 本発明の実施の形態３の変形にかかる能動
インダクタのインダクタンス成分を示すグラフである。
インダクタのインダクタンス成分を示すグラフである。
【図２２】 本発明の実施の形態３の変形にかかる能動
インダクタの直列抵抗成分を示すグラフである。
インダクタの直列抵抗成分を示すグラフである。
【図２３】 従来の技術を示す回路図である。
【図２４】 電界効果トランジスタの等価回路の回路図
である。
である。
【図２５】 従来の技術を示す等価回路の回路図であ
る。
る。
【図２６】 従来の技術を示す等価回路の回路図であ
る。
る。
Ｍ１〜Ｍ４，Ｍｆ 電界効果トランジスタ。
Claims (5)
- 【請求項１】 いずれもソース、ゲート、ドレインを有
する第１及び第２の電界効果トランジスタを備え、 前記第１の電界効果トランジスタの前記ドレインは前記
第２の電界効果トランジスタの前記ソースに接続され、 前記第１の電界効果トランジスタの前記ゲートは前記第
２の電界効果トランジスタの前記ドレインに、能動素子
を介さずに接続され、 前記第１の電界効果トランジスタの前記ソースと前記第
２の電界効果トランジスタの前記ゲートとの間に設けら
れたフィードバック路を更に備え、 前記第２の電界トランジスタの前記ゲート及び前記ソー
スをインダクタの２端子とする能動インダクタ。 - 【請求項２】 いずれもソース、ゲート、ドレインを有
する第１乃至第３の電界効果トランジスタを備え、 前記第１の電界効果トランジスタの前記ドレインは前記
第２の電界効果トランジスタの前記ソース及び前記第３
の電界トランジスタの前記ゲートに接続され、 前記第１の電界効果トランジスタの前記ゲートは前記第
２の電界効果トランジスタの前記ドレインに接続され、 前記第２の電界効果トランジスタの前記ゲートは前記第
３の電界効果トランジスタの前記ドレインに接続され、 前記第１の電界効果トランジスタの前記ソースと前記第
３の電界効果トランジスタの前記ソースとの間に設けら
れたフィードバック路を更に備え、 前記第３の電界トランジスタの前記ゲート及び前記ソー
スをインダクタの２端子とする能動インダクタ。 - 【請求項３】 いずれもソース、ゲート、ドレインを有
する第１乃至第４の電界効果トランジスタを備え、 前記第１の電界効果トランジスタの前記ドレインは前記
第２の電界効果トランジスタの前記ソース並びに前記第
３の電界トランジスタの前記ゲート及び前記第４の電界
トランジスタの前記ゲートに接続され、 前記第１の電界効果トランジスタの前記ゲートは前記第
２の電界効果トランジスタの前記ドレインに接続され、 前記第２の電界効果トランジスタの前記ゲートは前記第
３の電界効果トランジスタの前記ドレインに接続され、 前記第３の電界効果トランジスタの前記ソースは前記第
４の電界効果トランジスタの前記ソースに接続され、 前記第１の電界効果トランジスタの前記ソースと前記第
４の電界効果トランジスタの前記ドレインとの間に設け
られたフィードバック路を更に備え、 前記第４の電界効果トランジスタの前記ソース及び前記
ドレインは同電位に設定され、 前記第４の電界効果トランジスタの前記ドレインと前記
フィードバック路との接続点に流れ込む電流と、前記第
４の電界効果トランジスタの前記ソースと前記第２の電
界効果トランジスタの前記ソースとの接続点において流
れ込む電流とは独立に設定され、 前記第４の電界トランジスタの前記ゲート及び前記ドレ
インをインダクタの２端子とする能動インダクタ。 - 【請求項４】 前記インダクタの２端子に対して直列に
接続される抵抗を更に備える、請求項２又は請求項３に
記載の能動インダクタ。 - 【請求項５】 前記フィードバック路には、 前記第１の電界トランジスタの前記ソースに接続された
ソースと、 互いに共通に接続されて前記インダクタの前記２端子の
一方に接続されるゲート及びドレインとを有するフィー
ドバック用の電界効果トランジスタを更に備える、請求
項１乃至請求項４のいずれか一つに記載の能動インダク
タ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266900A JP2002076845A (ja) | 2000-09-04 | 2000-09-04 | 能動インダクタ |
| US09/805,925 US6737944B2 (en) | 2000-09-04 | 2001-03-15 | Active inductor |
| DE10122359A DE10122359A1 (de) | 2000-09-04 | 2001-05-09 | Aktiver Induktor |
| TW090111409A TW503614B (en) | 2000-09-04 | 2001-05-14 | Active inductor |
| KR10-2001-0027254A KR100428276B1 (ko) | 2000-09-04 | 2001-05-18 | 능동 인덕터 |
| CNB011191953A CN1229918C (zh) | 2000-09-04 | 2001-05-21 | 有源电感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000266900A JP2002076845A (ja) | 2000-09-04 | 2000-09-04 | 能動インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002076845A true JP2002076845A (ja) | 2002-03-15 |
Family
ID=18753912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000266900A Pending JP2002076845A (ja) | 2000-09-04 | 2000-09-04 | 能動インダクタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6737944B2 (ja) |
| JP (1) | JP2002076845A (ja) |
| KR (1) | KR100428276B1 (ja) |
| CN (1) | CN1229918C (ja) |
| DE (1) | DE10122359A1 (ja) |
| TW (1) | TW503614B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019501536A (ja) * | 2015-11-05 | 2019-01-17 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | アクティブインダクタの動作範囲およびピーキングゲインを増加させる方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW588222B (en) * | 2000-02-10 | 2004-05-21 | Asml Netherlands Bv | Cooling of voice coil motors in lithographic projection apparatus |
| US7020450B2 (en) * | 2000-09-05 | 2006-03-28 | Nec Corporation | Active inductors using bipolar silicon transistors |
| US7199685B2 (en) * | 2004-08-30 | 2007-04-03 | Agere Systems Inc. | Three-terminal, tunable active inductor |
| TWI259481B (en) * | 2005-08-08 | 2006-08-01 | Realtek Semiconductor Corp | Apparatus for enhancing Q factor of inductor |
| US7453315B2 (en) * | 2006-04-26 | 2008-11-18 | Infineon Technologies Ag | Active inductive load that enhances circuit bandwidth |
| KR100800791B1 (ko) * | 2006-12-21 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 궤환 병렬회로를 이용한 능동 인덕터 |
| US7639079B2 (en) | 2007-02-09 | 2009-12-29 | Agere Systems Inc. | Techniques for designing wide band low noise amplifiers |
| CN101174821B (zh) * | 2007-09-27 | 2010-08-25 | 复旦大学 | 一种与温度及电源电压无关的可调有源电感 |
| KR100956906B1 (ko) * | 2007-12-26 | 2010-05-11 | 주식회사 동부하이텍 | 능동 인덕터, 궤환 인덕터를 사용한 인덕턴스 구현 방법 |
| CN101197556B (zh) * | 2007-12-27 | 2011-04-06 | 复旦大学 | 采用有源电感负载的可调谐窄带低噪声放大器 |
| US8115575B2 (en) * | 2008-08-14 | 2012-02-14 | International Business Machines Corporation | Active inductor for ASIC application |
| US8242863B2 (en) * | 2008-08-15 | 2012-08-14 | Infineon Technologies Ag | Active inductance for very high frequencies based on CMOS inverters |
| KR101086569B1 (ko) * | 2009-08-13 | 2011-11-23 | 엘지이노텍 주식회사 | 적응형 튜닝 안테나 회로의 임피던스 조절장치 |
| US8766746B2 (en) * | 2011-09-21 | 2014-07-01 | Fujitsu Limited | Active inductor |
| ITMI20112243A1 (it) * | 2011-12-12 | 2013-06-13 | Uni Degli Studi Dell A Quila | Circuito elettronico a basso rumore simulante il comportamento di un induttanza |
| CN103546119B (zh) * | 2013-10-23 | 2016-09-21 | 北京工业大学 | 高q值超宽带可调谐有源电感 |
| US9577607B1 (en) * | 2015-08-03 | 2017-02-21 | International Business Machines Corporation | Peaking inductor array for peaking control unit of transceiver |
| US20200081467A1 (en) * | 2018-09-07 | 2020-03-12 | Qualcomm Incorporated | Gyrator-based low-dropout (ldo) regulator |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE6913153U (de) | 1969-03-30 | 1969-10-16 | Devalit Plastik Richard Van De | Moebelfuss |
| US5384501A (en) | 1990-06-15 | 1995-01-24 | Kabushiki Kaisha Toshiba | Integration circuit including a differential amplifier having a variable transconductance |
| JPH04211508A (ja) | 1990-06-15 | 1992-08-03 | Toshiba Corp | 積分回路 |
-
2000
- 2000-09-04 JP JP2000266900A patent/JP2002076845A/ja active Pending
-
2001
- 2001-03-15 US US09/805,925 patent/US6737944B2/en not_active Expired - Fee Related
- 2001-05-09 DE DE10122359A patent/DE10122359A1/de not_active Ceased
- 2001-05-14 TW TW090111409A patent/TW503614B/zh active
- 2001-05-18 KR KR10-2001-0027254A patent/KR100428276B1/ko not_active IP Right Cessation
- 2001-05-21 CN CNB011191953A patent/CN1229918C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019501536A (ja) * | 2015-11-05 | 2019-01-17 | ザイリンクス インコーポレイテッドＸｉｌｉｎｘ Ｉｎｃｏｒｐｏｒａｔｅｄ | アクティブインダクタの動作範囲およびピーキングゲインを増加させる方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1229918C (zh) | 2005-11-30 |
| TW503614B (en) | 2002-09-21 |
| DE10122359A1 (de) | 2002-03-28 |
| KR20020018939A (ko) | 2002-03-09 |
| US6737944B2 (en) | 2004-05-18 |
| US20020047760A1 (en) | 2002-04-25 |
| KR100428276B1 (ko) | 2004-04-27 |
| CN1341994A (zh) | 2002-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002076845A (ja) | 能動インダクタ | |
| JP4206589B2 (ja) | 分布増幅器 | |
| Xiao et al. | A radio-frequency CMOS active inductor and its application in designing high-Q filters | |
| CN104980125B (zh) | 采用负阻结构的宽频带、高q值、可调谐的有源电感 | |
| Prameela et al. | A novel high Q active inductor design for wireless applications | |
| US5256991A (en) | Broadband microwave active inductor circuit | |
| JP3216693B2 (ja) | 能動インダクタ | |
| JP3474750B2 (ja) | 高周波集積回路装置および周波数変換回路装置 | |
| US5099155A (en) | Active element filter network | |
| JPH02205107A (ja) | 能動インダクタ | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| EP1250755A2 (en) | Phase-compensated impedance converter | |
| Yang et al. | Fully symmetrical, differential-pair type floating active inductors | |
| JP3204481B2 (ja) | 能動インダクタ | |
| JP3211859B2 (ja) | 能動フィルタ | |
| McCloskey | Q-enhanced LC resonators for monolithic, low-loss filters in gallium arsenide technology | |
| JP3213873B2 (ja) | 電圧制御発振器 | |
| JP3853606B2 (ja) | マイクロ波広帯域増幅器 | |
| Andriesei et al. | Frequency enhancement method applied to a CMOS RF simulated inductor BP filter | |
| KR100277547B1 (ko) | 게이트바이어스회로를이용한공진기의품질계수조절회로와이를이용한주파수가변대역통과필터 | |
| JP2004023762A (ja) | 発振回路 | |
| Koo et al. | CMOS 2-port active inductor using LC resonance circuit | |
| Mishra et al. | Improved Quality-Factor of 0.18-um Active Inductor by a Current Reuse Design | |
| KR100691182B1 (ko) | 능동 인덕터 | |
| JP2007060341A (ja) | 微分負性抵抗素子を用いたジャイレータ回路 |