[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002049430A - Power source circuit - Google Patents

Power source circuit

Info

Publication number
JP2002049430A
JP2002049430A JP2000236723A JP2000236723A JP2002049430A JP 2002049430 A JP2002049430 A JP 2002049430A JP 2000236723 A JP2000236723 A JP 2000236723A JP 2000236723 A JP2000236723 A JP 2000236723A JP 2002049430 A JP2002049430 A JP 2002049430A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
power supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000236723A
Other languages
Japanese (ja)
Other versions
JP4595179B2 (en
Inventor
Yoichi Takano
陽一 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000236723A priority Critical patent/JP4595179B2/en
Publication of JP2002049430A publication Critical patent/JP2002049430A/en
Application granted granted Critical
Publication of JP4595179B2 publication Critical patent/JP4595179B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power source circuit capable of reducing the current capabilities of an input side DC power source, and preventing the generation of any failure such as hit due to rush currents. SOLUTION: A DC power source is supplied from an output terminal (16) through an output transistor (Q1) to a load, and the driving of the output transistor (Q1) is controlled so that the voltage of the output terminal (16) can be made constant according to an error voltage obtained by comparing the voltage of the output terminal (16) with a reference voltage. This power source circuit is provided with a current detecting circuit (Q2) for detecting currents flowing through the output transistor (Q1) and a soft start circuit (20) for suppressing the driving of the output transistor (Q1) according to the currents detected by the current detecting circuit (Q2) at the time of start. Thus, it is possible to suppress rush currents at the time of start, and to prevent the generation of hit due to the rush currents even when the current capabilities of the input side DC power source are small.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は電源回路に関し、特
に、直流電源を安定化して出力する電源回路に関する。
The present invention relates to a power supply circuit, and more particularly, to a power supply circuit for stabilizing and outputting a DC power supply.

【0002】[0002]

【従来の技術】従来より、直流電源を安定化して出力す
る電源回路がある。図5は、従来の電源回路の一例の回
路構成図を示す。この電源回路は半導体集積化されてい
る。
2. Description of the Related Art Conventionally, there is a power supply circuit for stabilizing and outputting a DC power supply. FIG. 5 shows a circuit configuration diagram of an example of a conventional power supply circuit. This power supply circuit is integrated in a semiconductor.

【0003】同図中、直流電源10の正電極は外部入力
端子12に接続され、直流電源10の負電極は接地され
ている。外部入力端子12には出力pnpトランジスタ
Q1のエミッタが接続されている。この出力トランジス
タQ1のベースはエラーアンプ14の出力端子に接続さ
れてエラー電圧を供給されており、出力トランジスタQ
1のコレクタは外部出力端子16に接続されている。
In FIG. 1, a positive electrode of a DC power supply 10 is connected to an external input terminal 12, and a negative electrode of the DC power supply 10 is grounded. The external input terminal 12 is connected to the emitter of the output pnp transistor Q1. The base of the output transistor Q1 is connected to the output terminal of the error amplifier 14 and is supplied with an error voltage.
One collector is connected to the external output terminal 16.

【0004】外部出力端子16には負荷抵抗Roの一端
が外付けされると共に、エラーアンプ14の発振を防止
する位相補償用のコンデンサCoの一端が外付けされ、
負荷抵抗Ro及びコンデンサCoの他端は接地されてい
る。
One end of a load resistor Ro is externally connected to the external output terminal 16, and one end of a phase compensation capacitor Co for preventing oscillation of the error amplifier 14 is externally connected.
The other ends of the load resistance Ro and the capacitor Co are grounded.

【0005】また、外部出力端子16は直列接続された
抵抗R1,R2を介して接地されており、抵抗R1,R
2の接続点はエラーアンプ14の非反転入力端子に接続
されている。エラーアンプ14の反転入力端子には電圧
源18より基準電圧Vrefが供給されており、エラー
アンプ14は出力電圧Voを抵抗R1,R2で分圧した
電圧と基準電圧Vrefとを差動増幅してエラー電圧を
生成する。このエラー電圧は出力トランジスタQ1のベ
ースに供給され、出力電圧Voが一定となるように出力
トランジスタQ1が駆動制御されている。
The external output terminal 16 is grounded via resistors R1 and R2 connected in series.
The connection point 2 is connected to the non-inverting input terminal of the error amplifier 14. The reference voltage Vref is supplied from the voltage source 18 to the inverting input terminal of the error amplifier 14. The error amplifier 14 differentially amplifies the output voltage Vo divided by the resistors R1 and R2 and the reference voltage Vref. Generate an error voltage. This error voltage is supplied to the base of the output transistor Q1, and the drive of the output transistor Q1 is controlled so that the output voltage Vo becomes constant.

【0006】[0006]

【発明が解決しようとする課題】図6(A),(B)
に、従来の電源回路の起動時における入力電圧Vinと
出力電圧Vo、及び出力電流Ioの波形図を示す。
Problems to be Solved by the Invention FIGS. 6A and 6B
2 shows a waveform diagram of the input voltage Vin, the output voltage Vo, and the output current Io when the conventional power supply circuit is started.

【0007】上記従来の電源回路では、起動時にラッシ
ュ電流Irushが発生する。ラッシュ電流Irush
は、電源回路の外部出力端子16に外付けされたコンデ
ンサCoの充電電流であり、電源回路の出力電流の上限
値となる。
In the above-described conventional power supply circuit, a rush current Irush is generated at the time of startup. Rush current Irush
Is the charging current of the capacitor Co externally connected to the external output terminal 16 of the power supply circuit, and is the upper limit of the output current of the power supply circuit.

【0008】従来の電源回路では、上記のラッシュ電流
の発生により瞬断が発生するのを避けるため、入力側の
直流電源10はラッシュ電流以上の電流能力を必要とさ
れており、このために価格も高くなるという問題があっ
た。
In the conventional power supply circuit, the DC power supply 10 on the input side is required to have a current capability higher than the rush current in order to avoid the instantaneous interruption caused by the generation of the rush current. There was a problem that also becomes high.

【0009】本発明は、上記の点に鑑みなされたもの
で、入力側の直流電源の電流能力を削減でき、かつ、ラ
ッシュ電流による瞬断という不具合の発生を防止するこ
とができる電源回路を提供することを目的とする。
The present invention has been made in view of the above points, and provides a power supply circuit capable of reducing the current capability of a DC power supply on the input side and preventing occurrence of a short-circuit failure due to a rush current. The purpose is to do.

【0010】[0010]

【課題を解決するための手段】請求項1に記載の発明
は、出力トランジスタ(Q1)を通して出力端子(1
6)から負荷に直流電源を供給し、前記出力端子(1
6)の電圧を基準電圧と比較して得たエラー電圧に応じ
て前記出力端子(16)の電圧が一定となるよう前記出
力トランジスタ(Q1)を駆動制御する電源回路におい
て、前記出力トランジスタ(Q1)に流れる電流を検出
する電流検出回路(Q2)と、起動時に、前記電流検出
回路(Q2)で検出した電流に応じて前記出力トランジ
スタ(Q1)の駆動を抑制するソフトスタート回路(2
0)を有する。
According to a first aspect of the present invention, an output terminal (1) is connected through an output transistor (Q1).
6) DC power is supplied to the load from the output terminal (1).
6) A power supply circuit for driving and controlling the output transistor (Q1) so that the voltage at the output terminal (16) becomes constant according to an error voltage obtained by comparing the voltage of the output transistor (Q1) with the reference voltage. ), And a soft start circuit (2) which suppresses the driving of the output transistor (Q1) at the time of start-up according to the current detected by the current detection circuit (Q2).
0).

【0011】このように、起動時に、出力トランジスタ
(Q1)に流れる電流に応じて出力トランジスタ(Q
1)の駆動を抑制することにより、起動時のラッシュ電
流を抑制することができ、入力側の直流電源の電流能力
が小さくても、ラッシュ電流による瞬断の発生を防止す
ることができる。
As described above, at the time of start-up, the output transistor (Q1) is changed according to the current flowing through the output transistor (Q1).
By suppressing the driving of 1), the rush current at the time of starting can be suppressed, and even if the current capability of the DC power supply on the input side is small, occurrence of instantaneous interruption due to the rush current can be prevented.

【0012】請求項2に記載の発明は、請求項1記載の
電源回路において、前記ソフトスタート回路(20)
は、起動時に充電されるコンデンサ(Css)を有し、
前記コンデンサ(Css)が充電されるまでの時間だけ
前記出力トランジスタ(Q1)の駆動を抑制する。
According to a second aspect of the present invention, in the power supply circuit according to the first aspect, the soft start circuit (20) is provided.
Has a capacitor (Css) that is charged at startup,
The driving of the output transistor (Q1) is suppressed only for the time until the capacitor (Css) is charged.

【0013】このように、コンデンサ(Css)が充電
されるまでの時間だけ出力トランジスタ(Q1)の駆動
を抑制するため、起動時のみソフトスタート回路(2
0)を動作させ、定常状態は動作しないようにすること
ができる。
As described above, since the driving of the output transistor (Q1) is suppressed only for the time until the capacitor (Css) is charged, the soft start circuit (2
0) can be activated and not activated in the steady state.

【0014】請求項3に記載の発明は、請求項2記載の
電源回路において、前記ソフトスタート回路(20)
は、前記出力端子(16)が短絡したときオンして前記
コンデンサ(Css)を放電するトランジスタ(Q5)
を有する。
According to a third aspect of the present invention, in the power supply circuit according to the second aspect, the soft start circuit (20) is provided.
Is a transistor (Q5) that turns on when the output terminal (16) is short-circuited and discharges the capacitor (Css).
Having.

【0015】このように、出力端子(16)が短絡した
ときトランジスタ(Q5)をオンしてコンデンサ(Cs
s)を放電するため、短絡から復帰したとき、再びソフ
トスタート回路(20)を動作させることができる。
As described above, when the output terminal (16) is short-circuited, the transistor (Q5) is turned on to turn on the capacitor (Cs).
s), the soft start circuit (20) can be operated again when returning from the short circuit.

【0016】請求項4に記載の発明は、請求項1乃至3
のいずれか記載の電源回路において、前記出力端子(1
6)が短絡したとき、前記電流検出回路(Q2)で検出
した電流に応じて前記出力トランジスタ(Q1)の駆動
を抑制するカレントリミット回路(22)を有する。
The invention described in claim 4 is the first to third aspects of the present invention.
In the power supply circuit according to any one of the above,
6) a current limit circuit (22) for suppressing the driving of the output transistor (Q1) in accordance with the current detected by the current detection circuit (Q2) when the short circuit occurs.

【0017】このように、出力端子(16)が短絡した
とき電流検出回路(Q2)で検出した電流に応じて出力
トランジスタ(Q1)の駆動を抑制するため、出力端子
(16)が短絡したときの出力電流を抑制することがで
きる。
As described above, when the output terminal (16) is short-circuited, the driving of the output transistor (Q1) is suppressed according to the current detected by the current detection circuit (Q2). Can be suppressed.

【0018】なお、上記括弧内の参照符号は、理解を容
易にするために付したものであり、一例にすぎず、図示
の態様に限定されるものではない。
The reference numerals in the parentheses are provided for easy understanding, are merely examples, and are not limited to the illustrated embodiment.

【0019】[0019]

【発明の実施の形態】図1は本発明の電源回路の一実施
例のブロック構成図、図2はその回路構成図を示す。こ
の電源回路は半導体集積化されており、図4と同一部分
には同一符号を付す。
FIG. 1 is a block diagram showing an embodiment of a power supply circuit according to the present invention, and FIG. 2 is a circuit diagram thereof. This power supply circuit is integrated in a semiconductor, and the same parts as those in FIG. 4 are denoted by the same reference numerals.

【0020】図1及び図2において、直流電源10の正
電極は外部入力端子12に接続され、直流電源10の負
電極は接地されている。外部入力端子12には出力pn
pトランジスタQ1のエミッタ及び電流検出pnpトラ
ンジスタQ2(電流検出回路)のエミッタが接続されて
いる。上記トランジスタQ1,Q2それぞれのエミッタ
面積は、n:1(nは正の実数)の関係とされている。
トランジスタQ1,Q2のベースはドライブ用のnpn
トランジスタQ3のコレクタに接続されている。トラン
ジスタQ1のコレクタは外部出力端子16に接続される
と共に、ソフトスタート回路20の抵抗R10とトラン
ジスタQ5、及びカレントリミット回路22の抵抗R1
2に接続されている。
1 and 2, the positive electrode of the DC power supply 10 is connected to the external input terminal 12, and the negative electrode of the DC power supply 10 is grounded. The external input terminal 12 has an output pn
The emitter of the p transistor Q1 and the emitter of the current detection pnp transistor Q2 (current detection circuit) are connected. The emitter areas of the transistors Q1 and Q2 have a relationship of n: 1 (n is a positive real number).
The bases of the transistors Q1 and Q2 are npn for driving.
It is connected to the collector of transistor Q3. The collector of the transistor Q1 is connected to the external output terminal 16, the resistor R10 of the soft start circuit 20 and the transistor Q5, and the resistor R1 of the current limit circuit 22.
2 are connected.

【0021】トランジスタQ3のエミッタは接地され、
ベースはエラーアンプ14の出力端子及びソフトスター
ト回路20のトランジスタQ7に接続されてエラー電圧
を供給されている。
The emitter of the transistor Q3 is grounded,
The base is connected to the output terminal of the error amplifier 14 and the transistor Q7 of the soft start circuit 20, and is supplied with an error voltage.

【0022】外部出力端子16には負荷抵抗Roの一端
が外付けされると共に、エラーアンプ14の発振を防止
する位相補償用のコンデンサCoの一端が外付けされ、
負荷抵抗Ro及びコンデンサCoの他端は接地されてい
る。
One end of a load resistor Ro is externally connected to the external output terminal 16, and one end of a phase compensation capacitor Co for preventing oscillation of the error amplifier 14 is externally connected.
The other ends of the load resistance Ro and the capacitor Co are grounded.

【0023】また、外部出力端子16は直列接続された
抵抗R1,R2を介して接地されており、抵抗R1,R
2の接続点はエラーアンプ14を構成するアンプ部14
aの非反転入力端子に接続されている。エラーアンプ1
4は、図2に示すアンプ部14aと、ドライブ用トラン
ジスタQ3とから構成されており、アンプ部14aの反
転入力端子には電圧源18より基準電圧Vrefが供給
されている。おり、アンプ部14aは出力電圧Voを抵
抗R1,R2で分圧した電圧と基準電圧Vrefとを差
動増幅してエラー電圧を生成する。このエラー電圧はド
ライブ用のトランジスタQ3のベースに供給され、トラ
ンジスタQ3のコレクタ電流が出力トランジスタQ1及
び電流検出トランジスタQ2のベースに供給されてお
り、エラーアンプ14は出力電圧Voが一定となるよう
に出力トランジスタQ1を駆動制御している。また、電
流検出トランジスタQ2は、出力トランジスタQ1のコ
レクタ電流を検出して、その1/nのコレクタ電流を流
す。
The external output terminal 16 is grounded via resistors R1 and R2 connected in series.
2 is connected to the amplifier section 14 that constitutes the error amplifier 14.
a is connected to the non-inverting input terminal. Error amplifier 1
Reference numeral 4 denotes an amplifier 14a shown in FIG. 2 and a driving transistor Q3, and a reference voltage Vref is supplied from a voltage source 18 to an inverting input terminal of the amplifier 14a. The amplifier 14a differentially amplifies a voltage obtained by dividing the output voltage Vo by the resistors R1 and R2 and a reference voltage Vref to generate an error voltage. This error voltage is supplied to the base of the driving transistor Q3, the collector current of the transistor Q3 is supplied to the bases of the output transistor Q1 and the current detection transistor Q2, and the error amplifier 14 controls the output voltage Vo to be constant. The drive control of the output transistor Q1 is performed. Further, the current detection transistor Q2 detects the collector current of the output transistor Q1, and passes 1 / n of the collector current.

【0024】ソフトスタート回路20は、抵抗R10,
R11とトランジスタQ4〜Q7と外付けのコンデンサ
Cssから構成されている。直列接続された抵抗R1
0,R11はトランジスタQ1のコレクタと接地間に接
続されている。抵抗R10,R11の接続点にはpnp
トランジスタQ4のベース及びpnpトランジスタQ5
のエミッタが接続されると共に、外部端子24を介して
コンデンサCssの一端が接続されている。コンデンサ
Cssの他端は接地されている。
The soft start circuit 20 includes a resistor R10,
R11, transistors Q4 to Q7, and an external capacitor Css. Resistor R1 connected in series
0 and R11 are connected between the collector of the transistor Q1 and the ground. The connection point of the resistors R10 and R11 is pnp
Base of transistor Q4 and pnp transistor Q5
And one end of a capacitor Css is connected via an external terminal 24. The other end of the capacitor Css is grounded.

【0025】トランジスタQ4はエミッタをトランジス
タQ2のコレクタに接続され、コレクタをnpnトラン
ジスタQ6のコレクタ及びベースに接続されている。ト
ランジスタQ5はベースをトランジスタQ1のコレクタ
に接続され、コレクタを接地されている。
The transistor Q4 has an emitter connected to the collector of the transistor Q2, and a collector connected to the collector and the base of the npn transistor Q6. The transistor Q5 has a base connected to the collector of the transistor Q1, and a collector grounded.

【0026】トランジスタQ6のベースはnpnトラン
ジスタQ7のベースと共通接続されている。トランジス
タQ6,Q7それぞれのエミッタは接地されてカレント
ミラー回路を構成しており、トランジスタQ7のコレク
タはトランジスタQ3のベースに接続されている。
The base of transistor Q6 is commonly connected to the base of npn transistor Q7. The emitters of the transistors Q6 and Q7 are grounded to form a current mirror circuit, and the collector of the transistor Q7 is connected to the base of the transistor Q3.

【0027】カレントリミット回路22は、抵抗R1
2,R13とトランジスタQ8〜Q10から構成されて
いる。直列接続された抵抗R12,R13はトランジス
タQ1のコレクタと接地間に接続されている。抵抗R1
2,R13の接続点にはpnpトランジスタQ8のベー
スが接続されている。トランジスタQ8はエミッタをト
ランジスタQ2のコレクタに接続され、コレクタをnp
nトランジスタQ9のコレクタ及びベースに接続されて
いる。
The current limit circuit 22 includes a resistor R1
2, R13 and transistors Q8 to Q10. The resistors R12 and R13 connected in series are connected between the collector of the transistor Q1 and the ground. Resistance R1
The connection point of R2 and R13 is connected to the base of pnp transistor Q8. Transistor Q8 has an emitter connected to the collector of transistor Q2, and a collector connected to np
It is connected to the collector and base of n-transistor Q9.

【0028】なお、抵抗R10〜R13それぞれの抵抗
値は、例えばR10=R12,R11>R13とされ、
抵抗R10,R11の接続点の電位が抵抗R12,R1
3の接続点の電位より高くなるように設定されている。
The resistance values of the resistors R10 to R13 are, for example, R10 = R12, R11> R13.
The potential at the connection point of the resistors R10 and R11 is equal to the resistance of the resistors R12 and R1.
3 is set higher than the potential of the connection point.

【0029】トランジスタQ9のベースはnpnトラン
ジスタQ10のベースと共通接続されている。トランジ
スタQ9,Q10それぞれのエミッタは接地されてカレ
ントミラー回路を構成しており、トランジスタQ10の
コレクタはトランジスタQ3のベースに接続されてい
る。
The base of transistor Q9 is commonly connected to the base of npn transistor Q10. The emitters of the transistors Q9 and Q10 are grounded to form a current mirror circuit, and the collector of the transistor Q10 is connected to the base of the transistor Q3.

【0030】ここで、電源回路の起動時には、コンデン
サCssは放電されて外部端子24の電圧Vssは0V
であるため、ソフトスタート回路20のトランジスタQ
4がオンする。このため、トランジスタQ1から外部出
力端子16を通してコンデンサCoに流れ込むラッシュ
電流Irushの1/nの電流がトランジスタQ2のコ
レクタ電流となり、この電流はトランジスタQ4,Q6
の経路を流れ、トランジスタQ6のコレクタ電流と同量
のコレクタ電流がカレントミラーを構成するトランジス
タQ7に流れる。このため、トランジスタQ3のベース
電位が低下し、トランジスタQ3のコレクタ電流が低減
され、これによって、ラッシュ電流Irushが抑制さ
れる。
Here, when the power supply circuit is started, the capacitor Css is discharged and the voltage Vss of the external terminal 24 becomes 0V.
Therefore, the transistor Q of the soft start circuit 20
4 turns on. Therefore, 1 / n of the rush current Irush flowing from the transistor Q1 to the capacitor Co through the external output terminal 16 becomes the collector current of the transistor Q2, and this current is the current of the transistors Q4 and Q6.
And the same amount of collector current as the collector current of the transistor Q6 flows to the transistor Q7 forming a current mirror. For this reason, the base potential of the transistor Q3 decreases, and the collector current of the transistor Q3 decreases, thereby suppressing the rush current Irush.

【0031】ラッシュ電流Irushの抑制期間は、抵
抗R10とコンデンサCssによる時定数で決まるた
め、出力電圧Voに応じてコンデンサCssの容量を適
宜選択することにより、ラッシュ電流Irushが負荷
抵抗Roに定常的に流れる負荷電流Ioを越えないよう
に設定することができる。図3(A),(B)に、電源
回路の起動時における、外部入力端子12の入力電圧V
inと、外部端子24の電圧Vssと、外部出力端子1
6の出力電圧Voの波形図、及び外部出力端子16の出
力電流Ioの波形図を示す。
Since the suppression period of the rush current Irush is determined by the time constant of the resistor R10 and the capacitor Css, by appropriately selecting the capacitance of the capacitor Css in accordance with the output voltage Vo, the rush current Irush is constantly applied to the load resistor Ro. Can be set so as not to exceed the load current Io flowing through 3A and 3B show the input voltage V of the external input terminal 12 when the power supply circuit is started.
in, the voltage Vss of the external terminal 24, and the external output terminal 1
6 shows a waveform diagram of the output voltage Vo and a waveform diagram of the output current Io of the external output terminal 16.

【0032】定常状態においては、コンデンサCssが
充電されているためトランジスタQ4がオフし、ソフト
スタート回路20は動作を停止する。この状態から図4
(A)に示すように、例えば外部出力端子16が短絡し
て接地レベルとなった場合、抵抗R10,R11の接続
点の電位が抵抗R12,R13の接続点の電位より高く
なるように設定されているため、カレントリミット回路
22のトランジスタQ8がオンする。
In the steady state, since the capacitor Css is charged, the transistor Q4 is turned off, and the soft start circuit 20 stops operating. From this state, FIG.
As shown in (A), for example, when the external output terminal 16 is short-circuited to the ground level, the potential at the connection point between the resistors R10 and R11 is set to be higher than the potential at the connection point between the resistors R12 and R13. Therefore, the transistor Q8 of the current limit circuit 22 turns on.

【0033】トランジスタQ8のオンによって、トラン
ジスタQ1のコレクタ電流の1/nの電流がトランジス
タQ2のコレクタ電流となり、この電流はトランジスタ
Q8,Q9の経路を流れ、トランジスタQ9のコレクタ
電流と同量のコレクタ電流がカレントミラーを構成する
トランジスタQ10に流れる。このため、トランジスタ
Q3のベース電位が低下し、トランジスタQ3のコレク
タ電流が低減され、これによって、トランジスタQ1の
コレクタ電流は、図4(B)に示すように電流Iclに
制限される。
When the transistor Q8 is turned on, 1 / n of the collector current of the transistor Q1 becomes the collector current of the transistor Q2. This current flows through the paths of the transistors Q8 and Q9 and has the same amount of collector current as the collector current of the transistor Q9. A current flows through transistor Q10 forming a current mirror. Therefore, the base potential of the transistor Q3 is reduced, and the collector current of the transistor Q3 is reduced. As a result, the collector current of the transistor Q1 is limited to the current Icl as shown in FIG.

【0034】また、外部出力端子16の電位が低下する
ためにソフトスタート回路20のトランジスタQ5がオ
ンし、コンデンサCssが放電される。これによって、
外部出力端子16の短絡から復帰したときのソフトスタ
ート回路20の速やかな動作が可能となる。
Further, since the potential of the external output terminal 16 decreases, the transistor Q5 of the soft start circuit 20 turns on, and the capacitor Css is discharged. by this,
The quick start of the soft start circuit 20 when returning from the short circuit of the external output terminal 16 is enabled.

【0035】このように、ソフトスタート回路20を設
けることにより、入力側の直流電源10の電流能力が小
さくても、ラッシュ電流による瞬断の発生を防止するこ
とができ、入力側の直流電源の電流能力を削減でき、直
流電源のコストを低下することができる。
As described above, by providing the soft start circuit 20, even if the current capability of the DC power supply 10 on the input side is small, it is possible to prevent an instantaneous interruption due to a rush current, and the DC power supply on the input side can be prevented. The current capacity can be reduced, and the cost of the DC power supply can be reduced.

【0036】[0036]

【発明の効果】上述の如く、請求項1に記載の発明は、
起動時に、出力トランジスタに流れる電流に応じて出力
トランジスタの駆動を抑制することにより、起動時のラ
ッシュ電流を抑制することができ、入力側の直流電源の
電流能力が小さくても、ラッシュ電流による瞬断の発生
を防止することができ、入力側の直流電源の電流能力を
削減でき、直流電源のコストを低下することができる。
As described above, the first aspect of the present invention provides
By suppressing the driving of the output transistor according to the current flowing through the output transistor at the time of startup, the rush current at the time of startup can be reduced. Disconnection can be prevented, the current capability of the input-side DC power supply can be reduced, and the cost of the DC power supply can be reduced.

【0037】請求項2に記載の発明は、コンデンサが充
電されるまでの時間だけ出力トランジスタの駆動を抑制
するため、起動時のみソフトスタート回路を動作させ、
定常状態は動作しないようにすることができる。
According to the second aspect of the present invention, the driving of the output transistor is suppressed only for the time until the capacitor is charged.
Steady state can be disabled.

【0038】請求項3に記載の発明は、出力端子が短絡
したときオンしてコンデンサを放電するため、短絡から
復帰したとき、再びソフトスタート回路を動作させるこ
とができる。
According to the third aspect of the present invention, when the output terminal is short-circuited, the capacitor is discharged by turning on the output terminal. Therefore, when the short-circuit is restored, the soft-start circuit can be operated again.

【0039】請求項4に記載の発明は、出力端子が短絡
したとき電流検出回路で検出した電流に応じて出力トラ
ンジスタの駆動を抑制するため、出力端子が短絡したと
きの出力電流を抑制することができる。
According to a fourth aspect of the present invention, when the output terminal is short-circuited, the driving of the output transistor is suppressed in accordance with the current detected by the current detection circuit. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電源回路の一実施例のブロック構成図
である。
FIG. 1 is a block diagram of a power supply circuit according to an embodiment of the present invention.

【図2】本発明の電源回路の一実施例の回路構成図であ
る。
FIG. 2 is a circuit configuration diagram of an embodiment of a power supply circuit of the present invention.

【図3】電源回路の起動時における入力電圧Vinと電
圧Vssと出力電圧Vo、及び出力電流Ioの波形図で
ある。
FIG. 3 is a waveform diagram of an input voltage Vin, a voltage Vss, an output voltage Vo, and an output current Io when the power supply circuit is started.

【図4】カレントリミット回路の動作を説明するための
波形図である。
FIG. 4 is a waveform chart for explaining the operation of the current limit circuit.

【図5】従来の電源回路の一例の回路構成図である。FIG. 5 is a circuit configuration diagram of an example of a conventional power supply circuit.

【図6】従来の電源回路の起動時における入力電圧Vi
nと出力電圧Vo、及び出力電流Ioの波形図である。
FIG. 6 shows an input voltage Vi when a conventional power supply circuit is started.
FIG. 4 is a waveform diagram of n, output voltage Vo, and output current Io.

【符号の説明】[Explanation of symbols]

10 直流電源 12 外部入力端子 14 エラーアンプ 14a アンプ部 16 外部出力端子 18 電圧源 20 ソフトスタート回路 22 カレントリミット回路 24 外部端子 Co コンデンサ Q1 出力トランジスタ Q2 電流検出トランジスタ Q3〜Q10 トランジスタ Ro 負荷抵抗 R1〜R13 抵抗 Reference Signs List 10 DC power supply 12 External input terminal 14 Error amplifier 14a Amplifier 16 External output terminal 18 Voltage source 20 Soft start circuit 22 Current limit circuit 24 External terminal Co capacitor Q1 Output transistor Q2 Current detection transistor Q3 to Q10 Transistor Ro Load resistance R1 to R13 resistance

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/822 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/822

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 出力トランジスタを通して出力端子から
負荷に直流電源を供給し、前記出力端子の電圧を基準電
圧と比較して得たエラー電圧に応じて前記出力端子の電
圧が一定となるよう前記出力トランジスタを駆動制御す
る電源回路において、 前記出力トランジスタに流れる電流を検出する電流検出
回路と、 起動時に、前記電流検出回路で検出した電流に応じて前
記出力トランジスタの駆動を抑制するソフトスタート回
路を有することを特徴とする電源回路。
1. A DC power source is supplied from an output terminal to a load through an output transistor, and the output terminal voltage becomes constant according to an error voltage obtained by comparing the output terminal voltage with a reference voltage. A power supply circuit for controlling the driving of the transistor, comprising: a current detection circuit for detecting a current flowing through the output transistor; and a soft start circuit for suppressing the driving of the output transistor according to the current detected by the current detection circuit at startup. A power supply circuit, characterized in that:
【請求項2】 請求項1記載の電源回路において、 前記ソフトスタート回路は、起動時に充電されるコンデ
ンサを有し、 前記コンデンサが充電されるまでの時間だけ前記出力ト
ランジスタの駆動を抑制することを特徴とする電源回
路。
2. The power supply circuit according to claim 1, wherein the soft start circuit has a capacitor that is charged at the time of starting, and suppresses driving of the output transistor for a time until the capacitor is charged. Characteristic power supply circuit.
【請求項3】 請求項2記載の電源回路において、 前記ソフトスタート回路は、前記出力端子が短絡したと
きオンして前記コンデンサを放電するトランジスタを有
することを特徴とする電源回路。
3. The power supply circuit according to claim 2, wherein the soft start circuit includes a transistor that is turned on when the output terminal is short-circuited and discharges the capacitor.
【請求項4】 請求項1乃至3のいずれか記載の電源回
路において、 前記出力端子が短絡したとき、前記電流検出回路で検出
した電流に応じて前記出力トランジスタの駆動を抑制す
るカレントリミット回路を有することを特徴とする電源
回路。
4. The power supply circuit according to claim 1, wherein when the output terminal is short-circuited, a current limit circuit that suppresses driving of the output transistor according to a current detected by the current detection circuit. A power supply circuit comprising:
JP2000236723A 2000-08-04 2000-08-04 Power circuit Expired - Fee Related JP4595179B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000236723A JP4595179B2 (en) 2000-08-04 2000-08-04 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000236723A JP4595179B2 (en) 2000-08-04 2000-08-04 Power circuit

Publications (2)

Publication Number Publication Date
JP2002049430A true JP2002049430A (en) 2002-02-15
JP4595179B2 JP4595179B2 (en) 2010-12-08

Family

ID=18728724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236723A Expired - Fee Related JP4595179B2 (en) 2000-08-04 2000-08-04 Power circuit

Country Status (1)

Country Link
JP (1) JP4595179B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053898A (en) * 2004-07-15 2006-02-23 Rohm Co Ltd Overcurrent protection circuit and voltage generation circuit and electronic equipment using it
CN102455730A (en) * 2010-10-21 2012-05-16 三美电机株式会社 Semiconductor integrated circuit for regulator
US8242760B2 (en) 2008-08-29 2012-08-14 Ricoh Company, Ltd. Constant-voltage circuit device
DE102016112648A1 (en) 2015-07-15 2017-01-19 Fanuc Corporation DIGITALLY CONTROLLED POWER SOURCE WITH A DC CURRENT IN SUCCESSIVE STAGES

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201095A (en) * 1996-12-27 1998-07-31 Rohm Co Ltd Power circuit
JPH10271680A (en) * 1997-03-26 1998-10-09 Rohm Co Ltd Power supply circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10201095A (en) * 1996-12-27 1998-07-31 Rohm Co Ltd Power circuit
JPH10271680A (en) * 1997-03-26 1998-10-09 Rohm Co Ltd Power supply circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053898A (en) * 2004-07-15 2006-02-23 Rohm Co Ltd Overcurrent protection circuit and voltage generation circuit and electronic equipment using it
US8242760B2 (en) 2008-08-29 2012-08-14 Ricoh Company, Ltd. Constant-voltage circuit device
CN102455730A (en) * 2010-10-21 2012-05-16 三美电机株式会社 Semiconductor integrated circuit for regulator
US8847569B2 (en) 2010-10-21 2014-09-30 Mitsumi Electric, Ltd. Semiconductor integrated circuit for regulator
CN102455730B (en) * 2010-10-21 2015-08-05 三美电机株式会社 Semiconductor integrated circuit for regulator
DE102016112648A1 (en) 2015-07-15 2017-01-19 Fanuc Corporation DIGITALLY CONTROLLED POWER SOURCE WITH A DC CURRENT IN SUCCESSIVE STAGES
US10261483B2 (en) 2015-07-15 2019-04-16 Fanuc Corporation Digitally controlled power source having DC-DC converters in subsequent stage
DE102016112648B4 (en) 2015-07-15 2019-05-02 Fanuc Corporation DIGITALLY CONTROLLED POWER SOURCE WITH A DC CURRENT IN SUCCESSIVE STAGES

Also Published As

Publication number Publication date
JP4595179B2 (en) 2010-12-08

Similar Documents

Publication Publication Date Title
JP3240216B2 (en) Detection circuit, device and power supply circuit for detecting voltage fluctuation with respect to set value
JP3807901B2 (en) Power supply
JP3693528B2 (en) Power supply
JPH10201095A (en) Power circuit
JPH07182055A (en) Regulated power supply circuit
JPH10271680A (en) Power supply circuit
JP3821717B2 (en) DC stabilized power supply
JP2002049430A (en) Power source circuit
JPS632418A (en) Voltage controlled oscillator
JP3542022B2 (en) regulator
JP4315959B2 (en) Power supply
JP4677284B2 (en) Error amplification circuit
JP3868426B2 (en) Power supply
JP2600103Y2 (en) Power circuit
JP4315958B2 (en) Power supply
JP2900684B2 (en) Constant voltage generator
JP4412067B2 (en) DC power supply
JP3417858B2 (en) Power supply with current limiter function
JP2007028726A (en) Step-up power circuit and method of step-up voltage
JPS63239368A (en) Ignition device for internal combustion engine
JPH0744248A (en) Constant voltage circuit
JPH1169790A (en) Switching power source
JP3223000B2 (en) Constant voltage circuit
JP2001094203A (en) Laser driving device
JP2008257490A (en) Voltage output circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees