[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002043464A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002043464A
JP2002043464A JP2000226528A JP2000226528A JP2002043464A JP 2002043464 A JP2002043464 A JP 2002043464A JP 2000226528 A JP2000226528 A JP 2000226528A JP 2000226528 A JP2000226528 A JP 2000226528A JP 2002043464 A JP2002043464 A JP 2002043464A
Authority
JP
Japan
Prior art keywords
wiring pattern
mounting surface
solder ball
solder
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000226528A
Other languages
English (en)
Other versions
JP3450279B2 (ja
Inventor
Masahiko Ichise
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000226528A priority Critical patent/JP3450279B2/ja
Priority to US09/912,887 priority patent/US6538305B2/en
Priority to KR10-2001-0045067A priority patent/KR100390967B1/ko
Priority to TW090118344A priority patent/TW502350B/zh
Publication of JP2002043464A publication Critical patent/JP2002043464A/ja
Application granted granted Critical
Publication of JP3450279B2 publication Critical patent/JP3450279B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ソルダーレジスト層に代わる半田流れ防止構
造を備えたＢＧＡ型半導体装置を提供する。 【解決手段】 本半導体装置５０は、インターポーザ基
板５２と、基板５２の一方の面にダイボンディングされ
た半導体チップ５４と、チップを樹脂封止した樹脂封止
部５６とを備える。基板は、チップ搭載面に、チップの
チップ電極５８と金線ワイヤ６０によって接続されてい
る搭載面配線パターン６２を備える。基板の実装面は、
ソルダーレジスト層で被覆されていないこと、及び、実
装面配線パターンが半田ボール・ランドとの接続部近傍
に減衰／停止パターンを有することを除いて、従来の半
導体装置と同じ構成であって、搭載面配線パターンに接
続され、かつ樹脂層６６で被覆された実装面配線パター
ンと、実装面配線パターンに接続したランド７０上に接
合され、露出した半田ボール７２とを備える。実装面配
線パターンは、ランド上の半田ボールを溶融、接合させ
る際、半田ボールから実装面配線パターン上を流れる半
田流を減衰させ、更に停止させる減衰／停止パターン７
４をランドとの接続部近傍に有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置及びその製造方法に関し、更に詳細には、ソルダーレ
ジスト層に代える半田流れ防止構造を備え、作製プロセ
スの工程数の少ないＢＧＡ型半導体装置及びその製造方
法に関するものである。
【０００２】
【従来の技術】電子機器の小型軽量化、動作の高速化、
高機能化等に伴う半導体装置の微細化及び高集積化の要
求に対して、単に半導体チップを多ピン化することによ
り対応することは、物理的に困難になっていて、ピン型
に代えて、ボールグリッドアレイ（Ball Grid Array 、
以下、ＢＧＡと言う）型半導体装置が、注目されてい
る。ここで、図７及び図８を参照して、ＢＧＡ型半導体
装置の構成を説明する。図７（ａ）はＢＧＡ型半導体装
置の実装面の平面図、図７（ｂ）は配線パターンの拡大
平面図、及び図８は図７（ａ）の線Ｉ−Ｉの断面と、線
II−IIでの断面を複合した断面図である。ＢＧＡ型半導
体装置１０は、図７（ａ）及び図８に示すように、イン
ターポーザ基板１２と、インターポーザ基板１２の上面
にダイボンディングされた半導体チップ１４と、半導体
チップ１４を樹脂封止した樹脂封止部１５とから構成さ
れている。
【０００３】インターポーザ基板１２は、実装基板への
実装面として露出された裏面（実装基板と対面する面）
に、半導体チップ１４のチップ電極と電気的に接続され
た実装面配線パターン１６と、実装面配線パターン１６
に接続する半田ボール・ランド（図示せず）に接合され
た多数の半田ボール１７とを有する。半導体装置１０の
実装の際には、半田ボール１７が、実装基板の半田バン
プと半田接合して、接合部を形成する。樹脂封止部１５
は、半導体チップ１４のチップ電極（図示せず）がイン
ターポーザ基板１２の実装面配線パターン１６に電気的
に接続された半導体チップ１４を樹脂封止している。ま
た、半田ボール１７の接合部が補強用樹脂１８で補強さ
れている。実装面配線パターン１６は、インターポーザ
基板１２のチップ搭載面で半導体チップ１４のチップ電
極と金線ワイヤでワイヤボンディングされた搭載面配線
パターン（図示せず）とインターポーザ基板１２を貫通
して接続し、図７（ｂ）に示すように、インターポーザ
基板１２の実装面で、半田ボール１７を接合させる半田
ボール・ランド（１９）に最短ルートを通って接続して
いる。
【０００４】ここで、図９から図１１を参照して、従来
のＢＧＡ型半導体装置の製造方法を説明する。図９
（ａ）から（ｃ）、図１０（ｄ）と（ｅ）、及び図１１
（ｆ）と（ｇ）は、それぞれ、従来の方法に従ってＢＧ
Ａ型半導体装置を作製した際の工程毎の断面図である。
尚、符号が前後しないようにして、理解し易くするため
に、図９から図１１に示す部位、部品には、図７と図８
に示す部位、部品の符号とは異なる新たな符号が付され
ている。
【０００５】ＢＧＡ型半導体装置１０（図１１（ｇ）参
照）を作製する際には、先ず、図９（ａ）に示すよう
に、チップ搭載面には、ダイパッド２２、搭載面配線パ
ターン２４を、搭載面と反対側の実装面には、搭載面配
線パターン２４と接続した実装面配線パターン（図７の
実装面配線パターン１６と同じもので、図９には図示せ
ず）と、実装面配線パターンと接続した半田ボール・ラ
ンド２６を有するインターポーザ基板２８を形成する。
半田ボール・ランド２６には、図７に示す実装面配線パ
ターン１６が接続されている。インターポーザ基板２８
の厚さは、５０μｍ以上１００μｍ以下である。尚、イ
ンターポーザ基板２８は、剛性の基板に代えて柔軟なテ
ープでも良い。また、ダイパッド、搭載面配線、及び半
田ボール・ランドが、単層で同一面に形成されている場
合も有り、その場合は、片方をチップ搭載面、反対側を
実装面としている。次いで、図９（ｂ）に示すように、
インターポーザ基板２８全面にソルダーレジストを塗布
して、膜厚５μｍのソルダーレジスト層３０を形成す
る。続いて、図９（ｃ）に示すように、ダイパッド２
２、搭載面配線パターン２４及び半田ボール・ランド２
６上のソルダーレジスト層３０を除去して、露出させ
る。
【０００６】次に、金（Ａｕ）メッキを施して、図１０
（ｄ）に示すように、露出したダイパッド２２、配線パ
ターン２４及び半田ボール・ランド２６上に、金（Ａ
ｕ）メッキ層３２を形成する。続いて、図１０（ｅ）に
示すように、エポキシ系接着剤等のマウント剤３４を介
してダイパッド２２上に半導体チップ３６を固着させ
る。続いて、金線（Ａｕ）ワイヤ３８で半導体チップ３
６の電極４０と搭載面配線パターン２４とをボンディン
グする。
【０００７】次に、図１１（ｆ）に示すように、半導体
チップ３６、金線ワイヤ３８、搭載面配線パターン２２
等を樹脂層４２で樹脂封止し、かつ半田ボール・ランド
２６上に半田ボール４４をマウントして、溶融し、接合
する。半田ボールをマウントして、溶融させた際に、図
１２に示すように、実装面配線パターン１６に半田が流
れ出ないように、ソルダーレジスト層３０は、実装面配
線パターン１６上を含めて半田ボール・ランド２６周り
に設けてある。次いで、図１１（ｇ）に示すように、半
田ボール４４の根元部、つまり基端部にエポキシ系樹脂
を塗布して、補強用樹脂層４６を形成して、半田ボール
４４の接合を補強する。これにより、ＢＧＡ型半導体装
置２０を作製することができる。
【０００８】
【発明が解決しようとする課題】しかし、上述した従来
のＢＧＡ型半導体装置には、半田ボールを半田ボール・
ランド上に接合する際の半田流れを防止するために、ソ
ルダーレジスト層を設けているので、それだけ、工程が
複雑になり、作製コストが嵩むという問題があった。つ
まり、半田ボールをマウントし、リフロー炉で溶融させ
た際の半田流れを防止するために、ソルダーレジスト層
を形成していて、その結果、ソルダーレジスト層の塗布
工程が必要になり、更に、塗布工程の後に、ダイパッ
ド、配線パターン及び半田ボール・ランドを露出させる
ために、ソルダーレジスト層を除去する除去工程が必要
になる。
【０００９】そこで、本発明の目的は、ソルダーレジス
ト層に代わる半田流れ防止構造を備えたＢＧＡ型半導体
装置及びその製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置は、インターポーザ基板
と、インターポーザ基板の一方の面にダイボンディング
された半導体チップと、半導体チップを樹脂封止した樹
脂封止部とを有し、インターポーザ基板の半導体チップ
搭載面とは反対側の面に、半導体チップのチップ電極と
電気的に接続された配線パターンと、配線パターンに接
続する半田ボール・ランド上に接合された半田ボールと
を備える、半導体装置において、配線パターンは、半田
ボール・ランド上の半田ボールを溶融、接合させる際、
半田ボールから配線パターン上を流れる半田流を減衰さ
せ、遂には停止させる減衰／停止パターンを配線パター
ンと半田ボール・ランドとの接続部近傍に有し、かつ配
線パターンは、ソルダーレジスト層で被覆されることな
く、直接、樹脂層で被覆されていることを特徴としてい
る。
【００１１】本発明では、ソルダーレジスト層に代え
て、減衰／停止パターンを設けることにより、半田ボー
ルを半田ボール・ランド上に接合する際の半田流れを防
止している。配線パターンに設ける減衰／停止パターン
は、ソルダーレジスト層を配線パターン上及び半田ボー
ル・ランド周りに成膜しなくても、半田ボールからの半
田流れを許容範囲内、つまり減衰／停止パターン内で停
止させることができる限り、パターン形状に制約はな
い。配線パターンは、例えば、配線パターンと半田ボー
ル・ランドとの接続部近傍でインターポーザ基板の面に
沿って曲がる少なくとも４個の第１から第４の屈曲部を
有する減衰／停止パターンを備えていても良い。また、
配線パターンは、配線パターンと半田ボール・ランドと
の接続部近傍の第１の屈曲部で屈曲し、インターポーザ
基板の面内で半田ボール・ランドに沿って周回し、次い
で第１の屈曲部近傍に第２の屈曲部を有する減衰／停止
パターンを備えていても良い。
【００１２】配線パターンに設けられた減衰／停止パタ
ーンでは、半田流れが屈曲部で流れ方向を変えざるを得
ないので、流れが減衰し、遂には減衰／停止パターン内
で停止する。よって、直線状の配線パターン上を流れる
より遙に短い流れ距離で停止する。好適には、屈曲部の
屈曲角は、９０°以下である。また、半田流れを減衰さ
せるためには、半田ボール・ランドから第１の屈曲部ま
での距離は、短い程好ましく、例えば、配線パターン幅
以下である。また、減衰／停止パターンのパターン幅
は、配線パターン幅とほぼ同じである。
【００１３】本発明に係る半導体装置の製造方法は、Ｂ
ＧＡ型半導体装置の製造方法であって、ダイパッドと、
搭載面配線パターンとをインターポーザ基板の半導体チ
ップ搭載面に有し、搭載面の反対側の実装面に、インタ
ーポーザ基板を貫通して搭載面配線パターンに接続する
実装面配線パターンと、実装面配線パターンに接続する
半田ボール・ランドとを有し、かつ、半田ボール・ラン
ド上の半田ボールを溶融、接合させる際、半田ボールか
ら配線パターン上を流れる半田流を減衰させ、更に停止
させる減衰／停止パターンを配線パターンと半田ボール
・ランドとの接続部近傍に設けた、インターポーザ基板
を形成する工程と、ダイパッド上に半導体チップを固着
させ、半導体チップのチップ電極と搭載面配線パターン
とをワイヤボンディングし、更に半導体チップを樹脂封
止する工程と、半田ボール・ランド上に半田ボールをマ
ウントして、溶融し、接合する工程と、インターポーザ
基板の実装面上に樹脂層を形成し、半田ボールと半田ボ
ール・ランドと接合部を樹脂層で覆うと共に、実装面配
線パターンを被覆する工程とを有することを特徴として
る。
【００１４】本発明方法では、半田ボールを半田ボール
・ランド上にマウントして、溶融させた際に、実装面配
線パターンに設けられた減衰／停止パターンで半田流れ
が減衰し、遂には減衰／停止パターン内で停止するの
で、従来の製造方法では必要であった、半田流れ防止層
としてソルダーレジスト層を塗布し、次いで半田ボール
・ランド上のソルダーレジスト層を除去して、半田ボー
ル・ランドを露出させる工程が不要になる。
【００１５】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。半導体装置の実施形態例 本実施形態例は、本発明に係る半導体装置の実施形態の
一例であって、図１は本実施形態例の半導体装置の構成
を示す断面図、図２は半田ボールと配線パターンとを示
す平面図、及び図３は図２の拡大図である。本実施形態
例の半導体装置５０は、ＢＧＡ型半導体装置であって、
図１に示すように、インターポーザ基板５２と、インタ
ーポーザ基板５２の一方の面にダイボンディングされた
半導体チップ５４と、半導体チップ５４を樹脂封止した
樹脂封止部５６とを備えている。
【００１６】インターポーザ基板５２は、半導体チップ
５４の搭載面に、半導体チップ５４をボンディングする
ダイパッド５６と、半導体チップ５４のチップ電極５８
と金線（Ａｕ）ワイヤ６０によって接続されている搭載
面配線パターン６２とを備えている。ダイパッド５６上
には、半導体チップ５４が、エポキシ系接着剤からなる
マウント剤６４を介して接着されている。インターポー
ザ基板５２の半導体チップ搭載面と反対側の実装面は、
実装面配線パターン上を含めてソルダーレジスト層で被
覆されていないこと、及び、実装面配線パターンが半田
ボール・ランドとの接続部近傍に減衰／停止パターンを
有することを除いて、図７に示す従来の半導体装置１０
と同じ構成を有する。つまり、インターポーザ基板５２
は、チップ搭載面の反対側の実装面に、インターポーザ
基板５２を貫通して搭載面配線パターン６２と電気的に
接続され、かつ例えばエポキシ系の樹脂層６６で被覆さ
れた実装面配線パターン６８（図２参照）と、実装面配
線パターン６８に接続した半田ボール・ランド７０上に
接合され、露出した半田ボール７２とを備えている。
【００１７】実装面配線パターン６８は、図２に示すよ
うに、半田ボール・ランド７０上の半田ボール７２を溶
融、接合させる際、半田ボール７２から実装面配線パタ
ーン６８上を流れる半田流を減衰させ、更に停止させる
減衰／停止パターン７４を実装面配線パターン６８と半
田ボール・ランド７０との接続部近傍に有する。ダイパ
ッド５６、搭載面配線パターン６２、実装面配線パター
ン６８及び半田ボール・ランド７０は、Ｃｕ箔で形成さ
れ、かつ表面に金（Ａｕ）メッキ層７５を有する。
【００１８】減衰／停止パターン７４は、基本的には、
実装面配線パターン６８のパターン幅と同じ幅を有し、
図２に示すように、インターポーザ基板５２の実装面に
沿って屈曲角９０°で曲がる４個の第１から第４の屈曲
部７６Ａから７６Ｄを有する。半田ボール・ランド７０
から第１の屈曲部７６Ａまでの距離は、実装面配線パタ
ーン６８のパターン幅と同じである。更に、詳しく説明
すると、図３に示すように、実装面配線パターン６８の
パターン幅が４０μｍであるとき、減衰／停止パターン
７４の第１の屈曲部７６Ａまでの距離Ｓ1 は４０μｍ、
第１の屈曲部７６Ａから第２の屈曲部７６Ｂまでの距離
Ｓ2 は１００μｍ、第２の屈曲部７６Ｂから第３の屈曲
部７６Ｃまでの距離Ｓ3 は４０μｍ、第３の屈曲部７６
Ｃから第４の屈曲部７６Ｄまでの距離Ｓ4 は１００μｍ
である。
【００１９】本実施形態例では、実装面配線パターン６
８が半田ボール・ランド７０の近傍に減衰／停止パター
ン７４を有するので、半田ボール・ランド７０に半田ボ
ール７２を接合するために、半田ボール・ランド７０上
に半田ボール７２を載せて、溶融させた際、半田ボール
７２からの半田流の流れが減衰／停止パターン７４によ
って減衰し、遂には減衰／停止パターン７４内で停止す
るので、従来のように、実装面配線パターンをソルダー
レジスト層を覆う必要がない。
【００２０】半導体装置の実施形態例の変形例 図４（ａ）から（ｃ）は、それぞれ、減衰／停止パター
ンの変形例を示す。実装面配線パターンに設ける減衰／
停止パターンは、上述のパターンに限定されるものでは
なく、例えば、別の態様の減衰／停止パターン７８とし
て、図４（ａ）に示すように、実装面配線パターン６８
と半田ボール・ランド７０との接続部近傍の第１の屈曲
部８０Ａで屈曲し、インターポーザ基板５２の面内で半
田ボール・ランド７０に沿って周回し、次いで第１の屈
曲部８０Ａ近傍に第２の屈曲部８０Ｂを有するパターン
でも良い。また、更に別の態様の減衰／停止パターン８
２として、図４（ｂ）に示すように、分流／合流のパタ
ーンでも、更に別の態様の減衰／停止パターン８３とし
て、屈曲部が４個以上、例えば図４（ｃ）に示すよう
に、６個あって良い。
【００２１】半導体装置の製造方法の実施形態例 本実施形態例は、本発明に係る半導体装置の製造方法を
上述の半導体装置５０の作製に適用した実施形態の一例
である。図５（ａ）から（ｃ）及び図６（ｄ）と（ｅ）
は、それぞれ、本実施形態例の方法に従って半導体装置
を作製した際の工程毎の断面図である。先ず、図５
（ａ）に示すように、ダイパッド５６と、搭載面配線パ
ターン６２とを半導体チップ搭載面に有し、搭載面の反
対側の実装面に、インターポーザ基板５２を貫通して搭
載面配線パターン６２に接続し、かつ図２に示すような
減衰／停止パターン７４を有する実装面配線パターン６
８（図５では図示せず）と、減衰／停止パターン７４を
介して実装面配線パターン６８に接続する半田ボール・
ランド７０とを有するインターポーザ基板５２を形成す
る。次いで、金（Ａｕ）メッキを施して、図５（ｂ）に
示すように、ダイパッド５６、搭載面配線パターン６
２、実装面配線パターン６８、及び半田ボール・ランド
７０上に金メッキ層７５を形成する。続いて、図５
（ｃ）に示すように、エポキシ系接着剤からなるマウン
ト剤６４を介してダイパッド５６上に半導体チップ５４
を固着させて、続いて、金線（Ａｕ）ワイヤ６０で半導
体チップ３４のチップ電極５８と搭載面配線パターン６
２とをボンディングする。
【００２２】次に、図６（ｄ）に示すように、半導体チ
ップ５４、金線ワイヤ６０、搭載面配線パターン６２等
を樹脂で樹脂封止し、樹脂封止部５６を形成する。次い
で、半田ボール・ランド７０上に半田ボール７２をマウ
ントして、溶融し、接合する。次いで、図６（ｅ）に示
すように、インターポーザ基板５２の実装面上にエポキ
シ系樹脂を塗布して、樹脂層６６を形成し、半田ボール
７２と半田ボール・ランド７０と接合部を補強すると共
に実装面配線パターン６８を被覆して保護する。これに
より、ＢＧＡ型半導体装置５０を作製することができ
る。
【００２３】本実施形態例では、半田ボール７２を半田
ボール・ランド７０上にマウントして、溶融させた際
に、実装面配線パターン６８に設けられた減衰／停止パ
ターン７４（図２参照）で半田流れが減衰し、遂には減
衰／停止パターン７４内で停止する。よって、従来の製
造方法では必要であった、半田流れ防止層としてソルダ
ーレジスト層を塗布し、次いで半田ボール・ランド上の
ソルダーレジスト層を除去して、半田ボール・ランドを
露出させる工程が不要になる。
【００２４】
【発明の効果】本発明によれば、インターポーザ基板の
実装面に設けた配線パターンが、半田ボール・ランド上
の半田ボールを溶融、接合させる際、半田ボールから配
線パターン上を流れる半田流を減衰させ、遂には停止さ
せる減衰／停止パターンを配線パターンと半田ボール・
ランドとの接続部近傍に有するので、半田ボール・ラン
ドに半田ボールを接合するために、半田ボール・ランド
上に半田ボールを載せて、溶融させた際、半田ボールか
らの半田流が減衰／停止パターンによって流れが減衰
し、遂には減衰／停止パターン内で停止する。よって、
従来のように、実装面配線パターンをソルダーレジスト
層を覆う必要がない。配線パターンは、ソルダーレジス
ト層で被覆されることなく、直接、樹脂層で被覆され、
保護されている。本発明方法によれば、半田ボールを半
田ボール・ランド上にマウントして、溶融させた際に、
実装面配線パターンに設けられた減衰／停止パターンで
半田流れが減衰し、遂には減衰／停止パターン内で停止
する。よって、従来の製造方法では必要であった、半田
流れ防止層としてソルダーレジスト層を塗布し、次いで
半田ボール・ランド上のソルダーレジスト層を除去し
て、半田ボール・ランドを露出させる工程が不要にな
る。
【図面の簡単な説明】
【図１】実施形態例の半導体装置の構成を示す断面図で
ある。
【図２】半田ボールと配線パターンとを示す平面図であ
る。
【図３】図２の拡大図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、減衰／停
止パターンの変形例を示す。
【図５】図５（ａ）から（ｃ）は、それぞれ、実施形態
例の方法に従って半導体装置を作製した際の工程毎の断
面図である。
【図６】図６（ｄ）と（ｅ）は、それぞれ、図５（ｃ）
に続いて、実施形態例の方法に従って半導体装置を作製
した際の工程毎の断面図である。
【図７】図７（ａ）はＢＧＡ型半導体装置の平面図、図
７（ｂ）は配線パターンの拡大平面図である。
【図８】図７（ａ）の線Ｉ−Ｉの断面と、線II−IIでの
断面とを複合した断面図である。
【図９】図９（ａ）から（ｃ）は、それぞれ、従来の方
法に従ってＢＧＡ型半導体装置を作製した際の工程毎の
断面図である。
【図１０】図１０（ｄ）と（ｅ）は、それぞれ、図９
（ｃ）に続いて、従来の方法に従ってＢＧＡ型半導体装
置を作製した際の工程毎の断面図である。
【図１１】図１１（ｆ）と（ｇ）は、それぞれ、図１０
（ｅ）に続いて、従来の方法に従ってＢＧＡ型半導体装
置を作製した際の工程毎の断面図である。
【図１２】従来のＢＧＡ型半導体装置で、ソルダーレジ
スト層がないときの問題を説明する図である。
【符号の説明】
１０ ＢＧＡ型半導体装置 １２ インターポーザ基板 １４ 半導体チップ １５ 樹脂封止部 １６ 配線パターン １７ 半田ボール １８ 補強用樹脂 ２２ ダイパッド ２４ 配線パターン ２６ 半田ボール・ランド ２８ インターポーザ基板 ３０ ソルダーレジスト層 ３２ 金（Ａｕ）メッキ層 ３４ エポキシ系接着剤等のマウント剤 ３６ 半導体チップ ３８ 金線（Ａｕ）ワイヤ ４０ 電極 ４２ 樹脂層 ４４ 半田ボール ４６ 補強用樹脂層 ５０ 実施形態例の半導体装置 ５２ インターポーザ基板 ５４ 半導体チップ ５６ 樹脂封止部 ５８ チップ電極 ６０ 金線（Ａｕ）ワイヤ ６２ 搭載面配線パターン ６４ マウント剤 ６６ 樹脂層 ６８ 実装面配線パターン ７０ 半田ボール・ランド ７２ 半田ボール ７４ 減衰／停止パターン ７５ 金（Ａｕ）メッキ層 ７６ 屈曲部 ７８ 減衰／停止パターン ８０ 屈曲部 ８２ 別の態様の減衰／停止パターン

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 インターポーザ基板と、インターポーザ
    基板の一方の面にダイボンディングされた半導体チップ
    と、半導体チップを樹脂封止した樹脂封止部とを有し、
    インターポーザ基板の半導体チップ搭載面とは反対側の
    面に、半導体チップのチップ電極と電気的に接続された
    配線パターンと、配線パターンに接続する半田ボール・
    ランド上に接合された半田ボールとを備える、半導体装
    置において、 配線パターンは、半田ボール・ランド上の半田ボールを
    溶融、接合させる際、半田ボールから配線パターン上を
    流れる半田流を減衰させ、遂には停止させる減衰／停止
    パターンを配線パターンと半田ボール・ランドとの接続
    部近傍に有し、かつ配線パターンは、ソルダーレジスト
    層で被覆されることなく、直接、樹脂層で被覆されてい
    ることを特徴とする半導体装置。
  2. 【請求項２】 配線パターンは、減衰／停止パターンと
    して、配線パターンと半田ボール・ランドとの接続部近
    傍でインターポーザ基板の面に沿って曲がる少なくとも
    ４個の第１から第４の屈曲部を備えていることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】 配線パターンは、減衰／停止パターンと
    して、配線パターンと半田ボール・ランドとの接続部近
    傍の第１の屈曲部で屈曲し、インターポーザ基板の面内
    で半田ボール・ランドに沿って周回し、次いで第１の屈
    曲部近傍に第２の屈曲部を有することを特徴とする請求
    項１に記載の半導体装置。
  4. 【請求項４】 屈曲部の屈曲角は、９０°以下であるこ
    とを特徴とする請求項２又は３に記載の半導体装置。
  5. 【請求項５】 半田ボール・ランドから第１の屈曲部ま
    での距離が、配線パターン幅以下であることを特徴とす
    る請求項２から４のうちのいずれか１項に記載の半導体
    装置。
  6. 【請求項６】 ＢＧＡ型半導体装置の製造方法であっ
    て、 ダイパッドと、搭載面配線パターンとをインターポーザ
    基板の半導体チップ搭載面に有し、搭載面の反対側の実
    装面に、インターポーザ基板を貫通して搭載面配線パタ
    ーンに接続する実装面配線パターンと、実装面配線パタ
    ーンに接続する半田ボール・ランドとを有し、かつ、半
    田ボール・ランド上の半田ボールを溶融、接合させる
    際、半田ボールから配線パターン上を流れる半田流を減
    衰させ、更に停止させる減衰／停止パターンを配線パタ
    ーンと半田ボール・ランドとの接続部近傍に設けた、イ
    ンターポーザ基板を形成する工程と、 ダイパッド上に半導体チップを固着させ、半導体チップ
    のチップ電極と搭載面配線パターンとをワイヤボンディ
    ングし、更に半導体チップを樹脂封止する工程と、 半田ボール・ランド上に半田ボールをマウントして、溶
    融し、接合する工程と、 インターポーザ基板の実装面上に樹脂層を形成し、半田
    ボールと半田ボール・ランドと接合部を樹脂層で覆うと
    共に、実装面配線パターンを被覆する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  7. 【請求項７】 インターポーザ基板を形成する工程で
    は、配線パターンと半田ボール・ランドとの接続部近傍
    でインターポーザ基板の面に沿って曲がる少なくとも４
    個の第１から第４の屈曲部を有する減衰／停止パターン
    を実装面配線パターンに設けることを特徴とする請求項
    ６に記載の半導体装置の製造方法。
  8. 【請求項８】 インターポーザ基板を形成する工程で
    は、配線パターンと半田ボール・ランドとの接続部近傍
    の第１の屈曲部で屈曲し、インターポーザ基板の面内で
    半田ボール・ランドに沿って周回し、次いで第１の屈曲
    部近傍に第２の屈曲部を有する減衰／停止パターンを実
    装面配線パターンに設けることを特徴とする請求項６に
    記載の半導体装置の製造方法。
  9. 【請求項９】 インターポーザ基板を形成する工程で
    は、屈曲部として、減衰／停止パターンには、９０°以
    下の屈曲角の屈曲部を設けることを特徴とする請求項７
    又は８に記載の半導体装置の製造方法。
  10. 【請求項１０】 半田ボール・ランドから第１の屈曲部
    までの距離を配線パターン幅以下にすることを特徴とす
    る請求項７から９のうちのいずれか１項に記載の半導体
    装置の製造方法。
JP2000226528A 2000-07-27 2000-07-27 半導体装置及びその製造方法 Expired - Fee Related JP3450279B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000226528A JP3450279B2 (ja) 2000-07-27 2000-07-27 半導体装置及びその製造方法
US09/912,887 US6538305B2 (en) 2000-07-27 2001-07-25 BGA type semiconductor device having a solder-flow damping/stopping pattern
KR10-2001-0045067A KR100390967B1 (ko) 2000-07-27 2001-07-26 솔더-흐름 감소/정지 패턴을 구비하는 볼 그리드 어레이형 반도체 장치
TW090118344A TW502350B (en) 2000-07-27 2001-07-26 BGA type semiconductor device having a solder-flow damping/stopping pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000226528A JP3450279B2 (ja) 2000-07-27 2000-07-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002043464A true JP2002043464A (ja) 2002-02-08
JP3450279B2 JP3450279B2 (ja) 2003-09-22

Family

ID=18720132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000226528A Expired - Fee Related JP3450279B2 (ja) 2000-07-27 2000-07-27 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6538305B2 (ja)
JP (1) JP3450279B2 (ja)
KR (1) KR100390967B1 (ja)
TW (1) TW502350B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
JP4056360B2 (ja) * 2002-11-08 2008-03-05 沖電気工業株式会社 半導体装置及びその製造方法
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
US7358617B2 (en) * 2004-11-29 2008-04-15 Texas Instruments Incorporated Bond pad for ball grid array package
JP4972306B2 (ja) * 2004-12-21 2012-07-11 オンセミコンダクター・トレーディング・リミテッド 半導体装置及び回路装置
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US20100052122A1 (en) * 2008-08-27 2010-03-04 Advanced Semiconductor Engineering, Inc. Wire bodning package structure
CN102403283B (zh) * 2011-11-25 2013-08-07 江苏长电科技股份有限公司 有基岛球栅阵列封装结构及其制造方法
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
US10861773B2 (en) * 2017-08-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
KR200486564Y1 (ko) 2017-12-11 2018-06-05 김소희 역류방지 수유쿠션

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285081B1 (en) * 1999-07-13 2001-09-04 Micron Technology, Inc. Deflectable interconnect

Also Published As

Publication number Publication date
US6538305B2 (en) 2003-03-25
KR100390967B1 (ko) 2003-07-12
JP3450279B2 (ja) 2003-09-22
KR20020010518A (ko) 2002-02-04
US20020014683A1 (en) 2002-02-07
TW502350B (en) 2002-09-11

Similar Documents

Publication Publication Date Title
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
JP3578770B2 (ja) 半導体装置
US6229217B1 (en) Semiconductor device and method of manufacturing the same
US6664616B2 (en) Semiconductor device and manufacturing method thereof
JP5068990B2 (ja) 電子部品内蔵基板
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
JP3238004B2 (ja) 半導体装置の製造方法
WO1998018162A1 (en) Film carrier tape and semiconductor device, method for manufacturing them, and circuit board
KR19990023155A (ko) 반도체 장치
JP2825084B2 (ja) 半導体装置およびその製造方法
JP3450279B2 (ja) 半導体装置及びその製造方法
KR20050111515A (ko) 반도체 장치 및 그 제조 방법
KR100266138B1 (ko) 칩 스케일 패키지의 제조 방법
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JP4861907B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP2000183210A (ja) 半導体装置およびボール・グリッド・アレイ製造方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP3672885B2 (ja) 半導体装置
KR100337455B1 (ko) 반도체패키지
KR100337461B1 (ko) 반도체패키지 및 그 제조 방법
JP2000091378A (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JP2004241791A (ja) 半導体装置の製造方法
JPH03203358A (ja) 電子部品搭載用基板
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same
JPH06252341A (ja) 半導体装置及びこの半導体装置を実装した回路基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees