[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001521356A - Ｉｅｅｅ１３９４シリアルバスのノード内におけるバスパケットの伝送方向の検出及び制御の方法及び装置 - Google Patents

Ｉｅｅｅ１３９４シリアルバスのノード内におけるバスパケットの伝送方向の検出及び制御の方法及び装置

Info

Publication number
JP2001521356A
JP2001521356A JP2000518330A JP2000518330A JP2001521356A JP 2001521356 A JP2001521356 A JP 2001521356A JP 2000518330 A JP2000518330 A JP 2000518330A JP 2000518330 A JP2000518330 A JP 2000518330A JP 2001521356 A JP2001521356 A JP 2001521356A
Authority
JP
Japan
Prior art keywords
bus
packet
port
node
ports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000518330A
Other languages
English (en)
Inventor
スマイヤーズ スコット
Original Assignee
ソニー エレクトロニクス インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー エレクトロニクス インク filed Critical ソニー エレクトロニクス インク
Publication of JP2001521356A publication Critical patent/JP2001521356A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40104—Security; Encryption; Content protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40117—Interconnection of audio or video/imaging devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 バス構造上のノードは、バス構造に対する物理インターフェースを備えている。物理インターフェースは、入力バスパケットを受信したポートを判定し、宛先ノードに接続された適切なポートにのみ出力バスパケットを送信する。バスパケットを受信すると、物理インターフェースは、パケットを受信したポートが安全なポートであるかどうかを判定する。パケットが安全なポートで受信された場合には、パケットはダイレクトメモリチャネルにダンプされ、プロセッサの介在を必要とすることなく普通に処理される。パケットが安全でないポートで受信された場合には、パケットは一般受信領域にダンプされ、プロセッサは割込を受ける。そして、プロセッサは、ノードの安全性に影響することなくパケットを処理できるかどうかを判定する。バスパケットを送信する際には、バスパケットの宛先ノードに接続されたポートを判定する。そして、バスパケットは、この宛先ノードのみに送信される。送信の間、物理インターフェース内の他のポートは、活線状態として保留されている。

Description

【発明の詳細な説明】
【０００１】 発明の分野 本発明は、ＩＥＥＥ１３９４シリアルバスのノード上におけるバスパケットの
送受信の分野に関する。より詳しくは、本発明は、バスパケットを受信した方向
を判定し、バスパケットを送信する方向を制御する分野に関する。
【０００２】 発明の背景 ＩＥＥＥ規格、すなわち１９９５年７月７日の「高性能シリアルバスのＰ１３
９４規格」草稿８．０第２版は、安価で高速なシリアルバスのアーキテクチャを
規定する国際規格である。この国際規格は、アシンクロナス（asynchronous）及
びアイソクロナス（isochronous）の両フォーマットによるデータ転送を規定し ている。これら両フォーマットの内、アイソクロナスデータ転送は実時間転送で
あって、送信及び受信の両アプリケーションにおいて、有意の時点の時間間隔が
同じ持続時間を有するものである。すなわち、アイソクロナス転送されるデータ
の各パケットは、そのパケットに割り当てられた期間内に実時間で転送される。
上述したＩＥＥＥ１３９４規格のバスアーキテクチャには、アプリケーション間
のデータ転送に供される複数のチャネルが規定されている。同報通信によって所
望のアプリケーションにデータを転送するためには、６ビットのチャネル番号が
参照される。ここで、同報通信とは、複数のアプリケーションがバス構造を介し
てアイソクロナスデータを同時に転送するものである。一方、両フォーマットの
内、アシンクロナス転送は、伝統的なデータ転送であって、データ転送ができる
ようになると直ちに大量のデータを転送する。
【０００３】 ＩＥＥＥ１３９４規格は、デジタル機器を相互に接続する高速なシリアルバス
を規定している。したがって、ＩＥＥＥ１３９４規格は、これらのデジタル機器
に対する汎用の入出力（ＩＯ）接続を提供することになる。また、ＩＥＥＥ１３
９４規格は、アプリケーションに対するデジタルインターフェースを規定してい
る。したがって、シリアルバスにデータを送信するアプリケーションは、デジタ
ルインターフェースを介してデジタルデータを送信すればよいので、デジタルデ
ータをアナログデータに変換する必要がなくなる。一方、シリアルバスからデー
タを受信するアプリケーションも、デジタルインターフェースを介してデジタル
データを受信するので、アナログデータをデジタルデータに変換する必要がなく
なる。このようなシリアルバスを構成するケーブルもＩＥＥＥ１３９４規格によ
り規定されている。このケーブルは機器間を接続する普通の太いケーブルと比較
すると、非常に細いものである。このようなケーブルによって構成されるＩＥＥ
Ｅ１３９４シリアルバスに対しては、シリアルバスが活線状態にある間でも、機
器を接続したり切り離したりすることができる。ＩＥＥＥ１３９４シリアルバス
に機器が接続されたり切り離されたりすると、シリアルバスは、その時点でシリ
アルバス上に存在するノード間でデータを転送するために、自動的に再構成を行
う。ここで、ノードとは、シリアルバス構造上で独自のアドレスを有する論理的
単位を意味している。各ノードは、識別ＲＯＭ、制御レジスタの標準セット及び
各自のアドレス空間を有している。
【０００４】 ＩＥＥＥ１３９４規格は、ＦＩＧ．１に示すようなプロトコルを規定している
。このプロトコルは、シリアルバス管理ブロック１０を含んでいる。シリアルバ
ス管理ブロック１０は、トランザクション層１２、リンク層１４及び物理層１６
にそれぞれ接続されている。これらの内、物理層１６は、機器又はアプリケーシ
ョンとＩＥＥＥ１３９４ケーブルとを物理的又は機械的に接続するものである。
また、物理層１６は、バスに接続された全ての機器がこのバスにアクセスしてデ
ータを実際に送受信することを保証する属性を有している。一方、リンク層１４
は、アシンクロナスデータのパケット転送に対してアシンクロナスデータ配信サ
ービスを行い、アナイソクロナスデータのパケット転送に対してアナイソクロナ
スデータ配信サービスを行う。すなわち、リンク層１４は、データ転送を確認す
るアクノリッジメントプロトコルを用いたアイソクロナスデータ転送と、実時間
で直ちにデータを配信する保証バンド幅のアシンクロナスデータ転送との両方を
サポートしている。他方、トランザクション層１２は、リード、ライト及びロッ
クを含む、アシンクロナスデータ転送を実行するために必要なコマンドをサポー
トしている。シリアルバス管理ブロック１０は、アイソクロナスデータ転送を管
理するために、アイソクロナスリソースマネージャを有している。また、シリア
ルバス管理ブロック１０は、シリアルバス全般の構成を管理する。すなわち、シ
リアルバス管理ブロック１０は、属性のタイミングを最適化し、バス上の全て機
器が適当な消費電力となるように保証し、サイクルマスタを割り当て、アイソク
ロナスチャネル及びバンド幅リソースを割り当て、基本的なエラーを通知する。
【０００５】 ＩＥＥＥ１３９４シリアルバスのプロトコルには、バス構造を構成するノード
のトポロジーマップを構築するために、バスマネージャノードが実行する自己識
別処理がある。自己識別処理は、ＩＥＥＥ１３９４シリアルバスにおいてポート
接続により構成されるノード間の物理的なトポロジーを決定する。自己識別処理
は、各ノードが他のノードに接続されているかどうか、そして他のノードに接続
されている場合には当該ノードが子ノードであるか親ノードであるかを判定する
。自己識別処理の間に、ノード間の全ての物理的な接続は、ルートノードに向か
って方向付けられる。この方向付けは、他のポートに接続された各ポートに対し
て親ポート又は子ポートのいずれかをラベル付けすることによって行われる。こ
こで、親ポートとは、選択されたポートよりルートノードに近いノードに接続さ
れたポートである。一方、子ポートとは、選択されたポートよりルートノードか
ら遠いノードに接続されたポートである。これらの関係を用いて、バスマネージ
ャノードは、ＩＥＥＥ１３９４ネットワークに接続された機器の物理的なトポロ
ジーを決定することができる。このような方法で、ノードの各ポートに接続され
た機器を決定することができる。
【０００６】 ＩＥＥＥ１３９４アシンクロナス通信は、送信先の機器にアドレスされている
。アシンクロナス通信で用いられるアシンクロナスパケットは、送信元の機器か
らＩＥＥＥ１３９４シリアルバスのネットワークを介して接続された各ポートに
送信される。そして、送信されたパケットは、アドレスされた宛先機器に到達す
るまで、途中の機器を順番に転送される。途中の機器は、１つのポートによって
パケットを受信し、上記ポートとは異なるポートから再び同報通信を行うことに
よりパケットを送信する。
【０００７】 上述したように、ＩＥＥＥ１３９４シリアルバスは、ネットワークによって多
くの異なった機器を接続するために使用することができる。これらの機器は、ネ
ットワークによって事務所や家の中で接続することができるが、事務所の建物や
学校のような大規模な施設においてもネットワークによって接続することができ
る。ＩＥＥＥ１３９４シリアルバスに対するアプリケーションには、バス構造に
接続する機器のタイプを制御できないために、ネットワークの安全性を保証でき
ないようなものがある。このようなアプリケーションを用いると、ＩＥＥＥ１３
９４シリアルバスに接続された機器は、送受信した情報がバス構造に接続された
他の機器によって監視されたり捕獲されたりすることを防止できない。現在のと
ころ、ＩＥＥＥ１３９４シリアルバスに対する機器の接続の目的が、他のノード
間の情報を覗いたり、ネットワークの安全性を危うくするためであるかどうかを
判定する方法は存在しない。また、悪意を持って、ＩＥＥＥ１３９４シリアルバ
スのネットワーク上のノードを「欺瞞」したり、他のノードを代替することも憂
慮される。また、ＩＥＥＥ１３９４シリアルバスに沿って宛先ノードに向かって
パケットが転送されていく間に、途中の機器によるパケットの複製を止めさせる
手だても現存しない。さらに、他の機器が通常では送らないような情報を取得す
るために、ある機器が他の機器に対して虚偽の情報を送ることも止めさせること
ができない。上述のように、このような状況においては、ＩＥＥＥ１３９４シリ
アルバス構造の安全性は、非常に憂慮される。
【０００８】 したがって、パケットを受信した方向を検出する方法及び装置が必要になる。
さらに、ノードからの送信の方向を制御する方法及び装置が必要になる。
【０００９】 発明の概要 バス構造上のノードは、バス構造に対する物理インターフェースを含んでいる
。物理インターフェースは、入力バスパケットを受信したポートを判定し、出力
バスパケットを宛先ノードに接続された適切なポートのみに送信する。 物理イ ンターフェースは、バスパケットを受信する際に、パケットを受信したポートが
安全なポートかどうかを判定する。パケットを受信したノードが安全なノードで
あるとされた場合は、パケットはダイレクトメモリアクセスチャネル（ＤＭＡ）
にダンプされ、プロセッサの介在を必要とすることなしに通常どおりに処理され
る。一方、パケットが安全でないポートで受信された場合は、パケットは一般受
信領域にダンプされ、プロセッサの処理に割込をかける。プロセッサは、割込に
おいて、ノードの安全性に影響することなくパケットを処理できるかどうかを判
定する。バスパケットを送信する際には、バスパケットの宛先ノードに接続され
たポートが判定される。そして、バスパケットは、宛先ポートのみに送信される
。この間、物理インターフェース回路において、宛先ポート以外の他のポートは
、使用中として保留されている。
【００１０】 好ましい実施例の詳細な説明 ＩＥＥＥ１３９４シリアルバスのネットワークのノードは、物理インターフェ
ースを有している。物理インターフェースは、バスパケットを受信するポートを
判定し、宛先ノードに接続された適切なポートのみにパケットを送信する。ここ
で、物理インターフェースからバスパケットが送信される間、宛先ノードに接続
されたポート以外の他のポートは、使用中として保留される。物理インターフェ
ースは、バスパケットを受信すると、受信したポートに関する情報をバスパケッ
トの先頭に付加する。そして、物理インターフェースは、バスパケットの先頭に
付加された情報及びバスパケットをインターフェース回路のリンク機能部に送る
。リンク機能部は、バスパケットを受信したポートが安全なポートかどうかを判
定する。パケットが安全なポートで受信されたとする場合には、パケットはリン
ク機能部によりダイレクトメモリアクセス（ＤＭＡ）チャネルにダンプされ、プ
ロセッサの介在を必要とすることなく通常どおりに処理される。一方、パケット
が安全でないポートで受信された場合には、リンク機能部はパケットを一般受信
領域にダンプし、プロセッサの処理に割込をかける。割込において、プロセッサ
は、システムソフトウェアを用い、ノードの安全性に影響することなくパケット
を処理できるかどうか検査する。
【００１１】 リンク機能部は、バスパケットの送信の際に、自己識別処理によって生成され
たトポロジーマップを用い、送信するバスパケットがアドレスされたノードに接
続されたポートを判定する。そして、リンク機能部は、バスパケットの先頭に、
バスパケットが送信されるポートに関する情報を付加する。そして、リンク機能
部は、バス構造を介して送信するために、バスパケットの先頭に付加された情報
及びバスパケットを物理インターフェースに送信する。物理インターフェースは
、パケットを送信する間に亘ってバスを占有するために、特定のポートのみにバ
スパケットを送り、上述のノード以外の他のポートを使用中として保留する。こ
のように、バスパケットは、バスパケットを受信するノードの方向にだけ送信さ
れるので、他のノードによって遮られにくくなる。
【００１２】 本発明を適用したノードは、任意の適当な機器に設けることができるが、ノー
ドを設けた例となるコンピュータ装置１８の構造をＦＩＧ．２に示す。本発明を
適用したノードは、例えばＩＥＥＥ１３９４シリアルバスのネットワークに接続
されている。なお、本発明を適用したノードは、任意の適当なバス又はネットワ
ーク構造に接続するように構成することができることは当業者には明らかである
。コンピュータ装置１８は、中央処理装置（ＣＰＵ）２０と、メインメモリ３０
と、ビデオメモリ２２と、ＩＥＥＥ１３９４インターフェース回路２８とを備え
、これら全ては普通の双方向システムバス３４によって接続されている。インタ
ーフェース回路２８は、ＩＥＥＥ１３９４シリアルバスのネットワークに対する
情報の送受信に用いられる物理インターフェース回路４２を有している。物理イ
ンターフェース回路４２は、ポート１〜４を有している。これらのポート１〜４
は、例えば他の機器に接続されたＩＥＥＥ１３９４ケーブルに接続するようにそ
れぞれ構成されている。コンピュータ装置１８内では、物理インターフェース回
路４２は、ポート１を介してＩＥＥＥシリアルバスケーブル３１によてマススト
レージ機器３２に接続されている。また、コンピュータ装置１８の外側では、物
理インターフェース回路４２は、ポート３を介してＩＥＥＥ１３９４シリアルバ
スのケーブル４５によってテレビジョン受像機４６に接続され、ポート２を介し
てＩＥＥＥシリアルバスのケーブル４３によってビデオカメラ４４に接続されて
いる。物理インターフェース回路４２のポート４は、ＦＩＧ．２に示したコンピ
ュータ装置１８の例では接続されないままになっている。
【００１３】 インターフェース回路２８は、ＦＩＧ．１に示したように、シリアルバス管理
ブロック１０、トランザクション層１２、リンク層１４及び物理層１６を有して
いる。本発明の好ましい実施例では、インターフェース回路２８は、コンピュー
タ装置１８内のＩＥＥＥ１３９４インターフェースカード上に設けられる。なお
、インターフェース回路２８は、インターフェースカード上に設けることに限ら
ず、マザーボード自身に設けるような他の適正な方法によっても、コンピュータ
装置１８内に設けることができることは当業者に明らかである。マスストレージ
機器３２は、固定の記録媒体又は取外可能な媒体を備えている。これらの媒体は
、磁気、光学又は光磁気ストレージ技術又は他の利用できるマスストレージ技術
の１又は２以上を用いている。システムバス３４は、ビデオメモリ２２又はメイ
ンメモリ３０の任意の領域にアクセスするためのアドレスバスを含んでいる。ま
た、システムバス３４は、ＣＰＵ２０、メインメモリ３０、ビデオメモリ２２及
びインターフェース回路２８の間でデータを転送するためのデータバスを有して
いる。
【００１４】 また、コンピュータ装置１８は、キーボード３８、マウス４０及び付随する表
示装置３６を含む多数の周辺入出力機器に接続されている。キーボード３８は、
ユーザがデータ及び制御コマンドをコンピュータ装置１８に入力するために、Ｃ
ＰＵ２０に接続されている。通常のマウス４０は、カーソル制御機器として表示
装置３６上の図形イメージを操作するためにキーボード１８に接続されている。
【００１５】 ビデオメモリ２２の１つのポートは、ビデオ多重及びシフト回路２４に、続い
てビデオアンプ２６に接続されている。ビデオアンプ２６は、表示装置３６を駆
動している。ビデオ多重及びシフト回路２４及びビデオアンプ２６は、ビデオメ
モリ２２に格納された画素データを表示装置３６での使用に適したラスタ信号に
変換する。
【００１６】 物理インターフェース回路４２は、バスパケットを受信すると、受信したポー
トを示す情報をバスパケットの先頭に付加する。例えば、この情報は、物理イン
ターフェース回路４２で受信された各パケットの先頭に４バイト（quadlet: ク ワドレット）の情報として付加される。パケットに付加された４バイトの情報は
、バスパケットを受信したポートに対応する位置に”１”を含む方向フィールド
を有している。なお、物理インターフェース回路４２によって４バイトの情報が
付加されても、バスパケット自体は変更されない。バスパケットの先頭に付加さ
れた４バイトの情報及びバスパケットの両方は、物理インターフェース回路４２
からインターフェース回路２８内のリンク機能部に送られる。
【００１７】 リンク機能部は、物理インターフェース回路４２からバスパケットが供給され
ると、ポート１を介したマスストレージ機器３２への接続はコンピュータ装置１
８内にあるので、このパケットが安全であると判定する。したがって、バスパケ
ットは、マスストレージ機器３２からコンピュータ装置１８内のアドレスに送信
される。そして、バスパケットは、インターフェース回路２８によって受信され
、このインターフェース回路２８からＤＭＡチャネルに直接ダンプされ、ＣＰＵ
２０による介在が必要とされることなく適切に処理される。一方、物理インター
フェース回路２８のポート２及び３は、コンピュータ装置１８の外部に接続され
ているので安全ではない。したがって、、物理インターフェース回路４２のポー
ト２及び３によって受信され、コンピュータ装置１８内にアドレスされた情報は
、一般受信領域にダンプされる。インターフェース回路２８は、安全でないポー
ト２及び３で情報を受信した後に、ＣＰＵ２０に割込をかける。割込において、
ＣＰＵ２０は、システムソフトウェアを用いて一般受信領域のバスパケットを調
べ、コンピュータ装置１８の安全性に影響なくパケットを処理できるかどうかを
判定する。コンピュータ装置１８の安全性に影響なくバスパケットを処理できる
とＣＰＵ２０が判定すると、パケットは処理される。そうでない場合には、ＣＰ
Ｕ２０はバスパケットを破棄する。
【００１８】 物理インターフェース回路４２は、バスパケットを安全なポートで受信したか
どうかを判定することなく受信したバスパケットを再送信する。これらのバスパ
ケットは、情報を受信したポートではなく、コンピュータ装置１８の外部に接続
されたポートに再送信される。例えば、テレビジョン受像機４６からポート３に
よって受信された情報は、ポート２からビデオカメラ４４に送信される。
【００１９】 また、インターフェース回路２８は、コンピュータ装置１８の外部の機器に接
続されたポートが安全かどうかを判定することができる。なお、判定は、それぞ
れのバスがリセットされた後にする必要がある。
【００２０】 インターフェース回路２８のリンク機能部は、バスパケットを送信する際に、
バスパケットを送信するポートを判定する。判定は、自己識別処理の間に生成さ
れたトポロジーマップとバスパケットが送信される機器のアドレスとを比較する
ことにより行われる。そして、リンク機能部は、バスパケットが送信されるポー
トを特定する情報の４バイトの情報をバスパケットの先頭に付加する。４バイト
の情報は、例えばバスパケットが送信されるポートに対応する位置に”１”を含
む方向フィールドを有する。なお、リンク機能部によってバスパケットにクワッ
ドレットの情報が付加されても、バスパケット自体は変更されない。そして、リ
ンク機能部は、バスパケットの先頭に付加された４バイトの情報及びバスパケッ
トを、これらを送信する物理インターフェース回路４２に送る。物理インターフ
ェース回路４２は、４バイトの情報に示された適切なポートにバスパケットを供
給する。送信の間、物理インターフェース回路４２内の他のポートは、ＩＥＥＥ
１３９４シリアルバス構造を取得するために、使用中として一斉に保留される。
他のポートを使用中として保留するには、例えば物理インターフェース４２は、
方向フィールドの対応する位置に”０”を含む他のポートに対してデータプレフ
ィックス信号を送って使用中として保留する。
【００２１】 ＦＩＧ．３は、本発明の好ましい実施例におけるパケットを受信するために必
要な処理説明するフローチャートである。すなわち、バスパケットを受信する処
理は、ブロック５０において開始される。ブロック５２において、コンピュータ
装置１８内のアドレスに向かうバスパケットは、物理インターフェース回路４２
によって受信される。ブロック５４において、物理インターフェース回路４２は
、バスパケットを受信したポートを判定する。ブロック５６において、物理イン
ターフェース回路４２は、パケットを受信したポートを示す情報の４バイトを、
バスパケットの先頭に付加する。ブロック５８において、バスパケットの先頭に
付加された４バイトの情報及びバスパケットは、物理インターフェース回路４２
からインターフェース回路２８内のリンク機能部に供給される。
【００２２】 ブロック６０において、リンク機能部は、バスパケットの先頭に付加された４
バイトの情報を調べ、パケットを受信したポートが安全かどうかを判定する。パ
ケットを受信したポートが安全な場合には、ブロック６２において、そのパケッ
トは、インターフェース回路２８から、プロセッサによる介在が必要とされるこ
となくパケットが処理されるＤＭＡチャネルにダンプされる。ブロック６２にお
いてパケットが処理された後、コンピュータ装置１８はブロック５２に戻り、次
のパケットを受信する。一方、パケットを受信したポートが安全でない場合には
、ブロック６４において、パケットは、インターフェース回路２８から一般受信
領域にダンプされる。ブロック６６において、インターフェース回路２８は、パ
ケットを検査するためにＣＰＵ２０に割込をかけ、ノードの安全性に影響するこ
となくパケットを処理できるかどうかを判定する。ブロック６６においてＣＰＵ
２０に割込をかけた後、コンピュータ装置１８はブロック５２に戻り、次のパケ
ットを受信する。
【００２３】 ＦＩＧ．４は、本発明の好ましい実施例において、パケットを送信するために
必要なステップを説明するフローチャートである。すなわち、ブロック７０にお
いて、送信処理が開始される。ブロック７２において、ＩＥＥＥ１３９４プロト
コルの自己識別処理の間に受信したパケットを用いて、インターフェース回路２
８によりトポロジーマップが構築される。ブロック７４において、ＩＥＥＥ１３
９４シリアルバス構造上のアドレスに向かうバスパケットは、リンク機能部に供
給される。ブロック７６において、リンク機能部は、パケットを送信するノード
のアドレスを決定する。そして、ブロック７８において、バスパケットが送信さ
れるポートを判定するために、アドレスはトポロジーマップと比較される。ブロ
ック８０において、送信先のポートが一旦判定されると、バスパケットの先頭に
ポートに関する情報が付加される。そして、ブロック８２において、ポート情報
を含む４バイト及びバスパケットの両方は、リンク機能部から物理インターフェ
ース回路４２に供給される。このとき、ステップ８４において、バスパケットは
、ブロック７８で判定されたポートにのみ供給され、他のポートはこのバスパケ
ットを送信する間に使用中として保留される。上述したように、送信の間にバス
構造を占有するには、例えば他の各ポートにデータプリフィックス信号を供給す
ることにより使用中として保留される。そして、ブロック８６において、インタ
ーフェース回路２８は、バスがリセットされたかどうかを判定する。バスがリセ
ットされた場合には、バスを新たに構成してトポロジーマップを構築するために
、ブロック７２に戻る。これに対して、バスがリセットされていない場合には、
コンピュータ装置１８は、送信されてくる次のパケットを受信するために、ブロ
ック７４に戻る。
【００２４】 本発明の構成及び動作の原理の理解に供するように、発明の詳細を具体化した
特定の実施例について記述してきた。このような特定の実施例の例示や、この実
施例の詳細は、以下に記載する特許請求の範囲を限定することを意図するもので
はない。上述の説明に供した実施例から発明の思想及び範囲を外れることなく、
説明に供した実施例を変形することができることは当業者には明らかである。特
に、好ましい実施例にはＩＥＥＥ１３９４シリアルバス構造が供されているが、
他のバス構造内の適当に構成されたノード上に本発明を実施できることは当業者
に明らかである。
【図面の簡単な説明】
【図１】 ＦＩＧ．１は、ＩＥＥＥ１３９４規格によって規定されたプロトコルを示すブロ
ック図である。
【図２】 ＦＩＧ．２は、本発明の一例となるノードを含むパーソナルコンピュータ装置の
構成を示すブロック図である。
【図３】 ＦＩＧ．３は、本発明によってバスパケットを受信する処理を説明するフローチ
ャートである。
【図４】 ＦＩＧ．４は、本発明によってバスパケットを送信する処理を説明するフローチ
ャートである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年４月２４日（２０００．４．２４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】 発明の構成及び原理の理解に供するように、本発明の詳細を具体化した特定の
実施例について記述してきた。このように特定の具体例を示して詳述したことは
、以下で述べる特許請求の範囲を限定することを意図するものではない。特に、
本発明の好ましい実施例にはＩＥＥＥ１３９４シリアルバス構造が供されている
が、本発明は他のバス構造内の適切に構成されたノード上で実施できることは当
業者に明らかである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，Ｕ Ｇ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 複数のポートを有するバス構造上のノード内でバスパケットを
    受信する受信方法において、 ａ．複数のポートの１つでバスパケットを受信するステップと、 ｂ．上記バスパケットが当該ノードに宛てられているかを判定するステップと
    、 ｃ．上記バスパケットが上記ノードに宛てられていると、上記バスパケットを
    受信したポートを判定するステップと、 ｄ．上記バスパケットを受信した上記ポートと上記バスパケットによって通信
    するステップと を有する受信方法。
  2. 【請求項２】 ａ．上記バスパケットを受信したポートが安全なポートかどう
    かを判定するステップと、 ｂ．上記バスパケットを受信したポートが安全なポートであれば、上記バスパ
    ケットを処理するステップと をさらに有する請求項１記載の受信方法。
  3. 【請求項３】 上記ポートと通信するステップは、上記バスパケットを受信し
    たポートについての情報を上記バスパケットの先頭に付加することを特徴とする
    請求項２記載の受信方法。
  4. 【請求項４】 上記バスパケットを受信したポートが安全でないポートである
    か上記バスパケットを分析するステップをさらに有する請求項３記載の受信方法
    。
  5. 【請求項５】 上記バス構造は、ＩＥＥＥ１３９４シリアルバスネットワーク
    であることを特徴とする請求項４記載の受信方法。
  6. 【請求項６】 上記バスパケットが上記ノードに宛てられていないと、上記バ
    スパケットを再送信するステップをさらに有する請求項５記載の受信方法。
  7. 【請求項７】 上記処理のステップは、上記バスパケットのＤＭＡチャネルへ
    の送出と、プロセッサの介在なしの処理とを有することを特徴とする請求項６記
    載の受信方法。
  8. 【請求項８】 バス構造上のノード内で複数のポートの１つからバスパケット
    を送信する送信方法において、 ａ．現在のバスパケットの宛先ノードが接続されたポートを判定するステップ
    と、 ｂ．上記現在のバスパケットを上記宛先ノードが接続された上記ポートに送信
    するステップと、 ｃ．送信のステップが実行されている間、上記複数のポートの内で上記宛先ノ
    ードが接続された上記ポート以外のポートを使用中として保留するステップと を有する送信方法。
  9. 【請求項９】 上記判定のステップは、上記バス構造内でのトポロジーマップ
    の自動的な構築を有することを特徴とする請求項８記載の送信方法。
  10. 【請求項１０】 上記判定のステップは、上記宛先ノードが接続するポートを
    判定するため、上記宛先ノードのアドレスと上記トポロジーマップとの比較を有
    することを特徴とする請求項９記載の送信方法。
  11. 【請求項１１】 上記バス構造は、ＩＥＥＥ１３９４シリアルバス構造である
    ことを特徴とする請求項１０記載の送信方法。
  12. 【請求項１２】 上記宛先ノードが結合されたポートについての情報を上記バ
    スパケットの先頭に付加するステップをさらに有する請求項８記載の送信方法。
  13. 【請求項１３】 ノードをバス構造にインターフェースするために上記ノード
    を上記バス構造に接続するように構成されたインターフェース回路において、 ａ．上記バス構造に接続するようにそれぞれ構成され、上記バス構造上で対応
    する方向をそれぞれ有する複数のポートと、 ｂ．バスパケットを受信したポートを判定するため上記複数のポートに接続さ
    れ、バスパケットを受信したポートを示す情報を受信したバスパケットと共に送
    る判定回路と を備えるインターフェース回路。
  14. 【請求項１４】 上記複数のポートの所定の１つに出力バスパケットを送信す
    る間、上記複数のポートの残りのポートを使用中として保留するため、上記複数
    のポートに接続した送信回路をさらに備える請求項１３記載のインターフェース
    回路。
  15. 【請求項１５】 上記送信回路は、上記複数のポートの所定の１つを判定する
    ために、上記複数のポートの所定の１つのアドレスを、バス構造上のノードのト
    ポロジーマップと比較することを特徴とする請求項１４記載のインターフェース
    回路。
  16. 【請求項１６】 上記バス構造は、ＩＥＥＥ１３９４シリアルバスネットワー
    クであることを特徴とする請求項１５記載のインターフェース回路。
  17. 【請求項１７】 受信したバスパケットを安全なポートで受信したかどうかを
    判定するために、上記インターフェース回路に接続する処理回路をさらに備える
    請求項１６記載のインターフェース回路。
  18. 【請求項１８】 バスパケットをバス構造上の他のノードに対して受信したり
    送信するバス構造上のノードにおいて、 ａ．上記ノードを上記バス構造に対してインターフェースするインターフェー
    ス回路において、 ｉ．上記バス構造と接続するように構成され、バス構造上で対応する方向を
    それぞれ有する複数のポートと、 ｉｉ．バスパケットを受信したポートを判定するために上記複数のポートに
    接続され、バスパケットを受信したポートを示す情報と共に受信したバスパケッ
    トを送信する判定回路と、 ｉｉｉ．上記複数のポートを使用中として保留している間に、上記複数のポ
    ートの内の所定の１つに出力バスパケットを送信するために、上記複数のポート
    に接続された送信回路と を備えるインターフェース回路と、 ｂ．受信したバスパケットが安全なポートで受信されたどうかを判定するため
    に、上記インターフェースを回路に接続された処理回路と を備えるノード。
  19. 【請求項１９】 上記バス構造はＩＥＥＥ１３９４シリアルバスネットワーク
    であることを特徴とする請求項１８記載のノード。
JP2000518330A 1997-10-24 1998-10-19 Ｉｅｅｅ１３９４シリアルバスのノード内におけるバスパケットの伝送方向の検出及び制御の方法及び装置 Withdrawn JP2001521356A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/953,879 1997-10-24
US08/953,879 US6298406B1 (en) 1997-10-24 1997-10-24 Method of and apparatus for detecting direction of reception of bus packets and controlling direction of transmission of bus packets within an IEEE 1394 serial bus node
PCT/US1998/022006 WO1999022303A1 (en) 1997-10-24 1998-10-19 Method of and apparatus for detecting and controlling direction of transmission of bus packets within an ieee 1394 serial bus node

Publications (1)

Publication Number Publication Date
JP2001521356A true JP2001521356A (ja) 2001-11-06

Family

ID=25494657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000518330A Withdrawn JP2001521356A (ja) 1997-10-24 1998-10-19 Ｉｅｅｅ１３９４シリアルバスのノード内におけるバスパケットの伝送方向の検出及び制御の方法及び装置

Country Status (9)

Country Link
US (1) US6298406B1 (ja)
EP (2) EP1193612B1 (ja)
JP (1) JP2001521356A (ja)
AT (2) ATE230133T1 (ja)
AU (1) AU1100299A (ja)
DE (1) DE69810337T2 (ja)
HK (1) HK1045574B (ja)
TW (1) TW510994B (ja)
WO (1) WO1999022303A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7620738B2 (en) 2002-05-13 2009-11-17 Nvidia Corporation Method and apparatus for providing an integrated network of processors

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3671738B2 (ja) * 1999-05-12 2005-07-13 松下電器産業株式会社 伝送管理方法
US6560200B1 (en) * 1998-04-16 2003-05-06 Kabushiki Kaisha Kenwood Serial bus experimental apparatus
JP2000040294A (ja) * 1998-05-20 2000-02-08 Sony Corp 情報処理装置および方法、並びに記録媒体
FR2779301B1 (fr) * 1998-05-26 2000-07-21 Thomson Multimedia Sa Procede d'identification d'appareils dans un reseau de communication et appareil de mise en oeuvre
KR100346683B1 (ko) * 1998-07-15 2002-09-18 삼성전자 주식회사 Ieee1394를지원하는컴퓨터에서의주변기기연결장치및그방법
KR100618967B1 (ko) * 1999-07-01 2006-08-31 삼성전자주식회사 디지털 인터페이스 연결 관리 방법
JP3606133B2 (ja) * 1999-10-15 2005-01-05 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7343441B1 (en) 1999-12-08 2008-03-11 Microsoft Corporation Method and apparatus of remote computer management
US7050453B1 (en) * 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
JP3901941B2 (ja) * 2000-03-24 2007-04-04 富士通株式会社 Ｉｅｅｅ１３９４規格における装置およびその装置におけるコンフィグレーション方法
JP4269501B2 (ja) * 2000-09-07 2009-05-27 ソニー株式会社 情報記録装置、情報再生装置、情報記録方法、情報再生方法、および情報記録媒体、並びにプログラム提供媒体
JP2006115315A (ja) * 2004-10-15 2006-04-27 Fujitsu Ltd データ転送方法及びデータ転送装置
EP1750202A1 (en) * 2005-07-11 2007-02-07 Nvidia Corporation Combining packets for a packetized bus
US7792137B2 (en) * 2006-07-05 2010-09-07 Abidanet, Llc Self-organized and self-managed ad hoc communications network

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305384A (en) * 1990-12-04 1994-04-19 Chips International, Inc. Apparatus, system and method for transmitting secure signals over narrow spaced channels
US5177788A (en) 1991-10-15 1993-01-05 Ungermann-Bass, Inc. Network message security method and apparatus
US5579486A (en) * 1993-01-14 1996-11-26 Apple Computer, Inc. Communication node with a first bus configuration for arbitration and a second bus configuration for data transfer
US5509126A (en) * 1993-03-16 1996-04-16 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface
JP3501305B2 (ja) * 1993-08-04 2004-03-02 サン・マイクロシステムズ・インコーポレイテッド 相互接続制御装置及び方法
JP2856050B2 (ja) * 1993-11-30 1999-02-10 日本電気株式会社 ルーティング制御方法
TW252248B (en) * 1994-08-23 1995-07-21 Ibm A semiconductor memory based server for providing multimedia information on demand over wide area networks
US5504757A (en) * 1994-09-27 1996-04-02 International Business Machines Corporation Method for selecting transmission speeds for transmitting data packets over a serial bus
US5528584A (en) * 1994-10-27 1996-06-18 Hewlett-Packard Company High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch
US5506838A (en) * 1994-12-29 1996-04-09 Emc Corporation Packet propagation and dynamic route discovery apparatus and techniques
US5640393A (en) 1995-06-02 1997-06-17 Advanced Micro Devices, Inc. Multiple address security architecture
US5689644A (en) * 1996-03-25 1997-11-18 I-Cube, Inc. Network switch with arbitration sytem
US5940600A (en) * 1996-04-01 1999-08-17 Apple Computer, Inc. Isochronous channel having a linked list of buffers
SG77135A1 (en) * 1996-04-26 2000-12-19 Texas Instruments Inc Method and system for assigning a channel number to a received data packet
US5883621A (en) * 1996-06-21 1999-03-16 Sony Corporation Device control with topology map in a digital network
JP3601205B2 (ja) * 1996-08-26 2004-12-15 ソニー株式会社 電子機器及びその動作モード制御方法
US5862338A (en) * 1996-12-30 1999-01-19 Compaq Computer Corporation Polling system that determines the status of network ports and that stores values indicative thereof
US6002675A (en) * 1997-01-06 1999-12-14 Cabletron Systems, Inc. Method and apparatus for controlling transmission of data over a network
US5923673A (en) * 1997-02-13 1999-07-13 Sony Corporation IEEE 1394 data/protocol analyzer
US6131119A (en) * 1997-04-01 2000-10-10 Sony Corporation Automatic configuration system for mapping node addresses within a bus structure to their physical location
US5953511A (en) * 1997-04-08 1999-09-14 National Instruments Corporation PCI bus to IEEE 1394 bus translator
US6157951A (en) * 1997-09-17 2000-12-05 Sony Corporation Dual priority chains for data-communication ports in a multi-port bridge for a local area network
US6038625A (en) * 1998-01-06 2000-03-14 Sony Corporation Of Japan Method and system for providing a device identification mechanism within a consumer audio/video network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7620738B2 (en) 2002-05-13 2009-11-17 Nvidia Corporation Method and apparatus for providing an integrated network of processors

Also Published As

Publication number Publication date
EP1193612A2 (en) 2002-04-03
HK1045574A1 (en) 2002-11-29
ATE230133T1 (de) 2003-01-15
HK1045574B (zh) 2012-08-31
DE69810337T2 (de) 2003-10-09
WO1999022303A1 (en) 1999-05-06
EP1023669A1 (en) 2000-08-02
EP1193612B1 (en) 2012-04-11
TW510994B (en) 2002-11-21
DE69810337D1 (de) 2003-01-30
ATE553437T1 (de) 2012-04-15
EP1023669B1 (en) 2002-12-18
US6298406B1 (en) 2001-10-02
EP1193612A3 (en) 2005-09-14
AU1100299A (en) 1999-05-17

Similar Documents

Publication Publication Date Title
US7567590B2 (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
JP3993893B2 (ja) バスを介したデータ転送及びバス管理に用いるアプリケーションプログラミングインターフェイス
US7321592B2 (en) Method of and apparatus for implementing and sending an asynchronous control mechanism packet used to control bridge devices within a network of IEEE Std 1394 serial buses
US7349391B2 (en) Tunneling between a bus and a network
USRE44443E1 (en) Isochronous channel having a linked list of buffers
US7505455B1 (en) Optimizations for tunneling between a bus and a network
JP2002542527A (ja) 一般的なシリアルバスプロトコルの範囲を拡張する方法並びに装置
JP2001521356A (ja) Ｉｅｅｅ１３９４シリアルバスのノード内におけるバスパケットの伝送方向の検出及び制御の方法及び装置
JPH09160870A (ja) ハードウェアとソフトウェアの間でデータ転送を報告する方法および装置
KR100605657B1 (ko) 수신된 데이터를 처리하는 방법 및 장치와, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스
US6272114B1 (en) Data processing apparatus/method and electronic apparatus with such apparatus/method
EP0984602A2 (en) Data communication method and system for connection establishment
US6502158B1 (en) Method and system for address spaces
US6421745B1 (en) Asynchronous connections with scattering page tables for transmitting data from a producer device to a consumer device over an IEEE 1394 serial data bus
US6993022B1 (en) Method of and apparatus for directly mapping communications through a router between nodes on different buses within a network of buses
US6366590B2 (en) Unified interface between an IEEE 1394-1995 serial bus transaction layer and corresponding applications
JPH0974410A (ja) 通信中継装置
JP2001156816A (ja) 情報処理装置及び方法
JP2001217857A (ja) 無線バス

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110