JP2001503929A

JP2001503929A - Mixed signal processor for oversampled noise shaping

Info

Publication number: JP2001503929A
Application number: JP50300298A
Authority: JP
Inventors: エス．トリパシ，アダ; エル．デラノ，カリ
Original assignee: トリパステクノロジー，インコーポレイテッド
Priority date: 1996-06-20
Filing date: 1997-05-28
Publication date: 2001-03-21
Also published as: KR20000016744A; KR100451806B1; EP0906659A1; WO1997049175A1; EP0906659A4; US5777512A; TW326603B

Abstract

(57)【要約】フィードバックループ中にノイズ整形のための周波数選択的ネットワーク（３１４）を有する、信号処理回路が提供される。フィードバックループ中のサンプリングアナログ−デジタル変換器（３１８）は、ナイキスト周波数を実質的に越えるサンプリング周波数で動作する。スイッチングデバイス（３１２）は、サンプリングアナログ−デジタル変換器により駆動され、連続時間出力信号を生成し、連続時間出力信号が周波数選択的ネットワーク（３１４）により連続的にモニタされかつ周波数選択的ネットワーク（３１４）にフィードバックされることにより、フィードバックループ中のノイズおよび歪み補正を行う。また、スイッチング出力の連続時間フィードバックとともに、アナログ−デジタル変換器の出力の状態フィードバック（すなわちデジタルまたはサンプル化）を組み合わせて用い得る。 SUMMARY A signal processing circuit is provided having a frequency selective network (314) for noise shaping in a feedback loop. The sampling analog to digital converter (318) in the feedback loop operates at a sampling frequency substantially above the Nyquist frequency. The switching device (312) is driven by a sampling analog to digital converter to generate a continuous time output signal, the continuous time output signal is continuously monitored by the frequency selective network (314) and the frequency selective network (314). ) Performs noise and distortion correction in the feedback loop. Also, state feedback (ie, digital or sampled) of the output of the analog-to-digital converter may be used in combination with continuous time feedback of the switching output.

Description

【発明の詳細な説明】オーバーサンプリングされたノイズ整形用の混合信号プロセッサ発明の背景本発明は、オーバーサンプリングされたノイズ整形用の信号処理の分野であって、例えば、シグマ−デルタ変調技術などを含む分野に関する。具体的には、本発明は、インテリジェントパワーアプリケーションおよび様々な他の信号処理アプリケーションのための、オーバーサンプリングされたノイズ整形用の混合信号処理の方法およびデバイスを提供する。本明細書では、混合信号処理とは、連続時間(例えば、アナログ)信号および離散時間(例えば、デジタル、またはサンプリングされたアナログ)信号の両方の処理を指す。本発明は、パルス幅変調(ＰＷＭ)技術が使用され得る任意のアプリケーションにおいて、ＰＷＭ技術と置き換えられる。例えば、本明細書に記載される特定の実施形態において、本発明は、効率の向上、および低ノイズおよび歪み性能の向上のために、ＰＷＭではなく、修正オーバーサンプリングされたノイズ整形用のプロセッサを使用するスイッチング電力増幅器を提供する。マルチメディア能力を備えるパーソナルコンピュータ（ＰＣ）の市場は、急速に拡大している。消費者は、より高度なソフトウェアアプリケーションおよびＣＤ−ＲＯＭのタイトルを実行するために、より高速なプロセッサおよび改良されたグラフィックスを必要としている。しかし、多くのアプリケーションについては、単に、処理速度および高品質ビデオの点で十分でないだけである。例えばビデオゲームなどの場合、市場では、高ボリュームでステレオ品質の音声が必要とされている。さらに、３次元の「サラウンド音声」効果を忠実に再現するためには、高忠実度（fidelity）音声再生が必須である。現在のＰＣ音声カードは、典型的には、１〜２ワットの出力電力を消費する１６ビットアーキテクチャを使用している。消費者が、これよりもはるかに高いオーディオ電力を必要としているとすれば、マルチメディアＰＣは、一般に、別個の電源によって電力供給される線形電力増幅器（例えば、クラスＡＢ）を含む衛星スピーカとともに利用可能である。典型的なクラスＡＢのオーディオ増幅器の実際の効率は、ピーク電力の約６０％であるが、平均またはｒｍｓの出力レベルではそれよりもかなり低い。例えば、１０Ｗ_rmsでは、クラスＡＢの増幅器の効率は、２０〜３０％の範囲である可能性が高い。効率が２５％であり、所望のオーディオ出力が１０Ｗ_rms／チャネルであるとすると、スピーカを駆動するためだけに８０Ｗの電力が必要とされる。典型的なＰＣでは２００Ｗ〜２５０Ｗしか利用可能でないことを考えると、別個の電源が必要であることは明らかである。線形電力増幅器本来の非効率のため、オーディオ増幅の問題点に対して他の様々なアプローチが考えられてきた。例えば、ＰＷＭを用いるクラスＤの増幅器は、電力効率の面で線形電力増幅器よりも明らかに有利であるため、幾つかのアプリケーションにおいて使用されている。しかし、現在のＰＷＭ技術では、多くの歪みの原因のため、信号電力のＴＨＤ＋ノイズに対する比は、４０〜６０ｄＢのオーダでしか達成されていない。この歪みの原因としては、変調間歪み（interm odulation distortion）、サンプル周波数のサイドバンドからベースバンドへのスペクトルの折り返し（foldback）、非対称な立ち上がりおよび立ち下がり時間、ローからハイおよびハイからローへの非対称な伝搬遅延、「生成される前に破壊される（break before make）」（即ち、「デッドゾーン（dead zone）」）歪み、電源の跳ね返り（supply bounce）、および、歪み特性が、低オーバーサンプリング比のため、オーディオバンドにわたって大幅に変動すること、などがある。例えば、サンプル周波数を増加させる（それにより、サンプルサイドバンドをベースバンドから離れるように移動させる）ことなどによりこれらの問題点を解決する試みは、パルスの立ち上がりおよび立ち下がり時間が、サンプルクロック期間の有意な部分となり、他のタイプの歪みが支配的になる場合には、制限される。従って、現在のＰＷＭ技術では、少なくとも９０ｄＢのノイズ拒絶が必要とされる、適度なエンドオーディオアプリケーションから高度なエンドオーディオアプリケーションのために十分な音声品質を生成することができない。この要求に答えて、オーバーサンプリングされたノイズ整形用の変調器、具体的には、シグマ−デルタ変調器を、ノイズ整形特性のために使用するスイッチングオーディオ増幅器を設計する幾つかの試みがなされてきた。H．BallanおよびM ． Declercq、12V Σ-Δ Class-D Amplifier in 5V CMOS Technology、pp．559-562 (IEEE 1995 Custom Integrated Circuits Conference)参照。しかし、以下に説明するように、電力ＭＯＳトランジスタをシグマ−デルタ変調器ループに含むと、増幅器の全体的な性能を妨げる別の問題点が生じる。標準の１次シグマ−デルタ変調器１００が図１に示される。積分器１０２は、比較器１０４と直列接続される。比較器１０４は、実質的に、サンプリングレートｆ_sを有する２レベル量子化器である。比較器１０４の出力は、デジタル−アナログ変換器（Ｄ／Ａ）１０６および加算器１０８を介して、積分器１０２にフィードバックされる。このフィードバックにより、量子化された出力信号の平均値が、変調器１００への入力の平均値を追跡するように強制される。量子化された出力と、変調器入力とのいかなる差も、積分器１０２に蓄積され、最終的に補正される。１次シグマ−デルタ変調器の場合、量子化エラーによって生じる信号バンドのノイズは、オーバーサンプリング比（ＯＳＲ）を２倍するごとに約９ｄＢだけ低減される。ＯＳＲは、ｆ_s／２ｆ_Oによって与えられ、ここで、２ｆ_Oは、ナイキストレート、即ち、ベースバンド信号のバンド幅ｆ_Oの２倍である。２次シグマ−デルタ変調器の場合、ＯＳＲが同じだけ増加すると、このノイズは、約１５ｄＢ（９ｄＢ＋６ｄＢ）だけ低減される。しかし、上述のように、ＯＳＲの増加、即ち、ｆ_sの増加によって達成されるノイズの向上は、出力信号の立ち上がりおよび立ち下がり時間がサンプル期間に関して有意になると、最終的に制限される。シグマ−デルタ変調技術の完全な説明については、CandyおよびTemesによる、Oversampling Del ta-Sigma Data Converters、pp．1-25（IEEE Press、1992）を参照されたい。上記のように、標準のシグマ−デルタ変調器に電力ＭＯＳトランジスタを挿入すると、性能に関する他の問題点が生じる。オーディオアプリケーションの場合、電力ＭＯＳトランジスタは、比較的低いインピーダンスを駆動するため、優れた全体的効率を得るためには、１オームよりも小さい出力インピーダンスを有していなければならない。従って、そのようなトランジスタのスイッチング特性は比較的低速であり、図２に示されるような理想的なスイッチング特性とは異なるため、典型的には−６０ｄＢレベルまたはそれ以上である歪みを発生する。図２の電力ＭＯＳトランジスタのスイッチング特性は、周知のトーテムポール構成で配列されたｐチャネルＭＯＳＦＥＴおよびｎチャネルＭＯＳＦＥＴの典型例である。標準のシグマ−デルタ変調器が、デジタルまたは状態（state）フィードバック（即ち、図１のＤ／Ａ１０６）を使用するため、電力トランジスタ出力の非対称なエッジは、積分器段では見られない。従って、標準のシグマ−デルタ変調器は、状態フィードバックだけを使用するため、電力ＭＯＳトランジスタによって導入される歪みを補正することはできない。さらに、現代のシグマ−デルタ変調器はサンプリング積分器を使用するので、単に、未変換の電力トランジスタ出力を、積分器段に戻すように給送するだけでは、効果的ではなかった。このことは、サンプリング積分器が、高い周波数歪みに対してエイリアスの問題を有する傾向にあるという事実に起因する。加えて、電力ＭＯＳトランジスタ段によって導入される遅延によって、フィードバックが、入力と次第に非相関になり、さらにフィードバックの補正機能(cor rective function)を低下させる。さらに、電力ＭＯＳトランジスタ段に起因する追加的な遅延が、回路の安定性に悪い影響を及ぼす。つまり、標準のシグマ− デルタ変調器の使用によって達成される、いかなるノイズ除去の向上も、電力ＭＯＳトランジスタ段およびこれに関連するドライバ段によって導入される歪みによって、無意味になる。前述の議論から見て、オーディオおよびマルチメディアアプリケーションのための、高効率、低歪みの電力増幅器が必要とされていることは明白である。発明の要旨本発明は、インテリジェント電力アプリケーションおよび多岐にわたる他の信号処理アプリケーションのための、オーバーサンプリングされたノイズ整形混合信号プロセッサ(oversampled noise-shaping mixed-signal processor)を提供する。上述のように、本発明のプロセッサは、ＰＷＭが使用されるあらゆるアプリケーションにおいてＰＷＭ技術に替えて使用され得る。例えばこれは、モータ制御アプリケーション、パワーファクタ補正(power factor correction)、スイッチングレギュレータ、共鳴モードスイッチング、無停電電源装置など、潜在的に何千ものアプリケーションを含む。従って、本明細書中には具体的な実施形態が説明されるが、本発明は多くの異なるアプリケーションでの使用のために最適化され得るということが理解される。具体的な実施形態によると、高効率で、非常に低い歪みを有する比較的強力な出力信号を発生するスイッチング電力増幅器が提供される。この結果を達成するために、本発明はまず、電力スイッチング段の出力からの（純粋状態フィードバックと対比した）連続時間フィードバックを使用する。このことが、出力に含まれた全ての情報が、入力との比較のために利用可能であることを確実にする。従って、本明細書中に記載された修正されたオーバーサンプリングノイズ整形変調器が、スイッチング段の電力ＭＯＳトランジスタによって導入される歪みを考慮してこれを訂正することを可能にする。第２に、本発明は、そうでなければベースバンドを許容不可能な程度にまで妨害し得る、電力ＭＯＳトランジスタによって導入されるフィードバックパス上の高周波数の歪みのエイリアス効果を減少するような方法で、連続時間フィードバックを提供する。第１の実施形態によると、ローパスエイリアス防止(anti-alia sing)フィルタが、フィードバックパス内で使用される。第２の実施形態によると、連続時間積分器が、電力スイッチング段出力からのフィードバックを受け取る積分器段のために使用される。第３の実施形態によると、連続時間フィードバックを受け取る１個以上の積分器が、比較器サンプル周波数についてオーバーサンプリングされる。本発明に含まれる解決法のそれぞれにおいて、低周波数歪みを補償する連続時間フィードバックの使用、およびフィードバックパスを介して導入される高周波数の歪みの、エイリアス効果を緩和または減少させる何らかの手段が組み合わされている。本発明はベースバンドアプリケーションに限定されないということと、本明細書中に記載された実施形態の様々な改変例が、高周波数の電力増幅および他の様々な高周波数アプリケーションを含むいかなる周波数帯においても本発明を使用することを可能にするということが理解される。これらの改変例は例えば、フィードバックパス内でのバンドパスフィルタの使用、バンドパス構成内に接続された積分器および１つの積分器段の出力から他の出力へのフィードフォワード(feed forward)を含み得る。以下に説明するように、本発明のさまざまな実施形態が、連続時間フィードバックおよび状態フィードバック（例えばデジタルのまたは量子化されたフィードバック）のさまざまな組合せを有する、異なる次元のオーバーサンプリングノイズ整形プロセッサを、異なる積分器段に適用する。第１の積分器段への入力における歪みは、最終的な歪みの主要な原因なので、後の段であれば純粋状態のフィードバックを使用してもよい。さらに、以下に見られるように、状態フィードバックの小さな画分が、ループの安定化を目的として、第１の積分器段に導入され得る。以上のように、本発明によると、ノイズの整形を目的としてフィードバックループ内に周波数選択的ネットワークを含む、信号処理回路が提供される。フィードバックループ内のサンプリングＡ−Ｄ変換器は、実質的にナイキスト周波数を超えるサンプル周波数で動作する。スイッチングデバイスが、サンプリングＡ− Ｄ変換器により駆動され、フィードバックループ内のノイズおよび歪みの訂正のための、周波数選択的ネットワークヘフィードバックされる連続時間出力信号を発生する。さらに具体的な実施形態において、エイリアス効果は、さまざまな手段によって減少される。本発明の本質および利点が、本明細書の残りの部分および図面を参照することによりさらに理解され得る。図面の簡単な説明図１は、標準の一次のオーバーサンプリングノイズ整形変調器の、簡略ブロック図である。図２は、典型的な電力ＭＯＳトランジスタのスイッチング特性を、理想的なスイッチング特性と比較したグラフである。図３Ａ〜図３Ｄは、本発明により設計された、二次修正されたオーバーサンプリングノイズ整形デジタル増幅器の具体的な実施形態を示す簡略ブロック図である。図４Ａおよび図４Ｂは、本発明により設計された、二次修正されたオーバーサンプリングノイズ整形デジタル増幅器の、２つの具体的な実施形態の簡略ブロック図である。図５は、本発明の第３の実施形態により設計された、三次修正されたオーバーサンプリングノイズ整形デジタル増幅器の、簡略ブロック図である。図６は、本発明の第４の実施形態により設計された、三次修正されたオーバーサンプリングノイズ整形デジタル増幅器の、簡略ブロック図である。図７は、従来技術により設計された、従来のバックレギュレータの簡略ブロック図である。図８は、本発明の具体的な実施形態によって設計された、オーバーサンプリングされたノイズ整形混合信号プロセッサを使用する、修正されたバックレギュレータの簡略ブロック図である。図９は、典型的なＰＷＭ発生器に対応するパワースペクトル密度のプロットに重ねられた、オーバーサンプリングされたノイズ整形混合信号プロセッサに対応するパワースペクトル密度のプロットである。図１０は、本発明の具体的な実施形態により設計された、ノイズ整形混合信号プロセッサの、簡略ブロック図である。図１１は、本発明の別の具体的な実施形態の、簡略ブロック図である。特定の実施形態の説明図３Ａ〜図３Ｄは、本発明に従って設計された、２次修正されオーバーサンプリングされたノイズ整形デジタル増幅器の４つの実施形態３００，３４０、３５０および３６０の簡略ブロック図である。これらの実施形態の共通の特徴に関して述べると、人力信号が、加算器３０４を介して第１積分器段３０２に導入される。第１積分器段３０２の出力は、加算器３０８を介して第２積分器段３０６に伝送される。サンプル周波数ｆ_sでサンプリングされるクロック化比較器段３１０は、第２積分器段３０６の出力を受け取り、得られるロジック信号をパワースイッチング段３１２に伝送する。これらの実施形態によれば、パワースイッチング段の出力は、ローパスエイリアス防止フィルタ３１４および連続時間ゲイン段３１６を介して第１積分器段３０２に（および図３Ａおよび図３Ｄでは、連続時間ゲイン段３１７を介して第２積分器段３０６に）選択的にフィードバックされる。ローパスフィルタ３１４は、連続時間フィードバック信号から高周波数の歪みを除去することによって、スイッチング段３１２により生成される高周波数歪みのエイリアス効果を減少させる。ゲイン段３１６および３１７のゲインレベルは、積分器段がそれぞれのダイナミックレンジ内の最適レベルで動作するように設定される。この連続時間フィードバック信号により、積分器は、出力信号の実際の立ち上がりおよび立ち下がりエッジを調べてこれらを補償することができる。増幅器への入力がベースバンド信号ではないアプリケーションでは、エイリアス防止フィルタ３１４は、入力の帯域にとって適切なカットオフ周波数を有するバンドパスフィルタを含み得、積分器３０２および３０６はそれぞれ、共振器などのバンドパスに等価な要素に置き換えられ得る。他の実施形態によれば、積分器３０２および３０６は、同じ効果を実現するために、適切な帯域に調整されるバンドパス積分器として構成され得る。つまり、本明細書で述べる実施形態の原理は、ベースバンドアプリケーションに対してだけではなく、任意の所望の周波数帯域に対しても用いられ得る。例えば、本発明のオーバーサンプリングされたノイズ整形混合信号プロセッサは、携帯電話の９００ＭＨｚパワー増幅器を実現するために用いられ、増幅器の効率の向上により携帯電話のバッテリ寿命を潜在的に２倍以上にする。図３Ａ〜図３Ｄの様々な実施形態によれば、比較器段３１０の出力もまた、Ｄ／Ａ変換器３１８および３１９を介して積分器段にフィードバックされ、上述の連続時間フィードバックに加えて、状態フィードバックを提供する。図３Ａの増幅器３００では、連続時間フィードバック信号のみが積分器に供給される。図３Ｂの増幅器３４０では、連続時間フィードバックは積分器３０２のみに提供され、状態フィードバックは積分器３０６に提供される。図３Ｃの増幅器３５０では、積分器３０６には状態フィードバックのみが提供され、積分器３０２には加算器３２４を介して連続時間フィードバックと状態フィードバックとの組み合わせが提供されて、ローパスフィルタ３１４の遅延によって生成されるループの不安定性が補償される。最後に、図３Ｄの増幅器３６０では、連続時間フィードバックと状態フィードバックとの組み合わせが、それぞれ加算器３２４および３２６を介して積分器３０２および３０６に提供される。連続時間フィードバックと状態フィードバックとの様々な組み合わせが、本発明の範囲から外れることなく、異なる次数の回路を有する積分器段に与えられ得ることは理解され得る。図４Ａおよび図４Ｂは、本発明に従って設計された、２次修正されオーバーサンプリングされたノイズ整形デジタル増幅器の２つの実施形態４００および４４０の簡略ブロック図である。これら２つの実施形態の共通の特徴に関して述べると、入力信号が、加算器４０４を介して第１積分器段４０２に導入される。第１積分器段４０２の出力は、加算器４０８を介して第２積分器段４０６に伝送される。サンプル周波数ｆ_sでサンプリングされるクロック化比較器段４１０は、第２積分器段４０６の出力を受け取り、得られるロジック信号をパワースイッチング段４１２に伝送する。パワースイッチング段の連続時間出力は、連続時間ゲイン段４１６および加算器４０４を介して第１積分器段４０２にフィードバックされる。図４Ａの増幅器４００では、連続フィードバックが、連続時間ゲイン段４１７および加算器４０８を介して第２積分器段４０６に提供される。もしくは、図４Ｂの増幅器４４０では、比較器４１０の出力からの状態フィードバックが、Ｄ／Ａ変換器４１８およおび加算器４０８を介して第２積分器段４０６に供給される。増幅器４００および４４０の連続時間フィードバックパスには、高周波数エイリアスを減らすためのエイリアス防止フィルタは用いられない。何故なら、積分器段４０２および４０６は、本来は低い周波数を受け入れ高い周波数を拒絶する連続時間積分器を備えているからである。これにより上述のエイリアスの問題が除かれる。他の特定の実施形態によれば、第１積分器段の入力時のエラーが、最終的な歪みの中心的な原因であるため、第１積分器のみが連続時間積分器である。後の積分器段は、サンプリングされた積分器を用いてもよく、またエイリアス防止フィルタリングを行ってまたはこれは行わずに、状態および／または連続時間フィードバックを用いてもよい。増幅器４００および４４０の他の特定の実施形態によれば、エイリアス防止フィルタは、フィードバックパスには用いられない。何故なら、積分器段４０２および４０６は、比較器のサンプル周波数ｆ_sに対してオーバーサンプリングされるサンプリングされた積分器を備え、これによって高周波数エイリアスを減少させるからである。図５は、本発明の第３の実施形態に従って設計された、３次修正されオーバーサンプリングされたノイズ整形デジタル増幅器５００の簡略ブロック図である。入力信号が、加算器５０４を介して第１積分器段５０２に導入される。第１積分器段５０２の出力は第２積分器段５０６に伝送され、ここから加算器５０８を介して第３積分器段５０９に伝送される。サンプル周波数ｆ_sでサンプリングされるクロック化比較器段５１０は、加算器５２８を介して第３積分器段５０９の出力を受け取り、得られるロジック信号をパワースイッチング段５１２に伝送する。パワースイッチング段５１２の連続時間出力は、ローパスエイリアス防止フィルタ５１４ならびに連続時間ゲイン段５１６および５１７を介して、それぞれ第１積分器段５０２に（加算器５２４および５０４を介して）、および第３積分器５０９に（加算器５２６および５０８を介して）フィードバックされる。状態フィードバックは、比較器５１０の出力からＤ／Ａ変換器および減衰段５１８および５１９を介して提供される。状態フィードバックは、加算器５２４および５２６で連続時間フィードバックと組み合わされ、次にそれぞれ第１および第３積分器段５０２および５０９に提供される。第１積分器段５０２の出力から加算器５０８へとフィードフォワードパスが提供され、フィードバックパスから第２積分器段５０６の入力へのフィードバックをエミュレートする。フィードフォワードパスはまた、積分器段のダイナミックレンジを向上させる働きをする。増幅器５００はサンプリングされた積分器（例えば、スイッチングされたキャパシタ積分器）を用いるため、連続時間フィードバックパス内にローパスフィルタ５１４が挿入され、上述のようにエイリアス効果を減少させる。もっと特定の実施形態では、比較器５１０の入力に、加算器５２８を介してディザ入力が供給され、これによって、周波数整形されたランダムまたは疑似ランダムノイズが、色調除去のために導入され得る。図６は、本発明の第４の実施態様に従って設計された３次修正されたオーバーサンプリングされたノイズ整形ディジタル増幅器６００の簡略ブロック図である。入力信号は、加算器６０４を介して第１の積分器段６０２に入力される。第１の積分器段６０２の出力は、第２の積分器段６０６に送信され、第２の積分器段６０６から、加算器６０８を介して第３の積分器段６０９に送信される。サンプル周波数ｆ_sでサンプリングされたクロック比較器段６１０は、第３の積分器段６０９の出力を受信し、得られる論理信号をパワースイッチング段６１２に送信する。パワースイッチング段６１２の連続時間出力は、連続時間ゲイン段６１６および加算器６０４を介して第１の積分器段６０２にフィードバックされる。第１の積分器段へのフィードバックパスにはエイリアス防止フィルタは必要ない。なぜなら、第１の積分器段は、連続時間積分器を含んでいるからである。連続時間フィードバックはまた、ゲイン段６１７、ローパスエイリアス防止フィルタ６１４および加算器６０８を介して第３の積分器段６０９に与えられる。ローパスフィルタ６１４は、サンプリングされた積分器を含むため、第３の積分器段へのフィードバックパスに挿入される。図５の実施態様では、フィードフォワードパスは、第１の積分器段６０２の出力から加算器６０８に提供され、フィードバックパスから第２の積分器段６０６の入力へのフィードバックをエミュレートし、全体としてダイナミックレンジが増加する。本発明を具体的な実施態様を参照しながら特定的に示し、説明したが、当業者には言うまでもなく、形態および詳細の上述および他の変更は、本発明の精神または範囲を逸脱せずになされ得る。例えば、上記のように、異なる順序でオーバーサンプリングされたノイズ整形構成が使用され得る。さらに、連続時間フィードバックおよび状態フィードバックの異なる組合せが、異なる積分器段に対して用いられ得る。フィルタ、ゲイン、連続時間積分器、およびオーバーサンプリングされた積分器の異なる組合せもまた、フィードバックパスにおける高周波数歪みのエイリアス効果を減少させるために用いられ得る。上記の実施態様のバンドパスが実現され得ることは重要な注目すべき点である。本発明がアナログ入力の処理に限定されないことにも留意されたい。即ち、入力インターフェースにわずかな調節を行うだけで１ビットディジタル入力（図１１を参照しながら説明した）を処理するための本発明の様々な実施態様が構成され得る。例えば、本発明のオーバーサンプリングされたノイズ整形混合信号プロセッサは、広範囲なソースからの１ビットディジタル入力を処理するために、ディジタルパワー増幅アプリケーションに用いられ得る。さらに、スイッチングパワー増幅の分野は、本発明が使用され得る多くの分野のうちの１つに過ぎない。上記のように、本発明は、ＰＷＭが使用される実質的にすべてのアプリケーション、例えば、モータ制御アプリケーション、パワーファクタ補正、スイッチング調節器、共振モードスイッチングパワー供給などにおけるＰＷＭ技術の代わりに用いられ得る。図７は、従来のバック調節器７００の簡略ブロック図を示す。バック調節器７００は、調節されたＤＣ（Ｖ_REG）を調節されていないＤＣソース（Ｖ_UNREG）からのロード７０２に与えるために用いられる周知のスイッチング調節器設計である。Ｖ_UNREGは、インダクタ７０４およびキャパシタ７０６を含むローパスＬＣフィルタに、ＰＷＭ生成器７１０によってスイッチングされるＭＯＳＦＥＴ７０８を介して与えられる。典型的な応用において、インダクタ７０４は、５０から２００μＨの範囲であり、キャパシタ７０６は、１００から２０００μＦの範囲である。キャパシタ７０６の値は、所望のロード駆動能力および特定のリップル要求に依存する。電流漏れパスは、逆回復ダイオード７１２（典型的には、ショットキーダイオード）によって提供される。抵抗器７１４および７１６を含む抵抗器ネットワークは、調節されたＤＣ出力電圧を、調節されたＤＣ電圧と基準電圧Ｖ_refとを比較する本質的に異なる増幅器である誤り検出回路７１８に与える。誤り検出回路７１８の出力は、ＰＷＭ生成器７１０を駆動し、検出されたＶ_refからの偏差値に応じてデューティサイクルを調整する。即ち、調節されたＤＣ電圧が低いと検出される場合には、ＰＷＭ生成器７１０は、ＭＯＳＦＥＴ７Ｏ８のゲートに適用されるデューティサイクルを増加させる。逆に、調節されたＤＣ電圧が高いと検出される場合には、ＰＷＭ生成器７１０は、デューティサイクルを減少させる。図８は、本発明の具体的な実施態様によって設計されたオーバーサンプリングされたノイズ整形混合信号プロセッサ８２０を用いる修正されたバック調節器８００を示す。調節器８００は、ＰＷＭ生成器７１０および誤り検出回路７１８の代わりに、プロセッサ８２０および誤り増幅器８２２を用い、フィードバックが、ＭＯＳＦＥＴ８０８の出力から抵抗器８２４および８２６を介して得られること以外は、図７の調節器７００と同様に設計される。プロセッサ８２０は、図３Ａから３Ｄ、４Ａ、４Ｂ、５および６を参照しながら上述した実施態様、または図１０を参照しながら以下に説明する実施態様のいずれとも同様に構成され得る。ロード８０２、インダクタ８０４、キャパシタ８０６、ＭＯＳＦＥＴ８０８、ダイオード８１２、ならびに抵抗器８１４および８１６は、図７に同様に参照符号を付した対応部分と実質的に同じ機能を果たす。ＰＷＭ生成器の代わりに本発明の混合信号プロセッサを用いると、いくつかの利点が得られ得る。これは図９を参照しながら理解され得る。図９は、オーバーサンプリングされたノイズ整形混合信号プロセッサに対応するパワースペクトル密度のプロット９００を、典型的なＰＷＭ生成器に対応するパワースペクトル密度のプロット９０２に重畳したものを示す。図示するように、ＰＷＭ生成器の信号パワーの多くは、ｆ_clkを中心とした狭いバンド内にある。これに対して、同一のパワ−ＭＯＳ技術では、本発明のプロセッサは、同様のＰＷＭ生成器に対するサンプル周波数よりも実質的に高いサンプル周波数で動作し得る。これは、ＰＷＭ応用に対するサンプル周波数が、変化するパルス幅によって限定されるためである。即ち、ＰＷＭに対するサンプル周波数は、変調が発生する狭いパルスと広いパルスとの間でその範囲が提供されなければならないため限定される。ＭＯＳＦＥＴのスイッチング時間は、最小パルス幅を決定し、クロック周期は、最大パルス幅を決定する。この限定は、言うまでもなくパルス幅変調を用いない本発明にとっては問題ではない。従って、サンプル周波数の選択に応じて、本発明に従って設計されたプロセッサに対するノイズパワーは、周波数と共に増加するものの、ｆ_clkを中心とした領域においてはかなり低くなり得る。しかし、出力においてより多くのノイズが許容される場合、レギュレータ８００における本発明の使用の相関的利点は、インダクタ８０４およびキャパシタ８０６が小型化され得るということである。例えば、レギュレータ８００が用いられるアプリケーションがレギュレータ７００によって導入されるリップルと同量のリップルを許容し得る場合、レギュレータ８００のＬＣフィルタの帯域幅は、レギュレータ７００のＬＣフィルタと同量のノイズエネルギーを含むように増加され得る。すなわち、インダクタ８０４およびキャパシタ８０６のいずれか又は両方のサイズが減少され得る。従って、ノイズエネルギーの増大は、より小さくより軽いＬＣ成分を有することによって得られる利点により相殺される。さらに、より小さくより軽いＬＣ成分を有する場合、レギュレータ８００は、図７に示す従来のバックレギュレータ設計よりもはるかに迅速にロードの変化に適合し得るという点で、より良好なダイナミックロードレギュレーションを有し得る。修正されたバックレギュレータ８００の、図７に示すＰＷＭレギュレータに対する別の利点は、ＭＯＳＦＥＴへの入力における遷移（transitions）の数に関する。ＰＷＭアプリケーションの場合、レギュレーションポイントを決定するのはパルス幅である。従って、与えられたサンプリングレートｆ_clkの場合、２ｆ_c _lk の遷移がある。しかし、レギュレータ８００の場合、遷移は必要なときにのみ行われる。このことは、同一のサンプリング周波数に対して、遷移は２ｆ_clkよりも実質的に少ないことを意味する。本発明は、広範囲のアプリケーションにおけるインプリメンテーションの場合、図１０の信号プロセッサ１０００によって表され得る。周波数選択的ネットワーク１００２は、いくつかの実施形態において、図３〜図６の積分器に対応するが、例えば、１以上の共振器段を含む様々な異なるタイプの回路をも含み得る。サンプリングアナログ−ディジタル（Ａ／Ｄ）コンバータ１００４は、ネットワーク１００２からの出力を加算器１０１２を介して受け取り、その後ｆ_sでサンプリングされてスイッチングデバイス１００６に送信される。Ａ／Ｄコンバータ１００４およびスイッチングデバイス１００６はそれぞれ概して、図３〜図６の比較器およびパワースイッチング段に対応する。これらの特徴の各々は、様々な様式でインプリメントされ得ることが理解される。例えば、Ａ／Ｄコンバータ１００４は２レベル量子化器またはｎレベル量子化器であり得る。さらに、スイッチングデバイス１００６は、単一のトランジスタまたはパワースイッチングネットワークを含み得る。スイッチングデバイス１００６からの連続時間出力はその後フィードバック手段１００８および加算器１０１０を介してネットワーク１００２の入力にフィードバックされる。上述の特定の実施形態の場合のように、スイッチングデバイス１００６の出力における様々な歪みの影響を低減または回避するために、連続時間フィードバックが用いられる。色調除去の目的で周波数整形されたランダムな又は擬似ランダムなノイズを導入するために、任意のディザ入力が加算器１０１２を介して設けられ得る。概して、ディザリング技術は、本発明とコンパチブルであり、当業者には理解されるように、オーバーサンプリングされたノイズ整形混合信号プロセッサ内に多くのポイントで導入され得る。フィードバック手段１００８は、連続時間ゲイン、およびいくつかの実施形態によると、Ａ／Ｄコンバータ１００４およびスイッチングデバイス１００６により導入されるエイリアス影響を低減する、ローパスまたはバンドパスフィルタリングのいずれかを含む。他の実施形態によると、周波数選択的ネットワークがエイリアス防止特性を有している場合、フィードバックパスにおけるフィルタリングは必要でない。これは、いくつかのアナログ周波数選択的ネットワーク、またはｆ_sに対してオーバーサンプリングされたサンプリングされた周波数選択的ネットワークの場合である。しかし、アナログネットワークがエイリアス防止特性を有していない場合またはサンプリングされたネットワークが同一のｆ_sを用いている場合、フィードバックパスにおけるフィルタリングが、そのエイリアス防止効果のために採用される。スイッチングデバイス１００６の出力からの連続的な且つ状態フィードバックおよびその様々な組み合わせは、周波数選択的ネットワーク１００２内の中間点から導入され得ることもまた理解される。このようなフィードバックの実施例を、図３〜図６を参照して述べた特定の実施形態の第２および第３の積分器段に関して示す。本発明はアナログ入力の処理に限定されないこともまた留意されるべきである。すなわち、本発明の様々な実施形態は、入力インターフェースに対する僅かな調整のみによりディジタル入力を処理するように構成され得る。例えば、図１１に示すディジタルパワー増幅でのアプリケーションにおいて、ディジタルシグマ −デルタ変調器１１００は、１６ビットのディジタル入力（ブロック１１０１における適切な補間およびアンサンプリングの後）を受け取り、変調器１１００の出力において単一ビットに変換する。変調器１１００は様々なディジタル、オーバーサンプリング、ノイズ整形プロセッサのいずれかであり得ること、および必要な補間／アップサンプリング（ブロック１１０１）は様々な周知の技術によって達成され得ることが理解される。変調器１１０２は、変調器１１００から入力された単一ビットを受け取って上述したようにパワー増幅を行う、本発明によって設計された混合信号プロセッサである。変調器１１０２は、１ビット信号がパワースイッチング段に直接入力された場合に導入されるパワースイッチング関連の歪みを補正する。同期クロックが混合信号プロセッサ１１０２に使用可能でない場合、クロックを回復させるために位相同期ループが採用され得る。あるいは、混合信号プロセッサ１１０２は、例えば、連続時間積分器などのエイリアス防止特性を有する場合に非同期的に動作し得る。図１１を参照して述べた原理は、シグマ−デルタディジタル−アナログ変換においても用いられ得る。以前のディジタル−アナログ解法は典型的には、シグマ −デルタ変調器または他のディジタル、オーバーサンプリング、ノイズ整形プロセッサから１ビット入力を受け取り、１ビット入力をアナログ信号に変換する積分器を用いる。しかし、アナログ信号は、一部には積分器段の開ループの性質のために、様々なアナログドメイン欠陥の影響を受けやすい。これらの欠陥を補正するためにアナログ積分器段に代えて、本発明の混合信号プロセッサが用いられ得る。従って、本明細書に記載した信号処理技術およびデバイスはこのような広い適用、例えば、ＰＷＭが用いられる何れの場所にも用いられ得るため、本発明の範囲は、明細書に記載の実施形態に限定されるべきではなく、添付の請求の範囲を参照して決定されるべきである。DETAILED DESCRIPTION OF THE INVENTION Mixed signal processor for oversampled noise shaping Background of the Invention The present invention is in the field of signal processing for oversampled noise shaping. For example, the present invention relates to fields including sigma-delta modulation technology and the like. Specifically, the book The invention relates to intelligent power applications and various other signal processing Oversampled mixed signal for noise shaping for application Methods and devices for processing are provided. As used herein, mixed signal processing is defined as continuous Time (e.g., analog) signals and discrete time (e.g., digital or sample) Refers to the processing of both (ringed analog) signals. The present invention provides pulse width modulation (PW M) Replace PWM technology in any application where technology may be used. available. For example, in certain embodiments described herein, the invention provides: Instead of PWM for improved efficiency and improved low noise and distortion performance, Switch using processor for modified oversampled noise shaping A power amplifier is provided. The market for personal computers (PCs) with multimedia capabilities is growing rapidly It is expanding to. Consumers are increasingly looking for more sophisticated software applications and C Faster processors and improved to implement D-ROM titles Need graphics. But for many applications Is simply not enough in terms of processing speed and high quality video. For example, The market demands high-volume, stereo-quality audio, such as video games. Have been. Furthermore, in order to faithfully reproduce the three-dimensional "surround sound" effect Requires high fidelity audio playback. Current PC voice cards typically consume 1-2 watts of output power. It uses a 6-bit architecture. Consumers see much higher Multimedia PCs are generally separate if they require audio power. Including a linear power amplifier (eg, class AB) powered by a power supply Available with star speakers. Of a typical class AB audio amplifier Actual efficiency is about 60% of peak power, but average or rms output level Then it is much lower. For example, 10W_rmsNow, the effect of the class AB amplifier The rate is likely to be in the range of 20-30%. The efficiency is 25% and the desired Audio output is 10W_rms/ Channel to drive the speaker Only 80 W of power is required. Only 200W-250W for a typical PC Obviously, a separate power supply is required, given that it is not available. Due to the inherent inefficiency of linear power amplifiers, there are other ways to address audio amplification issues. Various approaches have been considered. For example, a class D amplifier using PWM There are several applications because of their obvious advantages over linear power amplifiers in terms of power efficiency. Application. However, with current PWM technology, many Due to the source of distortion, the ratio of signal power to THD + noise is 40-60 dB. Only achieved on order. The cause of this distortion is intermodulation distortion (interm odulation distortion), from sample band sideband to baseband Spectral foldback, asymmetrical rise and fall times Asymmetric propagation delay from low to high and from high to low, "Break before make" (ie, "dead zone") distortion Low power supply bounce and distortion characteristics Large variations across audio bands due to the pulling ratio, etc. You. For example, increasing the sample frequency (so that the sample sideband To move away from the baseband). Attempts to resolve this include making the rise and fall times of the pulse Limits, where other types of distortion become dominant, It is. Therefore, current PWM technology requires at least 90dB of noise rejection From moderate end audio applications to advanced end audio Inability to generate sufficient audio quality for the application. In response to this demand, oversampled noise shaping modulators, specifically Typically, a sigma-delta modulator is used for switching noise for its noise shaping characteristics. Several attempts have been made to design audio amplifiers. H. Ballan and M . Declercq, 12V Σ-Δ Class-D Amplifier in 5V CMOS Technology, pp. 559-562 (IEEE 1995 Custom Integrated Circuits Conference). However, the following As will be appreciated, including a power MOS transistor in the sigma-delta modulator loop Another problem arises that hinders the overall performance of the amplifier. Standard primary sigma-del A modulator 100 is shown in FIG. The integrator 102 is connected in series with the comparator 104. It is. Comparator 104 essentially has sampling rate f_sTwo-level quantity with It is a child. The output of the comparator 104 is a digital-to-analog converter (D / A) 1 06 and the adder 108 are fed back to the integrator 102. this By the feedback, the average value of the quantized output signal is input to the modulator 100. Forced to track the average value of the force. Between the quantized output and the modulator input Any differences are stored in the integrator 102 and eventually corrected. Primary sigma In the case of a filter modulator, the noise in the signal band caused by the quantization error -For every doubling of the sampling ratio (OSR), it is reduced by about 9 dB. OSR Is f_s/ 2f_OWhere 2f_OIs a Nike straight, , Baseband signal bandwidth f_OIt is twice as large as Second order sigma-delta modulator In this case, if the OSR increases by the same amount, this noise is about 15 dB (9 dB + 6 dB). B). However, as mentioned above, the increase in OSR, ie, f_sincrease of The noise improvement achieved by the If the interval becomes significant with respect to the sample period, it will eventually be limited. Sigma-Delta For a complete description of modulation techniques, see Candy and Temes, Oversampling Del. ta-Sigma Data Converters, pp. See 1-25 (IEEE Press, 1992). Power MOS transistor inserted in standard sigma-delta modulator as described above This creates other performance issues. For audio applications Power MOS transistors drive a relatively low impedance, For an overall efficiency, the output impedance should be less than 1 ohm. Must be. Therefore, the switching characteristics of such a transistor are Relatively low speed, different from ideal switching characteristics as shown in FIG. This produces distortion that is typically at or above the -60 dB level. FIG. The switching characteristics of the power MOS transistor of Arrangement 1 is a typical example of an arrayed p-channel MOSFET and n-channel MOSFET . A standard sigma-delta modulator provides digital or state feedback. 1 (ie, D / A 106 in FIG. 1), the power transistor output Nominal edges are not seen in the integrator stage. Therefore, a standard sigma-delta modulator Uses only state feedback, so power MOS transistors The introduced distortion cannot be corrected. Furthermore, modern sigma-delta modulators use a sampling integrator, Simply feed the unconverted power transistor output back to the integrator stage. Was not effective. This means that the sampling integrator can Due to the fact that they tend to have alias problems. In addition, the delay introduced by the power MOS transistor stage causes Feedback gradually becomes uncorrelated with the input, and the feedback correction function (cor rective function). Furthermore, due to the power MOS transistor stage The additional delay adversely affects the stability of the circuit. In other words, standard sigma Any improvement in noise rejection achieved by the use of a delta modulator will result in a power M Distortion introduced by the OS transistor stage and its associated driver stage Therefore, it becomes meaningless. Given the discussion above, only audio and multimedia applications Clearly, there is a need for a high efficiency, low distortion power amplifier. Summary of the Invention The present invention relates to intelligent power applications and a wide variety of other signals. Oversampled noise shaping blending for signal processing applications Provide signal processor (oversampled noise-shaping mixed-signal processor) You. As mentioned above, the processor of the present invention can be used in any application where PWM is used. It can be used instead of PWM technology in applications. For example, this is a motor control Control application, power factor correction, switch Switching regulators, resonant mode switching, uninterruptible power supplies, etc. Including thousands of applications. Accordingly, specific embodiments are not described herein. Although described, the present invention is optimized for use in many different applications It is understood that this can be done. According to a specific embodiment, high efficiency, relatively strong with very low distortion A switching power amplifier for generating an output signal is provided. Achieve this result To achieve this, the present invention firstly provides (pure state feedback) Use continuous-time feedback (as opposed to back-off). This is included in the output Ensure that all information provided is available for comparison with the input. Obedience Thus, the modified oversampling noise shaping modulation described herein Takes into account distortion introduced by switching stage power MOS transistors And make it possible to correct this. Second, the invention prevents the otherwise unacceptable baseband. On the feedback path introduced by the power MOS transistor can harm Continuous-time feedback in a way that reduces the aliasing effects of high-frequency distortion Provide a check. According to the first embodiment, low-pass alias prevention (anti-alias sing) A filter is used in the feedback path. According to the second embodiment And a continuous-time integrator receives feedback from the power switching stage output. Used for the integrator stage. According to a third embodiment, a continuous time feedback One or more integrators receiving the signal overscore the comparator sample frequency. Sampled. In each of the solutions included in the present invention, low frequency distortion The use of continuous time feedback to compensate for, and via the feedback path Something that mitigates or reduces the aliasing effect of the introduced high frequency distortion The means are combined. The invention is limited to baseband applications And various modifications of the embodiments described herein may Any frequency including a number of power amplification and various other high frequency applications It is understood that the present invention can also be used in bands. this These modifications include, for example, the use of bandpass filters in the feedback path, From an output of one integrator stage to another output connected in an in-pass configuration Feed forward. As described below, various embodiments of the present invention provide continuous time feedback. And state feedback (eg digital or quantized feeds) Different dimensions of oversampling noise with various combinations of back) A shape shaping processor is applied to the different integrator stages. The input to the first integrator stage Distortion is a major contributor to the final distortion, so that later stages can be purely filtered. A feedback may be used. In addition, as seen below, the status feedback A small fraction of the block is introduced into the first integrator stage for the purpose of loop stabilization. obtain. As described above, according to the present invention, feedback loops are formed for the purpose of noise shaping. A signal processing circuit is provided that includes a frequency selective network within the loop. Fee The sampling A / D converter in the feedback loop substantially reduces the Nyquist frequency. Operates at sample frequencies above. The switching device is sampling A- Driven by a D-converter to correct noise and distortion in the feedback loop Continuous time output signal fed back to the frequency selective network for appear. In a more specific embodiment, the alias effect is Decreased by steps. For the nature and advantages of the present invention, please refer to the remainder of the specification and the drawings. Can be better understood. BRIEF DESCRIPTION OF THE FIGURES Figure 1 shows a simplified block diagram of a standard first order oversampling noise shaping modulator. FIG. FIG. 2 shows the switching characteristics of a typical power MOS transistor in an ideal state. It is a graph compared with the switching characteristics. 3A to 3D show a second modified oversump designed according to the present invention. FIG. 2 is a simplified block diagram illustrating a specific embodiment of a ring noise shaping digital amplifier. You. 4A and 4B show a second modified oversampling designed according to the present invention. A simplified block diagram of two specific embodiments of a sampling noise shaping digital amplifier. FIG. FIG. 5 shows a tertiary modified over designed according to the third embodiment of the present invention. FIG. 2 is a simplified block diagram of a sampling noise shaping digital amplifier. FIG. 6 shows a tertiary modified over designed according to the fourth embodiment of the present invention. FIG. 2 is a simplified block diagram of a sampling noise shaping digital amplifier. FIG. 7 shows a simplified block diagram of a conventional buck regulator designed according to the prior art. FIG. FIG. 8 shows an oversampler designed according to a specific embodiment of the present invention. Back-regulation using a configured noise-shaping mixed-signal processor It is a simplified block diagram of data. FIG. 9 shows a plot of the power spectral density corresponding to a typical PWM generator. Compatible with overlaid, oversampled noise-shaping mixed signal processor 6 is a plot of the power spectral density. FIG. 10 illustrates a noise shaping mixed signal designed according to a specific embodiment of the present invention. FIG. 2 is a simplified block diagram of a processor. FIG. 11 is a simplified block diagram of another specific embodiment of the present invention. Description of specific embodiments 3A-3D illustrate a second modified oversamp designed according to the present invention. Four embodiments of ringed noise shaping digital amplifiers 300, 340, 35 FIG. 4 is a simplified block diagram of 0 and 360. Regarding common features of these embodiments In other words, a human power signal is introduced into the first integrator stage 302 via an adder 304. You. The output of the first integrator stage 302 is passed through an adder 308 to a second integrator stage 306. Transmitted. Sample frequency f_sClocked comparator stage 31 sampled at 0 receives the output of the second integrator stage 306 and powers the resulting logic signal. The data is transmitted to the switching stage 312. According to these embodiments, the power switch The output of the stage is a low pass anti-aliasing filter 314 and a continuous time gain stage. 316 to the first integrator stage 302 (and in FIGS. 3A and 3D Selectively fed back to the second integrator stage 306 via the inter-gain stage 317). You. The low-pass filter 314 removes high frequency distortion from the continuous time feedback signal. Elimination of the high frequency distortion created by the switching stage 312 Only reduce the aliasing effect. Gain levels of gain stages 316 and 317 To ensure that the integrator stages operate at the optimal level within their dynamic range. Is set. This continuous time feedback signal causes the integrator to execute the output signal. The rising and falling edges can be examined and compensated for . In applications where the input to the amplifier is not a baseband signal, the alias Filter 314 has an appropriate cutoff frequency for the band of the input. Integrators 302 and 306 may each include a bandpass filter, It can be replaced by an element equivalent to any bandpass. According to another embodiment, the integration Units 302 and 306 are tuned to the appropriate band to achieve the same effect It can be configured as a bandpass integrator. That is, the source of the embodiment described in this specification. Is not just for baseband applications, but for any desired frequency. It can also be used for several bands. For example, the oversampled Noise Shaping Mixed Signal Processor Enables 900MHz Power Amplifier for Mobile Phones To increase the efficiency of the amplifier and potentially save cell phone battery life. To at least twice. According to the various embodiments of FIGS. 3A-3D, the output of comparator stage 310 is also D D Feedback to the integrator stage via A / A converters 318 and 319 Provides state feedback in addition to continuous time feedback. 3A In the width unit 300, only the continuous time feedback signal is supplied to the integrator. FIG. In B's amplifier 340, continuous time feedback is provided to integrator 302 only. , State feedback is provided to integrator 306. In the amplifier 350 of FIG. , Only the state feedback is provided to the integrator 306 and the integrator 302 Combination of continuous-time feedback and state feedback via the unit 324 Is provided to provide anxiety for the loop created by the delay of the low-pass filter 314. Qualitative is compensated. Finally, the amplifier 360 of FIG. The combination of the loop and the state feedback are added to adders 324 and 326, respectively. To the integrators 302 and 306. Continuous time feedback and status Various combinations with state feedback do not depart from the scope of the invention, Different It can be appreciated that it can be provided to an integrator stage having circuits of different orders. 4A and 4B show a second modified oversampling designed in accordance with the present invention. Two embodiments 400 and 44 of a sampled noise shaping digital amplifier 0 is a simplified block diagram of FIG. Describing common features of these two embodiments , The input signal is introduced to the first integrator stage 402 via the adder 404. First The output of integrator stage 402 is transmitted via adder 408 to second integrator stage 406. You. Sample frequency f_sThe clocked comparator stage 410 sampled at 2 receives the output of integrator stage 406 and power switches the resulting logic signal. To the communication stage 412. The continuous-time output of the power switching stage Feedback to the first integrator stage 402 via the It is. In the amplifier 400 of FIG. 4A, continuous feedback is applied to the continuous time gain stage 4. 17 and to the second integrator stage 406 via adder 408. Or In the amplifier 440 of FIG. 4B, the state feedback from the output of the comparator 410 is: The signal is supplied to a second integrator stage 406 via a D / A converter 418 and an adder 408. It is. The continuous time feedback path of amplifiers 400 and 440 includes high frequency No anti-aliasing filter is used to reduce rias. Because the integral Stages 402 and 406 naturally accept lower frequencies and reject higher frequencies This is because a continuous time integrator is provided. This eliminates the aliasing problem described above. Removed. According to another particular embodiment, errors at the input of the first integrator stage are minimized. Only the first integrator is a continuous time integrator because it is the central cause of the final distortion . Subsequent integrator stages may use sampled integrators and alias State and / or continuous time with or without preventive filtering Inter-feedback may be used. According to another particular embodiment of the amplifiers 400 and 440, an anti-aliasing filter is provided. Filters are not used in the feedback path. Because the integrator stage 402 and And 406 are the comparator sample frequencies f_sOversampled against Sampled integrator, which reduces high frequency aliasing. It is because FIG. 5 shows a third modified and over-designed according to the third embodiment of the present invention. FIG. 4 is a simplified block diagram of a sampled noise shaping digital amplifier 500. The input signal is introduced to first integrator stage 502 via adder 504. 1st integral The output of stage 502 is transmitted to a second integrator stage 506, from which it is passed through adder 508. And transmitted to the third integrator stage 509. Sample frequency f_sSampled at The clocked comparator stage 510 outputs from the third integrator stage 509 via adder 528. Receiving the power and transmitting the resulting logic signal to the power switching stage 512 . The continuous-time output of power switching stage 512 is a low-pass anti-aliasing filter. Filter 514 and continuous time gain stages 516 and 517, respectively. To one integrator stage 502 (via adders 524 and 504) and to a third integrator 509 (via adders 526 and 508). State Feedback is provided from the output of comparator 510 to the D / A converter and attenuation stage 518 and And 519. State feedback is provided to adders 524 and 52 6, combined with continuous time feedback, then the first and third integral respectively Stages 502 and 509 are provided. From the output of first integrator stage 502, adder 5 08 is provided with a feed-forward path, and a second integration from the feedback path is provided. Emulates feedback to the input of stage 506. Feed forward The path also serves to increase the dynamic range of the integrator stage. Amplifier 5 00 is a sampled integrator (eg, a switched capacitor integration) Low pass filter 514 in the continuous time feedback path. Inserted to reduce alias effects as described above. In a more specific embodiment Supplies a dither input to the input of the comparator 510 via an adder 528. Frequency-shaped random or pseudo-random noise Can be introduced for FIG. 6 shows a third-order modified over designed according to the fourth embodiment of the present invention. FIG. 4 is a simplified block diagram of a sampled noise shaping digital amplifier 600. . The input signal is input to first integrator stage 602 via adder 604. First The output of the integrator stage 602 is sent to a second integrator stage 606, From 606, it is transmitted via adder 608 to third integrator stage 609. Sump Le Frequency f_sThe clock comparator stage 610 sampled at the third integrator stage 6 09 and sends the resulting logic signal to the power switching stage 612. You. The continuous time output of the power switching stage 612 is connected to the continuous time gain stage 616 and And is fed back to the first integrator stage 602 via the adder 604. First The anti-aliasing filter is not required in the feedback path to the integrator stage of. What This is because the first integrator stage includes a continuous time integrator. Continuous time The feedback also includes the gain stage 617, the low-pass anti-aliasing filter 61. 4 and through a summer 608 to a third integrator stage 609. Low pass Filter 614 includes a sampled integrator and therefore has a filter to a third integrator stage. Inserted in the feedback path. In the embodiment of FIG. Is provided to the adder 608 from the output of the first integrator stage 602 and the feedback Emulate the feedback from the path to the input of the second integrator stage 606, Increases the dynamic range as a body. Although the present invention has been particularly shown and described with reference to specific embodiments, those skilled in the art will appreciate that Obviously, the above and other changes in form and detail may be made without departing from the spirit of the invention. Or without departing from the scope. For example, as described above, -A sampled noise shaping configuration can be used. In addition, continuous time fee Different combinations of feedback and state feedback are available for different integrator stages. Can be used. Filter, gain, continuous-time integrator, and oversampler Different combinations of integrated integrators also result in high frequency distortion in the feedback path. Can be used to reduce the aliasing effect only. The band of the above embodiment It is important to note that the path can be realized. It should also be noted that the invention is not limited to processing analog inputs. That is, 1-bit digital input (Figure 1) Various embodiments of the present invention for processing (described with reference to Can be For example, the inventive oversampled noise-shaping mixed-signal pro The processor processes data to handle 1-bit digital input from a wide range of sources. It can be used for digital power amplification applications. In addition, the field of switching power amplification has many areas in which the present invention can be used. Only one of them. As mentioned above, the present invention is directed to the substantial use of PWM. All applications, such as motor control applications, power Factor correction, switching regulator, resonance mode switching power supply, etc. Can be used in place of the PWM technology. FIG. 7 shows a conventional back adjuster 700. FIG. 4 shows a simplified block diagram. The buck adjuster 700 controls the adjusted DC (V_REG) DC source (V_UNREGUsed to feed the load 702 from Is a well-known switching regulator design. V_UNREGIs the inductor 704 and To the low-pass LC filter including the capacitor 706 and the PWM generator 710. Through the MOSFET 708 which is switched by Typical application , The inductor 704 ranges from 50 to 200 μH, 706 is in the range of 100 to 2000 μF. The value of the capacitor 706 is Depends on desired load drive capability and specific ripple requirements. The current leakage path is reversed Provided by a recovery diode 712 (typically a Schottky diode). It is. The resistor network, including resistors 714 and 716, provides a regulated DC The output voltage is adjusted to the adjusted DC voltage and the reference voltage V._refCompared with essentially different It is provided to an error detection circuit 718 which is an amplifier. The output of the error detection circuit 718 is PW M generator 710 to drive the detected V_refDuty ratio according to the deviation from Adjust the cycle. That is, if it is detected that the adjusted DC voltage is low, P The WM generator 710 includes a duty cycle applied to the gate of the MOSFET 7O8. Increase the creel. Conversely, if the adjusted DC voltage is detected to be high, P The WM generator 710 reduces the duty cycle. FIG. 8 illustrates an oversampling designed according to a specific embodiment of the present invention. Buck adjuster 8 using modified noise shaping mixed signal processor 820 00 is shown. The controller 800 includes a PWM generator 710 and an error detection circuit 718. Instead, a processor 820 and an error amplifier 822 are used to provide feedback. From the output of MOSFET 808 via resistors 824 and 826. Except for, the design is similar to that of the controller 700 in FIG. The processor 820 is configured as shown in FIG. The embodiments described above with reference to A through 3D, 4A, 4B, 5 and 6, or It can be configured similarly to any of the embodiments described below with reference to FIG. . Load 802, inductor 804, capacitor 806, MOSFET 808, Iodine 812 and resistors 814 and 816 are similarly referenced in FIG. Performs substantially the same function as the corresponding part marked with. Using the mixed signal processor of the present invention instead of a PWM generator, Benefits may be obtained. This can be understood with reference to FIG. Fig. 9 Power spectrum corresponding to sampled noise-shaping mixed-signal processor The density plot 900 is plotted against the power spectral density corresponding to a typical PWM generator. Shown superimposed on the plot 902 of degrees. As shown in FIG. Most of the signal power is f_clkIt is in a narrow band centered on. In contrast, In one power-MOS technology, the processor of the present invention implements a similar PWM generator. It can operate at a sample frequency substantially higher than the sample frequency. This is P Because the sample frequency for WM applications is limited by changing pulse width It is. That is, the sample frequency for PWM is equal to the narrow pulse at which the modulation occurs. It is limited because its range must be provided between wide pulses. MO The switching time of the SFET determines the minimum pulse width, and the clock period is the maximum. Determine the pulse width. This limitation is, of course, the Not a problem for Ming. Therefore, according to the selection of the sample frequency, the present invention Therefore, the noise power for the designed processor increases with frequency. Of f_clkCan be significantly lower in the region around. However, if more noise is tolerated at the output, the regulator 80 0 is that the inductor 804 and the capacitor 8 06 can be miniaturized. For example, if the regulator 800 is used Application is the same amount of ripple introduced by regulator 700 Is acceptable, the bandwidth of the LC filter of regulator 800 is Increased to include the same amount of noise energy as the LC filter of regulator 700 Can be done. That is, one of the inductor 804 and the capacitor 806 or Both sizes can be reduced. Therefore, the increase in noise energy is smaller This is offset by the benefits gained by having a lighter LC component. further , With a smaller and lighter LC component, the regulator 800 shown in FIG. You Can adapt to load changes much more quickly than traditional buck regulator designs In that regard, it may have better dynamic load regulation. The modified buck regulator 800 corresponds to the PWM regulator shown in FIG. Another advantage of this is that it relates to the number of transitions at the input to the MOSFET. I do. In the case of a PWM application, the regulation point is determined. Is the pulse width. Therefore, for a given sampling rate f_clk2f_c _lk There is a transition of. However, in the case of the regulator 800, the transition is made only when necessary. Done. This means that for the same sampling frequency, the transition is 2f_clkYo Means substantially less. The invention is intended for implementation in a wide range of applications , May be represented by the signal processor 1000 of FIG. Frequency selective network Work 1002 corresponds, in some embodiments, to the integrators of FIGS. However, it may also include a variety of different types of circuits including, for example, one or more resonator stages. The sampling analog-to-digital (A / D) converter 1004 is a network The output from the network 1002 via adder 1012 and then f_sIn the sun And is transmitted to the switching device 1006. A / D converter 1004 and switching device 1006 are each generally shown in FIGS. It corresponds to a comparator and a power switching stage. Each of these features has various It is understood that it can be implemented in a manner. For example, A / D converter 1 004 may be a two-level quantizer or an n-level quantizer. In addition, the switch Switching device 1006 is a single transistor or power switching network. Network. The continuous time output from switching device 1006 is Network 10 via post-feedback means 1008 and adder 1010 02 is fed back to the input. As in the specific embodiment described above, Reduce or avoid the effects of various distortions on the output of the switching device 1006 To do so, continuous time feedback is used. Frequency adjustment for color removal Arbitrary dithering to introduce shaped random or pseudo-random noise An input may be provided via adder 1012. In general, dithering techniques It is compatible with the invention and, as will be appreciated by those skilled in the art, Hurt Can be introduced at a number of points in a modified noise shaping mixed signal processor. Feedback means 1008 may include a continuous time gain, and some embodiments. According to the A / D converter 1004 and the switching device 1006, Low-pass or band-pass filter to reduce alias effects introduced Including any of the following. According to another embodiment, a frequency selective network is If it has anti-aliasing characteristics, filter it in the feedback path. No bug is needed. This is the case for some analog frequency selective networks, Is f_sOversampled frequency-selective network Network. However, analog networks have anti-aliasing properties Or if the sampled networks have the same f_sUsing Filtering in the feedback path is Adopted for stopping effect. Continuous from output of switching device 1006 And state feedback and various combinations thereof It is also understood that it can be introduced from an intermediate point in the workpiece 1002. like this An example of feedback is the second embodiment of the specific embodiment described with reference to FIGS. And the third integrator stage. It should also be noted that the invention is not limited to processing analog inputs. . That is, various embodiments of the present invention provide a It can be configured to process digital inputs with only adjustments. For example, FIG. In the application with digital power amplification shown in The delta modulator 1100 is a 16-bit digital input (block 1101 After appropriate interpolation and unsampling in the modulator 1100 Convert to a single bit on output. Modulator 1100 can be any of a variety of digital, Bar sampling, noise shaping processor, and The necessary interpolation / upsampling (block 1101) is performed by various well-known techniques. It is understood that this can be achieved. Modulator 1102 receives an input from modulator 1100 In accordance with the present invention, a single amplified bit is received and power amplified as described above. It is a mixed signal processor designed. Modulator 1102 transmits a 1-bit signal. Related to power switching introduced when directly input to the power switching stage of Correct the distortion. Synchronous clock not available to mixed signal processor 1102 If so, a phase locked loop may be employed to recover the clock. Or, Mixed signal processor 1102 may include, for example, anti-aliasing, such as a continuous time integrator. It can operate asynchronously if it has characteristics. The principle described with reference to FIG. 11 applies to sigma-delta digital-to-analog conversion. Can also be used. Earlier digital-analog solutions typically use sigma -Delta modulator or other digital, oversampling, noise shaping A product that receives a 1-bit input from a processor and converts the 1-bit input to an analog signal Use a separator. However, analog signals are partially due to the open-loop nature of the integrator stage. Because it is susceptible to various analog domain defects. Correct these defects The mixed signal processor of the present invention is used in place of the analog integrator stage to obtain. Accordingly, the signal processing techniques and devices described herein may be used in such broad applications. For example, it can be used in any place where PWM is used. The enclosing should not be limited to the embodiments described in the specification, but rather encloses the appended claims. Should be determined by reference.

Claims

[Claims] 1. At least one integrator stage in the feedback loop and having an input; , In the feedback loop and coupled to the at least one integrator stage Discrete time sampling stage, where the sample frequency is only A discrete-time sampling stage that samples the analog signal by a number; A switch in the feedback loop and coupled to the sampling stage A switching stage having an input and an output; Continuous from the output of the switching stage to the input of the at least one integrator stage Between the feedback loop and the feedback loop. The loop further reduces the aliasing effect corresponding to the sample frequency. A continuous time feedback path having a step; An oversampled noise-shaping mixed signal processor comprising: 2. At least one adder coupled to the continuous time feedback path; And a combination of continuous time feedback and state feedback. Further providing a state feedback path to at least one of the 2. The oversampled noise-shaping mixed signal processor of claim 1, Ssa. 3. The reducing means includes an anti-aliasing filter during the continuous time feedback path. 2. The oversampled noise-shaping mixed signal of claim 1, comprising a filter. No. processor. 4. The processor has a plurality of integrator stages, at least one of the plurality of integrator stages. 2. The oversampling of claim 1 further comprising a continuous time integrator. Noise shaping mixed signal processor. 5. The processor has a plurality of integrator stages, at least one of the plurality of integrator stages. 2. The oversampling device according to claim 1, wherein at least one further comprises a sampled integrator. A sampled noise-shaping mixed-signal processor. 6. The sampled integrator oversamples for the sample frequency. 2. The oversampled noise control of claim 1, wherein the noise is sampled. Shaped mixed signal processor. 7. The apparatus further comprising means for introducing a dithering signal for tone removal. 2. The oversampled noise-shaping mixed signal processor of claim 1. 8. A first integrator stage in the feedback loop and having an input; An input having an input in the feedback loop and coupled to the first integrator stage; A second integrator stage, A comparator stage in the feedback loop and coupled to the second integrator stage; , Input and output in the feedback loop and coupled to the comparator stage Having a power switching stage; From the output of the power switching stage at least one of the first and second integrator stages Is also a continuous time feedback path to one input, which Closes the feedback loop and the feedback loop further supports the sample frequency Continuous time feedback path with means to reduce aliasing effects And A switching power amplifier. 9. A first integrator stage in the feedback loop and having an input; An input having an input in the feedback loop and coupled to the first integrator stage; A second integrator stage, A discrete time ratio in the feedback loop and coupled to the second integrator stage Comparator stage, Input and output in the feedback loop and coupled to the comparator stage Having a power switching stage; From the output of the power switching stage at least one of the first and second integrator stages Is also a continuous time feedback path to one input, which Closes the feedback loop and the feedback loop further supports the sample frequency Continuous time feedback path with means to reduce aliasing effects And A switching power amplifier. 10. The processor has a plurality of integrator stages, the processor comprising Status feedback from the input of the input stage to at least one of the plurality of integrator stages. 2. The oversampled noise of claim 1, further comprising a back path. Iz shaping mixed signal processor. 11. The continuous time feedback path, the state feedback path, and Is coupled to an input of at least one of the first and second integrator stages; Provide a combination of continuous time feedback and state feedback The switching power amplifier according to claim 10, further comprising an adder. 12. The reducing means includes an anti-aliasing filter during the continuous time feedback path. 10. The switching power amplifier according to claim 9, comprising a filter. 13. The power switching stage comprises a plurality of DMOS transistors. 10. The switching power amplifier according to 9. 14． The plurality of DMOS amplifiers are provided in an H-bridge configuration. 14. The switching power amplifier according to 13. 15. Further comprising means for introducing a dithering signal for tone removal. Item 10. A switching power amplifier according to Item 9. 16. A first integrator stage in the feedback loop and having an input; An input having an input in the feedback loop and coupled to the first integrator stage; A second integrator stage, Having an input in the feedback loop and coupled to the second integrator stage; A third integrator stage, A discrete comparator in the feedback loop and coupled to the third integrator stage Steps and Input and output in the feedback loop and coupled to the comparator stage Having a power switching stage; From the output of the power switching stage, one of the first, second and third integrator stages is A continuous time feedback path to at least one input, Close the feedback loop, which further increases the sample frequency Continuous-time feedback, having means for reducing alias effects corresponding to Pass and A switching power amplifier. 17． The continuous time feedback path, and the first, second and third An adder coupled to at least one input of the integrator stage; A state feedback path from the power switching stage to the adder; Further having The adder has at least one input of the first, second and third integrator stages. Provide a combination of continuous time feedback and state feedback A switching power amplifier according to claim 16. 18. The reducing means includes an anti-aliasing filter during the continuous time feedback path. 17. The switching power amplifier according to claim 16, comprising a filter. 19. The power switching stage comprises a plurality of DMOS transistors. 17. The switching power amplifier according to 16. 20. The plurality of DMOS amplifiers are provided in an H-bridge configuration. 20. The switching power amplifier according to 19. 21. Further comprising means for introducing a dithering signal for tone removal. Item 17. A switching power amplifier according to Item 16. 22. Frequency selection is achieved by introducing the input signal into a frequency selective network. Generating a signal, The frequency-selected signal is converted to a predetermined sample period only in a discrete time interval. Generating a sample signal by sampling at a wave number; Generating a continuous time output signal by switching the sample signal Process and Feeding the continuous time output signal back to the frequency selective network Generating a noise shaping signal; And a signal processing method. 23. The introducing step is performed by at least one integrator stage, and the method comprises: Feeding the sample back to the at least one integrator stage. 23. The method of claim 22, comprising: 24. By combining the continuous time output signal and the sample signal, Generating a combined feedback signal; Fusing the combined feedback signal to the at least one integrator stage. The process of feeding back, 24. The method of claim 23, further comprising: 25. 23. The method of claim 22, further comprising reducing alias effects. Method. 26. The reducing step includes converting the continuous time output signal to the frequency selective network. Filter with an anti-aliasing filter before the feedback to 26. The method of claim 25, comprising: 27. The frequency selective network has at least one sampling stage Wherein the reducing step comprises the steps of: 26. The method of claim 25, comprising oversampling for a pull frequency. The method described. 28. The frequency selective network has at least one integrator stage The reducing step provides anti-aliasing properties to the at least one integrator stage 26. The method of claim 25, comprising: 29. Introduce a dithering signal into the frequency-selected signal for tone removal 23. The method of claim 22, further comprising the step of: 30. 23. The method of claim 22, wherein said input signal comprises an analog signal. 31. 23. The method of claim 22, wherein said input signal comprises a digital signal. 32. A frequency selective network in the feedback loop, A sample that is in the feedback loop and is sampled at the sample frequency A pulling analog-to-digital converter; Coupled to be driven by the sampling analog-to-digital converter A switching device for generating a continuous time output signal, The continuous time output signal is continuously sensed and fed to the frequency selective network. The noise and distortion in the feedback loop Means for performing correction and noise shaping; A signal processing circuit comprising: 33. The frequency selective network is an analog with anti-aliasing properties 33. The signal processing circuit according to claim 32, wherein the signal processing circuit is a frequency selective network. 34. The frequency selective network is an analog frequency selective network. Wherein said sensing and feedback means comprises an anti-aliasing filter. 33. The signal processing circuit according to claim 32. 35. The frequency selective network is a sampled frequency selective network. The signal processing circuit according to claim 32, wherein the signal processing circuit is a work. 36. The sampling frequency selective network includes a 36. The signal processing circuit according to claim 35, wherein the signal processing circuit is oversampled. 37. The sensing and feedback means comprises an anti-aliasing filter; The signal processing circuit according to claim 35. 38. The frequency selective network has at least one integrator stage. 33. The signal processing circuit according to claim 32. 39. Wherein the frequency selective network has at least one resonator stage. 33. The signal processing circuit according to claim 32. 40. The sampling analog-to-digital converter has a two-level quantizer. 33. The signal processing circuit according to claim 32, wherein 41. The sampling analog-to-digital converter has an n-level quantizer. 33. The signal processing circuit according to claim 32, wherein 42. The frequency selective network is configured to receive an analog input signal. 33. The signal processing circuit according to claim 32, formed. 43. The frequency selective network is configured to receive a digital input signal. 33. The signal processing circuit according to claim 32, formed. 44. The sampled signal from the sampling analog-to-digital converter Signal to at least one intermediate point in the frequency selective network. 33. The signal processor of claim 32, further comprising second feedback means for loading. Logic circuit. 45. At least one integrator stage in the feedback loop and having an input When, In the feedback loop and coupled to the at least one integrator stage A sampling stage that samples an analog signal at a sample frequency; A sampling stage; A switch in the feedback loop and coupled to the sampling stage A switching stage having an input and an output; Continuous from the output of the switching stage to the input of the at least one integrator stage Between the feedback loop and the feedback loop. The loop further reduces the aliasing effect corresponding to the sample frequency. A continuous time feedback path having a step; Oversampled noise-shaping mixed signal processor having , The processor having a plurality of integrator stages, the processor further comprising Status feedback from the input of the input stage to at least one of the plurality of integrator stages. Oversampled noise-shaping mixed-signal processor Sa. 46. At least one adder and at least one adder coupled to the continuous time feedback path; And the combination of continuous time feedback and state feedback A state feedback path providing at least one of the number of integrator stages. 46. The oversampled noise-shaping mixed signal processor of claim 45, comprising: Rosessa. 47. The processor has a plurality of integrator stages, at least one of the plurality of integrator stages. 46. The oversampler according to claim 45, wherein each one has a sampled integrator. Noise shaped mixed signal processor. 48. The sampling integrator oversamples the sample frequency. 48. The oversampled noise shaping mix of claim 47, wherein Signal processor. 49. Further comprising means for introducing a dithering signal for tone removal. Clause 48. The oversampled noise-shaping mixed signal processor of Clause 48. 50. Frequency selection is achieved by introducing the input signal into a frequency selective network. Generating a signal, The frequency-selected signal is sampled at a sample frequency with a time interval Generating a sample signal by performing Generating a continuous time output signal by switching the sample signal Process and Reducing the aliasing effect to convert the continuous time output signal into the frequency selective network Generating a noise shaping signal by feedback to the Wherein the frequency selective network comprises at least Having one sampling stage, wherein the reducing step includes the at least one sampling stage. A method comprising oversampling a stage for said sample frequency. 51. Frequency selection by introducing the input signal into a frequency selective network Generating a generated signal; The frequency-selected signal is sampled at a sample frequency with a time interval Generating a sample signal by performing Generating a continuous time output signal by switching the sample signal Process and Feeding the continuous time output signal back to the frequency selective network Generating a noise shaping signal, Means for introducing a dithering signal into the frequency selected signal for tone removal When, And a signal processing method.