JP2001318644A - 平面表示パネル - Google Patents
平面表示パネルInfo
- Publication number
- JP2001318644A JP2001318644A JP2000134929A JP2000134929A JP2001318644A JP 2001318644 A JP2001318644 A JP 2001318644A JP 2000134929 A JP2000134929 A JP 2000134929A JP 2000134929 A JP2000134929 A JP 2000134929A JP 2001318644 A JP2001318644 A JP 2001318644A
- Authority
- JP
- Japan
- Prior art keywords
- signal lines
- liquid crystal
- display panel
- insulating
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】隣接信号線間に介在する異物による表示品質の
劣化を防止する。 【解決手段】平面表示パネルは絶縁基板ＡＲ，ＣＴと、
これら絶縁基板ＡＲ，ＣＴ間に光変調層として挟持され
る液晶層ＬＱと、液晶層と一緒に表示画素のマトリクス
アレイを構成するよう対向して透光性絶縁基板ＡＲ，Ｃ
Ｔ上に形成される電極群ＥＬ、これら電極群ＥＬにそれ
ぞれ信号電圧を供給する複数の信号線Ｘとを備える。特
に、複数の信号線Ｘは絶縁性異物が隣接信号線間に介在
した場合に生じる信号線間の導通抵抗値に対応する抵抗
値を持つ抵抗体ＲＢで互いに接続される。
劣化を防止する。 【解決手段】平面表示パネルは絶縁基板ＡＲ，ＣＴと、
これら絶縁基板ＡＲ，ＣＴ間に光変調層として挟持され
る液晶層ＬＱと、液晶層と一緒に表示画素のマトリクス
アレイを構成するよう対向して透光性絶縁基板ＡＲ，Ｃ
Ｔ上に形成される電極群ＥＬ、これら電極群ＥＬにそれ
ぞれ信号電圧を供給する複数の信号線Ｘとを備える。特
に、複数の信号線Ｘは絶縁性異物が隣接信号線間に介在
した場合に生じる信号線間の導通抵抗値に対応する抵抗
値を持つ抵抗体ＲＢで互いに接続される。
Description
【０００１】
【発明の属する技術分野】本発明は複数の信号線が極め
て狭い間隔で並ぶ平面表示パネルに関する。
て狭い間隔で並ぶ平面表示パネルに関する。
【０００２】
【従来の技術】近年では、液晶表示装置が軽量・薄型・
低消費電力という特徴を持つことからノート型パーソナ
ルコンピュータや携帯用情報機器、小型ＴＶ等のモニタ
ディスプレイとして広く用いられている。
低消費電力という特徴を持つことからノート型パーソナ
ルコンピュータや携帯用情報機器、小型ＴＶ等のモニタ
ディスプレイとして広く用いられている。
【０００３】典型的な液晶表示装置は、液晶表示パネ
ル、およびこの液晶表示パネルの周囲に配置されるドラ
イバＩＣを備える。液晶表示パネルは液晶層が１対の透
光性絶縁基板間に挟持される構造を有し、複数の透光性
電極が液晶層と一緒に表示画素のマトリクスアレイを構
成するように対向してこれら透光性絶縁基板に形成され
る。液晶層はこれら透光性絶縁基板の間隙をシール材で
囲んだセルに液晶組成物を注入し封止することにより得
られ、各表示画素の透光性電極間に印加される画素電圧
に応じた光透過率に設定される。ところで、この液晶表
示パネルはドライバＩＣで発生される信号電圧をそれぞ
れ複数の透光性電極に供給するために透光性絶縁基板上
に形成される複数の信号線を有する。これら信号線の間
隔は液晶表示パネルの高精細化に伴って極めて狭くなり
つつある。
ル、およびこの液晶表示パネルの周囲に配置されるドラ
イバＩＣを備える。液晶表示パネルは液晶層が１対の透
光性絶縁基板間に挟持される構造を有し、複数の透光性
電極が液晶層と一緒に表示画素のマトリクスアレイを構
成するように対向してこれら透光性絶縁基板に形成され
る。液晶層はこれら透光性絶縁基板の間隙をシール材で
囲んだセルに液晶組成物を注入し封止することにより得
られ、各表示画素の透光性電極間に印加される画素電圧
に応じた光透過率に設定される。ところで、この液晶表
示パネルはドライバＩＣで発生される信号電圧をそれぞ
れ複数の透光性電極に供給するために透光性絶縁基板上
に形成される複数の信号線を有する。これら信号線の間
隔は液晶表示パネルの高精細化に伴って極めて狭くなり
つつある。
【０００４】
【発明が解決しようとする課題】これら信号線は互いに
絶縁されるため、信号線間の抵抗値は一般に数ＭΩ以上
の高い値を持つ。しかし、隣接信号線が液晶表示装置の
製造過程で混入する異物によって数百Ωから１ＭΩ程度
の抵抗値で電気的に導通した状態になることがある。例
えば電圧Ｖ１，Ｖ２がドライバＩＣから第１および第２
の隣接信号線にそれぞれ供給されると、これら信号線の
電圧は一定の割合で降下する。ここで、電圧Ｖ１，Ｖ２
を５ｖ、信号線間の導通抵抗を１ＭΩ、ドライバＩＣの
出力抵抗値を１０ｋΩとすると、第１および第２信号線
の電圧降下ΔＶ１，ΔＶ２は次のような値となる。 すなわち、ΔＶ１＝ΔＶ２＝１０ｋΩ／１．０２ＭΩ×
５ｖ≒５０ｍｖ この場合、これら信号線の電圧は異物を介して電気的に
導通していない他の信号線に対して大きな差異を持つこ
とになり、これが表示画素の輝度差となって表示品質を
低下させてしまう。本発明の目的は、上記課題を解決す
るものであり、隣接信号線間に介在する異物による表示
品質の劣化を防止することができる平面表示パネルを提
供することにある。
絶縁されるため、信号線間の抵抗値は一般に数ＭΩ以上
の高い値を持つ。しかし、隣接信号線が液晶表示装置の
製造過程で混入する異物によって数百Ωから１ＭΩ程度
の抵抗値で電気的に導通した状態になることがある。例
えば電圧Ｖ１，Ｖ２がドライバＩＣから第１および第２
の隣接信号線にそれぞれ供給されると、これら信号線の
電圧は一定の割合で降下する。ここで、電圧Ｖ１，Ｖ２
を５ｖ、信号線間の導通抵抗を１ＭΩ、ドライバＩＣの
出力抵抗値を１０ｋΩとすると、第１および第２信号線
の電圧降下ΔＶ１，ΔＶ２は次のような値となる。 すなわち、ΔＶ１＝ΔＶ２＝１０ｋΩ／１．０２ＭΩ×
５ｖ≒５０ｍｖ この場合、これら信号線の電圧は異物を介して電気的に
導通していない他の信号線に対して大きな差異を持つこ
とになり、これが表示画素の輝度差となって表示品質を
低下させてしまう。本発明の目的は、上記課題を解決す
るものであり、隣接信号線間に介在する異物による表示
品質の劣化を防止することができる平面表示パネルを提
供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、１対の
絶縁基板と、これら絶縁基板間に挟持される光変調層
と、この光変調層と一緒に表示画素のマトリクスアレイ
を構成するよう絶縁基板上に形成される電極群と、これ
ら電極群にそれぞれ信号電圧を供給する複数の信号線と
を備え、複数の信号線は絶縁性異物が隣接信号線間に介
在した場合に生じる信号線間の導通抵抗値に略対応する
抵抗値を持つ抵抗体で互いに接続される平面表示パネル
が提供される。
絶縁基板と、これら絶縁基板間に挟持される光変調層
と、この光変調層と一緒に表示画素のマトリクスアレイ
を構成するよう絶縁基板上に形成される電極群と、これ
ら電極群にそれぞれ信号電圧を供給する複数の信号線と
を備え、複数の信号線は絶縁性異物が隣接信号線間に介
在した場合に生じる信号線間の導通抵抗値に略対応する
抵抗値を持つ抵抗体で互いに接続される平面表示パネル
が提供される。
【０００６】この平面表示パネルにおいて、複数の信号
線は、絶縁性異物が隣接信号線間に介在した場合に生じ
る信号線間の導通抵抗値に対応する抵抗値を持つ抵抗体
で互いに接続される。この場合、実際に隣接信号線が絶
縁性異物を介して導通しても、異物を介して電気的に導
通していない他の信号線間の抵抗値に対してこれら信号
線間の抵抗値変化を小さく抑えることができる。このた
め、信号線間の絶縁性が一律に高い場合に生じる電圧降
下がこれら信号線で観察されなくなる。すなわち、隣接
信号線間に介在する異物による表示品質の劣化を防止す
ることができる。
線は、絶縁性異物が隣接信号線間に介在した場合に生じ
る信号線間の導通抵抗値に対応する抵抗値を持つ抵抗体
で互いに接続される。この場合、実際に隣接信号線が絶
縁性異物を介して導通しても、異物を介して電気的に導
通していない他の信号線間の抵抗値に対してこれら信号
線間の抵抗値変化を小さく抑えることができる。このた
め、信号線間の絶縁性が一律に高い場合に生じる電圧降
下がこれら信号線で観察されなくなる。すなわち、隣接
信号線間に介在する異物による表示品質の劣化を防止す
ることができる。
【０００７】
【発明の実施の形態】以下、本発明の第１実施形態に係
る液晶表示装置を、図１を参照して説明する。図１はこ
の液晶表示装置の構成を概略的に示す。この液晶表示装
置は、複数の表示画素のマトリクスアレイに画像を表示
するアクティブマトリクス型液晶表示パネル１０、並び
にこの液晶表示パネルの周囲にドライバＩＣとして配置
される走査線ドライバ２０および信号線ドライバ３０を
備える。液晶表示パネル１０はｍ×ｎ個の透光性画素電
極ＥＬがマトリクス状に配置されるアレイ基板ＡＲと、
単一の透光性対向電極ＥＴがこれら画素電極ＥＬのマト
リクスアレイに対向するように配置された対向基板ＣＴ
と、これらアレイ基板ＡＲおよび対向基板ＣＴ間に光変
調層として挟持される液晶層ＬＱを備える平面表示パネ
ルである。液晶層ＬＱはこれらアレイ基板ＡＲおよび対
向基板の間隙をシール材で囲んだセルに液晶組成物を注
入し封止することにより得られる。各画素電極ＥＬおよ
び対向電極ＥＴは液晶層ＬＱと一緒に表示画素を構成す
る。画像は画素電極ＥＬおよび対向電極ＥＴ間に印加さ
れる信号電圧に応じた光透過率に設定される液晶層ＬＱ
で透過光を変調することにより表示される。アレイ基板
ＡＲは高歪点ガラス板や石英板などの透光性絶縁基板か
らなり、ｍ×ｎ個の画素電極ＥＬに加えて、これら画素
電極ＥＬの行に沿ってそれぞれ形成されるｎ本の走査線
Ｙ（Ｙ１〜Ｙｎ）、これら画素電極ＥＬの列に沿って形
成されるｍ本の信号線Ｘ（Ｘ１〜Ｘｍ）、各々対応走査
線Ｙおよび対応信号線Ｘの交差位置近傍にスイッチング
素子として形成されるｍ×ｎ個の薄膜トランジスタＷ、
および各々補助容量ＣＳを構成するよう対応行の画素電
極ＥＬに容量結合してｎ本の走査線Ｙと略平行に形成さ
れる補助容量線ＡＹを有する。各補助容量線ＡＹは対向
基板ＣＴの対向電極ＥＴに電気的に接続される。
る液晶表示装置を、図１を参照して説明する。図１はこ
の液晶表示装置の構成を概略的に示す。この液晶表示装
置は、複数の表示画素のマトリクスアレイに画像を表示
するアクティブマトリクス型液晶表示パネル１０、並び
にこの液晶表示パネルの周囲にドライバＩＣとして配置
される走査線ドライバ２０および信号線ドライバ３０を
備える。液晶表示パネル１０はｍ×ｎ個の透光性画素電
極ＥＬがマトリクス状に配置されるアレイ基板ＡＲと、
単一の透光性対向電極ＥＴがこれら画素電極ＥＬのマト
リクスアレイに対向するように配置された対向基板ＣＴ
と、これらアレイ基板ＡＲおよび対向基板ＣＴ間に光変
調層として挟持される液晶層ＬＱを備える平面表示パネ
ルである。液晶層ＬＱはこれらアレイ基板ＡＲおよび対
向基板の間隙をシール材で囲んだセルに液晶組成物を注
入し封止することにより得られる。各画素電極ＥＬおよ
び対向電極ＥＴは液晶層ＬＱと一緒に表示画素を構成す
る。画像は画素電極ＥＬおよび対向電極ＥＴ間に印加さ
れる信号電圧に応じた光透過率に設定される液晶層ＬＱ
で透過光を変調することにより表示される。アレイ基板
ＡＲは高歪点ガラス板や石英板などの透光性絶縁基板か
らなり、ｍ×ｎ個の画素電極ＥＬに加えて、これら画素
電極ＥＬの行に沿ってそれぞれ形成されるｎ本の走査線
Ｙ（Ｙ１〜Ｙｎ）、これら画素電極ＥＬの列に沿って形
成されるｍ本の信号線Ｘ（Ｘ１〜Ｘｍ）、各々対応走査
線Ｙおよび対応信号線Ｘの交差位置近傍にスイッチング
素子として形成されるｍ×ｎ個の薄膜トランジスタＷ、
および各々補助容量ＣＳを構成するよう対応行の画素電
極ＥＬに容量結合してｎ本の走査線Ｙと略平行に形成さ
れる補助容量線ＡＹを有する。各補助容量線ＡＹは対向
基板ＣＴの対向電極ＥＴに電気的に接続される。
【０００８】走査線ドライバ２０はｎ個の接続パッドＰ
ＤＹを介して走査線Ｙ１〜Ｙｎに接続され、これら走査
線Ｙ１〜Ｙｎに順次走査信号を供給する。信号線ドライ
バ３０はｍ個の接続パッドＰＤＸを介して信号線Ｘ１〜
Ｘｍに接続され、各行の薄膜トランジスタＷが走査信号
によってオンする毎にこれら信号線Ｘ１〜Ｘｍに信号電
圧を供給する。これにより、各行の画素電極ＥＬは対応
薄膜トランジスタＷを介して供給される信号電圧に応じ
た画素電位にそれぞれ設定される。走査線ドライバ２０
および信号線ドライバ３０の出力抵抗はそれぞれ１０ｋ
Ω程度である。走査線Ｙ１〜Ｙｎおよび信号線Ｘ１〜Ｘ
ｍは極めて狭い間隔で並び、液晶表示パネル１０の接続
パッドＰＤＹおよび接続パッドＰＤＸから走査線ドライ
バおよび信号線ドライバ３０に延出する。このため、隣
接信号線が液晶表示装置の製造過程で混入する異物によ
って数百Ωから1ＭΩ程度の抵抗値で電気的に導通した
状態になることがある。特に信号線Ｘ１〜Ｘｍ上の信号
電圧は各行の画素電極ＥＬの画素電位を設定するために
用いられるため、異物による信号電圧のレベル変動の影
響を受け易く、特に極性反転が各画素毎に行われるドッ
ト反転駆動形式において顕著となる。これを考慮し、信
号線Ｘ１〜Ｘｍは絶縁性異物が隣接信号線間に介在した
場合に生じる信号線間の導通抵抗値に対応する例えば１
ＭΩの抵抗値を持つ複数の抵抗体ＲＢで互いに接続され
る。ここでは、各抵抗体ＲＢがスイッチング素子として
形成される薄膜トランジスタＷと同様の工程で形成され
１ＭΩの抵抗値で常時導通するように接続された１対の
薄膜トランジスタＲＢ１，ＲＢ２で構成される。また、
抵抗値としては、１００Ω〜１ＭΩの範囲が良好な表示
品位の確保と表示不良防止の点から好適である。
ＤＹを介して走査線Ｙ１〜Ｙｎに接続され、これら走査
線Ｙ１〜Ｙｎに順次走査信号を供給する。信号線ドライ
バ３０はｍ個の接続パッドＰＤＸを介して信号線Ｘ１〜
Ｘｍに接続され、各行の薄膜トランジスタＷが走査信号
によってオンする毎にこれら信号線Ｘ１〜Ｘｍに信号電
圧を供給する。これにより、各行の画素電極ＥＬは対応
薄膜トランジスタＷを介して供給される信号電圧に応じ
た画素電位にそれぞれ設定される。走査線ドライバ２０
および信号線ドライバ３０の出力抵抗はそれぞれ１０ｋ
Ω程度である。走査線Ｙ１〜Ｙｎおよび信号線Ｘ１〜Ｘ
ｍは極めて狭い間隔で並び、液晶表示パネル１０の接続
パッドＰＤＹおよび接続パッドＰＤＸから走査線ドライ
バおよび信号線ドライバ３０に延出する。このため、隣
接信号線が液晶表示装置の製造過程で混入する異物によ
って数百Ωから1ＭΩ程度の抵抗値で電気的に導通した
状態になることがある。特に信号線Ｘ１〜Ｘｍ上の信号
電圧は各行の画素電極ＥＬの画素電位を設定するために
用いられるため、異物による信号電圧のレベル変動の影
響を受け易く、特に極性反転が各画素毎に行われるドッ
ト反転駆動形式において顕著となる。これを考慮し、信
号線Ｘ１〜Ｘｍは絶縁性異物が隣接信号線間に介在した
場合に生じる信号線間の導通抵抗値に対応する例えば１
ＭΩの抵抗値を持つ複数の抵抗体ＲＢで互いに接続され
る。ここでは、各抵抗体ＲＢがスイッチング素子として
形成される薄膜トランジスタＷと同様の工程で形成され
１ＭΩの抵抗値で常時導通するように接続された１対の
薄膜トランジスタＲＢ１，ＲＢ２で構成される。また、
抵抗値としては、１００Ω〜１ＭΩの範囲が良好な表示
品位の確保と表示不良防止の点から好適である。
【０００９】液晶表示パネル１０内の信号線負荷は容量
性であり、絶縁性異物が例えば隣接信号線Ｘ１，Ｘ２間
に介在しない場合、これらの信号線抵抗は信号線ドライ
バ３０に対する直流電圧負荷とはならない。もし、電圧
Ｖ１，Ｖ２がそれぞれ絶縁性異物の介在する隣接信号線
Ｘ１，Ｘ２に信号線ドライバ３０から供給されると、信
号線Ｘ１，Ｘ２の電圧は絶縁性異物を介して流れるリー
ク電流により一定の割合で図２に破線で示すレベルＶ
１’，Ｖ２’に降下する。しかし、信号線Ｘ１〜Ｘｍは
絶縁性異物が１ＭΩの抵抗値を持つ抵抗体ＲＢで互いに
接続されるため、実際に隣接信号線Ｘ１，Ｘ２が絶縁性
異物を介して導通しても、異物を介して電気的に導通し
ていない他の信号線間の抵抗値に対して信号線Ｘ１，Ｘ
２間の抵抗値変化を小さく抑えることができる。すなわ
ち、信号線Ｘ１，Ｘ２の電圧は他の信号線の電圧に対し
てほとんど差異を持たない。実際に観察しても、表示画
素の輝度差を確認できないため、表示品質を維持できる
といえる。もし、従来のように信号線間の絶縁性が極め
て高い場合には、図２に一点鎖線で示すレベルに降下
し、表示品質の劣化が目立つことになる。尚、本発明は
上述の実施形態に限定されず、その要旨を逸脱しない範
囲で様々に変形可能である。例えば液晶表示パネル１０
がアクティブマトリクス型でなく、単純マトリクス型で
あってもよい。また、本発明は有機エレクトロルミネッ
センス（ＥＬ）パネルに適用することもできる。
性であり、絶縁性異物が例えば隣接信号線Ｘ１，Ｘ２間
に介在しない場合、これらの信号線抵抗は信号線ドライ
バ３０に対する直流電圧負荷とはならない。もし、電圧
Ｖ１，Ｖ２がそれぞれ絶縁性異物の介在する隣接信号線
Ｘ１，Ｘ２に信号線ドライバ３０から供給されると、信
号線Ｘ１，Ｘ２の電圧は絶縁性異物を介して流れるリー
ク電流により一定の割合で図２に破線で示すレベルＶ
１’，Ｖ２’に降下する。しかし、信号線Ｘ１〜Ｘｍは
絶縁性異物が１ＭΩの抵抗値を持つ抵抗体ＲＢで互いに
接続されるため、実際に隣接信号線Ｘ１，Ｘ２が絶縁性
異物を介して導通しても、異物を介して電気的に導通し
ていない他の信号線間の抵抗値に対して信号線Ｘ１，Ｘ
２間の抵抗値変化を小さく抑えることができる。すなわ
ち、信号線Ｘ１，Ｘ２の電圧は他の信号線の電圧に対し
てほとんど差異を持たない。実際に観察しても、表示画
素の輝度差を確認できないため、表示品質を維持できる
といえる。もし、従来のように信号線間の絶縁性が極め
て高い場合には、図２に一点鎖線で示すレベルに降下
し、表示品質の劣化が目立つことになる。尚、本発明は
上述の実施形態に限定されず、その要旨を逸脱しない範
囲で様々に変形可能である。例えば液晶表示パネル１０
がアクティブマトリクス型でなく、単純マトリクス型で
あってもよい。また、本発明は有機エレクトロルミネッ
センス（ＥＬ）パネルに適用することもできる。
【００１０】
【発明の効果】以上のように本発明によれば、複数の信
号線は、絶縁性異物が隣接信号線間に介在した場合に生
じる信号線間の導通抵抗値に対応する抵抗値を持つ抵抗
体で互いに接続される。この場合、実際に隣接信号線が
絶縁性異物を介して導通しても、異物を介して電気的に
導通していない他の信号線間の抵抗値に対してこれら信
号線間の抵抗値変化を小さく抑えることができる。この
ため、信号線間の絶縁性が一律に高い場合に生じる電圧
降下がこれら信号線で観察されなくなる。すなわち、隣
接信号線間に介在する異物による表示品質の劣化を防止
することができる平面表示パネルを提供できる。
号線は、絶縁性異物が隣接信号線間に介在した場合に生
じる信号線間の導通抵抗値に対応する抵抗値を持つ抵抗
体で互いに接続される。この場合、実際に隣接信号線が
絶縁性異物を介して導通しても、異物を介して電気的に
導通していない他の信号線間の抵抗値に対してこれら信
号線間の抵抗値変化を小さく抑えることができる。この
ため、信号線間の絶縁性が一律に高い場合に生じる電圧
降下がこれら信号線で観察されなくなる。すなわち、隣
接信号線間に介在する異物による表示品質の劣化を防止
することができる平面表示パネルを提供できる。
【図１】本発明の一実施形態に係る液晶表示装置の構成
を概略的に示す回路図である。
を概略的に示す回路図である。
【図２】図１に示す液晶表示装置において絶縁性異物に
よる影響が改善された様子を示す波形図である。
よる影響が改善された様子を示す波形図である。
１０…液晶表示パネル ２０…走査線ドライバ ３０…信号線ドライバ Ｘ…信号線 Ｙ…走査線 ＲＢ…抵抗体 ＲＢ１，ＲＢ２…薄膜トランジスタ ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層 Ｗ…薄膜トランジスタ ＰＤＹ，ＰＤＸ…接続パッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 Ｆターム(参考） 2H089 HA16 QA12 2H093 NA16 NC34 NC35 NC62 ND33 ND53 NE03 5C006 AC21 BB12 BB15 BC20 BC23 EB04 FA22 FA51 5C080 AA06 AA10 BB05 DD05 DD15 FF11 JJ02 JJ04 5C094 AA02 BA03 BA43 CA19 CA24 EA04 EA07 EB02 FB12 FB18 HA08
Claims (1)
- 【請求項１】１対の絶縁基板と、これら絶縁基板間に挟
持される光変調層と、前記光変調層と一緒に表示画素の
マトリクスアレイを構成するよう絶縁基板上に形成され
る電極群と、これら電極群にそれぞれ信号電圧を供給す
る複数の信号線とを備え、前記複数の信号線は絶縁性異
物が隣接信号線間に介在した場合に生じる信号線間の導
通抵抗値に略対応する抵抗値を持つ抵抗体で互いに接続
されることを特徴とする平面表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134929A JP2001318644A (ja) | 2000-05-08 | 2000-05-08 | 平面表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134929A JP2001318644A (ja) | 2000-05-08 | 2000-05-08 | 平面表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001318644A true JP2001318644A (ja) | 2001-11-16 |
| JP2001318644A5 JP2001318644A5 (ja) | 2007-06-21 |
Family
ID=18643111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000134929A Pending JP2001318644A (ja) | 2000-05-08 | 2000-05-08 | 平面表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001318644A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228491A (ja) * | 1985-04-02 | 1986-10-11 | 株式会社日立製作所 | 表示装置 |
| JPS62209417A (ja) * | 1986-01-27 | 1987-09-14 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ン |
| JPS6310558A (ja) * | 1986-07-02 | 1988-01-18 | Hitachi Ltd | 液晶表示装置 |
| JPH06148688A (ja) * | 1992-02-21 | 1994-05-27 | Toshiba Corp | 液晶表示装置 |
| JPH0756191A (ja) * | 1993-08-18 | 1995-03-03 | Toshiba Corp | 表示装置 |
-
2000
- 2000-05-08 JP JP2000134929A patent/JP2001318644A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228491A (ja) * | 1985-04-02 | 1986-10-11 | 株式会社日立製作所 | 表示装置 |
| JPS62209417A (ja) * | 1986-01-27 | 1987-09-14 | フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック | 能動マトリクスのデイスプレイスクリ−ン |
| JPS6310558A (ja) * | 1986-07-02 | 1988-01-18 | Hitachi Ltd | 液晶表示装置 |
| JPH06148688A (ja) * | 1992-02-21 | 1994-05-27 | Toshiba Corp | 液晶表示装置 |
| JPH0756191A (ja) * | 1993-08-18 | 1995-03-03 | Toshiba Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5778485B2 (ja) | パネル表示装置のデータドライバ | |
| JP4006304B2 (ja) | 画像表示装置 | |
| CN102707524B (zh) | 一种阵列基板、显示装置和显示装置的驱动方法 | |
| US5946068A (en) | Liquid crystal display with dummy data driving to produce edge column compensation | |
| US20080123002A1 (en) | Liquid crystal display and driving method thereof | |
| JP2009128825A (ja) | 液晶表示装置 | |
| US5745090A (en) | Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device | |
| CN106154668B (zh) | 像素驱动系统、液晶显示器及像素驱动方法 | |
| US7995051B2 (en) | Driving circuit, driving method and liquid crystal display using same | |
| US20080024481A1 (en) | Refresh circuit, display device including the same and method of refreshing pixel voltage | |
| KR20040062103A (ko) | 잔류전하를 제거하는 액정표시장치 | |
| WO2011013262A1 (ja) | 液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法 | |
| JPH112837A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20040257388A1 (en) | Image display having pixel array | |
| JP4637868B2 (ja) | 画像表示装置 | |
| JP2012093435A (ja) | ディスプレイ装置及びこれを有する電子機器 | |
| US20070085817A1 (en) | Method for driving active matrix liquid crystal display | |
| US20090027367A1 (en) | Circuit of liquid crystal display device for generating common voltages and method thereof | |
| JP2001318644A (ja) | 平面表示パネル | |
| US6621479B2 (en) | Active matrix liquid crystal display device | |
| EP1989700B1 (en) | Active-matrix electronic display comprising diode based matrix driving circuit | |
| JPH11271715A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1090668A (ja) | 表示装置 | |
| JP2001318362A (ja) | 液晶表示装置 | |
| JP2008046384A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070508 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |