[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001308712A - パケット化直列データの復号化方法及びデコーダ - Google Patents

パケット化直列データの復号化方法及びデコーダ

Info

Publication number
JP2001308712A
JP2001308712A JP2001061776A JP2001061776A JP2001308712A JP 2001308712 A JP2001308712 A JP 2001308712A JP 2001061776 A JP2001061776 A JP 2001061776A JP 2001061776 A JP2001061776 A JP 2001061776A JP 2001308712 A JP2001308712 A JP 2001308712A
Authority
JP
Japan
Prior art keywords
word
payload field
block
packet
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001061776A
Other languages
English (en)
Inventor
Richard C Walker
リチャード・シー・ウォルカー
Bharadwaj Armrutur
バラドゥワジ・アムルトゥール
Richard W Dugan
リチャード・ダブリュ・ダガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2001308712A publication Critical patent/JP2001308712A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H04L25/03872Parallel scrambling or descrambling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【課題】 パケット化直列データの復号化方法及びデコ
ーダを提供する。 【解決手段】 主遷移及びペイロード・フィールドをそ
れぞれ含み、ペイロード・フィールドは、(a)情報ワ
ードのいくつかだけで構成されるか、(b)ペイロード
・フィールドの構造を識別するタイプ・ワードを含むか
のどちらか1つであり、主遷移が、ペイロード・フィー
ルドが情報ワードのいくつかだけで構成される場合には
第1の状態もしくは第2の状態になるフレームの集合の
うちの1つであるフレームのデータを復号化する方法で
あって、主遷移が第1の状態にある場合にはペイロード
・フィールドを受信データのブロックとして採用し、主
遷移が第1の状態にない場合には前記ペイロード・フィ
ールドからタイプ・ワードを抽出してタイプ・ワードに
応答してペイロード・フィールドを伸張し、伸張後のペ
イロード・フィールドを受信データのブロックとして採
用するデータの復号化方法を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、直列に受信される
パケット化データを復号化するためのデコーダ及び復号
方法に関するものであり、とりわけ、10.3ギガビッ
ト/秒(Gb/s)で動作するOC192 SONET
(Synchronous Optical Network)レーザを利用して、
ビット転送速度が10Gb/sのイーサネット(登録商
標)によるローカル・エリア・ネットワークを介した直
列伝送を可能にするのに十分なほど少ないオーバヘッド
で符号化されたパケット化データを復号化するためのデ
コーダ及び復号化方法に関するものである。
【0002】
【従来の技術】この数十年間にわたって、集積回路及び
レーザ・テクノロジは、ほぼ18カ月毎に性能が2倍と
なった。これらのテクノロジは、急速に増大する地球規
模の通信容量の需要を支援するために用いられてきた。
この需要は、現在では、支援テクノロジの潜在的な改良
速度よりもはるかに速く増大している。例えば、インタ
ーネットによる通信トラフィックは、最近では、9カ月
毎に倍増している。現行帯域幅の追加要求によって、現
在の電子及び光学テクノロジの能力は過酷な圧迫を受け
ている。
【0003】とりわけ、イーサネット・ローカル・エリ
ア・ネットワーク規格は、1982年の10メガビット
/秒(Mb/s)から始まって、速度が次第に10倍へ
と増大してきた。1999年には、10ギガビット/秒
(Gb/s)のイーサネット規格が提案された。最も新
しく採用されたイーサネット規格では、1Gb/sで直
列データを伝送するために、A DC-Ballanced, Partiti
oned-Block,8b/10b Transmission Code, 27 IBM J.RES.
AND DEV., (1983 September)において、A.X.Widmer及
びP.A.Franaszekによる解説のある8b/10bライン
・コードが利用された。8b/10bライン・コードで
は、各8ビット入力ワードを、データ・リンクで伝送さ
れる10ビット・コードによって表現する。8b/10
b符号化によって、この25%のオーバヘッドと交換
に、DC平衡(DC balance)が得られ、遷移密度を保証
する。10ビット・コードには、信号及びフレーム形成
に用いられる制御ワードの組み合わせを表す能力をさら
に有する。
【0004】提案された10Gb/sのイーサネット規
格では、10Gb/sで情報を送信するために8b/1
0b符号化の再利用が考慮された。しかし、この技法を
用いると、12.5Gbaud、すなわち、12.5G
b/sのボー転送速度で伝送することになる。
【0005】現在利用可能なレーザ製造技術では、穏当
な価格で12.5Gb/sの変調が可能なレーザを製造
することは、極めて困難であると考えられている。しか
し、現在では、OC−192 SONET遠隔通信規格
に準拠したシステムに用いられるレーザ・システムが存
在する。こうしたシステムは、9.95328Gb/s
の信号速度で動作する。しかし、これらの市販レーザの
性能裕度は、その設計速度より25%速く動作するには
十分ではない。
【0006】SONET遠隔通信システムに用いるよう
に設計したレーザを提案されている10Gb/sイーサ
ネット規格で利用できるようにする方法の1つは、オー
バヘッドが8b/10bライン・コードより少ない、単
純で頑強な符号化方式を設計することである。原則とし
て、この目標は、MビットのワードをNビット・コード
で表現し、N:Mの比率が10:8未満のブロック・コ
ードを用いて達成できる。
【0007】オーバヘッドが8b/10bライン・コー
ドより少ない、可能性のある符号化方式は、SONET
遠隔通信規格に用いられる方式である。SONET符号
化方式は、暗号化システムを用いてDC平衡を保証し、
オーバヘッドは約3%である。しかしながら、SONE
T符号化方式で用いられる暗号化システムは、2層の多
項式暗号化を利用して、十分な保護レベルを実現してい
る。この2層方式は、実施が複雑である。さらに、SO
NET符号化方式は、低コストで実施するのが困難な複
雑なフレーム形成プロトコルを備えている。このSON
ET符号化方式は、また、イーサネットのパケット区切
りを支援するため、余分な符号化レベルを追加するよう
に修正が加えられる。こうした余分な符号化レベルのた
めに、SONETの符号化のオーバヘッドは、おそら
く、7%以上まで増大するであろう。さらに、ネットワ
ーク化コミュニティは、遠隔通信規格の大規模な採用が
不快であることがわかるものと思われる。説明したよう
な性能及び政治的な困難のために、SONET符号化方
式に基づく規格を新規のイーサネット規格として採用す
るのが困難になる。
【0008】8b/10bライン・コードよりオーバヘ
ッドの少ないもう1つの可能性のある符号化方式は、C
IMTとして知られるものである。この符号化方式につ
いては、Crandall他の米国特許第5,022,
051号公報及びHornak他の米国特許第5,43
8,621号公報に記載がある。CMTコードは、Mの
値を十分に大きくすることによって、オーバヘッドが8
b/10bライン・コードより少なくなるように構成す
ることが可能な(M)b/(M+4)bコードである。
しかし、Mの値が大きい場合、Mビットの入力ブロック
のDC平衡を計算する必要があり、また、リアル・タイ
ムに伝送されるビットの実行中のDC平衡を計算する必
要があるため、CIMTコードは実施が困難である。
【0009】この開示と同時に提出した特許出願におい
て、発明者は、10.3ギガビット/秒(Gb/s)で
動作するOC192 SONETレーザを利用して、ビ
ット転送速度が10Gb/sのイーサネットによるロー
カル・エリア・ネットワークを介した直列伝送を可能に
するため、新規の64b/66b符号化方法を用いる新
規の符号器及び符号化方法を開示している。
【0010】
【発明が解決しようとする課題】従って、本発明の目的
は、64b/66b符号化方式によって符号化した直列
に受信するデータのフレームを効率よく、確実に復号化
するためのデコーダ及び復号化方法をさらに提供するこ
とにある。本発明のもう1つの目的は、集積回路のダイ
・サイズ及び電力消費が最小限に抑えられるデコーダ
と、集積回路のダイ・サイズ及び電力消費が最小限に抑
えられるデータ受信機において実施可能な復号化方法と
を提供することにある。また、本発明のもう1つの目的
は、エラー検出に関して、新しいイーサネット規格の性
能要求を満たすこうしたデコーダ及び復号化方法を提供
することにある。
【0011】
【課題を解決するための手段】本発明は、データ・フレ
ームを復号化するための方法を提供する。このフレーム
は、情報ワードのパケットを表し、パケットに先行及び
後続する符号化制御ワードをさらに表すフレーム集合の
うちの1つのフレームである。フレームは、主遷移とペ
イロード・フィールドをそれぞれ含んでいる。ペイロー
ド・フィールドは、情報ワードのいくつかだけで構成さ
れるか、あるいは、ペイロード・フィールドの構造を識
別するタイプ・ワード(TYPE word)を含んでいる。主
遷移は、ペイロード・フィールドが情報ワードのいくつ
かだけで構成される場合には第1の状態になり、さもな
ければ第2の状態になる。この方法では、主遷移が第1
の状態にあるか否かの判定を行う。
【0012】主遷移が第1の状態にある場合には、ペイ
ロード・フィールドを、受信データのブロックとして採
用する。
【0013】主遷移が第1の状態にない場合には、タイ
プ・ワード(TYPE word)をペイロード・フィールドか
ら抽出し、タイプ・ワードに応答して、ペイロード・フ
ィールドを伸張し、伸張後、ペイロード・フィールド
を、受信データのブロックとして採用する。
【0014】本発明は、データのフレームを復号化する
ためのデコーダをさらに提供する。フレームは、情報の
パケットを表し、パケットに先行及び後続する符号化制
御ワードをさらに表すフレーム集合のうちの1つのフレ
ームである。フレームは、主遷移とペイロード・フィー
ルドをそれぞれ含んでいる。ペイロード・フィールド
は、情報ワードのいくつかだけで構成されるか、あるい
は、ペイロード・フィールドの構造を識別するタイプ・
ワード(TYPE word)を含んでいる。主遷移は、ペイロ
ード・フィールドが情報ワードのいくつかだけで構成さ
れる場合には第1の状態になり、さもなければ第2の状
態になる。デコーダは、フレーム・デコーダと、タイプ
・ワード抽出器と、ブロック発生器とを含んでいる。
【0015】フレーム・デコーダは、フレームを受信
し、フレームを主遷移とペイロード・フィールドとに分
離する。
【0016】タイプ・ワード抽出器は、フレーム・デコ
ーダからペイロード・フィールド及び主遷移を受信する
ように接続されており、主遷移が第2の状態にある場合
に限って、ペイロード・フィールドからタイプ・ワード
(TYPE word)を抽出する働きをする。
【0017】ブロック・発生器を、ペイロード・フィー
ルドとタイプ・ワード(TYPE word)と主遷移とを受信
するように接続している。主遷移が第1の状態にある場
合には、ブロック発生器は、受信データのブロックとし
てペイロード・フィールドを採用する働きをする。
【0018】主遷移が第2の状態にある場合には、ブロ
ック発生器は、タイプ・ワード(TYPE word)に応答し
てペイロード・フィールドを伸張し、伸張後にペイロー
ド・フィールドを受信データのブロックとして採用する
働きをする。
【0019】本発明によるデコーダ及び復号化方法は、
符号化が64b/66bコードとして実施される場合、
極めて少ないオーバヘッド(3.125%)で、符号化
したデータ・フレームを復号化することできる。このオ
ーバヘッドは、8d/10d(25%)よりも大幅に少
ない。本発明によるデコーダ及び復号化方法によれば、
SONET OC−192送信器に用いるように設計し
た既存のレーザを利用して、10.0Gb/sのビット
転送速度でイーサネット・データを伝送することが可能
になる。本発明によるデコーダ及び復号化方法を用いる
10Gb/sイーサネット規格は今採用することが可能
であり、12.5Gbaudにて変調可能なレーザが開
発されるのを待たなくても済むことになる。
【0020】
【発明の実施の形態】図1は、本発明によるデコーダ1
20を含む物理的媒体依存モジュール(Physical mediu
m dependent module:以下、「PMD」と呼ぶ。)30を
含んでいる10Gb/sイーサネット・インターフェイ
ス10の一例を示すブロック図である。インターフェイ
ス10を、媒体アクセス・コントローラ(medium acces
s controller:以下、「MAC」と呼ぶ。)12と、物理
的コード層/物理的媒体接続モジュール(physical cod
e layer/ physical medium attachment module:以下、
「PCS/PMA」と呼ぶ。)14と、PMD30とから
構成する。MACは、37導体XGMIIバス16を介
して、ホスト・システム(不図示)から受信したユーザ
・データを含むデータをPCS/PMAに送信する。M
ACは、さらに、37導体XGMIIバス17を介し
て、PCS/PMAからユーザ・データを含むデータを
受信してホスト・システムに供給する。
【0021】PCS/PMA14は、4レーンXAUI
バス18を介して、後述の符号化された直列ビットスト
リームをPMD30に送信し、4レーンXAUIバス1
9を介して、PMDから符号化直列ビットストリームを
受信する。
【0022】PMD30は、送信経路20及び受信経路
22を含んでいる。伝送経路20を、4×8b/10b
デコーダ32と、エンコーダ100と、マルチプレクサ
34とから構成している。4×8b/10bデコーダの
入力を、XAUIバス18によってPCS/PMA14
の出力の1つに接続している。4×8b/10bデコー
ダの出力を、37導体擬似XGMIIバス42によって
エンコーダの入力に接続している。
【0023】エンコーダ100の出力を、バス44によ
ってマルチプレクサ34の入力に接続している。ある実
施態様の場合、バス44は、導体66本分の幅である
が、エンコーダ及びマルチプレクサは、これよりかなり
狭いバスを利用するように構成することが可能である。
マルチプレクサの出力は、イーサネット媒体40に供給
される直列ビットストリームである。
【0024】受信経路22を、デマルチプレクサ36
と、本発明によるデコーダ120と、4×8b/10b
エンコーダ38との直列配列から構成する。デマルチプ
レクサは、イーサネット媒体40から直列ビットストリ
ームを受信する。
【0025】デマルチプレクサ36の出力を、バス45
によってデコーダ120の入力に接続している。ある実
施態様では、バス45は、導体66本分の幅であるが、
デマルチプレクサ及びデコーダは、これよりかなり狭い
バスを利用するように構成することが可能である。デコ
ーダの出力を、37導体擬似XGMIIバス43によっ
て4×8b/10bエンコーダの入力に接続している。
4×8b/10bエンコーダの出力を、XAUIバス1
9によってPCS/PMA14の入力の1つに接続して
いる。
【0026】イーサネット・インターフェイス10にお
いて、MAC12は、ホスト・システム(不図示)から
ユーザ・データを受信し、ホスト・システムにユーザ・
データを供給する。MACは、64〜1500の間の任
意の数のユーザ・データ・ワードを受け取り、ユーザ・
データの前端にアドレス及び他のデータの22ワードを
追加し、ユーザ・データの終端にCRC−32チェック
サムの4ワードを追加してパケットを形成する。この開
示において、パケットの内容を、情報ワード(informat
ion word)と呼ぶことにする。
【0027】MACは、パケットの開始のマーク付けを
行うため、各パケットの始端に追加される、パケット開
始(start of packet:以下、「SOP」と呼ぶ。)制御
ワードSをさらに生成する。MACは、さらに、パケッ
トの終了のマーク付けを行うため、各パケットの終端に
追加される、パケット終了(end of packet:以下、「E
OP」と呼ぶ。)制御ワードTを生成する。MACは、
また、追加制御ワードを生成し、連続したパケット間に
挿入して、PCS/PMA14に伝送する連続したワー
ド・ストリームを生成する。連続ストリームを、受信機
の位相アライメントを保持するために必要とする。追加
制御ワードには、Idle_even_not_bus
y K,idle_even_busy Kb,Idl
e_odd_not_busy R,Idle_odd
_busy Rb,AlignA and Error
Eが含まれている。この開示では、制御ワードの任意
の1つを表すための総称用語として文字Zを利用する。
【0028】MAC12は、XGMIIバス16を介し
て、連続したワード・ストリームをPCS/PMA14
に供給する。XGMIIバス16及び17のそれぞれに
おける37の導体のうち、32の導体を4つの並列8ビ
ット・ワードに割り当て、4つの導体を、4ワードのそ
れぞれが情報ワードであるか、制御ワードであるかを表
す制御ワード・フラグにそれぞれ割り当て、1つの導体
をクロック信号に割り当てる。XGMIIバス16及び
17及び擬似XGMIIバス42及び43によって並列
に転送する4つの8ビット・ワードの集合を、クワッド
と呼ぶことにする。
【0029】さらに、MAC12は、XGMIIバス1
7を介して、PCS/PMA14から連続したクワッド
・ストリームを受信する。クワッドは、説明したよう
に、パケットをなすように構成した情報ワードと、連続
したパケット間に散在するコード・ワードから構成され
る。各パケットの開始と終了を、SOP及びEOP制御
ワードによってそれぞれマーク付けしている。MAC
は、クワッドと並列に受信した情報ワードであることを
示す制御ワード・フラグを用いて、PCS/PMAから
受信したクワッド・ストリームから情報ワードのパケッ
トを抽出する。MACは、また、パケットの最後の4ワ
ードを構成するCRC−32チェックサムを利用して、
各パケットの妥当性を検査する。そして、MACは、パ
ケットからユーザ・データを抽出し、そのユーザ・デー
タをホスト・システム(不図示)に送る。
【0030】PCS/PMA14は、MAC12からク
ワッドの連続ストリームを受信する。MAC及びPCS
/PMAは、従来のイーサネット・システムの構成要素
である。結果として、PCS/PMAモジュールは、M
ACから受信したクワッドの各ワードに8b/10bラ
イン・コードを適用する。各ワードは、そのそれぞれの
制御ワード・フラグに応答して、同じ8ビット・コード
を備える情報ワードと制御ワードが、異なる10ビット
・コードによって表現されるように符号化される。PC
S/PMAは、10ビット・ライン・コード・ワードを
直列化し、XAUIバス18を介して、PMD30の入
力に供給する。XAUIバスは、10Gb/sイーサネ
ットのために標準化されており、それぞれ、3.125
Gb/sのビット転送速度で直列10ビット・ライン・
コード・ワードを搬送する、レーンと呼ばれる4つの並
列導体から構成されている。従ってXAUIバスを構成
する4つの導体は、12.5Gb/sの有効ビット転送
速度で、直列10ビット・ライン・コード・ワードをP
MD30にまとめて転送する。
【0031】3.125Gb/sは、今日のテクノロジ
を用いてプリント回路基板の導体で確実に伝送可能な最
速の転送速度を表しているので、XAUIバス18及び
19は、4つの並列導体を用いて、12.5Gb/sの
総合ビット転送速度を実現する。
【0032】PCS/PMA14は、また、XAUIバ
ス19を介して、PMD30から4つの直列ビットスト
リームを受信する。PCS/PMAは、ビットストリー
ムを並列化し、8b/10b符号化されたビットストリ
ームを構成する10ビット・ライン・コード・ワードを
復号化し、XGMIIバス17を介して、情報ワード及
び制御ワードから構成されるクワッドの結果生じるスト
リームをMAC12に供給する。PCS/PMAは、X
GMIIバスを介して、クワッドを構成するワードのそ
れぞれに関する制御ワード・フラグをMACにさらに供
給する。
【0033】PMD30の送信経路20において、4×
8b/10bデコーダ32を、4×3.125Gb/s
のビット転送速度で入力される直列10ビット・ライン
・コード・ワードを受信するように、XAUIバス18
に接続している。4×8b/10bデコーダは、8b/
10b符号化した10ビット・ライン・コード・ワード
を復号化し、それぞれの8ビット・ワードを回復し、ワ
ード毎に、そのワードが情報ワード又は制御ワードであ
るかを示すワード・タイプ・ビットを生成する。4×8
b/10bデコーダは、擬似XGMIIバス42を介し
て、8ビット・ワードのクワッド及びそれぞれの制御ワ
ード・フラグをエンコーダ100に供給する。擬似XG
MIIバスは、XGMIIバス16と同じ構造を備えて
いるが、本開示では、このバスを、提案されている10
Gb/sイーサネット規格の一部をなすものではないと
いうことを表すため、擬似XGMIIバスと呼んでい
る。擬似XGMIIバスを、37の導体から構成してい
る。そのうちの32の導体をクワッドに割り当て、4つ
の導体をクワッドの制御ワード・フラグに割り当て、1
つの導体をクロック信号に割り当てている。
【0034】PCS/PMA14と、XAUIバス18
及び19と、4×8b/10bデコーダ32と、4×8
b/10bエンコーダ38と、擬似XGMIIバス42
及び43とを省略し、ただ単に、XGMIIバス16及
び17を介して、エンコーダ100及びデコーダ120
をMAC12に接続することによって、大幅な単純化を
実現できるように思えるかも知れない。しかし、PCS
/PMAによって、後述するように、パケット開始(S
OP)制御ワードは、XAUIバスの、従って擬似XG
MIIバスのレーン0だけにしか出現できないという規
則を課している。この規則がなければ、ブロック・タイ
プの数は、4ビットの相互ハミング距離を有する8ビッ
トのタイプ・ワード(TYPE word)の集合によって表す
ことが可能な数を超えることになるであろう。さらに、
XGMIIバスの現行実施態様の最長伝送距離は100
mmのオーダであるが、XAUIバスの場合は1mのオ
ーダである。従って、上述の単純化は実施可能である
が、MAC12が、XAUIバスのレーン0に相当する
XGMIIバスのレーンにおけるSOP制御ワードだけ
を見出す(locate)ように再構成され、XGMIIバス
の長さが、こうしたバスの最長伝送距離未満である場合
に限られる。
【0035】エンコーダ100は、入力データとして擬
似XGMIIバス42からクワッドを受信し、連続対を
なすクワッドを符号化し、さらに詳細に後述するよう
に、それぞれの66ビット・パケットを生成し、バス4
4を介してマルチプレクサ34に供給する。
【0036】マルチプレクサは、66ビット・パケット
を受信して、直列化し、10Gb/sのビット転送速度
でイーサネット媒体40に伝送する。典型的な伝送範囲
は、RG−174同軸ケーブルを用いると5m、5mm
の同軸ケーブルを用いると10m、光ファイバを用いる
と40kmになる。
【0037】PMD30の受信経路22において、デマ
ルチプレクサは、10Gb/sのビット転送速度でイー
サネット媒体40から受信した直列データを66ビット
のパケットに分離し、バス45を介して、デコーダ12
0に供給する。デコーダは、66ビット・パケットを復
号化して、2つの連続した8ビット・ワードのクワッド
と、各ワードの制御ワード・フラグを生成する。デコー
ダは、擬似XGMIIバス43を介して、4×8b/1
0bエンコーダ38に対しクワッド及びそれぞれの制御
ワード・フラグを並列に転送する。
【0038】4×8b/10bエンコーダ38は、クワ
ッドを構成する各ワードの制御ワード・フラグに応答し
て作動し、擬似XGMIIバス43を介して受信したク
ワッドに8b/10b符号化を適用する。4×8b/1
0bエンコーダは、12.5Gb/sのビット転送速度
で、XAUIバス19を介して、結果生じる10ビット
・ライン・コード・ワードをPCS/PMAモジュール
14に転送する。10ビット・ライン・コード・ワード
を、PCS/PMA及びMAC12によって処理し、上
述のように、受信ユーザ・データがホスト・システム
(不図示)に供給する。
【0039】次に、図2と、図3A〜図3Dと、図4A
〜図4Cを参照して、本発明に基づくデコーダ及び復号
化方法による復号化に合わせてビットストリームを生成
するエンコーダ100によって実施する64b/66b
符号化について述べることにする。
【0040】図2には、擬似XGMIIバス42の4つ
のレーンを介して、エンコーダ100が受信する入力デ
ータの典型的なクワッドの概略を示している。入力デー
タは、情報ワードDから構成される典型的なパケット1
30を含んでいる。図面を簡略化するため、パケット1
30の情報ワード数は、標準的なイーサネット・パケッ
トにおける情報ワードの最小の数よりもかなり少なくな
っている。
【0041】パケット130の開始前に、エンコーダ1
00は、擬似XGMIIバス42の4つの入力レーン全
ての制御ワードを受信する。4つのレーンにおける制御
ワードは、KとRとを交互に換える。レーンの同期に用
いることが可能なアライメント文字Aの集合も示されて
いる。パケット130の開始を、131に示すSOP制
御ワードSによって指示している。SOP制御ワード
は、レーン0に必ず現れ、他のレーンには決して現れな
い。SOP制御ワードが、レーン0以外のレーンに現れ
る場合、これはエラーを表しており、パケットにエラー
・コードEを充填する。
【0042】次に、パケット130を構成する情報ワー
ドDを連続して受信し、132に示すEOP制御ワード
Tがこれに後続する。EOP制御ワードは、擬似XGM
IIバス42のどのレーンにでも現れることが可能であ
る。EOP制御ワードが現れるレーンは、パケットの情
報ワード数によって決まる。パケットは、64〜150
0の間の任意の数の情報ワードから構成することが可能
である。連続パケット間における制御ワードの最小の数
は12である。EOP制御ワード131の後、エンコー
ダ100は、擬似XGMIIバスの4つのレーン全てを
介して、KとRとを交互に換える制御ワードを受信す
る。制御ワードは、SOP制御ワード(不図示)が次の
パケットの開始を指示するまで続く。
【0043】エンコーダ100は、擬似XGMIIバス
42から連続して受信する入力データの2つのクワッド
から構成されるブロックに64b/66b符号化を施
す、すなわち、64b/66b符号化を、全部で64の
受信ビットに施している。従って、64b/66b符号
化では、66ビットを用いて、64の受信ビットを表す
ことになる。64b/66b符号化は、2ビットから構
成される主遷移をブロックの始端に追加してフレームを
形成する。主遷移は、フレーム同期の基準と、フレーム
が情報ワードだけから構成される場合にそれを表示する
フラグとの両方の働きをする。64b/66b符号化
は、符号化効率が64/66、すなわち、オーバヘッド
が3.125%である。64b/66b符号化の結果、
伝送されるビットの転送速度は、SONET送信機に用
いるように設計した既存のレーザの指定したビット転送
速度の4%以内になる。発明者の信じるところによれ
ば、この伝送されるビットの転送速度は、こうした既存
のレーザに関する通常の製造による性能領域内である。
【0044】擬似XGMIIバス42から受信する各ワ
ードは、ワードのそれぞれの制御ワード・フラグが示す
ように、制御ワードと情報ワードのいずれかである可能
性があるので、完全汎用コードは、ワード毎に、受信ワ
ードがどのタイプであるかを受信機に知らせる制御ワー
ド・フラグを伝送することを必要とする。こうしたコー
ドの最大効率は、8/9すなわち12.5%のオーバヘ
ッドである。64b/66b符号化によれば、情報ワー
ド及び制御ワードを入力データ内に配置できるようにす
る可能性のある方法の数を減少するXAUIインターフ
ェイス及びイーサネット・パケット構造の特徴を利用す
ることによって、これよりもかなりオーバヘッドが少な
くなる。
【0045】まず、エンコーダ100が受信する情報の
各パケットは、SOP制御ワードSで必ず始まり、EO
P制御ワードTで必ず終わる少なくとも64ワードから
構成され、連続パケットは、少なくとも12の制御ワー
ドによって分離されている。これは、入力データのうち
8ワード(64ビット)のブロックを符号化する場合、
各ブロックは、情報ワードだけ、制御ワードだけ、制御
ワードから情報ワードへの単一遷移、または、情報ワー
ドから制御ワードへの単一遷移を含みうることを表して
いる。上述のように、フレームの最初の2ビットを構成
する主遷移は、フレームを情報ワードだけから構成して
いる場合に、それを表示するフラグとしての働きをす
る。これは、フレーム毎に、フレームを構成する8ワー
ドが、それぞれ情報ワード又は制御ワードであるかを示
す8ビット制御ワード・フラグを含む代わりに、このビ
ット数を利用して情報ワードだけから構成されているわ
けではない全てのフレームに含まれるタイプ・ワード
(TYPE word)を表現できるということを表している。
タイプ・ワードの異なる値は、1)フレームを導き出す
ブロックが、制御ワードだけから構成されているか否か
と、2)フレームを導き出したブロックにおけるパケッ
トの開始位置と、3)フレームを導き出したブロックに
おけるパケットの終了位置といったブロックの構造特性
の1つを表している。8ビットのタイプ・ワードによっ
て表現する状態数は比較的少ないので、相互ハミング距
離の長いタイプ・ワードを選択できる。例えば、あるタ
イプ・ワードを別のタイプ・ワードに変換するために4
ビット以上のエラーを必要とするように、タイプ・ワー
ドを選択することが可能である。
【0046】第2に、上述のように、XAUIセマンテ
ィクスによって、SOP制御ワードSがレーン0だけに
しか現れないということを保証する。これは、パケット
の開始がフレームに出現できる場合における方法の数を
2に減少し、このことは、フレームにおいてパケットの
開始またはパケットの終了が出現できる場合における方
法の総数をさらに減少する。
【0047】第3に、制御ワードの集合は、8ビット未
満のビットを用いた制御ワードの符号化と、相互ハミン
グ距離の長いコード集合による制御ワードの符号化とを
可能にするのに十分なほど小さい(K,Kb,R,R
b,S,T,A,E,...)。さらに、8ビット未満
のビットを用いた制御ワードの符号化によって節約する
ビットを利用することにより、フレームに上述のタイプ
・ワードを収容できるようにブロックを圧縮できる。コ
ードを、制御ワード符号化によってビット・エラーを頑
強に阻止できるように選択する。
【0048】図3A〜3Dには、エンコーダ100が擬
似XGMIIバス42から受信可能な12タイプのブロ
ックを示している。図3Aには、パケットの中央に配置
した2つの連続したクワッドから生成したブロックを示
しているが、この場合、両クワッドとも、情報ワードだ
けから構成されている。情報ワードだけの2つの連続し
たクワッドから構成されるブロックを、タイプ1ブロッ
クと呼ぶ。
【0049】図3Bには、2つの連続したパケット間の
ギャップの中央に配置した2つの連続したクワッドを含
むブロック・タイプの1つを示しているが、この場合、
両クワッドとも、制御ワードだけから構成されている。
制御ワードだけの2つの連続したクワッドだけから構成
されるブロックを、タイプ2ブロックと呼ぶ。
【0050】図3Cは、パケットの開始が現れる2つの
異なるブロック・タイプを示している。パケットの開始
を、SOP制御ワードSによって表示する。SOP制御
ワードは、擬似XGMIIバスのレーン0だけにしか現
れることができないので、SOP制御ワードは、ブロッ
ク内における可能性のある2つの位置だけにしか現れる
ことができない。SOP制御ワードが偶数のクワッドに
現れるブロックをタイプ3ブロックと呼び、SOP制御
ワードが奇数のクワッドに現れるブロックをタイプ4ブ
ロックと呼ぶ。
【0051】図3Dは、パケットの終了が現れる8つの
異なるブロック・タイプを示している。パケットの終了
を、EOP制御ワードTによって表示する。EOP制御
ワードは、擬似XGMIIバスの4つのレーンの任意の
1つに現れることができるので、EOP制御ワードは、
ブロック内の任意の位置に現れることが可能である。E
OP制御ワードがブロックのワード1〜ワード8として
現れるブロック(図8Aを参照のこと)を、タイプ5〜
タイプ12ブロックとそれぞれ呼ぶ。
【0052】ブロックの12の異なるタイプを、主遷移
とタイプ・ワードの組み合わせを利用したコードによっ
て表示する。ブロックの12のタイプを、2つの異なる
カテゴリ、すなわち、情報ワードだけから構成されるブ
ロック、すなわち、図3Aに示すタイプ1のブロック
と、少なくとも1つの制御ワードを含むブロック、すな
わち、図3B〜図3Dに示すタイプ2〜タイプ12のブ
ロックとに分類する。
【0053】図4Aは、エンコーダ100が、入力デー
タのブロックから生成するフレーム150の基本構造を
示している。フレームを、64ビットのペイロード・フ
ィールド152が後続する2ビットの同期フィールド1
51から構成する。同期フィールドは、2ビットの主遷
移を収容している。ペイロード・フィールドに収容され
るワードを、さらに詳細に後述するように、伝送される
ビットストリームの統計的DC平衡を維持するように、
長期自己同期スクランブラによって暗号化する。
【0054】エンコーダ100は、図4Aに示す基本構
造を備えるが、そのペイロード・フィールドの構造が異
なっている2つの異なる種類のフレームを生成する。ペ
イロード・フィールドの構造は、フレームを生成するブ
ロックが情報ワードだけから構成されるタイプ1ブロッ
クであるか否かによって決まる。ペイロード・フィール
ドの構造を、同期フィールドに記憶した主遷移によって
表示する。図4には、ブロックがタイプ1ブロックであ
る場合に、生成するフレーム153の構造を示してい
る。この場合、同期フィールド151の主遷移は01で
あり、ペイロード・フィールド152を、ブロックを構
成する8つの情報ワード、すなわち、64ビットから構
成する。
【0055】図4Cは、ブロックが、少なくとも1つの
制御ワードを含んでいるタイプ2〜タイプ12のブロッ
クである場合に生成されるフレーム156の構造を示し
ている。この場合、同期フィールド151の主遷移は1
0であり、ペイロード・フィールド152を、8ビット
のサブフィールド157と56ビットのサブフィールド
158から構成する。8ビットのサブフィールド157
を、タイプ・ワードによって占有しており、56ビット
のサブフィールド158を、圧縮バージョンのブロック
によって占有している。すなわち、ブロックに含まれる
全ての情報ワードが、不変の状態でサブフィールド15
8に含まれている。56ビットのサブフィールド158
は、少なくとも1つの制御ワードを含むブロック内にお
ける最大数の情報ワードであり、7つまでの情報ワード
を収容することが可能である。さらに、制御ワードS及
びTは、ブロック内に現れる場合、廃棄されてサブフィ
ールド158に転送されない。最後に、ブロック内に残
っている全ての制御ワードを、8ビット未満のビットを
用いて再符号化し、再符号化した制御ワードを、サブフ
ィールド158内に含める。望ましい実施態様の場合、
残りの制御ワードを、相互ハミング距離が4ビットにな
るように選択した7ビット・コードを用いて再符号化す
る。
【0056】制御ワードS及びTは、サブフィールド1
58から省略できる。フレームにおけるパケットの開始
位置またはパケットの終了位置を、サブフィールド15
7に含まれたタイプ・ワードによって表示する。ブロッ
クを、図3Cに示すタイプ3のブロック及び図3Dに示
すタイプ12のブロックのように7つの情報ワードとS
OP制御ワードSまたはEOP制御ワードTから構成す
る場合、制御ワードS及びTを省略すると、ペイロード
・フィールド158は、タイプ・ワード及び7つの情報
ワード全てを完全に収容することが可能になる。ブロッ
クを、図3Bに示すタイプ2ブロックのように、制御ワ
ードだけから構成する場合、残りの制御ワードを7ビッ
ト・ワードとして再符号化すると、ペイロード・フィー
ルド158は、タイプ・ワード及び8つの制御ワード全
てを収容することが可能になる。S及びT制御ワードを
除去し、利用するビットを少なくして、残りの制御ワー
ドを再符号化すると、情報ワードと制御ワードの他の全
ての組み合わせを、56ビット未満のビットから構成す
ることになる。
【0057】図5は、情報データのパケットを含む入力
データに64b/66b符号化を適用する方法の第1の
実施態様200を示しているフローチャートである。プ
ロセス205において実施する処理については、図6に
関連してさらに詳細に後述することにする。
【0058】この方法は、プロセス202から開始され
る。プロセス203では、入力データのブロックを受信
する。入力データは、情報ワードのパケット以外に、上
述の制御ワードを含んでいる。制御ワードは、情報ワー
ドのパケットに先行するものと、後続するものとがあ
る。ブロックはパケットより小さい。望ましい実施態様
の場合、各ブロックを、擬似XGMIIバス42から受
信した4つの並列ワードの2つの連続したクワッドから
構成する。
【0059】プロセス204において、入力データのブ
ロックにテストを実施して、ブロックが情報ワードだけ
から構成されるか否かの判定を行う。望ましい実施態様
の場合、このテストは、ただ単に、ブロックを構成する
8つのワードの制御ワード・フラグを調べるだけで実施
可能である。制御ワード・フラグを、擬似XGMIIバ
ス42を介して、ブロックを構成するワードと共に受信
する。代替案として、テストは、図7に関連してさらに
詳細に後述するように、受信時にクワッドをテストし、
ブロックを構成するクワッドのテスト結果からブロック
のテスト結果を導き出すことによって実施できる。
【0060】テスト結果がNOの場合、実行は後述する
プロセス205に進む。テスト結果がYESの場合、実
行は、プロセス206に進み、ブロックを暗号化する。
【0061】次に、実行はプロセス207に進み、フレ
ームを、暗号化ブロックの前に第1の向きの主遷移を配
置することによって形成する。望ましい実施態様の場
合、第1の向きの主遷移を、2ビット01によって与え
る。
【0062】次に、実行はプロセス208に進み、フレ
ームを伝送し、プロセス209に進んでテストを行い、
入力データの全ブロックの処理が済んだか否かの判定を
行う。テスト結果がYESの場合、実行はプロセス21
0に進み終了する。テスト結果がNOの場合、実行は、
プロセス211を経てプロセス204に戻り、次のブロ
ックの処理が可能になる。
【0063】プロセス204におけるテスト結果がNO
の場合、これは、そのブロックに少なくとも1つの制御
ワードを含んでいることを表している。実行はプロセス
205に進み、ブロックの構造特性を識別するタイプ・
ワードを生成し、ブロックを圧縮し、タイプ・ワードを
ブロックへと挿入する。タイプ・ワードは、1)ブロッ
クを制御ワードだけから構成するか否かと、2)ブロッ
クにおけるフレームの開始位置と、3)ブロックにおけ
るフレームの終了位置といったブロックの構造特性の1
つを表示する。ブロック・タイプについては、図3A〜
図3Dに関連して、詳細に上述のところである。プロセ
ス205において実施する処理については、図6に関連
してさらに詳細に後述する。
【0064】次に、実行はプロセス212に進み、ブロ
ックを暗号化する。
【0065】次に、実行はプロセス213に進み、フレ
ームを、暗号化ブロックの前に第1の向きとは逆の第2
の向きの主遷移を配置することによって形成する。望ま
しい実施態様の場合、第2の向きの主遷移を、2ビット
10によって与える。
【0066】次に、実行は、プロセス208に進み、上
述のように、フレームを伝送する。
【0067】プロセス207及び213において暗号化
を施すブロックについては、上述のところである。汎用
データ転送用途の場合、ブロックを暗号化して、受信機
が、主遷移に同期し、パケットを復号化できるという保
証を得るようにしなければならない。しかし、ランダム
・データが転送されるデータ転送用途の場合には、暗号
化プロセス207及び213の省略が可能である。ラン
ダム・データの例は、デジタル・オーディオ信号及び圧
縮データを含んでいる。
【0068】図6は、プロセス205において実施する
処理の例を示している。このプロセスにおいて、ブロッ
クを圧縮し、ブロックの構造特性を示すタイプ・ワード
を、ブロックに挿入する。構造は、ブロックにおけるパ
ケットの開始位置または終了位置及びブロックが制御ワ
ードだけから構成されているか否かを含んでいる。
【0069】プロセス220において、実行を開始す
る。プロセス221では、テストを実施して、ブロック
に、ブロックにおけるパケットの開始を表示するSOP
制御ワードSを含んでいるか否かの判定を行う。テスト
結果がNOの場合、実行は後述のプロセス222に進
む。テスト結果がYESの場合、実行はプロセス223
に進み、テストを実施して、SOP制御ワードが、ブロ
ックを構成する第1のクワッドに現れるか否かの判定を
行う。エンコーダ100によって処理する各ブロック
を、2つの連続した受信クワッドから構成している。
【0070】プロセス223によって生じるテスト結果
がNOの場合、実行はプロセス224に進み、ブロック
がタイプ4ブロックであることを示すタイプ・ワードを
生成する。タイプ4ブロックは、SOP制御ワードが第
2のクワッドに現れるブロックである。ブロック・タイ
プは、図3A〜図3Dに関連して詳細に上述のところで
ある。次に、実行は、後述のプロセス226に進む。プ
ロセス223において生じるテスト結果がYESの場
合、実行はプロセス225に進み、ブロックがタイプ3
ブロックであることを示すタイプ・ワードを生成する。
タイプ3ブロックは、SOP制御ワードが最初のクワッ
ドに現れるブロックである。
【0071】実行は、プロセス224またはプロセス2
25からプロセス226に進み、ブロックからSOP制
御ワードを除去することによって、ブロックを圧縮す
る。ブロックの圧縮によって、後述のプロセス228に
おいて、プロセス224またはプロセス225において
生成するタイプ・ワードをブロックに挿入するためのス
ペースが、ブロックに生じることになる。
【0072】次に、実行はプロセス227に進み、より
少ないビットを利用してブロックの任意の制御ワードを
再符号化することによって、ブロックの圧縮を実施す
る。プロセス226またはプロセス233が既に実行済
みの場合、実行プロセス227の効果は、ブロックをさ
らに圧縮することにある。プロセス233については後
述する。ブロックを圧縮する目的は、上述のところであ
る。望ましい実施態様の場合、より少ないビットを利用
して、8ビットの制御ワードを再符号化する。制御ワー
ドの集合は十分に少ないので、相互ハミング距離が4ビ
ットになるように選択した7ビットを用いて、制御ワー
ドを符号化できる。再符号化プロセスは、ブロックのタ
イプ・ワードを参照して、ブロックにおける制御ワード
の位置を見つけることができる。
【0073】次に、実行はプロセス228に進み、タイ
プ・ワードをブロックの先頭に挿入する。タイプ・ワー
ドを収容するスペースを、プロセス226、227、2
33の1つ以上を実行することによってブロック内に形
成する。プロセス233については後述する。
【0074】次に、実行はプロセス229に進み、主ル
ーチンに戻る。
【0075】プロセス221における結果がNOの場
合、実行はプロセス222に進み、テストを実施して、
ブロックに、パケットの終了がブロックに現れることを
表示するEOP制御文字ワードTを含んでいるか否かの
判定を行う。テスト結果がNOの場合、実行は後述のプ
ロセス230に進む。テスト結果がYESの場合、実行
はプロセス231に進み、ブロックにおけるEOP制御
ワードの位置を確認する。図3Dに示すように、ブロッ
ク内の8ワードのうち任意の1つをEOP制御ワードと
することができる。
【0076】次に、実行はプロセス232に進み、ブロ
ックにおけるEOP制御ワードの位置に従って、タイプ
・ワードを生成する。タイプ・ワードは、ブロックがタ
イプ5〜タイプ12ブロックの1つであることを表して
いる。タイプ5〜タイプ12ブロックは、図3Dに関連
して上述のように、EOP制御ワードが、ブロックにお
ける8つのワード位置の1つに現れるブロックである。
【0077】次に、実行はプロセス233に進み、ブロ
ックからEOP制御ワードを除去することによって、ブ
ロックの圧縮を行う。ブロックを圧縮する目的は、上述
のところである。
【0078】次に、実行はプロセス227に進み、上述
のように、利用するビットを少なくして、ブロック内に
残っている任意の制御ワードを再符号化することによっ
て、ブロックをさらに圧縮する。
【0079】プロセス222におけるNOのテスト結果
は、ブロックを制御ワードだけから構成していることを
表している。この場合、実行はプロセス230に進み、
ブロックがタイプ2ブロックであることを表したタイプ
・ワードを生成する。タイプ2ブロックは、制御ワード
だけから構成されるブロックである。
【0080】次に、実行はプロセス227に進み、上述
のように、利用するビットを少なくして、ブロックに含
まれる制御ワードを再符号化することによって、ブロッ
クを圧縮する。この場合、ブロックの8つのワード全て
が制御ワードであり、再符号化される。
【0081】上記処理において、ブロックに含まれてい
る情報ワードが不変のままであるという点に留意された
い。
【0082】図7は、情報データのパケットを含む入力
データに64b/66b符号化を適用する符号化方法の
第2の実施態様250を示すフローチャートである。こ
の実施態様は、ブロック・ベースではなく、クワッド・
ベースである。この方法を、プロセス251から開始す
る。プロセス252では、図1に示す擬似XGMIIバ
ス42から入力データのクワッドを受信する。さらに、
クワッドにおける各ワードの制御ワード・フラグも受信
するのが望ましい。
【0083】プロセス253では、テストを実施して、
クワッドを情報ワードだけから構成するか否かの判定を
行う。このテストは、ただ単に、クワッドの制御ワード
・フラグを調べるだけで実施可能である。テスト結果が
YESの場合、実行はプロセス254に進み、クワッド
を情報ワードだけから構成することを表したクワッド・
タイプ・コードをクワッドに付加する。次に、実行は、
後述のプロセス261に進む。テスト結果がNOの場
合、実行はプロセス255に進む。
【0084】プロセス255では、テストを実施して、
クワッド内の制御ワードのどれかにEOP制御ワードが
あるか否かの判定を行う。テスト結果がNOの場合、実
行は、後述のプロセス256に進む。テスト結果がYE
Sであれば、実行はプロセス257に進み、クワッド内
におけるEOP制御ワードの位置を確認し、プロセス2
58に進んで、クワッド・タイプ・コードをクワッドに
付加する。クワッド・タイプ・コードは、クワッド内に
おけるEOP制御ワードの位置を表す。
【0085】プロセス259では、EOP制御ワードを
クワッドから除去する。これには、クワッドが構成する
ブロックを圧縮する効果がある。
【0086】プロセス260では、上述のように、より
少ないビットを利用して、クワッド内の他の任意の制御
ワードを再符号化する。これには、クワッドが構成する
ブロックをさらに圧縮する効果がある。次に、実行は、
後述のプロセス261に進む。
【0087】プロセス255におけるテスト結果がNO
の場合、実行はプロセス256に進み、テストを実施し
て、クワッドの制御ワードのどれかにパケット開始(S
OP)制御ワードがあるか否かの判定を行う。テスト結
果がNOであれば、実行はプロセス262に進み、クワ
ッドを制御ワードだけから構成することを表したクワッ
ド・タイプ・コードをクワッドに付加する。次に、実行
は、上述のプロセス260に進み、制御ワードを再符号
化し、次に、後述のプロセス261に進む。
【0088】プロセス256におけるテスト結果がYE
Sの場合、実行はプロセス263に進み、SOP制御ワ
ードがクワッドのレーン0に現れることを示すクワッド
・タイプ・コードをクワッドに付加する。
【0089】プロセス264では、SOP制御ワード
を、クワッドから除去する。これには、クワッドが構成
要素であるブロックを圧縮する効果がある。
【0090】次に、実行は、上述のプロセス260に進
み、制御ワードを再符号化し、そして、次に述べるプロ
セス261に進む。
【0091】プロセス261では、テストを実施し、処
理を終えたばかりのクワッドが、偶数クワッドであるか
否かの判定を行う。テスト結果がYESであれば、実行
は、プロセス265を経てプロセス252に戻り、次の
クワッドを受信して処理することが可能になる。この場
合、次のクワッドは、フレームが生成されるブロックを
構成している第2のクワッドである。NOのテスト結果
は、ブロックを構成するクワッドが、両方とも受信され
て処理済みであることを表しており、実行は、プロセス
266に進む。
【0092】プロセス266では、2つのクワッドに付
加したクワッド・タイプ・コードを調べて、クワッドか
ら生成されるブロックのブロック・タイプを判定し、ブ
ロックのタイプ・ワードを生成する。例えば、偶数クワ
ッドのクワッド・タイプ・コードはSOP制御ワードが
クワッドに現れることを表し、奇数クワッドのクワッド
・タイプ・コードはクワッドを情報ワードだけから構成
することを表している場合、プロセス266は、ブロッ
クがタイプ3ブロック(図3C参照)であると判定す
る。
【0093】タイプ・ワードを、制御ワードを含むブロ
ックだけに割り当てるが、タイプ1ブロック、すなわ
ち、情報ワードだけから構成されるブロックに追加タイ
プ・ワードを割り当てることによって、処理250を単
純化できる。追加タイプ・ワードを、処理250におい
て内部的に用い、決してブロックには挿入しない。例え
ば、ワード00Hは、タイプ1ブロックのタイプ・ワー
ドとして利用可能である。
【0094】プロセス267では、ブロックがタイプ1
ブロックであるか否かをテストすることによって、ブロ
ックを情報ワードだけから構成するか否かを判定するテ
ストを実施する。テスト結果がYESであれば、実行は
プロセス268に進み、クワッドを組み合わせて、ブロ
ックを形成する。
【0095】プロセス269では、上述のようにブロッ
クを暗号化する。情報ワードがランダムであれば、この
プロセスの省略が可能である。
【0096】プロセス270では、暗号化ブロックの前
に第1の向きの主遷移を配置することによって、フレー
ムを形成する。望ましい実施態様の場合、第1の向きの
主遷移を、2ビット01によって与える。
【0097】次に、実行は、後述のプロセス274に進
む。
【0098】プロセス267において生じるテスト結果
がNOの場合、実行はプロセス271に進み、クワッド
を組み合わせてブロックを形成し、タイプ・ワードを挿
入する。タイプ・ワードを、ブロックの先頭に挿入す
る。クワッドを組み合わせる場合、情報ワードを、互い
に隣接するように、また、タイプ・ワードまたはブロッ
クの末尾にも隣接するようにシフトさせる。符号化制御
ワードを、互いに隣接するように、また、ブロックの末
尾またはタイプ・ワードにも隣接するようにシフトさせ
る(例えば、図8A〜7Lを参照のこと。)。情報ワー
ドと制御ワードとの間の全てのギャップを、充填ビット
によって充填する。
【0099】プロセス272では、上述のように、ブロ
ックの暗号化を行う。やはり、情報ワードがランダムで
あれば、このプロセスはオプションになる。
【0100】プロセス273では、暗号化ブロックの前
に第2の向きの主遷移を配置することによってフレーム
を形成する。望ましい実施態様の場合、第2の向きの主
遷移は、2ビット10によって与えられる。
【0101】実行は、さらに、次に説明するプロセス2
74に進む。
【0102】プロセス274では、フレームを伝送す
る。
【0103】プロセス275では、テストを実施して、
入力データの全てのクワッドの処理が済んだか否かの判
定を行う。テスト結果がYESの場合、実行はプロセス
276に進み終了する。テスト結果がNONO場合、実
行は、上述のように、プロセス265を経てプロセス2
52に戻り、次のクワッド、すなわち、偶数クワッドの
処理が可能になる。
【0104】図8A〜図9Fには、利用されている場
合、主遷移とタイプ・ワードを含む図3A〜図3Dに示
す12のブロック・タイプのそれぞれから生成されるフ
レームの特定の例を示している。図8Aには、図3Aに
示すタイプ1ブロックから生成されるフレーム153を
示している。このブロックを、情報ワードだけから構成
している。フレーム153では、同期フィールド151
を、2ビットの主遷移01によって充填し、ペイロード
・フィールド152を、図示のように、ブロック160
の8つの位置0〜位置7に配置した8つの情報ワードで
充填する。ペイロード・フィールドにおける情報ワード
は、文字Dと、番号と、数値8とを用いてラベル付けが
それぞれ施されている。文字Dは、情報ワードであるこ
とを表し、番号は、ブロック162における情報ワード
の位置を表し、数値8は、情報ワードを8ビットから構
成していることを表している。
【0105】図8Bには、図3Bに示すタイプ2ブロッ
クから生成されたフレームを示している。図8C及び7
Dには、図3Cに示すタイプ3及びタイプ4ブロックか
ら生成されたフレームをそれぞれ示している。一例とし
て、図8Dには、図3Cに示すタイプ4ブロックから生
成されたフレーム156を示している。タイプ4ブロッ
クを、部分的に制御ワードすなわちSOP制御ワードS
及び不特定の制御ワードZと、部分的に情報ワードDと
から構成している。フレーム156では、同期フィール
ド151を、2ビットの主遷移10によって占有し、ペ
イロード・フィールド152においては、サブフィール
ド157を、8ビットのタイプ・ワード、この例の場
合、16進数33Hによって占有している。このタイプ
・ワードは、フレームを、パケットの開始がブロックを
構成する奇数クワッドに現れるタイプ4ブロックから生
成したものであることを表している。ペイロード・フィ
ールドのサブフィールド158を、3つの符号化制御ワ
ードZと3つの8ビット情報ワードDによって占有して
いる。
【0106】サブフィールド158におけるデータ要素
は、文字DまたはZと、番号と、数値7または8とによ
ってそれぞれラベル付けを施している。文字Dは情報ワ
ードを表し、文字Zは制御ワードを表し、番号は、図8
Aに関連して上述の規定を用いたブロック内における情
報ワードまたは制御ワードの位置を表し、数値7または
8は、データ要素におけるビット数、すなわち、各符号
化制御ワードの場合の7ビットや各情報ワードの場合の
8ビットを表している。上述のように、SOP制御ワー
ドSは、廃棄され、サブフィールド158には転送され
ない。パケットがブロックの位置4から始まることを表
すSOP制御ワードの機能を、代わりに、タイプ・コー
ド33Hによって与える。
【0107】7ビットワードとして符号化した3つの符
号化制御ワードZと3つの8ビット情報ワードDとは、
フレーム156のサブフィールド158を完全には充填
しない。サブフィールドの空いている領域164を、適
合するアイドル・ビットによって充填する。あるいはま
た、サブフィールド158の空いている部分の充填に用
いられるビットに機能を割り当てることも可能である。
【0108】図8B〜図9Fに例示のタイプ・ワード
は、パケットの開始及びパケットの終了を確実に識別す
ることを保証するため、相互ハミング距離を4ビットに
なるように選択している。タイプ・ワードを、生成及び
テストが容易に行えるようにさらに選択している。選択
したタイプ・ワードの集合は、集合における各順次要素
の最初の4ビットを2進で0から15までインクリメン
トするように生成した16要素の集合のうちの11要素
の部分集合である。各要素の第2の4ビットは、最小ハ
ミング距離を保護するものであり、1)最初の4ビット
のパリティが偶数の場合の最初の4ビットの複写か、あ
るいは、2)最初の4ビットのパリティが奇数である場
合の最初の4ビットの補数になる。ゲート遅延及び待ち
時間が短い極めて単純な実施が可能になるため、16要
素の集合が最適である。
【0109】一見したところ、主遷移を構成する2ビッ
トは、2ビット・エラーのために、主遷移によって形成
するフレームの種類を、タイプ・ワード(図4B)のな
いフレームからタイプ・ワードを含むフレーム(図4
C)に変換する可能性があるという欠点を有するように
思える。これでは、イーサネットの要件を満たすのに十
分なほど頑強ではない。しかし、4ビットもの主遷移エ
ラーは、フレームの種類の順序をモニタすることによっ
て、デコーダ120において検出することが可能であ
る。上述のように、各フレームは、4つの異なる種類の
1つ、すなわち、情報ワードDだけから構成される種類
(タイプ1)と、パケットの開始Sを含む種類(タイプ
3及びタイプ4)と、パケットの終了Tを含む種類(タ
イプ5〜タイプ12)と、制御ワードZだけから構成さ
れる種類(タイプ2)とすることが可能である。通常の
操作では、4つの異なるフレーム・タイプを、所定の順
に、すなわちS,D,...,D,T,Z,...,Z,S,
D,...,D,T,Z,...,Z等の順に生成し、同じ所
定の順に受信しなければならない。受信するフレームの
種類の順序をモニタし、復号化するデータにエラー制御
ワードEを追加して、所定の順の違反のフラグを立てる
ことによって、MAC12は、ダメージを受けたパケッ
トを無効にすることができる。
【0110】図10は、エンコーダ100の第1の実施
態様を示すブロック図である。エンコーダを、タイプ・
ワード発生器181と、ペイロード・フィールド発生器
182と、64ビット・スクランブラ183と、主遷移
発生器184と、フレーム・アセンブラ185とから構
成している。
【0111】エンコーダ100において、タイプ・ワー
ド発生器181及びペイロード・フィールド発生器18
2を、擬似XGMIIバス42(図1)を介して、4×
8b/10bデコーダ32から入力データのブロックを
受信するように接続している。入力データは、制御ワー
ドと、情報ワードのパケットとから構成される。パケッ
トの前及び後に制御ワードを配置する。望ましい実施態
様の場合、ブロックは、長さが8ワード、すなわち64
ビットであり、パケットの最小サイズより小さい。ブロ
ックは、また、連続したパケット間の制御ワード数より
も少ない。エンコーダは、ブロック毎に入力データに処
理を加え、伝送のためにそれぞれのフレームを生成す
る。
【0112】タイプ・ワード発生器181は、その値
が、1)ブロックが制御ワードだけから構成されるか否
かと、2)ブロックにおけるパケットの開始位置と、
3)ブロックにおけるパケットの終了位置と、4)ブロ
ックが情報ワードだけから構成されるか否かといった相
互に排他的な構造特性の1つを表しているタイプ・ワー
ドを生成する。タイプ・ワード発生器は、タイプ・ワー
ドをペイロード・フィールド発生器182及び主遷移発
生器184に供給する。ブロックを情報ワードだけから
なるか否かを表示するタイプ・ワードの値は、主遷移発
生器184に、またオプションで、ペイロード・フィー
ルド発生器182に供給するフラグ・ビットの形態をと
ることが可能である。
【0113】ペイロード・フィールド発生器182は、
タイプ・ワードに応答して機能する。タイプ・ワード
は、ブロックが情報ワードだけから構成されることを示
す場合には、ペイロード・フィールド発生器は、ブロッ
クを採用してペイロード・フィールドを形成する。さも
なければ、タイプ・ワードが、ブロックを情報ワードだ
けにより構成しないことを示す場合には、ペイロード・
フィールド発生器は、ブロックを圧縮して、タイプ・ワ
ードをブロックへと挿入し、ペイロード・フィールドを
形成する。
【0114】ペイロード・フィールド発生器182は、
1)ブロックから任意のパケット開始制御ワードまたは
パケット終了制御ワードを除去する操作と、2)より少
ないビットを利用して、ブロック内の任意の他の制御ワ
ードを再符号化するステップとの一方または両方を実施
することによってブロックを圧縮する。望ましい実施態
様の場合、制御ワードを、相互ハミング距離が4ビット
の7ビット・コードを用いて再符号化する。ペイロード
・フィールド発生器が、ただ単にペイロード・フィール
ドとしてブロックを採用するだけか、あるいはペイロー
ド・フィールドの形成前にブロックにさらに処理を加え
るかは、完全なタイプ・ワードの代わりに、上述のフラ
グ・ビットによって決定できる。タイプ・ワードは、ブ
ロックにおけるパケット開始制御ワードまたはパケット
終了制御ワードの位置(もしあれば)と、ブロックにお
ける他の制御ワードの位置(もしあれば)を示す。
【0115】ペイロード・フィールド発生器182は、
ブロックから生成したペイロード・フィールドPFを6
4ビット・スクランブラ183に供給する。
【0116】64ビット・スクランブラ183は、高次
多項式に基づく自己同期スクランブラであり、さらに詳
細に後述する。スクランブラは、上述のように、既にラ
ンダムな入力データを伝送するためだけに設計したエン
コーダ100の実施態様では省略可能である。スクラン
ブラは、それがペイロード・フィールドPFから生成す
る暗号化ペイロード・フィールドSPFをフレーム・ア
センブラ185に供給する。
【0117】主遷移発生器184は、タイプ・ワード、
あるいは代わりに上述のフラグ・ビットに応答して機能
して主遷移を生成する。主遷移発生器は、タイプ・ワー
ドまたはフラグ・ビットが、ブロックが情報ワードだけ
から構成されることを示す場合には、第1の向きの主遷
移を生成する。さもなければ、タイプ・ワードまたはフ
ラグ・ビットが、ブロックが情報ワードだけによる構成
ではないことを示す場合には、主遷移発生器は、第1の
向きとは逆の第2の向きの主遷移を生成する。望ましい
実施態様の場合、第1の向きの主遷移は01であり、第
2の向きの主遷移は10である。図示の遷移と逆の遷移
を交互に用いることが可能である。主遷移発生器は、主
遷移MTをフレーム・アセンブラ185に供給する。
【0118】フレーム・アセンブラ185は、64ビッ
ト・スクランブラ183から暗号化ペイロード・フィー
ルドを受信すると、暗号化ペイロード・フィールドに主
遷移を付加して伝送のためのフレームを形成する。フレ
ーム・アセンブラは、ペイロード・フィールドの前に主
遷移を配置するのが望ましいが、代わりに、ペイロード
・フィールドの後に主遷移を配置することも可能であ
る。
【0119】フレーム・アセンブラは、バス44(図
1)を介して、66ビット・フレームをマルチプレクサ
34に供給する。
【0120】図11は、エンコーダ100の第2の実施
態様を示すブロック図である。この実施態様では、処理
はクワッドをベースにしている。エンコーダを、STZ
事前符号器301と、デマルチプレクサ303及びレジ
スタ304から構成されるブロック発生器302と、ペ
イロード・フィールド発生器305と、タイプ・ワード
発生器306と、スクランブラ307と、フレーム・ア
センブラ308とから構成している。
【0121】STZ事前符号器301は、擬似XGMI
Iバス42を介して、ワードのクワッドとそれぞれの制
御ワード・フラグを受信する。STZ事前符号器は、ク
ワッド毎にクワッド・タイプ・コードを生成する。クワ
ッド・タイプ・コードは、ブロックのブロック・タイプ
を表示する上述のタイプ・ワードに類似しているが、ク
ワッドに関するものである。クワッド・タイプ・コード
は、その値が、1)クワッドが情報ワードだけから構成
されるか否かと、2)クワッドが制御ワードだけから構
成されるか否かと、3)SOP制御ワードがクワッド内
に現れるか否かと、4)ブロックにおけるEOP制御ワ
ードの位置(もしあれば)といった相互に排他的な構造
特性の1つを表すコードである。特性1)及び2)は、
制御ワード・フラグを調べるだけで検出可能である。
【0122】情報ワードだけから構成されているわけで
はない各クワッドの場合、STZ事前符号器301は、
もしあれば、その制御ワード・フラグによって制御ワー
ドであることを表示したクワッド内の各ワードを再符号
化してクワッドを圧縮する。制御ワードを符号化するた
めのコードを、相互ハミング距離が4ビットになるよう
に選択する。SOP及びEOPの再符号化は、これらの
制御ワードがペイロード・フィールド発生器305によ
って後で廃棄するのでオプションである。STZ事前符
号器は、圧縮済みの可能性のあるクワッドに4つの制御
ワード・フラグとクワッド・タイプ・コードをさらに付
加して、事前符号化クワッドを形成し、41ビット幅の
バス310を介して、ブロック発生器302に供給す
る。
【0123】ブロック発生器302は、STZ事前符号
器301から連続対をなす事前符号化クワッドを受信
し、それらから8ワード・ブロックを形成する。ブロッ
ク発生器において、デマルチプレクサ303は、連続対
をなす事前符号化クワッドを受信し、41ビット幅のバ
ス311及び312を介してレジスタ304の対応する
入力に接続した出力に対して、それらを交互にスイッチ
する。
【0124】レジスタ304は、対をなす事前符号化ク
ワッドを並列に出力する。事前符号化クワッドを、それ
ぞれのクワッド・タイプ・コードと制御ワード・フラグ
からクワッドを有効に分割する2つの部分として出力す
る。レジスタが受信する対をなすクワッドは、64ビッ
ト幅のバス313を介してフレーム・コンポーザ305
に供給されるブロックBLKを形成する。対をなすクワ
ッド・タイプ・コード及びブロックに対応する制御ワー
ド・フラグを、18ビット幅のバス314によって、タ
イプ・ワード発生器306に供給する。
【0125】タイプ・ワード発生器306は、バス31
4を介して受信したブロックの対をなすクワッド・タイ
プ・コードからブロックBLKのブロック・タイプを判
定し、対応するタイプ・ワードを生成して、8ビット・
バス315を介してペイロード・フィールド発生器30
5に供給する。例えば、偶数のクワッドのクワッド・コ
ードは、クワッドが情報ワードだけから構成されること
を表しており、奇数のクワッドのクワッド・コードは、
EOP制御ワードTがクワッドの第3のワードであるこ
とを表している場合、タイプ・ワード発生器は、タイプ
11ブロックのタイプ・ワードを生成する。もう1つの
例として、両方のクワッド・コードが、対応するクワッ
ドが情報ワードだけから構成されることを表している場
合、タイプ・ワード発生器は、00のような、特殊な追
加値のタイプ・ワードを生成する。この特殊値のタイプ
・ワードは、エンコーダ100の内部だけで利用され、
ブロックがタイプ1ブロックであることを表示する。こ
の値のタイプ・ワードを、伝送のために生成するフレー
ムのペイロード・フィールド152へと挿入することは
ない(図4Bを参照のこと)。
【0126】タイプ・ワード発生器306は、ブロック
がタイプ1ブロックであると判定すると、第1の状態の
主遷移MT、すなわち望ましい実施態様の場合、01を
生成し、2ビット・バス316を介してフレーム・アセ
ンブラ308に供給する。タイプ・ワード発生器は、ブ
ロックがタイプ1ブロック以外であると判定すると、第
2の状態の主遷移MT、すなわち望ましい実施態様の場
合、10を生成し、フレーム・アセンブラに供給する。
【0127】ペイロード・フィールド発生器305は、
タイプ・ワード発生器306からブロックがタイプ1ブ
ロックであることを示す特殊値のタイプ・ワードを受信
すると、ブロックから生成されることになるフレーム1
53のペイロード・フィールド152(図4Bを参照の
こと)として、バス313を介してブロック発生器30
2から受信したブロックを採用する。ペイロード・フィ
ールド152は、サイズが64ビットであり、情報ワー
ドだけから構成されている。
【0128】ペイロード・フィールド発生器305は、
タイプ・ワード発生器306から、ブロックがタイプ1
ブロックではないことを示す値のタイプ・ワードを受信
すると、バス313を介してブロック発生器302から
受信したブロックの内容を、ブロックから生成すること
になるフレーム156のペイロード・フィールド152
のサブフィールド158(図4Cを参照のこと)に転送
し、そのタイプ・ワードをペイロード・フィールドのサ
ブフィールド157へと挿入する。この転送を実施する
場合、ブロックに現れるパケット開始制御ワード及びパ
ケット終了制御ワードは、ペイロード・フィールドに転
送されずにブロックを圧縮する。SOPまたはEOPの
ないブロックの内容のサイズが56ビット未満の場合、
ペイロード・フィールド発生器は、例えば、図9Aに示
すように、サブフィールド158を56ビットに埋め込
む。これによって、ペイロード・フィールド152の全
体サイズが64ビットになる。ペイロード・フィールド
発生器は、タイプ・ワードに応答して機能する64の3
入力データ・セレクタのバンクを用いて、ブロックの内
容をペイロード・フィールドに転送する。
【0129】ペイロード・フィールド発生器305は、
64ビット・バス317を介して、それが生成する各ペ
イロード・フィールドPFをスクランブラ307に供給
する。
【0130】64ビット・スクランブラ307は、その
特性については後述することになる、高次多項式スクラ
ンブラを利用して、ペイロード・フィールド発生器30
5から受信したペイロード・フィールドPFを暗号化す
る。スクランブラは、上述のように、既にランダムであ
る入力データを伝送するためだけに設計したエンコーダ
100の実施態様では省略可能である。64ビット・ス
クランブラ307は、64ビット幅のバス315を介し
て、暗号化ペイロード・フィールドSPFをフレーム・
アセンブラに供給する。
【0131】フレーム・アセンブラ308は、暗号化ペ
イロード・フィールドSPFに主遷移MTを付加し、6
6ビット幅のバス44を介して、結果生じる66ビット
・フレームをマルチプレクサ34(図1)に供給する。
主遷移は、ペイロード・フィールドの前端に付加するの
が望ましいが、オプションにより、ペイロード・フィー
ルドの終端に付加することも可能である。
【0132】多項式に基づく自己同期スクランブラを用
いたビットストリームの暗号化は、当該技術において既
知のところである。この符号器及び符号化方法の場合、
各フレーム150のペイロード・フィールド152(図
4Aを参照のこと)は、フレームの伝送時に、結果とし
て生じるビットストリームが統計的にDC平衡であり、
さらに、それをランダムに見えるように暗号化する。ペ
イロード・フィールドを暗号化すると、デコーダは、暗
号化していない主遷移に容易に同期することが可能にな
る。所定の用途のスクランブラを最適化するように、多
項式のタップ間隔を選択するのは困難である。この10
Gb/sイーサネット符号器用のスクランブラの場合、
多項式を下記の要件を満たすように選択する。選択する
多項式は、全てのパケット・サイズについて、スピル・
イン及びスピル・アウトの徹底した3エラー・テストに
おいて、イーサネット規格CRC32符号化の違反が生
じないようにしなければならない。多項式のタップ間隔
は、エラーの増倍によって、タイプ・ワード間のハミン
グ距離が劣化しないようにするため、8を超えなければ
ならない。多項式の次数は、故意のジャミング(jammin
g)を阻止するためには>57が望ましく、実施の複雑
性を最小限に抑えるには<64が望ましい。
【0133】発明者は、上記判定基準を満たす多項式及
びその判定基準の大部分を満たすもう1つの多項式を識
別した。望ましい選択は、x58+x19+x0である。代
替選択は、x65+x18+x0である。
【0134】望ましい実施態様の場合、ブロックを、望
ましい多項式を用いる64ビット自己同期並列スクラン
ブラを利用して暗号化する。
【0135】図12は、本発明による復号化方法の一例
280を示すフローチャートである。
【0136】この方法を、プロセス271から開始す
る。プロセス272では、バス45を介して、デマルチ
プレクサ36からフレームを受信する。プロセス273
では、暗号化ペイロード・フィールドを暗号解読する。
エンコーダがペイロードを暗号化しなかった場合には、
このプロセスを省略することが可能である(上記参照の
こと)。プロセス274では、フレームの主遷移をテス
トして、主遷移が第1の状態にあるか否かの判定を行
う。望ましい実施態様の場合、第1の状態は01であ
る。テスト結果が、フレームのペイロード・フィールド
が情報ワードだけから構成されることを表すYESの場
合、実行は、後述のプロセス277に進む。テスト結果
がNOの場合には、実行はプロセス275に進む。
【0137】プロセス274の結果がNOの場合、フレ
ームのペイロード・フィールドを情報ワードだけで構成
しているわけではないことを表しており、従って、タイ
プ・ワードを含んでいる。プロセス275では、タイプ
・ワードを、ペイロード・フィールドから抽出する。
【0138】プロセス276では、フレームのペイロー
ド・フィールドを、ペイロード・フィールドの構造に関
するタイプ・ワードによって得られる情報を利用して伸
張する。ペイロード・フィールドの伸張によって、フレ
ームを生成したブロックに対してエンコーダによって施
した圧縮と逆の操作を行う。従って、ペイロード・フィ
ールドを伸張する場合、符号化制御ワードを再符号化し
て、8ビット制御ワードを得る。さらに、ペイロード・
フィールドに、パケット開始またはパケット終了が現れ
ると、パケット開始制御ワードまたはパケット終了制御
ワードを、ペイロード・フィールドにそれぞれ挿入す
る。上述のように、タイプ・ワードは、ペイロード・フ
ィールドのどの部分を符号化制御ワードによって占有し
ているか、及び、ペイロード・フィールドにおけるパケ
ット開始またはパケット終了の位置を表す。プロセス2
76において実施する処理については、図13に関連し
て、さらに詳細に後述する。次に、実行はプロセス27
7に進む。
【0139】プロセス277では、ペイロード・フィー
ルドを受信データのブロックとして採用する。
【0140】プロセス278では、テストを実施して、
全フレームの処理が済んだか否かの判定を行う。テスト
結果がYESであれば、実行はプロセス279に進み終
了する。テスト結果がNOであれば、実行は、プロセス
280を経て、プロセス272に戻り、次のフレームの
処理が可能になる。
【0141】次に、プロセス276において、図12に
関連して上述した方法を図13に関連して述べることに
する。
【0142】実行をプロセス291から開始する。
【0143】プロセス293では、テストを実施して、
タイプ・ワードが、任意の符号化制御ワードがペイロー
ド・フィールドに現れることを表しているか否か、すな
わち、エンコーダ100が、タイプ2ブロックまたはタ
イプ4〜タイプ11ブロックからペイロード・フィール
ドを導き出したか否かの判定を行う。テスト結果がNO
の場合、実行は後述のプロセス296に進む。テスト結
果がYESの場合、実行はプロセス294に進む。
【0144】プロセス294では、タイプ・ワードを利
用して、1つ以上の符号化制御ワードによって占有した
ペイロード・フィールドの部分と、符号化制御ワードの
数とを識別する。図8A〜図9Fから明らかなように、
各ブロック・タイプから導き出されるフレーム内の符号
化制御ワードは、数が異なるが必ず連続している。しか
し、フレームによっては、符号化制御ワードがペイロー
ド・フィールドの先頭に隣接するものもあり、一方、符
号化制御ワードがペイロード・フィールドの末尾に隣接
するものもある。
【0145】プロセス295では、プロセス294によ
って識別した符号化制御ワードを復号化してもとの制御
ワードを得る。
【0146】プロセス296では、テストを実施して、
タイプ・ワードが、パケットがペイロード・フィールド
において開始または終了することを表しているか否か、
すなわち、エンコーダ100が、タイプ3〜タイプ12
ブロックからペイロード・フィールドを導き出したか否
かの判定を行う。テスト結果がNOであれば、これは、
ペイロード・フィールドをタイプ2ブロックから導き出
したことを表している。この場合、実行は、後述のプロ
セス299に進む。テスト結果がYESであれば、実行
はプロセス297に進む。
【0147】プロセス297では、ペイロード・フィー
ルドにおけるパケットの開始位置またはパケットの終了
位置をタイプ・ワードから識別する。
【0148】プロセス298では、ペイロード・フィー
ルドにSOP制御ワードSまたはEOP制御ワードTを
挿入する。挿入する制御ワードすなわち制御ワードSと
Tのいずれを挿入するのか、及び、SOPまたはEOP
制御ワードを挿入するペイロード・フィールドの位置
は、タイプ・ワードによって決まる。次に、実行はプロ
セス299に進む。
【0149】プロセス299では、実行が主ルーチンに
戻る。
【0150】プロセス295において実施する制御ワー
ドの復号化、及び、プロセス298において実施する制
御ワードの挿入の一方または両方によって、ペイロード
・フィールドに8ビット制御ワードを挿入する。この結
果、タイプ・ワードによって、また、一部のフレームで
は、充填ビットによって一様に占有されるペイロード・
フィールドのスペースを充填することになる。
【0151】図14は、本発明によるデコーダ120の
第1の実施態様を示すブロック図である。デコーダは、
フレーム・デコーダ191と、64ビット並列デスクラ
ンブラ192と、タイプ・ワード抽出器193と、ブロ
ック発生器194と、ブロック・シーケンス検出器19
5とからなる。
【0152】フレーム・デコーダ191は、66ビット
・バス45(図1)を介して、デマルチプレクサ36か
ら各66ビット・フレームを受信する。フレーム・デコ
ーダは、フレームの前端で主遷移を読み取り、タイプ・
ワード抽出器193に主遷移MTを供給する。フレーム
・デコーダは、フレームのペイロード・フィールドが構
成される残りの64ビットをデスクランブラ321に供
給する。
【0153】デスクランブラ192は、ペイロード・フ
ィールドを暗号化するためエンコーダのスクランブラ3
07(図8)によって用いられたのと同じ多項式を用い
る自己同期多項式デスクランブラである。デスクランブ
ラは、待ち時間を短縮する並列デスクランブラが望まし
い。デスクランブラは、フレーム・デコーダ191から
受信したペイロード・フィールドの暗号解除を行い、結
果として得られたペイロード・フィールドPFをタイプ
・ワード抽出器193及びブロック発生器194に供給
する。特に、ペイロード・フィールドの暗号化を施さな
かったフレームを復号化するように設計したデコーダの
場合、デスクランブラの省略が可能である。
【0154】タイプ・ワード抽出器193は、デスクラ
ンブラ192からペイロード・フィールドPFを受信
し、さらに、フレーム・デコーダ191から主遷移MT
を受信する。タイプ・ワード抽出器は、主遷移がそのペ
イロード・フィールドが情報ワードだけによる構成では
ないフレームに対応するその第2の状態にある場合に限
って機能する。タイプ・ワード抽出器は、ペイロード・
フィールド152のサブフィールド157(図4C)か
らタイプ・ワードを抽出し、ブロック発生器194及び
ブロック・シーケンス検出器195に供給する。
【0155】ブロック発生器194は、デスクランブラ
192からペイロード・フィールドPFを受信し、タイ
プ・ワード抽出器193からタイプ・ワードを受信し、
フレーム・デコーダ191から主遷移MTを受信する。
ブロック発生器は、主遷移に応答して機能する。主遷移
が第1の状態であれば、ブロック発生器は、受信データ
のブロックとしてペイロード・フィールドPFを採用す
る。主遷移が第2の状態であれば、ブロック発生器は、
ペイロード・フィールドの構造に関してタイプ・ワード
によって供給する情報を用いて、ペイロード・フィール
ドを伸張する。ペイロード・フィールドの伸張によっ
て、フレームを生成したブロックに対してエンコーダに
よって施された圧縮と逆の操作を行う。従って、ペイロ
ード・フィールドを伸張する場合、符号化制御ワードを
再符号化して、8ビット制御ワードを得るようにする。
さらに、ペイロード・フィールドに、パケット開始また
はパケット終了が現れると、パケット開始制御ワードま
たはパケット終了制御ワードを、ペイロード・フィール
ドにそれぞれ挿入する。上述のように、タイプ・ワード
は、ペイロード・フィールドのどの部分を符号化制御ワ
ードによって占有しているか、及び、ペイロード・フィ
ールドにおけるパケット開始またはパケット終了の位置
を表す。最後に、ブロック発生器が、伸張後のペイロー
ド・フィールドを受信データのブロックとして採用す
る。
【0156】ブロック発生器194は、バス43(図
1)を介して、受信データ・ブロックを4×8b/10
bデコーダ120に供給する。
【0157】デコーダは、ブロック・シーケンス・デコ
ーダ195も含んでいる。ブロック・シーケンス・デコ
ーダは、タイプ・ワード抽出器193からタイプ・ワー
ドを受信し、フレーム・デコーダ191から主遷移MT
を受信する。フレームの主遷移及びフレームのタイプ・
ワードが存在する場合、共同で、そのフレームがどのよ
うな種類のフレームであるかを規定する。上述のよう
に、フレームは、4つの異なる種類の1つ、すなわち、
情報ワードDだけから構成される種類(タイプ1ブロッ
クから生成される)と、パケットの開始Sを含む種類
(タイプ3または4ブロックから生成される)と、パケ
ットの終了Tを含む種類(タイプ5〜12ブロックの1
つから生成される)と、制御ワードZだけから構成され
る種類(タイプ2ブロックから生成される)とすること
が可能である。エンコーダは、所定の順に、すなわち
S,D,...,D,T,Z,...,Z,S,D,...,D,
T,Z,...,Z等の順に4つの異なる種類のフレーム
を生成する。これらのフレームを、デコーダ120によ
って同じ所定の順に受信しなければならない。ブロック
・シーケンス検出器は、受信フレームの種類の順序をモ
ニタして、タイプ・ワード及び主遷移によって、そのフ
レームが所定の順序に違反する種類であることを示すと
エラー・フラグERRを生成する。ブロック発生器19
4は、このエラー信号に応答して、そのフレームから生
成した受信データのブロックにエラー制御ワードEを付
加する。エラー制御ワードによって、MAC12(図
1)は、そのブロックが一部をなしているパケットを無
効にする。
【0158】図15は、本発明によるデコーダ120の
第2の実施態様を示すブロック図である。デコーダを、
フレーム・デコーダ320と、64ビット並列デスクラ
ンブラ321と、ペイロード・フィールド・デコーダ3
22と、タイプ・ワード・デコーダ323と、STZデ
コーダ324と、マルチプレクサ325とから構成して
いる。
【0159】フレーム・デコーダ320を、66ビット
・ワード・バス45によって、それが受信ビットストリ
ームから回復した各フレームを受信するデマルチプレク
サ36(図1)の出力に接続している。フレーム・デコ
ーダは、フレームの前端の主遷移を読み取り、2ビット
・バス330を介して、タイプ・ワード・デコーダ32
3に主遷移MTを供給する。フレーム・デコーダは、6
4ビット・バス331を介して、フレームの暗号化ペイ
ロード・フィールドが構成される残りの64ビットをデ
スクランブラ321に供給する。
【0160】デスクランブラ321は、ペイロード・フ
ィールドを暗号化するため、エンコーダのスクランブラ
307(図8)によって用いられたのと同じ多項式を用
いる自己同期多項式デスクランブラである。デスクラン
ブラは、待ち時間を短縮する並列デスクランブラが望ま
しい。デスクランブラは、フレーム・デコーダ320か
ら受信したペイロード・フィールドの暗号解除を行い、
64ビット・バス332を介して、結果として得られた
ペイロード・フィールドをペイロード・フィールド・デ
コーダに供給する。さらに、デスクランブラによって出
力するペイロード・フィールドの先頭に最も近い8ビッ
ト、すなわちペイロード・フィールド152(図4A)
にタイプ・ワードが存在する場合、そのタイプ・ワード
を表すビットを、8ビット・バス333を介して、タイ
プ・ワード・デコーダ323にさらに供給する。
【0161】タイプ・ワード・デコーダ323は、フレ
ーム・デコーダ320から主遷移MTを受信し、デスク
ランブラ321からその一部がタイプ・ワードである8
ビット・ワードをさらに受信する。主遷移が、ペイロー
ド・フィールドを情報ワードだけによる構成ではないこ
とを表す10の場合、バス333を介して受信した8ビ
ット・ワードは、ペイロード・フィールドから抽出した
タイプ・ワードである。タイプ・ワード・デコーダは、
タイプ・ワードをその最初の4ビットに切り捨て、4ビ
ット・バス334を介して、切り捨てられたタイプ・ワ
ードをペイロード・フィールド・デコーダ322に供給
する。あるいはまた、タイプ・ワードを切り捨てずに利
用することも可能である。
【0162】主遷移は、ペイロード・フィールドが情報
ワードだけから構成されることを表した01の場合、タ
イプ・ワード・デコーダは、バス333を介して受信し
た8ビット・ワードの復号化を実施しない。代わりに、
タイプ・ワード・デコーダは、ペイロード・フィールド
が情報ワードだけから構成されることを表す追加切り捨
てタイプ・ワードを生成する。留意すべきは、ペイロー
ド・フィールドが情報ワードだけから構成されることを
表す追加切り捨てタイプ・ワードの場合でも、タイプ・
ワードの集合は十分に少ないので、デコーダによって実
施する内部処理において、タイプ・ワードが4ビット・
コードにより確実に表現されるという点である。
【0163】タイプ・ワード・デコーダ323は、上述
のブロック・シーケンス検出器195と同様のブロック
・シーケンス検出器(不図示)をさらに含んでいる。ブ
ロック・シーケンス検出器は、主遷移MT及びタイプ・
ワードを利用して、フレームの種類の順序を追跡し、フ
レームの種類の順序が、上述の所定の順序から逸脱する
と、接続336を介して、STZデコーダ324にエラ
ー信号ERRを送信する。
【0164】ペイロード・フィールド・デコーダ322
は、デスクランブラ321からペイロード・フィールド
を受信し、タイプ・ワード・デコーダ323から対応す
る切り捨てタイプ・ワードをさらに受信する。ペイロー
ド・フィールド・デコーダは、切り捨てタイプ・ワード
を調べて、ペイロード・フィールドの構造、すなわちペ
イロード・フィールドのどのデータ要素が情報ワードで
あるかと、どのデータ要素が符号化制御ワードであるか
と、ペイロード・フィールドにおけるパケット開始また
はパケット終了(もしあれば)の位置とを確認する。切
り捨てタイプ・ワードによって規定する構造に応答し
て、ペイロード・フィールド・デコーダは、ペイロード
・フィールドの内容を8ワード、64ビットのブロック
に転送する。タイプ・ワードに応答して機能する組をな
す64の3入力データ・セレクタを利用して、これを行
うことが可能である。
【0165】タイプ・ワードがタイプ3〜タイプ12ブ
ロックに対応する場合、ペイロード・フィールド・デコ
ーダ322は、切り捨てタイプ・ワードによって表示す
るブロック内の位置にパケット開始制御ワードSまたは
パケット終了制御ワードTを挿入する。ペイロード・フ
ィールド・デコーダは、バス336の72の導体のうち
の64を介して、64ビット・ブロックをSTZデコー
ダ324に供給する。ペイロード・フィールド・デコー
ダは、バス336の残りの8つの導体を介して、ブロッ
クに関する8つの制御ワード・フラグの集合をさらに供
給する。制御ワード・フラグは、ブロック内の各ワード
が情報ワードであるか又は制御ワードであるかを示す。
ブロックのブロック・タイプによって、ブロックの各ワ
ードが情報ワードであるか又は制御ワードであるかを規
定するので、ペイロード・フィールド・デコーダは、切
り捨てタイプ・ワードに応答して、ブロック毎に、ST
Zデコーダに供給する制御ワード・フラグの集合を選択
する。
【0166】STZデコーダ324は、ペイロード・フ
ィールド・デコーダ322からブロックと共に受信する
8つの制御ワード・フラグに応答して機能する。STZ
デコーダは、ブロック内の各符号化制御ワードの符号化
を復号化してもとの8ビット制御ワードを回復する。復
号化を施すブロック内のワードを、そのワードが符号化
制御ワードであることを示すそれぞれの制御ワード・フ
ラグによって表示する。
【0167】STZデコーダ324は、ブロックの最初
の4ワード及びそれぞれの制御ワード・フラグを36ビ
ット・バス337に転送し、ブロックの第2の4ワード
及びそれぞれの制御ワード・フラグを36ビット・バス
338に転送することによって2つのクワッドを形成す
る。バス337及びバス338は、マルチプレクサ32
5に対してクワッド及びその制御ワード・フラグを並列
に供給する。
【0168】マルチプレクサ325は、バス337及び
バス338を介して受信したクワッドと、それぞれの制
御ワード・フラグとを、擬似XGMIIバス43を介し
て、4×8b/10bエンコーダ38に交互に供給す
る。
【0169】本発明は、64b/66bコードとして実
施する場合、極めてオーバヘッドの少ない符号器及び符
号化方法を提供する(3.125%)。このオーバヘッ
ドは、8b/10b(25%)よりかなり少ない。本発
明によるデコーダ及び復号化方法では、エンコーダに用
いているスクランブラ多項式を、特にイーサネット規格
のCRC−32符号化を妨げないように選択している場
合、10Gb/sイーサネット・データの優れたエラー
検出特性が得られる。デコーダ及び復号化方法では、最
小ハミング距離が4ビットのタイプ・ワード及び制御ワ
ードを利用することによって、優れた平均擬似パケット
受け入れ時間(mean time to false packet acceptanc
e:以下、「MTFPA」と呼ぶ。)が得られる。ビット
・エラー・レートが10−9で、ビット転送速度が1
0.3Gb/sの場合、このデコーダ及び復号化方法の
MTFPAは、10−11のビット・エラー・レート
で、8b/10bライン・コードを利用する1Gb/s
イーサネットとほぼ等しい。本発明によるデコーダ及び
復号化方法によれば、SONET OC−192送信機
に用いるように設計した既存のレーザを利用して、1
0.0Gb/sのビット転送速度でイーサネット・デー
タを伝送することが可能になる。本発明によるデコーダ
及び復号化方法を用いる10Gb/sイーサネット規格
は、今すぐに採用することが可能であり、12.5Gb
audで変調可能なレーザの開発を待たなくても済むこ
とになる。
【0170】本開示では、本発明の例証となる実施態様
について詳述しているが、もちろん、本発明は、記載の
実施態様にそっくりそのまま制限されるわけではなく、
付属の請求項によって定義した本発明の範囲内におい
て、さまざまな修正を実施することが可能である。
【図面の簡単な説明】
【図1】本発明によるデコーダを含む10Gb/sイー
サネット・インターフェイスの一例を示すブロック図で
ある。
【図2】本発明に基づくデコーダ及び復号化方法による
復号化に合わせてビットストリームを生成する符号器が
受信する入力データの典型的なクワッドの概略図であ
る。
【図3】AからDは、本発明に基づくデコーダ及び復号
化方法による復号化に合わせてビットストリームを生成
する、符号器によって受信することができる12の可能
性のあるブロック・タイプを示す概略図である。
【図4】AからCは、符号器が入力データのブロックか
ら生成するフレームの基本構造及び2つの種類を示す概
略図である。
【図5】本発明に基づくデコーダ及び復号化方法による
復号化に合わせてビットストリームを生成する符号化方
法の第1の実施態様を示すフローチャートである。
【図6】図5に示す方法のプロセス205において実施
する処理の一例を示すフローチャートである。
【図7】本発明に基づくデコーダ及び復号化方法による
復号化に合わせてビットストリームを生成する符号化方
法の第2のクワッド・ベースの実施態様を示すフローチ
ャートである。
【図8】AからFは、利用している場合、主遷移及びタ
イプ・ワードを含む図3A〜図3Dに示す12のブロッ
ク・タイプのそれぞれから生成されるフレームの特定の
例を示す概略図である。
【図9】AからFは、利用している場合、主遷移及びタ
イプ・ワードを含む図3A〜図3Dに示す12のブロッ
ク・タイプのそれぞれから生成されるフレームの特定の
例を示す概略図である。
【図10】本発明に基づくデコーダ及び復号化方法によ
って、復号化に合わせてビットストリームを生成する符
号器の第1の実施態様を示すブロック図である。
【図11】本発明に基づくデコーダ及び復号化方法によ
って、復号化に合わせてビットストリームを生成する符
号器の第2のクワッド・ベースの実施態様を示すブロッ
ク図である。
【図12】本発明による復号化方法の一例を示すフロー
チャートである。
【図13】図12に示す方法のプロセス276において
実施する処理の一例を示すフローチャートである。
【図14】本発明によるデコーダの第1の実施態様を示
すブロック図である。
【図15】本発明によるデコーダの第2の実施態様を示
すブロック図である。
【符号の説明】
12 媒体アクセス・コントローラ(MAC) 14 物理的コード層/物理的媒体接続モジュール(P
CS/PMA) 20 送信経路 22 受信経路 30 物理的媒体依存モジュール(PMD) 32 4×8b/10bデコーダ 34 マルチプレクサ 36 デマルチプレクサ 38 4×8b/10bエンコーダ 40 イーサネット媒体 100 エンコーダ 120 デコーダ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 Page Mill Road P alo Alto,California U.S.A. (72)発明者 バラドゥワジ・アムルトゥール アメリカ合衆国カリフォルニア州95050, サンタ・クララ (72)発明者 リチャード・ダブリュ・ダガン アメリカ合衆国カリフォルニア州95124, サン・ノゼ

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 情報ワードのパケットを表現し、前記パ
    ケットに先行及び後続する符号化制御ワードをさらに表
    現するフレームであって、主遷移とペイロード・フィー
    ルドをそれぞれ含み、前記ペイロード・フィールドは、
    (a)前記情報ワードのいくつかだけで構成されるか、
    (b)前記ペイロード・フィールドの構造を識別するタ
    イプ・ワードを含むかのどちらか1つであり、前記主遷
    移が、ペイロード・フィールドが前記情報ワードのいく
    つかだけで構成される場合には第1の状態になり、さも
    なければ第2の状態になるフレームの集合のうちの1つ
    のデータを復号化する方法であって、 前記主遷移が前記第1の状態にある場合を見出すステッ
    プと、 前記主遷移が前記第1の状態にある場合には、 前記ペイロード・フィールドを受信データのブロックと
    して採用するステップと、 前記主遷移が前記第1の状態にない場合には、 前記ペイロード・フィールドから前記タイプ・ワードを
    抽出するステップと、 前記タイプ・ワードに応答して、前記ペイロード・フィ
    ールドを伸張するステップと、 伸張後の前記ペイロード・フィールドを受信データのブ
    ロックとして採用するステップとを含んでなるデータの
    復号化方法。
  2. 【請求項2】 前記ペイロード・フィールドが少なくと
    も1つの前記符号化制御ワード含んでおり、前記ペイロ
    ード・フィールドの伸張ステップが、 前記タイプ・ワードを用いて、前記符号化制御ワードの
    少なくとも1つによって占有している前記ペイロード・
    フィールドの一部を識別するステップと、 前記タイプ・ワードによって識別した前記ペイロード・
    フィールドの前記一部における前記少なくとも1つの符
    号化制御ワードを復号化するステップとを含んでいる請
    求項1に記載の方法。
  3. 【請求項3】 前記タイプ・ワードが、(a)前記パケ
    ットの開始と(b)前記パケットの終了との1つの前記
    ペイロード・フィールドにおける位置を規定するステッ
    プと、 前記ペイロード・フィールドの伸張ステップが、前記タ
    イプ・ワードによって規定する前記ペイロード・フィー
    ルドの位置へと、(a)パケット開始制御ワードと
    (b)パケット終了制御ワードとのそれぞれ1つをさら
    に挿入するステップとを含んでいる請求項2に記載の方
    法。
  4. 【請求項4】 前記タイプ・ワードが、(a)前記パケ
    ットの開始と(b)前記パケットの終了との1つの前記
    ペイロード・フィールドにおける位置を識別するステッ
    プと、 前記ペイロード・フィールドの伸張が、前記タイプ・ワ
    ードによって規定する前記ペイロード・フィールドの位
    置に、(a)パケット開始制御ワードと(b)パケット
    終了制御ワードとのそれぞれ1つを挿入するステップと
    を含んでいる請求項1に記載の方法。
  5. 【請求項5】 前記フレームが、順に、前記パケットの
    開始を含むペイロード・フィールドを備えるフレーム
    と、前記情報ワードのいくつかだけで構成されるペイロ
    ード・フィールドを備えるフレームと、前記パケットの
    終了を含むペイロード・フィールドを備えるフレーム
    と、制御ワードだけから構成されるペイロード・フィー
    ルドを備えるフレームとからなる所定のフレームシーケ
    ンスにおけるフレームであって、 前記フレームの前記ペイロード・フィールドに含まれて
    いる前記主遷移及び任意のタイプ・ワードを調べて、前
    記フレームが前記所定のシーケンスに従っていない場
    合、それを検出するステップと、 前記フレームが前記所定のシーケンスに従っていない場
    合、前記ペイロード・フィールドにERROR制御ワー
    ドを挿入するステップとをさらに含んでいる請求項1に
    記載の方法。
  6. 【請求項6】 前記ペイロード・フィールドを暗号化す
    るステップと、 前記ペイロード・フィールドの暗号解読を行うステップ
    とをさらに含んでいる請求項1に記載の方法。
  7. 【請求項7】 前記ペイロード・フィールドの暗号解読
    において、前記ペイロード・フィールドを、高次多項式
    を用いて暗号解読するステップがある請求項6に記載の
    方法。
  8. 【請求項8】 前記ペイロード・フィールドが、少なく
    とも1つの前記符号化制御ワードを含んでおり、前記ペ
    イロード・フィールドの伸張が、 前記ペイロード・フィールドを受信データの前記ブロッ
    クとして採用するステップと、 前記タイプ・ワードに応答して、前記ブロックの各ワー
    ドに対して、前記ワードが符号化制御ワードである場
    合、それを表示するコード・ワード・フラグを生成する
    ステップと、 前記コード・ワード・フラグによって符号化制御ワード
    であることを表示した前記ブロックの各ワードを復号化
    するステップとを含んでいる請求項1に記載の方法。
  9. 【請求項9】 前記タイプ・ワードが、(a)前記パケ
    ットの開始と(b)前記パケットの終了との1つの前記
    ペイロード・フィールドにおける位置を規定するステッ
    プと、 前記ペイロード・フィールドの伸張が、前記タイプ・ワ
    ードによって規定した前記ペイロード・フィールドの位
    置へと(a)パケット開始制御ワードと(b)パケット
    終了制御ワードとのそれぞれ1つをさらに挿入するステ
    ップとを含んでいる請求項8に記載の方法。
  10. 【請求項10】 情報ワードのパケットを表現し、前記
    パケットに先行及び後続する符号化制御ワードをさらに
    表現するフレームであって、主遷移とペイロード・フィ
    ールドをそれぞれ含み、前記ペイロード・フィールド
    が、(a)前記情報ワードのいくつかだけで構成され、
    (b)前記ペイロード・フィールドの構造を識別するタ
    イプ・ワードを含んでおり、前記主遷移が、前記ペイロ
    ード・フィールドが前記情報ワードのいくつかだけで構
    成される場合には第1の状態になり、さもなければ第2
    の状態になるフレームの集合のうちの1つであるフレー
    ムのデータを復号化するためのデコーダであって、 前記フレームを受信し、前記フレームを前記主遷移と前
    記ペイロード・フィールドに分離するフレーム・デコー
    ダと、 前記フレーム・デコーダから前記ペイロード・フィール
    ド及び前記主遷移を受信するように接続されていて、前
    記主遷移が前記第2の状態にある場合にのみ動作し、前
    記ペイロード・フィールドから前記タイプ・ワードを抽
    出するタイプ・ワード抽出器と、 前記ペイロード・フィールドと、前記タイプ・ワード
    と、前記主遷移とを受信するように接続しているブロッ
    ク発生器とを含んでなり、 前記主遷移が前記第1の状態にある場合には、前記ペイ
    ロード・フィールドを受信データのブロックとして採用
    し、 前記主遷移が前記第2の状態にある場合には、前記タイ
    プ・ワードに応答して、前記ペイロード・フィールドを
    伸張し、伸張後の前記ペイロード・フィールドを受信デ
    ータの前記ブロックとして採用する働きをする、データ
    を復号化するためのデコーダ。
  11. 【請求項11】 前記ペイロード・フィールドが、少な
    くとも1つの前記符号化制御ワードを含んでおり、前記
    ブロック発生器は、 前記符号化制御ワードの少なくとも1つによって占有し
    た前記ペイロード・フィールドの一部を識別するタイプ
    ・ワード・デコーダと、 前記タイプ・ワード・デコーダによって識別した前記ペ
    イロード・フィールドの前記一部における前記少なくと
    も1つの符号化制御ワードを復号化することによって、
    前記ペイロード・フィールドを伸張する制御ワード・デ
    コーダとを含んでいる請求項10に記載のデコーダ。
  12. 【請求項12】 前記タイプ・ワードが、(a)前記パ
    ケットの開始と(b)前記パケットの終了とのうちの1
    つの前記ペイロード・フィールドにおける位置を規定す
    る手段と、 前記ブロック発生器が、前記タイプ・ワードによって規
    定した前記ペイロード・フィールドの位置に(a)パケ
    ット開始制御ワードと(b)パケット終了制御ワードと
    のそれぞれ1つを挿入することによって、前記ペイロー
    ド・フィールドを伸張する制御ワード挿入モジュールを
    さらに含む手段とを含んでいる請求項11に記載のデコ
    ーダ。
  13. 【請求項13】 前記タイプ・が、(a)前記パケット
    の開始と(b)前記パケットの終了との1つの前記ペイ
    ロード・フィールドにおける位置を規定する手段と、 前記ブロック発生器が、前記タイプ・ワードによって規
    定した前記ペイロード・フィールドの位置に(a)パケ
    ット開始制御ワードと(b)パケット終了制御ワードの
    それぞれ1つを挿入することによって、前記ペイロード
    ・フィールドを伸張する制御ワード挿入モジュールを含
    む手段とを含んでいる請求項10に記載のデコーダ。
  14. 【請求項14】 前記フレームが、順に、前記パケット
    の開始を含むペイロード・フィールドを備えるフレーム
    と、前記情報ワードのいくつかだけで構成されるペイロ
    ード・フィールドを備えるフレームと、前記パケットの
    終了を含むペイロード・フィールドを備えるフレーム
    と、制御ワードだけから構成されるペイロード・フィー
    ルドを備えるフレームとからなる所定のフレームシーケ
    ンスにおけるフレームであって、 前記デコーダが、前記フレーム・デコーダから前記主遷
    移を受信し、前記タイプ・ワード抽出器からタイプ・ワ
    ードを受信するように接続しており、前記主遷移及び前
    記タイプ・ワードに応答して、前記フレームが前記所定
    のシーケンスに従っていない場合、ERROR信号を発
    生する働きをする擬似フレーム検出器をさらに含む手段
    と、 前記ブロック発生器が、前記ERROR信号に応答し
    て、前記ブロックにERROR制御ワードを挿入するよ
    うに構成している手段とを含んでいる請求項10に記載
    のデコーダ。
  15. 【請求項15】 前記ペイロード・フィールドが、少な
    くとも1つの前記符号化制御ワードを含んでおり、前記
    ブロック発生器が、 前記ブロックとしてペイロード・フィールドを採用し、
    前記タイプ・ワードに応答して、前記ブロックの各ワー
    ドに対して、前記ワードが符号化制御ワードである場
    合、それを表示するコード・ワード・フラグを生成する
    働きをするペイロード・フィールド・デコーダと、 前記コード・ワード・フラグによって符号化制御ワード
    であると表示したブロックの各ワードを復号化するST
    Zデコーダとを含んでいる請求項10に記載のデコー
    ダ。
  16. 【請求項16】 前記タイプ・ワードが、(a)前記パ
    ケットの開始と(b)前記パケットの終了との1つの前
    記ペイロード・フィールドにおける位置を規定する手段
    と、 前記ブロック発生器に、前記タイプ・ワードによって規
    定した前記ペイロード・フィールドの位置に(a)パケ
    ット開始制御ワードと(b)パケット終了制御ワードの
    それぞれ1つを挿入する制御ワード挿入モジュールをさ
    らに含む手段とを含んでいる請求項15に記載のデコー
    ダ。
  17. 【請求項17】 前記ペイロード・フィールドを暗号化
    している手段と、 前記フレーム・デコーダから前記ペイロード・フィール
    ドを受信するように接続したデスクランブラをさらに含
    む前記デコーダとを含んでいる請求項10に記載のデコ
    ーダ。
  18. 【請求項18】 前記デスクランブラが、高次多項式を
    用いて機能する手段を含んでいる請求項17に記載のデ
    コーダ。
JP2001061776A 2000-03-06 2001-03-06 パケット化直列データの復号化方法及びデコーダ Withdrawn JP2001308712A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/519840 2000-03-06
US09/519,840 US6650638B1 (en) 2000-03-06 2000-03-06 Decoding method and decoder for 64b/66b coded packetized serial data

Publications (1)

Publication Number Publication Date
JP2001308712A true JP2001308712A (ja) 2001-11-02

Family

ID=24070013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001061776A Withdrawn JP2001308712A (ja) 2000-03-06 2001-03-06 パケット化直列データの復号化方法及びデコーダ

Country Status (4)

Country Link
US (1) US6650638B1 (ja)
EP (1) EP1133123B1 (ja)
JP (1) JP2001308712A (ja)
DE (1) DE60124443T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529146A (ja) * 2003-07-11 2007-10-18 テクノバス qB/rBおよびxB/yB符号化ビットストリームの間の変換を伴う、追加ビットストリームの一次ビットストリームとの多重化
JP2010011454A (ja) * 2008-06-25 2010-01-14 Intel Corp 符号化方法、システム及びコード
JP2021533691A (ja) * 2018-11-26 2021-12-02 華為技術有限公司Huawei Technologies Co., Ltd. サービスビットストリームを処理する方法及び装置

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037018A1 (en) * 2000-09-26 2002-03-28 Lentine Anthony L. Apparatus and method for reducing the line rate of time-multiplexed signals
US6959015B1 (en) * 2001-05-09 2005-10-25 Crest Microsystems Method and apparatus for aligning multiple data streams and matching transmission rates of multiple data channels
US7002967B2 (en) * 2001-05-18 2006-02-21 Denton I Claude Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks
US7103038B1 (en) * 2001-07-02 2006-09-05 Juniper Networks, Inc. Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath
US6920183B2 (en) 2001-09-26 2005-07-19 Intel Corporation Crosstalk equalization for input-output driver circuits
US6934597B1 (en) * 2002-03-26 2005-08-23 Lsi Logic Corporation Integrated circuit having integrated programmable gate array and method of operating the same
EP1351462A1 (en) * 2002-03-29 2003-10-08 MystiCom, Ltd. Error Correcting 8B/10B Transmission System
US7809021B2 (en) * 2002-07-10 2010-10-05 Solarflare Communications, Inc. Communication system and encoding method having low overhead
US7522641B2 (en) * 2003-04-25 2009-04-21 Farrokh Mohamadi Ten gigabit copper physical layer system
US7321597B2 (en) * 2004-03-18 2008-01-22 Jeknouus, Inc. Method and apparatus for remote network management over ethernet connections
US7876900B1 (en) * 2005-05-23 2011-01-25 Force 10 Networks, Inc. Hybrid scrambled transmission coding
US7440513B2 (en) * 2005-05-24 2008-10-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Coding and decoding packetized data
US7487426B2 (en) * 2005-10-17 2009-02-03 Enigma Semiconductor, Inc. 64b/66b coding apparatus and method
US7274315B2 (en) * 2005-11-07 2007-09-25 Broadcom Corporation Scrambled block encoder
US7729389B1 (en) * 2005-11-18 2010-06-01 Marvell International Ltd. 8/10 and 64/66 aggregation
US7697529B2 (en) 2006-02-28 2010-04-13 Cisco Technology, Inc. Fabric channel control apparatus and method
US7903679B1 (en) 2006-04-11 2011-03-08 Altera Corporation Power supply filtering for programmable logic device having heterogeneous serial interface architecture
US7616657B2 (en) * 2006-04-11 2009-11-10 Altera Corporation Heterogeneous transceiver architecture for wide range programmability of programmable logic devices
US8552891B2 (en) * 2006-05-27 2013-10-08 Samsung Electronics Co., Ltd. Method and apparatus for parallel data interfacing using combined coding and recording medium therefor
KR100782327B1 (ko) * 2006-05-27 2007-12-06 삼성전자주식회사 반도체 장치 사이의 단일형 병렬데이터 인터페이스 방법,기록매체 및 반도체 장치
US7602318B1 (en) * 2006-08-07 2009-10-13 Integrated Device Technology, Inc. Method and apparatus for improved efficiency in protocols using character coding
CN101507155B (zh) * 2006-09-22 2015-01-21 日本电信电话株式会社 复用传输系统以及复用传输方法
US8171370B2 (en) * 2006-11-14 2012-05-01 Futurewei Technologies, Inc. Method and apparatus for applying forward error correction in 66b systems
US9014563B2 (en) 2006-12-11 2015-04-21 Cisco Technology, Inc. System and method for providing an Ethernet interface
US8589770B2 (en) * 2007-02-26 2013-11-19 Ati Technologies Ulc Robust control/delineation in serial streams
US7477169B2 (en) * 2007-02-26 2009-01-13 Ati Technologies Ulc Robust control/delineation in serial streams
JP2008227792A (ja) * 2007-03-12 2008-09-25 Nec Corp トランスポンダ、伝送システム、伝送方法及び伝送プログラム
CN101312349B (zh) * 2007-05-26 2010-08-25 华为技术有限公司 信息块编码及同步检测的方法和装置
US7949134B2 (en) * 2007-08-01 2011-05-24 Force 10 Networks, Inc. Multiplexed multilane hybrid scrambled transmission coding
CN101436955B (zh) * 2007-11-12 2012-04-04 华为技术有限公司 以太网物理层oam开销的发送、接收方法及发送、接收装置
JP4988544B2 (ja) * 2007-12-28 2012-08-01 ルネサスエレクトロニクス株式会社 データ処理装置およびデータ処理方法並びにプログラム
CN101488827B (zh) * 2008-01-14 2015-07-08 华为技术有限公司 实现数据报错的方法和装置
WO2010019250A2 (en) 2008-08-11 2010-02-18 Solarflare Communications, Inc. Method of synchronization for low power idle
US8461848B2 (en) * 2008-12-10 2013-06-11 Marvell International Ltd. Cable diagnostics for Base-T systems
PL216621B1 (pl) 2008-12-12 2014-04-30 Pietrak Rafał Zakład Techniki Komputerowej Metoda kodowania i dekodowania synchronicznej transmisji szeregowej, zwłaszcza w urządzeniach energooszczędnych i na łączach światłowodowych
US8347199B2 (en) * 2009-01-21 2013-01-01 Cisco Technology, Inc. Enhanced error detection in multilink serdes channels
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9083576B1 (en) 2010-05-20 2015-07-14 Kandou Labs, S.A. Methods and systems for error detection and correction using vector signal prediction
US8718184B1 (en) 2012-05-03 2014-05-06 Kandou Labs S.A. Finite state encoders and decoders for vector signaling codes
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9106238B1 (en) 2010-12-30 2015-08-11 Kandou Labs, S.A. Sorting decoder
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9362962B2 (en) 2010-05-20 2016-06-07 Kandou Labs, S.A. Methods and systems for energy-efficient communications interface
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US9275720B2 (en) 2010-12-30 2016-03-01 Kandou Labs, S.A. Differential vector storage for dynamic random access memory
US8699523B2 (en) * 2011-08-01 2014-04-15 Cisco Technology, Inc. Inducing protocol violations for identifying a stream of information
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
WO2014113727A1 (en) 2013-01-17 2014-07-24 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
WO2014124450A1 (en) 2013-02-11 2014-08-14 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
CN105379170B (zh) 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
CN105393512B (zh) 2013-06-25 2019-06-28 康杜实验室公司 具有低接收器复杂度的向量信令
CN104426629B (zh) 2013-08-30 2017-08-04 华为技术有限公司 一种物理层编解码方法及其装置
WO2015077608A1 (en) 2013-11-22 2015-05-28 Kandou Labs SA Multiwire linear equalizer for vector signaling code receiver
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
US9369312B1 (en) 2014-02-02 2016-06-14 Kandou Labs, S.A. Low EMI signaling for parallel conductor interfaces
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
WO2015131203A1 (en) 2014-02-28 2015-09-03 Kandou Lab, S.A. Clock-embedded vector signaling codes
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
EP3138253A4 (en) 2014-07-10 2018-01-10 Kandou Labs S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
EP3152879B1 (en) 2014-07-21 2019-09-04 Kandou Labs S.A. Multidrop data transfer
CN110008166B (zh) 2014-08-01 2023-07-18 康杜实验室公司 带内嵌时钟的正交差分向量信令码
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
US10256944B1 (en) * 2015-04-23 2019-04-09 Marvell International Ltd. Controlling false packet acceptance
KR102517583B1 (ko) 2015-06-26 2023-04-03 칸도우 랩스 에스에이 고속 통신 시스템
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
EP3408935B1 (en) 2016-01-25 2023-09-27 Kandou Labs S.A. Voltage sampler driver with enhanced high-frequency gain
EP3826184A1 (en) 2016-04-22 2021-05-26 Kandou Labs, S.A. High performance phase locked loop
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10056903B2 (en) 2016-04-28 2018-08-21 Kandou Labs, S.A. Low power multilevel driver
WO2017189931A1 (en) 2016-04-28 2017-11-02 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
CN110741562B (zh) 2017-04-14 2022-11-04 康杜实验室公司 向量信令码信道的流水线式前向纠错
DE112018002643T5 (de) 2017-05-22 2020-05-07 Invention Mine, Llc Multimodale datengetriebene taktwiederherstellungsschaltung
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
WO2019133897A1 (en) 2017-12-28 2019-07-04 Kandou Labs, S.A. Synchronously-switched multi-input demodulating comparator
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
CN112543158A (zh) * 2020-12-18 2021-03-23 深圳市紫光同创电子有限公司 64B/66B转换的serdes架构
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder
US11831472B1 (en) 2022-08-30 2023-11-28 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438621A (en) * 1988-11-02 1995-08-01 Hewlett-Packard Company DC-free line code and bit and frame synchronization for arbitrary data transmission
US5022051A (en) * 1988-11-02 1991-06-04 Hewlett-Packard Company DC-free line code for arbitrary data transmission
DE69128616T2 (de) * 1990-11-13 1998-08-06 Hewlett Packard Co Gleichstromfreier leitungskode und bit- und rahmensynchronisation für beliebige datenübertragung
US5430738A (en) * 1991-01-31 1995-07-04 Pioneer Electronic Corporation Information transmission system for transmitting a digital information signal divided into packets with an information signal error diagnosis and correction function
US5583562A (en) * 1993-12-03 1996-12-10 Scientific-Atlanta, Inc. System and method for transmitting a plurality of digital services including imaging services
US6584118B1 (en) * 1998-08-27 2003-06-24 Nortel Networks Limited Payload mapping in synchronous networks
CA2273522C (en) * 1999-06-01 2009-03-24 Nortel Networks Corporation High speed ethernet based on sonet technology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529146A (ja) * 2003-07-11 2007-10-18 テクノバス qB/rBおよびxB/yB符号化ビットストリームの間の変換を伴う、追加ビットストリームの一次ビットストリームとの多重化
JP2010011454A (ja) * 2008-06-25 2010-01-14 Intel Corp 符号化方法、システム及びコード
JP2021533691A (ja) * 2018-11-26 2021-12-02 華為技術有限公司Huawei Technologies Co., Ltd. サービスビットストリームを処理する方法及び装置
US12074696B2 (en) 2018-11-26 2024-08-27 Huawei Technologies Co., Ltd. Method and apparatus for processing service bitstream

Also Published As

Publication number Publication date
US6650638B1 (en) 2003-11-18
EP1133123A2 (en) 2001-09-12
DE60124443D1 (de) 2006-12-28
EP1133123B1 (en) 2006-11-15
DE60124443T2 (de) 2007-09-20
EP1133123A3 (en) 2004-05-19

Similar Documents

Publication Publication Date Title
JP4651834B2 (ja) パケット化直列データを符号化するための符号化方法および符号器
JP2001308712A (ja) パケット化直列データの復号化方法及びデコーダ
US7738601B2 (en) Coding and decoding packetized data
US8065584B2 (en) Transmitting data words
JP5321981B2 (ja) データを符号化および復号化するための方法および機器
EP2975858B1 (en) Method for processing data in the ethernet, physical layer chip and ethernet device
US6628725B1 (en) Method and system for encoding data for transmission over a serial link
EP0977411B1 (en) Block code with limited disparity
JP2003289286A (ja) 多重変換装置、逆多重変換装置および多重伝送システム
US8024558B2 (en) Method and system for providing synchronous running encoding and encryption
US6859154B2 (en) Method to overlay a secondary communication channel onto an encoded primary communication channel
US9166618B2 (en) Data encoding and decoding
CN101312385B (zh) 信息编码译码方法及装置
CN103856283B (zh) 一种40g以太网的编码装置和方法
US8031695B2 (en) HDLC encoding and decoding techniques
CN112583771A (zh) 数据映射器与数据映射方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080521