[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001352040A - Semiconductor integrated circuit device and its manufacturing method - Google Patents

Semiconductor integrated circuit device and its manufacturing method

Info

Publication number
JP2001352040A
JP2001352040A JP2000171496A JP2000171496A JP2001352040A JP 2001352040 A JP2001352040 A JP 2001352040A JP 2000171496 A JP2000171496 A JP 2000171496A JP 2000171496 A JP2000171496 A JP 2000171496A JP 2001352040 A JP2001352040 A JP 2001352040A
Authority
JP
Japan
Prior art keywords
coil
inductor
integrated circuit
semiconductor integrated
eddy current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000171496A
Other languages
Japanese (ja)
Other versions
JP3909799B2 (en
Inventor
Tetsuo Inoue
哲夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000171496A priority Critical patent/JP3909799B2/en
Publication of JP2001352040A publication Critical patent/JP2001352040A/en
Application granted granted Critical
Publication of JP3909799B2 publication Critical patent/JP3909799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device which obtains an inductor with a high Q-value, which suppresses eddy currents as an element which increases a coil resistance. SOLUTION: Firstly, a coil is divided into a plurality of coils. Consequently, local concentration of a magnetic field can be suppressed, and the coil resistance due to the eddy current can be reduced. Secondly, the coils are formed on different planes which are parallel to each other, and the resistivity of the coils themselves can be reduced. Although the two constitutions can be adopted independently of each other, the inductor having both constitutions can also be formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばスイッチン
グ電源用チョークコイルやトランスなどの各種高周波部
品に使用される平面型磁気素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planar magnetic element used for various high-frequency components such as a choke coil for a switching power supply and a transformer.

【0002】[0002]

【従来の技術】最近、マルチメディア時代の到来ととも
に、各種の携帯用電子機器は、LSI技術によるところ
の電子回路の集積度の向上、部品実装技術の進展、さら
にリチウム電池やニッケル水素電池などの高エネルギ電
池の登場とあいまって、電子機器の高機能化、小型化、
薄型化、軽量化が進められている。
2. Description of the Related Art Recently, with the advent of the multimedia age, various portable electronic devices have been improved in the degree of integration of electronic circuits by LSI technology, the progress of component mounting technology, and the development of lithium batteries and nickel hydrogen batteries. With the advent of high-energy batteries, electronic devices have become more sophisticated, smaller,
Thinning and weight reduction are being promoted.

【0003】ところで、このような電子機器の電源部に
は安定化電源部としてスイッチング電源が用いられる
が、このようなスイッチング電源は高い電力変換効率を
維持しながら小型軽量化することが困難とされており、
そのサイズ、重量、コストのいずれについても、機器全
体の中でそれの占める割合が上昇の一途を辿っている。
そこで、最近この対策として電源のスイッチング周波数
を高めて小型のインダクタやトランス、コンデンサなど
の電源用部品を使用可能とすることにより、小型軽量化
を実現することが考えられるようになってきた。
A switching power supply is used as a stabilizing power supply for the power supply of such electronic equipment. However, it is difficult to reduce the size and weight of such a switching power supply while maintaining high power conversion efficiency. And
Regarding the size, weight, and cost, the proportion of the total equipment in the apparatus is steadily increasing.
Therefore, recently, as a countermeasure, it has been considered to realize a reduction in size and weight by increasing the switching frequency of the power supply to enable use of power supply components such as small inductors, transformers, and capacitors.

【0004】スイッチング周波数が上昇し、GHz帯と
なると、回路のスペックが変化しないと仮定して、要求
されるインダクタンス、キャパシタンスの絶対値は小さ
くなる。外付け部品によりこれらに対応しようとした場
合、外付けであるため、IC内部とこれらの素子との接
続に伴う寄生容量、寄生インダクタンスが外付け部品の
容量、インダクタンスに対し無視することが不可能とな
ってきており、そのためIC精度向上のためには、イン
ダクタ、キャパシタをIC内部に設けることが必要にな
ってきている。
When the switching frequency increases and reaches the GHz band, the absolute values of required inductance and capacitance become smaller assuming that the specifications of the circuit do not change. If an external component is used to cope with these factors, the parasitic capacitance and parasitic inductance associated with the connection between the IC and these elements cannot be ignored with respect to the capacitance and inductance of the external component. Therefore, in order to improve the accuracy of the IC, it is necessary to provide an inductor and a capacitor inside the IC.

【0005】[0005]

【発明が解決しようとする課題】インダクタの性能を表
す指数としてQ値(Quality Factor)なるものがある。
この指数は、
There is a Q factor (Quality Factor) as an index indicating the performance of an inductor.
This index is

【0006】[0006]

【数1】 (Equation 1)

【0007】と表されるが、高Q値のインダクタを得る
ためには、Lを大きくするか、あるいはRを小さくする
ことが必要である。しかし、Rを大きくすることなくL
を大きくするには、大面積のLを作成する必要があり、
IC自体が大きくなってしまう。また、基板/導体間の
寄生容量が大きくなってしまう。従って、Rを小さくす
る必要がある。
However, in order to obtain an inductor having a high Q value, it is necessary to increase L or reduce R. However, without increasing R, L
In order to increase, it is necessary to create a large area L,
The IC itself becomes large. In addition, the parasitic capacitance between the substrate and the conductor increases. Therefore, it is necessary to reduce R.

【0008】本発明はこれを鑑み、コイルの高周波抵抗
を小さくし、高いQ値のインダクタを得ることを目的と
する。
In view of the foregoing, it is an object of the present invention to reduce the high-frequency resistance of a coil and obtain an inductor having a high Q value.

【0009】[0009]

【課題を解決するための手段】上記問題点を解決するた
め本願発明は、 ICチップ上に形成されるインダクタにおいて、導体
表面長が大きくなるようにその断面形状に凹凸が形成さ
れていること、 ICチップ上に形成されるインダクタにおいて、コイ
ルを複数に分割し、並列に接続してなること、 ICチップ上に形成されるインダクタにおいて、コイ
ルが少なくとも2つ以上の異なる平面上に形成されるこ
と、 ICチップ上に形成されるインダクタにおいて、複数
に分割されたコイルが互いに異なる平面上に形成される
こと を特徴とする。
In order to solve the above-mentioned problems, the present invention relates to an inductor formed on an IC chip, in which irregularities are formed in the cross-sectional shape so as to increase the conductor surface length; In the inductor formed on the IC chip, the coil is divided into a plurality of parts and connected in parallel. In the inductor formed on the IC chip, the coil is formed on at least two or more different planes. In an inductor formed on an IC chip, a plurality of divided coils are formed on different planes.

【0010】インダクタを構成するコイルの高周波にお
ける比抵抗はコイル断面の導体表面長に大きく依存す
る。従って上記の構成によれば導体表面長を大きくと
ることが可能となるため、渦電流損失に起因するコイル
の比抵抗の増加を抑えることが可能となる。
[0010] The specific resistance at high frequencies of the coil constituting the inductor greatly depends on the conductor surface length of the coil cross section. Therefore, according to the above configuration, it is possible to increase the conductor surface length, and it is possible to suppress an increase in the specific resistance of the coil due to eddy current loss.

【0011】によれば、コイルを分割することで、さ
らにコイル断面の導体表面積を大きくすることができ
る。また、渦電流の主要因となるコイル形成面と同一面
内における成分を抑制し、コイル抵抗の増加を抑えるこ
とが可能となる。
According to the above structure, by dividing the coil, the conductor surface area of the coil cross section can be further increased. In addition, it is possible to suppress components in the same plane as the coil forming surface, which is a main factor of the eddy current, and suppress an increase in coil resistance.

【0012】によれば、コイルを貫く磁束分布がの
場合と比べ、コイル形成面に対し垂直な成分が低減し、
面内成分が大きくなる。これは渦電流のコイル形成面に
対し垂直な成分が増加し、平行な成分が減少することを
意味する。渦電流損失は渦電流の大きさの2乗に比例す
るため、トータルの渦電流損失は低減する。つまりコイ
ルに鎖交する垂直磁束成分を小さくすることで渦電流を
低減できる。
According to this, the component perpendicular to the coil forming surface is reduced as compared with the case where the magnetic flux distribution penetrating the coil is
In-plane components increase. This means that the component perpendicular to the coil forming surface of the eddy current increases and the component parallel thereto decreases. Since the eddy current loss is proportional to the square of the magnitude of the eddy current, the total eddy current loss is reduced. That is, the eddy current can be reduced by reducing the vertical magnetic flux component linked to the coil.

【0013】によれば、で述べたような効果を奏す
ることができるだけでなく、コイルを貫く磁束分布が
の場合と比べ、コイル形成面に対し垂直な成分が低減
し、面内成分が大きくなる。これは渦電流のコイル形成
面に対して垂直な成分が増加し平行な成分が減少するこ
とを意味する。渦電流損失は渦電流の大きさの2乗に比
例するため、トータルの渦電流損失は小さくなる。よっ
て、コイルに鎖交する垂直磁束成分を小さくすることで
渦電流を低減できる。
According to the present invention, not only the effect as described above can be obtained, but also the component perpendicular to the coil forming surface is reduced and the in-plane component becomes large as compared with the case where the magnetic flux distribution penetrating the coil is provided. . This means that the component of the eddy current perpendicular to the coil forming surface increases and the component parallel to the coil forming surface decreases. Since the eddy current loss is proportional to the square of the magnitude of the eddy current, the total eddy current loss is small. Therefore, the eddy current can be reduced by reducing the vertical magnetic flux component linked to the coil.

【0014】[0014]

【発明の実施の形態】以下、図面を参照し詳細に説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a detailed description will be given with reference to the drawings.

【0015】(第1の実施の形態)図1は本発明のイン
ダクタの第1の実施の形態を示す平面図であり、図2は
A−A´における断面図である。図2に示すように、こ
のインダクタは矩形のコイル断面の中央部分が陥没した
ような形状になっており、陥没部分の深さはbである。
これはインダクタ断面の矩形の高さHよりも小さくなっ
ている。この断面形状は配線層の下に形成された層間絶
縁膜の表面形状を反映させることにより形成される。あ
るいは図2の凹凸形状を意図的に形成してもよい。
(First Embodiment) FIG. 1 is a plan view showing a first embodiment of the inductor of the present invention, and FIG. 2 is a sectional view taken along line AA '. As shown in FIG. 2, this inductor has a shape in which a central portion of a rectangular coil cross section is depressed, and the depth of the depressed portion is b.
This is smaller than the height H of the rectangle in the cross section of the inductor. This cross-sectional shape is formed by reflecting the surface shape of the interlayer insulating film formed below the wiring layer. Alternatively, the concavo-convex shape of FIG. 2 may be intentionally formed.

【0016】このインダクタの断面形状による効果を図
16に示した従来のコイル構造と比較して示す。コイル
に交流電流を流すときには渦電流効果により抵抗が増大
する。表皮効果による導体内部の電界は、導体表面から
Zの位置における次の電界強度の式で表すことができ
る。
The effect of the sectional shape of the inductor will be described in comparison with the conventional coil structure shown in FIG. When an alternating current flows through the coil, the resistance increases due to the eddy current effect. The electric field inside the conductor due to the skin effect can be expressed by the following expression of the electric field strength at the position Z from the conductor surface.

【0017】[0017]

【数2】 (Equation 2)

【0018】δ:表皮深さ、 μ:導体の透磁率、
σ:導体の導電率、ω:電界の周波数 この式で、虚部は電界強度に寄与せず、電界の実効値は
実部となる。導体表面(Z=0)での比抵抗をρとする
と、Zにおける実効的な比抵抗ρZは、
Δ: skin depth, μ: magnetic permeability of conductor,
σ: Conductivity of conductor, ω: Frequency of electric field In this equation, the imaginary part does not contribute to the electric field strength, and the effective value of the electric field is the real part. Assuming that the specific resistance at the conductor surface (Z = 0) is ρ, the effective specific resistance ρ Z at Z is

【0019】[0019]

【数3】 (Equation 3)

【0020】となり、Zの増大とともに大きくなる。And becomes larger as Z increases.

【0021】さらに、図2において、L>Hと仮定する
と、コイルの比抵抗ρcase2は、
Further, assuming that L> H in FIG. 2, the specific resistance ρ case2 of the coil is:

【0022】[0022]

【数4】 (Equation 4)

【0023】となる。2H+2Lの項はコイル表面の導
体表面長を表している。ここで、アルミニウムを用いた
配線で1GHzの電流を用いた場合、δ≒3μmとな
り、比抵抗は2H+2Lの項に大きく依存する。図2と
図16のそれぞれの断面のコイルの比抵抗を比較する
と、図2の場合、上の式において2H+2Lの項が2
(2b+L+H)に置き換わるので、
## EQU1 ## The term 2H + 2L indicates the conductor surface length of the coil surface. Here, when a current of 1 GHz is used for the wiring using aluminum, δ ≒ 3 μm, and the specific resistance greatly depends on the term of 2H + 2L. Comparing the specific resistances of the coils in the cross sections of FIG. 2 and FIG. 16, in the case of FIG. 2, the term of 2H + 2L in the above equation is 2
(2b + L + H)

【0024】[0024]

【数5】 (Equation 5)

【0025】だけ比抵抗は小さくなる。ここでρcase1
は通常構造(図16)、ρcase2は本提案構造(図2)
における比抵抗である。
Only the specific resistance decreases. Where ρ case1
Is the normal structure (Figure 16), ρ case2 is the proposed structure (Figure 2)
Is the specific resistance.

【0026】次に第1の実施の形態につき、シミュレー
ションで求めた効果を図3に示す。図3はコイル導体の
材料をAl、導体幅Lを10μm、導体厚さHを1μ
m、凹部の幅aを6μmとした場合の凹部の深さ(b)
と比抵抗の関係を示している。図3によれば、bを大き
くするに応じて比抵抗は反比例的に小さくなるため、イ
ンダクタのQ値は大幅に向上する。
Next, the effect obtained by the simulation for the first embodiment is shown in FIG. FIG. 3 shows that the material of the coil conductor is Al, the conductor width L is 10 μm, and the conductor thickness H is 1 μm.
m, the depth of the recess when the width a of the recess is 6 μm (b)
And the relationship between specific resistance. According to FIG. 3, since the specific resistance decreases in inverse proportion to the increase of b, the Q value of the inductor is greatly improved.

【0027】(第2の実施の形態)図4は本発明の第2
の実施の形態である、複数に分割されたコイルの平面図
であり、図5はB−B´における断面図である。図5に
おいては分割されたコイルがそれぞれ、相対する面にお
いて接触しているように描かれているが、実際には分割
されたコイルのそれぞれはある程度の距離が置かれてい
る。また、図4、5では1つのコイルを3分割している
が、2分割であってもよいし、また4分割以上であって
も構わない。
(Second Embodiment) FIG. 4 shows a second embodiment of the present invention.
FIG. 5 is a plan view of a coil divided into a plurality of parts according to the embodiment, and FIG. 5 is a cross-sectional view taken along line BB ′. In FIG. 5, the divided coils are illustrated as being in contact with each other on the opposing surfaces. However, in practice, each of the divided coils is located at a certain distance. 4 and 5, one coil is divided into three, but may be divided into two or four or more.

【0028】図6に、コイルに鎖交する磁界のコイル形
成面における分布を示す。図6のデータについては、幅
10μm、コイル間距離1μm、コイル厚さ2μm、コ
イル中心部距離8μmであるコイルに1アンペアの電流
を流すことによって得ている。図に示されているとお
り、コイル中心部における磁界が最大値となっており、
コイルの外側に向かうに従って磁界が小さくなっている
ことがわかる。そしてコイルのある部分において磁界が
極大値となっていることもわかる。この磁界が渦電流の
発生の主な原因となるため、コイル幅を小さくすること
により、効果的に渦電流を抑制できる。
FIG. 6 shows the distribution of the magnetic field interlinking with the coil on the coil forming surface. The data in FIG. 6 is obtained by passing a current of 1 amp to a coil having a width of 10 μm, a distance between coils of 1 μm, a coil thickness of 2 μm, and a coil center distance of 8 μm. As shown in the figure, the magnetic field at the center of the coil has a maximum value,
It can be seen that the magnetic field becomes smaller toward the outside of the coil. It can also be seen that the magnetic field has a local maximum value in a certain portion of the coil. Since this magnetic field is a main cause of the generation of eddy current, the eddy current can be effectively suppressed by reducing the coil width.

【0029】図4のインダクタと図16のインダクタと
のインピーダンスの比較を[表1]に示す。
Table 1 shows a comparison of the impedance between the inductor of FIG. 4 and the inductor of FIG.

【0030】[0030]

【表1】 [Table 1]

【0031】[表1]に示すとおり、Rtotalが2.9
6から2.60へと大きく改善されていることがわか
る。以上より、コイルを分割することにより、渦電流を
抑制することができる。
As shown in Table 1, R total is 2.9.
It can be seen that it is greatly improved from 6 to 2.60. As described above, the eddy current can be suppressed by dividing the coil.

【0032】(第3の実施の形態)図7は本発明の第3
の実施の形態である、隣接したコイルのそれぞれが互い
に異なる平面上に形成されたコイルの平面図であり、図
8はC−C´における断面図である。図9は渦電流のコ
イル形成面に対する平行方向成分の分布を示す図であ
る。図10は図8に示すコイルの磁力線の分布を示す図
である。
(Third Embodiment) FIG. 7 shows a third embodiment of the present invention.
FIG. 8 is a plan view of a coil in which each of adjacent coils is formed on a plane different from each other, and FIG. 8 is a cross-sectional view taken along the line CC ′. FIG. 9 is a diagram showing the distribution of components of the eddy current in the direction parallel to the coil forming surface. FIG. 10 is a diagram showing the distribution of the lines of magnetic force of the coil shown in FIG.

【0033】本実施の形態では、高さの異なる2つの平
面に交互にコイル導体を形成することにより、図10に
示すようにコイルに鎖交する磁束分布が変化し、コイル
形成面に対し垂直な磁束成分が低減し、面内分布が大き
くなる。この結果、渦電流のコイル形成面に対して垂直
な成分が増加し平行な成分が減少する。渦電流損失は渦
電流の大きさの2乗に比例するため、トータルの渦電流
損失は低減する。つまりコイルに鎖交する垂直磁束成分
を小さくすることで渦電流を低減できる。
In this embodiment, by alternately forming coil conductors on two planes having different heights, the magnetic flux distribution interlinking the coil changes as shown in FIG. Magnetic flux components are reduced, and the in-plane distribution is increased. As a result, the component of the eddy current perpendicular to the coil forming surface increases and the component parallel to the coil forming surface decreases. Since the eddy current loss is proportional to the square of the magnitude of the eddy current, the total eddy current loss is reduced. That is, the eddy current can be reduced by reducing the vertical magnetic flux component linked to the coil.

【0034】本実施の形態を表す図9には、一例として
幅10μm、厚さ2μm、コイル間隔が1μmのAlコ
イルを、高さが2μmの差がある2つの平面に交互に形
成された構造が示されている。この断面構造のインダク
タと、従来の断面構造を有するインダクタとのインピー
ダンスの比較を[表2]に示す。
FIG. 9 showing the present embodiment shows, as an example, a structure in which Al coils having a width of 10 μm, a thickness of 2 μm, and a coil interval of 1 μm are alternately formed on two planes having a height difference of 2 μm. It is shown. Table 2 shows a comparison of impedance between the inductor having this cross-sectional structure and an inductor having a conventional cross-sectional structure.

【0035】[0035]

【表2】 [Table 2]

【0036】図10に示すとおり、従来構造と比較し、
渦電流のコイル形成面に対し平行な成分の減少が見られ
る。また、[表2]に示すとおり、Rtotalが2.94
から2.75へと改善されていることがわかる。これ
は、前述のとおり、本実施の形態ではそれぞれを互いに
異なる平面上に形成することにより、渦電流のコイル形
成面に対し垂直な成分が増加し、平行な成分が減少する
ため、コイル内全体として、渦電流が低減することによ
るものと考えられる。
As shown in FIG. 10, compared with the conventional structure,
A decrease in the component of the eddy current parallel to the coil forming surface is observed. Further, as shown in [Table 2], R total was 2.94.
It can be seen that it has been improved from 2.75 to 2.75. This is because, as described above, in the present embodiment, by forming the components on different planes, the component perpendicular to the coil forming surface of the eddy current increases and the component parallel to the coil decreases, so that the entire coil It is considered that the eddy current is reduced.

【0037】(第4の実施の形態)図11は本発明の第
4の実施の形態である、複数に分割され、かつ分割され
たコイルのそれぞれが互いに異なる平面上に形成された
コイルの平面図であり、図12はD−D´における断面
図である。図12においては分割されたコイルがそれぞ
れ、角部において接触しているように描かれているが、
実際には分割されたコイルのそれぞれはある程度の距離
が置かれている。また、図11、12では1つのコイル
を3分割しているが、2分割であってもよいし、また4
分割以上であっても構わない。
(Fourth Embodiment) FIG. 11 shows a fourth embodiment of the present invention, in which a coil is divided into a plurality of parts and each of the divided coils is formed on a different plane. It is a figure and FIG. 12 is sectional drawing in DD '. In FIG. 12, the divided coils are drawn so as to be in contact at the corners,
In practice, each of the split coils is at some distance. Further, in FIGS. 11 and 12, one coil is divided into three, but may be divided into two, or four.
It may be divided or more.

【0038】本実施の形態では、第2の実施の形態と同
様、導体表面長が長くなるため、第2の実施の形態の効
果を満たすことが期待される。さらに、高さの異なる2
つの平面に交互にコイル導体を形成することにより、コ
イルに鎖交する磁束分布が変化し、コイル形成面に対し
垂直な磁束成分が低減し、面内分布が大きくなる。この
結果、渦電流のコイル形成面に対して垂直な成分が増加
し平行な成分が減少する。渦電流損失は渦電流の大きさ
の2乗に比例するため、トータルの渦電流損失は低減す
る。つまりコイルに鎖交する垂直磁束成分を小さくする
ことで渦電流を低減できる。
In this embodiment, as in the second embodiment, since the conductor surface length becomes longer, it is expected that the effects of the second embodiment will be satisfied. In addition, two different heights
By alternately forming the coil conductors on the two planes, the magnetic flux distribution linked to the coil changes, the magnetic flux component perpendicular to the coil forming surface is reduced, and the in-plane distribution is increased. As a result, the component of the eddy current perpendicular to the coil forming surface increases and the component parallel to the coil forming surface decreases. Since the eddy current loss is proportional to the square of the magnitude of the eddy current, the total eddy current loss is reduced. That is, the eddy current can be reduced by reducing the vertical magnetic flux component linked to the coil.

【0039】本実施の形態における磁力線の分布図を図
13に示す。磁力線は上下非対称となっており、磁束の
垂直成分が小さくなっていることがわかる。従って、渦
電流による抵抗値の上昇は小さいものと考えられる。
FIG. 13 shows a distribution diagram of the magnetic field lines in the present embodiment. It can be seen that the lines of magnetic force are vertically asymmetric and the vertical component of the magnetic flux is small. Therefore, it is considered that the increase in the resistance value due to the eddy current is small.

【0040】図12に示すような、コイル幅9μmのコ
イルを3分割し、それぞれを互いに異なる平面上に形成
した断面構造のインダクタと、図16に示すような従来
の断面構造を有するインダクタとのインピーダンスの比
較を[表3]に、また渦電流のコイル形成面に垂直な方
向の成分について従来構造と比較したものを図14にそ
れぞれ示す。
An inductor having a sectional structure in which a coil having a coil width of 9 μm is divided into three parts as shown in FIG. 12 and formed on different planes, and an inductor having a conventional sectional structure as shown in FIG. Table 3 shows a comparison of the impedance, and FIG. 14 shows a comparison of the component of the eddy current in a direction perpendicular to the coil forming surface with the conventional structure.

【0041】[0041]

【表3】 [Table 3]

【0042】図14に示すとおり、第4の実施の形態に
おける渦電流のコイル形成面に平行な方向の成分につい
ては、ピーク値が約2/3になり、大きく減少している
ことがわかる。また、[表3]に示すとおり、Rtotal
が2.96から2.45へと改善されており、第2、3
の実施の形態以上に改善されていることがわかる。これ
は、前述のとおり、本実施の形態では、単にコイルを分
割しただけでなく、それぞれを異なる平面上に形成した
ことによるものと考えられる。
As shown in FIG. 14, the peak value of the component of the eddy current in the direction parallel to the coil forming surface in the fourth embodiment is about 2/3, which is a large decrease. In addition, as shown in [Table 3], R total
Has been improved from 2.96 to 2.45.
It can be seen that the embodiment is improved more than the embodiment. This is considered to be due to the fact that, in the present embodiment, not only the coils are divided but also formed on different planes, as described above.

【0043】以上より、コイルを分割することにより、
導体表面長が大きくなるため、コイルの比抵抗が小さく
なる。さらに分割されたコイルをそれぞれ異なる平面上
に形成したことにより、渦電流を抑制することができる
ため、コイルの抵抗を減らすことが可能となり、全体と
して大幅なコイル抵抗の減少を実現することができる。
As described above, by dividing the coil,
Since the conductor surface length increases, the specific resistance of the coil decreases. Furthermore, since the divided coils are formed on different planes, eddy currents can be suppressed, so that the resistance of the coils can be reduced, and a large reduction in coil resistance can be realized as a whole. .

【0044】第4の実施の形態のインダクタの製造方法
を図15に示す。まず、図15(a)に示すように半導
体基板上の絶縁膜(第1の絶縁膜)表面に第1配線層と
同一の層をパターニングすることにより第1のコイル1
0を形成する。そして、図15(b)に示すように第1
のコイル10上に第1の層間絶縁膜11を形成する。
FIG. 15 shows a method of manufacturing the inductor according to the fourth embodiment. First, as shown in FIG. 15A, the first coil 1 is patterned by patterning the same layer as the first wiring layer on the surface of the insulating film (first insulating film) on the semiconductor substrate.
0 is formed. Then, as shown in FIG.
A first interlayer insulating film 11 is formed on the coil 10 of FIG.

【0045】第1の層間絶縁膜11形成後、第1のコイ
ル端部が露出するようにコンタクトホール13(貫通
孔)を開口する。開口後、図15(c)に示すように第
1の層間絶縁膜11表面に第2配線層と同一の層をパタ
ーニングすることにより第2のコイル12を形成する。
その際、コンタクトホール13は第2配線層と同一の層
により埋め込まれる。
After the formation of the first interlayer insulating film 11, a contact hole 13 (through hole) is opened so that the end of the first coil is exposed. After the opening, the second coil 12 is formed by patterning the same layer as the second wiring layer on the surface of the first interlayer insulating film 11 as shown in FIG.
At this time, the contact hole 13 is filled with the same layer as the second wiring layer.

【0046】本製造方法では、第1配線層と同一のパタ
ーンマスクを用いて第1のコイルをパターニングし、第
2配線層と同一のパターンマスクを用いて第2のコイル
をパターニングすることになるため、工程数を増やすこ
となく半導体チップ上にインダクタが搭載された構造の
半導体装置を製造することが可能となる。
In this manufacturing method, the first coil is patterned using the same pattern mask as the first wiring layer, and the second coil is patterned using the same pattern mask as the second wiring layer. Therefore, it is possible to manufacture a semiconductor device having a structure in which an inductor is mounted on a semiconductor chip without increasing the number of steps.

【0047】[0047]

【発明の効果】本発明により、コイル抵抗を抑制するこ
とが可能となり、高いQ値のインダクタを得ることが可
能となる。
According to the present invention, the coil resistance can be suppressed, and a high Q value inductor can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態のインダクタの上面
図。
FIG. 1 is a top view of an inductor according to a first embodiment of the present invention.

【図2】図1のA−A´における断面図。FIG. 2 is a cross-sectional view taken along line AA ′ of FIG.

【図3】図1のインダクタの比抵抗を示す図。FIG. 3 is a view showing a specific resistance of the inductor of FIG. 1;

【図4】本発明の第2の実施の形態のインダクタの上面
図。
FIG. 4 is a top view of the inductor according to the second embodiment of the present invention.

【図5】図4のB−B´における断面図。FIG. 5 is a sectional view taken along the line BB ′ of FIG. 4;

【図6】コイルに鎖交する磁界のコイル形成面における
分布図。
FIG. 6 is a distribution diagram of a magnetic field interlinking a coil on a coil forming surface.

【図7】本発明の第3の実施の形態のインダクタの上面
図。
FIG. 7 is a top view of the inductor according to the third embodiment of the present invention.

【図8】図8のC−C´における断面図。FIG. 8 is a sectional view taken along the line CC ′ of FIG. 8;

【図9】図8に示すインダクタ中に発生する渦電流のコ
イル形成面に平行な方向の成分を示す図。
9 is a diagram showing a component of an eddy current generated in the inductor shown in FIG. 8 in a direction parallel to a coil forming surface.

【図10】図8に示すインダクタの磁力線の分布を示す
図。
FIG. 10 is a view showing a distribution of magnetic lines of force of the inductor shown in FIG. 8;

【図11】本発明の第4の実施の形態のインダクタの上
面図。
FIG. 11 is a top view of the inductor according to the fourth embodiment of the present invention.

【図12】図11のD−D´における断面図。FIG. 12 is a sectional view taken along line DD ′ of FIG. 11;

【図13】図11に示すインダクタの磁力線の分布を示
す図。
FIG. 13 is a view showing a distribution of lines of magnetic force of the inductor shown in FIG. 11;

【図14】図11に示すインダクタ中に発生する渦電流
のコイル形成面に平行な方向の成分を示す図。
FIG. 14 is a diagram illustrating a component of an eddy current generated in the inductor illustrated in FIG. 11 in a direction parallel to a coil formation surface.

【図15】本発明の第4の実施の形態のインダクタの製
造方法を示す図。
FIG. 15 is a diagram illustrating a method of manufacturing the inductor according to the fourth embodiment of the present invention.

【図16】従来のインダクタの断面図。FIG. 16 is a sectional view of a conventional inductor.

【図17】従来のインダクタの磁力線の分布を示す図。FIG. 17 is a view showing a distribution of magnetic lines of force of a conventional inductor.

【符号の説明】[Explanation of symbols]

10 第1のコイル 11 第1の層間絶縁膜 12 第2のコイル 13 コンタクトホール DESCRIPTION OF SYMBOLS 10 1st coil 11 1st interlayer insulating film 12 2nd coil 13 Contact hole

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体集積回路と、 半導体集積回路の上部表面の凹凸に対応するように、そ
の表面に凹凸が形成されているインダクタと、 を具備することを特徴とする半導体集積回路装置。
1. A semiconductor integrated circuit device, comprising: a semiconductor integrated circuit; and an inductor having an uneven surface formed to correspond to the unevenness of an upper surface of the semiconductor integrated circuit.
【請求項2】 前記インダクタは、表面積が大きくなる
ように凹凸が形成されていることを特徴とする請求項1
記載の半導体集積回路装置。
2. The inductor according to claim 1, wherein the inductor is formed with irregularities so as to have a large surface area.
13. The semiconductor integrated circuit device according to claim 1.
【請求項3】 前記インダクタは、前記半導体集積回路
内の多層配線構造を有する配線層を用いて形成されるこ
とを特徴とする請求項1記載の半導体集積回路装置。
3. The semiconductor integrated circuit device according to claim 1, wherein the inductor is formed using a wiring layer having a multilayer wiring structure in the semiconductor integrated circuit.
【請求項4】 半導体集積回路と、 1つのコイルが複数に分割されてなるインダクタと、 を具備することを特徴とする半導体集積回路装置。4. A semiconductor integrated circuit device comprising: a semiconductor integrated circuit; and an inductor in which one coil is divided into a plurality of coils. 【請求項5】 前記インダクタは、分割されたそれぞれ
のコイルが少なくとも2以上の異なる平面上に形成され
ていることを特徴とする請求項4記載の半導体集積回路
装置。
5. The semiconductor integrated circuit device according to claim 4, wherein each divided coil of the inductor is formed on at least two or more different planes.
【請求項6】 前記インダクタは、分割されたコイルの
うち、隣接するコイル異なる平面上に形成されてなるこ
とを特徴とする請求項5記載の半導体集積回路装置。
6. The semiconductor integrated circuit device according to claim 5, wherein the inductor is formed on a plane different from an adjacent coil among the divided coils.
【請求項7】 半導体集積回路上に形成された第1の絶
縁膜表面に第1の導体層を形成する工程と、 この第1の導体層をエッチングすることにより第1の配
線層、第1のコイルを形成する工程と、 前記第1の配線層、第1のコイル上に第2の絶縁膜を積
層する工程と、 前記第1のコイルの両端面が露出するように前記第2の
絶縁膜に貫通孔を形成する工程と、 前記第2の絶縁膜表面に第2の導体層を形成する工程
と、 この第2の導体層をエッチングすることにより第2の配
線層、第2のコイルを形成し、前記第1のコイルの両端
部とこの第2のコイルとを接続させる工程と、を具備す
ることを特徴とする半導体集積回路装置の製造方法。
7. A step of forming a first conductor layer on a surface of a first insulating film formed on a semiconductor integrated circuit; and etching the first conductor layer to form a first wiring layer and a first wiring layer. Forming a second insulating film on the first wiring layer and the first coil; and forming the second insulating layer so that both end surfaces of the first coil are exposed. Forming a through hole in the film; forming a second conductor layer on the surface of the second insulating film; etching the second conductor layer to form a second wiring layer and a second coil Forming a first coil and connecting both ends of the first coil to the second coil. A method of manufacturing a semiconductor integrated circuit device, comprising:
JP2000171496A 2000-06-08 2000-06-08 Semiconductor integrated circuit device Expired - Fee Related JP3909799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000171496A JP3909799B2 (en) 2000-06-08 2000-06-08 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171496A JP3909799B2 (en) 2000-06-08 2000-06-08 Semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JP2001352040A true JP2001352040A (en) 2001-12-21
JP3909799B2 JP3909799B2 (en) 2007-04-25

Family

ID=18674036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171496A Expired - Fee Related JP3909799B2 (en) 2000-06-08 2000-06-08 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP3909799B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005024949A1 (en) * 2003-08-28 2006-11-16 株式会社日立製作所 Semiconductor device and manufacturing method thereof
JP2009272360A (en) * 2008-05-01 2009-11-19 Panasonic Corp Inductor and its manufacturing method
JP2013520031A (en) * 2010-03-10 2013-05-30 アルテラ コーポレイション Integrated circuit having inductors connected in series
CN113013332A (en) * 2019-12-19 2021-06-22 三安日本科技株式会社 Spiral inductor and passive integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005024949A1 (en) * 2003-08-28 2006-11-16 株式会社日立製作所 Semiconductor device and manufacturing method thereof
JP4497093B2 (en) * 2003-08-28 2010-07-07 株式会社日立製作所 Semiconductor device and manufacturing method thereof
JP2009272360A (en) * 2008-05-01 2009-11-19 Panasonic Corp Inductor and its manufacturing method
JP2013520031A (en) * 2010-03-10 2013-05-30 アルテラ コーポレイション Integrated circuit having inductors connected in series
CN113013332A (en) * 2019-12-19 2021-06-22 三安日本科技株式会社 Spiral inductor and passive integrated circuit

Also Published As

Publication number Publication date
JP3909799B2 (en) 2007-04-25

Similar Documents

Publication Publication Date Title
US10256286B2 (en) Integrated inductor for integrated circuit devices
US7280024B2 (en) Integrated transformer structure and method of fabrication
CN101494112B (en) A method for forming coil inductance
US8049301B2 (en) Semiconductor transformers
US11393787B2 (en) Conductor design for integrated magnetic devices
TWI418017B (en) Method for forming an inductor
CN1220778A (en) conductors of integrated circuits
JP4584533B2 (en) Thin film multilayer high Q transformer formed in a semiconductor substrate
CN109036798A (en) Through-hole and related system and method for magnetic core
US10553353B2 (en) Parallel stacked inductor for high-Q and high current handling and method of making the same
US10347709B2 (en) Methods of manufacturing integrated magnetic core inductors with vertical laminations
US7646583B2 (en) Common centroid symmetric structure capacitor
JP3909799B2 (en) Semiconductor integrated circuit device
CN108369852B (en) Interposer with integrated magnetic device
JP2009111036A (en) Thin film transformer and manufacturing method thereof
JPH06124843A (en) High frequency use thin film transformer
JP4797980B2 (en) Thin film transformer and manufacturing method thereof
US7705421B1 (en) Semiconductor die with an integrated inductor
JPH05109557A (en) High frequency thin film transformer and high frequency thin film inductor
CN106449042A (en) High-efficiency planar transformer
US6504109B1 (en) Micro-strip circuit for loss reduction
CN115083768A (en) On-chip transformer and manufacturing method thereof
JP3912248B2 (en) Electromagnetic induction spiral inductor
JP6083143B2 (en) Chip inductor built-in wiring board
US10210986B2 (en) Integrated magnetic core inductor with vertical laminations

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees