JP2001345232A

JP2001345232A - 薄膜電子部品および基板

Info

Publication number: JP2001345232A
Application number: JP2000364767A
Authority: JP
Inventors: Naonori Nagakari; 尚謙永仮
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-03-29
Filing date: 2000-11-30
Publication date: 2001-12-14

Abstract

(57)【要約】【課題】絶縁体層におけるクラック発生を防止し、絶縁
性を確保することができる薄膜電子部品および基板を提
供する。【解決手段】支持基板１と、該支持基板１上に設けら
れ、絶縁体層３と複数の電極層５、７を有する薄膜素子
Ａと、電極層５、７に電気的に接続する異なる極性の一
対の外部端子１１ａ、１１ｂとを有するとともに、一対
の外部端子１１ａ、１１ｂを、絶縁体層３が形成されて
いない絶縁体層非形成領域Ｂにおける支持基板１に、電
極層５、７を介して設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜電子部品および
基板に関し、例えば、薄膜コンデンサ、薄膜インダク
タ、薄膜フィルタ、薄膜抵抗、薄膜ＲＣフィルタ等に好
適に用いられる高周波用途の薄膜電子部品、およびこの
薄膜電子部品を搭載した基板に関するものである。

【０００２】

【従来技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。

【０００３】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は２００ＭＨｚから１ＧＨｚ、チップ間バス
のクロック周波数も７５ＭＨｚから１３３ＭＨｚという
具合に高速化が顕著である。

【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。

【０００５】動作周波数が高くなるにつれ、素子の持つ
抵抗やインダクタンスがロジック回路側の電源電圧の瞬
時低下、または新たな電圧ノイズを発生させてしまい。
結果として、ロジック回路上のエラーを引き起こしてし
まう。特に最近のＬＳＩは総素子数の増大による消費電
力増大を抑えるために電源電圧は低下しており、電源電
圧の許容変動幅も小さくなっている。今後、さらに素子
数の増大と動作周波数の増加が促進されると、実装部分
の抵抗、インダクタンス成分も無視できなくなり、ロジ
ック回路エラーの一要因となってくる。

【０００６】また、素子数の増大に伴う実装精度の向上
や、部品実装に伴うリフロー耐性の向上等、前述した受
動素子自身の電気的な特性だけではなく、実装に関する
特性（実装精度、実装信頼性）も高いレベルで要求され
るようになってきている。

【０００７】コンデンサの接続部のインダクタンスを低
減させるため、ＵＳＰ４，４３９，８１３には、Ｔｉ
Ｗ、Ｔａ及びＡｌ、Ｃｕからなる下側電極層からの電気
信号を最短距離で得るため、誘電体層、上側電極層及び
保護層に貫通孔を設け、この貫通孔内に半田バンプから
なる外部端子を形成している。

【０００８】図４は、この公報に開示されたコンデンサ
を示すもので、支持基板３１上に、下側電極層３３、絶
縁体層３５、上側電極層３７、保護層３９が順次積層さ
れており、下側電極層３３には、保護層３９に形成され
た貫通孔を介して外部端子４１が接続されており、上側
電極層３７には、保護層３９に形成された貫通孔を介し
て外部端子４３が接続され、外部端子４３は、絶縁体層
３５上に形成されている。

【０００９】

【発明が解決しようとする課題】しかしながら、上記コ
ンデンサでは、上側電極層３７に接続される外部端子４
３は、絶縁体層３５上に形成されているため、リフロー
時の半田バンプの収縮により、絶縁体層３５に過大な応
力が発生し、絶縁体層３５にクラックが発生し、絶縁性
を確保することが困難となるという問題があった。

【００１０】また、外部端子４３が、上側電極層３７、
絶縁体層３５、下側電極層３３を介して支持基板３１に
接合されることになるため、上側電極層３７に接続され
る外部端子４３の支持基板３１への接合強度が弱く、何
らかの衝撃が作用した場合、脱落しやすいという問題が
あった。

【００１１】本発明は、絶縁体層におけるクラック発生
を防止し、絶縁性を確保することができるとともに、外
部端子の支持基板への接合強度を向上できる薄膜電子部
品および基板を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の薄膜電子部品
は、支持基板と、該支持基板上に設けられ、絶縁体層と
複数の電極層を有する薄膜素子と、前記電極層に電気的
に接続する異なる極性の一対の外部端子とを有するとと
もに、前記一対の外部端子を、前記絶縁体層が形成され
ていない絶縁体層非形成領域における前記支持基板に、
前記電極層を介して設けてなるものである。

【００１３】このように異なる極性の一対の外部端子
（異なる極性の電圧が印加される２種の外部端子）を、
絶縁体層非形成領域における支持基板に、電極層を介し
て設けたので、一対の外部端子は絶縁体層上に形成され
ておらず、外部端子は絶縁体層と所定距離をおいて支持
基板に形成されることになり、絶縁体層の厚みに対して
非常に大きな半田バンプからなる外部端子がリフロー時
に収縮しても、薄膜素子の絶縁体層は、リフロー工程で
生じる外部端子の熱収縮に伴う応力によって、絶縁体層
が直接ダメージを受けず、絶縁体層に過大な応力が発生
することがなく、絶縁体層におけるクラック発生を防止
することができ、クラックに半田が流れ込むことがな
く、これにより絶縁性を確保することができ、素子特性
を維持した状態で、かつ実装信頼性も確保できる。

【００１４】また、外部端子が、絶縁体層を介すること
なく、電極層を介して支持基板に接合されることになる
ため、外部端子の支持基板への接合強度を向上できる。

【００１５】本発明の薄膜電子部品は、薄膜素子および
絶縁体層非形成領域が保護層により被覆されており、前
記絶縁体層非形成領域の保護層に形成された貫通孔に、
上部が前記保護層から突出するように外部端子を設ける
とともに、該外部端子を前記貫通孔底面の電極層に電気
的に接続し、さらに、前記支持基板の上方から見て、前
記保護層の貫通孔が、前記絶縁体層から所定距離をおい
て形成されていることが望ましい。

【００１６】この場合には、薄膜素子が保護層により保
護されるとともに、保護層の貫通孔内に外部端子が設け
られるので、リフロー工程で生じる外部端子の熱収縮に
伴う応力が生じたとしても、絶縁体層に過大な応力が発
生することがなく、絶縁体層におけるクラック発生を防
止することができ、クラックに半田が流れ込むことがな
く、これにより絶縁性を確保することができる。

【００１７】また、保護層の貫通孔と絶縁体層との距離
を５μｍ以上とすることにより、リフロー工程で生じる
外部端子の熱収縮による影響を小さくできる。

【００１８】さらに、薄膜素子は、絶縁体層を下側電極
層と上側電極層により挟持した受動素子であることが望
ましい。このような薄膜コンデンサ、薄膜インダクタ、
薄膜フィルタ等の高周波用途の薄膜電子部品では、絶縁
体層が薄く、しかも良好な高周波特性が要求されるた
め、本発明を用いる意義は大きい。

【００１９】また、本発明の基板は、上記薄膜電子部品
を、その外部端子を介して基体の表面に設けてなるもの
である。

【００２０】

【発明の実施の形態】図１及び図２は、薄膜コンデンサ
からなる薄膜電子部品を示すもので、この薄膜コンデン
サは、支持基板１上に、絶縁体層３（誘電体薄膜）と電
極層５、７を有する薄膜素子Ａが複数設けられて構成さ
れている。電極層５、７はＡｕから構成され、絶縁体層
３は電極層５、７により挟持されて、薄膜素子Ａ（容量
素子）が構成されている。

【００２１】薄膜コンデンサの誘電体薄膜を構成する絶
縁体層３は、高周波領域において高い比誘電率を有する
ペロブスカイト型酸化物結晶からなる誘電体でよく、例
えばＰｂ（Ｍｇ，Ｎｂ）Ｏ₃系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ₃
−ＰｂＴｉＯ₃系、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃系、Ｐｂ（Ｍ
ｇ，Ｎｂ）Ｏ₃−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃系、（Ｐｂ，Ｌ
ａ）ＺｒＴｉＯ₃系、ＢａＴｉＯ₃系、（Ｓｒ，Ｂａ）Ｔ
ｉＯ₃系、あるいはこれに他の添加物を添加したり、置
換した化合物であってもよく、特に限定されるものでは
ない。

【００２２】また、絶縁体層３の膜厚は、高容量と絶縁
性を確保するため０．３〜１．０μｍが望ましい。これ
は０．３μｍよりも薄い場合には被覆性が良好でなく、
絶縁性が低下する場合があり、１．０μｍよりも厚い場
合には、容量が小さくなる傾向があるからである。絶縁
体層３の膜厚は０．４〜０．８μｍが望ましい。

【００２３】Ａｕからなる電極層５、７の膜厚は、高周
波領域でのインピーダンスと膜の被覆性を考慮すると
０．３〜０．５μｍが望ましい。電極層５、７の膜厚が
０．３μｍよりも薄い場合には、一部に被覆されない部
分が発生する虞があるからであり、また０．５μｍより
も厚い場合は、高周波領域における導体の表皮効果を考
慮すると導体層の抵抗は殆ど変化しないからである。

【００２４】ここで、支持基板１としては、アルミナ、
サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ₃
単結晶、表面酸化シリコン、ガラス、石英等から選択さ
れるもので特に限定されない。

【００２５】そして、薄膜素子Ａおよび絶縁体層非形成
領域Ｂが保護層９により被覆され、即ち、絶縁体層３が
形成されている部分、および絶縁体層非形成領域Ｂ、つ
まり全体が保護層９により被覆され、この保護層９に
は、半田バンプからなる異なる極性の一対の外部端子１
１ａ、１１ｂが突出して設けられている。これらの２種
の外部端子１１ａ、１１ｂには異なる極性の電圧が印加
される。外部端子１１ａは下側の電極層５に電気的に接
続され、外部端子１１ｂは上側の電極層７に電気的に接
続されている。

【００２６】保護膜９は薄膜コンデンサの表面を保護す
るためのものであり、例えば、Ｓｉ ₃Ｎ₄、ＳｉＯ₂、ポ
リイミド樹脂およびＢＣＢ（ベンゾシクロブテン）等か
ら構成されている。

【００２７】即ち、絶縁体層非形成領域Ｂにおける保護
層９には貫通孔１３ａ、１３ｂが形成され、貫通孔１３
ａの底面には上側電極層７が露出しており、また、貫通
孔１３ｂの底面には下側電極層５の上面に形成された金
属層１５が露出している。金属層１５は、上記電極層７
を外部端子１１aを囲むように環状にエッチングするこ
とにより上側電極層７から分離されて形成されている。
貫通孔１３ａの底面に露出した上側電極層７は、金属層
１６を介して支持基板１に接合されており、下側電極層
５は支持基板１に直接接合されている。

【００２８】金属層１６は、下側電極層５を、外部端子
１１ｂを囲むように環状にエッチングすることにより下
側電極層５から分離されて形成されている。

【００２９】この時、貫通孔１３ａ、１３ｂの側面と絶
縁体層３の端面との距離ｄは５μｍ以上が望ましい。特
には１０μｍ〜３０μｍが素子サイズの観点から適当で
あり、特に望ましい。距離ｄが５μｍ未満の場合は、外
部端子１１ａ、１１ｂと絶縁体層３との距離が近く、外
部端子を形成するときの熱収縮による応力の影響を受け
易い。また、上限に関しては特に制限はなく、距離ｄが
５０μｍ以上で絶縁体層３への影響がほぼ消失するが、
結果として、部品サイズを大きくしてしまったり、外部
端子１１ａ、１１ｂ間の距離が大きくなり、電気的な特
性（インダクタンス等）へ悪影響を与え易い。

【００３０】そして、貫通孔１３ａ、１３ｂの内面およ
び貫通孔１３ａ、１３ｂ周囲の保護層９上面には半田拡
散防止金属層（半田バリア層）１７が形成されており、
この半田拡散防止金属層１７が形成された貫通孔１３
ａ、１３ｂ内に外部端子１１ａ、１１ｂが形成されてい
る。

【００３１】外部端子１１ａは、絶縁体層３が形成され
ていない絶縁体層非形成領域Ｂにおける支持基板１に、
半田拡散防止金属層１７、金属層１５、下側電極層５を
介して接合されており、外部端子１１ａは、下側電極層
５を介して支持基板１に接合されている。また、外部端
子１１ｂは、絶縁体層３が形成されていない絶縁体層非
形成領域Ｂにおける支持基板１に、半田拡散防止金属層
１７、上側電極層７、金属層１６を介して接合されてお
り、外部端子１１ｂは、上側電極層７を介して支持基板
１に接合されている。

【００３２】絶縁体層非形成領域Ｂは、図２に示すよう
に、絶縁体層３に断面円形状の貫通孔を形成することに
より形成されている。また、絶縁体層３は、絶縁体層非
形成領域Ｂを除く全面に、下側電極層（金属層１６も含
む）５および上側電極層（金属層１５も含む）７は、環
状にエッチングされた部分を除いて全面に形成されてい
る。

【００３３】半田拡散防止金属層１７は、Ｔｉ、Ｃｒ、
Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、およびこれらの金属から選ば
れる２種以上からなる合金のうちいずれかからなり、ス
パッタ、蒸着、メッキ等で形成可能であれば良い。半田
拡散防止金属層１７の厚みは、保護層９に形成された貫
通孔１３ａ、１３ｂを完全に充填できればよいが、半田
バリアとしての機能を発現するためには０．３μｍ以上
の厚みであればよい。

【００３４】半田バンプからなる外部端子１１ａ、１１
ｂは、Ｐｂ、Ｓｎ、Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、Ｓｂおよ
びＺｎのうち少なくとも２種以上の金属からなることが
望ましく、薄膜電子部品の用途に応じて、融点及び共晶
温度の異なる材料を選択すればよい。また、外部端子１
１a、１１ｂはスクリーン印刷、ボールマウンター等の
公知の技術を用いて形成される。

【００３５】また、外部端子１１ａ、１１ｂと、半田拡
散防止金属層１７との間には、ハンダ濡れ性の良好な半
田密着層が形成されていることが望ましい。ハンダ濡れ
性の良好な材料として、Ｎｉ−Ｃｒ、Ａｕ等があり、特
にＡｕが望ましい。さらに、半田拡散防止金属層１７、
Ａｕからなる電極層５、７、金属層１５、１６、保護層
９との密着性を向上させるため、これらの間に公知の密
着材料であるＴｉやＣｒを介在させてもよい。

【００３６】尚、図２は、外部端子１１ａ、１１ｂ、半
田拡散防止金属層１７の記載を省略した平面図であり、
貫通孔１３ａ、１３ｂの側面と絶縁体層３の端面との間
に距離ｄが形成されている。

【００３７】上記のようにして構成された薄膜コンデン
サは、外部端子１１ａ、１１ｂを、基体（母基板）表面
の電極に接続して用いられる。

【００３８】以上のように構成された薄膜コンデンサで
は、絶縁体層非形成領域Ｂに外部端子１１ａ、１１ｂが
形成されており、かつ絶縁体層３端面と外部端子１１
ａ、１１ｂを充填する貫通孔１３ａ、１３ｂとの間に距
離ｄが形成され、特に５μｍ以上の距離を置いて形成さ
れているため、外部端子１１ａ、１１ｂがリフロー時に
収縮しても、リフロー工程で生じる外部端子１１ａ、１
１ｂの熱収縮に伴う応力に対して、絶縁体層３が直接ダ
メージを受けず、絶縁体層３に過大な応力が発生するこ
とがなく、絶縁体層３におけるクラック発生を防止する
ことができ、このため、絶縁体層３の絶縁性を確保する
ことができ、素子特性を維持した状態で、実装信頼性も
確保できる。

【００３９】また、外部端子１１ａは、半田拡散防止金
属層１７、金属層１５、下側電極層５等の金属を介して
支持基板１に接合されており、外部端子１１ｂは、半田
拡散防止金属層１７、上側電極層７、金属層１６等の金
属を介して支持基板１に接合されており、絶縁体層３を
介していないため、外部端子１１ａ、１１ｂの支持基板
１への接合強度を向上できる。

【００４０】また、薄膜素子Ａの電極層５、７として、
抵抗の小さいＡｕからなる電極層５、７を用いたため、
高周波での抵抗を低下でき、薄膜素子Ａの高周波化を促
進できる。さらに、高誘電率のペロブスカイト型酸化物
を絶縁体層３として使用できるため、高容量の薄膜コン
デンサを形成でき、高周波でのインピーダンスを低下す
ることができる。

【００４１】さらに、Ａｕからなる電極層５、７を用い
たとしても、外部端子１１ａ、１１ｂが、貫通孔１３
ａ、１３ｂ内に充填された半田拡散防止金属層１７を介
して電極層５、７に電気的に接続されるため、半田と電
極層５、７との界面における合金層の形成が防止され、
外部端子１１ａ、１１ｂの密着強度を向上できるととも
に、リフロー時に半田成分がＡｕからなる電極層５、７
を介して拡散することを防止でき、電極層５、７間のシ
ョートや、Ａｕからなる電極層５、７の消失による特性
劣化を抑制でき、リフロー耐性を向上できる。

【００４２】さらに、貫通孔１３ａ、１３ｂの周囲にお
ける保護層９の表面に、半田拡散防止金属層１７を貫通
孔１３ａ、１３ｂから外方に張り出して形成しているた
め、リフロー処理を繰り返し行った場合に、貫通孔１３
ａ、１３ｂの周囲の半田拡散防止金属層１７により、半
田が電極層５、７に拡散しにくくなり、外部端子１１
ａ、１１ｂの密着強度の劣化を抑制でき、実装信頼性も
さらに向上できる。このような薄膜コンデンサは、その
外部端子１１ａ、１１ｂを、母基板の表面電極に接続す
ることにより実装される。

【００４３】尚、本発明での電極層５、７の材料は低抵
抗であり、かつ高温での耐酸化性及び誘電体材料との反
応の小さいＡｕからなる材料であるが、支持基板１との
密着性を上げるために、電極層５、７と支持基板１との
間にＴｉやＣｒに代表される密着層を介在しても良い。

【００４４】また、上記例では、本発明を薄膜コンデン
サに適用した例について説明したが、本発明では上記例
に限定されるものではなく、例えば、薄膜インダクタ、
薄膜ＬＣフィルタ、薄膜抵抗、薄膜ＲＣフィルタ、ある
いは薄膜コンデンサ、薄膜インダクタ、薄膜ＬＣフィル
タ、薄膜抵抗、薄膜ＲＣフィルタを複合した薄膜複合部
品に適用しても良い。

【００４５】また、上記例では、一層の絶縁体層を電極
層で挟持した単板型を示したが、複数の絶縁体層と電極
層とを交互に積層した薄膜電子部品であっても良い。

【００４６】さらに、本発明の薄膜電子部品では、半田
バンプからなる外部端子１１ａ、１１ｂを保護層９の貫
通孔１３ａ、１３ｂに設けた例について説明したが、本
発明は上記例に限定されるものではなく、要旨を変更し
ない範囲で変更できる。

【００４７】例えば、半田バンプを形成しない場合に
は、図３に示すように、保護層９の貫通孔１３ａ、１３
ｂ内に形成された半田拡散防止金属層１７が外部端子と
なる。尚、図３は、半田バンプからなる外部端子を設け
ない以外は、図１と同一であるため同一符号を付した。

【００４８】この場合には、母基板に実装する段階で導
電性部材により、母基板の表面電極と半田拡散防止金属
層１７が接続される。導電性部材としては、形状的に
は、バンプ状、箔状、板状、ワイヤ、ペースト状等があ
り、特に限定されるものではなく、複数の形状を組合せ
ても良い。また、材質は、Ｐｂ、Ｓｎ、Ａｕ、Ｃｕ、Ｐ
ｔ、Ｐｄ、Ａｇ、Ａｌ、Ｎｉ、Ｂｉ、Ｉｎ、Ｓｂ、Ｚｎ
などがあり、導電性のものであれば良く、複数の材料を
組合せても良い。導電性樹脂であっても良い。

【００４９】尚、半田拡散防止金属層１７が形成されな
い場合や、半田拡散防止金属層１７の上面に半田密着層
が形成される場合には、保護層９の貫通孔内に露出した
層が外部端子となる。

【００５０】

【実施例】電極層ならびに半田拡散防止金属層の形成は
高周波マグネトロンスパッタ法を、絶縁体層はゾルゲル
法にて作製した。

【００５１】先ず、アルミナからなる支持基板上にＴｉ
からなる３ｎｍの密着層を形成し、この密着層の上面
に、０．３μｍのＡｕ層を形成し、密着層とＡｕ層から
なる下側電極層とした。

【００５２】フォトリソグラフィ技術を用いて、下側電
極層をパターン加工した。加工された下側電極層に、ゾ
ルゲル法にて合成したＰｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−Ｐ
ｂＴｉＯ₃−ＰｂＺｒＯ₃塗布溶液をスピンコート法を用
いて塗布し、乾燥させた後、３８０℃で熱処理、８１５
℃で焼成を行い、膜厚０．７μｍのＰｂ（Ｍｇ_1/3Ｎｂ
_2/3）Ｏ₃−ＰｂＴｉＯ₃−ＰｂＺｒＯ₃からなる絶縁体層
を形成した。その後フォトリソグラフィ技術を用いて、
絶縁体層に貫通孔を形成した。

【００５３】次に、絶縁体層の上面に、膜厚３０ｎｍの
Ｔｉ層を形成して密着層とし、この密着層上に膜厚０．
３μｍのＡｕ層を形成して、密着層とＡｕ層からなる上
側電極層とし、フォトリソグラフィ技術を用いて、上側
電極層を加工した。

【００５４】この後、光感光性ＢＣＢ（ベンゾシクロブ
テン）を塗布し、露光、現像を行い、上側電極層が露出
するように、直径約１００μｍ、深さ１μｍの貫通孔を
有する保護層を形成した。

【００５５】この時、絶縁体層端面と貫通孔の側面の距
離ｄを５μｍ、１０μｍ、３０μｍと変化させた薄膜コ
ンデンサを作製した。また、外部端子間のピッチは０．
４ｍｍに統一した。また、絶縁体層端面と貫通孔の側面
の距離ｄが０μｍ未満、即ち、図４に示すように、絶縁
体層上に端子電極を形成したものも作製した。

【００５６】保護層上および貫通孔内面に、膜厚１．５
μｍの半田拡散防止金属層を形成し、この後、膜厚０．
１μｍの半田密着層Ａｕを形成し、保護層の貫通孔の内
壁面、および保護層表面における貫通孔周囲が残留する
ように、フォトリソグラフィ技術を用いて、直径１２０
μｍの形状に加工した。

【００５７】最後に、スクリーン印刷を用いて、加工さ
れた半田拡散防止金属層の上にＰｂが６３重量％、Ｓｎ
が３７重量％からなる共晶半田ペーストを転写し、リフ
ローを行い、半田バンプからなる外部端子を形成し、図
１に示したような薄膜コンデンサを得た。

【００５８】得られた薄膜コンデンサの有効電極面積は
１．４ｍｍ²であり、周波数１ｋＨｚでの静電容量は約
４０ｎＦであった。

【００５９】絶縁体層端面と保護膜の側面との距離ｄに
よる違いを比較する為、リフロー後のショート発生率、
繰り返しリフロー処理後のショート発生率を測定し、そ
のショートモード観察結果を表１に示した。

【００６０】

【表１】

【００６１】表１によると、本発明の試料では、絶縁体
層の端面と保護層の側面との距離ｄを５μｍ以上に設定
することにより、外部端子を形成する前、及び初期リフ
ロー後のショート発生率並びに繰り返しリフロー後のシ
ョート発生率が０であるのに対し、絶縁体層端面と貫通
孔の側面の距離ｄが０μｍ未満、即ち、絶縁体層上に端
子電極を形成した試料Ｎｏ.１では、外部端子形成前は
ショート発生はないが、初期リフロー後のショート発生
率が高く、さらに繰り返しリフローを行うことにより、
ショート発生率が高くなることが判る。

【００６２】ショート発生部位の観察を行った結果、発
生源は絶縁体層のクラックであり、リフロー時の半田バ
ンプの熱収縮によって、絶縁体層にクラックが発生した
と考えられる。

【００６３】また、半田バンプの組成以外のプロセスは
同様にして、Ｐｂが９５重量％、Ｓｎが５重量％の半
田、Ｓｎと３．５重量％のＡｇを含有する半田、Ｓｎと
３重量％のＡｇ、０．７重量％のＣｕを含有する半田か
らなる半田バンプを有する薄膜コンデンサを作製し、同
様の評価を行った。リフロー温度こそ半田バンプ組成に
よって異なるものの、密着強度の劣化、および静電容量
の劣化の挙動は共晶半田バンプでの結果と同様であり、
本発明の構造がリフロー耐性に対して大きな効果がある
ことを確認した。

【００６４】

【発明の効果】本発明によれば、絶縁体層非形成領域に
外部端子が形成されるため、薄膜素子の絶縁体層は、絶
縁体層の厚みに対して非常に大きな半田バンプからなる
外部端子がリフロー時に収縮しても、リフロー工程で生
じる半田バンプからなる外部端子の熱収縮に伴う応力に
対して、絶縁体層が直接ダメージを受けず、絶縁体層に
過大な応力が発生することがなく、絶縁体層におけるク
ラック発生を防止して絶縁性を確保することができ、素
子特性を維持した状態で、実装信頼性も確保できる。

【図面の簡単な説明】

【図１】本発明の薄膜電子部品を示す断面図である。

【図２】絶縁体層の端面と保護層の貫通孔の側面との距
離を説明するための平面図である。

【図３】半田拡散防止金属層が外部端子となる場合の本
発明の薄膜電子部品を示す断面図である。

【図４】従来のコンデンサを示す断面図である。

【符号の説明】

１・・・支持基板３・・・絶縁体層５、７・・・電極層９・・・保護層１１ａ、１１ｂ・・・外部端子１３ａ、１３ｂ・・・貫通孔Ａ・・・薄膜素子Ｂ・・・絶縁体層非形成領域

Claims

【特許請求の範囲】

【請求項１】支持基板と、該支持基板上に設けられ、絶
縁体層と複数の電極層を有する薄膜素子と、前記電極層
に電気的に接続する異なる極性の一対の外部端子とを有
するとともに、前記一対の外部端子を、前記絶縁体層が
形成されていない絶縁体層非形成領域における前記支持
基板に、前記電極層を介して設けてなることを特徴とす
る薄膜電子部品。
【請求項２】薄膜素子および絶縁体層非形成領域が保護
層により被覆されており、前記絶縁体層非形成領域の保
護層に形成された貫通孔に、上部が前記保護層から突出
するように外部端子を設けるとともに、該外部端子を前
記貫通孔底面の電極層に電気的に接続し、さらに、前記
支持基板の上方から見て、前記保護層の貫通孔が、前記
絶縁体層から所定距離をおいて形成されていることを特
徴とする請求項１記載の薄膜電子部品。
【請求項３】保護層の貫通孔と絶縁体層との距離が５μ
ｍ以上であることを特徴とする請求項１または２記載の
薄膜電子部品。
【請求項４】薄膜素子は、絶縁体層を下側電極層と上側
電極層により挟持した受動素子であることを特徴とする
請求項１乃至３のうちいずれかに記載の薄膜電子部品。
【請求項５】請求項１乃至４のうちいずれかに記載の薄
膜電子部品を、その外部端子を介して基体の表面に設け
てなることを特徴とする基板。