JP2001215928A - 電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 画像信号線１２２に、イネーブル信号ＥＮＢ
１、ＥＮＢ２に起因する微分ノイズが重畳されるのを防
止する。 【解決手段】 イネーブル信号ＥＮＢ１、ＥＮＢ２が供
給される２本のイネーブル信号線１２４とは別に、これ
らの反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２invが供
給される２本の反転イネーブル信号線１２５を、イネー
ブル信号線１２４の時定数が同じとなるように設ける。
これにより、イネーブル信号ＥＮＢ１、ＥＮＢ２に起因
する微分ノイズは、反転イネーブル信号ＥＮＢ１inv、
ＥＮＢ２invに起因する微分ノイズにより打ち消される
ので、画像信号線１２２に供給される画像信号ＶＩＤｉ
の電位は、本来の値に近いものとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ラインムラなどの
表示上の不具合が発生するのを抑えて高品位な表示が可
能な電気光学装置、および、この電気光学装置を表示部
に用いた電子機器に関する。

【０００２】

【従来の技術】従来の電気光学装置、例えば、液晶装置
を駆動する回路は、画像表示領域に配設されたデータ線
や走査線などに、画像信号や走査信号などを所定タイミ
ングで供給するためのデータ線駆動回路や、走査線駆動
回路、サンプリング回路などから構成されている。

【０００３】このうち、データ線駆動回路は、一般に
は、複数のラッチ回路を備え、水平走査期間の最初に供
給されるパルス信号をクロック信号に応じて順次シフト
して、これをサンプリング信号として出力するものであ
り、同様に、走査線駆動回路は、複数のラッチ回路を備
え、垂直走査期間の最初に供給されるパルス信号をクロ
ック信号に応じて順次シフトして、これを走査信号とし
て出力するものである。また、サンプリング回路は、デ
ータ線毎に設けられるサンプリング用のスイッチからな
り、画像信号線を介して外部から供給される画像信号
を、サンプリング信号にしたがってサンプリングして、
各データ線に供給するものである。

【０００４】ここで、互いに排他的となるべきサンプリ
ング信号が、何らかの理由によりオーバーラップして出
力されると、あるデータ線に本来サンプリングされるべ
き画像信号が、これに隣接するデータ線にもサンプリン
グされてしまう。この結果、いわゆるゴーストやクロス
トークなどが発生して、表示品位が低下する、という問
題が生じる。

【０００５】特に、最近では、ドットクロックの高周波
数化に対処すべく、１系統の画像信号を複数のｍ系統に
シリアル−パラレル変換（相展開）するとともに時間軸
上にｍ倍に伸長し、これらｍ系統の画像信号をサンプリ
ング信号にしたがって同時にサンプリングして、ｍ本の
データ線に供給する技術が開発されているが、このよう
な技術において、サンプリング信号が何らかの理由によ
りオーバーラップして出力されると、データ線のｍ本を
単位としてゴーストやクロストークなどが発生するの
で、表示品位の低下は、より深刻な問題となる。

【０００６】そこで、このような問題を解決するため
に、近年では、データ線駆動回路におけるラッチ回路の
次段にパルス幅制限回路なるものを設けて、時間的に相
前後して出力されるサンプリング信号が互いにオーバー
ラップしないように、サンプリング信号のパルス幅を、
イネーブル信号線を介して供給される制御信号（イネー
ブル信号）にしたがって制限することが行われている。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うなパルス幅制限回路を設けた構成においては、上述し
たゴーストやクロストークなどの発生は抑えられるもの
の、今度は、データ線に沿った縦状のラインムラが発生
する、という問題があった。

【０００８】本発明は、上述した事情に鑑みてなされた
もので、その目的とするところは、ゴーストやクロスト
ークなどの発生を抑えた上で、さらにラインムラの発生
を抑えて高品位な表示が可能な電気光学装置の駆動回
路、および、電気光学装置、並びに、この電気光学装置
を表示部に用いた電子機器を提供することにある。

【０００９】

【課題を解決するための手段】まず、課題を解決するた
めの手段について説明する前に、本件の発明者が、上述
したラインムラの発生機構について調査した結果、次の
点が主な原因である、と考えられた。すなわち、上述し
たイネーブル信号線および画像信号線は、一般には、ガ
ラスや半導体などの基板上において薄膜金属をパターニ
ングしたものであるので、少なからず抵抗を有する。ま
た、イネーブル信号線および画像信号線は、互いに近接
するため、容量的に結合しやすい。したがって、両信号
線にわたって一種の微分回路が形成されるので、画像信
号線には、画像信号のほかに、イネーブル信号のレベル
遷移に伴う微分ノイズが重畳されてしまう。この結果、
データ線には、本来の画像信号に微分ノイズが加わって
印加されるので、さらに、この印加電圧は、データ線毎
に、あるいは、シリアル−パラレル変換する場合には、
データ線のｍ本毎に異なってしまうので、これによるム
ラが、データ線に沿って発生して表示品位を低下させ
る、と考えられた。

【００１０】そこで、本件の第１の発明にあっては、画
像信号を複数のデータ線に出力する電気光学装置の駆動
回路であって、複数のラッチ回路を備え、各ラッチ回路
により入力信号を順次シフトして出力するシフトレジス
タ回路と、前記ラッチ回路による出力信号のパルス幅
を、イネーブル信号線に供給されるイネーブル信号にし
たがって制限するパルス幅制限回路と、前記イネーブル
信号の論理レベルを反転した反転イネーブル信号を供給
する反転イネーブル信号線と、前記データ線にそれぞれ
対応して設けられ、画像信号線に供給される画像信号
を、前記パルス幅制限回路によってパルス幅の制限され
た信号に基づいてサンプリングして、対応するデータ線
に供給するサンプリングスイッチとを具備することを特
徴としている。

【００１１】この発明によれば、画像信号線において
は、イネーブル信号のレベル遷移に伴って重畳される微
分ノイズが、反転イネーブル信号のレベル遷移に伴う微
分ノイズによって打ち消されるので、本来の画像信号の
成分のみが供給されることとなる。したがって、ライン
ムラの発生を抑えた高品位な表示が可能となる。

【００１２】ところで、本発明において、前記反転イネ
ーブル信号線は、前記イネーブル信号線と略平行に配設
されている構成が望ましい。この構成では、画像信号線
からみた容量的な結合度が、イネーブル信号線と反転イ
ネーブル信号線とでほぼ等しくなるため、イネーブル信
号に起因する微分ノイズがほぼ完全に打ち消すことが可
能となる。

【００１３】同様に、本発明において、前記反転イネー
ブル信号線は、前記イネーブル信号線と略同一の容量を
有する構成が望ましい。この構成によっても、イネーブ
ル信号に起因する微分ノイズがほぼ完全に打ち消すこと
が可能となるからである。

【００１４】同様に、本発明において、前記反転イネー
ブル信号線は、前記イネーブル信号線と略同一の時定数
を有する構成が望ましい。この構成によっても、イネー
ブル信号に起因する微分ノイズがほぼ完全に打ち消すこ
とが可能となるからである。

【００１５】一方、本発明は、イネーブル信号に起因す
る微分ノイズを、反転イネーブル信号に起因する微分ノ
イズによって打ち消す構成ではあるが、画像信号線と、
イネーブル信号線および反転イネーブル信号線との容量
的な結合度は、本来的に小さい方が良い。このために
は、本発明において、前記イネーブル信号線および前記
反転イネーブル信号線は、前記パルス幅制限回路の形成
領域の一方の側から回り込んで配設される一方、前記画
像信号線は、前記パルス幅制限回路の形成領域の他方の
側から回り込んで配設されている構成が望ましい。この
構成によれば、イネーブル信号線および反転イネーブル
信号線と、画像信号線とが、一旦離間することになるの
で、その分だけ容量的な結合度を小さく抑えることが可
能となる。

【００１６】また、本発明において、前記イネーブル信
号線および前記反転イネーブル信号線と、前記画像信号
線との間に、一定の電位の定電位線が配設されている構
成が望ましい。この構成によれば、定電位線は、イネー
ブル信号線および反転イネーブル信号線と、画像信号線
との間において、一種のシールド線として機能するの
で、両者の容量的な結合度を小さく抑えることが可能と
なる。なお、このような定電位線としては、電源供給線
の高位側配線や、低位側配線、共通電極に接続される配
線などが考えられる。

【００１７】くわえて、前記パルス幅制限回路によるサ
ンプリング信号の論理振幅を拡大して、対応するサンプ
リングスイッチに供給するレベルシフタを備える構成が
望ましい。この構成によれば、イネーブル信号線に供給
されるイネーブル信号および反転イネーブル信号線に供
給される反転イネーブル信号は、レベルシフタにより論
理振幅を拡大する前の低論理振幅信号であるため、画像
信号線に与える影響を本来的に小さくすることが可能と
なる。

【００１８】ところで、本発明における前記パルス幅制
限回路の具体的構成としては、前記ラッチ回路による出
力信号と、前記イネーブル信号との否定論理積信号を出
力する否定論理積回路、または、前記ラッチ回路による
出力信号とはレベル反転の関係にある信号と、前記反転
イネーブル信号との否定論理和信号を出力する否定論理
和回路である構成が想定される。

【００１９】また、本発明において、前記画像信号は、
時間軸に伸長されてｍ（ｍは２以上の整数とする）本の
系統に変換されたものであり、前記データ線は、ｍ本毎
にブロック化されて、ブロック化されたｍ本のデータ線
に対応するスイッチが同時に駆動される構成が望まし
い。この構成によれば、画像信号をサンプリングするス
イッチ等の性能を高めることなく、ドットクロックの高
周波数化に対処できるとともに、表示の高コントラスト
化を図ることが可能となる。

【００２０】一方、本発明において、前記サンプリング
スイッチは相補型であり、前記パルス幅制限回路は、前
記ラッチ回路による出力信号と、前記イネーブル信号と
によりパルス幅を制限した正転の信号を生成する第１の
ゲート回路と、前記ラッチ回路による出力信号とはレベ
ル反転の関係にある信号と、前記反転イネーブル信号と
によりパルス幅を制限した反転の信号を生成する第２の
ゲート回路とを有し、前記相補型のサンプリングスイッ
チは、前記正転の信号および前記反転の信号に基づいて
サンプリングを行う構成が望ましい。この構成によれ
ば、サンプリングスイッチにおける入力インピーダンス
が高まるので、パルス幅制限回路に高い駆動能力を持た
せないで済むとともに、一方のチャネル型のみによりサ
ンプリングスイッチを構成する場合と比較して、画像信
号をデータ線にサンプリングする際のプッシュダウンに
よる影響を少なくすることができる。このため、より高
品位な表示が可能となる。

【００２１】このような構成において、前記第１および
第２のゲート回路の負荷を、互いに略同一とすることが
望ましい。これにより、相補型のサンプリングスイッチ
における正負特性を、より均一化することが可能とな
る。

【００２２】また、上記目的を達成するために、本件の
第２の発明に係る電気光学装置あっては、上記電気光学
装置の駆動回路によって駆動されることを特徴としてい
る。これによれば、ゴーストやクロストークのない高品
位な表示が可能となる。

【００２３】この第２の発明において、複数の走査線
と、複数のデータ線と、前記走査線および前記データ線
の交差部に対応して設けられたスイッチング素子及び画
素電極を備え、前記データ線の各々を駆動する電気光学
装置であって、前記画素電極はマトリクス状に配置され
る一方、前記スイッチング素子は、前記画素電極および
前記データ線の間に介挿されるとともに、前記走査線に
供給される走査信号にしたがって開閉する構成が望まし
い。この構成によれば、スイッチング素子によりオン画
素とオフ画素とを電気的に分離できるので、コントラス
トやレスポンスなどが良好であり、かつ、高精細な表示
が可能となる。

【００２４】さらに、上記目的を達成するために、本発
明に係る電気機器にあっては、上記電気光学装置を備え
ることを特徴としているので、ゴーストやクロストーク
のない高品位な表示が可能となる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。

【００２６】＜電気光学装置の概略構成＞まず、本発明
の第１の実施形態に係る電気光学装置について説明す
る。この電気光学装置は、電気光学材料として液晶を用
いて、その電気光学的な変化により所定の表示を行うも
のである。図１（ａ）は、この電気光学装置のうち、外
部回路を除いた液晶パネル１００の構成を示す斜視図で
あり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ’線の
断面図である。

【００２７】これらの図に示されるように、液晶パネル
１００は、各種素子や画素電極１１８等が形成された素
子基板１０１と、共通電極１０８等が形成された対向基
板１０２とが、スペーサ１０３を含むシール材１０４に
よって一定の間隙を保って、互いに電極形成面が対向す
るように貼り合わせられるとともに、この間隙に電気光
学材料として例えばＴＮ（Twisted Nematic）型の液晶
１０５が封入された構成となっている。ここで、素子基
板１０１には透明性が要求されないので、ガラスや、半
導体、石英などから構成されるが、対向基板１０２には
透明性が要求されるので、ガラスなどから構成される。
なお、シール材１０４は、対向基板１０２の基板周辺に
沿って形成されるが、液晶１０５を封入するために一部
が開口している。このため、液晶１０５の封入後に、そ
の開口部分が封止材１０６によって封止された構成とな
っている。

【００２８】次に、素子基板１０１の対向面であって、
シール材１０４の外側一辺の領域１４０ａにおいては、
後述するデータ線駆動回路やサンプリング回路などが形
成されて、データ線を駆動する構成となっている。さら
に、この一辺の外側には、複数の接続端子１０７が形成
されて、外部回路からの各種信号を入力する構成となっ
ている。また、この一辺に隣接する辺の領域１３０ａに
は、後述するように２個の走査線駆動回路が形成され
て、走査線をそれぞれ両側から駆動する構成となってい
る。なお、走査線に供給される走査信号の遅延が問題に
ならないのであれば、走査線駆動回路を片側１個だけに
形成する構成でも良い。

【００２９】一方、対向基板１０２の共通電極１０８
は、後述するように、素子基板１０１との貼合部分にお
ける４隅のうち、領域１４０ａに近接する２隅に設けら
れた導通材によって、素子基板１０１に形成された接続
端子１０７との電気的導通が図られている。なお、導通
材が設けられる地点は、ここでは２箇所であるが、共通
電極１０８が接続端子１０７と電気的に導通すれば良い
から、導通材が設けられる地点は少なくとも１箇所であ
れば足りる。ほかに、対向基板１０２には、画素電極１
１８と対向する領域に、着色層（カラーフィルタ）が設
けられる一方、着色層以外の領域には、光のリークによ
るコントラストの低下を防止したり、非表示領域を規定
したりするための遮光層が設けられる。ただし、後述す
るプロジェクタのように色光変調の用途に適用する場
合、対向基板１０２に着色層や遮光層などを形成する必
要はない。

【００３０】なお、対向基板１０２に着色層を設けると
否かとにかかわらず、素子基板１０１には、光のリーク
により素子の特性低下を防止するための遮光層（図示省
略）が設けられる。また、素子基板１０１および対向基
板１０２の対向面には、液晶１０５における分子の長軸
方向が両基板間で約９０度連続的に捻れるようにラビン
グ処理された配向膜（図示省略）が設けられる一方、そ
の各背面側には配向方向に応じた偏光子（図示省略）が
それぞれ設けられる。

【００３１】＜電気的構成＞次に、本実施形態に係る電
気光学装置の電気的な構成について説明する。図２は、
この構成を示すブロック図である。この図に示されるよ
うに、電気光学装置は、上述した液晶パネル１００と、
これに必要な信号を供給する外部回路２００とを備えて
いる。

【００３２】このうち、外部回路２００は、さらに、タ
イミングジェネレータ２０２とＳ／Ｐ（シリアル／パラ
レル）変換回路２０４とに大別される。前者のタイミン
グジェネレータ２０２は、図示せぬ上位装置から供給さ
れる垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドット
クロック信号ＤＣＬＫに基づいて、各部で使用されるク
ロック信号や制御信号など（必要に応じて後述する）を
出力するものである。

【００３３】また、後者のＳ／Ｐ変換回路２０４は、図
６に示されるように、ドットクロックＤＣＬＫに同期し
て供給される１系統の画像信号ＶＩＤを、６系統に分配
するとともに時間軸に６倍に伸長して、画像信号ＶＩＤ
１〜ＶＩＤ６として出力するものである。ここで、１系
統の画像信号ＶＩＤを６系統の画像信号ＶＩＤ１〜ＶＩ
Ｄ６に変換する理由は、後述するサンプリング回路１５
０においてサンプリングスイッチ１５１を構成する薄膜
トランジスタ（Thin Film Transistor：以下、単に「Ｔ
ＦＴ」と称する。）のソース領域への画像信号の印加時
間を長くして、サンプリング時間および充放電時間を十
分に確保するためである。

【００３４】なお、Ｓ／Ｐ変換回路２０４の出力段に
は、反転・増幅回路（図示省略）が備えられ、シリアル
−パラレル変換した画像信号のうち、極性反転が必要と
なるものを反転させ、この後、適宜、増幅する構成とな
っている。ここで、極性を反転するか否かについては、
一般には、データ線への画像信号の印加方式が走査線
単位の極性反転であるか、データ線単位の極性反転で
あるか、画素単位の極性反転であるかに応じて定めら
れ、その反転周期は、１水平走査期間またはドットクロ
ック周期に設定される。ただし、本実施形態にあっては
説明の便宜上、走査線単位の極性反転である場合を例
にとって説明するが、本発明をこれに限定する趣旨では
ない。

【００３５】また、本実施形態における極性反転とは、
共通電極１０８の電位ＬＣcom（すなわち、画像信号Ｖ
ＩＤ１〜ＶＩＤ６の振幅中心電位）を基準として正極性
と負極性とに交互に電圧レベルを反転させることをい
う。さらに、６系統の画像信号ＶＩＤ１〜ＶＩＤ６を液
晶パネル１００への供給するタイミングは、本実施形態
では同時とするが、本発明では、ドットクロックＤＣＬ
Ｋに同期して順次シフトさせても良い。

【００３６】さて、液晶パネル１００のうち、素子基板
１０１の表示領域にあっては、複数本の走査線１１２が
図２において横方向に沿って平行に配列して形成され、
また、複数本のデータ線１１４が縦方向に沿って平行に
形成されている。そして、これらの走査線１１２とデー
タ線１１４とが交差する部分においては、画素を制御す
るためのスイッチング素子たるＴＦＴ１１６のゲート電
極が走査線１１２に接続される一方、ＴＦＴ１１６のソ
ース電極がデータ線１１４に接続されるとともに、ＴＦ
Ｔ１１６のドレイン電極が矩形状の透明な画素電極１１
８に接続されている。

【００３７】上述したように、液晶パネル１００では、
素子基板１０１と対向基板１０２との電極形成面の間に
おいて液晶１０５が挟持されているので、各画素は、画
素電極１１８と、共通電極１０８と、これら両電極間に
挟持された液晶１０５とによって構成されることにな
る。ここで、説明の便宜上、走査線１１２の総本数を
「ｍ」とし、データ線１１４の総本数を「６ｎ」とする
と（ただし、ｍ、ｎは、それぞれ整数）、画素は、走査
線１１２とデータ線１１４との各交点に対応して、ｍ行
×６ｎ列のマトリクス状に配列することになる。また、
マトリクス状の画素からなる表示領域には、このほか
に、液晶容量のリークを防止するための蓄積容量が、画
素毎に形成されるが、図示省略されている。

【００３８】一方、素子基板１０１の非表示領域には、
周辺回路１２０が形成されている。この周辺回路１２０
は、走査線駆動回路１３０や、データ線駆動回路１４
０、サンプリング回路１５０のほか、製造後に欠陥の有
無を判別するための検査回路を含んだ回路として概念さ
れるものであるが、検査回路については、本件とは直接
関係しないので、その説明については省略することとす
る。

【００３９】また、周辺回路１２０の構成素子は、画素
を駆動するＴＦＴ１１６と共通の製造プロセスで形成さ
れるＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴを組
み合わせて構成されるため、製造効率の向上や、製造コ
ストの低下、素子特性の均一化などが図られている。

【００４０】さて、周辺回路１２０のうち、走査線駆動
回路１３０は、水平走査期間毎に順次アクティブレベル
となる走査信号Ｇ１、Ｇ２、…、Ｇｍを、垂直走査期間
内に出力するものである。また、データ線駆動回路１４
０は、順次アクティブレベルとなるサンプリング信号Ｓ
１、Ｓ２、…、Ｓｎを水平走査期間内に出力するもので
ある。なお、走査線駆動回路１３０およびデータ線駆動
回路１４０の詳細については、それぞれ後述することと
する。

【００４１】次に、サンプリング回路１５０は、データ
線１１４毎に設けられるサンプリングスイッチ１５１か
ら構成されている。ここで、データ線１１４は６本毎に
ブロック化されており、図２において左から数えてｊ
（ｊは、１、２、…、ｎ）番目のブロックに属するデー
タ線１１４の６本のうち、最も左に位置するデータ線１
１４の一端に接続されるサンプリングスイッチ１５１
は、画像信号ＶＩＤ１を、サンプリング信号Ｓｊがアク
ティブとなる期間においてサンプリングして、当該デー
タ線１１４に供給する構成となっている。また、同じく
ｊ番目のブロックに属するデータ線１１４の６本のう
ち、２番目に位置するデータ線１１４の一端に接続され
るサンプリングスイッチ１５１は、画像信号ＶＩＤ２
を、サンプリング信号Ｓｊがアクティブとなる期間にお
いてサンプリングして、当該データ線１１４に供給する
構成となっている。以下、同様に、ｊ番目のブロックに
属するデータ線１１４の６本のうち、３、４、５、６番
目に位置するデータ線１１４の一端に接続されるサンプ
リングスイッチ１５１の各々は、それぞれ画像信号ＶＩ
Ｄ３、ＶＩＤ４、ＶＩＤ５、ＶＩＤ６を、サンプリング
信号Ｓｊがアクティブとなる期間においてサンプリング
して、対応するデータ線１１４に供給する構成となって
いる。

【００４２】なお、サンプリングスイッチ１５１を構成
するＴＦＴについては、本実施形態では、Ｎチャネル型
とするので、サンプリング信号Ｓ１、Ｓ２、…、Ｓｎが
Ｈレベルとなればアクティブレベルとなって、対応する
サンプリングスイッチ１５１が閉じることになる。な
お、サンプリングスイッチ１５１を構成するＴＦＴにつ
いては、Ｐチャネル型としても良いし、後述する第３実
施形態のように、両チャネルを組み合わせた相補型とし
ても良い。

【００４３】ほかに、素子基板１０１の非表示領域にあ
っては、データ線１１４に画像信号ＶＩＤ１〜ＶＩＤ６
をサンプリングする際の負荷を低減するため、各データ
線１１４を、サンプリングに先行するタイミングにおい
て所定の電位にプリチャージするプリチャージ回路を形
成しても良いが、本件では直接関係しないので、説明を
省略することとする。

【００４４】なお、走査線駆動回路１３０は、図２およ
び後述する図３では、走査線１１２の一端側のみに１個
だけ配置しているが、これは、電気的な構成を説明する
ための便宜上の措置であり、実際には、図１および後述
する図８に示されるように、走査線１１２の両端に２個
配置している。また、データ線駆動回路１４０は、図２
および後述する図５にあっては表示領域に対して上方に
位置しているが、これも、電気的な構成を説明するため
の便宜上の措置であり、実際には、図１および後述する
図８に示されるように、表示領域に対して下方に位置し
ている。

【００４５】＜データ線駆動回路の構成＞次に説明の便
宜上、データ線駆動回路１４０について説明する。図５
は、データ線駆動回路１４０の構成を示すブロック図で
ある。この図において、クロック信号ＣＬＸ、その反転
クロック信号ＣＬＸinv、転送開始パルスＤＸ、イネー
ブル信号ＥＮＢ１、その反転イネーブル信号ＥＮＢ１in
v、イネーブル信号ＥＮＢ２、および、その反転イネー
ブル信号ＥＮＢ２invは、いずれも図２におけるタイミ
ングジェネレータ２０２によって、画像信号ＶＩＤ１〜
ＶＩＤ６と同期して供給されるものである。

【００４６】さて、データ線駆動回路１４０は、データ
線１１４のブロック総数の「ｎ」よりも１段多い（ｎ＋
１）段で接続されたラッチ回路１４５０からなるシフト
レジスタ１４４０を備えている。なお、この図におい
て、「ｎ」は、奇数である場合を想定している。

【００４７】ここで、シフトレジスタ１４４０のうち、
奇数段目のラッチ回路１４５０は、次のような構成とな
っている。すなわち、奇数段目のラッチ回路１４５０
は、第１に、クロック信号ＣＬＸの立ち上がり（反転ク
ロック信号ＣＬＸinvの立ち下がり）において入力レベ
ルを反転するクロックドインバータ１４５２と、第２
に、クロックドインバータ１４５２による出力レベルを
反転するインバータ１４５４と、第３に、反転クロック
信号ＣＬＸinvの立ち上がり（クロック信号ＣＬＸの立
ち下がり）においてインバータ１４５４の出力レベルを
反転して、インバータ１４５４の入力に帰還するクロッ
クドインバータ１４５６とから構成される。このため、
奇数段目のラッチ回路１４５０において、反転クロック
信号ＣＬＸinvが立ち上がると、インバータ１４５４の
出力がクロックドインバータ１４５６に取り込まれると
ともに、インバータ１４５４の入力に反転帰還されるの
で、結果的に、その前のクロック信号ＣＬＸの立ち上が
りにおいてクロックインバータ１４５２に取り込まれた
信号は、クロック信号ＣＬＸ（反転クロック信号ＣＬＸ
inv）の１周期分保持されることとなる。

【００４８】一方、シフトレジスタ１４４０のうち、偶
数段目のラッチ回路１４５０は、クロック信号ＣＬＹお
よび反転クロック信号ＣＬＹinvの対応関係が、奇数段
目のものとは入れ替わっている。このため、偶数段目の
ラッチ回路１４５０において、クロック信号ＣＬＸが立
ち上がると、インバータ１４５４の出力がクロックドイ
ンバータ１４５６に取り込まれるとともに、インバータ
１４５４の入力に反転帰還されるので、結果的に、その
前の反転クロック信号ＣＬＸinvの立ち上がりにおいて
クロックインバータ１４５２に取り込まれた信号は、偶
数段目と同様に、クロック信号ＣＬＸの１周期分保持さ
れることとなる。

【００４９】このため、シフトレジスタ１４４０におい
ては、第１段目のラッチ回路１４５０が、クロック信号
ＣＬＸの立ち上がりで転送開始パルスＤＸを取り込んで
出力し、この出力信号を、第２段目のラッチ回路１４５
０が、クロック信号ＣＬＸの次の立ち下がり（反転クロ
ック信号ＣＬＸinvが立ち上がり）で取り込んで出力
し、以下同様の動作を、第３段目〜第ｎ段目までのラッ
チ回路１４５０が、クロック信号ＣＬＸ（反転クロック
信号ＣＬＸinv）のレベルが遷移する毎に実行すること
になる。

【００５０】したがって、クロック信号ＣＬＸの１周期
に相当する幅の転送開始パルスＤＸが、水平走査期間の
最初においてシフトレジスタ１４４０に入力されると、
シフトレジスタ１４４０における各段のラッチ回路から
出力される信号Ｓ１’、Ｓ２’、…、Ｓｎ’は、図６に
示されるように、当該転送開始パルスＤＸに対し、クロ
ック信号ＣＬＸ（反転クロック信号ＣＬＸinv）の半周
期分だけ順次遅延させたものとなる。

【００５１】続いて、シフトレジスタ１４４０の次段に
は、パルス幅制限回路１４６０が設けられている。この
パルス幅制限回路１４６０は、第１段目から第ｎ段目ま
でのラッチ回路１４５０に対応したＮＡＮＤ回路１４６
２から構成されている。このうち、奇数段目のラッチ回
路１４５０に対応するＮＡＮＤ回路１４６２は、当該ラ
ッチ回路１４５０の出力信号と、イネーブル信号線１２
４を介して供給されるイネーブル信号ＥＮＢ１との否定
論理積信号を出力するものであり、また、偶数段目のラ
ッチ回路１４５０に対応するＮＡＮＤ回路１４６２は、
当該ラッチ回路１４５０の出力信号と、イネーブル信号
線１２４を介して供給されるイネーブル信号ＥＮＢ２と
の否定論理積信号を出力するものである。

【００５２】なお、反転イネーブル信号線１２５には、
イネーブル信号ＥＮＢ１、ＥＮＢ２を極性反転した反転
イネーブル信号ＥＮＢ１inv、ＥＮＢ２invが供給され
る。ただし、本実施形態では、この反転イネーブル信号
ＥＮＢ１inv、ＥＮＢ２invを積極的に使用しない構成と
なっている。

【００５３】続いて、パルス幅制限回路１４６０の次段
には、バッファ回路１４８０が設けられている。このバ
ッファ回路１４８０は、ＮＡＮＤ回路１４６２の否定論
理積信号をレベル反転するインバータ回路１４８２から
構成されて、これらのインバータ回路１４８２による反
転信号が、データ線駆動回路１４０のサンプリング信号
Ｓ１、Ｓ２、…、Ｓｎとして出力される構成となってい
る。

【００５４】なお、インバータ回路１４８２は、図５で
は１段となっているが、同時に制御するサンプリングス
イッチ１５１の負荷に応じて、３段、５段、…、という
ように複数段設けて、出力インピーダンスを段階的に高
める構成としても良い。

【００５５】＜走査線駆動回路＞次に、走査線駆動回路
１３０の詳細について説明する。この走査線駆動回路１
３０の構成は、図３に示されるように、出力信号の引き
出し方向と、入力される信号とが異なる以外、基本的に
データ線駆動回路１４０の構成と同様である。すなわ
ち、走査線駆動回路１３０は、データ線駆動回路１４０
を９０度回転して配置したものであり、図３に示される
ように、水平走査期間の最初に供給される転送開始パル
スＤＸの替わりに、垂直走査期間の最初に供給される転
送開始パルスＤＹを入力するとともに、クロック信号Ｃ
ＬＸおよびその反転クロック信号ＣＬＸinvの替わり
に、２水平走査期間に相当する周期を有するクロック信
号ＣＬＹおよびその反転クロック信号ＣＬＹinvを入力
する構成となっている。

【００５６】ただし、走査線駆動回路１３０では、シフ
トレジスタ１３５０の次段が次のようにデータ線駆動回
路１４０とは相違している。すなわち、データ線駆動回
路１４０では、シフトレジスタ１４４０の各ラッチ回路
１４５０から出力される信号とイネーブル信号との否定
論理積信号をＮＡＮＤ回路１４６２により求め、これを
インバータ１４６８により反転してサンプリング信号Ｓ
１、Ｓ２、…、Ｓｎとして出力する構成となっていた
が、走査線駆動回路１３０では、相隣接するラッチ回路
１３５０から出力される信号同士の否定論理積信号をＮ
ＡＮＤ回路１３６２により求め、これをインバータ１３
６８により反転して走査信号Ｇ１、Ｇ２、…、Ｇｍとし
て出力する構成となっている。このため、走査線駆動回
路１３０には、データ線駆動回路１４０におけるイネー
ブル信号ＥＮＢ１、ＥＮＢ２に相当する信号が入力され
ていない。

【００５７】さて、このような構成において、シフトレ
ジスタ１３４０の各ラッチ回路１３５０から出力される
信号Ｇ１’、Ｇ２’、…、Ｇｍ’は、データ線駆動回路
１４０における信号Ｓ１’、Ｓ２’、…、Ｓｎと同様な
理由によって、図４に示されるように、垂直走査期間の
最初に供給される転送開始パルスＤＹに対し、クロック
信号ＣＬＹ（反転クロック信号ＣＬＹinv）の半周期分
だけ順次遅延させたものとなる。したがって、ＮＡＮＤ
回路１４６２およびインバータ回路１４６８の各組によ
り出力される走査信号Ｇ１、Ｇ２、…、Ｇｍのアクティ
ブ期間は、同図に示されるように、クロック信号ＣＬＹ
の半周期ずつ順次シフトして出力されることとなる。し
たがって、クロック信号ＣＬＹの半周期が１水平走査期
間となって、走査線１１２が１本毎に順次選択される構
成となっている。

【００５８】なお、走査線駆動回路１３０の動作を説明
するための図４と、データ線駆動回路１４０の動作を説
明するための図６とにおいては、時間軸のスケールが実
際には後者の方が前者よりも遙かに細かい点に留意すべ
きである。すなわち、図４の走査信号Ｇ１、Ｇ２、…、
Ｇｍがアクティブ期間となる期間、すなわち、１水平走
査期間内において、図６のサンプリング信号Ｓ１、Ｓ
２、…、Ｓｎが順番にアクティブ期間となる関係にあ
る。

【００５９】＜素子基板における配線の概略＞続いて、
素子基板１０１における実際の配線、特に、データ線駆
動回路１４０およびサンプリング回路１５０近傍の配線
について説明する。図８は、この配線の概略を示す平面
図である。

【００６０】この図において、ＶｓｓＹおよびＶｓｓＸ
は、それぞれ走査線駆動回路１３０およびデータ線駆動
回路１４０における電源の低位側電位（接地電位）であ
る。また、ＶｄｄＹおよびＶｄｄＸは、それぞれ走査線
駆動回路１３０およびデータ線駆動回路１４０における
電源の高位側電位である。これらのうち、電源の低位側
電位ＶｓｓＹが印加される信号線は、蓄積容量の共通線
となっているので、各画素にも配設されている。

【００６１】また、電位ＬＣcomが印加される２つの電
極１０９は、シール材１０４（図１参照）の隅に相当す
る地点にそれぞれ設けられている。このため、対向基板
１０２と貼り合わせられた際に、電極１０９と共通電極
１０８とが導通材を介して接続されて、共通電極１０８
に電位ＬＣcomが印加される構成となる。ここで、電位
ＬＣcomは、時間軸に対して一定であり、この電位ＬＣc
omを基準にして、Ｓ／Ｐ変換回路２０４が、画像信号Ｖ
ＩＤ１〜ＶＩＤ６を１水平走査期間毎に高位側および低
位側に振り分けて、交流駆動が行われる構成となってい
る。

【００６２】さて、クロック信号ＣＬＸ（およびその反
転クロック信号ＣＬＸinv）が供給されるクロック信号
線は、シフトレジスタ１４４０近傍において、高位側電
位ＶｄｄＸが印加される信号線によりシールドされてい
る。イネーブル信号線１２４および反転イネーブル線１
２５も、パルス幅制限回路１４６０およびバッファ回路
１４８０の間において、高位側電位ＶｄｄＸが印加され
る信号線によりそれぞれシールドされている。このた
め、クロック信号およびイネーブル信号並びにこれらの
反転信号は、ノイズの影響を受け難い構成となってい
る。

【００６３】さらに、クロック信号線、イネーブル信号
線１２４および反転イネーブル線１２５が配設される領
域は、低位側電位ＶｓｓＸが印加される信号線によって
シールドされている。このため、クロック信号ＣＬＸや
イネーブル信号ＥＮＢ１、ＥＮＢ２などが、画像信号線
１２２に対して悪影響を与えないように構成されてい
る。

【００６４】くわえて、画像信号線１２２の６本は、パ
ルス幅制限回路１４６０やバッファ回路１４８０に対し
図で左側から回り込んで、サンプリング回路１５０の前
段において最終的にＸ方向に延在するが、クロック信号
線、イネーブル信号線１２４および反転イネーブル線１
２５は、パルス幅制限回路１４６０に対して右側から回
り込んで最終的にＸ方向に延在している。このため、画
像信号線１２２は、イネーブル信号線１２４および反転
イネーブル線１２５とは一旦離間した後に、バッファ回
路１４８０を挟んで対向することになるので、イネーブ
ル信号ＥＮＢおよび反転イネーブル信号などから受ける
ノイズの影響が、本来的に小さくなるように配慮されて
いる。

【００６５】ところで、イネーブル信号線１２４および
反転イネーブル線１２５の４本は、同一薄膜金属層から
略同一幅でパターニングして形成したものである。そし
て、これら４本は、図８に示されるように、等間隔で交
互に形成されるとともに、端子１０７から略平行かつ略
同一長で配設されている。このため、イネーブル信号線
１２４および反転イネーブル線１２５の４本にあって
は、その抵抗分が互いに略同一となり、その容量も互い
に同一となるので、その時定数も互いに略同一となって
いる。

【００６６】ただし、厳密に言えば、本実施形態におい
てイネーブル信号線１２４は、パルス幅制限回路１４６
０のＮＡＮＤ回路１４６２の入力端に接続される一方、
反転イネーブル信号線１２５は、何も接続されない構成
となっている。このため、イネーブル信号線１２４の容
量と、反転イネーブル線１２５の容量とは互いに異なる
ことになる。また、本実施形態では、ブロックの総数を
示す「ｎ」を奇数としたこととの関係上、イネーブル信
号ＥＮＢ１は、イネーブル信号ＥＮＢ２よりも１個多く
ＮＡＮＤ回路１４６２の入力端に供給される構成となっ
ている。このため、イネーブル信号ＥＮＢ１が供給され
るイネーブル信号線１２４の容量と、イネーブル信号Ｅ
ＮＢ２が供給されるイネーブル信号線１２４の容量とに
ついても互いに異なることになる。

【００６７】したがって実際には、イネーブル信号線１
２４および反転イネーブル線１２５の４本の時定数を略
同一とさせるには、これらの点を考慮して、信号線の幅
や、長さ、材質、間隔などを設計したり、ダミーのゲー
ト回路を挿入したりするなどの措置が必要となる。ま
た、ブロックの総数「ｎ」を偶数とする構成も、２本の
イネーブル信号線１２４の時定数を同一とする限りにお
いて有効な措置と言える。

【００６８】＜電気光学装置の動作＞次に、上述した構
成に係る電気光学装置の動作について説明する。

【００６９】まず、走査線駆動回路１３０には、垂直走
査期間の最初に転送開始パルスＤＹが供給される。この
転送開始パルスＤＹは、クロック信号ＣＬＹ（およびそ
の反転クロック信号ＣＬＹinv）によって順次シフトさ
れる結果、図４に示されるように、１水平走査期間毎に
順次アクティブレベルとなる走査信号Ｇ１、Ｇ２、…、
Ｇｍとして、対応する走査線１１２に出力される。

【００７０】一方、外部回路２００に入力された１系統
の画像信号ＶＩＤは、Ｓ／Ｐ変換回路２０４によって、
図６に示されるように、画像信号ＶＩＤ１〜ＶＩＤ６に
分配されるとともに、時間軸に対して６倍に伸長され
る。また、データ線駆動回路１４０には、同図に示され
るように、水平走査期間の最初に転送開始パルスＤＸが
供給される。この転送開始パルスＤＸは、シフトレジス
タ１４４０によって、クロック信号ＣＬＸ（およびその
反転クロック信号ＣＬＸinv）のレベルが遷移する毎に
順次シフトされた信号Ｓ１’、Ｓ２’、…、Ｓｎ’とし
て出力される。そして、この信号Ｓ１’、Ｓ２’、…、
Ｓｎ’は、イネーブル信号ＥＮＢ１、ＥＮＢ２のアクテ
ィブレベルである期間ＳＭＰａに制限されて、これが図
６に示されるように、サンプリング信号Ｓ１、Ｓ２、
…、Ｓｎとして順次出力されることとなる。

【００７１】ここで、走査信号Ｇ１がアクティブとなる
期間、すなわち、第１番目の水平走査期間において、サ
ンプリング信号Ｓ１がアクティブレベルとなると、左か
ら１番目のブロックに属する６本のデータ線１１４に、
それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングさ
れる。そして、これらの画像信号ＶＩＤ１〜ＶＩＤ６
が、図２において上から数えて１本目の走査線１１２と
当該６本のデータ線１１４と交差する画素のＴＦＴ１１
６によってそれぞれ書き込まれることとなる。この後、
サンプリング信号Ｓ２がアクティブレベルとなると、今
度は、２番目のブロックに属する６本のデータ線１１４
に、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６がサンプリン
グされて、これらの画像信号ＶＩＤ１〜ＶＩＤ６が、１
本目の走査線１１２と当該６本のデータ線１１４と交差
する画素のＴＦＴ１１６によってそれぞれ書き込まれる
こととなる。

【００７２】以下同様にして、サンプリング信号Ｓ３、
Ｓ４、……、Ｓｎが順次アクティブレベルとなると、第
３番目、第４番目、…、第ｎ番目のブロックに属する６
本のデータ線１１４にそれぞれ画像信号ＶＩＤ１〜ＶＩ
Ｄ６がサンプリングされ、これらの画像信号ＶＩＤ１〜
ＶＩＤ６が、１本目の走査線１１２と、当該６本のデー
タ線１１４と交差する画素のＴＦＴ１１６によってそれ
ぞれ書き込まれることとなる。これにより、第１行目の
画素のすべてに対する書き込みが完了することになる。

【００７３】続いて、走査信号Ｇ２がアクティブとなる
期間、すなわち、第２番目の水平走査期間においては、
同様にして、第２行目の画素のすべてに対して書き込み
が行われ、以下同様にして、走査信号Ｇ３、Ｇ４、…、
Ｇｍがアクティブとなって、第３行目、第４行目、第ｍ
行目の画素に対して書き込みが行われることとなる。こ
れにより、第１行目〜第ｍ行目の画素のすべてにわたっ
て書き込みが完了することになる。

【００７４】ここで、画素に画像信号が書き込まれた場
合、画素電極１１８と共通電極１０８との間を通過する
光は、両電極に印加される電圧差がゼロであれば、液晶
分子のねじれに沿って約９０度旋光する一方、電圧差の
大きさにしたがって、液晶分子が電界方向に傾く結果、
旋光性が消失する。このため、液晶パネル１００が例え
ば透過型であれば、入射側と背面側とに、偏光軸が互い
に直交（平行）する偏光子をそれぞれ配置させること
で、両電極に印加される電圧差がゼロであれば、光が透
過（遮断）する一方、両電極に印加される電圧差に応じ
て光が遮断（透過）することになる。したがって、画素
毎に書き込む電圧を画像信号で制御することによって、
所定の表示が可能となっている。

【００７５】このような駆動では、データ線１１４を１
本毎に駆動する方式と比較すると、各サンプリングスイ
ッチ１５１によって画像信号をサンプリングする時間が
６倍となるので、各画素における充放電時間が十分に確
保される。このため、高コントラスト化が図られること
になる。さらに、データ線駆動回路１４０におけるラッ
チ回路１４５０の段数、および、クロック信号ＣＬＸお
よびその反転クロック信号ＣＬＸinvの周波数が、それ
ぞれ１／６に低減されるので、段数の低減化と併せて低
消費電力化も図られることとなる。

【００７６】さらに、サンプリング信号Ｓ１、Ｓ２、
…、Ｓｎのアクティブ期間は、イネーブル信号ＥＮＢ
１、ＥＮＢ２のアクティブレベルである期間ＳＭＰａに
制限されるので、隣接するサンプリング信号同士のオー
バーラップが事前に防止される。このため、あるブロッ
クに属する６本のデータ線１１４にサンプリングされる
べき画像信号ＶＩＤ１〜ＶＩＤ６が、これに隣接するブ
ロックに属する６本のデータ線１１４にも同時サンプリ
ングされる事態が防止されて、いわゆるゴーストの発生
が抑えられる結果、高品位な表示が可能となる。

【００７７】ところで、イネーブル信号線１２４は、図
８に示されるように、画像信号線１２２の６本とは、バ
ッファ回路１４８０を挟んでＸ方向に対向して配設され
た構成となっているので、画像信号線１２２とイネーブ
ル信号線１２４とは、その間に低位側電位ＶｓｓＸが供
給される信号線が配設されるものの、少なくからず容量
的に結合する。ここで、イネーブル信号線１２４のみが
配設された従来の構成では、イネーブル信号ＥＮＢ１、
ＥＮＢ２のレベル遷移に伴う微分ノイズが、画像信号Ｖ
ＩＤ１〜ＶＩＤ６に重畳されてしまい、これが表示品位
を低下させる要因である、と考えられるのは、上述した
通りである。

【００７８】これに対し、本実施形態では、２本のイネ
ーブル信号線１２４とは別に、２本の反転イネーブル信
号線１２５が設けられた構成となっている。この構成に
おいて、ある１本の画像信号線１２２は、図７（ａ）に
示されるように、イネーブル信号線１２４および反転イ
ネーブル信号線１２５と容量的に結合することになる。
なお、図７（ａ）において、ＶＩＤｉは、画像信号ＶＩ
Ｄ１〜ＶＩＤ６を一般化して説明するために、ある１本
の画像信号線１２２に供給される画像信号を示すもので
ある（ｉは、１、２、…、６）。

【００７９】ここで、本実施形態において、２本の反転
イネーブル信号線１２５に供給される信号は、イネーブ
ル信号ＥＮＢ１、ＥＮＢ２をそれぞれ反転させた反転イ
ネーブル信号ＥＮＢ１inv、ＥＮＢ２invであり、さら
に、２本の反転イネーブル信号線１２５は、上述したよ
うにイネーブル信号線１２４と略同一の時定数をそれぞ
れ有する構成となっている。

【００８０】このため、図７（ｂ）に示されるように、
イネーブル信号ＥＮＢ１による微分ノイズａ、および、
反転イネーブル信号ＥＮＢ１invによる微分ノイズｂ同
士は互いに打ち消し合い、同様に、イネーブル信号ＥＮ
Ｂ２による微分ノイズｃ、および、反転イネーブル信号
ＥＮＢ２invによる微分ノイズｄ同士も互いに打ち消し
合うこととなる。したがって、本実施形態によれば、任
意の画像信号線１２２に供給される画像信号ＶＩＤｉに
は、ノイズが重畳されずに、本来の画像信号のレベルを
維持することになるので、表示品位の低下が防止される
ことなる。

【００８１】＜第２実施形態＞上述した第１実施形態で
は、データ線駆動回路１４０による論理信号がそのまま
サンプリング回路１５０に供給される構成となっていた
が、液晶１０５を駆動するためには、実際には瞬時値で
２０ボルト程度の比較的高い電圧が必要である。このよ
うな高い電圧を液晶パネル１００で直接入力する構成と
した場合、微分ノイズの振幅が大きくなる。この場合
に、イネーブル信号線１２４、反転イネーブル信号線１
２５において、画像信号線１２２に対する容量結合度の
相違が少しでも異なると、微分ノイズが打ち消されない
で、残留する可能性が高くなる。

【００８２】そこで、このような不具合を解消するため
には、データ線駆動回路１４０内部に論理振幅を変換す
るレベルシフタを設けて、低い電圧を液晶パネル１００
に入力する構成として、ノイズ振幅を小さく抑えたま
ま、信号処理する構成が望ましいと考えられる。

【００８３】具体的には、図９に示されるデータ線駆動
回路１４２のように、ＮＡＮＤ回路１４６２とインバー
タ回路１４８２との間に、低振幅の論理信号を高振幅の
論理信号に変換するレベルシフタ１４７２を介挿して、
ｎ個のレベルシフタ群１４７０を設ける構成が望ましい
と考えられる。なお、このようなレベルシフタについて
は、走査線駆動回路１３０においても同様に、ＮＡＮＤ
回路１３６２とインバータ回路１３８２との間に介挿す
る構成が望ましい。

【００８４】＜第３実施形態＞また、上述した第１およ
び第２実施形態にあっては、反転イネーブル信号線１２
５に供給される反転イネーブル信号ＥＮＢ１inv、ＥＮ
Ｂ２invを積極的に用いない構成であり、この点におい
て冗長的構成と言えるものであった。

【００８５】そこで、反転イネーブル信号ＥＮＢ１in
v、ＥＮＢ２invを積極的に用いるとともに、サンプリン
グ回路１５０を改良した第３実施形態について説明する
こととする。図１０は、この第３実施形態に係るデータ
線駆動回路１４４の構成を示すブロック図である。

【００８６】この図において、サンプリング回路１５０
を構成するスイッチ１５１は、Ｐチャネル型およびＮチ
ャネル型ＴＦＴを組み合わせた相補型となっている。こ
のため、スイッチ１５１へのサンプリング信号として、
互いに排他的なレベルとなる２つの信号を供給する必要
がある。このうち、一方の信号Ｎ１、Ｎ２、…、Ｎｎに
ついては、第１実施形態におけるサンプリング信号Ｓ
１、Ｓ２、…、Ｓｎと同様であるが、他方の信号Ｐ１、
Ｐ２、…、Ｐｎについては、次のようにして出力される
構成となっている。

【００８７】すなわち、奇数段のラッチ回路１４５０に
あっては、クロックドインバータ１４５２（１４５６）
の出力信号と、反転イネーブル信号ＥＮＢ１invとの否
定論理和信号を出力する一方、偶数段のラッチ回路１４
５０にあっては、クロックドインバータ１４５２（１４
５６）の出力信号と、反転イネーブル信号ＥＮＢ２inv
との否定論理和信号を出力するＮＯＲ回路１４６１を備
え、この否定論理和信号をインバータ回路１４８１によ
って反転して、上述した他方の信号Ｐ１、Ｐ２、…、Ｐ
ｎとして出力する構成となっている。ここで、クロック
ドインバータ１４５２（１４５６）の出力信号は、イン
バータ１４５４により反転される前の信号であるから、
各段のラッチ回路１４５０から出力される信号Ｐ１’、
Ｐ２’、…、Ｐｎ’は、信号Ｎ１’、Ｎ２’、…、Ｎ
ｎ’をそれぞれレベル反転した関係になる。

【００８８】なお、インバータ回路１４９１、１４９２
は、信号Ｐ１、Ｐ２、…、Ｐｎと信号Ｎ１、Ｎ２、…、
Ｎｎとの遅延・負荷が互いに同一となるように、それぞ
れＮＯＲ回路１４６１の出力端およびＮＡＮＤ回路１４
６２の出力端の間に介挿されたものである。

【００８９】このような構成において、各段のラッチ回
路１４５０から出力される信号Ｐ１’、Ｐ２’、…、Ｐ
ｎ’は、反転イネーブル信号ＥＮＢ１inv、ＥＮＢ２inv
がＬレベルである期間ＳＭＰａに制限されて、これが図
１１に示されるように、一方のサンプリング信号Ｐ１、
Ｐ２、…、Ｐｎとして順次出力されることとなる。ま
た、各段のラッチ回路１４５０から出力される信号Ｎ
１’、Ｎ２’、…、Ｎｎ’は、イネーブル信号ＥＮＢ
１、ＥＮＢ２がＨレベルである期間ＳＭＰａに制限され
て、これが図１１に示されるように、他方のサンプリン
グ信号Ｎ１、Ｎ２、…、Ｎｎとして順次出力されること
となる。

【００９０】そして、第３実施形態に係るデータ線駆動
回路１４４によれば、画像信号ＶＩＤ１〜ＶＩＤ６をデ
ータ線１１４にサンプリングする際におけるＴＦＴのし
きい値電圧が、同一の負荷でかつ相補型のサンプリング
スイッチ１５１によってキャンセルされる結果、交流駆
動におけるいわゆるプッシュダウンが小さくなって、品
位のより高い表示が可能となる。

【００９１】さらに、反転イネーブル信号線１２５は、
パルス幅制限回路１４６０のＮＯＲ回路１４６１の入力
端に供給されるので、イネーブル信号線１２４と容量を
略同一とさせるための設計がより容易となる。

【００９２】＜変換数と１ブロックを構成するデータ線
数との関係など＞ところで、上述した実施形態では、デ
ータ線１１５の６本を１ブロックとする一方、同一ブロ
ックに属するデータ線１１４の６本に対し、６系統に変
換された画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリ
ングして、画像信号ＶＩＤ１〜ＶＩＤ６の印加を１ブロ
ック毎に順次行うように構成したが、変換数および同時
に印加するデータ線数（すなわち、１ブロックを構成す
るデータ線数）は、「６」に限られるものではない。

【００９３】例えば、サンプリング回路１５０における
サンプリングスイッチ１５１の応答速度が十分に高いの
であれば、画像信号をパラレルに変換することなく１本
の画像信号線にシリアル伝送して、データ線１１４毎に
点順次サンプリングするように構成しても良い。また、
変換数および同時に印加するデータ線の数を「３」や、
「１２」、「２４」等として、３本や、１２本、２４本
等のデータ線に対して、３系統変換や、１２系統変換、
２４系統変換等して並列供給させた画像信号を同時に供
給する構成としても良い。

【００９４】なお、変換数および同時に印加するデータ
線数としては、カラーの画像信号が３つの原色に係る信
号からなることとの関係上、３の倍数であることが制御
や回路などを簡易化する上で好ましい。ただし、単なる
白色から黒色までの階調表示を行う場合や、後述する３
板式のプロジェクタのライトバルブに適用する場合に
は、変換数および同時に印加するデータ線数を３の倍数
とする必然性はない。

【００９５】さて、変換数および同時に印加するデータ
線の数を例えば「１２」とする場合、素子基板１０１に
おける配線、とりわけ１２本の画像信号線１２２につい
ては、図１２に示される通りとすれば良い。すなわち、
奇数番目の画像信号ＶＩＤ１、ＶＩＤ３、…、ＶＩＤ１
１が供給される画像信号線１２２については、端子１０
７から図において右側から回り込ませる一方、偶数番目
の画像信号ＶＩＤ２、ＶＩＤ４、…、ＶＩＤ１２が供給
される画像信号線１２２については、端子１０７から左
側から回り込ませて、サンプリング回路１５０近傍にお
いて左右両側から対向する櫛歯のようにＸ方向に延在さ
せれば良い。なお、このような配線では、奇数番目の画
像信号が供給される画像信号線１２２が、イネーブル信
号線１２４および反転イネーブル線１２５と同じ側から
回り込むことになるので、この点において図８の配線と
比較して若干不利である。ただし、図１２に示される配
線において、クロック信号線、イネーブル信号線１２４
および反転イネーブル線１２５は、電源の低位側電位Ｖ
ｓｓＸによってシールドされている点は、図８における
配線と共通である。このため、図１２に示される配線に
おいても、画像信号線１２２がクロック信号ＣＬＸやイ
ネーブル信号ＥＮＢなどから受けるノイズの影響は、小
さいと考えられる。

【００９６】＜その他＞なお、上述した実施形態におい
ては、上から下方向へ走査線１１２を選択する一方、左
から右方向へブロックを選択する構成であったが、これ
とは逆方向で選択する構成でも良いし、用途に応じてい
ずれかの方向を選択可能とする構成でも良い。

【００９７】また、上述した実施形態において、データ
線駆動回路１４０では、ラッチ回路１４５０の出力信号
とイネーブル信号ＥＮＢ１またはＥＮＢ２との否定論理
積信号をＮＡＮＤ回路１４６２により求め、これをイン
バータ回路１４８２により反転してサンプリング信号Ｓ
１、Ｓ２、…、Ｓｎとして出力する構成としたが、本発
明は、これに限られず、結果的に等価な信号が得られれ
ば良い。例えば、第３実施形態において、信号Ｐ１’、
Ｐ２’、…、Ｐｎ’と反転イネーブル信号ＥＮＢ１inv
またはＥＮＢ２invとの否定論理和信号をそれぞれＮＯ
Ｒ回路１４６１により求め、これをそれぞれインバータ
回路１４８１により反転した信号Ｐ１、Ｐ２、…、Ｐｎ
を、Ｐチャネル型ＴＦＴからなるスイッチのサンプリン
グ信号として供給する構成としても良い。

【００９８】くわえて、上述した実施形態では、素子基
板１０１にＴＦＴ１１６等が形成された構成となってい
たが、本発明は、これに限られない。例えば、素子基板
１０１を半導体基板とするとともに、ここに、ＴＦＴ１
１６に替えて相補型トランジスタを形成しても良い。さ
らに、ＳＯＩ（Silicon On Insulator）の技術を適用
し、サファイヤなどの絶縁性基板にシリコン単結晶膜を
形成して、ここに各種素子を作り込んで素子基板１０１
としても良い。ただし、素子基板１０１が透明性を有し
ない場合、画素電極１１８をアルミニウムで形成した
り、別途反射層を形成したりするなどして、液晶パネル
１００を反射型として用いる必要がある。

【００９９】さらに、上述した実施形態では、液晶とし
てＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nema
tic）型・強誘電型などのメモリ性を有する双安定型
や、高分子分散型、さらには、分子の長軸方向と短軸方
向とで可視光の吸収に異方性を有する染料（ゲスト）を
一定の分子配列の液晶（ホスト）に溶解して、染料分子
を液晶分子と平行に配列させたゲストホスト型などの液
晶を用いても良い。

【０１００】また、電圧無印加時には液晶分子が両基板
に対して垂直方向に配列する一方、電圧印加時には液晶
分子が両基板に対して水平方向に配列する、という垂直
配向（ホメオトロピック配向）の構成としても良いし、
電圧無印加時には液晶分子が両基板に対して水平方向に
配列する一方、電圧印加時には液晶分子が両基板に対し
て垂直方向に配列する、という平行（水平）配向（ホモ
ジニアス配向）の構成としても良い。さらに、対向基板
１０２に共通電極１０８を配置するのでなく、素子基板
１０１上に、画素電極と対向電極とを、互いに間隔を置
いて櫛歯状に配置する構成としても良い。この構成で
は、液晶分子が水平配向して、電極間による横方向の電
界に応じて液晶分子の配向方向が変化することになる。
このように、本発明の駆動方法に適合するものであれ
ば、液晶や配向方式として、種々のものを用いることが
可能である。

【０１０１】くわえて、電気光学装置としては、液晶装
置のほかに、エレクトロルミネッセンス（ＥＬ）や、デ
ジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発
光や電子放出による蛍光などを用いて、その電気光学効
果により表示を行う種々の電気光学装置に適用可能であ
る。この場合、電気光学材料としては、ＥＬ、ミラーデ
バイス、ガス、蛍光体などとなる。なお、電気光学材料
としてＥＬを用いる場合、素子基板１０１においてＥＬ
が画素電極１１８と透明導電膜の対向電極との間に介在
することになるので、対向基板１０２は不要となる。こ
のように、本発明は、上述した構成と類似の構成を有す
る電気光学装置の駆動回路のすべてに適用可能である。

【０１０２】＜電子機器＞次に、上述した電気光学装置
を電子機器に用いた例のいくつかについて説明する。

【０１０３】＜その１：プロジェクタ＞まず、上述した
液晶パネル１００をライトバルブとして用いたプロジェ
クタについて説明する。図１３は、このプロジェクタの
構成を示す平面図である。この図に示されるように、プ
ロジェクタ２１００内部には、ハロゲンランプ等の白色
光源からなるランプユニット２１０２が設けられてい
る。このランプユニット２１０２から射出された投射光
は、内部に配置された３枚のミラー２１０６および２枚
のダイクロイックミラー２１０８によってＲＧＢの３原
色に分離されて、各原色に対応するライトバルブ１００
Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここ
で、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの
構成は、上述した実施形態に係る液晶パネル１００と同
様であり、画像信号を入力する外部回路（ここでは図示
省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ
駆動されるものである。また、Ｂ色の光は、他のＲ色や
Ｇ色と比較すると、光路が長いので、その損失を防ぐた
めに、入射レンズ２１２２、リレーレンズ２１２３およ
び出射レンズ２１２４からなるリレーレンズ系２１２１
を介して導かれる。

【０１０４】さて、ライトバルブ１００Ｒ、１００Ｇ、
１００Ｂによってそれぞれ変調された光は、ダイクロイ
ックプリズム２１１２に３方向から入射する。そして、
このダイクロイックプリズム２１１２において、Ｒ色お
よびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進
する。したがって、各色の画像が合成されるた後、スク
リーン２１２０には、投射レンズ２１１４によってカラ
ー画像が投射されることとなる。

【０１０５】なお、ライトバルブ１００Ｒ、１００Ｇお
よび１００Ｂには、ダイクロイックミラー２１０８によ
って、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するの
で、上述したようにカラーフィルタを設ける必要はな
い。また、ライトバルブ１００Ｒ、１００Ｂの透過像は
ダイクロイックミラー２１１２により反射した後に投射
されるのに対し、ライトバルブ１００Ｇの透過像はその
まま投射されるので、ライトバルブ１００Ｒ、１００Ｂ
による表示像を、ライトバルブ１００Ｇによる表示像に
対して左右反転させる必要がある。

【０１０６】＜その２：モバイル型コンピュータ＞次
に、上述した液晶パネル１００を、モバイル型のパーソ
ナルコンピュータに適用した例について説明する。図１
４は、このパーソナルコンピュータの構成を示す斜視図
である。図において、コンピュータ２２００は、キーボ
ード２２０２を備えた本体部２２０４と、表示部として
用いられる液晶パネル１００とを備えている。なお、こ
の液晶パネル１００の背面には、視認性を高めるための
バックライトが設けられる。

【０１０７】＜その３：携帯電話＞さらに、上述した液
晶パネル１００を、携帯電話の表示部に適用した例につ
いて説明する。図１５は、この携帯電話の構成を示す斜
視図である。図において、携帯電話２３００は、複数の
操作ボタン２３０２のほか、受話口２３０４、送話口２
３０６とともに、上述した液晶パネル１００を備えるも
のである。なお、この液晶パネル１００の背面にも、視
認性を高めるためのバックライトが設けられる。

【０１０８】なお、電子機器としては、図１３〜図１５
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型・モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、テレビ電話、ＰＯ
Ｓ端末、ディジタルスチルカメラ、タッチパネルを備え
た機器等などが挙げられる。そして、これらの各種の電
子機器に対して、実施形態や応用形態に係る電気光学装
置が適用可能なのは言うまでもない。

【０１０９】

【発明の効果】以上説明したように本発明によれば、画
像信号線において、イネーブル信号のレベルに反転に伴
って重畳される微分ノイズが、反転イネーブル信号のレ
ベル反転に伴う微分ノイズによって打ち消されるので、
本来の画像信号の成分のみが供給される結果、ラインム
ラの発生を抑えた高品位な表示が可能となる。

【図面の簡単な説明】

【図１】 （ａ）は、本発明の第１の実施形態に係る電
気光学装置の構成を示す斜視図であり、（ｂ）は、
（ａ）のＡ−Ａ’線の断面図である。

【図２】 同電気光学装置の電気的な構成を示すブロッ
ク図である。

【図３】 同電気光学装置における走査線駆動回路の構
成を示すブロック図である。

【図４】 同走査線駆動回路の動作を説明するためのタ
イミングチャートである。

【図５】 同電気光学装置におけるデータ線駆動回路の
構成を示すブロック図である。

【図６】 同データ線駆動回路の動作を説明するための
タイミングチャートである。

【図７】 同電気光学装置における微分ノイズの打ち消
し動作を説明するためのタイミングチャートである。

【図８】 同電気光学装置における素子基板の配線を示
す平面図である。

【図９】 本発明の第２実施形態に係る電気光学装置の
データ線駆動回路の構成を示すブロック図である。

【図１０】 本発明の第３実施形態に係る電気光学装置
のデータ線駆動回路の構成を示すブロック図である。

【図１１】 同電気光学装置の動作を説明するためのタ
イミングチャートである。

【図１２】 実施形態に係る電気光学装置においてシリ
アル−パラレルの変換相数が多数になる場合の素子基板
の配線を示す平面図である。

【図１３】 実施形態に係る電気光学装置を適用した電
子機器の一例たるプロジェクタの構成を示す平面図であ
る。

【図１４】 同電気光学装置を適用した電子機器の一例
たるパーソナルコンピュータの構成を示す斜視図であ
る。

【図１５】 同電気光学装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。

【符号の説明】

１００…液晶パネル １０１…素子基板 １０２…対向基板 １０５…液晶 １０８…対向基板 １１２…走査線 １１４…データ線 １１６…ＴＦＴ １１８…画素電極 １２０…周辺回路 １２２…画像信号線 １２４…イネーブル信号線 １２５…反転イネーブル信号線 １３０…走査線駆動回路 １４０…データ線駆動回路 １５０…サンプリング回路 １５１…サンプリングスイッチ １４４０…シフトレジスタ １４５０…ラッチ回路 １４６０…パルス幅制限回路 １４６１…ＮＯＲ回路 １４６２…ＮＡＮＤ回路 １４７２…レベルシフタ １４８０…バッファ回路 ２１００…プロジェクタ ２２００…パーソナルコンピュータ ２３００…携帯電話

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA42 NA53 NC12 NC21 NC22 NC34 ND05 ND09 ND15 ND35 ND36 ND40 5C006 AF42 BB16 BC03 BC12 BF03 BF04 BF11 BF25 BF26 BF27 BF46 EC01 EC08 EC11 FA22 FA31 5C080 AA10 BB05 DD05 DD12 EE01 EE17 FF11 JJ02 JJ03 JJ04 JJ06 KK07

Claims (14)

【特許請求の範囲】
1. 【請求項１】 画像信号を複数のデータ線に出力する電
   気光学装置の駆動回路であって、 複数のラッチ回路を備え、各ラッチ回路により入力信号
   を順次シフトして出力するシフトレジスタ回路と、 前記ラッチ回路による出力信号のパルス幅を、イネーブ
   ル信号線に供給されるイネーブル信号にしたがって制限
   するパルス幅制限回路と、 前記イネーブル信号の論理レベルを反転した反転イネー
   ブル信号を供給する反転イネーブル信号線と、 前記データ線にそれぞれ対応して設けられ、画像信号線
   に供給される画像信号を、前記パルス幅制限回路によっ
   てパルス幅の制限された信号に基づいてサンプリングし
   て、対応するデータ線に供給するサンプリングスイッチ
   とを具備することを特徴とする電気光学装置の駆動回
   路。
2. 【請求項２】 前記反転イネーブル信号線は、前記イネ
   ーブル信号線と略平行に配設されていることを特徴とす
   る請求項１に記載の電気光学装置の駆動回路。
3. 【請求項３】 前記反転イネーブル信号線は、前記イネ
   ーブル信号線と略同一の容量を有することを特徴とする
   請求項１に記載の電気光学装置の駆動回路。
4. 【請求項４】 前記反転イネーブル信号線は、前記イネ
   ーブル信号線と略同一の時定数を有することを特徴とす
   る請求項１に記載の電気光学装置の駆動回路。
5. 【請求項５】 前記イネーブル信号線および前記反転イ
   ネーブル信号線は、前記パルス幅制限回路の形成領域の
   一方の側から回り込んで配設される一方、 前記画像信号線は、前記パルス幅制限回路の形成領域の
   他方の側から回り込んで配設されていることを特徴とす
   る請求項１に記載の電気光学装置の駆動回路。
6. 【請求項６】 前記イネーブル信号線および前記反転イ
   ネーブル信号線と、前記画像信号線との間に、一定の電
   位の定電位線が配設されていることを特徴とする請求項
   １に記載の電気光学装置の駆動回路。
7. 【請求項７】 前記パルス幅制限回路によりパルス幅の
   制限された信号の論理振幅を拡大して、対応するサンプ
   リングスイッチに供給するレベルシフタを備えることを
   特徴とする請求項１に記載の電気光学装置の駆動回路。
8. 【請求項８】 前記パルス幅制限回路は、 前記ラッチ回路による出力信号と、前記イネーブル信号
   との否定論理積信号を出力する否定論理積回路、また
   は、 前記ラッチ回路による出力信号とはレベル反転の関係に
   ある信号と、前記反転イネーブル信号との否定論理和信
   号を出力する否定論理和回路であることを特徴とする請
   求項１に記載の電気光学装置の駆動回路。
9. 【請求項９】 前記画像信号は、時間軸に伸長されてｍ
   （ｍは２以上の整数とする）本の系統に変換されたもの
   であり、 前記データ線は、ｍ本毎にブロック化されて、 ブロック化されたｍ本のデータ線に対応するスイッチが
   同時に駆動されることを特徴とする請求項１記載の電気
   光学装置の駆動回路。
10. 【請求項１０】 前記サンプリングスイッチは相補型で
    あり、 前記パルス幅制限回路は、 前記ラッチ回路による出力信号と、前記イネーブル信号
    とによりパルス幅を制限した正転の信号を生成する第１
    のゲート回路と、 前記ラッチ回路による出力信号とはレベル反転の関係に
    ある信号と、前記反転イネーブル信号とによりパルス幅
    を制限した反転の信号を生成する第２のゲート回路とを
    有し、 前記相補型のサンプリングスイッチは、前記正転の信号
    および前記反転の信号に基づいてサンプリングを行うこ
    とを特徴とする請求項１記載の電気光学装置の駆動回
    路。
11. 【請求項１１】 前記第１および第２のゲート回路の負
    荷を、互いに略同一とすることを特徴とする請求項１０
    記載の電気光学装置の駆動回路。
12. 【請求項１２】 請求項１乃至１１のいずれか記載の電
    気光学装置の駆動回路によって駆動されることを特徴と
    する電気光学装置。
13. 【請求項１３】 複数の走査線と、複数のデータ線と、
    前記走査線および前記データ線の交差部に対応して設け
    られたスイッチング素子及び画素電極を備え、前記デー
    タ線の各々を駆動する電気光学装置であって、 前記画素電極がマトリクス状に配置される一方、前記ス
    イッチング素子が、前記画素電極および前記データ線の
    間に介挿されるとともに、前記走査線に供給される走査
    信号にしたがって開閉することを特徴とする請求項１２
    記載の電気光学装置。
14. 【請求項１４】 請求項１２または１３記載の電気光学
    装置を備えることを特徴とする電子機器。