JP2001211641A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2001211641A JP2001211641A JP2000012222A JP2000012222A JP2001211641A JP 2001211641 A JP2001211641 A JP 2001211641A JP 2000012222 A JP2000012222 A JP 2000012222A JP 2000012222 A JP2000012222 A JP 2000012222A JP 2001211641 A JP2001211641 A JP 2001211641A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching
- power transistor
- transistor
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 プリンタ装置用スイッチング電源回路におい
て、幅広い負荷変動に対応した高効率の電源回路を提供
する。 【解決手段】 電圧変換用トランス１と、電圧変換用ト
ランス１の一次側電流を制御する主スイッチング素子と
しての大電力用トランジスタ２と、大電力用トランスタ
２に並列接続された副スイッチング素子としての小電力
用トランジスタ３と、軽負荷時に小電力用トランジスタ
３を最適駆動するように設定された駆動回路４ａと、最
大出力時に大電力用トランジスタ２を最適駆動するよう
設定された駆動回路５ａと、大電力用トランジスタ２と
小電力用トランジスタ３のそれぞれに流れる電流を切替
制御回路８ａで検出し、大電力用トランジスタ２と小電
力用トランジスタ３の電流値に応じて電流経路を切り替
えることにより、高効率特性を得る。
て、幅広い負荷変動に対応した高効率の電源回路を提供
する。 【解決手段】 電圧変換用トランス１と、電圧変換用ト
ランス１の一次側電流を制御する主スイッチング素子と
しての大電力用トランジスタ２と、大電力用トランスタ
２に並列接続された副スイッチング素子としての小電力
用トランジスタ３と、軽負荷時に小電力用トランジスタ
３を最適駆動するように設定された駆動回路４ａと、最
大出力時に大電力用トランジスタ２を最適駆動するよう
設定された駆動回路５ａと、大電力用トランジスタ２と
小電力用トランジスタ３のそれぞれに流れる電流を切替
制御回路８ａで検出し、大電力用トランジスタ２と小電
力用トランジスタ３の電流値に応じて電流経路を切り替
えることにより、高効率特性を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、プリンタ装置等の
変動の激しい負荷に対応する電源回路に関し、特に電圧
変換効率が高い電源回路に関するものである。
変動の激しい負荷に対応する電源回路に関し、特に電圧
変換効率が高い電源回路に関するものである。
【０００２】
【従来の技術】例えばプリンタ装置のように負荷の変動
が激しい機器に用いる電源回路は、一般的に最大出力、
若しくは最も頻繁に使われる出力容量において最適な効
率を発揮するように設計されているため、軽負荷時若し
くは無負荷状態における効率特性は悪化しているのが一
般的である。
が激しい機器に用いる電源回路は、一般的に最大出力、
若しくは最も頻繁に使われる出力容量において最適な効
率を発揮するように設計されているため、軽負荷時若し
くは無負荷状態における効率特性は悪化しているのが一
般的である。
【０００３】しかし近年、省エネ化の必要性が社会的に
叫ばれており、待機状態における軽負荷時に電源効率を
向上させることが要求されている。
叫ばれており、待機状態における軽負荷時に電源効率を
向上させることが要求されている。
【０００４】この要請に応えるために、例えば特開平０
９−０４７０２１号公報に開示された電源回路では、ス
イッチングトランジスタにコンデンサを並列に接続し、
このコンデンサのオン・オフ制御を行うことにより、並
列接続のトランジスタとコンデンサからなる回路の共振
動作を利用して、電源回路の効率を改善することを提案
している。
９−０４７０２１号公報に開示された電源回路では、ス
イッチングトランジスタにコンデンサを並列に接続し、
このコンデンサのオン・オフ制御を行うことにより、並
列接続のトランジスタとコンデンサからなる回路の共振
動作を利用して、電源回路の効率を改善することを提案
している。
【０００５】またトランジスタの電流容量の不足のため
に、複数の容量の等しいトランジスタを並列駆動する例
もあるが、この方法は変換効率の改善にはなり得ない。
に、複数の容量の等しいトランジスタを並列駆動する例
もあるが、この方法は変換効率の改善にはなり得ない。
【０００６】
【発明が解決しようとする課題】しかしながら上述した
特開平０９−０４７０２１号公報の電源回路では、主ス
イッチング素子の駆動条件は、最大出力若しくは最も頻
繁に使われる出力容量において最適な効率となるよう設
計されており、出力負荷が大きく変動するような場合に
は、駆動回路が出力電力に応じて最適な駆動を行うよう
な回路構成になっていない。
特開平０９−０４７０２１号公報の電源回路では、主ス
イッチング素子の駆動条件は、最大出力若しくは最も頻
繁に使われる出力容量において最適な効率となるよう設
計されており、出力負荷が大きく変動するような場合に
は、駆動回路が出力電力に応じて最適な駆動を行うよう
な回路構成になっていない。
【０００７】また従来の主スイッチング素子は、軽負荷
時には主スイッチング素子のオン時間を大幅に絞り込む
ために高速でスイッチング動作する必要があるが、最大
出力に合わせて大電力用トランジスタを選定している。
ここに、大電力用トランジスタは、小電力用トランジス
タに比べて一般的にスイッチング速度が遅く、オン時の
飽和電圧若しくは飽和オン抵抗は高いため、小電力用ト
ランジスタよりもスイッチング動作が遅くなり、上述し
た技術では、軽負荷時に高速にスイッチング動作を行う
ことができないという問題がある。
時には主スイッチング素子のオン時間を大幅に絞り込む
ために高速でスイッチング動作する必要があるが、最大
出力に合わせて大電力用トランジスタを選定している。
ここに、大電力用トランジスタは、小電力用トランジス
タに比べて一般的にスイッチング速度が遅く、オン時の
飽和電圧若しくは飽和オン抵抗は高いため、小電力用ト
ランジスタよりもスイッチング動作が遅くなり、上述し
た技術では、軽負荷時に高速にスイッチング動作を行う
ことができないという問題がある。
【０００８】このため、特開平０９−０４７０２１号公
報の電源回路を出力変動が激しいプリンタ装置に適用し
ても、そのプリンタ装置は電源投入しているそのほとん
どの時間が待機状態で放置されて軽負荷時に最適な駆動
となっていないために、その変換効率は悪化して、３０
％〜５０％の範囲の効率値となることが予測され、エネ
ルギーを浪費するという問題がある。
報の電源回路を出力変動が激しいプリンタ装置に適用し
ても、そのプリンタ装置は電源投入しているそのほとん
どの時間が待機状態で放置されて軽負荷時に最適な駆動
となっていないために、その変換効率は悪化して、３０
％〜５０％の範囲の効率値となることが予測され、エネ
ルギーを浪費するという問題がある。
【０００９】本発明の目的は、負荷条件が大きく変動し
ても軽負荷時から重負荷時まで幅広く高い変換効率を維
持できる電源回路を提供することにある。
ても軽負荷時から重負荷時まで幅広く高い変換効率を維
持できる電源回路を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る電源回路は、無負荷或いは軽負荷から
重負荷まで大きく変動する負荷に対応して電圧変換を行
う電源回路であって、重負荷時の出力を担う主スイッチ
ング素子と無負荷或いは軽負荷時の出力を担う副スイッ
チング素子を並列接続し、前記主スイッチング素子と副
スイッチング素子をそれぞれ個別に駆動制御する駆動回
路と、前記スイッチング素子に流れる電流値を検出して
前記主スイッチング素子と副スイッチング素子を切替駆
動する信号を出力する切替制御回路とを含むものであ
る。
め、本発明に係る電源回路は、無負荷或いは軽負荷から
重負荷まで大きく変動する負荷に対応して電圧変換を行
う電源回路であって、重負荷時の出力を担う主スイッチ
ング素子と無負荷或いは軽負荷時の出力を担う副スイッ
チング素子を並列接続し、前記主スイッチング素子と副
スイッチング素子をそれぞれ個別に駆動制御する駆動回
路と、前記スイッチング素子に流れる電流値を検出して
前記主スイッチング素子と副スイッチング素子を切替駆
動する信号を出力する切替制御回路とを含むものであ
る。
【００１１】また前記切替制御回路は、前記スイッチン
グ素子の切替駆動信号に基いて前記主スイッチング素子
或いは前記副スイッチング素子の電流路を選択的に遮断
するものである。
グ素子の切替駆動信号に基いて前記主スイッチング素子
或いは前記副スイッチング素子の電流路を選択的に遮断
するものである。
【００１２】また前記切替制御回路は、前記スイッチン
グ素子の切替駆動信号を前記スイッチング素子をそれぞ
れ個別に駆動制御する前記駆動回路に選択的に出力する
ものであり、前記駆動回路は、前記スイッチング素子の
切替駆動信号を入力として対応する前記スイッチング素
子の駆動を制御するものである。
グ素子の切替駆動信号を前記スイッチング素子をそれぞ
れ個別に駆動制御する前記駆動回路に選択的に出力する
ものであり、前記駆動回路は、前記スイッチング素子の
切替駆動信号を入力として対応する前記スイッチング素
子の駆動を制御するものである。
【００１３】また前記主スイッチング素子として、電源
回路の最大出力値を出力する大電力用トランジスタを用
い、前記副スイッチング素子として、前記大電流用トラ
ンジスタと比較してスイッチング速度が速く、オン時の
飽和電圧若しくは飽和オン抵抗が低く、大電流用トラン
ジスタよりも高効率なスイッチング動作が可能な小電力
用トランジスタを用いるものである。
回路の最大出力値を出力する大電力用トランジスタを用
い、前記副スイッチング素子として、前記大電流用トラ
ンジスタと比較してスイッチング速度が速く、オン時の
飽和電圧若しくは飽和オン抵抗が低く、大電流用トラン
ジスタよりも高効率なスイッチング動作が可能な小電力
用トランジスタを用いるものである。
【００１４】また無負荷に近い領域において前記副スイ
ッチング素子又は前記小電力用トランジスタのみを駆動
し、軽負荷時に前記副スイッチング素子又は前記小電力
用トランジスタと前記主スイッチング素子又は前記大電
力用トランジスタとによる並列回路を駆動し、最大出力
に近い領域において前記主スイッチング素子又は前記大
電力用トランジスタのみを駆動するように切替えるもの
である。
ッチング素子又は前記小電力用トランジスタのみを駆動
し、軽負荷時に前記副スイッチング素子又は前記小電力
用トランジスタと前記主スイッチング素子又は前記大電
力用トランジスタとによる並列回路を駆動し、最大出力
に近い領域において前記主スイッチング素子又は前記大
電力用トランジスタのみを駆動するように切替えるもの
である。
【００１５】また前記切替制御回路は、前記主スイッチ
ング素子と前記副スイッチング素子にそれぞれ流れる電
流値を検出して前記スイッチング素子を駆動制御する信
号を出力するものである。
ング素子と前記副スイッチング素子にそれぞれ流れる電
流値を検出して前記スイッチング素子を駆動制御する信
号を出力するものである。
【００１６】また前記切替制御回路は、前記主スイッチ
ング素子と前記副スイッチング素子に流れる電流が重畳
した電流値を検出して前記スイッチング素子を駆動制御
する信号を出力するものである。
ング素子と前記副スイッチング素子に流れる電流が重畳
した電流値を検出して前記スイッチング素子を駆動制御
する信号を出力するものである。
【００１７】また前記切替制御回路は、前記スイッチン
グ素子から電圧変換用トランスの一次側に供給される電
流値を検出して前記スイッチング素子を駆動制御する信
号を出力するものである。
グ素子から電圧変換用トランスの一次側に供給される電
流値を検出して前記スイッチング素子を駆動制御する信
号を出力するものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００１９】図に示すように本発明に係る電源回路は、
無負荷或いは軽負荷から重負荷まで大きく変動する負荷
に対応して電圧変換を行う電源回路であって、重負荷時
の出力を担う主スイッチング素子２と無負荷或いは軽負
荷時の出力を担う副スイッチング素子３を並列接続し、
前記主スイッチング素子２と副スイッチング素子３をそ
れぞれ個別に駆動制御する駆動回路４ａ，５ａ，４ｂ，
５ｂと、前記スイッチング素子２，３に流れる電流値を
検出して前記主スイッチング素子２と副スイッチング素
子３を切替駆動する信号を出力する切替制御回路８ａ，
８ｂとを含むことを特徴とするものである。
無負荷或いは軽負荷から重負荷まで大きく変動する負荷
に対応して電圧変換を行う電源回路であって、重負荷時
の出力を担う主スイッチング素子２と無負荷或いは軽負
荷時の出力を担う副スイッチング素子３を並列接続し、
前記主スイッチング素子２と副スイッチング素子３をそ
れぞれ個別に駆動制御する駆動回路４ａ，５ａ，４ｂ，
５ｂと、前記スイッチング素子２，３に流れる電流値を
検出して前記主スイッチング素子２と副スイッチング素
子３を切替駆動する信号を出力する切替制御回路８ａ，
８ｂとを含むことを特徴とするものである。
【００２０】図１に示す前記切替制御回路８ａは、前記
主スイッチング素子２と前記副スイッチング素子３の電
流路に流れる電流値をそれぞれ個別に検出して前記主ス
イッチング素子２と副スイッチング素子３を切替駆動す
る信号を出力し、かつ前記スイッチング素子の切替駆動
信号に基いて前記主スイッチング素子２或いは前記副ス
イッチング素子３の電流路を選択的に遮断するようにな
っている。
主スイッチング素子２と前記副スイッチング素子３の電
流路に流れる電流値をそれぞれ個別に検出して前記主ス
イッチング素子２と副スイッチング素子３を切替駆動す
る信号を出力し、かつ前記スイッチング素子の切替駆動
信号に基いて前記主スイッチング素子２或いは前記副ス
イッチング素子３の電流路を選択的に遮断するようにな
っている。
【００２１】また図２に示す前記切替制御回路８ｂは、
前記スイッチング素子２，３の切替駆動信号を前記スイ
ッチング素子２，３をそれぞれ個別に駆動制御する前記
駆動回路４ｂ，５ｂに選択的に出力するものであり、前
記駆動回路４ｂ，５ｂは、前記スイッチング素子の切替
駆動信号を入力として対応する前記スイッチング素子
２，３の駆動を制御するようになっている。
前記スイッチング素子２，３の切替駆動信号を前記スイ
ッチング素子２，３をそれぞれ個別に駆動制御する前記
駆動回路４ｂ，５ｂに選択的に出力するものであり、前
記駆動回路４ｂ，５ｂは、前記スイッチング素子の切替
駆動信号を入力として対応する前記スイッチング素子
２，３の駆動を制御するようになっている。
【００２２】そして無負荷に近い領域において前記副ス
イッチング素子３のみを駆動し、軽負荷時に前記副スイ
ッチング素子３と前記主スイッチング素子２による並列
回路を駆動し、最大出力に近い領域において前記主スイ
ッチング素子２のみを駆動するように切替えて電圧変換
を行うようになっている。
イッチング素子３のみを駆動し、軽負荷時に前記副スイ
ッチング素子３と前記主スイッチング素子２による並列
回路を駆動し、最大出力に近い領域において前記主スイ
ッチング素子２のみを駆動するように切替えて電圧変換
を行うようになっている。
【００２３】また図１に示す前記切替制御回路８ａは、
前記主スイッチング素子２と副スイッチング素子３にそ
れぞれ流れる電流値を検出して前記スイッチング素子
２，３を駆動制御する信号を出力するようになってお
り、一方、図２に示す前記切替制御回路８ｂは、前記主
スイッチング素子２と副スイッチング素子に流れる電流
が重畳した電流値を検出して前記スイッチング素子２，
３を駆動制御する信号を出力するようになっているが、
これに限定されるものではなく、前記切替制御回路８
ａ，８ｂは、前記スイッチング素子２，３から電圧変換
用トランス１の一次側に供給される電流値を検出して前
記スイッチング素子２，３を駆動制御する信号を出力す
るようにしてもよいものである。
前記主スイッチング素子２と副スイッチング素子３にそ
れぞれ流れる電流値を検出して前記スイッチング素子
２，３を駆動制御する信号を出力するようになってお
り、一方、図２に示す前記切替制御回路８ｂは、前記主
スイッチング素子２と副スイッチング素子に流れる電流
が重畳した電流値を検出して前記スイッチング素子２，
３を駆動制御する信号を出力するようになっているが、
これに限定されるものではなく、前記切替制御回路８
ａ，８ｂは、前記スイッチング素子２，３から電圧変換
用トランス１の一次側に供給される電流値を検出して前
記スイッチング素子２，３を駆動制御する信号を出力す
るようにしてもよいものである。
【００２４】以上のように本発明によれば、重負荷時の
出力を担う主スイッチング素子２と無負荷或いは軽負荷
時の出力を担う副スイッチング素子３を並列接続し、こ
れらのスイッチング素子２，３の駆動を出力電力若しく
は電圧変換用トランス１の一次側電流値に応じて切替え
て駆動制御するため、出力変動が激しい例えばプリンタ
装置に適用した場合に、そのプリンタ装置は電源投入し
ているそのほとんどの時間が待機状態で放置されている
状態では、その負荷状態に最適な副スイッチング素子３
による駆動となり、無負荷或いは軽負荷から重負荷の範
囲において主スイッチング素子２と副スイッチング素子
３との並列若しくは単独で動作することとなり、プリン
タ装置が待機時となった軽負荷時もしくは無負荷状態で
も高効率の変換効率を得ることができ、エネルギーの浪
費を抑えることができる。
出力を担う主スイッチング素子２と無負荷或いは軽負荷
時の出力を担う副スイッチング素子３を並列接続し、こ
れらのスイッチング素子２，３の駆動を出力電力若しく
は電圧変換用トランス１の一次側電流値に応じて切替え
て駆動制御するため、出力変動が激しい例えばプリンタ
装置に適用した場合に、そのプリンタ装置は電源投入し
ているそのほとんどの時間が待機状態で放置されている
状態では、その負荷状態に最適な副スイッチング素子３
による駆動となり、無負荷或いは軽負荷から重負荷の範
囲において主スイッチング素子２と副スイッチング素子
３との並列若しくは単独で動作することとなり、プリン
タ装置が待機時となった軽負荷時もしくは無負荷状態で
も高効率の変換効率を得ることができ、エネルギーの浪
費を抑えることができる。
【００２５】次に本発明の具体例を用いて詳細に説明す
る。
る。
【００２６】（実施形態１）図１は、本発明に係る実施
形態１に係る電源回路を示す回路構成図である。
形態１に係る電源回路を示す回路構成図である。
【００２７】図１に示す本発明の実施形態１に係る電源
回路は、電圧変換用トランス１と、電圧変換用トランス
１の一次側電流値を制御する主スイッチング素子として
の大電力用トランジスタ２と、大電力用トランジスタ２
に並列接続された副スイッチング素子としての小電力用
トランジスタ３と、軽負荷時に小電力用トランジスタ３
を最適駆動するよう設定された駆動回路４ａと、最大出
力時に大電力用トランジスタ２を最適駆動するよう設定
された駆動回路５ａと、大電力用トランジスタ２と小電
力用トランジスタ３のそれぞれに流れる電流値を電流検
出回路６，７で検出して前記主スイッチング素子と副ス
イッチング素子を切替駆動する信号を出力する切替制御
回路８ａとを含んでいる。
回路は、電圧変換用トランス１と、電圧変換用トランス
１の一次側電流値を制御する主スイッチング素子として
の大電力用トランジスタ２と、大電力用トランジスタ２
に並列接続された副スイッチング素子としての小電力用
トランジスタ３と、軽負荷時に小電力用トランジスタ３
を最適駆動するよう設定された駆動回路４ａと、最大出
力時に大電力用トランジスタ２を最適駆動するよう設定
された駆動回路５ａと、大電力用トランジスタ２と小電
力用トランジスタ３のそれぞれに流れる電流値を電流検
出回路６，７で検出して前記主スイッチング素子と副ス
イッチング素子を切替駆動する信号を出力する切替制御
回路８ａとを含んでいる。
【００２８】さらに図１に示すように前記切替制御回路
８ａは、大電力用トランジスタ２と小電力用トランジス
タ３のそれぞれに流れる電流値をそれぞれ個別に検出し
て前記大電力用トランジスタ２と小電力用トランジスタ
３を切替駆動する信号を出力し、かつ前記トランジスタ
２，３の切替駆動信号に基いて前記大電力用トランジス
タ２と小電力用トランジスタ３の電流路をスイッチ９，
１０により選択的に遮断するようになっている。
８ａは、大電力用トランジスタ２と小電力用トランジス
タ３のそれぞれに流れる電流値をそれぞれ個別に検出し
て前記大電力用トランジスタ２と小電力用トランジスタ
３を切替駆動する信号を出力し、かつ前記トランジスタ
２，３の切替駆動信号に基いて前記大電力用トランジス
タ２と小電力用トランジスタ３の電流路をスイッチ９，
１０により選択的に遮断するようになっている。
【００２９】以下、本発明の実施形態１に係る電源回路
の動作につき説明する。図１に示す電圧変換用トランス
１の一次側電流値は、電源回路（大電力用トランジスタ
２，小電力用トランジスタ３）の出力電力に応じて変化
する。
の動作につき説明する。図１に示す電圧変換用トランス
１の一次側電流値は、電源回路（大電力用トランジスタ
２，小電力用トランジスタ３）の出力電力に応じて変化
する。
【００３０】図１に示す自励式フライバック回路方式に
おける電圧変換用トランス１の一次側電流値は、スイッ
チング素子としてのトランジスタがオンすると電圧変換
用トランス１のインダクタンスと印加電圧に応じた傾き
で増大し、あるピーク値で電流は制限されスイッチング
素子としてのトランジスタは瞬間的にオフに転換され
る。
おける電圧変換用トランス１の一次側電流値は、スイッ
チング素子としてのトランジスタがオンすると電圧変換
用トランス１のインダクタンスと印加電圧に応じた傾き
で増大し、あるピーク値で電流は制限されスイッチング
素子としてのトランジスタは瞬間的にオフに転換され
る。
【００３１】このトランジスタがオフに転換する際に発
生するスイッチングロスが電源回路の大きな効率低下の
要因となっている。
生するスイッチングロスが電源回路の大きな効率低下の
要因となっている。
【００３２】大電力用トランジスタ２は、電源回路の最
大出力値を出力するように選定されており、電源出力の
主たる電力は、大電力用トランジスタ２に流れる一次電
流によってコンバートしている。図１に示すように、大
電力用トランジスタ２が駆動している状態ではスイッチ
９の接点が閉じられている。
大出力値を出力するように選定されており、電源出力の
主たる電力は、大電力用トランジスタ２に流れる一次電
流によってコンバートしている。図１に示すように、大
電力用トランジスタ２が駆動している状態ではスイッチ
９の接点が閉じられている。
【００３３】図３に示すように、大電力用トランジスタ
２は主に最大出力時若しくは最も使用頻度の高い出力電
力時に変換効率特性Ｔ１が最適となるように駆動回路５
ａで駆動制御されており（大電力用トランジスタ２の動
作領域Ｒ１）、そのため、軽負荷時の変換効率特性Ｔ１
は低下する。また軽負荷時の変換効率特性Ｔ１が低下す
る現象は、大電力用トランジスタ２の電流路を流れる電
流値が低下する現象として現れるため、切替制御回路８
ａは、大電力用トランジスタ２に流れる電流値を電流検
出回路６で個別に検出し、大電力用トランジスタ２の駆
動による軽負荷時の変換効率特性Ｔ１が低下したことを
察知して、トランジスタの切替駆動信号を出力し、小電
力用トランジスタ３側のスイッチ１０の接点を閉じるよ
うに動作する。
２は主に最大出力時若しくは最も使用頻度の高い出力電
力時に変換効率特性Ｔ１が最適となるように駆動回路５
ａで駆動制御されており（大電力用トランジスタ２の動
作領域Ｒ１）、そのため、軽負荷時の変換効率特性Ｔ１
は低下する。また軽負荷時の変換効率特性Ｔ１が低下す
る現象は、大電力用トランジスタ２の電流路を流れる電
流値が低下する現象として現れるため、切替制御回路８
ａは、大電力用トランジスタ２に流れる電流値を電流検
出回路６で個別に検出し、大電力用トランジスタ２の駆
動による軽負荷時の変換効率特性Ｔ１が低下したことを
察知して、トランジスタの切替駆動信号を出力し、小電
力用トランジスタ３側のスイッチ１０の接点を閉じるよ
うに動作する。
【００３４】したがって本発明の実施形態１において
は、軽負荷時の大電力用トランジスタ２の駆動による変
換効率特性Ｔ１が劣化する領域においては、小電力用ト
ランジスタ３側のスイッチ１０の接点が閉じられ、大電
力用トランジスタ２の駆動に加えて、小電力用トランジ
スタ３は軽負荷時に最適となるように駆動回路４ａによ
って駆動制御されて駆動し、前記変換効率特性Ｔ１が劣
化する領域では、大電力用トランジスタ２と小電力用ト
ランジスタ３の並列動作によって電圧変換が実行してい
る。この領域は図３にトランジスタ２，３の並列動作領
域Ｒ２として表記している。
は、軽負荷時の大電力用トランジスタ２の駆動による変
換効率特性Ｔ１が劣化する領域においては、小電力用ト
ランジスタ３側のスイッチ１０の接点が閉じられ、大電
力用トランジスタ２の駆動に加えて、小電力用トランジ
スタ３は軽負荷時に最適となるように駆動回路４ａによ
って駆動制御されて駆動し、前記変換効率特性Ｔ１が劣
化する領域では、大電力用トランジスタ２と小電力用ト
ランジスタ３の並列動作によって電圧変換が実行してい
る。この領域は図３にトランジスタ２，３の並列動作領
域Ｒ２として表記している。
【００３５】以上のように本発明の実施形態では、軽負
荷時の小電力用トランジスタ３の駆動による変換効率特
性Ｔ２と大電力用トランジスタ２の駆動による変換効率
特性Ｔ１を相乗させて２つのトランジスタ２，３の駆動
による合成変換効率特性Ｔ３を高効率状態に維持するよ
うにしている。
荷時の小電力用トランジスタ３の駆動による変換効率特
性Ｔ２と大電力用トランジスタ２の駆動による変換効率
特性Ｔ１を相乗させて２つのトランジスタ２，３の駆動
による合成変換効率特性Ｔ３を高効率状態に維持するよ
うにしている。
【００３６】また図３に示すように電源回路の出力が無
負荷となる領域付近においては、大電力用トランジスタ
２の駆動による変換効率特性Ｔ１が著しく低下するた
め、大電力用トランジスタ２の駆動による変換効率の向
上を期待することが不可能である。その軽負荷時の変換
効率特性Ｔ１の著しい低下現象は、大電力用トランジス
タ２の電流路を流れる電流値が著しく低下する現象とし
て現れるため、切替制御回路８ａは、大電力用トランジ
スタ２に流れる電流値を電流検出回路６で個別に検出
し、大電力用トランジスタ２の駆動による軽負荷時の変
換効率特性Ｔ１が著しく低下したことを察知して、トラ
ンジスタの切替駆動信号を出力し、大電力用トランジス
タ２側のスイッチ９の接点を開くように動作する。
負荷となる領域付近においては、大電力用トランジスタ
２の駆動による変換効率特性Ｔ１が著しく低下するた
め、大電力用トランジスタ２の駆動による変換効率の向
上を期待することが不可能である。その軽負荷時の変換
効率特性Ｔ１の著しい低下現象は、大電力用トランジス
タ２の電流路を流れる電流値が著しく低下する現象とし
て現れるため、切替制御回路８ａは、大電力用トランジ
スタ２に流れる電流値を電流検出回路６で個別に検出
し、大電力用トランジスタ２の駆動による軽負荷時の変
換効率特性Ｔ１が著しく低下したことを察知して、トラ
ンジスタの切替駆動信号を出力し、大電力用トランジス
タ２側のスイッチ９の接点を開くように動作する。
【００３７】したがって本発明の実施形態では、電源回
路の出力が無負荷となる領域付近においては、大電力用
トランジスタ２の駆動による変換効率特性Ｔ１が著しく
低下する領域では、大電力用トランジスタ２側のスイッ
チ９の接点を開き、大電力用トランジスタ２をオフして
動作を止め、小電力用トランジスタ３の動作を妨げない
よう配慮する。小電力用トランジスタ３が駆動する範囲
を図３にトランジスタ３の動作領域Ｒ３として表記して
いる。
路の出力が無負荷となる領域付近においては、大電力用
トランジスタ２の駆動による変換効率特性Ｔ１が著しく
低下する領域では、大電力用トランジスタ２側のスイッ
チ９の接点を開き、大電力用トランジスタ２をオフして
動作を止め、小電力用トランジスタ３の動作を妨げない
よう配慮する。小電力用トランジスタ３が駆動する範囲
を図３にトランジスタ３の動作領域Ｒ３として表記して
いる。
【００３８】またトランジスタ３はトランジスタである
ため、電源回路の最大出力に近い領域においては、その
電流値は最大絶対定格を超えてしまうこととなる。切替
制御回路８ａは、小電力用トランジスタ３に流れる電流
値を電流検出回路７で個別に検出し、小電力用トランジ
スタ３を流れる電流値が最大絶対定格値を超えた時点で
電源回路の最大出力に近い領域付近に移行したことを察
知して、トランジスタの切替駆動信号を出力し、小電力
用トランジスタ３側のスイッチ１０の接点を開くように
動作する。したがって電圧変換用トランス１の一次側電
流値がある一定値以上になった場合には小電力用トラン
ジスタ３をオフして、大電力用トランジスタ２のみを駆
動する。
ため、電源回路の最大出力に近い領域においては、その
電流値は最大絶対定格を超えてしまうこととなる。切替
制御回路８ａは、小電力用トランジスタ３に流れる電流
値を電流検出回路７で個別に検出し、小電力用トランジ
スタ３を流れる電流値が最大絶対定格値を超えた時点で
電源回路の最大出力に近い領域付近に移行したことを察
知して、トランジスタの切替駆動信号を出力し、小電力
用トランジスタ３側のスイッチ１０の接点を開くように
動作する。したがって電圧変換用トランス１の一次側電
流値がある一定値以上になった場合には小電力用トラン
ジスタ３をオフして、大電力用トランジスタ２のみを駆
動する。
【００３９】以上のように本発明の実施形態では、無負
荷に近い領域においては小電力用トランジスタ３のみを
駆動し、軽負荷時には小電力用トランジスタ３と大電力
用トランジスタ２による並列回路を駆動し、最大出力に
近い領域においては大電力用トランジスタ２のみを駆動
するように切替えるため、それぞれの領域において最適
なトランス駆動を行うことができることとなる。
荷に近い領域においては小電力用トランジスタ３のみを
駆動し、軽負荷時には小電力用トランジスタ３と大電力
用トランジスタ２による並列回路を駆動し、最大出力に
近い領域においては大電力用トランジスタ２のみを駆動
するように切替えるため、それぞれの領域において最適
なトランス駆動を行うことができることとなる。
【００４０】二つのトランジスタ２，３による切替えと
並列駆動による本発明の電圧変換効率特性を図３にトラ
ンジスタ２，３の双方による合成変換効率特性Ｔ３とし
て表記している。
並列駆動による本発明の電圧変換効率特性を図３にトラ
ンジスタ２，３の双方による合成変換効率特性Ｔ３とし
て表記している。
【００４１】大電力用トランジスタ２のみの駆動を行っ
た場合には、無負荷時には約３０％まで変換効率が低下
するが、本発明の実施形態では、その領域のスイッチン
グを軽負荷・無負荷時に最適な小電力用トランジスタ３
に切替えることにより、大幅に効率を改善することがで
きる。さらにトランジスタ２，３の双方がある程度の効
率を得ることができる領域においては、２つのトランジ
スタ２，３の双方を並列に駆動することにより、トラン
ジスタオン時の飽和電圧を下げて、効率改善を行うこと
ができる。
た場合には、無負荷時には約３０％まで変換効率が低下
するが、本発明の実施形態では、その領域のスイッチン
グを軽負荷・無負荷時に最適な小電力用トランジスタ３
に切替えることにより、大幅に効率を改善することがで
きる。さらにトランジスタ２，３の双方がある程度の効
率を得ることができる領域においては、２つのトランジ
スタ２，３の双方を並列に駆動することにより、トラン
ジスタオン時の飽和電圧を下げて、効率改善を行うこと
ができる。
【００４２】また副スイッチング素子として用いた小電
力用トランジスタ３は、主スイッチング素子として用い
た大電力用トランジスタ２と比較して一般的にスイッチ
ング速度が速く、オン時の飽和電圧若しくは飽和オン抵
抗は低いため、大電力用トランジスタよりも高効率でス
イッチング動作ができるため、軽負荷時にスイッチング
ロスを極めて微小として最適駆動となるように駆動制御
することが個別に設定でき、しかも主スイッチング素子
として用いた大電力用トランジスタ２と並列若しくは単
独で動作するため、軽負荷時の変換効率を改善すること
ができる。
力用トランジスタ３は、主スイッチング素子として用い
た大電力用トランジスタ２と比較して一般的にスイッチ
ング速度が速く、オン時の飽和電圧若しくは飽和オン抵
抗は低いため、大電力用トランジスタよりも高効率でス
イッチング動作ができるため、軽負荷時にスイッチング
ロスを極めて微小として最適駆動となるように駆動制御
することが個別に設定でき、しかも主スイッチング素子
として用いた大電力用トランジスタ２と並列若しくは単
独で動作するため、軽負荷時の変換効率を改善すること
ができる。
【００４３】したがって、例えば出力変動が激しいプリ
ンタ装置に適用した場合に、そのプリンタ装置が待機時
となった軽負荷時若しくは無負荷状態でも高効率の変換
効率を得ることができ、エネルギーの浪費を抑えること
ができる。
ンタ装置に適用した場合に、そのプリンタ装置が待機時
となった軽負荷時若しくは無負荷状態でも高効率の変換
効率を得ることができ、エネルギーの浪費を抑えること
ができる。
【００４４】（実施形態２）図２は、本発明に係る実施
形態２に係る電源回路を示す回路構成図である。
形態２に係る電源回路を示す回路構成図である。
【００４５】図２に示す本発明の実施形態２に係る電源
回路は、電圧変換用トランス１と、電圧変換用トランス
１の一次側電流値を制御する主スイッチング素子として
の大電力用トランジスタ２と、大電力用トランジスタ２
に並列接続された副スイッチング素子としての小電力用
トランジスタ３と、軽負荷時に小電力用トランジスタ３
を最適駆動するよう設定された駆動回路４ｂと、最大出
力時に大電力用トランジスタ２を最適駆動するよう設定
された駆動回路５ｂと、大電力用トランジスタ２，小電
力用トランジスタ３に流れる電流値を電流検出回路１１
で検出して前記主スイッチング素子と副スイッチング素
子を切替駆動する信号を出力する切替制御回路８ｂとを
含んでいる。
回路は、電圧変換用トランス１と、電圧変換用トランス
１の一次側電流値を制御する主スイッチング素子として
の大電力用トランジスタ２と、大電力用トランジスタ２
に並列接続された副スイッチング素子としての小電力用
トランジスタ３と、軽負荷時に小電力用トランジスタ３
を最適駆動するよう設定された駆動回路４ｂと、最大出
力時に大電力用トランジスタ２を最適駆動するよう設定
された駆動回路５ｂと、大電力用トランジスタ２，小電
力用トランジスタ３に流れる電流値を電流検出回路１１
で検出して前記主スイッチング素子と副スイッチング素
子を切替駆動する信号を出力する切替制御回路８ｂとを
含んでいる。
【００４６】さらに図２に示すように前記切替制御回路
８ａは、前記大電力用トランジスタ２と小電力用トラン
ジスタ３に流れる電流が重畳した電流値を検出して前記
大電力用トランジスタ２と小電力用トランジスタ３を切
替駆動する信号を駆動回路４ｂ，５ｂに選択的に出力す
るようになっており、前記駆動回路４ｂ，５ｂは、前記
スイッチング素子の切替駆動信号を入力として対応する
トランジスタ２，３の駆動を制御するようになってい
る。
８ａは、前記大電力用トランジスタ２と小電力用トラン
ジスタ３に流れる電流が重畳した電流値を検出して前記
大電力用トランジスタ２と小電力用トランジスタ３を切
替駆動する信号を駆動回路４ｂ，５ｂに選択的に出力す
るようになっており、前記駆動回路４ｂ，５ｂは、前記
スイッチング素子の切替駆動信号を入力として対応する
トランジスタ２，３の駆動を制御するようになってい
る。
【００４７】実施形態１と同様に大電力用トランジスタ
は、電源回路の最大出力値を出力するように選定されて
おり、電源出力の主たる電力は、大電力用トランジスタ
２に流れる一次電流によってコンバートしている。図２
に示すように、大電力用トランジスタ２が駆動している
状態ではスイッチ９の接点が閉じられている。
は、電源回路の最大出力値を出力するように選定されて
おり、電源出力の主たる電力は、大電力用トランジスタ
２に流れる一次電流によってコンバートしている。図２
に示すように、大電力用トランジスタ２が駆動している
状態ではスイッチ９の接点が閉じられている。
【００４８】図３に示すように、大電力用トランジスタ
２は主に最大出力時若しくは最も使用頻度の高い出力電
力時に変換効率特性Ｔ１が最適となるように駆動回路５
ｂで駆動制御されており（大電力用トランジスタ２の動
作領域Ｒ１）、そのため、軽負荷時の変換効率特性Ｔ１
は低下する。また軽負荷時の変換効率特性Ｔ１が低下す
る現象は、大電力用トランジスタ２の電流路を流れる電
流値が低下する現象として現れるため、切替制御回路８
ｂは、大電力用トランジスタ２と小電力用トランジスタ
３に流れる電流が重畳した電流値を電流検出回路１１で
検出し、大電力用トランジスタ２の駆動による軽負荷時
の変換効率特性Ｔ１が低下したことを察知して、トラン
ジスタの切替駆動信号を駆動回路４ｂに出力する。前記
駆動回路４ｂは、前記トランジスタの切替駆動信号を入
力として対応するトランジスタ３の駆動を制御する。
２は主に最大出力時若しくは最も使用頻度の高い出力電
力時に変換効率特性Ｔ１が最適となるように駆動回路５
ｂで駆動制御されており（大電力用トランジスタ２の動
作領域Ｒ１）、そのため、軽負荷時の変換効率特性Ｔ１
は低下する。また軽負荷時の変換効率特性Ｔ１が低下す
る現象は、大電力用トランジスタ２の電流路を流れる電
流値が低下する現象として現れるため、切替制御回路８
ｂは、大電力用トランジスタ２と小電力用トランジスタ
３に流れる電流が重畳した電流値を電流検出回路１１で
検出し、大電力用トランジスタ２の駆動による軽負荷時
の変換効率特性Ｔ１が低下したことを察知して、トラン
ジスタの切替駆動信号を駆動回路４ｂに出力する。前記
駆動回路４ｂは、前記トランジスタの切替駆動信号を入
力として対応するトランジスタ３の駆動を制御する。
【００４９】したがって本発明の実施形態では、軽負荷
時の大電力用トランジスタ２の駆動による変換効率特性
Ｔ１が劣化する領域においては、小電力用トランジスタ
３の駆動制御用の駆動回路４ｂが動作し、大電力用トラ
ンジスタ２の駆動に加えて、小電力用トランジスタ３は
軽負荷時に最適となるように駆動回路４ｂによって駆動
制御されて駆動し、前記変換効率特性Ｔ１が劣化する領
域では、大電力用トランジスタ２と小電力用トランジス
タ３の並列動作によって電圧変換が実行している。この
領域は図３にトランジスタ２，３の並列動作領域Ｒ２と
して表記している。
時の大電力用トランジスタ２の駆動による変換効率特性
Ｔ１が劣化する領域においては、小電力用トランジスタ
３の駆動制御用の駆動回路４ｂが動作し、大電力用トラ
ンジスタ２の駆動に加えて、小電力用トランジスタ３は
軽負荷時に最適となるように駆動回路４ｂによって駆動
制御されて駆動し、前記変換効率特性Ｔ１が劣化する領
域では、大電力用トランジスタ２と小電力用トランジス
タ３の並列動作によって電圧変換が実行している。この
領域は図３にトランジスタ２，３の並列動作領域Ｒ２と
して表記している。
【００５０】以上のように本発明の実施形態では、軽負
荷時の小電力用トランジスタ３の駆動による変換効率特
性Ｔ２と大電力用トランジスタ２の駆動による変換効率
特性Ｔ１を相乗させて２つのトランジスタ２，３の駆動
による合成変換効率特性Ｔ３を高効率状態に維持するよ
うにしている。
荷時の小電力用トランジスタ３の駆動による変換効率特
性Ｔ２と大電力用トランジスタ２の駆動による変換効率
特性Ｔ１を相乗させて２つのトランジスタ２，３の駆動
による合成変換効率特性Ｔ３を高効率状態に維持するよ
うにしている。
【００５１】また図３に示すように電源回路の出力が無
負荷となる領域付近においては、大電力用トランジスタ
２の駆動による変換効率特性Ｔ１が著しく低下するた
め、トランジスタ２，３の駆動による変換効率の向上を
期待することが不可能である。その軽負荷時の変換効率
特性Ｔ１の著しい低下現象は、トランジスタ２，３を流
れる電流を重畳した電流値が著しく低下する現象として
現れるため、切替制御回路８ｂは、トランジスタ２，３
に流れる重畳した電流値を電流検出回路１１で個別に検
出し、大電力用トランジスタ２の駆動による軽負荷時の
変換効率特性Ｔ１が著しく低下したことを察知して、ト
ランジスタの切替駆動信号を駆動回路５ｂに出力する。
前記駆動回路５ｂは、前記トランジスタの切替駆動信号
を入力として対応するトランジスタ２の駆動を停止す
る。
負荷となる領域付近においては、大電力用トランジスタ
２の駆動による変換効率特性Ｔ１が著しく低下するた
め、トランジスタ２，３の駆動による変換効率の向上を
期待することが不可能である。その軽負荷時の変換効率
特性Ｔ１の著しい低下現象は、トランジスタ２，３を流
れる電流を重畳した電流値が著しく低下する現象として
現れるため、切替制御回路８ｂは、トランジスタ２，３
に流れる重畳した電流値を電流検出回路１１で個別に検
出し、大電力用トランジスタ２の駆動による軽負荷時の
変換効率特性Ｔ１が著しく低下したことを察知して、ト
ランジスタの切替駆動信号を駆動回路５ｂに出力する。
前記駆動回路５ｂは、前記トランジスタの切替駆動信号
を入力として対応するトランジスタ２の駆動を停止す
る。
【００５２】したがって本発明の実施形態では、電源回
路の出力が無負荷となる領域付近においては、大電力用
トランジスタ２の駆動による変換効率特性Ｔ１が著しく
低下する領域では、大電力用トランジスタ２をオフして
動作を止め、小電力用トランジスタ３の動作を妨げない
よう配慮する。小電力用トランジスタ３が駆動する範囲
を図３にトランジスタ３の動作領域Ｒ３として表記して
いる。
路の出力が無負荷となる領域付近においては、大電力用
トランジスタ２の駆動による変換効率特性Ｔ１が著しく
低下する領域では、大電力用トランジスタ２をオフして
動作を止め、小電力用トランジスタ３の動作を妨げない
よう配慮する。小電力用トランジスタ３が駆動する範囲
を図３にトランジスタ３の動作領域Ｒ３として表記して
いる。
【００５３】またトランジスタ３は小電力用トランジス
タであるため、電源回路の最大出力に近い領域において
は、その電流値は最大絶対定格を超えてしまうこととな
る。切替制御回路８ｂは、トランジスタ２，３に流れる
重畳した電流値を電流検出回路１１で検出し、小電力用
トランジスタ３を流れる電流値が最大絶対定格値を超え
た時点で電源回路の最大出力に近い領域付近に移行した
ことを察知して、トランジスタの切替駆動信号を駆動回
路４ｂに出力する。前記駆動回路４ｂは、前記トランジ
スタの切替駆動信号を入力として対応するトランジスタ
３の駆動を停止する。したがって電圧変換用トランス１
の一次側電流値がある一定値以上になった場合には小電
力用トランジスタ３をオフして、大電力用トランジスタ
２のみを駆動する。
タであるため、電源回路の最大出力に近い領域において
は、その電流値は最大絶対定格を超えてしまうこととな
る。切替制御回路８ｂは、トランジスタ２，３に流れる
重畳した電流値を電流検出回路１１で検出し、小電力用
トランジスタ３を流れる電流値が最大絶対定格値を超え
た時点で電源回路の最大出力に近い領域付近に移行した
ことを察知して、トランジスタの切替駆動信号を駆動回
路４ｂに出力する。前記駆動回路４ｂは、前記トランジ
スタの切替駆動信号を入力として対応するトランジスタ
３の駆動を停止する。したがって電圧変換用トランス１
の一次側電流値がある一定値以上になった場合には小電
力用トランジスタ３をオフして、大電力用トランジスタ
２のみを駆動する。
【００５４】以上のように本発明の実施形態では、無負
荷に近い領域においては小電力用トランジスタ３のみを
駆動し、軽負荷時には小電力用トランジスタ３と大電力
用トランジスタ２による並列回路を駆動し、最大出力に
近い領域においては大電力用トランジスタ２のみを駆動
するように切替えるため、それぞれの領域において最適
なトランス駆動を行うことができることとなる。
荷に近い領域においては小電力用トランジスタ３のみを
駆動し、軽負荷時には小電力用トランジスタ３と大電力
用トランジスタ２による並列回路を駆動し、最大出力に
近い領域においては大電力用トランジスタ２のみを駆動
するように切替えるため、それぞれの領域において最適
なトランス駆動を行うことができることとなる。
【００５５】二つのトランジスタ２，３による切替えと
並列駆動による本発明の電圧変換効率特性を図３にトラ
ンジスタ２，３の双方による合成変換効率特性Ｔ３とし
て表記している。
並列駆動による本発明の電圧変換効率特性を図３にトラ
ンジスタ２，３の双方による合成変換効率特性Ｔ３とし
て表記している。
【００５６】大電力用トランジスタ２のみの駆動を行っ
た場合には、無負荷時には約３０％まで変換効率が低下
するが、本発明の実施形態では、その領域のスイッチン
グを軽負荷・無負荷時に最適な小電力用トランジスタ３
に切替えることにより、大幅に効率を改善することがで
きる。さらにトランジスタ２，３の双方がある程度の効
率を得ることができる領域においては、２つのトランジ
スタ２，３の双方を並列に駆動することにより、トラン
ジスタオン時の飽和電圧を下げて、効率改善を行うこと
ができる。
た場合には、無負荷時には約３０％まで変換効率が低下
するが、本発明の実施形態では、その領域のスイッチン
グを軽負荷・無負荷時に最適な小電力用トランジスタ３
に切替えることにより、大幅に効率を改善することがで
きる。さらにトランジスタ２，３の双方がある程度の効
率を得ることができる領域においては、２つのトランジ
スタ２，３の双方を並列に駆動することにより、トラン
ジスタオン時の飽和電圧を下げて、効率改善を行うこと
ができる。
【００５７】また副スイッチング素子として用いた小電
力用トランジスタ３は、主スイッチング素子として用い
た大電力用トランジスタ２と比較して一般的にスイッチ
ング速度が速く、オン時の飽和電圧若しくは飽和オン抵
抗は低いため、大電力用トランジスタよりも高効率でス
イッチング動作ができるため、軽負荷時にスイッチング
ロスを極めて微小として最適駆動となるように駆動制御
することが個別に設定でき、しかも主スイッチング素子
として用いた大電力用トランジスタと並列若しくは単独
で動作するため、軽負荷時の変換効率を改善することが
できる。
力用トランジスタ３は、主スイッチング素子として用い
た大電力用トランジスタ２と比較して一般的にスイッチ
ング速度が速く、オン時の飽和電圧若しくは飽和オン抵
抗は低いため、大電力用トランジスタよりも高効率でス
イッチング動作ができるため、軽負荷時にスイッチング
ロスを極めて微小として最適駆動となるように駆動制御
することが個別に設定でき、しかも主スイッチング素子
として用いた大電力用トランジスタと並列若しくは単独
で動作するため、軽負荷時の変換効率を改善することが
できる。
【００５８】したがって、例えば出力変動が激しいプリ
ンタ装置に適用した場合に、そのプリンタ装置が待機時
となった軽負荷時若しくは無負荷状態でも高効率の変換
効率を得ることができ、エネルギーの浪費を抑えること
ができる。
ンタ装置に適用した場合に、そのプリンタ装置が待機時
となった軽負荷時若しくは無負荷状態でも高効率の変換
効率を得ることができ、エネルギーの浪費を抑えること
ができる。
【００５９】さらに本発明の実施形態２によれば、トラ
ンジスタ２，３に流れる電流を重畳した電流値を総括し
て検出するため、電流検出の回路構成を簡素化すること
ができるものであり、このように本発明の実施形態２で
は、部品点数を少なくすることができ、より簡易的に本
発明の効果を得ることができる。
ンジスタ２，３に流れる電流を重畳した電流値を総括し
て検出するため、電流検出の回路構成を簡素化すること
ができるものであり、このように本発明の実施形態２で
は、部品点数を少なくすることができ、より簡易的に本
発明の効果を得ることができる。
【００６０】なお、上述した実施形態では、２つのスイ
ッチング素子、具体的には２つのトランジスタを用いる
場合について説明したが、３個以上のトランジスタを用
いる場合についても同様の効果を得ることができ、むし
ろスイッチング素子の個数が多い方がよりきめ細やかな
駆動配分を行うことができるものである。
ッチング素子、具体的には２つのトランジスタを用いる
場合について説明したが、３個以上のトランジスタを用
いる場合についても同様の効果を得ることができ、むし
ろスイッチング素子の個数が多い方がよりきめ細やかな
駆動配分を行うことができるものである。
【００６１】なお、本発明は上記各実施形態に限定され
るものではなく、本発明の技術的思想の範囲内におい
て、各実施形態は適宜変更され得ることは明らかであ
る。
るものではなく、本発明の技術的思想の範囲内におい
て、各実施形態は適宜変更され得ることは明らかであ
る。
【００６２】
【発明の効果】以上説明したように本発明によれば、電
流容量の異なるスイッチング素子を並列接続して、出力
電力に応じてその駆動を切替るため、負荷変動幅に関わ
らず高効率な電源回路を提供することができる。
流容量の異なるスイッチング素子を並列接続して、出力
電力に応じてその駆動を切替るため、負荷変動幅に関わ
らず高効率な電源回路を提供することができる。
【図１】本発明の実施形態１に係る電源回路を示す回路
構成図である。
構成図である。
【図２】本発明の実施形態２に係る電源回路を示す回路
構成図である。
構成図である。
【図３】本発明の実施形態に係る電源回路における効率
特性を示す特性図である。
特性を示す特性図である。
１ 電圧変換用トランス ２ 大電力用トランジスタ（主スイッチング素子） ３ 小電力用トランジスタ（副スイッチング素子） ４ａ，４ｂ，５ａ，５ｂ 駆動回路 ６，７，１１ 電流検出回路 ８ａ，８ｂ 切替制御回路 ９，１０ スイッチ
Claims (8)
- 【請求項１】 無負荷或いは軽負荷から重負荷まで大き
く変動する負荷に対応して電圧変換を行う電源回路であ
って、 重負荷時の出力を担う主スイッチング素子と無負荷或い
は軽負荷時の出力を担う副スイッチング素子を並列接続
し、 前記主スイッチング素子と副スイッチング素子をそれぞ
れ個別に駆動制御する駆動回路と、前記スイッチング素
子に流れる電流値を検出して前記主スイッチング素子と
副スイッチング素子を切替駆動する信号を出力する切替
制御回路とを含むものであることを特徴とする電源回
路。 - 【請求項２】 前記切替制御回路は、前記スイッチング
素子の切替駆動信号に基いて前記主スイッチング素子或
いは前記副スイッチング素子の電流路を選択的に遮断す
るものであることを特徴とする請求項１に記載の電源回
路。 - 【請求項３】 前記切替制御回路は、前記スイッチング
素子の切替駆動信号を前記スイッチング素子をそれぞれ
個別に駆動制御する前記駆動回路に選択的に出力するも
のであり、 前記駆動回路は、前記スイッチング素子の切替駆動信号
を入力として対応する前記スイッチング素子の駆動を制
御するものであることを特徴とする請求項１に記載の電
源回路。 - 【請求項４】 前記主スイッチング素子として、電源回
路の最大出力値を出力する大電力用トランジスタを用
い、 前記副スイッチング素子として、前記大電力用トランジ
スタと比較してスイッチング速度が速く、オン時の飽和
電圧若しくは飽和オン抵抗が低く、大電力用トランジス
タよりも高効率なスイッチング動作が可能な小電力用ト
ランジスタを用いるものであることを特徴とする請求項
１に記載の電源回路。 - 【請求項５】 無負荷に近い領域において前記副スイッ
チング素子又は前記小電力用トランジスタのみを駆動
し、軽負荷時に前記副スイッチング素子又は前記小電力
用トランジスタと前記主スイッチング素子又は前記大電
力用トランジスタとによる並列回路を駆動し、最大出力
に近い領域において前記主スイッチング素子又は前記大
電力用トランジスタのみを駆動するように切替えるもの
であることを特徴とする請求項１又は４に記載の電源回
路。 - 【請求項６】 前記切替制御回路は、前記主スイッチン
グ素子と前記副スイッチング素子にそれぞれ流れる電流
値を検出して前記スイッチング素子を駆動制御する信号
を出力するものであることを特徴とする請求項１に記載
の電源回路。 - 【請求項７】 前記切替制御回路は、前記主スイッチン
グ素子と前記副スイッチング素子とに流れる電流が重畳
した電流値を検出して前記スイッチング素子を駆動制御
する信号を出力するものであることを特徴とする請求項
１に記載の電源回路。 - 【請求項８】 前記切替制御回路は、前記スイッチング
素子から電圧変換用トランスの一次側に供給される電流
値を検出して前記スイッチング素子を駆動制御する信号
を出力するものであることを特徴とする請求項１に記載
の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012222A JP2001211641A (ja) | 2000-01-20 | 2000-01-20 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012222A JP2001211641A (ja) | 2000-01-20 | 2000-01-20 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001211641A true JP2001211641A (ja) | 2001-08-03 |
Family
ID=18539968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000012222A Pending JP2001211641A (ja) | 2000-01-20 | 2000-01-20 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001211641A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001251869A (ja) * | 2000-03-01 | 2001-09-14 | Osaka Gas Co Ltd | 直交変換回路、電力変換装置、及び、発電システム |
| JP2012084334A (ja) * | 2010-10-08 | 2012-04-26 | Sharp Corp | 調光回路及び照明装置 |
| JP2014027816A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2017022875A (ja) * | 2015-07-10 | 2017-01-26 | 富士電機株式会社 | スイッチング電源装置 |
| JP2017519477A (ja) * | 2014-06-23 | 2017-07-13 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 小さい電流を検出するための方法及び装置 |
| JP2018064398A (ja) * | 2016-10-13 | 2018-04-19 | 富士電機株式会社 | スイッチング電源装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139521U (ja) * | 1974-05-02 | 1975-11-17 | ||
| JPH0819250A (ja) * | 1994-06-27 | 1996-01-19 | Toyota Central Res & Dev Lab Inc | 電源装置 |
| JPH11150951A (ja) * | 1997-11-18 | 1999-06-02 | Nec Fukushima Ltd | スイッチング電源回路 |
| JPH11252909A (ja) * | 1998-02-27 | 1999-09-17 | Hitachi Ltd | 電流検出回路 |
-
2000
- 2000-01-20 JP JP2000012222A patent/JP2001211641A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50139521U (ja) * | 1974-05-02 | 1975-11-17 | ||
| JPH0819250A (ja) * | 1994-06-27 | 1996-01-19 | Toyota Central Res & Dev Lab Inc | 電源装置 |
| JPH11150951A (ja) * | 1997-11-18 | 1999-06-02 | Nec Fukushima Ltd | スイッチング電源回路 |
| JPH11252909A (ja) * | 1998-02-27 | 1999-09-17 | Hitachi Ltd | 電流検出回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001251869A (ja) * | 2000-03-01 | 2001-09-14 | Osaka Gas Co Ltd | 直交変換回路、電力変換装置、及び、発電システム |
| JP2012084334A (ja) * | 2010-10-08 | 2012-04-26 | Sharp Corp | 調光回路及び照明装置 |
| JP2014027816A (ja) * | 2012-07-27 | 2014-02-06 | Mitsubishi Electric Corp | 電力変換装置 |
| CN103580526A (zh) * | 2012-07-27 | 2014-02-12 | 三菱电机株式会社 | 功率转换装置 |
| JP2017519477A (ja) * | 2014-06-23 | 2017-07-13 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 小さい電流を検出するための方法及び装置 |
| JP2017022875A (ja) * | 2015-07-10 | 2017-01-26 | 富士電機株式会社 | スイッチング電源装置 |
| JP2018064398A (ja) * | 2016-10-13 | 2018-04-19 | 富士電機株式会社 | スイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8149597B2 (en) | Intermediate bus architecture with a quasi-regulated bus converter | |
| US7285941B2 (en) | DC-DC converter with load intensity control method | |
| US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
| US6603223B2 (en) | Electronic apparatus having dual-mode load circuit | |
| US7180759B2 (en) | Push-pull inverter with snubber energy recovery | |
| US11804780B2 (en) | Multi-mode control method for active clamp flyback converter | |
| US20180138815A1 (en) | Voltage converting device | |
| US6912143B2 (en) | Synchronous rectifier with burst mode control | |
| JP2004521588A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| JP2008533959A (ja) | 切換式電力変換器及びその動作方法 | |
| JP2001211641A (ja) | 電源回路 | |
| US20090153116A1 (en) | Switching controller and semiconductor device used in the same | |
| JP3591635B2 (ja) | 直流−直流変換装置 | |
| US10720855B2 (en) | Power supply and residual voltage discharging method | |
| US6696772B2 (en) | Synchronous rectification | |
| JPH0947021A (ja) | オンオフ型スイッチング電源装置 | |
| Terashi et al. | Stability and dynamic response improvement of flyback DC-DC converter by a novel control scheme | |
| CN114400899A (zh) | 一种新型零电压切换控制电路、方法及电压变换器 | |
| JPH07284271A (ja) | スイッチング電源装置 | |
| WO2024166498A1 (ja) | 電力変換装置 | |
| TWI796013B (zh) | 電源轉換器的電源控制器與控制方法 | |
| US11233455B2 (en) | Variable-frequency power controller | |
| JP3499986B2 (ja) | 多出力スイッチング電源装置 | |
| US20050180174A1 (en) | CC-CC low power converter |