JP2001291851A - 半導体部材の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁性基板等の基体上に結晶性に優れた単結
晶半導体層を得るうえで、生産性等に優れ、フローパタ
ーンディフェクトやＣＯＰ（Crystal OriginatedPartic
les）の影響を受けない高品質な半導体部材を提供す
る。 【解決手段】 シリコン基板１１、シリコン基板上に配
されたエピタキシャルシリコン層１２、エピタキシャル
シリコン層上に形成された酸化シリコン層１３、シリコ
ン基板あるいはエピタキシャルシリコン層の少なくとも
いずれか一方に形成されたイオン注入層１４を有する第
１の基体を用意する工程、酸化シリコン層表面をプラズ
マ処理する工程を含み、第１の基体と第２の基体１５と
を酸化シリコン層が内側に位置する多層構造体が得られ
るように貼り合わせる工程、及びイオン注入層において
多層構造体を分離する分離工程、を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路
や、太陽電池、半導体レーザー、発光ダイオード等の半
導体素子を形成する為の半導体部材の製造方法に関し、
特に半導体層を別の基体上に移設（transfer）する工程
を含む半導体部材の製造方法に関する。

【０００２】

【従来の技術】半導体部材は、半導体ウエハ、半導体基
板、半導体装置等の名称で知られており、その半導体領
域を利用して半導体素子が形成されているものや、半導
体素子が形成される前の状態のものを含むものとする。

【０００３】このような半導体部材のなかには、絶縁物
上に半導体層を有するものもある。

【０００４】絶縁物上の単結晶Ｓｉ半導体層の形成は、
シリコン オン インシュレーター（ＳＯＩ）技術とし
て広く知られ、通常のＳｉ集積回路を作製するバルクＳ
ｉ基板では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、 等の優位点が得られる。これらは例えば以下の文献に詳
しい。Special Issue:"Single-crystal silicon on non
-single-crystal insulators"; edited by G.W.Culle
n,Journal of Crystal Growth,volume 63,no 3,pp429〜
590(1983)。

【０００５】さらにここ数年においては、ＳＯＩが、Ｍ
ＯＳＦＥＴの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている（IEEE SOI conference 19
94）。また、ＳＯＩ構造を用いると素子の下部に絶縁層
があるので、バルクＳｉウエハ上に素子を形成する場合
と比べて、素子分離プロセスが単純化できる結果、デバ
イスプロセス工程が短縮される。すなわち、高性能化と
合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べ
て、ウエハコスト、プロセスコストのトータルでの低価
格化が期待されている。

【０００６】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖth）は一般的にはチャネル
部の不純物濃度により決定されるが、ＳＯＩを用いた完
全空乏型（ＦＤ；Fully Depleted）ＭＯＳＦＥＴの場合
には空乏層厚がＳＯＩの膜厚の影響を受けることにな
る。したがって、大規模集積回路を歩留まりよくつくる
ためには、ＳＯＩ膜厚の均一性が強く望まれていた。

【０００７】また、化合物半導体上のデバイスはＳｉで
は得られない高い性能、たとえば、高速、発光などを持
っている。現在は、これらのデバイスはほとんどＧａＡ
ｓ等の化合物半導体基板上にエピタキシャル成長をして
その中に作り込まれている。しかし、化合物半導体基板
は、高価で、機械的強度が低く、大面積ウエハは作製が
困難などの問題点がある。

【０００８】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。

【０００９】ＳＯＩ基板の形成に関する研究は１９７０
年代頃から盛んであった。初期には、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔
質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成
する方法（ＦＩＰＯＳ：Fully Isolation by PorousOxi
dized Silicon）、酸素イオン注入法がよく研究され
た。

【００１０】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面
にＮ型Ｓｉ層をプロトンイオン注入、（イマイ他、J.Cr
ystal Growth, vol 63,547(1983)）、もしくは、エピ
タキシャル成長とパターニングによって島状に形成し、
表面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法に
よりＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化に
よりＮ型Ｓｉ島を誘電体分離する方法である。本方法で
は、分離されているＳｉ領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点がある。

【００１１】酸化イオン注入法は、Ｋ．Ｉｚｕｍｉによ
って初めて報告されたＳＩＭＯＸと呼ばれる方法であ
る。Ｓｉウエハに酸素イオンを１０¹⁷〜１０¹⁸／ｃｍ²
程度注入したのち、アルゴン・酸素雰囲気中で１３２０
度程度の高温でアニールする。その結果、イオン注入の
投影飛程（Ｒｐ）に相当する深さを中心に注入された酸
素イオンがＳｉと結合して酸化Ｓｉ層が形成される。そ
の際、酸化Ｓｉ層の上部の酸素イオン注入によりアモル
ファス化したＳｉ層も再結晶化して、単結晶Ｓｉ層とな
る。表面のＳｉ層中に含まれる欠陥は従来１０⁵／ｃｍ²
と多かったが、酸素の打ち込み量を４×１０¹⁷／ｃｍ²
付近にすることで、〜１０²／ｃｍ²まで低減することに
成功している。しかしながら、酸化Ｓｉ層の膜質、表面
Ｓｉ層の結晶性等を維持できるような注入エネルギー、
注入量の範囲が狭いために、表面Ｓｉ層、埋め込み酸化
Ｓｉ層（ＢＯＸ；Burried Oxide）の膜厚は特定の値に
制限されていた。所望の膜厚の表面Ｓｉ層を得るために
は、犠牲酸化、ないしは、エピタキシャル成長すること
が必要であった。その場合、膜厚の分布には、これらプ
ロセスによる劣化分が重畳される結果、膜厚均一性が劣
化するという問題点がある。

【００１２】また、ＳＩＭＯＸはパイプと呼ばれる酸化
Ｓｉの形成不良領域が存在することが報告されている。
この原因のひとつとしては、注入時のダスト等の異物が
考えられている。パイプの存在する部分では活性層と支
持基板の間のリークによりデバイス特性の劣化が生じて
しまう。

【００１３】ＳＩＭＯＸのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。ＳＩＭＯＸでは１
３２０℃というＳｉ半導体プロセスでは通常使用しない
高温での熱処理が必要であることから、装置開発を含め
て、この問題の重要性がさらに大きくなることが懸念さ
れている。

【００１４】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて貼り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶
基板をμｍオーダーかそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように３種類の方法がある。 （１）．研磨による薄膜化 （２）．局所プラズマエッチングによる薄膜化 （３）．選択エッチングによる薄膜化 （１）の研磨では均一に薄膜化することが困難である。
特にサブμｍの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。

【００１５】（２）の方法は、あらかじめ（１）の方法
で１〜３μｍ程度まで（１）の研磨による方法で薄膜化
したのち、膜厚分布を全面で多点測定する。このあとこ
の膜厚分布にもとづいて、直径数ｍｍのＳＦ₆などを用
いたプラズマをスキャンさせることにより膜厚分布を補
正しながらエッチングして、所望の膜厚まで薄膜化す
る。この方法では膜厚分布を±１０ｍｍ程度にできるこ
とが報告されている。しかし、プラズマエッチングの際
に基板上異物（パーティクル）があるとこの異物がエッ
チングマスクとなるために基板上に突起が形成されてし
まう。

【００１６】また、エッチング直後には表面が荒れてい
るために、プラズマエッチング終了後にタッチポリッシ
ングが必要であるが、ポリッシング量の制御は時間管理
によって行われるので、最終膜厚の制御、および、ポリ
ッシングによる膜厚分布の劣化が指摘されている。さら
に研磨ではコロイダルシリカ等の研磨剤が直接に活性層
になる表面を擦るので、研磨による破砕層の形成、加工
歪みの導入も懸念されている。さらにウエハが大面積化
された場合にはウエハ面積の増大に比例して、プラズマ
エッチング時間が増大するため、スループットの著しい
低下も懸念される。

【００１７】（３）の方法は、あらかじめ薄膜化する基
板に選択エッチング可能な膜構成をつくり込んでおく方
法である。例えば、Ｐ型基板上にボロンを１０¹⁹／ｃｍ
³以上の濃度に含んだＰ⁺−Ｓｉの薄層とＰ型Ｓｉの薄層
をエピタキシャル成長などの方法で積層し、第１の基板
とする。これを酸化膜等の絶縁層を介して、第２の基板
と貼り合わせたのち、第１の基板の裏面を、研削、研磨
で予め薄くしておく。その後、Ｐ型層の選択エッチング
で、Ｐ⁺層を露出、さらにＰ⁺層の選択エッチングでＰ型
層を露出させ、ＳＯＩ構造を完成させるものである。こ
の方法はＭａｓｚａｒａの報告に詳しい（W.P.Maszara,
J.Electrochem.Soc.,vol.138,341(1991)）。

【００１８】選択エッチングは均一な薄膜化に有効とさ
れているが、 ・せいぜい１０²と選択比が十分でない。

【００１９】・エッチング後の表面性が悪いため、エッ
チング後にタッチポリッシュが必要となる。しかし、そ
の結果、膜厚が減少するとともに、膜厚均一性も劣化し
やすい。特にポリッシングは時間によって研磨量を管理
するが、研磨速度のばらつきが大きいため、研磨量の制
御が困難である。したがって、１００ｎｍというような
極薄ＳＯＩ層の形成において、特に問題となる。

【００２０】・イオン注入、高濃度ＢドープＳｉ層上の
エピタキシャル成長あるいはヘテロエピタキシャル成長
を用いているためＳＯＩ層の結晶性が悪い。また、被貼
り合わせ面の表面性も通常のＳｉウエハより劣る。等の
問題点がある（C.Harendt,et.al.,J.Elect.Mater.Vol.2
0,267(1991)、H.Baumgart, et.al. Extended Abstract o
f ECS 1st International Symposium of Wafer Bondin
g, pp-733(1991)、C.E.Hunt, Extended Abstract of ECS
1st International Symposium of Wafer Bonding, pp-
696(1991)）。また、選択エッチングの選択性はボロン
等の不純物の濃度差とその深さ方向プロファイルの急峻
性に大きく依存している。したがって、貼り合わせ強度
を高めるための高温のボンディングアニールや結晶性を
向上させるために高温のエピタキシャル成長を行ったり
すると、不純物濃度の深さ方向分布が拡がり、エッチン
グの選択性が劣化してしまう。すなわち、エッチングの
選択比の向上の結晶性は貼り合わせ強度の向上の両立は
困難であった。

【００２１】こうしたなか、本出願人は、先に特開平５
−２１３３８号公報において、新規な半導体部材の製造
方法を提案した。当該公報に開示された方法は、次のと
おりのものである。即ち、多孔質単結晶半導体領域上に
非多孔質単結晶半導体領域を配した部材を形成し、前記
非多孔質単結晶半導体領域の表面に、表面が絶縁性物質
で構成された部材の表面を貼り合わせた後、前記多孔質
単結晶半導体領域をエッチングにより除去することを特
徴とする半導体部材の製造方法である。

【００２２】また、本発明の発明者である米原らは膜厚
均一性や結晶性に優れ、バッチ処理が可能な貼り合わせ
ＳＯＩを報告した（T.Yonehara et.al.,Appl.Phys.Let
t.vol.64,2108(1994)）。以下、この貼り合わせＳＯＩ
の作製方法について図４（ａ）〜（ｃ）を用いて説明す
る。

【００２３】この方法では、Ｓｉ基板４１上の多孔質層
４２を選択エッチングを行う材料として用いる。多孔質
層４２の上に非多孔質単結晶Ｓｉ層４３をエピタキシャ
ル成長した後、酸化Ｓｉ層４５を介して第２の基板４４
と貼り合わせる（図４（ａ））。第１の基板を裏面より
研磨等の方法で薄層化し、基板全面において多孔質Ｓｉ
を露出させる（図４（ｂ））。露出させた多孔質Ｓｉは
ＫＯＨ、ＨＦ＋Ｈ₂Ｏ₂などの選択エッチング液によりエ
ッチングして除去する（図４（ｃ））。このとき、多孔
質ＳｉのバルクＳｉ（非多孔質単結晶Ｓｉ）に対するエ
ッチングの選択比を１０万倍と十分に高くできるので、
あらかじめ多孔質上に成長した非多孔質単結晶Ｓｉ層を
膜厚を殆ど減じることなく、第２の基板の上に移設（tr
ansfer）し、ＳＯＩ基板を形成することができる。した
がって、ＳＯＩの膜厚均一性はエピタキシャル成長時に
ほぼ決定づけられる。エピタキシャル成長は通常半導体
プロセスで使用されるＣＶＤ装置が使用できるので、佐
藤らの報告（ＳＳＤＭ９５）によれば、その均一性は例
えば１００ｎｍ±２％以内が実現されている。また、エ
ピタキシャルＳｉ層の結晶性も良好で３．５×１０²／
ｃｍ²が報告された。

【００２４】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布を拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（void）の
数、大きさを減少させることが知られている。また、斯
様な構造差にもとづくエッチングでは多孔質Ｓｉ上に付
着したパーティクルがあっても、膜厚均一性に影響を及
ぼさない。

【００２５】しかしながら、貼り合わせを用いた半導体
基板は、必ず２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられており、限りある地球の資源が無駄となっ
ている。したがって、貼り合わせによるＳＯＩにおいて
は、その制御性、均一性の他低コスト化、経済性の向上
が望まれているところである。

【００２６】即ち、品質が十分なＳＯＩ基板を再現性よ
く作製するとともに、同時にウエハの再使用等による省
資源、コストダウンを実現する方法が望まれていた。

【００２７】こうしたなか、本出願人は、先に２枚の基
板を貼り合わせた後、貼り合わされた基板を多孔質層に
おいて分離し、分離後の一方の基板から残留多孔質を除
去して、この基板を再利用する半導体基板の製造方法を
特開平７−３０２８８９号公報で提案した。当該公報に
開示された方法の１例を以下に図５（ａ）〜（ｃ）を用
いて説明する。

【００２８】第１のＳｉ基板５１の表面層を多孔質化し
て多孔質層５２を形成したのち、その上に単結晶Ｓｉ層
５３を形成し、この単結晶Ｓｉ層と第１のＳｉ基体とは
別の第２のＳｉ基板５４の主面とを絶縁層５５を介して
貼り合わせる（図５（ａ））。この後、多孔質層で貼り
合わせたウエハを分割し（図５（ｂ））、第２のＳｉ基
体側の表面に露出した多孔質Ｓｉ層を選択的に除去する
ことにより、ＳＯＩ基板を形成する（図５（ｃ））。第
１の基板４１は、残留した多孔質層を除去して再利用す
ることができる。

【００２９】特開平７−３０２８８９号公報に開示され
た発明は、多孔質シリコン層の構造が、非多孔質シリコ
ンに比べて脆弱である点を利用して基板を分離するもの
であり、一度半導体基板の作製工程に使用した基板を再
度、半導体基板の作製工程に利用できるので半導体基板
の低コスト化を図る上で非常に有用なものである。

【００３０】これとは、別に、特開平８−２１３６４５
号公報には、多孔質シリコン層上に太陽電池の光電変換
部を構成する半導体層を形成した後、該半導体層を多孔
質層から分離することが開示されており、やはり、ここ
でも多孔質シリコン層が形成されていた基板を再利用す
ることが示されている。

【００３１】一方、こうした多孔質シリコン層を用い
て、基体を分離するものの他に、このような多孔質シリ
コン層を用いずに基体を分離する技術が特開平５−２１
１１２８号公報に開示されている。この公報に開示され
ているのは、シリコン基板中にイオン注入によりバブル
層を作り、該バブル層に熱処理による結晶再配列と気泡
の凝集とを生じさせて、シリコン基板の最表面側の領域
（この公報では「薄い半導体材料フィルム」と呼ばれて
いる）を、バブル層を境にして剥がす方法である。ここ
でいう薄い半導体材料フィルムとは、要するにバルクＳ
ｉ最表面の注入イオンが存在しないか、存在量が極めて
少ない領域のことである。しかしながら、バルクのＳｉ
ウエハには、フローパターンディフェクト（ＦＰＤ；Fl
ow PatternDefect）（T.Abe,Extended Abst. Electroc
hem.Soc.Spring Meeting vol.95-1,pp.596,(May,199
5)）やＣＯＰ（Crystal Originated Particles）（山本
秀和、「大口径シリコンウエハへの要求課題」、第２３
回ウルトラクリーンテクノロジーカレッジ、（Aug.199
6)）等、それに特有の欠陥が存在していることが明らか
になってきている。従って、この薄い半導体材料フィル
ムには、フローパターンディフェクトやＣＯＰが存在す
ることとなる。

【００３２】

【発明が解決しようとする課題】しかしながら、もし
も、このようなフローパターンディフェクトやＣＯＰが
存在しない形で半導体材料フィルムをシリコン基板から
分離することができれば、前述した所謂多孔質シリコン
を用いる方法とは別に、実用的な半導体部材を低コスト
で供給できる可能性がある。そこで、本発明者らは、こ
の点に鑑みて、検討を行い、この発明を完成するに至っ
た。

【００３３】［発明の目的］本発明の目的は、２つの基
体を貼り合わせる工程を有する半導体部材の製造方法で
あって、該基体の１部を該半導体部材の原材料として再
利用し得る半導体部材の製造方法を提供することにあ
る。

【００３４】

【課題を解決するための手段】本発明の半導体部材の製
造方法は、シリコン基板、該シリコン基板上に配された
エピタキシャルシリコン層、該エピタキシャルシリコン
層上に形成された酸化シリコン層、該シリコン基板ある
いは該エピタキシャルシリコン層の少なくともいずれか
一方に形成されたイオン注入層を有する第１の基体を用
意する工程、該酸化シリコン層表面をプラズマ処理する
工程を含み、該第１の基体と第２の基体とを前記酸化シ
リコン層が内側に位置する多層構造体が得られるように
貼り合わせる工程、及び前記イオン注入層において前記
多層構造体を分離する分離工程、を有することを特徴と
する。

【００３５】また本発明の半導体部材の製造方法は、内
部にイオン注入層を有するシリコン基板上にエピタキシ
ャル半導体層を形成し第１の基体を用意する工程、該第
１の基体と第２の基体とを前記エピタキシャル半導体層
が内側に位置する多層構造体が得られるように貼り合わ
せる工程、及び前記イオン注入層において前記多層構造
体を分離する分離工程を有することを特徴とする。

【００３６】［作用］本発明の半導体部材の製造方法に
おいては、シリコン基板上に配された非多孔質半導体層
を用いて貼り合わせ基体用の第１の基体を構成する。非
多孔質半導体層は、好適にはエピタキシャル半導体層で
構成し得るものであり、この場合、前述のシリコンウエ
ハに特有のフローパターンディフェクトやＣＯＰ（Crys
tal Originated Particles）の影響を受けないことから
高品質な半導体部材を提供することができる。

【００３７】また、非多孔質半導体層は、電気伝導型
や、不純物濃度を容易に制御し得ることから、本発明の
半導体部材の製造方法は、多種の要求を満足し得るもの
となり、応用性が高い。

【００３８】更に、第１の基体と第２の基体を貼り合わ
せて得られる多層構造体を、イオン注入層で分離した
後、第１の基体側に残ったシリコン基板は、第１の基体
あるいは第２の基体の構成部材として再利用することが
できるので省資源、低コスト化という点でも利点があ
る。

【００３９】本発明によれば、絶縁性基板等で構成でき
る第２の基体上に結晶性に優れた単結晶半導体層を得る
うえで、生産性、均一性、制御性、コストの面において
優れた半導体部材の製造方法を提供することができる。

【００４０】

【発明の実施の形態】以下、本発明の好適な実施態様例
について述べるが、本発明はこれらの実施態様例に限定
されるものではなく、本発明の目的が達成されるもので
あれば良い。

【００４１】［イオン注入層］単結晶シリコン基板にヘ
リウムや水素をイオン注入すると、イオン注入された領
域に直径数ｎｍ〜数十ｎｍの微小な空洞（micro-cavit
y）が〜１０¹⁶〜１０¹⁷／ｃｍ²もの密度で形成し得、該
シリコン基板は、あたかも内部に多孔質層を形成したよ
うな構造となる。本発明において使用可能なイオンは、
希ガス、水素及び窒素から選ばれる元素からなるもので
ある。本発明において、イオン注入層は、シリコン基板
あるいは該シリコン基板上に配された非多孔質半導体層
の少なくともいずれか一方に形成されれば良く、両者の
界面に形成することもできるし、２層以上形成すること
もできる。本発明で形成されるイオン注入層のイオン注
入量は、第１の基体と第２の基体を貼り合わせて得られ
る多層構造体の分離を考慮すると１０¹⁶〜１０¹⁷／ｃｍ
²の範囲が好ましい。イオン注入層の層厚は、加速電圧
によって変化するが、一般的には５００Å以下、多層構
造体を分離して得られる第２の基体上の非多孔質半導体
層の層厚を均一にすることを考慮する場合、好ましくは
２００Å以下とするのが良い。イオン注入層は、層厚方
向に濃度分布を持っており、多層構造体の分離の際には
イオン注入量の濃度分布が最も高い面で分離される傾向
がある。

【００４２】［非多孔質半導体層］本発明において非多
孔質半導体層としては、好適には、単結晶Ｓｉ、多結晶
Ｓｉ、非晶質Ｓｉの他、ＧａＡｓ，ＩｎＰ，ＧａＡｓ
Ｐ，ＧａＡｌＡｓ，ＩｎＡｓ，ＡｌＧａＳｂ，ＩｎＧａ
Ａｓ，ＺｎＳ，ＣｄＳｅ，ＣｄＴｅ，ＳｉＧｅ等の化合
物半導体等を用いることができる。そして非多孔質半導
体層は、ＦＥＴ（Field Efect Transistor）等の半導
体素子を既に作り込んだものであっても良い。

【００４３】［第１の基体］本発明において、第１の基
体とはシリコン基板と、このシリコン基板上に配された
非多孔質半導体層と、シリコン基板あるいは非多孔質半
導体層の少なくともいずれか一方に形成されたイオン注
入層を有する基体をいう。従って、第１の基体は、イオ
ン注入層が内部に形成されたシリコン基板上に非多孔質
半導体層を形成した基板は、もち論のこと、この非多孔
質半導体層上に窒化膜や酸化膜等の絶縁膜を形成したも
の、あるいは、シリコン基板上にエピタキシャル半導体
層及び絶縁層を形成した後、シリコン基板にイオン注入
してイオン注入層を形成した基板、更には、シリコン基
板上に形成された非多孔質半導体層中にイオン注入層を
形成したもの等を包含する。

【００４４】シリコン基板上に非多孔質半導体層を形成
するには、減圧ＣＶＤ、プラズマＣＶＤ、光ＣＶＤ、Ｍ
ＯＣＶＤ（Metal-Organic CVD）等のＣＶＤ法の他、ス
パッター法（バイアススパッター法を含む）、分子線エ
ピタキシャル成長法、液相成長法等を採用することがで
きる。

【００４５】［第２の基体］非多孔質半導体層が移設
（transfer）される第２の基体としては、例えば単結晶
シリコン基板のような半導体基板、半導体基板表面に酸
化膜（熱酸化膜を含む）や窒化膜等の絶縁膜を設けたも
の、石英基板（Silica glass）やガラス基板のような光
透過性基板、あるいは、金属基板、アルミナ等の絶縁性
基板などがあげられる。このような第２の基体は、半導
体部材の用途に応じて適宜選択される。

【００４６】［貼り合わせ（bonding）］本発明におい
ては、上述の第１の基体を、上述の第２の基体と、貼り
合わせ（非多孔質半導体層が内側に位置するように）
て、多層構造体を得る。本発明において、非多孔質半導
体層が内側に位置する多層構造体とは、第１の基体を構
成する非多孔質半導体層が直接第２の基体に貼り合わさ
れた構造体はもち論のこと、非多孔質半導体層の表面に
形成された酸化膜や窒化膜等の絶縁膜、あるいはこれ以
外の膜等が第２の基体に貼り合わされた構造体をも包含
する。即ち、非多孔質半導体層が多孔質シリコン層に比
べて多層構造体の内側に位置する構造体を非多孔質半導
体層が内側に位置する多層構造体という。

【００４７】具体的な貼り合わせは、第１の基体と第２
の基体の貼り合わせ面を平坦なものとしておくことによ
り、両者を例えば室温で密着させることにより行うこと
ができる。この他、貼り合わせ強度を増すために、陽極
接合、加圧熱処理等を施すこともできる。

【００４８】［多層構造体の領域］本発明においては、
多層構造体を、イオン注入層で分離する。イオン注入層
は微小な空洞（Micro-cavity）あるいは気泡（bubble）
が生じたような構造であり、多層構造体の他の領域に比
べて脆弱である。従ってその脆弱性を利用して分離を効
果的に行うことができる。分離の具体的な方法として
は、イオン注入層に外力を加える方法の他、例えば下述
する方法がある。

【００４９】イオン注入層が多孔質状であることから、
この層が増速酸化することを利用して、ウエハの周辺か
らイオン注入層の酸化を行う事によりイオン注入層を体
積膨張させてその力による方法がある。

【００５０】イオン注入層は、通常外周部においても非
多孔質層に覆われており、貼合わせ後あるいはその前に
外周部あるいは単面を表出させておく必要がある。この
貼合わせ基体を酸化すると多孔質の膨大な表面積により
増速酸化がイオン注入層の外周部から始まる。ＳｉがＳ
ｉＯ₂になるときには２．２７倍に体積が膨張するの
で、porosityが５６％以下の時は、酸化イオン注入層も
体積膨張することになる。酸化はウエハの中心に行くに
したがって程度は小さくなるので、ウエハの外周部の酸
化イオン注入層の体積膨張が大きくなる。これはまさし
くウエハの端面からイオン注入層にくさびを打ち込んだ
のと同様な状況で、イオン注入層にのみ内圧がかかり、
イオン注入層中で分割するように力がはたらく。しかも
酸化はウエハ周辺で均一に進むので、ウエハの周囲から
均等に貼合わせウエハを剥がすことになる。結果とし
て、多層構造体は分割されることとなる。

【００５１】本発明によれば、酸化という均一性に優れ
たこの方法を利用すると、通常のＳｉ−ＩＣプロセスの
一工程を利用して制御良くウエハを分割することができ
る。

【００５２】多層構造体を加熱することにより熱応力を
発生させ、脆弱なイオン注入多孔質層で多層構造体を分
離させることもできる。

【００５３】また、レーザーを使用することにより、多
層構造体全体を加熱せずに、ある特定の層にのみエネル
ギーを吸収させ加熱できる。イオン注入多孔質層、ある
いはイオン注入多孔質近傍の層にのみ吸収する波長のレ
ーザーを用いることにより局所加熱が行え、これにより
分離を行うことができる。

【００５４】更に、電流をイオン注入多孔質層あるいは
イオン注入多孔質近傍に流すことにより、イオン注入多
孔質層を急激に加熱できる。

【００５５】これを利用して多層構造体を分離し得る。

【００５６】［多孔質層の除去］第１の基体と第２の基
体を貼り合わせて得られる多層構造体をイオン注入層に
おいて分離した後、分離された基体に残留するイオン注
入層は、該イオン注入層の機械的強度が低いことと、表
面積が大きいことを利用して、選択的に除去することが
できる。選択的な除去方法としては、研削や研磨を用い
た機械的な方法の他、エッチング液を用いた化学エッチ
ングやイオンエッチング（例えば反応性イオンエッチン
グ：Reactive Ion Etching）等の方法を採用することが
できる。

【００５７】選択的なエッチングを行う場合、そして非
多孔質薄膜が単結晶Ｓｉの場合には通常のＳｉのエッチ
ング液、あるいは弗酸、あるいは弗酸にアルコールおよ
び過酸化水素水の少なくともどちらか一方を添加した混
合液、あるいは、バッファード弗酸あるいはバッファー
ド弗酸にアルコールおよび過酸化水素水の少なくともど
ちらか一方を添加した混合液の少なくとも１種類を用い
て、イオン注入層をエッチング除去できる。非多孔質半
導体層が化合物半導体で構成されている場合には、化合
物半導体に対してＳｉのエッチング速度の速いエッチン
グ液を用いてイオン注入層をエッチング除去できる。

【００５８】以下、本発明の実施の形態について図面を
用いて説明する。

【００５９】［実施態様例１］図１は、本発明の実施態
様例１の工程を示す模式断面図である。

【００６０】まず、第１のＳｉ単結晶基板１１を用意し
て、主表面上に少なくとも１層の非多孔質層１２を形成
する（図１（ａ））。Ｓｉ単結晶基板１１は、出来上が
るＳＯＩ基体の特性は、非多孔質層１２で決められるた
め、抵抗無指定ウエハや一般の再生ウエハ等を用いて構
わない。さらに、最表面層にＳｉＯ₂１３を形成するこ
ともできる。この場合、貼合わせ界面を活性層から離す
ことが出来るという意味でもよい。

【００６１】次に、第１基板の主表面から、希ガス、水
素、および、窒素のうち少なくとも１種の元素をイオン
注入する（図１（ｂ））。イオン注入溜り１４は、第１
のＳｉ単結晶基板１１と非多孔質層１２との界面付近あ
るいは非多孔質層１２内部になることが好ましい。

【００６２】次に、図１（ｃ）に示すように、第２の基
板１５と第１の基板の表面とを例えば室温で密着させ
る。

【００６３】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。図１は第２の基体と第１
の基体とは絶縁層１３を介して貼り合わせた様子を示し
てあるが、非多孔質薄膜１２がＳｉでない場合、あるい
は第２の基板がＳｉでない場合には絶縁層１３はなくて
もよい。

【００６４】貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。

【００６５】次に、イオン注入溜り１４で基板を分離す
る（図１（ｄ））。分離する方法としては、加圧、引っ
張り、せん断、楔、等の外圧をかける方法、熱をかける
方法、酸化により多孔質Ｓｉを周辺から膨張させ多孔質
Ｓｉ内に内圧をかける方法、パルス状に加熱し、熱応力
をかける、あるいは軟化させる方法等があるがこの方法
に限定されるものではない。

【００６６】次いで、分離された基体からイオン注入溜
り１４を前述した方法を用いて選択的に除去する。

【００６７】図１（ｅ）には、本発明で得られる半導体
基部材が示されている。第２の基体１５上に非多孔質薄
膜、例えば単結晶Ｓｉ薄膜１２が平坦に、しかも均一に
薄層化されて、ウエハ全域に、大面積に形成される。第
２の基体と第１の基体とを絶縁層１３を介して貼り合わ
せれば、こうして得られた半導体部材は、絶縁分離され
た電子素子作製という点から見ても好適に使用すること
ができる。

【００６８】Ｓｉ単結晶基板１１は残留イオン注入溜り
層１４を除去して、表面平坦性が許容できないほど荒れ
ている場合には表面平坦化を行った後、再度第１のＳｉ
単結晶基板１１、あるいは次の第２の基体１５として使
用できる。

【００６９】再度第１のＳｉ単結晶基板１１として用い
る場合には、分離層厚さと表面処理で減じた厚さ分をエ
ピタキシャル層で補うことにより、ウエハ厚減少によ
り、使用できなくなることはなくなり、半永久的に再利
用可能となる。

【００７０】［実施態様例２］図２は、本発明の実施態
様例２の工程を示す模式断面図である。第１のＳｉ単結
晶基板２１を用意して、第１基板の主表面から希ガス、
水素、および、窒素のうち少なくとも１種の元素をイオ
ン注入し、内部にイオン注入溜り２２を形成する（図２
（ａ））。最表面層にＳｉＯ₂２３を形成しておいた方
が、イオン注入による表面荒れが防げる。ＳｉＯ₂２３
を除去した後、主表面上に少なくとも１層の非多孔質層
２４を形成する（図２（ｂ））。

【００７１】次いで図２（ｃ）に示すように、第２の基
板２６と第１の基板の表面とを例えば室温で密着させ
る。

【００７２】単結晶Ｓｉを堆積した場合には、単結晶Ｓ
ｉの表面には熱酸化等の方法で酸化Ｓｉを形成したのち
貼り合わせることが好ましい。図１は第２の基板と第１
の基板とは絶縁層２５を介して貼り合わせた様子を示し
てあるが、非多孔質薄膜２４がＳｉでない場合、あるい
は第２の基板がＳｉでない場合には絶縁層２５はなくて
もよい。

【００７３】貼り合わせに際しては絶縁性の薄板を挟
み、３枚重ねで貼り合わせることも可能である。

【００７４】次に、イオン注入溜り２２で基板を分離す
る（図２（ｄ））。

【００７５】次いで、イオン注入溜り２２を選択的に除
去する。

【００７６】図２（ｅ）には、本発明で得られる半導体
部材が示される。第２の基体２６上に非多孔質薄膜、例
えば単結晶Ｓｉ薄膜２４が平坦に、しかも均一に薄層化
されて、ウエハ全域に、大面積に形成される。第２の基
体と第１の基体とを絶縁層２５を介して貼り合わせれ
ば、こうして得られた半導体部材は、絶縁分離された電
子素子作製という点から見ても好適に使用することがで
きる。

【００７７】Ｓｉ単結晶基板２１は残留イオン注入溜り
層２２を除去して、表面平坦性が許容できないほど荒れ
ている場合には表面平坦化を行った後、再度第１のＳｉ
単結晶基板２１、あるいは次の第２の基体２６として使
用できる。

【００７８】［実施態様例３］図３は、本発明の実施態
様例３の工程を説明するための模式断面図である。

【００７９】図３に示すように、上記実施態様例１およ
び２に示した工程を第２の基体を２枚用いることにより
第１の基体の両面に処理を施し、半導体基板を同時に２
枚作製する。

【００８０】図３において、３１は第１の基体、３２，
３５は多孔質層、３３，３６は非多孔質薄膜、３４，３
７はＳｉＯ₂層、３８，３９は第２の基体であり、図３
（ａ）は、実施態様例１で示した工程を、第１の基板３
１の両面に施した後、その両面に第２の基体３８，３９
をそれぞれ貼り合わせた状態を示す図であり、図３
（ｂ）は、実施態様例１と同様に、多孔質層３２，３５
で分離した状態を示し、図３（ｃ）は、多孔質層３２，
３５を除去した状態を示す図である。

【００８１】第１のＳｉ単結晶基板３１は残留イオン注
入溜り層を除去して、表面平坦性が許容できないほど荒
れている場合には表面平坦化を行った後、再度第１のＳ
ｉ単結晶基板３１、あるいは次の第２の基体３８（又は
３９）として使用できる。

【００８２】支持基板３８，３９は同一でなくても良
い。また、非多孔質薄膜３３，３６は、両面が同一でな
くてもよい。また、絶縁層３４，３７はなくてもよい。

【００８３】以下、具体的な実施例を挙げて本発明を説
明する。

【００８４】（実施例１）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．３０μｍエピタキシャル成長した。成長条件は
以下の通りである。

【００８５】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した後、表面のＳｉＯ₂を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入
した。

【００８６】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離したところ、イオン注入の投影
飛程付近で２枚に分離された。分離された基体の表面は
荒れていた。第２の基体側の表面は、４９％弗酸と３０
％過酸化水素水との混合液で撹はんしながら選択エッチ
ングした。単結晶Ｓｉはエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、イオン注入層
は選択エッチングされ、完全に除去された。

【００８７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、そのエッチング量
（数十オングストローム程度）は実用上無視できる膜厚
減少であった。

【００８８】これにより、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。

【００８９】さらに単結晶Ｓｉ層が移設された基体を水
素中で１１００℃で熱処理を１時間施した。表面粗さを
原子間力顕微鏡で評価したところ、５０μｍ角の領域で
の平均２乗粗さはおよそ０．２ｎｍで通常市販されてい
るＳｉウエハと同等であった。

【００９０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【００９１】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【００９２】再び第１の基板として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．３０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。

【００９３】（実施例２）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．５０μｍエピタキシャル成長した。成長条件は
以下の通りである。

【００９４】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ 表面のエピタキシャル層を通してＨ⁺を５０ｋｅＶで６
×１０¹⁶ｃｍ^-2イオン注入した。

【００９５】該エピタキシャル層表面と、別に用意した
５００ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基
体）の表面と、を重ね合わせ、接触させた後、５５０℃
でアニールしたところ、イオン注入の投影飛程付近で２
枚に分離された。分離された基体の表面は荒れていた。
第２の基体側の表面は、４９％弗酸と３０％過酸化水素
水との混合液で撹はんしながら選択エッチングした。単
結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッ
チ・ストップの材料として、イオン注入層は選択エッチ
ングされ、完全に除去された。

【００９６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、そのエッチング量
（数十オングストローム程度）は実用上無視できる膜厚
減少である。

【００９７】その後、極表面のみを研磨し平坦化した。

【００９８】これにより、Ｓｉ酸化膜上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は４９８ｎｍ±１５ｎｍであっ
た。

【００９９】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１００】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０１】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１０２】再び第１の基板として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．５０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。

【０１０３】（実施例３）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．３０μｍエピタキシャル成長した。成長条件は
以下の通りである。

【０１０４】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで、表面のＳ
ｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０ ¹⁶ｃｍ^-2イ
オンを注入した。

【０１０５】該ＳｉＯ₂層表面と、別に用意した５００
ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基体）の
表面とを重ね合わせ、接触させた後、６００℃でアニー
ルしたところ、イオン注入の投影飛程付近で２枚に分離
された。第２の基板側に残ったイオン注入層を４９％弗
酸と３０％過酸化水素水との混合液で撹はんしながら選
択エッチングした。単結晶Ｓｉはエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、イオ
ン注入層は選択エッチングされ、完全に除去された。

【０１０６】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１０７】次いで水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１０８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０９】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１１０】（実施例４）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．３０μｍエピタキシャル成長した。成長条件は
以下の通りである。

【０１１１】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオンを注
入した。

【０１１２】該ＳｉＯ₂層表面と、別に用意した溶融石
英基板（第２の基体）の表面と、をプラズマ処理し、水
洗した後、重ね合わせ、接触させた。６００℃でアニー
ルしたところ、イオン注入の投影飛程付近で２枚に分離
された。イオン注入層は多孔質状になっているため、分
離した表面は荒れている。第２の基体側の表面は、４９
％弗酸と３０％過酸化水素水との混合液で撹はんしなが
ら選択エッチングした。単結晶Ｓｉはエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
イオン注入層は選択エッチングされ、完全に除去され
た。

【０１１３】こうして、透明な石英基板上に０．２μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。形成された
単結晶Ｓｉ層の膜厚を面内全面について１００点を測定
したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであっ
た。

【０１１４】次に水素中で１１００℃で熱処理を１時間
施した。表面粗さを原子間力顕微鏡で評価したところ、
５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍ
で通常市販されているＳｉウエハと同等であった。

【０１１５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１１６】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。

【０１１７】（実施例５）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．５０μｍエピタキシャル成長した。成長条件は
以下の通りである。

【０１１８】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨ⁺を６０ｋｅＶで５×１０¹⁶ｃｍ^-2イオ
ン注入した。

【０１１９】該ＳｉＯ₂層表面と、別に用意したサファ
イア基板（第２の基体）の表面と、をプラズマ処理し、
水洗した後、重ね合わせ、接触させた。６００℃でアニ
ールしたところ、イオン注入の投影飛程付近で２枚に分
離された。第２の基板側の表面は、４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、イオン注入層は
選択エッチングされ、完全に除去された。

【０１２０】その後、極表面のみを研磨で平坦化した。

【０１２１】こうして、透明なサファイア基板上に０．
４μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成
された単結晶Ｓｉ層の膜厚を面内全面について１００点
を測定したところ、膜厚の均一性は４０２ｎｍ±１２ｎ
ｍであった。

【０１２２】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１２３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１２４】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。

【０１２５】（実施例６）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．６０μｍエピタキシャル成長した。成長条件は
以下の通りである。

【０１２６】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次に、表面のＳｉ
Ｏ₂層を通してＨ⁺を７０ｋｅＶで５×１０¹⁶ｃｍ^-2イオ
ン注入した。

【０１２７】該ＳｉＯ₂層表面と、別に用意したガラス
基板（第２の基板）の表面と、をプラズマ処理し、水洗
した後、重ね合わせ、接触させた。６００℃でアニール
したところ、イオン注入の投影飛程付近で２枚に分離さ
れた。第２の基体側の表面を、４９％弗酸と３０％過酸
化水素水との混合液で撹はんしながら選択エッチングし
た。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、イオン注入層は選択
エッチングされ、完全に除去された。

【０１２８】その後、極表面のみを研磨で平坦化した。

【０１２９】こうして、透明なガラス基板上に０．５μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。形成され
た単結晶Ｓｉ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は５０１ｎｍ±１５ｎｍで
あった。

【０１３０】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１３１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１３２】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体として投入することができた。

【０１３３】（実施例７）第１の単結晶Ｓｉ基板上にＭ
ＯＣＶＤ（Metal Organic Chemical Vapor Depositio
n）法により単結晶ＧａＡｓを０．５μｍエピタキシャ
ル成長した。成長条件は以下の通りである。

【０１３４】 ソースガス：ＴＭＧ／ＡｓＨ₃／Ｈ₂ ガス圧力 ：８０Ｔｏｒｒ 温度 ：７００℃ さらに、このＧａＡｓ層表面に５０ｎｍのＳｉＯ₂層を
形成した。次いで表面のＳｉＯ₂層を通してＨ⁺を６０ｋ
ｅＶで５×１０¹⁶ｃｍ^-2イオン注入した。

【０１３５】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れていた。第２の
基板側の表面は、エチレンジアミン＋ピロカテコール＋
水（１７ｍｌ：３ｇ：８ｍｌの比率）１１０℃でエッチ
ングした。

【０１３６】単結晶ＧａＡｓはエッチングされずに残
り、単結晶ＧａＡｓをエッチ・ストップの材料として、
イオン注入層および第１のＳｉ基板の残りは選択エッチ
ングされ、完全に除去された。

【０１３７】こうして、Ｓｉ基板上に０．５μｍの厚み
を持った単結晶ＧａＡｓ層が形成できた。形成された単
結晶ＧａＡｓ層の膜厚を面内全面について１００点を測
定したところ、膜厚の均一性は５０４ｎｍ±１６ｎｍで
あった。

【０１３８】表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．３
ｎｍで通常市販されているＧａＡｓウエハと同等であっ
た。

【０１３９】透過電子顕微鏡による断面観察の結果、Ｇ
ａＡｓ層には、エピタキシャル成長時以降新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されている
ことが確認された。

【０１４０】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１４１】（実施例８）第１の単結晶Ｓｉ基板上にＭ
ＯＣＶＤ（Metal Organic Chemical Vapor Depositio
n）法により単結晶ＩｎＰを０．７μｍエピタキシャル
成長した。

【０１４２】さらに、このＩｎＰ層表面に５０ｎｍのＳ
ｉＯ₂層を形成した。表面のＳｉＯ₂層を通してＨ⁺を８
０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入した。

【０１４３】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れている。第２の
基板側の表面は、４９％弗酸と３０％過酸化水素水との
混合液で撹はんしながら選択エッチングした。

【０１４４】単結晶ＩｎＰはエッチングされずに残り、
単結晶ＩｎＰをエッチ・ストップの材料として、イオン
注入層および第１のＳｉ基板の残りは選択エッチングさ
れ、完全に除去された。

【０１４５】こうして、Ｓｉ基板上に０．５μｍの厚み
を持った単結晶ＩｎＰ層が形成できた。形成された単結
晶ＩｎＰ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は７０４ｎｍ±２３ｎｍであっ
た。

【０１４６】表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．３
ｎｍで通常市販されているＩｎＰウエハと同等であっ
た。

【０１４７】透過電子顕微鏡による断面観察の結果、Ｉ
ｎＰ層には、エピタキシャル成長時以降新たな結晶欠陥
は導入されておらず、良好な結晶性が維持されているこ
とが確認された。

【０１４８】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１４９】（実施例９）第１の単結晶Ｓｉ基板上にＣ
ＶＤ（Chemical Vapor Deposition）法により単結晶Ｓ
ｉを０．３０μｍエピタキシャル成長した。成長条件は
以下の通りである。

【０１５０】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨｅ⁺を８０ｋｅＶで５×１０¹⁶ｃｍ^-2イ
オン注入した。

【０１５１】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。第２の基体側の表面は、
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングする。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、イオン注入層は選択エッチングされ、完全に除去さ
れた。

【０１５２】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１５３】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１５４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１５５】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１５６】（実施例１０）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３０μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１５７】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入
した。

【０１５８】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させ
た。

【０１５９】第１の基板の裏面酸化膜を除去した後、第
１の基板側からＣＯ₂レーザーをウエハ全面に照射し
た。ＣＯ₂レーザーは、貼合せ界面の２００ｎｍのＳｉ
Ｏ₂層に吸収され、その近傍の温度が急激に上昇し、イ
オン注入層中の急激な熱応力によりイオン注入の投影飛
程付近で２枚に分離された。レーザーは連続でもパルス
でも構わない。

【０１６０】第２の基体側の表面を、４９％弗酸と３０
％過酸化水素水との混合液で撹はんしながら選択エッチ
ングした。単結晶Ｓｉはエッチングされずに残り、単結
晶Ｓｉをエッチ・ストップの材料として、イオン注入層
は選択エッチングされ、完全に除去された。

【０１６１】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１６２】さらに水素中で１１００℃で熱処理を１時
間施した。表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１６３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１６４】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１６５】（実施例１１）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３０μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１６６】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次いで表面のＳｉ
Ｏ₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオ
ン注入した。

【０１６７】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、貼合せウエハ端面のＳｉＯ₂層およびエピタキシャ
ルＳｉ層をエッチングにより剥離したところ、イオン注
入層端が現れた。

【０１６８】貼合せウエハを１０００℃のパイロ酸化を
したところ、１０時間でイオン注入層中で２枚の基板が
完全に分離した。剥離した面を観察したところ、ウエハ
外周部のイオン注入層はＳｉＯ₂に変化しているが、中
央部はほぼ元のままであった。

【０１６９】その後、第２の基板側に残ったイオン注入
層を４９％弗酸と３０％過酸化水素水との混合液で撹は
んしながら選択エッチングした。単結晶Ｓｉはエッチン
グされずに残り、単結晶Ｓｉをエッチ・ストップの材料
として、イオン注入層は選択エッチングされ、完全に除
去された。

【０１７０】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１７１】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１７２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１７３】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１７４】（実施例１２）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３０μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１７５】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。表面のＳｉＯ₂層を
通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注入
した。

【０１７６】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基体）の表面をプラズマ処理し、水洗した
後、重ね合わせ、接触させた。３００℃−１時間の熱処
理を行い、貼り合わせ強度を高めた。貼り合わせ基板の
周囲から楔をいれるとイオン注入の投影飛程付近で２枚
に分離された。イオン注入層は多孔質状になっているた
め、分離した表面は荒れている。第２の基体側の表面
は、４９％弗酸と３０％過酸化水素水との混合液で撹は
んしながら選択エッチングする。単結晶Ｓｉはエッチン
グされずに残り、単結晶Ｓｉをエッチ・ストップの材料
として、イオン注入層は選択エッチングされ、完全に除
去された。

【０１７７】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１７８】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１７９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１８０】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１８１】（実施例１３）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３０μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１８２】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。次に表面のＳｉＯ₂
層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ ^-2イオン
注入した。

【０１８３】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、をプラズマ処理し、水洗し
た後、重ね合わせ、接触させた。３００℃−１時間の熱
処理を行い、貼り合わせ強度を高めた。貼り合わせ基板
にせん断力をかけるとイオン注入の投影飛程付近で２枚
に分離された。第２の基板側の表面は、４９％弗酸と３
０％過酸化水素水との混合液で撹はんしながら選択エッ
チングした。単結晶Ｓｉはエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、イオン注入
層は選択エッチングされ、完全に除去された。

【０１８４】すなわち、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。

【０１８５】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１８６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１８７】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１８８】再び第１の基体として投入するときには、
ウエハ厚減少分をエピタキシャル層で補うことにより、
半永久的に再利用可能となった。すなわち、繰り返しの
２回目以降はエピタキシャル膜厚は、０．３０μｍでな
くウエハ厚減少分となり、イオン注入層はエピタキシャ
ル層の内部に形成される。

【０１８９】（実施例１４）第１の単結晶Ｓｉ基板上の
主表面にＨ⁺を１０ｋｅＶで５×１０¹⁶ｃｍ^-2イオン注
入した。次いでＣＶＤ（Chemical Vapor Deposition）
法により単結晶Ｓｉを０．３０μｍエピタキシャル成長
した。成長条件は以下の通りである。

【０１９０】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に２００ｎｍの
ＳｉＯ₂層を形成した。

【０１９１】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。イオン注入層は多孔質状
になっているため、分離した表面は荒れている。第２の
基板側の表面は、４９％弗酸と３０％過酸化水素水との
混合液で撹はんしながら選択エッチングした。単結晶Ｓ
ｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、イオン注入層は選択エッチングさ
れ、完全に除去された。

【０１９２】さらに、イオン注入深さに相当する第１の
基板の残りをエッチングで除去した。

【０１９３】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持った単結晶Ｓｉ層が形成できた。形成された単結
晶Ｓｉ層の膜厚を面内全面について１００点を測定した
ところ、膜厚の均一性は２０１ｎｍ±７ｎｍであった。

【０１９４】さらに水素中で１１００℃で熱処理を１時
間施した。表面荒さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１９５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１９６】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０１９７】（実施例１５）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．５０μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１９８】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ この時、ドーピングガスを添加して、ｎ⁺Ｓｉ／ｎ^-Ｓｉ
／Ｓｉ基板構造とした。

【０１９９】さらに、このエピタキシャルＳｉ層表面に
熱酸化により２００ｎｍのＳｉＯ₂層を形成した。次い
で表面のＳｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０
¹⁶ｃｍ^-2イオン注入した。

【０２００】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させた
後、６００℃でアニールしたところ、イオン注入の投影
飛程付近で２枚に分離された。第２の基板側の表面を、
４９％弗酸と３０％過酸化水素水との混合液で撹はんし
ながら選択エッチングした。単結晶Ｓｉはエッチングさ
れずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、イオン注入層は選択エッチングされ、完全に除去さ
れた。

【０２０１】こうして、Ｓｉ酸化膜上に０．２μｍの厚
みを持ったｎ⁺埋め込み層を持つ単結晶Ｓｉ層が形成で
きた。形成された単結晶Ｓｉ層の膜厚を面内全面につい
て１００点を測定したところ、膜厚の均一性は２０１ｎ
ｍ±６ｎｍであった。

【０２０２】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０２０３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２０４】また、第１の基板側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングした。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０２０５】（実施例１６）第１の単結晶Ｓｉ基板上に
ＣＶＤ（Chemical Vapor Deposition）法により単結晶
Ｓｉを０．３０μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０２０６】 ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量 ：０．５／１８０ｌ／ｍｉｎ ガス圧力 ：８０Ｔｏｒｒ 温度 ：９５０℃ 成長速度 ：０．３０μｍ／ｍｉｎ この時、ドーピングガスを添加して、ｎ⁺Ｓｉ／ｎ^-Ｓｉ
／Ｓｉ基板構造とした。

【０２０７】さらに、このエピタキシャルＳｉ層表面に
熱酸化により５０ｎｍのＳｉＯ₂層を形成した。表面の
ＳｉＯ₂層を通してＨ⁺を４０ｋｅＶで５×１０¹⁶ｃｍ^-2
イオン注入した。

【０２０８】該ＳｉＯ₂層表面と、別に用意した５００
ｎｍのＳｉＯ₂層を形成したＳｉ基板（第２の基体）の
表面と、を重ね合わせ、接触させた後、６００℃でアニ
ールしたところ、イオン注入の投影飛程付近で２枚に分
離された。第２の基体側の表面は、４９％弗酸と３０％
過酸化水素水との混合液で撹はんしながら選択エッチン
グした。単結晶Ｓｉはエッチングされずに残り、単結晶
Ｓｉをエッチ・ストップの材料として、イオン注入層は
選択エッチングされ、完全に除去された。

【０２０９】こうして、Ｓｉ酸化膜上に０．２９μｍの
厚みを持ったｎ⁺埋め込み層を持つ単結晶Ｓｉ層が形成
できた。形成された単結晶Ｓｉ層の膜厚を面内全面につ
いて１００点を測定したところ、膜厚の均一性は２９１
ｎｍ±９ｎｍであった。

【０２１０】さらに水素中で１１００℃で熱処理を１時
間施した。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０２１１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２１２】また、第１の基体側に残ったイオン注入層
もその後、４９％弗酸と３０％過酸化水素水との混合液
で撹はんしながら選択エッチングする。その後、水素ア
ニール、あるいは表面研磨等の表面処理を施して再び第
１の基体としてあるいは第２の基体として投入すること
ができた。

【０２１３】（実施例１７）上述の実施例１〜１６につ
いて、第１基体の両面に同様の処理を行い半導体部材を
得た。

【０２１４】

【発明の効果】以上、説明したように、本発明の半導体
部材の製造方法においては、シリコン基板上に配された
非多孔質半導体層を用いて貼り合わせ基体用の第１の基
体を構成する。非多孔質半導体層は、好適にはエピタキ
シャル半導体層で構成し得るものであり、この場合、前
述のシリコンウエハに特有のフローパターンディフェク
トやＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ
Ｐａｒｔｉｃｌｅｓ）の影響を受けないことから高品質
な半導体部材を提供することができる。

【０２１５】また、非多孔質半導体層は、電気伝導型
や、不純物濃度を容易に制御し得ることから、本発明の
半導体部材の製造方法は、多種の要求を満足し得るもの
となり、応用性が高い。

【０２１６】更に、第１の基体と第２の基体を貼り合わ
せて得られる多層構造体を、イオン注入層で分離した
後、第１の基体側に残ったシリコン基板は、第１の基体
あるいは第２の基体の構成部材として再利用することが
できるので省資源、低コスト化という点でも利点があ
る。

【０２１７】すなわち、本発明によれば、絶縁性基板等
で構成できる第２の基体上に結晶性に優れた単結晶半導
体層を得るうえで、生産性、均一性、制御性、コストの
面において優れた半導体部材の製造方法を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の実施態様例１の工程を説明するための
模式的断面図である。

【図２】本発明の実施態様例２の工程を説明するための
模式的断面図である。

【図３】本発明の実施態様例３の工程を説明するための
模式的断面図である。

【図４】第１の従来例の工程を説明するための模式的断
面図である。

【図５】第２の従来例の工程を説明するための模式的断
面図である。

【符号の説明】

１１ 第１のＳｉ単結晶基板 １２ 非多孔質層 １３ 絶縁層 １４ イオン注入溜り １５ 第２の基板

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年７月９日（２００１．７．９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００３４

【補正方法】変更

【補正内容】

【００３４】

【課題を解決するための手段】本発明の半導体部材の製
造方法は、シリコン基板と、該シリコン基板上に配され
たエピタキシャル半導体層と、該エピタキシャル半導体
層上に形成された絶縁層と、該シリコン基板あるいは該
エピタキシャル半導体層の少なくともいずれか一方に形
成されたイオン注入層とを有する第１の基体を用意する
工程、該絶縁層表面をプラズマ処理する工程、該第１の
基体と第２の基体とを該絶縁層が内側に位置する多層構
造体が得られるように貼り合わせる工程、及び該イオン
注入層において該多層構造体を分離する分離工程、を有
することを特徴とする。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正内容】

【００３５】また本発明の半導体部材の製造方法は、シ
リコン基板と、該シリコン基板上に配されたエピタキシ
ャル半導体層と、該エピタキシャル半導体層上に形成さ
れた絶縁層と、該シリコン基板あるいは該エピタキシャ
ル半導体層の少なくともいずれか一方に形成されたイオ
ン注入層とを有する第１の基体を用意する工程、表面が
プラズマ処理された第２の基体と該第１の基体とを該絶
縁層が内側に位置する多層構造体が得られるように貼り
合わせる工程、及び該イオン注入層において該多層構造
体を分離する分離工程、を有することを特徴とする。ま
た本発明の半導体部材の製造方法は、内部にイオン注入
層を有するシリコン基板上にエピタキシャル半導体層を
形成し第１の基体を用意する工程、該第１の基体と第２
の基体とを該エピタキシャル半導体層が内側に位置する
多層構造体が得られるように貼り合わせる工程、及び該
イオン注入層において該多層構造体を分離する分離工
程、を有することを特徴とする。また本発明の半導体部
材の製造方法は、エピタキシャル半導体層と、該エピタ
キシャル半導体層上に絶縁層を備えたシリコン基板に、
該絶縁層側からイオンを打ち込み、該エピタキシャル半
導体層内部あるいは該シリコン基板と該エピタキシャル
半導体層の界面の少なくともいずれかにイオン注入層が
形成されている第１の基体を用意する工程、該第１の基
体と第２の基体とを該絶縁層が内側に位置する多層構造
体が得られるように貼り合わせる工程、該イオン注入層
において該多層構造体を分離する分離工程、を有するこ
とを特徴とする。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 シリコン基板、該シリコン基板上に配さ
   れたエピタキシャルシリコン層、該エピタキシャルシリ
   コン層上に形成された酸化シリコン層、該シリコン基板
   あるいは該エピタキシャルシリコン層の少なくともいず
   れか一方に形成されたイオン注入層を有する第１の基体
   を用意する工程、 該酸化シリコン層表面をプラズマ処理する工程を含み、
   該第１の基体と第２の基体とを前記酸化シリコン層が内
   側に位置する多層構造体が得られるように貼り合わせる
   工程、 及び前記イオン注入層において前記多層構造体を分離す
   る分離工程、を有することを特徴とする半導体部材の製
   造方法。
2. 【請求項２】 前記分離工程後、前記第２の基体上に移
   設されたエピタキシャルシリコン層を水素中で熱処理す
   る工程を含む請求項１記載の半導体部材の製造方法。
3. 【請求項３】 前記分離工程後、前記第２の基体上の前
   記エピタキシャル層側表面を除去する工程を含む請求項
   １あるいは２記載の半導体部材の製造方法。
4. 【請求項４】 内部にイオン注入層を有するシリコン基
   板上にエピタキシャル半導体層を形成し第１の基体を用
   意する工程、 該第１の基体と第２の基体とを前記エピタキシャル半導
   体層が内側に位置する多層構造体が得られるように貼り
   合わせる工程、 及び前記イオン注入層において前記多層構造体を分離す
   る分離工程を有することを特徴とする半導体部材の製造
   方法。